CN106783946A - 一种绝缘栅双极晶体管 - Google Patents

一种绝缘栅双极晶体管 Download PDF

Info

Publication number
CN106783946A
CN106783946A CN201611090866.1A CN201611090866A CN106783946A CN 106783946 A CN106783946 A CN 106783946A CN 201611090866 A CN201611090866 A CN 201611090866A CN 106783946 A CN106783946 A CN 106783946A
Authority
CN
China
Prior art keywords
type
colelctor electrode
substrate
super
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611090866.1A
Other languages
English (en)
Inventor
陆江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201611090866.1A priority Critical patent/CN106783946A/zh
Publication of CN106783946A publication Critical patent/CN106783946A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种绝缘栅双极晶体管，包括：衬底；位于衬底的栅极、发射极和集电极；其中，所述集电极和所述发射极分别位于所述衬底的两端；所述栅极包括窄部和展宽部，所述展宽部位于所述栅极靠近所述集电极一侧；超结结构，位于所述衬底上靠近所述集电极一侧，以在所述晶体管关断时，通过所述超结结构耗尽堆积在所述集电极侧的过剩载流子。用以解决现有技术中的绝缘栅双极晶体管器件，存在的未耗尽区域的载流子排出慢，故关断速度慢的技术问题。实现了有效缩短拖尾电流时间，减小关断时间的技术效果。

Description

一种绝缘栅双极晶体管
技术领域
本发明涉及半导体领域，尤其涉及一种绝缘栅双极晶体管。
背景技术
绝缘栅双极晶体管(Insulated Gate Bipolar Transistor,IGBT)以其低通态压降、高耐压、驱动控制简单、易并联等优点广泛地应用在各类电力电子系统中，是目前高压功率器件领域核心器件之一。为了实现器件的最佳性能，需要尽可能的实现器件各项参数接近设计极限，实际器件设计中，由于各项参数特性相互制约，必须遵循折中原则，选择相对最佳值。通常很难在某项参数得到优化同时，其它参数同时也实现优化。这对设计结构带来了很大的挑战。
Sumitomo等人提出一种采用栅极部分变窄结构来增强电导调制效应的结构，称为partially narrow mesa IGBT(PNM-IGBT)，这种器件采用栅极结构底部区域横向展宽的方法，在局部可以形成纳米级宽度的导电沟道，这样在器件正向导通时，当相邻栅极结构变窄区域接近纳米级宽度的导电沟道时，形成的反型层来阻挡空穴的流动，由于反型层极高的掺杂浓度，在正向导通时阻挡的几乎全部的空穴流动，从而实现极佳的电导调制特性，因此该结构的IGBT器件可以获得低至接近理论极限的导通压降能力。
然而，目前采用PNM结构虽然阻挡了绝大部分的空穴载流子，使得IGBT器件能够获得接近理论极限的导通压降能力，但是如图1所示在器件关断时，漂移区聚集了大量的过剩载流子101，由于耗尽层的作用，这些过剩载流子被扫到接近于器件集电极底部，需要通过缓慢的复合作用才能消失，所以当PNM结构的IGBT正向压降特性接近理论极限的同时，其关断时间大幅度增加，从而导致关断损耗的大幅增加。因此影响了器件的关断特性。
也就是说，现有技术中的PNM-IGBT器件，存在未耗尽区域的载流子排出慢，故关断速度慢的技术问题。
发明内容
本发明通过提供一种绝缘栅双极晶体管，解决了现有技术中的PNM-IGBT器件，存在的未耗尽区域的载流子排出慢，故关断速度慢的技术问题。
一方面，为解决上述技术问题，本发明提供了如下技术方案：
一种绝缘栅双极晶体管，其特征在于，包括：
衬底；
位于衬底的栅极、发射极和集电极；其中，所述集电极和所述发射极分别位于所述衬底的两端；所述栅极包括窄部和展宽部，所述展宽部位于所述栅极靠近所述集电极一侧；
超结结构，位于所述衬底上靠近所述集电极一侧，以在所述晶体管关断时，通过所述超结结构耗尽堆积在所述集电极侧的过剩载流子。
可选的，所述超结结构连接所述集电极和所述展宽部。
可选的，所述超结结构为交替设置的多根P型立柱和多根N型立柱；其中，每相邻两根P型立柱之间的区域为一根N型立柱。
可选的，所述P型立柱的掺杂浓度等于所述N型立柱的掺杂浓度。
可选的，所述P型立柱的宽度等于所述N型立柱的宽度。
可选的，所述衬底的一端设置有第一阱区和位于所述第一阱区表面的第二阱区；所述第二阱区为发射极区；所述衬底的另一端设置有集电极区；所述集电极区与所述第一阱区的掺杂类型均为第一掺杂类型；所述第二阱区的掺杂类型为与所述第一掺杂类型不同的第二掺杂类型。
可选的，所述第一掺杂类型为N型，所述第二掺杂类型为P型；或者，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
可选的，所述第二阱区表面有发射极接触；所述集电极区表面有集电极接触。
可选的，所述展宽部位于所述第一阱区和所述超结结构之间。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例提供的绝缘栅双极晶体管，在衬底的靠近集电极一侧形成超结结构，在晶体管关断时，由于耗尽层的展宽作用，大量载流子在电场作用下迅速被扫到所述超结结构区域，并通超结结构快速扫出器件，有效缩短拖尾电流时间，减小关断时间。进一步，由于所述超结结构的平板电场分布，还能提升器件的耐压特性，且不会对器件正向导通压降带来负面影响。另外，所述超结结构形成在集电极一侧，不需要贯穿整个器件漂移区，在工艺上也易于实现。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为背景技术中绝缘栅双极晶体管的结构图；
图2为本申请实施例中绝缘栅双极晶体管的结构图。
具体实施方式
本申请实施例通过提供一种绝缘栅双极晶体管，解决了现有技术中的IGBT器件，存在的未耗尽区域的载流子排出慢，故关断速度慢的技术问题。实现了有效缩短拖尾电流时间，减小关断时间的技术效果。
为解决上述技术问题，本申请实施例提供技术方案的总体思路如下：
本申请提供一种绝缘栅双极晶体管，包括：
衬底；
位于衬底的栅极、发射极和集电极；其中，所述集电极和所述发射极分别位于所述衬底的两端；所述栅极包括窄部和展宽部，所述展宽部位于所述栅极靠近所述集电极一侧；
超结结构，位于所述衬底上靠近所述集电极一侧，以在所述晶体管关断时，通过所述超结结构耗尽堆积在所述集电极侧的过剩载流子。
本申请实施例提供的绝缘栅双极晶体管，在衬底的靠近集电极一侧形成超结结构，在晶体管关断时，由于耗尽层的展宽作用，大量载流子在电场作用下迅速被扫到所述超结结构区域，并通超结结构快速扫出器件，有效缩短拖尾电流时间，减小关断时间。进一步，由于所述超结结构的平板电场分布，还能提升器件的耐压特性，且不会对器件正向导通压降带来负面影响。另外，所述超结结构形成在集电极一侧，不需要贯穿整个器件漂移区，在工艺上也易于实现。
为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
在本实施例中，提供了一种绝缘栅双极晶体管，请参考图2，如图2所示，所述晶体管包括：
衬底1；
位于衬底的栅极2、发射极3和集电极4；其中，所述集电极4和所述发射极3分别位于所述衬底1的两端；所述栅极2包括窄部21和展宽部22，所述展宽部22位于所述栅极2靠近所述集电极4一侧；
超结结构5，位于所述衬底1上靠近所述集电极4一侧，以在所述晶体管关断时，通过所述超结结构5耗尽堆积在所述集电极4侧的过剩载流子。
下面结合图2，分别介绍本实施例提供的绝缘栅双极晶体管提高器件关断速度的原理和结构。
首先，介绍所述绝缘栅双极晶体管提高器件关断速度的原理。
IGBT器件工作在导通状态时，内部存储了大量载流子，故在关断过程时，就会存在大量载流子排出的过程，在耗尽层展宽的作用下，大量载流子由于电场作用如图1中的圆点所示，被推到器件接近底部集电极4附近位置，本申请中的PNM-IGBT器件，在集电极侧形成了超结结构5，由于电荷平衡原理，超结结构5在纵向及横向同时形成耗尽区扩展，这样能够快速的扫出积累在器件集电极底部的过剩载流子，该作用时间相比传统结构中载流子在底部区域的缓慢复合作用是非常快的，所以可以有效的缩短拖尾电流的时间，减小关断时间，从而解决PNM-IGBT器件在导通压降接近理论极限的同时，动态参数发生退化的问题，从而全面提升器件的各项参数能力。
接下来，介绍所述绝缘栅双极晶体管的结构。
在本申请实施例中，考虑到工艺实现的简便性，可以设置所述超结结构5连接所述集电极4和所述展宽部22，以便于从集电极4侧注入形成所述超结结构5。
当如图2所示设置有FS场截止层201时，可以设置所述超结结构5连接所述集电极4和所述FS场截止层22。
当然，在具体实施过程中，设置所述超结结构5位于所述集电极4一侧即可，不用限制超结结构5必须与所述展宽部22连接。
具体来讲，由于PNM-IGBT器件本身在加工工艺中会增加场截止缓冲层(FieldStop，FS层)及背面注入等多步背面工艺，所以利用器件背面加工工艺，增加超结的制备工艺，就可以实现所述超结结构5。
具体来讲，所述超结结构5为交替设置的多根P型立柱和多根N型立柱；其中，每相邻两根P型立柱之间的区域为一根N型立柱。也可以说，每相邻两根N型立柱之间的区域为一根P型立柱。
较优的，所述P型立柱的掺杂浓度等于所述N型立柱的掺杂浓度。所述P型立柱的宽度等于所述N型立柱的宽度。以保证所述超结结构5各区域的电场强度相等，提高载流子排出效率的同时，不影响器件工作特性。
需要说明的是，超结结构5的掺杂浓度和超结柱宽度，可以依据工艺情况进行和器件实际设计尺寸进行选择，能达到电荷平衡即可。一般来讲，掺杂浓度高时关断快，但较易击穿，掺杂浓度低时关断相对慢，但不易击穿。
较优的，可以设置所述超结结构5的厚度h为所述集电极4和所述发射极3之间的漂移区厚度的1/3。
在本申请实施例中，如图2所示，所述衬底1的一端设置有第一阱区6和位于所述第一阱区6表面的第二阱区；所述第二阱区即为发射极3的区域；
所述衬底的另一端设置有集电极区；所述集电极区与所述第一阱区6的掺杂类型均为第一掺杂类型；所述第二阱区的掺杂类型为与所述第一掺杂类型不同的第二掺杂类型。
在具体实施过程中，所述第一掺杂类型为N型，所述第二掺杂类型为P型；或者，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
进一步，所述第二阱区表面有发射极接触7；所述集电极4区表面有集电极接触8。所述发射极接触7和所述集电极接触8可以为金属或多晶硅。
进一步，所述展宽部22位于所述第一阱区6和所述超结结构5之间。
具体来讲，所述绝缘栅双极晶体管通过在底端集电极4侧设置超结结构5，利用超结结构快速耗尽的特性，能够在器件关断后，将堆积在底端集电极4侧的过剩载流子的快速耗尽，实现IGBT器件快速关断的效果。同时，采用该结构实现的器件，因为只需实现部分超结结构，不用贯穿整个漂移区，工艺实现相对简单。此外，本发明提出的新型IGBT器件结构，在保留PNM-IGBT器件原有的优异导通正向压降的同时，其关断损耗、反向耐压能力均得到了提高。实现了器件各项综合特性的全面提升，在器件各项参数得到优化同时，没有牺牲其它参数特性，是一种极佳的IGBT结构设计。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本申请实施例提供的绝缘栅双极晶体管，在衬底的靠近集电极一侧形成超结结构，在晶体管关断时，由于耗尽层的展宽作用，大量载流子在电场作用下迅速被扫到所述超结结构区域，并通超结结构快速扫出器件，有效缩短拖尾电流时间，减小关断时间。进一步，由于所述超结结构的平板电场分布，还能提升器件的耐压特性，且不会对器件正向导通压降带来负面影响。另外，所述超结结构形成在集电极一侧，不需要贯穿整个器件漂移区，在工艺上也易于实现。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种绝缘栅双极晶体管，其特征在于，包括：
衬底；
位于衬底的栅极、发射极和集电极；其中，所述集电极和所述发射极分别位于所述衬底的两端；所述栅极包括窄部和展宽部，所述展宽部位于所述栅极靠近所述集电极一侧；
超结结构，位于所述衬底上靠近所述集电极一侧，以在所述晶体管关断时，通过所述超结结构耗尽堆积在所述集电极侧的过剩载流子。
2.如权利要求1所述的晶体管，其特征在于，所述超结结构连接所述集电极和所述展宽部。
3.如权利要求1所述的晶体管，其特征在于，所述超结结构为交替设置的多根P型立柱和多根N型立柱；其中，每相邻两根P型立柱之间的区域为一根N型立柱。
4.如权利要求3所述的晶体管，其特征在于，所述P型立柱的掺杂浓度等于所述N型立柱的掺杂浓度。
5.如权利要求3所述的晶体管，其特征在于，所述P型立柱的宽度等于所述N型立柱的宽度。
6.如权利要求1所述的晶体管，其特征在于：
所述衬底的一端设置有第一阱区和位于所述第一阱区表面的第二阱区；所述第二阱区为发射极区；
所述衬底的另一端设置有集电极区；所述集电极区与所述第一阱区的掺杂类型均为第一掺杂类型；所述第二阱区的掺杂类型为与所述第一掺杂类型不同的第二掺杂类型。
7.如权利要求6所述的晶体管，其特征在于，所述第一掺杂类型为N型，所述第二掺杂类型为P型；或者，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
8.如权利要求6所述的晶体管，其特征在于，所述第二阱区表面有发射极接触；所述集电极区表面有集电极接触。
9.如权利要求6所述的晶体管，其特征在于，所述展宽部位于所述第一阱区和所述超结结构之间。
CN201611090866.1A 2016-12-01 2016-12-01 一种绝缘栅双极晶体管 Pending CN106783946A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611090866.1A CN106783946A (zh) 2016-12-01 2016-12-01 一种绝缘栅双极晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611090866.1A CN106783946A (zh) 2016-12-01 2016-12-01 一种绝缘栅双极晶体管

Publications (1)

Publication Number Publication Date
CN106783946A true CN106783946A (zh) 2017-05-31

Family

ID=58915556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611090866.1A Pending CN106783946A (zh) 2016-12-01 2016-12-01 一种绝缘栅双极晶体管

Country Status (1)

Country Link
CN (1) CN106783946A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425068A (zh) * 2017-06-09 2017-12-01 电子科技大学 一种碳化硅TrenchMOS器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790714A (zh) * 2004-12-13 2006-06-21 株式会社电装 半导体器件及制造其的方法
JP2011142339A (ja) * 2011-03-17 2011-07-21 Fuji Electric Co Ltd 半導体素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790714A (zh) * 2004-12-13 2006-06-21 株式会社电装 半导体器件及制造其的方法
JP2011142339A (ja) * 2011-03-17 2011-07-21 Fuji Electric Co Ltd 半導体素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BO LIU，ET AL: "A Partial Narrow Mesa Superjunction IGBT", 《ADVANCED MATERIALS RESEARCH》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425068A (zh) * 2017-06-09 2017-12-01 电子科技大学 一种碳化硅TrenchMOS器件及其制作方法
CN107425068B (zh) * 2017-06-09 2020-02-07 电子科技大学 一种碳化硅Trench MOS器件及其制作方法

Similar Documents

Publication Publication Date Title
CN108767000B (zh) 一种绝缘栅双极型半导体器件及其制造方法
CN102969358B (zh) 一种横向高压功率半导体器件
CN101969073B (zh) 快速超结纵向双扩散金属氧化物半导体管
CN101931005B (zh) 半导体装置及其制造方法和使用它的电源装置
CN102244092A (zh) 一种横向高压功率半导体器件的结终端结构
CN103715238A (zh) 一种超低比导通电阻的横向高压器件
CN107293585B (zh) 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件
CN109830524A (zh) 一种极低反向恢复电荷超结功率vdmos
CN102723363A (zh) 一种vdmos器件及其制作方法
CN102623492A (zh) 一种mos场控晶闸管
CN104009072A (zh) 一种绝缘栅双极型晶体管及其制作方法
CN103700697B (zh) 纵向超结金属氧化物场效应晶体管
CN115881797A (zh) 一种碳化硅器件及其制备方法
CN102386224A (zh) 一种纵向超结金属氧化物场效应晶体管器件及其制备方法
CN102446966A (zh) 一种集成反并联二极管的igbt结构及其制造方法
CN108574016A (zh) 一种超结结构的碳化硅dsrd器件及脉冲功率发生器
CN104882475B (zh) 双沟道超结igbt
CN106783946A (zh) 一种绝缘栅双极晶体管
CN110518060B (zh) 横向变掺杂结终端结构
CN108598152B (zh) 一种超结器件终端结构
CN106409899A (zh) 一种绝缘栅双极晶体管
CN201749852U (zh) 快速超结纵向双扩散金属氧化物半导体管
CN111312804B (zh) 一种横向高压功率半导体器件
CN210129516U (zh) 半导体器件
CN113078206A (zh) 一种功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531