JP2006128500A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006128500A JP2006128500A JP2004316791A JP2004316791A JP2006128500A JP 2006128500 A JP2006128500 A JP 2006128500A JP 2004316791 A JP2004316791 A JP 2004316791A JP 2004316791 A JP2004316791 A JP 2004316791A JP 2006128500 A JP2006128500 A JP 2006128500A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- copper
- flash memory
- interlayer insulating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229910052802 copper Inorganic materials 0.000 claims abstract description 71
- 239000010949 copper Substances 0.000 claims abstract description 71
- 239000010410 layer Substances 0.000 claims abstract description 68
- 239000011229 interlayer Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 230000005684 electric field Effects 0.000 claims abstract description 15
- 230000015654 memory Effects 0.000 claims description 61
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 230000002265 prevention Effects 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- 230000007774 longterm Effects 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 30
- 230000007547 defect Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 238000002955 isolation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000011295 pitch Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- -1 PSG Chemical compound 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】
新たに見出した経時的配線不良率の知見に基づき、長期間の高信頼性を実現できる銅配線を有する半導体装置を提供する。
【解決手段】
半導体装置は、半導体基板と、前記半導体基板に形成され、多電圧で駆動される回路を含む複数の回路領域と、前記半導体基板上方に形成された層間絶縁膜と、前記層間絶縁膜に埋め込んで形成された銅配線であって、同一層内で隣接する配線間の最小配線間隔が、印加される電圧差によって配線間に生じる電界が０．４ＭＶ／ｃｍ以下になるように選定されている銅配線と、前記銅配線の上面を覆って、層間絶縁膜上に形成された銅拡散防止膜と、を有する。
【選択図】 図４
新たに見出した経時的配線不良率の知見に基づき、長期間の高信頼性を実現できる銅配線を有する半導体装置を提供する。
【解決手段】
半導体装置は、半導体基板と、前記半導体基板に形成され、多電圧で駆動される回路を含む複数の回路領域と、前記半導体基板上方に形成された層間絶縁膜と、前記層間絶縁膜に埋め込んで形成された銅配線であって、同一層内で隣接する配線間の最小配線間隔が、印加される電圧差によって配線間に生じる電界が０．４ＭＶ／ｃｍ以下になるように選定されている銅配線と、前記銅配線の上面を覆って、層間絶縁膜上に形成された銅拡散防止膜と、を有する。
【選択図】 図４
Description
本発明は、半導体装置に関し、特に銅配線を有し、複数の電圧で駆動される回路領域を含む半導体装置に関する。
フローティングゲートを有する不揮発性メモリであるフラッシュメモリが種々の半導体装置に混載されている。フラッシュメモリへの書き込みは、チャネルホットエレクトロン注入（channel hot electron injection, ＣＨＩ）で行なわれる。フラッシュメモリの消去は、ファウラ・ノルドハイム（Fowler-Nordheim)トンネルにより行なわれる。これらの動作は高電圧を必要とする。
フラッシュメモリでも、動作電圧を下げる試みは行なわれているが、信頼性の点からトンネル酸化膜の薄膜化が進まず、低電圧化が進んでいないのが実情である。
アルミニウム配線は上下にバリア金属層を備えたアルミニウム層をエッチングすることで配線を形成し、プラズマＣＶＤで酸化シリコン膜を堆積して層間絶縁膜を形成していた。この配線は経時変化を伴う耐圧劣化がなく、低電圧領域に対して規定された配線基準を高電圧領域にも適用でき、密なパターン形成が可能であった。
アルミニウム配線は上下にバリア金属層を備えたアルミニウム層をエッチングすることで配線を形成し、プラズマＣＶＤで酸化シリコン膜を堆積して層間絶縁膜を形成していた。この配線は経時変化を伴う耐圧劣化がなく、低電圧領域に対して規定された配線基準を高電圧領域にも適用でき、密なパターン形成が可能であった。
近年、論理回路での高速化、低消費電力化の追求により、電源電圧の更なる低電圧化、多層配線における銅配線の採用、層間絶縁膜への低誘電率絶縁膜の採用が進められてきた。銅配線は、高精度のエッチングが困難なため、層間絶縁膜に配線トレンチ、ビア孔を形成し、銅配線層を埋め込み、層間絶縁膜上の不要部分を除去してパターニングするダマシンプロセスが採用される。銅が絶縁層中に拡散しないように、銅層の下地にバリア金属層を形成し、銅配線をパターニングした後その上に窒化シリコン膜等の銅拡散防止絶縁膜を形成する。
高集積度の半導体装置は、多層配線を備える。複数の回路領域を有する場合、回路領域によって電源電圧が異なる場合がある。安全のために最も高い電源電圧の回路領域に適用する配線設計ルールを集積回路全体に採用すると、半導体チップの面積は増大してしまう。特開２００３−１１５５４０号公報は、電源電圧の異なる回路領域の設計ルールをその電源電圧に応じて変更することを提案する。
特開平１１−３０７６３９号公報は、ピッチの異なる複数の電源線、ないし電位の異なる複数の電源線を備える半導体集積回路の電源回路において、電位毎に中継電源線を設け、電源線を電位毎に中継電源線に接続し、中継電源線を介して電源供給を受けることを提案する。
各配線に印加される電位の強弱により、配線間隔をコントロールする必要性も指摘されている。特開２００３−３１６６４号公報は、配線接続情報をネットリストとし、ネット間の電位差に対応した配線間隔に基づいて、配線レイアウトを設計する設計方法を提案する。
本発明の目的は、新たに見出した経時的配線不良率の知見に基づき、長期間の高信頼性を実現できる銅配線を有する半導体装置を提供することである。
本発明の他の目的は、銅拡散防止絶縁膜を備えた銅配線を有し、１０年間配線不良発生を抑制できる半導体装置を提供することである。
本発明の他の目的は、銅拡散防止絶縁膜を備えた銅配線を有し、１０年間配線不良発生を抑制できる半導体装置を提供することである。
本発明の１観点によれば、半導体基板と、前記半導体基板に形成され、多電圧で駆動される回路を含む複数の回路領域と、前記半導体基板上方に形成された層間絶縁膜と、前記層間絶縁膜に埋め込んで形成された銅配線であって、同一層内で隣接する配線間の最小配線間隔が、印加される電圧差によって配線間に生じる電界が０．４ＭＶ／ｃｍ以下になるように選定されている銅配線と、前記銅配線の上面を覆って、層間絶縁膜上に形成された銅拡散防止膜と、を有する半導体装置が提供される。
本発明により、多電圧で駆動される回路をもち、かつ銅拡散防止膜を層間絶縁膜に埋め込んで形成された銅配線において、回路面積を増加させることなく、新たに見出した経時的配線不良の問題を抑制できる。
銅配線は、以下のようなダマシンプロセスで形成する。層間絶縁膜にビア孔および／または配線トレンチの配線用凹部を形成する。配線用凹部の表面にＴａ等のバリア金属層をスパッタリング等で形成し、バリア金属層の上に銅層をメッキで形成する。層間絶縁膜上に形成された不要の金属層を化学機械研磨（ＣＭＰ）等で除去して、銅配線をパターニングする。配線用凹部に埋め込まれた銅配線を覆って層間絶縁膜上に窒化シリコン層等の銅拡散防止膜をＣＶＤ等で形成する。このようにして、１層の銅配線が形成される。さらに層間絶縁膜を形成し、上層配線を作成する。
このようにして形成される銅配線構造において、層間絶縁膜中よりも優先的に、銅配線を埋め込む層間絶縁膜とその上の銅拡散防止膜との界面で、銅のマイグレーションが生じ、経時的な耐圧不良が生じることが判った。そこで、どのような条件で経時的不良が生じるかを実験的に調べた。
図１Ａ，１Ｂは、作成したサンプルの構成を示す平面図および断面図である。図１Ａに示すように、インターデジタル形の配線Ｗ１，Ｗ２が同一層内で対向する。両配線を引き出し、一方の配線Ｗ１を接地し、他方の配線Ｗ２に所定の電圧、例えば７Ｖを印加する。印加電圧、対向する配線間隔を変化させることにより、配線間の電界強度を変化させる。
図１Ｂは、断面構成を示す。層間絶縁膜１１に配線用トレンチが形成され、トレンチ表面をバリア金属層１２が覆い、残るトレンチを銅配線１３が埋める。銅配線構造１２，１３と層間絶縁膜１１の表面を覆って、窒化シリコン膜１４が形成される。窒化シリコン膜１４上にさらに層間絶縁膜１５を形成する。図示しない領域で上層の層間絶縁膜１５、銅拡散防止絶縁膜１４を貫通するコンタクト孔を形成し、表面に配線を引き出す。
図２Ａは、２５℃で測定した１００Ｋｈ（１０年＝８７．６Ｋｈ）の経時変化による配線不良率の電界依存性を示すグラフである。電界強度１．０ＭＶ／ｃｍまでは、不良率はほぼ０（０．０１％未満）であるが、１．１ＭＶ／ｃｍ以上で不良率が増大している。
図２Ｂは、１１５℃で測定した１００Ｋｈの経時変化による配線不良率の電界依存性を示すグラフである。電界強度０．４ＭＶ／ｃｍまでは、不良率は０．０１％未満である。０．５ＭＶ／ｃｍ以上で不良率が増大している。
図２Ｃは、温度を変えて、同様の実験を行なうことにより求めた保証温度に対する最大許容電界を示すグラフである。実際の製品における保証温度である１１５℃における最大許容電界は０．４ＭＶ／ｃｍ強であり、図２Ｂに示す結果と一致している。１１５℃の作動で１０年間不良を出さないためには、配線間の電界強度を０．４ＭＶ／ｃｍ（４０Ｖ／μｍ）以下とすることが望まれる。なお、保証温度を上げれば、最大許容電界強度は減少する。
なお、銅拡散防止膜（兼エッチストッパ）として、ＳｉＮの他ＳｉＣも用いられる。ＳｉＣを銅拡散防止膜として用いた場合にも、同様の基準を適用することができよう。
論理回路は低電圧化され、１３０ｎｍ世代では駆動電圧は１．２Ｖまで下がってきている。フラッシュメモリを混載した論理回路においては、フラッシュメモリおよびその駆動回路に於いて複数の高電圧が使用される。なお、複数の電圧を多電圧と呼ぶ。フラッシュメモリにおいては、信頼性から厚さ９〜１０ｎｍのトンネル酸化膜が依然として用いられており、特に書き込み、消去に高電圧を必要とする。
論理回路は低電圧化され、１３０ｎｍ世代では駆動電圧は１．２Ｖまで下がってきている。フラッシュメモリを混載した論理回路においては、フラッシュメモリおよびその駆動回路に於いて複数の高電圧が使用される。なお、複数の電圧を多電圧と呼ぶ。フラッシュメモリにおいては、信頼性から厚さ９〜１０ｎｍのトンネル酸化膜が依然として用いられており、特に書き込み、消去に高電圧を必要とする。
図３Ａ１，３Ａ２は、書込み時の印加電圧を示す等価回路図と断面図である。図３Ａ２に示すように、シリコン基板にｐ型ウェルＷｐを形成し、基板表面上にゲート酸化膜、フローティングゲートＦＧ，絶縁膜、コントロールゲートＣＧの積層を形成し、ゲート電極構造とする。ゲート電極構造の両側にｎ型不純物をドープして、一方をソースＳ，他方をドレインＤとする。このような構造を図３Ａ１に示す記号で示す。
ソースＳ、ｐ型ウェルＷｐを接地（０Ｖ）し、コントロールゲートＣＧに９Ｖ，ドレインＤに５Ｖを印加する。ソースＳから引き出された電子は、５Ｖを印加されたドレインＤに向かってドリフトされ、ホットエレクトロンとなる。ホットエレクトロンは、９Ｖを印加されたコントロールゲートＣＧの影響を受けて電位が上がっているフローティングゲートＦＧに向かってチャネルからホットエレクトロン注入（ＣＨＩ）される。
書込みは選択的に行なう必要があるので、選択したワード線に９Ｖ，非選択のワード線に０Ｖ，選択したビット線（ドレイン）に５Ｖ，非選択のビット線に ０Ｖを印加すると、隣接するワード線間は最大９Ｖ，隣接するビット線間は最大５Ｖが印加される。
図３Ｂ１，３Ｂ２は、消去時の印加電圧を示す等価回路図と断面図である。フローティングゲートＦＧには電子が蓄積されているものとする。ソースＳ、ドレインＤはフローティングとし、コントロールゲートＣＧに−９Ｖ，ｐ型ウェルＷｐに＋９Ｖを印加する。コントロールゲートＣＧとｐ型ウェルＷｐ間の高電圧により、フローティングゲートＦＧに蓄積されていた電子は、ＦＮトンネルでゲート絶縁膜を通過して、ｐ型ウェルＷｐに抜ける。消去は一括して行なえるので、隣接するワード線の間に電位差を生じさせなくてもよい。ワード線別に消去する場合は、隣接するワード線間に最大９Ｖの電圧差が印加される。
図３Ｃは、１．２Ｖ動作のロジック回路とフラッシュメモリセルとの動作電圧をまとめた表１である。ロジック回路では、オンするトランジスタのドレインに１．２Ｖ，ゲートに１．２Ｖを印加する。オフするトランジスタのゲートには０Ｖを印加する。ウェルの電位は例えば０Ｖである。隣接する配線間には高々１．２Ｖしかかからない。フラッシュメモリの書込み時と消去時の印加電圧は、上述の通りである。フラッシュメモリの読み出し時には、選択したワード線に５Ｖ，選択したビット線に１Ｖが印加される。隣接するワード線間には例えば最大９Ｖ、隣接するビット線間は、最大５Ｖが印加される。ソースＳ−ゲートＧ間には、最大９Ｖが印加される。
図４Ａは、主要動作電圧に対して上記の最大許容電界０．４ＭＶ／ｃｍ（４０Ｖ／μｍ）を満足するには、最小配線間隔を何μｍに設定すべきかを示す表２である。隣接配線間電圧ｘを０Ｖ≦ｘ≦１．２Ｖ，１．２Ｖ＜ｘ≦５．０Ｖ，５．０Ｖ＜ｘ≦１０Ｖ，１０Ｖ＜ｘ≦１５Ｖと分類した時、最小配線間隔はそれぞれ０．０３μｍ、０．１２５μｍ、０．２５０μｍ、０．３７５μｍとなる。分類化することにより、設計を過度に複雑化せず、不良率を抑制しつつ、チップ面積の縮小を図ることが容易になる。
図４Ｂは、配線の最小間隔に律速された場合の、最小フラッシュメモリセルサイズを従来技術と比較して示す表３である。従来はワード線ピッチ（間隔）もビット線ピッチ（間隔）も０．２５Ｖであった。表２の基準によれば、ワード線ピッチは従来同様０．２５μｍであるが、ビット線ピッチが、従来の０．２５μｍから、０．１２５μｍと半減する。従って、最小セルサイズも半減する。
以下、上記基準に従う、実施例による半導体装置を説明する。フラッシュメモリには、ソース、ドレインに電極を形成するノンＳＡＳタイプと、ソースを半導体基板内で配線するＳＡＳ（self aligned source)タイプとが知られている。まず、ノンＳＡＳタイプのフラッシュメモリについて説明する。
図５Ａ，５Ｂは、ノンＳＡＳタイプのフラッシュメモリの構成を示す平面図および断面図である。図５Ａに示すように、フラッシュメモリセルＦＭＣが行列状に配列され、列方向には素子分離領域で分離され、行方向には直列に接続される。ソース上にはソースコンタクトＳＣ，ドレイン上にはドレインコンタクトＤＣが画定される。フラッシュメモリセルＦＭＣのコントロールゲートを兼ねるワード線ＷＬが列方向に延在し、ビット線ＢＬがドレインコンタクトＤＣに接続されつつ、行方向に延在する。ソースコンタクトＳＣに接続されるソース線ＳＬが、ワード線と平行に配列される。
図５Ｂに示すように、ゲート電極は、ゲート酸化膜ＧＸ，フローティングゲートＦＧ，ＯＮＯ（酸化膜−窒化膜−酸化膜の積層絶縁膜）、コントロールゲートＣＧの積層で形成される。ゲート電極の両側の半導体基板（ウェル）中にはソースＳとドレインＤが形成される。ゲート電極を挟んで、交互にソースＳ，ドレインＤ，ソースＳ，ドレインＤのように配列される。即ち隣接するフラッシュメモリセルのソースＳ，ドレインＤは共用される。
ゲート電極を覆って、下層層間絶縁膜ＩＬ１が形成され、ソースＳ，ドレインＤに達するコンタクト孔が形成される。コンタクト孔中にタングステンプラグＷＰが埋め込まれる。下層層間絶縁膜ＩＬ１上に，酸化シリコン膜等の第２層間絶縁膜ＩＬ２が形成され、トレンチが形成される。トレンチに第１銅配線が埋め込まれる。第１銅配線はソース線ＳＬとドレイン用の相互接続部ＩＣを含む。第１銅配線を覆って第２層間絶縁膜ＩＬ２上に、窒化シリコン膜、炭化シリコン膜等のエッチストッパ兼用銅拡散防止膜ＥＳ、第３層間絶縁膜ＩＬ３が形成される。配線用トレンチ、相互接続部ＩＣに達するビア孔が形成される。トレンチ、ビア孔を埋め込んで、ビット線ＢＬを構成する第２銅配線が形成される。第２銅配線を覆って、第３層間絶縁膜ＩＬ３上に窒化シリコン膜、炭化シリコン膜等のエッチストッパ兼用銅拡散防止膜ＥＳを形成する。
第１銅配線においては、ソース線ＳＬとビット線用相互接続部（ＩＣ）とが隣接し、その間の最大電圧差は５Ｖなので、最小配線間隔は０．１２５μｍである。第２銅配線（ビット線ＢＬ）は、図５Ａに示すように互いに隣接し、最大電圧差が５Ｖなので、最小配線間隔は０．１２５μｍである。駆動回路に於いても、これらの配線に接続される配線間の電圧差を基準にして最小配線間隔を選定する。
図６Ａｘ〜６Ｆｙは、図５Ａ，５Ｂに示すようなノンＳＡＳタイプのフラッシュメモリの製造プロセスを示す断面図である。図番において、数字の次のＡ，Ｂ，Ｃ．．．はプロセスの順を示し、その次のｘ、ｙは断面方向を示す。ｘはワード線に沿う方向、ｙはビット線に沿う方向である。
図６Ａｘ，６Ａｙに示すように、シリコン基板２０に、シャロートレンチアイソレーション（ＳＴＩ）による素子分離領域２１を形成し、イオン注入を行って、ｐ型ウェル２２等のウェルを形成する。シリコン基板表面上に熱酸化によりゲート酸化膜２３、その上にＣＶＤによりフローティングゲート用多結晶シリコン層２４を形成する。
図６Ｂｘ，６Ｂｙに示すように、フローティングゲート用多結晶シリコン層２４をホトリソグラフィとエッチングでストライプ状にパターニングする。酸化膜、窒化膜、酸化膜を積層し、ＯＮＯ膜２５を形成する。ＯＮＯ膜２５を備えたストライプ状の多結晶シリコン層２４を覆って基板上にコントロールゲート用多結晶シリコン層２６、反射防止用窒化シリコン膜２７をＣＶＤで堆積する。両多結晶シリコン層２４，２６は、ＯＮＯ膜２５で絶縁される。
図６Ｃｘ，６Ｃｙに示すように、ワード線形状のレジストパターンを形成し、窒化シリコン層２７、多結晶シリコン層２６、ＯＮＯ膜２５、多結晶シリコン層２４をエッチングする。エッチング後、熱酸化を行ない、多結晶シリコン層の表面を保護する。各セルごとに分離されたフローティングゲートＦＧとワード線を兼ねるコントロールゲートＣＧがパターニングされる。これらを併せてゲート構造と呼ぶことがある。
図６Ｄｘ，６Ｄｙに示すように、ゲート構造両側のウェル内にｎ型不純物をイオン注入し、ｎ型拡散層３０を形成する。拡散層３０は、ソース、ドレインを構成する。
図６Ｅｘ，６Ｅｙに示すように、ゲート電極構造を覆って酸化膜３１をＣＶＤで堆積し、ＲＩＥ等の異方性エッチングを行なって、ゲート構造側面上にサイドウォールスペーサを形成する。サイドウォールスペーサ３１を形成した後、ゲート電極構造を覆って、基板上に窒化シリコン層３２を堆積し、エッチストッパ層を形成する。
図６Ｅｘ，６Ｅｙに示すように、ゲート電極構造を覆って酸化膜３１をＣＶＤで堆積し、ＲＩＥ等の異方性エッチングを行なって、ゲート構造側面上にサイドウォールスペーサを形成する。サイドウォールスペーサ３１を形成した後、ゲート電極構造を覆って、基板上に窒化シリコン層３２を堆積し、エッチストッパ層を形成する。
図６Ｆｘ，６Ｆｙに示すように、基板上に酸化シリコン層３３をＣＶＤで堆積し、下層層間絶縁膜を形成する。ホトリソグラフィとエッチングで、下層層間絶縁膜３３を貫通し、拡散層３０に達するコンタクト孔を開口する。このエッチングに於いて、エッチストッパ層３２が一旦酸化膜エッチングをストップさせ、その後窒化膜エッチングを行なうことでコンタクト孔が完成する。Ｔｉ層、ＴｉＮ層等のバリア金属層をスパッタリング等で成膜し、その上にブランケットＷ層をＣＶＤ等で形成する。表面上の不要金属層をＣＭＰ等で除去し、コンタクト孔にタングステンプラグ３４を残す。その後、層間絶縁膜形成、トレンチ形成、銅配線形成、銅拡散防止膜形成、層間絶縁膜形成、トレンチ／ビア孔形成、銅配線形成、銅拡散防止膜形成等の工程を行い、図５Ａ，５Ｂの構造を作成する。なお、集積回路、その製造プロセスとしては、上記の他、公知の種々の構成、プロセスを採用できる。
図７Ａ〜７Ｄは、ＳＡＳタイプのフラッシュメモリを示す平面図、および断面図である。
図７Ａの平面図に示すように、図５ＡのノンＳＡＳタイプ同様、フラッシュメモリセルＦＭＣが行列状に配置される。図５Ａと異なる点は、ソースコンタクト、ソース線がないことである。以下に説明するように、ソースは、半導体基板内で列方向に連続的に形成される。ビット線は、図５Ａ同様行方向に延在し、隣接ビット線間の最小配線間隔は０．１２５μｍである。
図７Ａの平面図に示すように、図５ＡのノンＳＡＳタイプ同様、フラッシュメモリセルＦＭＣが行列状に配置される。図５Ａと異なる点は、ソースコンタクト、ソース線がないことである。以下に説明するように、ソースは、半導体基板内で列方向に連続的に形成される。ビット線は、図５Ａ同様行方向に延在し、隣接ビット線間の最小配線間隔は０．１２５μｍである。
図７Ｂ，７Ｃ，７Ｄは、図７ＡのＶＩＩＢ−ＶＩＩＢ線、ＶＩＩＣ−ＶＩＩＣ線、ＶＩＩＤ−ＶＩＩＤ線に沿う断面図である。図７Ｂは、図５Ｂに対応する。間隔以外、ゲート電極構造は図５Ｂと同様である。中央の２つのゲート電極構造のサイドウォールスペーサＳＷが、互いに接し、その間にはタングステンプラグＷＰが存在しない。このため、ソースＳを挟む２つのワード線ＷＬ，ドレインＤの間隔を短縮することができる。但し、基板上方のソース線に代え、基板内に連続するソース領域を形成するための工程が必要である。
図７Ｃは、素子分離領域ＳＴＩ上で行方向に沿う断面図を示す。中央の接しているサイドウォールＳＷの下の素子分離領域が除去され、露出したシリコン基板にｎ型ソース領域Ｓが形成されている。このソース領域が図面垂直方向に延在する。
図７Ｄは、ドレインＤを通る列方向の断面図である。シリコン基板に素子分離領域ＳＴＩが行方向に延在するように形成され、その間にドレインＤが形成されている。基板上に層間絶縁膜ＩＬが形成され、層間絶縁膜を貫通するタングステンプラグＷＰが形成されている。この構成はノンＳＡＳタイプでも同様である。層間絶縁膜ＩＬの上の第１銅配線が、ビット線ＢＬを構成する。ソース配線がないので、配線構造が簡略化されている。
図８Ａ〜図８Ｇｙ２は、図７Ａ−７Ｄに示すＳＡＳタイプのフラッシュメモリの製造プロセスを示す断面図である。図番中の文字は、図６の場合と同様のものを指す。最後の数字は、同方向の断面が二種以上ある場合に場所の違いを示す。
図８Ａ，８Ｂｘ，８Ｂｙは、図６Ａｘ，６Ｂｘ，６Ｃｙと同様の工程で、ＳＴＩ２１，ウェル２２、ゲート酸化膜２３、多結晶シリコン層２４、絶縁層２５、多結晶シリコン層２６、窒化シリコン層２７を形成する工程を示す。ゲート電極構造が形成される。
図８Ｃｙ１、８Ｃｙ２は、ソース注入工程を示す。レジストマスクＰＲ１でソース領域に沿うストライプ領域を開口し、熱酸化を行った後にボロンをイオン注入し、ポケットを形成する。図８Ｃｙ２はＳＴＩ領域を示す。
図８Ｄｙ１，Ｄｙ２は、ドレインに沿うストライプ状領域にｎ型不純物Ａｓをイオン注入する工程を示す。図８Ｄｙ２はＳＴＩ上の領域を示す。新たなレジストパターンＰＲ２を形成し、ストライプ状開口内にドレイン領域と隣接するＳＴＩを露出する。Ａｓをイオン注入してｎ型ドレイン領域を形成する。ＳＴＩは、イオン注入を遮る。
図８Ｅｙ１，Ｅｙ２は、ＳＴＩのエッチング工程を示す。レジストパターンＰＲ３でソース領域に沿うストライプ領域を露出し、酸化膜エッチングでＳＴＩをエッチングする。基板表面を露出した後表面を熱酸化する。ｎ型不純物をイオン注入して、ｎ型領域２８を形成し、ソース領域を接続する。
図８Ｆｘ，８Ｆｙ１，８Ｆｙ２はサイドウォール形成、エッチストッパ形成工程を示す。酸化膜のＣＶＤ，異方性エッチングによりサイドウォ−ル３１を形成し、窒化膜ＣＶＤによりエッチストッパ３２を堆積する。図８Ｆｙ２に示すように、ＳＴＩを除去した凹部にもサイドウォール３１は入り込む。
図８Ｇｘ，８Ｇｙ１，８Ｇｙ２は、層間絶縁膜形成、タングステンプラグ形成工程を示す。基板上に酸化シリコン膜等の層間絶縁膜３３を形成し、コンタクト孔を開口してタングステンプラグ３４を埋め込む。工程自身は、ノンＳＡＳタイプと同様である。
図９は、フラッシュメモリセルを混載した半導体論理集積回路装置の構成例を示す。半導体チップ１１０の中央部には、低電圧（ＬＶ、例えば１．２Ｖ）で動作する論理ＣＭＯＳ回路１１１が配置されており、その両側には入出力用の、低電圧（ＬＶ、たとえば１．２Ｖ）用と中電圧（ＭＶ、たとえば３Ｖ）用のｎチャネルＭＯＳトランジスタ（ＮＭＯＳ）回路１１２及びｐチャネルＭＯＳトランジスタ（ＰＭＯＳ）回路１１３が配置されている。半導体チップ１１０の上下にはフラッシュメモリ回路１１６が配置され、フラッシュメモリ回路の内側には、フラッシュメモリ素子を制御するためのＮＭＯＳ回路１１７及びＰＭＯＳ回路１１８が形成されている。ＮＭＯＳ回路１１７及びＰＭＯＳ回路１１８は、高電圧（ＨＶ、たとえば９Ｖ）トランジスタで構成されている。
半導体チップ上には多層配線が形成される。特に下層配線は蜜に形成されるが、銅配線層に関しては上記の最小配線間隔を満たすように配線間隔を選定する。配線間の付随容量を低減するためには層間絶縁膜の誘電率を下げることが好ましい。低誘電率の絶縁体としては、Ｆを添加した酸化シリコン、多孔性酸化シリコン等の無機絶縁材料やＳｉＬＫ（登録商標）などの有機材料が知られている。
図１０Ａ，１０Ｂ，１０Ｃは、多層配線構造例を示す。図５Ｂに示すように、半導体基板上に半導体素子が形成され、下層層間絶縁層ＩＬ１が形成される。下層層間絶縁層にはタングステンプラグが埋め込まれる。
図１０Ａに示すように、下層層間絶縁層ＩＬ１の上に多層配線が形成される。多層配線は層間絶縁膜ＩＬ１，ＩＬ２，ＩＬ３，ＩＬ４，ＩＬ５がエッチストッパＥＳ１，ＥＳ２，ＥＳ３を挟んで積層され、さらに表面にエッチストッパＥＳ４が積層された構成である。各層間絶縁層には銅配線Ｍ１Ｌ，Ｍ２Ｌ，Ｍ３Ｌ，Ｍ４Ｌが埋め込まれている。各銅配線は、バリア金属層１２と銅層１３の積層で構成される。下層層間絶縁層ＩＬ１はたとえば、ＰＳＧなどのシリコン酸化物で形成される。その上の層間絶縁層ＩＬ２中には、全厚さを貫通する銅配線が形成されている。付随容量を減少させるには、層間絶縁膜ＩＬ２全体の実効誘電率を低下させることが望ましい。銅拡散防止膜を兼用するエッチストッパＥＳ１と接する部分は酸化シリコンで形成することが望ましい。
図１０Ｂに示すように、層間絶縁膜ＩＬ２は、例えば厚さ１５０ｎｍの有機低誘電率(low-k)材料層１２１と厚さ１００ｎｍの酸化シリコン層１２２を積層した構成とする。
層間絶縁膜ＩＬ３、ＩＬ４，ＩＬ５には、デュアルダマシン構造の銅配線Ｍ２Ｌ，Ｍ３Ｌ，Ｍ４Ｌが埋め込まれる。ビア導電体は占有面積が狭く、配線全体の付随容量に与える影響が小さい。ビア導電体を囲む部分は信頼性の高い酸化シリコン層で構成しても、誘電率の影響は小さい。
層間絶縁膜ＩＬ３、ＩＬ４，ＩＬ５には、デュアルダマシン構造の銅配線Ｍ２Ｌ，Ｍ３Ｌ，Ｍ４Ｌが埋め込まれる。ビア導電体は占有面積が狭く、配線全体の付随容量に与える影響が小さい。ビア導電体を囲む部分は信頼性の高い酸化シリコン層で構成しても、誘電率の影響は小さい。
図１０Ｃは、層間絶縁膜ＩＬ３、ＩＬ４，ＩＬ５の構成例を示す。例えば厚さ２８０ｎｍの酸化シリコン層１２０、厚さ１５０ｎｍのlow-k材料層１２１、厚さ１００ｎｍの酸化シリコン層１２２を積層した構成である。トレンチ内に埋め込まれた配線パターン間は、low-k材料層１２１、酸化シリコン層１２２で占められる。実効誘電率を減少して配線の付随容量を減少する。
図示の左側は低電圧（ＬＶ）のロジック回路、右側は高電圧（ＨＶ）のフラッシュメモリ回路ないしその駆動回路とする。各配線には、付記した電圧が印加されるとする。電圧差が１．２Ｖ以下の配線間隔ｇ１は０．０３μｍ以上とする。電圧差が１．２Ｖを越え、５Ｖまでの場合は配線間隔ｇ２は、０．１２５μｍ以上とする。電圧差が５Ｖを越え、１０Ｖまでの配線間隔ｇ３は、０．２５μｍ以上とする。なお、層の異なる銅配線間には、この基準は適用しない。多結晶シリコン電極、タングステンプラグにも適用しない。
このように明確な基準が与えられるので、、配線のレイアウトが容易になり、チップ面積の節約が可能になる。
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組合せが可能なことは、当業者に自明であろう。
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組合せが可能なことは、当業者に自明であろう。
Ｗ１，Ｗ２ 配線
Ｓ ソース
Ｄ ドレイン
ＣＧ コントロールゲート
ＦＧ フローティングゲート
ＧＸ ゲート酸化膜
ＳＷ サイドウォールスペーサ
ＯＮＯ 酸化膜−窒化膜−酸化膜（積層）
ＢＬ ビットライン
ＷＬ ワードライン
ＳＬ ソースライン
ＤＣ ドレインコンタクト
ＳＣ ソースコンタクト
ＦＭＣ フラッシュメモリセル
ＷＰ タングステンプラグ
ＳＵＢ シリコン基板
ＳＴＩ シャロートレンチアイソレーション
ＩＬ 層間絶縁膜
ＥＳ エッチストッパ（兼銅拡散防止膜）
ＭｘＬ 銅配線層
Ｓ ソース
Ｄ ドレイン
ＣＧ コントロールゲート
ＦＧ フローティングゲート
ＧＸ ゲート酸化膜
ＳＷ サイドウォールスペーサ
ＯＮＯ 酸化膜−窒化膜−酸化膜（積層）
ＢＬ ビットライン
ＷＬ ワードライン
ＳＬ ソースライン
ＤＣ ドレインコンタクト
ＳＣ ソースコンタクト
ＦＭＣ フラッシュメモリセル
ＷＰ タングステンプラグ
ＳＵＢ シリコン基板
ＳＴＩ シャロートレンチアイソレーション
ＩＬ 層間絶縁膜
ＥＳ エッチストッパ（兼銅拡散防止膜）
ＭｘＬ 銅配線層
Claims (6)
- 半導体基板と、
前記半導体基板に形成され、多電圧で駆動される回路を含む複数の回路領域と、
前記半導体基板上方に形成された層間絶縁膜と、
前記層間絶縁膜に埋め込んで形成された銅配線であって、同一層内で隣接する配線間の最小配線間隔が、印加される電圧差によって配線間に生じる電界が０．４ＭＶ／ｃｍ以下になるように選定されている銅配線と、
前記銅配線の上面を覆って、層間絶縁膜上に形成された銅拡散防止膜と、
を有する半導体装置。 - 前記複数の回路領域が、フラッシュメモリセルアレイ、およびその駆動回路を含む請求項１記載の半導体装置。
- 前記複数の回路領域が、フラッシュメモリセルより低電圧で駆動される論理回路を含む請求項２記載の半導体装置。
- 前記銅配線が、バリア金属層と銅層との積層で形成されたダマシン配線であり、前記銅拡散防止膜が窒化シリコン膜である請求項１〜３のいずれか１項記載の半導体装置。
- 前記銅配線が、バリア金属層と銅層との積層で形成されたダマシン配線であり、前記銅拡散防止膜がＳｉＣ膜である請求項１〜３の何れか１項記載の半導体装置。
- さらに、前記層間絶縁膜が酸化シリコンより誘電率の低い低誘電率層を含む請求項１〜５のいずれか１項記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004316791A JP4535845B2 (ja) | 2004-10-29 | 2004-10-29 | 半導体装置 |
| TW094104455A TWI268575B (en) | 2004-10-29 | 2005-02-16 | Semiconductor device with suppressed copper migration |
| CNB2005100526338A CN100424874C (zh) | 2004-10-29 | 2005-03-07 | 抑制铜迁移的半导体器件 |
| US11/145,227 US7157797B2 (en) | 2004-10-29 | 2005-06-06 | Semiconductor device with suppressed copper migration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004316791A JP4535845B2 (ja) | 2004-10-29 | 2004-10-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006128500A true JP2006128500A (ja) | 2006-05-18 |
| JP4535845B2 JP4535845B2 (ja) | 2010-09-01 |
Family
ID=36260886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004316791A Expired - Fee Related JP4535845B2 (ja) | 2004-10-29 | 2004-10-29 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7157797B2 (ja) |
| JP (1) | JP4535845B2 (ja) |
| CN (1) | CN100424874C (ja) |
| TW (1) | TWI268575B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008098641A (ja) * | 2006-10-11 | 2008-04-24 | Samsung Electronics Co Ltd | Ｎａｎｄフラッシュメモリー装置及びその製造方法 |
| JP2010003894A (ja) * | 2008-06-20 | 2010-01-07 | Nec Electronics Corp | 半導体装置の製造方法及び半導体装置 |
| JP2015192956A (ja) * | 2014-03-31 | 2015-11-05 | ダイキン工業株式会社 | 二流体噴霧器及びこれを備えた空気調和装置の室外機 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100842401B1 (ko) * | 2006-10-18 | 2008-07-01 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US8564041B2 (en) * | 2006-10-20 | 2013-10-22 | Advanced Micro Devices, Inc. | Contacts for semiconductor devices |
| US7994564B2 (en) * | 2006-11-20 | 2011-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory cells formed in back-end-of line processes |
| JP2008159608A (ja) * | 2006-12-20 | 2008-07-10 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法および半導体装置の設計装置 |
| JP2008218921A (ja) * | 2007-03-07 | 2008-09-18 | Nec Electronics Corp | 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置 |
| KR101394553B1 (ko) | 2007-11-08 | 2014-05-14 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 형성방법 |
| US8053749B2 (en) * | 2008-11-07 | 2011-11-08 | Seagate Technology Llc | Mirrored-gate cell for non-volatile memory |
| CN102347277B (zh) * | 2010-07-30 | 2014-02-12 | 中国科学院微电子研究所 | 半导体器件结构及其制作方法 |
| US9293410B2 (en) | 2013-11-29 | 2016-03-22 | Samsung Electronics Co., Ltd. | Semiconductor device |
| TWI572017B (zh) * | 2015-07-03 | 2017-02-21 | 旺宏電子股份有限公司 | 記憶元件及其製造方法 |
| US9825052B2 (en) | 2015-07-09 | 2017-11-21 | Macronix International Co., Ltd. | Memory device and method of forming the same |
| US20210143061A1 (en) * | 2019-11-07 | 2021-05-13 | International Business Machines Corporation | Hybrid metallization and dielectric interconnects in top via configuration |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275454A (ja) * | 1992-03-26 | 1993-10-22 | Sumitomo Electric Ind Ltd | 化合物半導体装置およびその製造方法 |
| JPH08241894A (ja) * | 1995-03-03 | 1996-09-17 | Fujitsu Ltd | レーザ・アブレーション加工方法 |
| JPH1187498A (ja) * | 1997-09-04 | 1999-03-30 | Nec Corp | 半導体装置およびその製造方法 |
| JP2003324185A (ja) * | 2002-04-26 | 2003-11-14 | Toshiba Corp | 半導体装置とその製造方法 |
| JP2004031586A (ja) * | 2002-06-25 | 2004-01-29 | Sony Corp | 半導体装置の製造方法 |
| JP2004140115A (ja) * | 2002-10-16 | 2004-05-13 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2004200273A (ja) * | 2002-12-17 | 2004-07-15 | Sony Corp | 半導体装置の製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3647642B2 (ja) | 1998-04-16 | 2005-05-18 | 富士通株式会社 | 半導体集積回路の電源回路及び電源配線方法並びに電源配線手順を実行するプログラムを記録した記録媒体 |
| US6066560A (en) * | 1998-05-05 | 2000-05-23 | Lsi Logic Corporation | Non-linear circuit elements on integrated circuits |
| JP4094174B2 (ja) * | 1999-06-04 | 2008-06-04 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP4058234B2 (ja) | 1999-12-22 | 2008-03-05 | 株式会社東芝 | 半導体装置 |
| JP2001319928A (ja) * | 2000-05-08 | 2001-11-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP4283431B2 (ja) | 2000-10-31 | 2009-06-24 | 株式会社日立製作所 | 液晶表示装置 |
| US6590803B2 (en) * | 2001-03-27 | 2003-07-08 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| JP2003031664A (ja) | 2001-07-19 | 2003-01-31 | Fujitsu Ltd | レイアウト設計方法、レイアウト検証方法、レイアウト設計装置、プログラム及び記録媒体 |
| JP3559026B2 (ja) * | 2001-08-24 | 2004-08-25 | キヤノン販売株式会社 | 半導体装置の製造方法 |
| JP2003115540A (ja) * | 2001-10-04 | 2003-04-18 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の製造方法 |
| US20030087514A1 (en) * | 2001-11-02 | 2003-05-08 | Tang Sanh Dang | Hard mask damascene process used to form a semiconductor device |
| JP3583102B2 (ja) * | 2001-12-27 | 2004-10-27 | 株式会社東芝 | 磁気スイッチング素子及び磁気メモリ |
| US6518167B1 (en) * | 2002-04-16 | 2003-02-11 | Advanced Micro Devices, Inc. | Method of forming a metal or metal nitride interface layer between silicon nitride and copper |
| JP4340729B2 (ja) * | 2002-06-10 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置とその製造方法 |
| JP3615205B2 (ja) * | 2002-07-01 | 2005-02-02 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| JP3556206B2 (ja) * | 2002-07-15 | 2004-08-18 | 沖電気工業株式会社 | 金属配線の形成方法 |
| US7230316B2 (en) * | 2002-12-27 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having transferred integrated circuit |
| CN100341135C (zh) * | 2003-03-28 | 2007-10-03 | 富士通株式会社 | 半导体装置 |
| JP2005072237A (ja) * | 2003-08-25 | 2005-03-17 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2004
- 2004-10-29 JP JP2004316791A patent/JP4535845B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-16 TW TW094104455A patent/TWI268575B/zh active
- 2005-03-07 CN CNB2005100526338A patent/CN100424874C/zh active Active
- 2005-06-06 US US11/145,227 patent/US7157797B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275454A (ja) * | 1992-03-26 | 1993-10-22 | Sumitomo Electric Ind Ltd | 化合物半導体装置およびその製造方法 |
| JPH08241894A (ja) * | 1995-03-03 | 1996-09-17 | Fujitsu Ltd | レーザ・アブレーション加工方法 |
| JPH1187498A (ja) * | 1997-09-04 | 1999-03-30 | Nec Corp | 半導体装置およびその製造方法 |
| JP2003324185A (ja) * | 2002-04-26 | 2003-11-14 | Toshiba Corp | 半導体装置とその製造方法 |
| JP2004031586A (ja) * | 2002-06-25 | 2004-01-29 | Sony Corp | 半導体装置の製造方法 |
| JP2004140115A (ja) * | 2002-10-16 | 2004-05-13 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2004200273A (ja) * | 2002-12-17 | 2004-07-15 | Sony Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008098641A (ja) * | 2006-10-11 | 2008-04-24 | Samsung Electronics Co Ltd | Ｎａｎｄフラッシュメモリー装置及びその製造方法 |
| JP2010003894A (ja) * | 2008-06-20 | 2010-01-07 | Nec Electronics Corp | 半導体装置の製造方法及び半導体装置 |
| JP2015192956A (ja) * | 2014-03-31 | 2015-11-05 | ダイキン工業株式会社 | 二流体噴霧器及びこれを備えた空気調和装置の室外機 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7157797B2 (en) | 2007-01-02 |
| TW200614425A (en) | 2006-05-01 |
| US20060091549A1 (en) | 2006-05-04 |
| JP4535845B2 (ja) | 2010-09-01 |
| CN100424874C (zh) | 2008-10-08 |
| CN1767194A (zh) | 2006-05-03 |
| TWI268575B (en) | 2006-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7157797B2 (en) | Semiconductor device with suppressed copper migration | |
| KR101043980B1 (ko) | 불휘발성 반도체 기억 장치 및 그 판독 방법, 기입 방법 및소거 방법 | |
| JP4068781B2 (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
| KR100598760B1 (ko) | 불휘발성 반도체 메모리 | |
| JP4113199B2 (ja) | 半導体装置 | |
| JP2009290189A (ja) | 不揮発性半導体記憶装置 | |
| JP2004111478A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2006165365A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN100380632C (zh) | 制造半导体器件的方法 | |
| JP2012079942A (ja) | 半導体装置 | |
| WO2011104773A1 (ja) | 不揮発性半導体記憶装置 | |
| US7358129B2 (en) | Nonvolatile semiconductor memory device and a method of the same | |
| KR20120068492A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| US7936005B2 (en) | Semiconductor memory device including laminated gate having electric charge accumulating layer and control gate and method of manufacturing the same | |
| JP2006344735A (ja) | 半導体装置 | |
| JP2007287795A (ja) | 不揮発性半導体記憶装置 | |
| US20140071759A1 (en) | Nonvolatile memory device | |
| JP2008187051A (ja) | 半導体記憶装置 | |
| KR101155279B1 (ko) | 반도체 메모리 소자 | |
| JP2008166415A (ja) | 半導体装置及びその製造方法 | |
| JP2000183043A (ja) | 半導体装置及びその製造方法 | |
| JP2005251859A (ja) | 不揮発性半導体記憶装置 | |
| TWI538172B (zh) | 記憶元件及其製造方法 | |
| JP2006228869A (ja) | 半導体記憶装置 | |
| JP2005260253A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070906 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4535845 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140625 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |