JP2006121036A - フラッシュメモリ素子のソースコンタクト形成方法 - Google Patents

フラッシュメモリ素子のソースコンタクト形成方法 Download PDF

Info

Publication number
JP2006121036A
JP2006121036A JP2005145071A JP2005145071A JP2006121036A JP 2006121036 A JP2006121036 A JP 2006121036A JP 2005145071 A JP2005145071 A JP 2005145071A JP 2005145071 A JP2005145071 A JP 2005145071A JP 2006121036 A JP2006121036 A JP 2006121036A
Authority
JP
Japan
Prior art keywords
film
source contact
tungsten silicide
forming
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005145071A
Other languages
English (en)
Inventor
Tae Kyung Kim
兌 京 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006121036A publication Critical patent/JP2006121036A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】 金属配線およびコンタクト抵抗に優れると同時に、後続の熱処理工程が行われても素子特性の低下を防止することを可能とするフラッシュメモリ素子のソースコンタクト形成方法を提供する。
【解決手段】 本発明のフラッシュメモリ素子のソースコンタクト形成方法は、セル領域のＳＳＬ用ゲート電極パターンに備えられた接合領域が形成された半導体基板の全面に層間絶縁膜を形成し、前記層間絶縁膜をパターニングし、前記ＳＳＬ用ゲート電極パターンの一側で前記接合領域を露出させるソースコンタクトホールを形成する段階と、前記ソースコンタクトホールの形成された結果物の全面にタングステンシリサイド膜の含まれた膜を形成し、前記層間絶縁膜が露出するまで平坦化工程を行い、前記ソースコンタクトホール内にのみ前記タングステンシリサイド膜の含まれた膜が埋め立てられてソースコンタクトを形成する段階とを含む。
【選択図】 図２

Description

本発明は、半導体素子の製造方法に係り、さらに詳しくは、フラッシュメモリ素子のソースコンタクト形成方法に関する。
一般に、半導体素子の製造方法において、フラッシュメモリ素子のソースコンタクト形成の際にポリシリコン膜またはタングステン膜が使用される。
前記ポリシリコン膜がソースコンタクトに使用される場合は、埋め立て特性に優れるが、熱処理工程を使用すると、多くの工程時間がかかり、金属配線およびコンタクト抵抗が高くなるという問題点が発生する。
また、前記タングステン膜がソースコンタクトに使用される場合は、金属配線およびコンタクト抵抗がポリシリコン膜に比べて優れるが、４００℃程度の温度で酸化し易く、６００℃程度の温度でシリサイド膜が形成され、酸化膜または窒化膜に対しては接着力が悪くて接合層の蒸着工程が追加されるべきである。
前記接合層としてチタニウム膜を形成する場合、タングステンの反応ガスとの反応性が高いチタニウム膜の結合を防止するために、金属拡散防止膜を形成しなければならない工程がさらに追加されるべきという問題点が発生する。
そこで、本発明は、かかる問題点を解決するためのもので、その目的は、金属配線およびコンタクト抵抗に優れると同時に、後続の熱処理工程が行われても素子特性の低下を防止することを可能とするフラッシュメモリ素子のソースコンタクト形成方法を提供することにある。
上記目的を達成するために、本発明は、セル領域のＳＳＬ用ゲート電極パターンに備えられた接合領域が形成された半導体基板の全面に層間絶縁膜を形成し、前記層間絶縁膜をパターニングし、前記ＳＳＬ用ゲート電極パターンの一側で前記接合領域を露出させるソースコンタクトホールを形成する段階と、前記ソースコンタクトホールの形成された結果物の全面にタングステンシリサイド膜の含まれた膜を形成し、前記層間絶縁膜が露出するまで平坦化工程を行い、前記ソースコンタクトホール内にのみ前記タングステンシリサイド膜の含まれた膜が埋め立てられてソースコンタクトを形成する段階とを含む、フラッシュメモリ素子のソースコンタクト形成方法を提供する。
前記タングステンシリサイド膜が含まれた膜は、タングステンシリサイド膜、タングステンシリサイド膜／ポリシリコン膜、ポリシリコン膜／タングステンシリサイド膜、およびタングステンシリサイド膜の二重膜のいずれかで形成することが好ましく、前記タングステンシリサイド膜は、ＭＳ（ＳｉＨ４）またはＤＳＣ（ＳｉＨ２Ｃｌ２）−ｂａｓｅｄＷＳｉｘ膜を用いてＣＶＤ(Chemical Vapor Deposition；化学的気相成長）法によって温度３３０℃以上且つ４５０℃以下または５５０℃以上且つ６００℃以下、圧力０．４Ｔｏｒｒ以上且つ３Ｔｏｒｒ以下の工程条件に形成することが好ましい。
前記ソースコンタクトの形成された結果物の全面に層間絶縁膜を形成し、前記層間絶縁膜をパターニングして、前記周辺回路領域の周辺回路用ゲート電極パターンに形成された前記接合領域を露出させる段階と、前記周辺回路領域の周辺回路用ゲート電極パターンに形成された前記接合領域が露出した結果物の全面にイオン注入工程を行い、熱処理工程を行って前記接合領域に熱処理済みの接合領域を形成する段階とをさらに含む。
前記熱処理工程は、８５０℃以上且つ１０００℃以下の温度範囲で約２０分間以上且つ４０分間以下行われる工程条件、または９００℃以上且つ１０００℃以下の温度範囲で約１０秒間以上且つ２０秒間以下行われる条件とすることが好ましい。
本発明によれば、タングステンシリサイド膜で形成されたソースコンタクトを形成することにより、既存のポリシリコン膜で形成されたソースコンタクトより配線およびコンタクト抵抗に優れるうえ、酸化膜または窒化膜との接着力にも優れて接合層が不要となるという効果がある。
また、本発明によれば、タングステンシリサイド膜で形成されたソースコンタクトを形成することにより、半導体基板との接触の際に接合層と金属拡散防止膜がなくてもオームコンタクトが可能となり、タングステンシリサイド膜の埋め立て後に後続の工程で熱処理を行うと、シリコン基板との接触抵抗を減少させると同時に、安定な相に再結晶化されながら比抵抗を減少させることができるという効果がある。
また、本発明によれば、タングステンシリサイド膜で形成されたソースコンタクトを形成することにより、後続の熱処理の際に残留酸素によって、第１金属配線が露出したコンタクトに異常酸化が発生しても、後続の第１金属配線工程で除去が可能であり、タングステンシリサイド膜自体の化学的雰囲気中で安定になるという効果がある。
以下、添付図面を参照して本発明の実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は当該技術分野で通常の知識を有する者に本発明をより完全に説明するために提供されるものである。また、ある膜が他の膜あるいは半導体基板の「上」に在るあるいは接触していると記載される場合、前記ある膜は前記他の膜、あるいは半導体基板に直接的に接触して存在することもでき、あるいはそれらの間に第３の膜が挟まれることもできる。
図１〜図６は本発明に係るフラッシュメモリ素子のソースコンタクト形成方法を説明するための断面図である。
図１を参照すると、セル領域Ａと周辺回路領域Ｂに区分された半導体基板１０上にトンネル酸化膜用絶縁膜１４、フローティングゲート電極用第１ポリシリコン膜１６、ＯＮＯ(oxide nitride oxide)膜１８、コントロールゲート電極用第２ポリシリコン膜２０およびタングステンシリサイド膜２２を順次形成する。
前記タングステンシリサイド膜２２上にゲート電極用フォトレジストパターン（図示せず）を形成し、これをエッチングマスクとして前記タングステンシリサイド膜２２、コントロールゲート電極用第２ポリシリコン膜２０、ＯＮＯ膜１８、フローティングゲート電極用第１ポリシリコン膜１６、トンネル酸化膜用絶縁膜１４をエッチングしてパターニングし、ゲート電極パターンを形成する。
前記ゲート電極パターンは、前記セル領域ＡにはセルトランジスタＣＴ、ＳＳＬ用ゲート電極パターンＳＳＬ、ＤＳＬ用ゲート電極パターンＤＳＬが形成され、前記周辺回路領域Ｂには周辺回路用ゲート電極パターンＰＴが形成される。
前記ゲート電極パターンが形成された結果物の全面にイオン注入工程を行い、第１接合領域２４ａを形成する。
前記電極パターンが形成された結果物の全面に窒化膜を形成した後、前記窒化膜にエッチバック工程を行い、前記周辺回路用ゲート電極パターンＰＴの両側壁、ＤＳＬ(drain select line)用ゲート電極パターンＤＳＬの一側壁、ＳＳＬ(source select line)用ゲート電極パターンＳＳＬの一側壁にスペーサ２６を形成する。また、前記窒化膜は、セルトランジスタとセルトランジスタとの間、ＤＳＬ用ゲート電極パターンＤＳＬの一側壁とセルトランジスタとの間、およびＳＳＬ用ゲート電極パターンＳＳＬの一側壁とセルトランジスタとの間に埋め立てられ、これらの間を絶縁させる。
前記スペーサ２６が備えられた結果物の全面にイオン注入工程を行い、第２接合領域２４ｂを形成する。
次に、前記周辺回路用ゲート電極パターン（ＰＴ）をエッチングしてバッティング(butting)コンタクトホールを形成するためのフォトレジストパターン（図示せず）を形成し、このフォトレジストパターンをエッチングマスクとしてエッチング工程を行い、ＯＮＯ膜が露出するバッティングコンタクトホールを形成する。前記フォトレジストパターン（図示せず）を除去するアッシング工程を行う。
前記周辺回路用ゲート電極パターンにバッティングコンタクトホールが形成された結果物の全面に酸化工程を行ってバッファ酸化膜（図示せず）を形成し、前記バッファ酸化膜（図示せず）にＳＡＣ(sacrificial；犠牲)用窒化膜２８を形成する。
前記形成されたバッファ酸化膜（図示せず）およびＳＡＣ用窒化膜２８が形成された結果物の全面にＨＤＰ(High Density Plasma)酸化膜のような第１層間絶縁膜３０を形成し、トレンチ型のソースコンタクトが定義されるように前記ＨＤＰ酸化膜のような第１層間絶縁膜３０の上部にフォトレジストパターン（図示せず）を形成した後、これをエッチングマスクとしてエッチング工程を行ってパターニングすることにより、第２接合領域２４ｂが露出するトレンチ型のソースコンタクトホールＳＣＨを形成する。前記フォトレジストパターン（図示せず）を除去するアッシング工程を行う。
図２を参照すると、前記ソースコンタクトホールＳＣＨが形成された結果物の全面に、タングステンシリサイド膜の含まれた膜を形成し、第１層間絶縁膜３０が露出するまでＣＭＰ工程などの平坦化工程を行い、ソースコンタクトホールＳＣＨ内にのみタングステンシリサイド膜の含まれた膜が埋め立てられてソースコンタクト３２を形成する。
前記ソースコンタクトにはタングステンシリサイド膜の含まれた膜が使用されるが、これは、タングステンシリサイド膜、タングステンシリサイド膜／ポリシリコン膜、ポリシリコン膜／タングステンシリサイド膜、およびタングステンシリサイド膜の二重膜のいずれか一つを形成することができる。
前記タングステンシリサイド膜は、ステップカバレージに優れたＣＶＤ方式を用いるが、ＭＳ（ＳｉＨ４）またはＤＳＣ（ＳｉＨ２Ｃｌ２）−ｂａｓｅｄ ＷＳｉｘ膜を用いて３３０℃以上且つ４５０℃以下または５５０℃以上且つ６００℃以下程度の温度範囲、０．４Ｔｏｒｒ以上且つ３Ｔｏｒｒ以下程度の圧力で形成する。
前記タングステンシリサイド膜で形成されたソースコンタクト３２は、既存のポリシリコン膜で形成されるソースコンタクトに比べて配線およびコンタクト抵抗を減少させることができ、前記タングステンシリサイド膜は、グルー層(glue layer)または拡散防止膜なしでも蒸着が可能であり、熱処理工程なしでもシリコンの半導体基板とのオームコンタクトが可能である。
図３を参照すると、前記ソースコンタクト３２の形成された結果物の全面に第２層間絶縁膜３４およびエッチング停止膜３８を形成し、トレンチ型のドレインコンタクトが定義されるように前記エッチング停止膜３８上にフォトレジストパターン（図示せず）を形成した後、これをエッチングマスクとしてエッチング工程を行い、第２層間絶縁膜３４をパターニングして周辺回路領域Ｂの周辺回路用ゲート電極パターンＰＴに形成された第２接合領域２４ｂが露出するトレンチ型のドレインコンタクトホール（図示せず）を形成する。前記フォトレジストパターン（図示せず）を除去するアッシング工程を行う。前記ドレインコンタクトホールの形成された結果物の全面に金属物質を形成し、エッチング停止膜３８が露出するまでＣＭＰ工程などの平坦化工程を行い、ドレインコンタクト３６を形成する。
図４を参照すると、前記ドレインコンタクト３６が備えられた結果物の全面に第３層間絶縁膜４０を形成する。前記第３層間絶縁膜４０上に、前記セル領域Ａのドレインコンタクト３６、ソースコンタクト３２、前記周辺回路領域Ｂの第２接合領域２４ｂおよびバッティングコンタクトホールを露出させるフォトレジストパターン（図示せず）を形成する。これをエッチングマスクとしてエッチング工程を行って第１ビアホールＭ１を形成する。前記フォトレジストパターン（図示せず）を除去するアッシング工程を行う。
図５を参照すると、前記第１ビアホールＭ１の形成された結果物の全面に、第２接合領域２４ｂのみを露出させるフォトレジストパターン４２を形成する。前記フォトレジストパターン４２をイオン注入マスクとしてイオン注入工程を行い、前記周辺回路領域Ｂの第２接合領域２４ｂに第３接合領域２４ｃを形成する。前記第３接合領域２４ｃの形成された結果物の全面に熱処理工程を行う。そして接合領域に熱処理済みの接合領域を形成する。
前記熱処理工程は、８５０℃以上且つ１０００℃以下程度の温度で約２０分間以上且つ４０分間以下行われる工程条件、または９００℃以上且つ１０００℃以下程度の温度で約１０秒間以上且つ２０秒間以下行われる工程条件とする。
前記タングステンシリサイド膜のソースコンタクトが形成された後熱処理工程を行うと、シリコンの半導体基板との接触抵抗が減少するうえ、安定な相に再結晶化されながら比抵抗が減少する。
図６を参照すると、前記第３接合領域２４ｃの備えられた結果物の側壁に沿って拡散防止膜４４を形成し、前記結果物の全面に金属物質を形成した後、前記拡散防止膜４４が露出するまでＣＭＰ工程などの平坦化工程を行って第２金属配線４６の形成を完了する。
本発明によれば、タングステンシリサイド膜で形成されたソースコンタクトを形成することにより、既存のポリシリコン膜で形成されたソースコンタクトより配線およびコンタクト抵抗に優れるうえ、酸化膜または窒化膜との接着力にも優れて接合層が不要となる。
また、タングステンシリサイド膜で形成されたソースコンタクトを形成することにより、半導体基板との接触の際に接合層と金属拡散防止膜がなくてもオームコンタクトが可能となり、タングステンシリサイド膜の埋め立て後後続の工程で熱処理を行うと、シリコン基板との接触抵抗が減少するとともに、安定な相に再結晶化しながら比抵抗が減少する。
また、タングステンシリサイド膜で形成されたソースコンタクトを形成することにより、後続の熱処理時に残留酸素によって、第１金属配線が露出したコンタクトに異常酸化が発生しても、後続の第１金属配線工程で除去が可能であり、タングステンシリサイド膜自体の化学的雰囲気中で安定となる。
本発明は、具体的な実施例についてのみ詳細に説明したが、本発明の技術的思想の範囲内で変形または変更することが可能なのは本発明の属する分野の当業者には明らかなことであり、そのような変形または変更は本発明の特許請求の範囲に属すると言える。
本発明の活用例として、半導体素子の製造方法に適用出来、さらに詳しくは、フラッシュメモリ素子のソースコンタクト形成方法に適用出来る。
本発明に係るフラッシュメモリ素子のソースコンタクト形成方法を説明するための断面図である。 本発明に係るフラッシュメモリ素子のソースコンタクト形成方法を説明するための断面図である。 本発明に係るフラッシュメモリ素子のソースコンタクト形成方法を説明するための断面図である。 本発明に係るフラッシュメモリ素子のソースコンタクト形成方法を説明するための断面図である。 本発明に係るフラッシュメモリ素子のソースコンタクト形成方法を説明するための断面図である。 本発明に係るフラッシュメモリ素子のソースコンタクト形成方法を説明するための断面図である。
符号の説明
ＳＳＬ ＳＳＬ用ゲート電極パターン
ＤＳＬ ＤＳＬ用ゲート電極パターン
ＣＴ セルトランジスタ
ＰＴ 周辺回路用ゲート電極パターン
２４ 接合領域
３２ ソースコンタクト

Claims (5)

  1. セル領域のＳＳＬ用ゲート電極パターンに備えられた接合領域が形成された半導体基板の全面に層間絶縁膜を形成し、前記層間絶縁膜をパターニングして、前記ＳＳＬ用ゲート電極パターンの一側で前記接合領域を露出させるソースコンタクトホールを形成する段階と、
    前記ソースコンタクトホールの形成された結果物の全面にタングステンシリサイド膜の含まれた膜を形成し、前記層間絶縁膜が露出するまで平坦化工程を行って前記ソースコンタクトホール内にのみ前記タングステンシリサイド膜の含まれた膜が埋め立てられてソースコンタクトを形成する段階とを含むことを特徴とするフラッシュメモリ素子のソースコンタクト形成方法。
  2. 前記タングステンシリサイド膜の含まれた膜は、タングステンシリサイド膜、タングステンシリサイド膜／ポリシリコン膜、ポリシリコン膜／タングステンシリサイド膜、およびタングステンシリサイド膜の二重膜のいずれか一つで形成することを特徴とする請求項１記載のフラッシュメモリ素子のソースコンタクト形成方法。
  3. 前記タングステンシリサイド膜は、ＭＳ（ＳｉＨ４）またはＤＳＣ（ＳｉＨ２Ｃｌ２）−ｂａｓｅｄＷＳｉｘ膜を用いてＣＶＤ法によって温度３３０℃以上且つ４５０℃以下または５５０℃以上且つ６００℃以下、圧力０．４Ｔｏｒｒ以上且つ３Ｔｏｒｒ以下の工程条件で形成することを特徴とする請求項１または２記載のフラッシュメモリ素子のソースコンタクト形成方法。
  4. 前記ソースコンタクトの形成された結果物の全面に層間絶縁膜を形成し、前記層間絶縁膜をパターニングして、周辺回路領域の周辺回路用ゲート電極パターンに形成された前記接合領域を露出させる段階と、
    前記周辺回路領域の周辺回路用ゲート電極パターンに形成された前記接合領域が露出した結果物の全面にイオン注入工程を行い、熱処理工程を行って前記接合領域に熱処理済みの接合領域を形成する段階とをさらに含むことを特徴とする請求項１記載のフラッシュメモリ素子のソースコンタクト形成方法。
  5. 前記熱処理工程は、８５０℃以上且つ１０００℃以下の温度範囲で約２０分間以上且つ４０分間以下行われる工程条件、または９００℃以上且つ１０００℃以下の温度範囲で約１０秒間以上且つ２０秒間以下行われる条件とすることを特徴とする請求項４記載のフラッシュメモリ素子のソースコンタクト形成方法。
JP2005145071A 2004-10-25 2005-05-18 フラッシュメモリ素子のソースコンタクト形成方法 Pending JP2006121036A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040085428A KR100671627B1 (ko) 2004-10-25 2004-10-25 플래쉬 메모리소자의 소스 콘택 형성방법

Publications (1)

Publication Number Publication Date
JP2006121036A true JP2006121036A (ja) 2006-05-11

Family

ID=36129086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005145071A Pending JP2006121036A (ja) 2004-10-25 2005-05-18 フラッシュメモリ素子のソースコンタクト形成方法

Country Status (4)

Country Link
US (1) US7268041B2 (ja)
JP (1) JP2006121036A (ja)
KR (1) KR100671627B1 (ja)
DE (1) DE102005022372B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318065A (ja) * 2006-05-26 2007-12-06 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2008091909A (ja) * 2006-09-28 2008-04-17 Hynix Semiconductor Inc 半導体素子のコンタクトプラグ形成方法
KR100875054B1 (ko) 2006-12-28 2008-12-19 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4578938B2 (ja) * 2004-11-08 2010-11-10 富士通セミコンダクター株式会社 半導体装置
KR100680465B1 (ko) * 2005-06-30 2007-02-08 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
JP4364225B2 (ja) * 2006-09-15 2009-11-11 株式会社東芝 半導体装置およびその製造方法
KR100761409B1 (ko) * 2006-09-29 2007-09-27 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 제조방법
KR100831158B1 (ko) * 2006-12-20 2008-05-20 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조방법
US8114736B2 (en) * 2006-12-21 2012-02-14 Globalfoundries Inc. Integrated circuit system with memory system
KR100830591B1 (ko) * 2007-06-07 2008-05-22 삼성전자주식회사 개구부들을 포함하는 반도체 소자의 형성 방법
KR101010467B1 (ko) * 2007-09-10 2011-01-21 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
KR100884979B1 (ko) 2007-11-22 2009-02-23 주식회사 동부하이텍 플래시 메모리 소자의 제조방법
KR20090068730A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236464A (ja) * 1994-09-27 1996-09-13 Applied Materials Inc 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用
JPH10200067A (ja) * 1996-12-29 1998-07-31 Sony Corp 半導体装置の製造方法
JPH11243180A (ja) * 1998-02-25 1999-09-07 Sony Corp 半導体装置の製造方法
US20020115256A1 (en) * 2001-02-19 2002-08-22 Samsung Electronics Co., Ltd. Non-volatile memory device having a bit line contact pad and method for manufacturing the same
JP2002298591A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体記憶装置
JP2004014783A (ja) * 2002-06-06 2004-01-15 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5792703A (en) * 1996-03-20 1998-08-11 International Business Machines Corporation Self-aligned contact wiring process for SI devices
TW408433B (en) * 1997-06-30 2000-10-11 Hitachi Ltd Method for fabricating semiconductor integrated circuit
TW392220B (en) * 1997-11-24 2000-06-01 United Microelectronics Corp Structure of barrier layer and glue layer on polysilicon layer and method of manufacturing the same
US5907781A (en) * 1998-03-27 1999-05-25 Advanced Micro Devices, Inc. Process for fabricating an integrated circuit with a self-aligned contact
US6133096A (en) * 1998-12-10 2000-10-17 Su; Hung-Der Process for simultaneously fabricating a stack gate flash memory cell and salicided periphereral devices
US6245651B1 (en) * 2000-01-12 2001-06-12 Intenational Business Machines Corporation Method of simultaneously forming a line interconnect and a borderless contact to diffusion
KR100364656B1 (ko) * 2000-06-22 2002-12-16 삼성전자 주식회사 실리사이드 증착을 위한 화학 기상 증착 방법 및 이를수행하기 위한 장치
JP3875570B2 (ja) * 2001-02-20 2007-01-31 株式会社東芝 半導体記憶装置のデータ書き込み方法及び半導体記憶装置
TW502337B (en) * 2001-04-20 2002-09-11 Promos Technologies Inc Method for reducing WSix grain and its structure
JP2003142599A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236464A (ja) * 1994-09-27 1996-09-13 Applied Materials Inc 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用
JPH10200067A (ja) * 1996-12-29 1998-07-31 Sony Corp 半導体装置の製造方法
JPH11243180A (ja) * 1998-02-25 1999-09-07 Sony Corp 半導体装置の製造方法
US20020115256A1 (en) * 2001-02-19 2002-08-22 Samsung Electronics Co., Ltd. Non-volatile memory device having a bit line contact pad and method for manufacturing the same
JP2002298591A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体記憶装置
JP2004014783A (ja) * 2002-06-06 2004-01-15 Toshiba Corp 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318065A (ja) * 2006-05-26 2007-12-06 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2008091909A (ja) * 2006-09-28 2008-04-17 Hynix Semiconductor Inc 半導体素子のコンタクトプラグ形成方法
KR100875054B1 (ko) 2006-12-28 2008-12-19 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
US7576011B2 (en) 2006-12-28 2009-08-18 Hynix Semiconductor Inc. Method of forming contact plug in semiconductor

Also Published As

Publication number Publication date
KR20060036545A (ko) 2006-05-02
US20060110874A1 (en) 2006-05-25
DE102005022372A1 (de) 2006-04-27
DE102005022372B4 (de) 2010-07-08
US7268041B2 (en) 2007-09-11
KR100671627B1 (ko) 2007-01-19

Similar Documents

Publication Publication Date Title
JP2006121036A (ja) フラッシュメモリ素子のソースコンタクト形成方法
US7585730B1 (en) Method of fabricating a non-volatile memory device
JP2006128673A (ja) 半導体装置の製造方法
JP2008182104A (ja) 不揮発性半導体記憶装置及びその製造方法
JP5160738B2 (ja) 半導体素子の製造方法
KR100972716B1 (ko) 반도체 소자 및 이의 제조 방법
JP2009164566A (ja) 半導体メモリ素子の素子分離膜形成方法
JP2006190938A (ja) フラッシュメモリの製造方法
JP2000021985A (ja) 半導体装置のコンタクトホ―ル製造方法
JP2006253643A (ja) 半導体素子のゲート電極パターン形成方法
JP2006121024A (ja) 半導体素子およびその製造方法
JP4981288B2 (ja) 半導体装置のシリサイド膜の形成方法
KR20070008969A (ko) 플래시 메모리 장치의 제조 방법
JPH09321280A (ja) Ｍｏｓトランジスタおよびその製造方法
JP2010040792A (ja) 不揮発性半導体記憶装置の製造方法
JP2007220701A (ja) 半導体装置の製造方法、半導体記憶装置の製造方法
JP2007067250A (ja) 半導体装置の製造方法
KR101002519B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100956595B1 (ko) 텅스텐 오염을 방지한 반도체 소자의 제조방법
JP2004342908A (ja) 半導体装置の製造方法及び半導体装置
JP2006278935A (ja) 半導体装置およびその製造方法
KR20080071809A (ko) 반도체 소자의 형성 방법
JP2008098480A (ja) 半導体装置の製造方法
JP2004055610A (ja) 半導体装置の製造方法
KR101123041B1 (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120717