JP2006080540A - 複数のウイングを有する相互接続構造 - Google Patents
複数のウイングを有する相互接続構造 Download PDFInfo
- Publication number
- JP2006080540A JP2006080540A JP2005276911A JP2005276911A JP2006080540A JP 2006080540 A JP2006080540 A JP 2006080540A JP 2005276911 A JP2005276911 A JP 2005276911A JP 2005276911 A JP2005276911 A JP 2005276911A JP 2006080540 A JP2006080540 A JP 2006080540A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- transistors
- integrated circuit
- disposed
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 262
- 239000002184 metal Substances 0.000 claims abstract description 262
- 230000005540 biological transmission Effects 0.000 claims description 87
- 238000001465 metallisation Methods 0.000 claims description 38
- 229910000679 solder Inorganic materials 0.000 claims description 32
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 230000002787 reinforcement Effects 0.000 claims description 3
- 230000003014 reinforcing effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 15
- 239000012779 reinforcing material Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000012080 ambient air Substances 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】集積回路10は第1、第2、および第3の複数の平面状金属層130−1〜130−3を含んでいる。第1トランジスタ12は第1制御端子76と第1および第2の複数の端子とを有している。第2端子は第1平面状金属層110に連絡している。第1端子は第2平面状金属層124−2に連絡している。第2トランジスタ14は第2制御端子88と第3および第4の複数の端子とを有している。第3端子は第1平面状金属層110に連絡している。第4端子は第3平面状金属層124−1に連絡している。第4平面状金属層130は、互いに電気的に絶縁され、第2平面状金属層124−2、第1平面状金属層110、および第3平面状金属層124−1それぞれに接続された第1、第2および第3の複数の接触部130−1、130−2、130−3を含んでいる。
【選択図】図4A
Description
x方向はy方向と直交している。
1つのアルミニウム・コアが内部に画成され、互いに絶縁された第1、第2、および第3の複数の導電部を有している。第1、第2、および第3の複数の導電部のそれぞれ1つの一方の面に第1、第2、および第3の複数の反転バイアが配設されている。
Claims (78)
- 1つの集積回路であって、
第1、第2、および第3の複数の平面状金属層と、
1つの第1制御端子と、前記第2の平面状金属層に連絡する1つの第1端子と、前記第1の平面状金属層に連絡する1つの第2端子とを有する1つの第1トランジスタと、
1つの第2制御端子と、前記第1の平面状金属層に連絡する1つの第3端子と、前記第2の平面状金属層に連絡する1つの第4端子とを有する1つの第2トランジスタと、
前記第2の平面状金属層、前記第1の平面状金属層、および前記第3の平面状金属層のそれぞれに連絡する第1、第2、および第3の複数の接触部分を含む1つの第4の平面状金属層と、を備える集積回路。 - 前記第2および第3の複数の平面状金属層は同一平面上、または異なる複数の平面に位置する層である請求項1に記載の集積回路。
- 前記第1トランジスタの前記第1端子、前記第2端子、および前記第1制御端子と、前記第2トランジスタの前記第3端子、前記第4端子、および前記第2制御端子とに連絡する複数の局部的相互接続部をさらに備える請求項1に記載の集積回路。
- 前記第1および第2の複数のトランジスタは複数のNMOSトランジスタであり、前記第1および第2の複数の制御端子は複数のゲートであり、前記第1および第3の複数の端子は複数のドレンであり、前記第2および第4の複数の端子は複数のソースである請求項1に記載の集積回路。
- 前記第1トランジスタは1つのPMOSトランジスタであり、前記第2トランジスタは1つのNMOSトランジスタであり、前記第1および第2の複数の制御端子は複数のゲートであり、前記第1端子は1つのソースであり、前記第2端子は1つのドレンであり、前記第3端子は1つのドレンであり、前記第4端子は1つのソースである請求項1に記載の集積回路。
- 前記第1平面状金属層は前記第2および第3の複数の平面状金属層と、前記第1および第2の複数のトランジスタとの間に配置される請求項1に記載の集積回路。
- 前記第2および第3の複数の平面状金属層は前記第1の平面状金属層と、前記第1および第2の複数のトランジスタとの間に配置される請求項1に記載の集積回路。
- 前記第1、第2、第3および第4の複数の平面状金属層の間に配置された絶縁材料をさらに備える請求項1に記載の集積回路。
- 前記第1、第2、および第3の複数の接触部はほぼ長方形または楕円形の部分であり、各々が前記第1、第2、および第3の複数の接触部の間の1つの領域よりも狭い、前記第1および第2の複数のトランジスタによって画成された1つの下層領域の約1/3を実質的に覆う請求項1に記載の集積回路。
- VddとVssの一方が前記第1接触部に供給され、前記VddとVssの他方が前記第3接触部に供給され、Vxは前記第2接触部によって出力され、1つの第1対は前記第1および第2の複数のトランジスタを含み、さらに前記第1対の複数の反対面に配置された第2および第3の複数対の前記第1および第2の複数のトランジスタを備え、前記第1接触部は前記VddとVssの一方を前記第2対の前記第2トランジスタ、および前記第1対の前記第1トランジスタに供給し、前記第3接触部は前記VddとVssの他方を前記第1対の前記第2トランジスタ、および前記第3対の前記第1トランジスタに供給する請求項1に記載の集積回路。
- 前記第1および第3の複数の接触部は1つのベース部と、前記ベース部から延在する複数のウイング部とを有しており、前記第2の複数の接触部は前記第1および第3の複数の接触部の前記複数のウイングの間に受容され、前記第1、第2、および第3の複数の接触部は各々が、前記第1、第2、および第3の複数の接触部の間の1つの領域よりも狭い、前記第1および第2の複数のトランジスタによって画成された1つの下層領域の約1/3を実質的に覆う請求項1に記載の集積回路。
- 前記第1つの第1対は前記第1および第2の複数のトランジスタを含み、さらにほぼ正方形の1つの配列内に配置された第3および第4の複数対の複数のトランジスタを備え、前記第2、第3、および第4の複数対の複数のトランジスタは、
1つの第3制御端子と、前記第2平面状金属層に連絡する1つの第5端子と、前記第1平面状金属層に連絡する1つの第6端子と、
1つの第4制御端子を有する1つの第4トランジスタと、前記第1平面状金属層に連絡する1つの第7端子と、前記第3平面状金属層に連絡する1つの第8端子とを含み、前記第4金属層はさらに、第4、第5、第6、および第7の複数の接触部を含み、前記第1および第4の複数の接触部は1つのベース部と、前記ベース部から延在する複数のウイング部とを有しており、前記第3の接触部は1つのベース部と、前記ベース部の複数の反対面から延在する複数のウイング部とを有しており、前記第2および第6の複数の接触部は前記第1および第3の複数の接触部の前記複数のウイングの間に受容され、前記第5および第7の複数の接触部は前記第3および第4の複数の接触部の複数のウイングの間に受容される請求項1に記載の集積回路。 - 前記第1接触部はVddとVssの一方を前記第1および第3の複数対の複数のトランジスタに供給し、前記第2接触部は前記第1対の複数のトランジスタからVxを受け、前記第3接触部はVddとVssの他方を前記第1、第2、第3および第4の複数対の複数のトランジスタに供給し、前記第4接触部は前記VddとVssの一方を前記第2および第4の複数対の複数のトランジスタに供給し、前記第5、第6、および第7の複数の接触部は前記第3および第4の複数対の複数のトランジスタからそれぞれVxを受ける請求項12に記載の集積回路。
- 1つの第一方の面上に配置され、前記第1、第2、第3、第4、第5、第6、および第7の複数の接触部に連絡する第1、第2、第3、第4、第5、第6、および第7の複数の送電線を有する1つの基板と、
前記基板の1つの反対面上に配置された第8、第9、第10、第11の複数の送電線と、
前記第2、第5、第6および第7の複数の送電線を前記第8、第9、第10および第11の複数の送電線に接続する前記基板内の複数のバイアと、
をさらに備える請求項13に記載の集積回路。 - 前記第1および第3の複数の接触部はほぼ"C"形であるとともに、前記第2接触部は前記第1と第3の複数の接触部の間に配置されている請求項1に記載の集積回路。
- 前記第2の接触部はほぼ"H"形であるとともに、前記第1および第2の複数の接触部はほぼ長方形の形状である請求項1に記載の集積回路。
- 前記集積回路は少なくとも2:1の長さと幅の比率を有する請求項1に記載の集積回路。
- 前記集積回路は1つのパワーICを実装し、前記第1接触部は1つの第1の電位を前記パワーICに供給し、前記第3接触部は1つの第2の電位を前記パワーICに供給し、また前記第2接触部は前記パワーICの1つの出力電圧を受け、前記第1接触部はVssを前記第1および第2の複数のトランジスタに供給し、前記第2接触部は前記第1および第2の複数のトランジスタからVxを受け、また前記第3接触部はVddを前記第1および第2の複数のトランジスタに供給する請求項1に記載の集積回路。
- 前記第4の平面状金属層内に配置された1つの追加接触部と、
前記追加接触部を前記複数のトランジスタの前記第1および第2の複数の制御端子の少なくとも1つに接続する局部的相互接続部と、
をさらに備える請求項1に記載の集積回路。 - 請求項1の集積回路を備え、前記第1、第2および第3の複数の接触部に連絡する第1、第2、および第3の複数の送電線を含む1つのリードフレームをさらに備えるシステム。
- 請求項1の集積回路を備え、
前記第1接触部に連絡する1つの第1送電線と、
前記第2接触部に連絡する1つの第2送電線と、
前記第3接触部に連絡する1つの第3送電線と、をさらに備えるシステム。 - 前記第1送電線はVssに接続され、前記第2送電線はVxに接続され、前記第1、第2、および第3の複数の送電線は前記集積回路の1つの面から延びている請求項21に記載のシステム。
- 前記第1送電線はVssに接続され、前記第2送電線はVxに接続され、前記第1および第3の複数の送電線は前記集積回路の1つの面から延びているとともに、前記第2送電線は前記集積回路の1つの反対面から延びている請求項21に記載のシステム。
- 前記第2送電線に連絡する一端と、前記第3送電線に連絡する1つの反対端とを有する1つのキャパシタンスをさらに備え、前記第2送電線は1つの第1電位を供給し、また前記第3送電線は1つの第2電位を供給する請求項21に記載のシステム。
- 前記第1送電線は1つの第1層内に配置されるとともに、前記第2および第3の複数の送電線は1つの第2層内に配置される請求項21に記載のシステム。
- 前記第1、第2、および第3の複数の送電線は1つの基板上に配置される請求項21に記載のシステム。
- 1つの第3制御端子を有する1つの第3トランジスタと、前記第2平面状金属層に連絡する1つの第5端子と、前記第1平面状金属層に連絡する1つの第6端子と、
1つの第4制御端子を有する1つの第4トランジスタと、前記第1平面状金属層に連絡する1つの第7端子と、前記第3平面状金属層に連絡する1つの第8端子と、
を備える請求項1に記載の集積回路。 - 前記第1接触部はVssとVddの一方を前記第1および第2の複数のトランジスタに供給し、前記第2接触部は前記第1および第2の複数のトランジスタからVxから受け、前記第3接触部はVssとVddの他方を前記第1、第2、第3および第4の複数のトランジスタに供給し、前記第4接触部は前記第3および第4の複数のトランジスタからVxから受け、また前記第5接触部は前記VssとVddの一方を前記第3および第4の複数のトランジスタに供給する請求項27に記載の集積回路。
- 前記第1接触部に連絡する1つの第1送電線と、
前記第2接触部に連絡する1つの第2送電線と、
前記第3接触部に連絡する1つの第3送電線と、
前記第4接触部に連絡する1つの第4送電線と、
前記第5接触部に連絡する1つの第5送電線と、
を備える請求項27に記載の集積回路。 - 前記第1、第3、および第5の複数の送電線は前記集積回路の一方の面に配置され、前記第2および第4の複数の送電線は前記集積回路の1つの反対面に配置されるとともに、前記第1、第3、および第5の複数の送電線によって画成される1つの第1ピッチは前記第1、第2、第3、および第4の複数のトランジスタによって画成される1つの第2ピッチの2倍である請求項29に記載の集積回路。
- 前記第1、第2、第3、および第4の複数のトランジスタに隣接して配置され、総計がn個の複数のトランジスタになるようにする追加の複数対の複数のトランジスタと、
総計がm個の複数の接触部になるようにする、前記第4金属層内の追加の複数の接触部と、ただし、m=n+1、
総計がm本の複数の送電線に成るようにする、前記追加の複数の接触部に接続された追加の複数の送電線と、
をさらに備える請求項29に記載の集積回路。 - 前記第1、第2、および第3の複数の平面状金属層は各々が前記下層にある第1および第2の複数のトランジスタの双方の約80%以上を覆う請求項1に記載の集積回路。
- 前記第1平面状金属層は前記下層にある第1および第2の複数のトランジスタの双方の約80%以上を覆うとともに、前記第2および第3の複数の平面状金属層は前記第1および第2の複数のトランジスタの約80%以上を覆う請求項1に記載の集積回路。
- 前記第1、第2、および第3の複数の平面状金属層によって電流がx方向とy方向の双方に流れることが可能になり、前記x方向は前記y方向と直交している請求項1に記載の集積回路。
- 1つの第1の集積回路を1つの第2の集積回路に接続するための1つの相互接続構造であって、
1つの第1誘電層と、
前記第1誘電層の一方の面に配置された1つの第1金属堆積層と、
前記第1誘電層の1つの反対面に配置された1つの第2金属堆積層と、
前記第1金属堆積層を前記第2金属層に接続する複数のバイアと、を備え、
前記第1金属堆積層は互いに電気的に絶縁された第1、第2および第3の複数の接触部を画成し、前記第1および第3の複数の接触部は1つの底部と、前記底部から延在する複数のウイングとを含み、かつ前記第2の複数の接触部は前記第1および第2の複数の接触部の前記複数のウイングの間に配置される相互接続構造。 - 前記第2金属層上に配置され、前記第2金属層への複数の開口を画成する1つのはんだマスクと、
前記複数の開口内に配置され、前記第2金属層を前記第1および第2の複数の集積回路の1つに接続する複数のはんだ球と、
をさらに備える請求項35に記載の相互接続構造。 - 前記複数のバイアは複数のレーザー穿孔バイアであり、また前記第1金属堆積層は前記第1誘電層に電気めっきされた銅を含む請求項35に記載の相互接続構造。
- 1つの第3金属層と、
前記第2金属層と前記第3金属層との間に配置され、前記第2金属層を前記第3金属層に接続するめっきされた貫通穴を含む1つの基板と、
前記第3金属層の近傍に配置された1つの第2誘電層と、
前記誘電層と前記はんだマスクとの間に配置された1つの第4金属層と、をさらに備え、
前記第2誘電層は前記第3金属層を前記第4金属層に接続する複数のレーザー穿孔バイアを含む、
請求項35に記載の相互接続構造。 - 前記第1金属堆積層の前記第1および第3の複数の接触部に接続された1つのコンデンサをさらに含む請求項35に記載の相互接続構造。
- 前記第1金属堆積層の前記第1、第2および第3の複数の接触部の少なくとも1つに接続された1つのヒート・シンクをさらに備える請求項35に記載の相互接続構造。
- 前記第1集積回路の一方の面に接続された1つの第1端部と、前記金属堆積層に接続された1つの第2端部とを有する1つのヒート・シンクをさらに備える請求項35に記載の相互接続構造。
- 前記金属堆積層に接続された1つの補強バーと、
前記金属堆積層に接続された1つの第1端部と、前記第1集積回路の一方の面に接続された1つの中央部トランジスタ、前記補強バーに接続された1つの第2端部とを有する1つのヒート・シンクと、
をさらに備える請求項35に記載の相互接続構造。 - 前記第1集積回路は1つのパワーICであり、前記第2集積回路はドライブICである請求項35に記載の相互接続構造。
- 1つの第1集積回路を1つの第2集積回路に接続するための1つの相互接続構造であって、
内部に画成され、互いに絶縁された第1、第2および第3の複数の導電部を有する1つのアルミニウム・コアと、
前記第1、第2、および第3の複数の導電部のそれぞれ1つの一方の面の上に配置された第1、第2、および第3の複数の反転バイアとを有する相互接続構造。 - 前記第1、第2、および第3の複数の導電部のそれぞれ1つの反対面の上に配置された第1、第2、および第3の複数の反転バイアとを有する請求項44に記載の相互接続構造。
- 前記第1、第2、および第3の複数の反転バイアの間に配置された1つの補強材料をさらに備える請求項44に記載の相互接続構造。
- 請求項44に記載の前記相互接続構造と、前記第1および第2の複数の集積回路とを備えた1つのシステムであって、前記第1集積回路は前記第1、第2、および第3の複数の反転バイアに連絡する第1、第2、および第3の複数の接触部を含むとともに、前記第2集積回路は前記第4、第5、および第6の複数の反転バイアに連絡する第4、第5、および第6の複数の接触部を含むシステム。
- 1つの回路であって、
第1、第2および第3の複数の接触部を有する1つの上部平面状金属層を備えた1つの第1集積回路であって、前記第1および第3の複数の接触部は1つの第1底部と、前記第1底部から延びている第1の複数のウイングを含み、前記第2の複数の接触部は前記第1および第3の複数の接触部の前記第1の複数のウイングの間に配置されている1つの第1集積回路と、
前記第1集積回路に連絡し、第4、第5および第6の複数の接触部を有する1つの第1金属堆積層を含む1つの相互接続構造であって、前記第4および第5の複数の接触部は1つの第2底部と、前記第2底部から延びている第2の複数のウイングを含み、前記第5の複数の接触部は前記第4および第6の複数の接触部の前記第5の複数のウイングの間に配置されている1つの相互接続構造と、を備える回路。 - 前記第4および第6の複数の接触部の前記第2の複数の底部は前記第1および第3の複数の接触部の前記第1の複数の底部を越えて延在する請求項48に記載の回路。
- 前記第2および第5の複数の接触部と、前記第1および第3の複数の接触部の前記第1の複数のウイングと、前記第4および第6の複数の接触部の前記第2の複数のウイングとは実質的に互いに位置合わせされる請求項48に記載の回路。
- 前記第1および第3の複数の接触部の前記第1の複数の底部は前記第4および第6の複数の接触部の前記第2の複数の底部と位置合わせされる請求項48に記載の回路。
- 前記第4および第6の複数の接触部の前記第2の複数の底部の1つの面は前記第1および第3の複数の接触部の前記第1の複数の底部を越えて延在する請求項48に記載の回路。
- 前記集積回路は、
1つの第1制御端子と、前記第2の平面状金属層に連絡する1つの第1端子と、前記第1の平面状金属層に連絡する1つの第2端子とを有する1つの第1トランジスタと、
1つの第2制御端子と、前記第1の平面状金属層に連絡する1つの第3端子と、前記第3の平面状金属層に連絡する1つの第4端子とを有する1つの第2トランジスタと、
互いに電気的に絶縁され、前記第2平面状金属層、前記第1平面状金属層、および前記第3平面状金属層とそれぞれ連絡する第1、第2、および第3の複数の接触部を含む1つの第4平面状金属層と、を含む請求項48に記載の回路。 - 前記第2および第3の複数の平面状金属層は同一面上にあるか、または異なる複数の平面にある平面状金属層である背53に記載の回路。
- 前記第1トランジスタの前記第1端子、前記第2端子および前記第1制御端子、および前記第2トランジスタの前記第3端子、前記第4端子および前記第2制御端子に連絡する複数の局部的相互接続部をさらに備える請求項53に記載の回路。
- 前記第1および第2の複数のトランジスタは複数のNMOSトランジスタであり、前記第1および第2の複数の制御端子は複数のゲートであり、前記第1および第3の複数の端子は複数のドレンであり、前記第2および第4の複数の端子は複数のソースである請求項53に記載の回路。
- 前記第1のトランジスタは1つのPMOSトランジスタであり、前記第2のトランジスタは1つのNMOSトランジスタであり、前記第1および第2の複数の制御端子は複数のゲートであり、前記第1の端子は1つのソースであり、前記第2の端子は1つのドレンであり、前記第3の端子は1つのソースである請求項53に記載の回路。
- 前記第1平面状金属層は前記第2および第3の複数の平面状金属層と、前記第1および第2の複数のトランジスタとの間に配置される請求項53に記載の回路。
- 前記第2および第3の複数の平面状金属層は前記第1平面状金属層と、前記第1および第2の複数のトランジスタとの間に配置される請求項53に記載の回路。
- 前記第1、第2、第3および第4の複数の平面状金属層の間に配置された絶縁材料をさらに備える請求項53に記載の回路。
- 前記第1、第2、および第3の複数の接触部はほぼ長方形または楕円形の部分であり、各々が前記第1、第2、および第3の複数の接触部の間の1つの領域よりも狭い、前記第1および第2の複数のトランジスタによって画成された1つの下層領域の約1/3を実質的に覆う請求項53に記載の回路。
- VddとVssの一方が前記第1接触部に供給され、前記VddとVssの他方が前記第3接触部に供給され、Vxは前記第2接触部によって出力され、1つの第1対は前記第1および第2の複数のトランジスタを含み、さらに前記第1対の複数の反対面に配置された第2および第3の複数対の前記第1および第2の複数のトランジスタを備え、前記第1接触部は前記VddとVssの一方を前記第2対の前記第2トランジスタ、および前記第1対の前記第1トランジスタに供給し、前記第3接触部は前記VddとVssの他方を前記第1対の前記第2トランジスタ、および前記第3対の前記第1トランジスタに供給する請求項53に記載の回路。
- 前記第1および第3の複数の接触部は1つのベース部と、前記ベース部から延在する複数のウイング部とを有しており、前記第2の複数の接触部は前記第1および第3の複数の接触部の前記複数のウイングの間に受容され、前記第1、第2、および第3の複数の接触部は各々が、前記第1、第2、および第3の複数の接触部の間の1つの領域よりも狭い、前記第1および第2の複数のトランジスタによって画成された1つの下層領域の約1/3を実質的に覆う請求項48に記載の回路。
- 前記第1つの第1対は前記第1および第2の複数のトランジスタを含み、さらにほぼ正方形の1つの配列内に配置された第3および第4の複数対の複数のトランジスタを備え、前記第2、第3、および第4の複数対の複数のトランジスタは、
1つの第3制御端子と、前記第2平面状金属層に連絡する1つの第5端子と、前記第1平面状金属層に連絡する1つの第6端子と、
1つの第4制御端子を有する1つの第4トランジスタと、前記第1平面状金属層に連絡する1つの第7端子と、前記第3平面状金属層に連絡する1つの第8端子とを含み、前記第4金属層はさらに、第4、第5、第6、および第7の複数の接触部を含み、前記第1および第4の複数の接触部は1つのベース部と、前記ベース部から延在する複数のウイング部とを有しており、前記第3の接触部は1つのベース部と、前記ベース部の複数の反対面から延在する複数のウイング部とを有しており、前記第2および第6の複数の接触部は前記第1および第3の複数の接触部の前記複数のウイングの間に受容され、前記第5および第7の複数の接触部は前記第3および第4の複数の接触部の複数のウイングの間に受容される請求項53に記載の回路。 - 前記第1接触部はVddとVssの一方を前記第1および第3の複数対の複数のトランジスタに供給し、前記第2接触部は前記第1対の複数のトランジスタからVxを受け、前記第3接触部はVddとVssの他方を前記第1、第2、第3および第4の複数対の複数のトランジスタに供給し、前記第4接触部は前記VddとVssの一方を前記第2および第4の複数対の複数のトランジスタに供給し、前記第5、第6、および第7の複数の接触部は前記第3および第4の複数対の複数のトランジスタからVxを受ける請求項64に記載の回路。
- 1つの第一方の面上に配置され、前記第1、第2、第3、第4、第5、第6、および第7の複数の接触部に連絡する第1、第2、第3、第4、第5、第6、および第7の複数の送電線を有する1つの基板と、
前記基板の1つの反対面上に配置された第8、第9、第10、第11の複数の送電線と、
前記第2、第5、第6および第7の複数の送電線を前記第8、第9、第10および第11の複数の送電線に接続する前記基板内の複数のバイアと、
をさらに備える請求項65に記載の回路。 - 前記集積回路は少なくとも2:1の長さと幅の比率を有する請求項48に記載の回路。
- 前記集積回路は1つのパワーICを実装し、前記第1接触部は1つの第1の電位を前記パワーICに供給し、前記第3接触部は1つの第2の電位を前記パワーICに供給し、また前記第2接触部は前記パワーICの1つの出力電圧を受け、また前記第1接触部はVssを前記第1および第2の複数のトランジスタに供給し、前記第2接触部は前記第1および第2の複数のトランジスタからVxを受け、また前記第3接触部はVddを前記第1および第2の複数のトランジスタに供給する請求項59に記載の回路。
- 前記第4の平面状金属層内に配置された1つの追加接触部と、
前記追加接触部を前記複数のトランジスタの前記第1および第2の複数の制御端子の少なくとも1つに接続する局部的相互接続部と、をさらにそなえる請求項53に記載の回路。 - 前記相互接続構造は、
一方の面上に配置された前記第1金属堆積層を有する1つの第1誘電層と、
前記第1誘電層の1つの反対面に配置された1つの第2金属堆積層と、
前記第1金属堆積層を前記第2金属層に接続する複数のバイアと、
を含む請求項48に記載の回路。 - 前記第2金属層上に配置され、前記第2金属層への複数の開口を画成する1つのはんだマスクと、
前記複数の開口内に配置され、前記第2金属層を前記第1および第2の複数の集積回路の1つに接続する複数のはんだ球と、
をさらに備える請求項70に記載の回路。 - 前記複数のバイアは複数のレーザー穿孔バイアであり、また前記第1金属堆積層は前記第1誘電層に電気めっきされた銅を含む請求項70に記載の回路。
- 1つの第3金属層と、
前記第2金属層と前記第3金属層との間に配置され、前記第2金属層を前記第3金属層に接続するめっきされた貫通穴を含む1つの基板と、
前記第3金属層の近傍に配置された1つの第2誘電層と、
前記誘電層と前記はんだマスクとの間に配置された1つの第4金属層と、をさらに備え、
前記第2誘電層は前記第3金属層を前記第4金属層に接続する複数のレーザー穿孔バイアを含む、
請求項70に記載の回路。 - 前記第1金属堆積層の前記第1および第3の複数の接触部に連絡する1つのコンデンサをさらに備える請求項48に記載の回路。
- 前記第1金属堆積層に連絡する1つのヒート・シンクをさらに備える請求項48に記載の回路。
- 前記第1、第2、および第3の複数の平面状金属層は各々が前記下層にある第1および第2の複数のトランジスタの双方の約80%以上を覆う請求項53に記載の回路。
- 前記第1平面状金属層は前記下層にある第1および第2の複数のトランジスタの双方の約80%以上を覆うとともに、前記第2および第3の複数の平面状金属層は前記第1および第2の複数のトランジスタの約80%以上を覆う請求項53に記載の回路。
- 前記第1、第2、および第3の複数の平面状金属層によって電流がx方向とy方向の双方に流れることが可能になり、前記x方向は前記y方向と直交している請求項53に記載の回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/765,474 US7265448B2 (en) | 2004-01-26 | 2004-01-26 | Interconnect structure for power transistors |
US10/765,474 | 2004-01-26 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005006181A Division JP4596925B2 (ja) | 2004-01-26 | 2005-01-13 | 集積回路および集積回路用の相互接続構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006080540A true JP2006080540A (ja) | 2006-03-23 |
JP5502255B2 JP5502255B2 (ja) | 2014-05-28 |
Family
ID=34750426
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005006181A Expired - Fee Related JP4596925B2 (ja) | 2004-01-26 | 2005-01-13 | 集積回路および集積回路用の相互接続構造 |
JP2005276912A Pending JP2006093712A (ja) | 2004-01-26 | 2005-09-22 | アルミニウム・コアを有する相互接続構造 |
JP2005276911A Active JP5502255B2 (ja) | 2004-01-26 | 2005-09-22 | 集積回路を接続するための相互接続構造 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005006181A Expired - Fee Related JP4596925B2 (ja) | 2004-01-26 | 2005-01-13 | 集積回路および集積回路用の相互接続構造 |
JP2005276912A Pending JP2006093712A (ja) | 2004-01-26 | 2005-09-22 | アルミニウム・コアを有する相互接続構造 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7265448B2 (ja) |
EP (3) | EP1727199A3 (ja) |
JP (3) | JP4596925B2 (ja) |
CN (3) | CN100435330C (ja) |
HK (1) | HK1090752A1 (ja) |
TW (3) | TWI354369B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180038382A (ko) * | 2016-10-06 | 2018-04-16 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7851872B2 (en) | 2003-10-22 | 2010-12-14 | Marvell World Trade Ltd. | Efficient transistor structure |
US7960833B2 (en) | 2003-10-22 | 2011-06-14 | Marvell World Trade Ltd. | Integrated circuits and interconnect structure for integrated circuits |
US7414275B2 (en) | 2005-06-24 | 2008-08-19 | International Business Machines Corporation | Multi-level interconnections for an integrated circuit chip |
JP4424331B2 (ja) * | 2005-08-01 | 2010-03-03 | セイコーエプソン株式会社 | 静電アクチュエータ、液滴吐出ヘッド、液滴吐出ヘッドの駆動方法及び静電アクチュエータの製造方法 |
JP5409005B2 (ja) * | 2005-10-27 | 2014-02-05 | ロゼッタ インファーマティックス エルエルシー | 非ランダムプライマーを用いる核酸増幅 |
US9147644B2 (en) | 2008-02-26 | 2015-09-29 | International Rectifier Corporation | Semiconductor device and passive component integration in a semiconductor package |
US8786072B2 (en) * | 2007-02-27 | 2014-07-22 | International Rectifier Corporation | Semiconductor package |
WO2008115468A2 (en) * | 2007-03-15 | 2008-09-25 | Marvell World Trade Ltd. | Integrated circuits and interconnect structure for integrated circuits |
KR100851065B1 (ko) * | 2007-04-30 | 2008-08-12 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
JP2009111110A (ja) * | 2007-10-30 | 2009-05-21 | Nec Electronics Corp | 半導体装置 |
JP4945619B2 (ja) * | 2009-09-24 | 2012-06-06 | 株式会社東芝 | 半導体記憶装置 |
US8018027B2 (en) * | 2009-10-30 | 2011-09-13 | Murata Manufacturing Co., Ltd. | Flip-bonded dual-substrate inductor, flip-bonded dual-substrate inductor, and integrated passive device including a flip-bonded dual-substrate inductor |
US9583478B1 (en) * | 2010-04-16 | 2017-02-28 | Silego Technology, Inc. | Lateral power MOSFET |
JP2012019063A (ja) * | 2010-07-08 | 2012-01-26 | Renesas Electronics Corp | 半導体装置 |
US8614488B2 (en) * | 2010-12-08 | 2013-12-24 | Ying-Nan Wen | Chip package and method for forming the same |
CN102543190B (zh) * | 2010-12-28 | 2015-05-27 | 炬芯(珠海)科技有限公司 | 半导体装置、芯片及修改比特数据的方法 |
TWI469311B (zh) * | 2011-04-29 | 2015-01-11 | 萬國半導體股份有限公司 | 聯合封裝的功率半導體元件 |
TWI469292B (zh) * | 2011-07-26 | 2015-01-11 | 萬國半導體股份有限公司 | 應用雙層引線框架的堆疊式功率半導體裝置及其製備方法 |
US8853860B2 (en) * | 2012-03-23 | 2014-10-07 | Teledyne Scientific & Imaging, Llc | Method and apparatus for reduced parasitics and improved multi-finger transistor thermal impedance |
US8759956B2 (en) * | 2012-07-05 | 2014-06-24 | Infineon Technologies Ag | Chip package and method of manufacturing the same |
KR101420536B1 (ko) * | 2012-12-14 | 2014-07-17 | 삼성전기주식회사 | 전력 모듈 패키지 |
US8884420B1 (en) * | 2013-07-12 | 2014-11-11 | Infineon Technologies Austria Ag | Multichip device |
DE102016203906A1 (de) * | 2016-03-10 | 2017-09-28 | Robert Bosch Gmbh | Halbleiterbauelement, insbesondere Leistungstransistor |
US9960231B2 (en) * | 2016-06-17 | 2018-05-01 | Qualcomm Incorporated | Standard cell architecture for parasitic resistance reduction |
US10283526B2 (en) * | 2016-12-21 | 2019-05-07 | Qualcomm Incorporated | Standard cell circuits employing voltage rails electrically coupled to metal shunts for reducing or avoiding increases in voltage drop |
US10236886B2 (en) | 2016-12-28 | 2019-03-19 | Qualcomm Incorporated | Multiple via structure for high performance standard cells |
US10249711B2 (en) * | 2017-06-29 | 2019-04-02 | Teledyne Scientific & Imaging, Llc | FET with micro-scale device array |
US11276624B2 (en) * | 2019-12-17 | 2022-03-15 | Infineon Technologies Austria Ag | Semiconductor device power metallization layer with stress-relieving heat sink structure |
US11508659B2 (en) * | 2020-09-10 | 2022-11-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Interconnect structure in semiconductor device and method of forming the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11195730A (ja) * | 1997-10-30 | 1999-07-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2001339165A (ja) * | 2000-02-25 | 2001-12-07 | Ibiden Co Ltd | 多層プリント配線板およびパッケージ基板 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03248528A (ja) * | 1990-02-27 | 1991-11-06 | Nec Kansai Ltd | 半導体装置の製造方法 |
US5323036A (en) * | 1992-01-21 | 1994-06-21 | Harris Corporation | Power FET with gate segments covering drain regions disposed in a hexagonal pattern |
JP3378334B2 (ja) * | 1994-01-26 | 2003-02-17 | 株式会社東芝 | 半導体装置実装構造体 |
FR2748601B1 (fr) * | 1996-05-07 | 1998-07-24 | Sgs Thomson Microelectronics | Procede de formation d'interconnexions dans un circuit integre |
IL120514A (en) | 1997-03-25 | 2000-08-31 | P C B Ltd | Electronic interconnect structure and method for manufacturing it |
IL120866A0 (en) | 1997-05-20 | 1997-09-30 | Micro Components Systems Ltd | Process for producing an aluminum substrate |
US6057171A (en) * | 1997-09-25 | 2000-05-02 | Frequency Technology, Inc. | Methods for determining on-chip interconnect process parameters |
JPH11111860A (ja) * | 1997-10-06 | 1999-04-23 | Mitsubishi Electric Corp | 半導体装置 |
US6178082B1 (en) * | 1998-02-26 | 2001-01-23 | International Business Machines Corporation | High temperature, conductive thin film diffusion barrier for ceramic/metal systems |
JP3671999B2 (ja) * | 1998-02-27 | 2005-07-13 | 富士ゼロックス株式会社 | 半導体装置およびその製造方法ならびに半導体実装装置 |
JP3407020B2 (ja) * | 1998-05-25 | 2003-05-19 | Necエレクトロニクス株式会社 | 半導体装置 |
IL127256A (en) | 1998-11-25 | 2002-09-12 | Micro Components Ltd | A device for packaging electronic components, a process for its manufacture and a pin device used in the process |
JP4479015B2 (ja) * | 1999-06-10 | 2010-06-09 | パナソニック株式会社 | コンデンサ内蔵キャリア基板およびその製造方法 |
JP4034477B2 (ja) * | 1999-07-01 | 2008-01-16 | 株式会社日立製作所 | インターポーザ及びその製造方法とそれを用いた回路モジュール |
DE19958906A1 (de) | 1999-12-07 | 2001-07-05 | Infineon Technologies Ag | Herstellung von integrierten Schaltungen |
US6278264B1 (en) * | 2000-02-04 | 2001-08-21 | Volterra Semiconductor Corporation | Flip-chip switching regulator |
US6486557B1 (en) * | 2000-02-29 | 2002-11-26 | International Business Machines Corporation | Hybrid dielectric structure for improving the stiffness of back end of the line structures |
JP4120133B2 (ja) * | 2000-04-28 | 2008-07-16 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP2001339047A (ja) | 2000-05-29 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
WO2002007312A2 (en) * | 2000-07-13 | 2002-01-24 | Isothermal Systems Research, Inc. | Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor |
JP2002289817A (ja) | 2001-03-27 | 2002-10-04 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
US6426558B1 (en) * | 2001-05-14 | 2002-07-30 | International Business Machines Corporation | Metallurgy for semiconductor devices |
JP4124981B2 (ja) | 2001-06-04 | 2008-07-23 | 株式会社ルネサステクノロジ | 電力用半導体装置および電源回路 |
TWI312166B (en) * | 2001-09-28 | 2009-07-11 | Toppan Printing Co Ltd | Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board |
US6477034B1 (en) * | 2001-10-03 | 2002-11-05 | Intel Corporation | Interposer substrate with low inductance capacitive paths |
JP2003142623A (ja) * | 2001-10-31 | 2003-05-16 | Hitachi Ltd | 配線基板とその製造方法,半導体装置並びに配線基板形成用のベース基板 |
JP3760857B2 (ja) * | 2001-12-17 | 2006-03-29 | 松下電器産業株式会社 | プリント配線板の製造方法 |
JP2003347727A (ja) * | 2002-05-30 | 2003-12-05 | Hitachi Ltd | 配線基板および両面実装半導体製品 |
JP3708082B2 (ja) | 2003-02-27 | 2005-10-19 | 株式会社ルネサステクノロジ | 電力半導体装置 |
JP2006222298A (ja) * | 2005-02-10 | 2006-08-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2004
- 2004-01-26 US US10/765,474 patent/US7265448B2/en active Active
-
2005
- 2005-01-07 EP EP06011396A patent/EP1727199A3/en not_active Ceased
- 2005-01-07 EP EP05000284.9A patent/EP1571708B1/en active Active
- 2005-01-07 EP EP06011395.8A patent/EP1727200B1/en active Active
- 2005-01-12 CN CNB2005100020307A patent/CN100435330C/zh active Active
- 2005-01-12 CN CNA2005100026483A patent/CN1805137A/zh active Pending
- 2005-01-12 CN CNB2005100026500A patent/CN100440501C/zh not_active Expired - Fee Related
- 2005-01-12 TW TW094115698A patent/TWI354369B/zh active
- 2005-01-12 TW TW094100907A patent/TWI354367B/zh active
- 2005-01-12 TW TW094115682A patent/TWI354368B/zh active
- 2005-01-13 JP JP2005006181A patent/JP4596925B2/ja not_active Expired - Fee Related
- 2005-09-22 JP JP2005276912A patent/JP2006093712A/ja active Pending
- 2005-09-22 JP JP2005276911A patent/JP5502255B2/ja active Active
-
2006
- 2006-03-22 US US11/386,276 patent/US7459381B2/en not_active Expired - Lifetime
- 2006-10-13 HK HK06111271.1A patent/HK1090752A1/xx not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11195730A (ja) * | 1997-10-30 | 1999-07-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2001339165A (ja) * | 2000-02-25 | 2001-12-07 | Ibiden Co Ltd | 多層プリント配線板およびパッケージ基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180038382A (ko) * | 2016-10-06 | 2018-04-16 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
KR101958568B1 (ko) | 2016-10-06 | 2019-03-14 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
HK1090752A1 (en) | 2006-12-29 |
TWI354369B (en) | 2011-12-11 |
EP1727199A2 (en) | 2006-11-29 |
US20060175709A1 (en) | 2006-08-10 |
TWI354368B (en) | 2011-12-11 |
EP1727199A3 (en) | 2006-12-13 |
EP1727200A3 (en) | 2006-12-13 |
TW200536106A (en) | 2005-11-01 |
EP1571708A2 (en) | 2005-09-07 |
CN1649141A (zh) | 2005-08-03 |
EP1571708B1 (en) | 2019-06-19 |
CN100440501C (zh) | 2008-12-03 |
US7265448B2 (en) | 2007-09-04 |
JP4596925B2 (ja) | 2010-12-15 |
EP1727200B1 (en) | 2020-04-15 |
US20050161706A1 (en) | 2005-07-28 |
EP1727200A2 (en) | 2006-11-29 |
JP2006093712A (ja) | 2006-04-06 |
TW200603386A (en) | 2006-01-16 |
CN1805137A (zh) | 2006-07-19 |
TWI354367B (en) | 2011-12-11 |
JP5502255B2 (ja) | 2014-05-28 |
US7459381B2 (en) | 2008-12-02 |
JP2005210114A (ja) | 2005-08-04 |
TW200603387A (en) | 2006-01-16 |
CN1805138A (zh) | 2006-07-19 |
EP1571708A3 (en) | 2006-06-14 |
CN100435330C (zh) | 2008-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5502255B2 (ja) | 集積回路を接続するための相互接続構造 | |
US7166898B2 (en) | Flip chip FET device | |
US9041187B2 (en) | Power semiconductor package with multiple dies | |
US8115315B2 (en) | Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same | |
JPH05109813A (ja) | 半導体装置 | |
JP2001094033A (ja) | 半導体チップモジュール及びその製造方法 | |
TWI479634B (zh) | 積體電路與用於此積體電路之互連結構 | |
TWI635587B (zh) | 封裝結構及其製作方法 | |
TWI305481B (en) | Circuit board and circuit board with embedded chip | |
US7176573B2 (en) | Semiconductor device with a multi-level interconnect structure and method for making the same | |
JP7241805B2 (ja) | 半導体装置およびその製造方法 | |
JP2000164696A (ja) | 多層配線構造 | |
JPH01264237A (ja) | 半導体装置 | |
JP2004207264A (ja) | 半導体チップ、スタック型モジュールおよび電子機器 | |
JP2002368045A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120323 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130304 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130312 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5502255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |