CN100440501C - 具有翼状物的互连结构 - Google Patents

具有翼状物的互连结构 Download PDF

Info

Publication number
CN100440501C
CN100440501C CNB2005100026500A CN200510002650A CN100440501C CN 100440501 C CN100440501 C CN 100440501C CN B2005100026500 A CNB2005100026500 A CN B2005100026500A CN 200510002650 A CN200510002650 A CN 200510002650A CN 100440501 C CN100440501 C CN 100440501C
Authority
CN
China
Prior art keywords
contact portion
layer
transistor
metal level
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100026500A
Other languages
English (en)
Other versions
CN1805138A (zh
Inventor
S·苏塔迪亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kavim International Inc
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN1805138A publication Critical patent/CN1805138A/zh
Application granted granted Critical
Publication of CN100440501C publication Critical patent/CN100440501C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种用于将第一集成电路连接到第二集成电路的互连结构，该互连结构包括：第一介电层；第一金属装配层，其被布置在所述第一介电层的一侧；第二金属层，其被布置在所述第一介电层的相反侧；通路孔，所述通路孔将所述第一金属装配层连接到所述第二金属层。所述第一金属装配层定义了彼此间电气绝缘的第一、第二和第三接触部分，所述第一和第三接触部分具有一个基座部分以及从所述基座部分中伸出的翼状物，所述第二接触部分为大致矩形，并被容纳在所述第一和第三接触部分的所述翼状物之间。

Description

具有翼状物的互连结构
本申请是2005年1月12日提交的名称为：“具有平面型连接的集成电路”的中国专利申请2005100020307的分案申请。
技术领域
本发明涉及集成电路，特别是涉及集成电路和用于集成电路的互连结构。
背景技术
在多种不同的应用中可以利用功率集成电路(ICs)或功率ICs提供功率。例如，在脉宽调制电路可以利用功率ICs提供功率。可以利用驱动IC向功率IC提供输入电压和控制信号。因此，驱动IC和功率IC一定是联系在一起的。然而，可以利用不同的IC工艺来实现驱动IC和功率IC。例如，可利用MOSFET工艺来实现功率IC，而驱动IC则采用标准IC工艺。因此，功率IC和驱动IC的封装可能存在问题。
典型地，集成电路(IC)设计有焊盘，焊盘用于提供与该IC的外部连接。通常是在一个封装上设置该IC，该封装可包括多个用于将该封装及其电路连接到其它电气设备的引脚。有时会利用接合线将所述封装的引脚连接到所述IC焊盘。然而，该接合线的电阻可能会大于50～100mΩ。该接合线的合成电阻增加了所述IC的功耗。因此，当所述IC具有大量需要连接的焊盘时，利用接合线将可能是一种不能接受的方案。为了降低寄生的封装电阻，有时会使用布置在衬底(例如一个印制电路板)上的导线和/或迹线来提供互连。尽管这种方案与利用接合线相比具有一定的改进，但是对于需要大量连线的ICs而言，导线和/或迹线仍然具有不能接受的高寄生电阻。
发明内容
一种根据本发明的用于将一个第一集成电路连接到一个第二集成电路的互连结构，其包括一个第一介电层；一个第一金属装配层，其被布置在所述第一介电层的一侧；一个第二金属层，其被布置在所述第一介电层的相反侧；通路孔，所述通路孔将所述第一金属装配层连接到所述第二金属层。所述第一金属装配层定义了彼此间电气绝缘的第一、第二和第三接触部分，所述第一和第三接触部分具有一个基座部分以技从所述基座部分中伸出的翼状物，所述第二接触部分为大致矩形，并被容纳在所述第一和第三接触部分的所述翼状物之间。
在其它特征中，一个焊接掩模被布置在所述第二金属层上，并定义了到所述第二金属层的开口。焊接球位于所述开口中，并将所述第二金属层连接到所述第一和第二集成电路中的一个。
在另外的其它特征中，所述通路孔是通过激光钻孔形成的，所述第一金属装配层包括电镀到所述第一介电层上的铜。所述互连结构还包括一个第三金属层。一个衬底被置于所述第二金属层和第三金属层之间，并包括将所述第二金属层连接到所述第三金属层的镀通孔。一个第二介电层被布置在所述第三金属层的附近。一个第四金属层被布置在所述介电层和所述焊接掩模之间。所述第二介电层包括通过激光钻孔形成的通路孔，该通路孔将所述第三金属层连接到所述第四金属层。
在另外的其它特征中，将一个去耦电容器连接到所述第一金属装配层的所述第一和第三接触部分。将一个散热器连接到所述第一金属装配层的所述第一、第二和第三接触部分中的至少一个上。该互连结构还进一步包括一个散热器带，其第一端与所述集成电路的一侧相连，其第二端与所述金属装配层相连。该互连结构进一步包括一个加强棒，其与所述金属装配层相连，以及一个散热器带，该散热器带的第一端与所述金属装配层相连，该散热器带的中间部分与所述第一集成电路的一侧相连，第二端与所述加强棒相连。
在其它特征中，所述第一集成电路是功率IC，而所述第二集成电路是驱动IC。
一种根据本发明的电路，其包括：一个第一集成电路，其包括一个具有第一、第二和第三接触部分的顶类平面金属层，其中所述第一和第三接触部分包括一个第一基座以及从所述第一基座中伸出的第一翼状物，且其中所述第二接触部分被布置在所述第一和第三接触部分的所述第一翼状物之间；以及一个互连结构，其与所述第一集成电路连通，并包括一个具有第四、第五和第六接触部分的第一金属装配层，其中所述第四和第六接触部分包括一个第二基座以及从所述第二基座中伸出的第二翼状物，且其中所述第五接触部分被布置在所述第四和第六接触部分的所述翼状物之间。
在其它特征中，所述第四和第六接触部分的所述第二基座延伸超出所述第一和第三接触部分的所述第一基座。所述第二和第五接触部分、所述第一和第三接触部分的所述第一翼状物、以及所述第四和第六接触部分的所述第二翼状物彼此间基本对准。所述第一和第三接触部分的所述第一基座与所述第四和第六接触部分的所述第二基座对准。所述第四和第六接触部分的所述第二基座的一侧分别延伸超出所述第一和第三接触部分的所述第一基座。
在另外的其它的特征中，所述集成电路包括：一个第一晶体管，其具有一个第一控制端、一个与所述第二类平面金属层连通的第一端以及一个与所述第一类平面金属层连通的第二端；一个第二晶体管，其具有一个第二控制端、一个与所述第一类平面金属层连通的第三端以及一个与所述第三类平面金属层连通的第四端；以及一个第四类平面金属层，其包括第一、第二和第三接触部分，所述接触部分彼此间电气绝缘，并分别连通到所述第二类平面金属层、所述第一类平面金属层和所述第三类平面金属层。所述第二和第三类平面金属层共面或者位于分离的平面内。
在另外的其它特征中，该电路进一步包括本地互连，其与所述第一晶体管的所述第一端、所述第二端和所述第一控制端以及所述第二晶体管的所述第三端、所述第四端和所述第二控制端连通。所述第一和第二晶体管是NMOS晶体管，所述第一和第二控制端是栅极，所述第一和第三端是漏极，所述第二和第四端是源极。
在另外的其它特征中，所述第一晶体管是PMOS晶体管，所述第二晶体管是NMOS晶体管，所述第一和第二控制端是栅极，所述第一端是源极，所述第二端是漏极，所述第三端是漏极，所述第四端是源极。
在另外的其它特征中，所述第一类平面金属层被布置在所述第二、第三类平面金属层与所述第一、第二晶体管之间。所述第二、第三类平面金属层被布置在所述第一类平面金属层与所述第一、第二晶体管之间。
在另外的其它特征中，所述电路进一步包括绝缘材料，其被布置在所述第一、第二、第三和第四类平面金属层之间。所述第一、第二和第三接触部分为大致矩形或椭圆形之一，并且每个接触部分都基本上覆盖了由所述第一和第二晶体管定义的底层区域减去所述第一、第二和第三接触部分之间的区域的大约1/3。
在另外的其它特征中，Vdd和Vss中的一个被供应给所述第一接触部分，所述Vdd和Vss中的另一个被供应给所述第三接触部分，Vx由所述第二接触部分输出，其中第一对包括所述第一和第二晶体管，并进一步包括布置在所述第一对的相反侧上的所述第一和第二晶体管的第二和第三对，且其中所述第一接触部分将所述Vss和Vdd中的所述一个供应给所述第二对的所述第二晶体管及所述第一对的所述第一晶体管，其中所述第三接触部分将所述Vss和Vdd中的所述另一个供应给所述第一对的所述第二晶体管及所述第三对的所述第一晶体管。所述第一和第三接触部分具有一个基座以及从所述基座中伸出的翼状物，其中所述第二接触部分被容纳在所述第一和第三接触部分的所述翼状物之间，且其中所述第一、第二和第三接触部分每个都基本覆盖了由所述第一和第二晶体管所定义的底层区域减去所述第一、第二和第三接触部分之间区域的大约1/3。第一对包括所述第一和第二晶体管，且进一步包括以大致正方形的布置形式布置的第二、第三和第四晶体管对，其中所述第二、第三和第四晶体管对中的每个包括：一个第三晶体管，其具有一个第三控制端、一个与所述第二类平面金属层连通的第五端以及一个与所述第一类平面金属层连通的第六端；一个第四晶体管，其具有一个第四控制端、一个与所述第一类平面金属层连通的第七端以及一个与所述第三类平面金属层连通的第八端，其中所述第四金属层进一步包括第四、第五、第六和第七接触部分，其中所述第一和第四接触部分具有一个基座部分以及从所述基座部分中伸出的翼状物，其中所述第三接触部分具有一个基座部分以及从所述基座部分的相反侧中伸出的翼状物，且其中所述第二和第六接触部分被容纳在所述第一和第三接触部分的所述翼状物之间，且所述第五和第七接触部分被容纳在所述第三和第四接触部分的翼状物之间。所述第一接触部分将Vss和Vdd中的一个供应给所述第一和第三晶体管对，其中所述第二接触部分从所述第一晶体管对中接收Vx，所述第三接触部分将所述Vss和Vdd中的另一个供应给所述第一、第二、第三和第四晶体管对，所述第四接触部分将所述Vss和Vdd中的所述一个供应给所述第二和第四晶体管对，所述第五、第六和第七接触部分分别从所述第二、第三和第四晶体管对中接收Vx。
在本发明另外的其它特征中，所述电路进一步包括：一个衬底，其具有布置在其上第一侧的并与所述第一、第二、第三、第四、第五、第六和第七接触部分连通的第一、第二、第三、第四、第五、第六和第七传输线；布置在所述衬底相反侧的第八、第九、第十和第十一传输线；以及所述衬底中的通路孔，其将所述第二、第五、第六和第七传输线连接到所述第八、第九、第十和第十一传输线。所述集成电路的长宽比至少为2∶1。所述集成电路实现了一个功率IC，所述第一接触部分将第一电势供应给所述功率IC，所述第三接触部分将第二电势供应给所述功率IC，所述第二接触部分接收所述功率IC的输出电压，其中所述第一接触部分将Vss供应给所述第一和第二晶体管，所述第二接触部分从所述第一和第二晶体管接收Vx，所述第三接触部分将Vdd供应给所述第一和第二晶体管。
在另外的其它特征中，所述电路进一步包括：一个附加接触部分，其被布置在所述第四类平面金属层；以及本地互连，其将所述附加接触部分与所述晶体管的所述第一和第二控制端中的至少一个相连。所述互连结构包括：一个第一介电层，其上一侧布置有所述第一金属装配层；一个第二金属层，其被布置在所述第一介电层的相反侧；以及将所述第一金属层连接到所述第二金属层的通路孔。
在另外的其它特征中，所述电路进一步包括：一个布置在所述第二金属层上的焊接掩模，其定义了到所述第二金属层的开口；以及位于所述开口中的焊接球，其将所述第二金属层连接到所述第一和第二集成电路中的一个。所述通路孔是通过激光钻孔形成的，所述第一金属装配层包括电镀到所述第一介电层上的铜。
在本发明的其它特征中，所述电路进一步包括：一个第三金属层；一个衬底，其被布置在所述第二金属层和所述第三金属层之间，并包括将所述第二金属层连接到所述第三金属层的镀通孔；一个第二介电层，其被布置在所述第三金属层的附近；以及一个第四金属层，其被布置在所述介电层和所述焊接掩模之间，其中所述第二介电层包括通过激光钻孔形成的通路孔，该通路孔将所述第三金属层连接到所述第四金属层。
在另外的其它特征中，所述电路进一步包括一个电容器，其与所述第一金属装配层的所述第一和第三接触部分连通。所述电路进一步包括一个散热器，其与所述第一金属装配层连通。
在另外的其它特征中，所述第一、第二和第三类平面金属层每个部覆盖所述底层的第一和第二晶体管两者的大约80％以上。
在另外的其它特征中，所述第一类平面金属层覆盖了所述底层的第一和第二晶体管两者的大约80％以上。所述第二和第三类平面金属层分别覆盖了所述第一和第二晶体管的大约80％以上。所述第一、第二和第三类平面金属层允许电流在x和y两个方向内流动。所述x方向垂直于所述y方向。
此外，根据随后给出的详细描述，本发明的应用领域将变得明显。应该理解的是这些详细描述和特定示例虽然表明了本发明的优选实施例，但仅仅是想让它们用于说明性的目的，并无意限制本发明的范围。
附图说明
根据详细描述和附图，本发明会得到更加全面的理解，其中附图有：
图1A是第一示例性功率IC的电原理图，该功率IC具有互连的第一和第二晶体管；
图1B是第二示例性功率IC的电原理图，该功率IC具有互连的第一和第二晶体管；
图2是与一个驱动IC相连的、图1的功率IC的电路原理和功能框图；
图3是用于功率IC的顶金属层的第一布局的俯视图
图4A是根据本发明的功率IC布局的横截面图，其是图1A的功率IC沿图3中的A-A线剖切而得的；
图4B是根据本发明的功率IC布局的横截面图，其是图1B的功率IC沿图3中的A-A线剖切而得的；
图4C是根据本发明的替换功率IC布局的横截面图，其是图1A的功率IC沿图3中的A-A线剖切而得的；
图5A是说明图1A的功率IC的电原理图；
图5B是说明图1B的功率IC的电原理图；
图6A～图6D是图4和图5中的功率IC的顶金属层的替换布局的俯视图；
图7是说明第一示例性互连结构的各层的横截面图；
图8A是图7互连结构的顶金属层的俯视图
图8B是所述互连结构的顶金属层和所述IC的顶金属层布局的俯视图；
图9是图7互连结构的一个电气层的俯视图；
图10是图7互连结构的一个金属层的俯视图；
图11是图7互连结构的一个焊接掩模层的俯视图；
图12说明图7～图11所示各层的对准和定向；
图13说明第二示例性互连结构的各层；
图14具有镀通孔(PTH)的一个核心介电层的俯视图；
图15说明核心介电层的镀通孔(示于下层)与类似于图10所示层的一个附加金属层(示于上层)的对准；
图16说明图15的金属层(示于下层)与一个附加介电层(类似于图9所示的)中的通路孔(示于上层)的对准；
图17是说明一个金属层的俯视图；
图18说明图16介电层的通路孔(示于下层)与图17的金属层(示于上层)的对准；
图19说明图18的各层与图11的焊接掩模层的对准；
图20和图21示出互连结构的顶金属装配层的替换实施例；
图22和图23是具有去耦电容器的互连结构的局部横截面图(沿图8B的线B-B剖切而得)，其中的去耦电容器与图8B的互连结构相连；
图24A、图24B和图24C说明能布置在互连结构上的各种示例性散热器；
图25A和图25B说明一个包括铝芯的互连结构；
图26说明一个具有铝芯的替换互连结构；
图27A和图27B分别是用于具有铝芯的互连结构的第二替换示例性布局的俯视图和横截面图(沿图27A的C-C线剖切而得)；
图28A和图28B分别是用于具有铝芯的互连结构的第三替换示例性布局的俯视图和横截面图(沿图27B的D-D线剖切而得)；
图29A是另一示例性功率IC的电原理图；
图29B和图29C是包括传输线的引线的俯视图，其中传输线与图29A的功率IC相连；
图30A是另一示例性功率IC的电原理图；
图30B是包括传输线的引线的俯视图，其中传输线与图30A的功率IC相连；
图31是包括输入侧传输线和输出侧传输线的另一引线的俯视图，所述传输线用于另一示例性功率IC；
图32A是另一示例性功率IC的电原理图；
图32B是具有传输线的衬底的俯视图，其中所述传输线与图32A的功率IC相连；
图33是具有传输线和一个耦合电容器的衬底的俯视图，其中所述耦合电容器连接在所述传输线中的至少两条之间；
具体实施方式
优选实施例的下列描述实际上仅是示例性的，并无任何限制本发明及其应用和使用之意。出于清楚的目的，在各个附图中的相同的附图标记都将表示类似或相同的元件。
现参考图1A，功率IC 10包括第一和第二功率晶体管12和14。虽然仅示出了第一和第二功率晶体管12和14，但也可使用另外的晶体管来实现该功率IC。在一个实施例中，功率IC 10被用于一个脉宽调制电路中。第一晶体管12的源极与第二晶体管14的漏极相连。电源电压Vdd与第一晶体管12的漏极相连。例如地参考电势Vss与第二晶体管14的源极相连。输出电压Vx在第一晶体管12的源极和第二晶体管14的漏极之间输出。尽管可使用其它类型的晶体管，但此处晶体管12是NMOS晶体管，晶体管14也是NMOS晶体管。
现参考图1B，另一种结构的功率IC 20包括第一和第二功率晶体管22和24。虽然仅示出了第一和第二功率晶体管22和24，但也可使用另外的晶体管来实现该功率IC。第一晶体管22的漏极与第二晶体管14的漏极相连。电源电压Vdd与第一晶体管22的源极相连。例如地参考电势Vss与第二晶体管24的源极相连。尽管可使用其它类型的晶体管，但此处晶体管22是PMOS晶体管，晶体管24是NMOS晶体管。输出电压Vx在第一和第二晶体管22和24的漏极之间输出。
现参考图2，可将功率晶体管10和20连接到驱动IC。用于功率IC 10和/或20的工艺与用于驱动IC 30的工艺可不同。例如，功率IC 10和/或20可利用MOSFET工艺来实现，而驱动IC则可采用标准IC工艺。虽然此处公开了MOSFET/标准工艺，但也可使用其它工艺。可将输出信号Vx输出到一个或多个元件26，其可包括一个串联电感器L和一个并联电容器C。
现参考图3，其示出一个顶类平面金属层130的示意性俯视图。虽然仅示出了第一和第二晶体管的连接，但也可为用来实现该功率IC的另外的晶体管提供另外的连接。第一、第二和第三接触部分130-1、130-2和130-3为椭圆形。在这个实施例中，第一接触部分130-1与Vdd相连，第二接触部分130-2与Vx相连，第三接触部分130-3与Vss相连。一个第四接触部分130-4与一控制信号例如门控信号相连。可以经由另外的接触部分130-N提供另外的控制信号。绝缘材料131被布置在接触部分之间以电气绝缘所述接触部分。
现参考图4A，更详细地示出了对应图1A的功率IC 10的一个示例性实施例。第一晶体管12包括一个漏极72、一个源极74和一个栅极76。第二晶体管14包括一个漏极82、一个源极84和一个栅极88。虽然可使用其它类型的晶体管，但此处晶体管12和14都是NMOS晶体管。虽然仅示出了第一和第二功率晶体管12和14，但也可使用另外的晶体管来实现功率IC 10，如下所述。第一晶体管12的栅极76由通路孔90连接到本地互连98。本地互连98是弱本地互连例如标准导线。如此处所使用的，术语通路孔指的是最小化到一期望层的电阻所需要的足够数量的通路孔。第二晶体管14的栅极88由通路孔94连接到本地互连98。
第一晶体管12的源极74和第二晶体管14的漏极82通过本地互连98及通路孔100和104分别连接到类平面金属层110。如此处所使用的，术语类平面金属层指的是一个强互连平面，而不是弱本地互连例如标准导线。该类平面金属层允许电流在x和y方向流动，而不是在一个单一方向例如x或y方向流动，对于弱本地互连例如标准导线的情况就是电流在单一方向内流动。
在宏观层面上而言，当电流通过弱本地互连或标准导线从点A流动到点B时，它一般在一个单一方向例如x方向内流动。在根据本发明的类平面金属层连接中，当电流通过类平面金属层从点A流动到点B和点C或者从多个点流动到多个点时，电流在x和y两个方向内流动，其中x方向垂直于y方向。所述类平面金属层可以或不可以包括贯穿其中的被绝缘通路孔和/或与其连接的通路孔。所述类平面金属层也可具有规则地、随机地或以任何其它方式分布在其中的孔。所述类平面金属层可为均匀形状，例如但不限于矩形或正方形或者不均匀或不规则形状。
第一晶体管12的漏极72通过本地互连98和通路孔114连接到类平面金属层124的第二类平面部分124-2。源极84通过本地互连98和通路孔120连接到类平面金属层124的第一类平面部分124-1。类平面金属层124的第一和第二类平面部分124-1和124-2彼此间电气绝缘。
顶类平面金属层130优选厚于类平面金属层98、110和124。正如能够意识到的，一个或多个绝缘层134例如在金属层110、124和130之间提供电气绝缘以使层110、124和130电气绝缘。顶类平面金属层130定义了彼此间电气绝缘的接触部分130-1、130-2、130-3、130-4、……、130-N。第一接触部分130-1由通路孔140连接到类平面金属层124的第二类平面部分124-2。第二接触部分130-2由通路孔144连接到类平面金属层110。第三接触部分130-3由通路孔150连接到类平面金属层124的第一类平面部分124-1。第四接触部分130-4由通路孔160连接到金属互连98。类平面金属层110和124提供了强平面互连，而互连98提供了弱/本地互连。
如技术人员所能意识到的，对应于图1B的功率IC 20具有与图4A所示布局有些类似的布局。现参考图4B，晶体管22包括一个栅极162、一个源极163和一个漏极164。晶体管24包括一个栅极166、一个漏极167和一个源极168。在一个实施中，虽然可使用其它晶体管类型，但晶体管22和24分别是PMOS和NMOS晶体管。源极163由通路孔114连接到类平面金属层124的第二类平面部分124-2。漏极164和167由通路孔100和104分别连接到类平面金属层110。源极168由通路孔120连接到类平面金属层124的第一类平面部分124-1。
虽然共享了图4A和图4B中的类平面金属层124，但技术人员更愿意共享类平面金属层110而不是类平面金属层124。此外，虽然在图4A中所示的第一晶体管12的源极74与第二晶体管的漏极82(以及图4B中的漏极164和167)相连，存在可具有分离连接的其它实施方式。可使用焊接球和焊接掩模、粘合剂例如各向异性的粘合剂和/或任何其它合适的连接方法将该功率IC连接到其它电路。用于Vss、Vdd和/或Vx的全局金属平面的使用提供了到该功率IC的最低阻抗连接，其减少了功耗。
现参考图4C，附加的类平面金属层171被用于对应图1A和图4A的布局。虽然仅示出了第一和第二功率晶体管，但通常也可使用另外的晶体管来实现该功率IC。不再共享类平面金属层124，第一接触部分130-1由通路孔172连接到类平面金属层171。通路孔140将漏极72连接到类平面金属层171。源极74和漏极分别由通路孔100和104连接到类平面金属层110。技术人员会意识到也可向对应图1B和图4B的布局添加另外的层。
现参考图5A，示出的第一功率晶体管12包括多个晶体管180-1、180-2、……、和180-M，其中每个晶体管都有源极S和漏极D。示出的第二功率晶体管14包括多个晶体管182-1、182-2、……、和182-P，其中每个晶体管都有源极S和漏极D。类平面金属层110和124提供强平面互连，而互连98提供弱本地互连例如标准导线。在图5A所示的实施方式中，尽管可使用其它类型的晶体管，但晶体管12和14都是NMOS晶体管。
第一功率晶体管12的源极S和第二功率晶体管14的漏极D由本地互连98连接到类平面金属层110。第一功率晶体管12的漏极D与类平面金属层124的第二类平面部分124-2相连。第二功率晶体管14的源极S与类平面金属层124的第一类平面部分124-1相连。第一和第二类平面部分124-1和124-2电气绝缘。
顶类平面金属层130的第一接触部分130-1与第二类平面部分124-2相连。顶类平面金属层130的第二接触部分130-2与类平面金属层110相连。顶类平面金属层130的第三接触部分130-3与第一类平面部分124-1相连。类平面部分124-1和124-2分别优选覆盖底层晶体管14和12的大约80％～100％。类平面金属层110覆盖底层晶体管12和14的大约80％～100％。
现参考图5B，示出的第一功率晶体管22包括多个晶体管186-1、186-2、……、和186-Q，其中每个晶体管都有源极S和漏极D。示出的第二功率晶体管24包括多个晶体管188-1、188-2、……、和182-R，每个均具有源极S和漏极D。在图5B所示的实施方式中，尽管可使用其它类型的晶体管，但第一功率晶体管22是PMOS晶体管，第二功率晶体管24是NMOS晶体管。第一功率晶体管22的漏极D和第二功率晶体管24的漏极D与类平面金属层124相连。第一功率晶体管22的源极S与类平面金属层110的第二类平面部分110-2相连。第二功率晶体管24的源极S与类平面金属层110的第一类平面部分110-1相连。第一和第二类平面部分110-1和110-2电气绝缘。
顶类平面金属层130的第一接触部分130-1与类平面金属层110的第二类平面部分110-2相连。顶类平面金属层130的第二接触部分130-2与类平面金属层124相连。顶类平面金属层130的第三接触部分130-3与类平面金属层110的第一类平面部分110-1相连。
现参考图6A，其示出顶类平面金属层130的优选实施例的俯视图。布置在顶类平面金属层130中的第一接触部分200包括，自基座部分204中伸出的多个翼状物202。在一个实施方式中，第一接触部分200与Vss或Vdd相连，翼状物202自基座部分204中在垂直方向延伸。布置在顶类平面金属层130中的第二接触部分210还包括，从基座部分214中伸出的多个翼状物212。在一个实施方式中，第二接触部分210与Vdd或Vss相连，翼状物212自基座部分214在垂直方向延伸。
一个或多个第三接触部分220位于第一接触部分200的翼状物202和第二接触部分210的翼状物212之间。在一个实施方式中，第三接触部分220与Vx相连，第三接触部分220为具有圆角的大致矩形。翼状物202和212减少连接阻抗，提高散热效果(heat dissipation)。附加接触部分230提供到控制信号的连接，例如提供到一个或多个门控信号的连接。第一、第二和第三接触部分基本上覆盖了底层晶体管区域。如此处所使用的基本上覆盖1/3意味着第一、第二和第三接触部分中的每个均覆盖底层区域减去所述接触部分之间间隔的1/3。在一个实施例中，第一、第二和第三接触部分每个都覆盖底层区域减去所述接触部分之间的区域的大约1/3。
在一个优选实施例中，该IC的长宽比大于或等于约2∶1。在一个优选实施例中，使用了多个指状物。在该示例性实施方式中，使用了4个指状物。优选最小化指状物之间的间距以降低电阻。所述IC的长度一般比宽度长，以增加可使用的指状物的数量。数量增加了的较狭窄的指状物的组合降低连接电阻，提高散热效果。将晶体管的各个端连接到互连结构的全局类平面金属层进一步降低了连接电阻。
现参考图6B，其相对于底层晶体管12和14示出了顶类平面金属层130的布局。将顶类平面金属层130的大约1/3的区域分配给每个Vx、Vss和Vdd。Vx、Vss和Vdd以一种交错方式布置，如上面结合图6A所述的。
现参考图6C，其示出用于顶金属层的替换布局。将顶类平面金属层130的大约1/3的区域以一种如上所述的非交错方式分配给每个Vx、Vss和Vdd。这种实施方式适于较小功率的晶体管应用。
现参考图6D，其示出用于一个具有附加晶体管的功率IC的顶类平面金属层。如图6D所示，将顶类平面金属层130的大约1/3的区域以一种非交错方式分配给每个Vx、Vss和Vdd。当Vss和Vdd连接被置于功率IC的一侧，而Vx连接被置于功率IC的相反一侧时，图6D所示的布局是特别适合的。虽然结合晶体管12和14描述了图6A～图6D，但也可使用晶体管22、24和/或其它类型的晶体管。
现参考图7，更详细地示出第一示例性互连结构236。可使用互连结构236来将一个集成电路连接到另一个集成电路和/或连接外部元件，例如输出电路、电容器、散热器、电感器、和/或其它外部元件和/或结构。例如，在图2中可使用互连结构236来将功率IC连接到驱动IC。
互连结构236包括一个具有第二金属层的介电层和/或布置在其上一侧的迹线242。第一或装配金属层250被构建于介电层244的相反或外部侧。通路孔246-1、246-2、……、246-N(共同记为246)贯穿介电层244。焊接掩模252被布置在第二金属层242之上。有选择地使用焊接球254将第一和/或第二金属层250和/或242部分连接到其它电气设备，如下面将描述的。
现参考图8A，其示出金属装配层250的一个示例性实施例。金属装配层250包括第一类平面接触部分260，其包括从一基座部分264中凸出的翼状物262。翼状物262的形状和尺寸使其可与布置在功率IC 54的顶类平面金属层130上的翼状物202和/或212对准。金属装配层250包括第二类平面接触部分270，其包括从一基座部分274中凸出的翼状物272。翼状物272的形状和尺寸还使其可与布置在功率IC 54的顶类平面金属层130上的翼状物202和/或212对准。
金属装配层250包括一个或多个第三类平面接触部分280，其位于第一类平面接触部分260的翼状物262和第二类平面接触部分270的翼状物272之间。第三类平面接触部分280的形状和尺寸使其可与布置在功率IC 54的顶类平面金属层130上的第三类平面接触部分220对准。
金属装配层250还包括一个或多个附加接触部分284，其提供控制信号互连。附加接触部分284中的一个或多个可与门控信号相连。在一个示例性实施方式中，通过将导电材料例如铜电镀到介电层上布置装配层250。技术人员会意识到可使用其它的材料和方法。在一个实施例中，装配层250的最小厚度约为15μm，平均厚度约为18μm，尽管也可采用其它厚度。
现参考图8B，相对于功率IC的顶类平面金属层130示出互连结构236的金属装配层250。如所能意识到的，这两个结构彼此基本对准并重叠。然而，金属装配层250可延伸超出该功率IC的顶类平面金属层130，以降低电阻，提高散热效果。
现参考图9，其更详细地示出介电层252。介电层252包括一组通路孔304，其与第一部分260的主体264对准。介电层252包括一组通路孔308，其与第二类平面接触部分270的基座部分264对准。介电层252还包括一组通路孔306，其与第三类平面接触部分280对准。在一个示例性实施例中，这组通路孔306按行排列，第三类平面接触部分280包括通路孔306中的一行。提供附加通路孔310-1、310-2、……、310-8，并将其与布置在金属装配层250中的附加部分284-1、284-2、……、284-8对准。在一个示例性实施方式中，核心介电层252中的通路孔是57μm的固体铜通路孔。
现参考图10，其更详细地示出金属层242的一个示例性实施方式。金属层242包括第一类平面导电部分320，其与通路孔组308电气接触。金属层254包括第二类平面导电部分324，其与通路孔组304电气接触。金属层254包括第三类平面导电部分326，其与通路孔组306电气接触。金属层254包括附加类平面导电部分330-1、330-2、330-3、……、330-8，其与通路孔310-1、310-2、310-3、……、310-8电气接触。在一个优选实施例中，附加类平面导电部分330是大致梨形的，尽管也可使用其它形状。如此处所使用的，术语“大致”的意思是近似地，可包括使拐角成圆形以及根据该形状的其它变化。图10的类平面导电部分彼此间电气绝缘。
现参考图11，介电层形成焊接掩模252，并包括接收焊接球的开口340-1、340-2、……、和340-16，其中所述焊接球被用来将互连结构236固定到其它电气设备上。在一个示例性实施方式中，所述开口具有1.0mm的球间距，尽管可使用其它球间距。
现参考图12，其示出相对于图9的介电层244的金属装配层250的对准、图10的金属层242和图11的焊接掩模252。
现参考图13，互连结构236可被设计有附加金属和介电层，以提供结构支撑和/或防止因热膨胀和收缩引起的翘曲。图13中的互连结构包括结合图7～图12示出和描述的各层，然而，在第二金属层242和焊接掩模252之间提供有附加层。
互连结构236包括一个具有镀通孔(PTH)350的衬底348，所述镀通孔提供从金属层242到金属层370的连接。金属层370被布置在衬底348的相反侧上。介电层374被布置在金属层370的附近，并包括通路孔375，其提供从金属层370到金属层376的连接。金属层376被布置在介电层374的相反侧上。在一个实施方式中，金属层370具有一个类似于图10所示金属层242的结构。焊接掩模层252被布置在金属层376的相反侧。在焊接掩模层252中的开口378允许焊接球254提供到其它电气设备的连接。
金属层250、242、370和376优选用铜、铝或任何其它合适的导电材料制成。金属层354和/或350可以是在衬底348上蚀刻成的和/或以其它方式形成的迹线。金属层250和376可以是通过电镀形成的装配层。
现参考图14和图15，在一个示例性实施方式中，衬底348包括第一组PTH350，其与图10中的第一类平面导电部分320电气连接并对准。第二组PTH 354与图10中的第二类平面导电部分324电气连接并对准。第三组PTH 356与图10中的第三类平面导电部分326电气连接并对准。衬底348进一步包括其它的PTH 360-1、360-2、……、和360-8，它们与附加类平面导电部分330-1、330-2、……、330-8电气连接并对准。在一个优选实施例中，PTH的直径为200μm，并具有最小15μm、平均18μm的镀壁厚度。在图15中，示出衬底348(在下层)相对于金属层242(在上层)对准。
现参考图16，其示出介电层374(在上层)和金属层370(在下层)的对准和定向。该对准和定向类似于图12所示的介电层244和金属层242。由于介电层244和374类似，因此使用了后接“′”的相同的附图标记。对于金属层242和370也使用了类似的方法。
现参考图17，示于下层的金属层376被更详细的示出，并包括第一、第二和第三类平面导电部分400、404和406。在一个有优选实施例中，类平面导电部分400、404和406的形状为大致矩形，尽管也可使用其它形状。还提供了附加类平面导电部分410-1、410-2、410-3、……、410-8。附加导电部分410-1、410-2、410-3、……、410-8具有一个大致梨形的横截面，尽管也可使用其它形状。
现参考图18，相对于金属层376(在下层)的类平面部分示出介电层374(在上层)的通路孔304′、306′、308′和310-1′、310-2′、……、310-8′的对准和互连。优选地，导电部分的最小厚度为15μm，平均厚度为18μm。
通路孔308′连接金属层370的第一部分320′和金属层376的类平面导电部分404。通路孔304′连接金属层370的第二部分324′和金属层376的类平面导电部分404。通路孔306′连接金属装配层370的第三部分326′和金属层376的类平面导电部分402。附加通路孔310-1′、310-2′、……、310-8′连接金属层370的附加部分330-1′、330-2′、……、330-8′和金属层376的附加部分410。
现参照图19，焊接掩模层252被示于金属层376和介电层374的上层。相对于金属层376的类平面部分示出开口340-1′、340-2′、……、340-16′的对准。
现参照图20和图21，它们示出用于顶金属装配层250的附加布局。从图20和图21中可看出，该功率IC的顶金属层与顶金属装配层对准。该功率IC的顶金属层可是顶金属装配层的镜像。或者，该功率IC的顶金属层可部分地对准顶金属装配层，如图20和图21中的虚线所示。顶金属装配层可延伸超出该功率IC的对准的顶金属层，以降低电阻，提高热耗散。
在图20中，Vdd与第一外部接触部分412相连，其为大致“C”形结构。Vss与第二外部接触部分414相连，其也为大致“C”形结构。一个中间接触部分418位于第一和第二外部接触部分412和414之间。可沿装配层250的一个或多个侧或端和/或在接触部分412和414之间布置一个或多个附加接触部分419以接收控制信号，例如门控信号。
现参照图21，其示出用于顶金属装配层250的另一布局。Vdd与第一外部接触部分422相连，其为大致矩形结构。Vss与第二外部接触部分424相连，其为大致矩形结构。一个中间接触部分428位于第一和第二外部接触部分422和424之间。可沿装配层420的一个或多个侧或端布置一个或多个附加部分430以接收控制信号，例如门控信号。
现参照图22，除了IC 444之外，去耦电容器440可被固定到Vdd和Vss之间的互连结构236上，IC 444被装于互连结构236的金属装配层250上。去耦电容器440包括第一和第二导电板450和452，其由绝缘材料456隔开。板450和452分别由导电臂460和462连接到互连结构236。在一个实施例中，将导电臂460和462连接到Vdd和Vss。臂460和462的末端与互连结构236的装配层250相连。由于装配层250相对较薄，因此其阻抗相对较高。在一个实施例中，臂460和462具有大致“L”形结构。
现参考图23，IC 472通过焊接球474连接到互连结构236的装配层250。在装配层250上形成附加金属层480-1和480-2或棒以借此提高强度，降低阻抗。在一个优选的实施例中，金属层480由铜制成。短路寄生电阻482-1和482-2将电容器484连接到互连结构236。
现参考图24A、24B和24C，同样可将一个或多个散热器布置在互连结构236的金属装配层250中散热。将集成电路(IC)501以例如粘合剂、焊接球网格阵列等任何合适的方式连接到互连结构236，所述集成电路501例如可以是上面所述的功率IC。在图24A中，散热器500-1和500-2包括一个具有多个向外凸出的翅片504的基座部分502。基座部分502与金属装配层250相连。翅片504提供了一个增大的表面区域以与环境空气进行热交换，其将热散发掉。在一个替换实施例中，散热器502并不包括翅片504。
在图24B中，IC 501的一个表面与互连结构236相连，而一个相反表面通过一个焊接球网格阵列509连接到散热器带(heat sink strap)510的一端。例如使用焊接球，也可将散热器带509的另一端连接到互连结构236的金属装配层250。可将加强棒514连接到金属装配层接触部分中的一个以提高刚性。
在图24C中，使用焊接、粘合或任何常规方法将散热器带520的一端连接到互连结构。加强棒514提供用于连接散热器带520的相反端的加固连接点。
现参考图25A和25B，替换互连结构600包括一图案化铝(Al)芯。从一侧或两侧利用一系列的掩模步骤并暴露给疏松和/或致密的阳极化的至少一个来图案化该铝芯。如果从两侧进行了图案化，该铝芯的厚度优选当进行两侧图案化时，要能使整个铝芯被完全阳极化。
图案化图25A中的铝芯以分别定义Vss、Vx、Vdd以及栅极区域604、606、608和610。然而，当把该铝芯用作互连结构600时，互连结构可能是易碎的。一个或多个反向通路孔和/或装配层614形成于区域604、606、608和610上。在一个优选实施例中，通路孔和/或装配层614由电镀在铝芯上的铜制成。
刚性加强材料616被置于反向通路孔614之间以提供附加结构支撑。刚性加强材料616优选为非导电的。在一个实施例中，该刚性加强材料是环氧树脂。在反向通路孔和/或装配层614之下，刚性加强材料可以终止于一个平面，该平面与通路孔和/或装配层614平齐和/或位于通路孔和/或装配层614之上。使用焊接球620将反向通路孔和/或装配层614连接到一个集成电路，例如功率IC和/或驱动电路。可将类似结构用于该互连结构的相反侧。
现参考图26，替换互连结构630包括焊盘634，其形成于区域604、606、608和610上。刚性加强材料616例如环氧树脂包围焊盘634和铝芯的外表面以提供绝缘并提高刚性。
现参考图27A和27B，它们示出具有铝芯的互连结构650的附加布局。为简化图27A，省略了栅极连接和焊接球。互连结构650所包括的铝芯具有图案化Vss、Vx和Vdd区域652、654和656。刚性加强材料660被置于区域652、654和656之间以提高刚性，如前面的图所示。反向通路孔和/或装配层614被制于铝芯上。通路孔和/或装配层优选使用电镀铜制成，尽管可使用其它方法和材料。焊接球620提供了从通路孔和/或装配层664到集成电路例如功率IC和/或驱动电路的连接。
现参考图28A和28B，它们示出具有铝芯的互连结构700的附加布局。互连结构700所包括的铝芯具有图案化Vss、Vx、Vdd和栅极区域702、704、706和708。刚性加强材料710被置于区域702、704和706之间以提高刚性，如前面的图所示。反向通路孔和/或装配层714被在铝芯上形成。通路孔和/或装配层优选使用电镀铜制成，尽管可使用其它方法和材料。焊接球620提供了从通路孔和/或装配层714到集成电路例如功率IC和/或驱动电路的连接。
现参考图29A和29B，IC 800例如功率IC被示出并包括一对晶体管Q1和Q2。晶体管Q1和Q2包括一个控制端以及第一和第二端。在图29B中，引线框810定义了传输线或平面812-1、812-2和812-3(共同记为传输线812)，其最小化寄生电感。在图29B，画剖面线区域对应传输线或平面812与该IC的顶金属层之间的连接。在一个实施例中，引线框810包括一种铸模化合物，其将传输线812和IC 800包封起来。IC 800的布局优选类似于图1B和4B所示的。虽然示出了具有栅极、源极S和漏极D的PMOS和NMOS晶体管，但也可使用其它类型的晶体管。
现参考图30A和30B，IC 818例如功率IC被示出并包括晶体管Q1、Q2、Q3和Q4。晶体管Q1、Q2、Q3和Q4包括一个控制端以及第一和第二端。引线框820包括传输线或平面822-1、822-2、822-3、822-4和822-5(共同记为传输线822)，其与IC 818相连。传输线822中的一些可与IC 818并联连接。例如，在一个实施方式中，传输线822-3将Vdd供应给第一晶体管对Q1和Q2以及第二晶体管对Q3和Q4。传输线822-1和822-2分别接收第一晶体管对Q1和Q2以及第二晶体管对Q3和Q4的输出。在图30B中，画剖面线区域对应于传输线或平面822与IC 818的顶金属层之间的连接。IC 818的布局类似于图4B所示的。虽然示出了具有栅极、源极S和漏极D的PMOS和NMOS晶体管，但也可使用其它类型的晶体管。
现参考图31，其示出具有附加晶体管对的用于IC例如功率IC的引线框840。沿引线框840的一侧布置输入传输线或平面844-I(例如对应于输出Vss和Vdd)。沿引线框840的相反侧布置输出传输线844-O(例如对应于输出VX1...VX4)。传输线或平面以及IC可以被包封在铸模化合物850中。画剖面线区域对应传输线或平面812与该IC的顶金属层之间的连接。
在图29～图31中，传输线或平面一般位于单个平面内。现参考图32A和32B，一个IC例如功率IC一般以900示出。IC 900包括晶体管对Q1a、Q2a、Q1b、Q2b、Q1c、Q2c、Q1d和Q2d，其中的每个晶体管均包括一个控制端以及第一和第二端。虽然示出了具有栅极、源极S和漏极D的PMOS和NMOS晶体管，但也可使用其它类型的晶体管。输出VXa、VXb、VXc和VXd在晶体管对的连接端获得。晶体管对的其余端与Vdd和Vss连接。
现参考图32B，IC 900的顶金属层的布局优选类似于图8B所示的。晶体管对彼此相邻地布置。互连结构908包括传输线910-1、910-2和910-3，其布置在第一层中，并分别输送Vss、Vdd和Vss到晶体管对。互连结构908进一步包括传输线912-1、912-2、912-3和912-4，其布置在第二层中，并从晶体管对中分别接收输出信号VXa、VXb、VXc和VXd。
现参考图33，互连结构950包括布置在第一和第二层中的传输线或平面。第二层提供到IC 951的电源和/或地连接。在图33的一个实施方式中，第二层包括传输线或平面954-1和954-2。第一层包括传输线或平面954-3。电容器960连接于传输线954-1和954-2之间。通过使用用于电源和/或地的第二层，电容器960可被连接到IC 951，且连接电感低。利用PCB或利用使用了类PCB材料的装配衬底可实现连接结构950。在一个实施方式中，第一层位于IC 951和第二层之间。技术人员会意识到存在其它实现连接结构的方式。
图29～图33中传输线或平面之间的间隔优选被最小化，以降低寄生电容和提高屏蔽。例如，小于约12密耳的间隔是合适的。优选地，使用小于8密耳的间隔。如图29～图31所示的引线框中的一些可被实现为无引线四方扁平(QFN)封装。
根据前面的描述，本领域的技术人员现在能够意识到可以以各种形式来实现本发明的思想和原理。因此，虽然结合本发明的具体示例对其进行了描述，但本发明的实际范围不应被如此限制，因为对于研究了附图、说明书和所附权利要求的技术人员，其它的修改都将变得明显。

Claims (40)

1.一种用于将第一集成电路连接到第二集成电路的互连结构，其包括：
一个第一介电层；
一个第一金属装配层，其被布置在所述第一介电层的一侧；
一个第二金属层，其被布置在所述第一介电层的相反侧；
通路孔，所述通路孔将所述第一金属装配层连接到所述第二金属层，
其中所述第一金属装配层定义了彼此间电气绝缘的第一、第二和第三接触部分，所述第一和第三接触部分包括一个基座部分以及从所述基座部分中伸出的翼状物，所述第二接触部分被容纳在所述第一和第三接触部分的所述翼状物之间。
2.根据权利要求1所述的互连结构，进一步包括：
一个布置在所述第二金属层上的焊接掩模，其定义了到所述第二金属层的开口；以及
位于所述开口中的焊接球，其将所述第二金属层连接到所述第一和第二集成电路中的一个。
3.根据权利要求1所述的互连结构，其中所述通路孔是通过激光钻孔形成的，所述第一金属装配层包括电镀到所述第一介电层上的铜。
4.根据权利要求1所述的互连结构，进一步包括：
一个第三金属层；
一个衬底，其被布置在所述第二金属层和所述第三金属层之间，并包括将所述第二金属层连接到所述第三金属层的镀通孔；
一个第二介电层，其被布置在所述第三金属层的附近；以及
一个第四金属层，其被布置在所述第二介电层和所述焊接掩模之间，其中所述第二介电层包括通过激光钻孔形成的通路孔，该通路孔将所述第三金属层连接到所述第四金属层。
5.根据权利要求1所述的互连结构，进一步包括一个电容器，其被连接到所述第一金属装配层的所述第一和第三接触部分。
6.根据权利要求1所述的互连结构，进一步包括一个散热器，其被连接到所述第一金属装配层的所述第一、第二和第三接触部分中的至少一个上。
7.根据权利要求1所述的互连结构，进一步包括一个散热器带，其具有的第一端与所述第一集成电路的一侧相连，其具有的第二端与所述第一金属装配层相连。
8.根据权利要求1所述的互连结构，进一步包括：
一个加强棒，其与所述第一金属装配层相连；以及
一个散热器带，其具有的第一端与所述第一金属装配层相连，其具有的中间部分与所述第一集成电路的一侧相连，其具有的第二端与所述加强棒相连。
9.根据权利要求1所述的互连结构，其中所述第一集成电路是功率IC，所述第二集成电路是驱动IC。
10.一种电路，其包括：
一个第一集成电路，其包括一个具有第一、第二和第三接触部分的顶类平面金属层，其中所述第一和第三接触部分包括一个第一基座以及从所述第一基座中伸出的第一翼状物，并且其中所述第二接触部分被布置在所述第一和第三接触部分的所述第一翼状物之间；以及
一个互连结构，其与所述第一集成电路连通，并包括一个具有第四、第五和第六接触部分的第一金属装配层，其中所述第四和第六接触部分包括一个第二基座以及从所述第二基座中伸出的第二翼状物，并且其中所述第五接触部分被布置在所述第四和第六接触部分的所述翼状物之间。
11.根据权利要求10所述的电路，其中所述第四和第六接触部分的所述第二基座延伸超出所述第一和第三接触部分的所述第一基座。
12.根据权利要求10所述的电路，其中所述第二和第五接触部分、所述第一和第三接触部分的所述第一翼状物、以及所述第四和第六接触部分的所述第二翼状物彼此间对准。
13.根据权利要求10所述的电路，其中所述第一和第三接触部分的所述第一基座与所述第四和第六接触部分的所述第二基座对准。
14.根据权利要求10所述的电路，其中所述第四和第六接触部分的所述第二基座的一侧分别延伸超出所述第一和第三接触部分的所述第一基座。
15.根据权利要求10所述的电路，其中所述集成电路包括：
第一、第二和第三类平面金属层；
一个第一晶体管，其具有一个第一控制端、一个与所述第二类平面金属层连通的第一端以及一个与所述第一类平面金属层连通的第二端；
一个第二晶体管，其具有一个第二控制端、一个与所述第一类平面金属层连通的第三端以及一个与所述第三类平面金属层连通的第四端；以及
一个第四类平面金属层，其包括第一、第二和第三接触部分，所述第一、第二和第三接触部分彼此间电气绝缘，并分别连接到所述第二类平面金属层、所述第一类平面金属层和所述第三类平面金属层。
16.根据权利要求15所述的电路，其中所述第二和第三类平面金属层共面或者位于分离的平面内。
17.根据权利要求15所述的电路，进一步包括本地互连，其与所述第一晶体管的所述第一端、所述第二端和所述第一控制端以及所述第二晶体管的所述第三端、所述第四端和所述第二控制端连通。
18.根据权利要求15所述的电路，其中所述第一和第二晶体管是NMOS晶体管，所述第一和第二控制端是栅极，所述第一和第三端是漏极，所述第二和第四端是源极。
19.根据权利要求15所述的电路，其中所述第一晶体管是PMOS晶体管，所述第二晶体管是NMOS晶体管，所述第一和第二控制端是栅极，所述第一端是源极，所述第二端是漏极，所述第三端是漏极，所述第四端是源极。
20.根据权利要求15所述的电路，其中所述第一类平面金属层被布置在所述第二、第三类平面金属层与所述第一、第二晶体管之间。
21.根据权利要求15所述的电路，其中所述第二、第三类平面金属层被布置在所述第一类平面金属层与所述第一、第二晶体管之间。
22.根据权利要求15所述的电路，进一步包括绝缘材料，其被布置在所述第一、第二、第三和第四类平面金属层之间。
23.根据权利要求15所述的电路，其中所述第一、第二和第三接触部分为矩形或椭圆形之一，并且每个接触部分都覆盖了由所述第一和第二晶体管所定义的底层区域减去所述第一、第二和第三接触部分之间区域的1/3。
24.根据权利要求15所述的电路，其中Vdd和Vss中的一个被供应给所述第一接触部分，所述Vdd和Vss中的另一个被供应给所述第三接触部分，Vx由所述第二接触部分输出，进一步包括第一对所述第一和第二晶体管、第二对所述第一和第二晶体管和第三对所述第一和第二晶体管，所述第二对所述第一和第二晶体管和所述第三对所述第一和第二晶体管被布置在所述第一对的相反侧上，其中所述第一接触部分将所述Vss和Vdd中的所述一个供应给所述第二对的所述第二晶体管及所述第一对的所述第一晶体管，其中所述第三接触部分将所述Vss和Vdd中的所述另一个供应给所述第一对的所述第二晶体管及所述第三对的所述第一晶体管。
25.根据权利要求10所述的电路，其中所述第一和第三接触部分具有一个基座以及从所述基座中伸出的翼状物，其中所述第二接触部分被容纳在所述第一和第三接触部分的所述翼状物之间，并且其中所述第一、第二和第三接触部分每个都覆盖了由所述第一和第二晶体管所定义的底层区域减去所述第一、第二和第三接触部分之间区域的1/3。
26.根据权利要求15所述的电路，其中第一对包括所述第一和第二晶体管，并且进一步包括以正方形的布置形式布置的第二、第三和第四晶体管对，其中所述第二、第三和第四晶体管对中的每个包括：
一个第三晶体管，其具有一个第三控制端、一个与所述第二类平面金属层连通的第五端以及一个与所述第一类平面金属层连通的第六端；
一个第四晶体管，其具有一个第四控制端、一个与所述第一类平面金属层连通的第七端以及一个与所述第三类平面金属层连通的第八端，其中所述第四金属层进一步包括第四、第五、第六和第七接触部分，其中所述第一和第四接触部分具有一个基座部分以及从所述基座部分中伸出的翼状物，其中所述第三接触部分具有一个基座部分以及从所述基座部分的相反侧中伸出的翼状物，并且其中所述第二和第六接触部分被容纳在所述第一和第三接触部分的所述翼状物之间，并且所述第五和第七接触部分被容纳在所述第三和第四接触部分的翼状物之间。
27.根据权利要求26所述的电路，其中所述第一接触部分将Vss和Vdd中的一个供应给所述第一和第三晶体管对，其中所述第二接触部分从所述第一晶体管对中接收Vx，所述第三接触部分将所述Vss和Vdd中的另一个供应给所述第一、第二、第三和第四晶体管对，所述第四接触部分将所述Vss和Vdd中的所述一个供应给所述第二和第四晶体管对，所述第五、第六和第七接触部分分别从所述第二、第三和第四晶体管对中接收Vx。
28.根据权利要求27所述的电路，进一步包括：
一个衬底，其具有布置在其上第一侧的与所述第一、第二、第三、第四、第五、第六和第七接触部分连通的第一、第二、第三、第四、第五、第六和第七传输线；
布置在所述衬底相反侧的第八、第九、第十和第十一传输线；以及
所述衬底中的通路孔，其将所述第二、第五、第六和第七传输线连接到所述第八、第九、第十和第十一传输线。
29.根据权利要求10所述的电路，其中所述集成电路的长宽比至少为2∶1。
30.根据权利要求21所述的电路，其中所述集成电路实现了一个功率IC，所述第一接触部分将第一电势供应给所述功率IC，所述第三接触部分将第二电势供应给所述功率IC，所述第二接触部分接收所述功率IC的输出电压，并且其中所述第一接触部分将Vss供应给所述第一和第二晶体管，所述第二接触部分从所述第一和第二晶体管接收Vx，所述第三接触部分将Vdd供应给所述第一和第二晶体管。
31.根据权利要求15所述的电路，进一步包括：
一个附加接触部分，其被布置在所述第四类平面金属层；以及
本地互连，其将所述附加接触部分与所述第一和第二晶体管的所述第一和第二控制端中的至少一个相连。
32.根据权利要求10所述的电路，其中所述互连结构包括：
一个第一介电层，其上一侧布置有所述第一金属装配层；
一个第二金属层，其被布置在与所述一侧相反的所述第一介电层的另一侧；以及
将所述第一金属装配层连接到所述第二金属层的通路孔。
33.根据权利要求32所述的电路，进一步包括：
一个布置在所述第二金属层上的焊接掩模，其定义了到所述第二金属层的开口；以及
位于所述开口中的焊接球，其将所述第二金属层连接到所述第一和第二集成电路中的一个。
34.根据权利要求32所述的电路，其中所述通路孔是通过激光钻孔形成的，并且所述第一金属装配层包括电镀到所述第一介电层上的铜。
35.根据权利要求32所述的电路，进一步包括：
一个第三金属层；
一个衬底，其被布置在所述第二金属层和所述第三金属层之间，并包括将所述第二金属层连接到所述第三金属层的镀通孔；
一个第二介电层，其被布置在所述第三金属层的附近；以及
一个第四金属层，其被布置在所述介电层和所述焊接掩模之间，其中所述第二介电层包括通过激光钻孔形成的通路孔，所述通路孔将所述第三金属层连接到所述第四金属层。
36.根据权利要求10所述的电路，进一步包括一个电容器，其与所述第一金属装配层的所述第一和第三接触部分连通。
37.根据权利要求10所述的电路，进一步包括一个散热器，其与所述第一金属装配层连通。
38.根据权利要求15所述的电路，其中所述第一、第二和第三类平面金属层每个都覆盖了底层的所述第一和第二晶体管两者的80％以上。
39.根据权利要求15所述的电路，其中所述第一类平面金属层覆盖了底层的所述第一和第二晶体管两者的80％以上，并且其中所述第二和第三类平面金属层分别覆盖了所述第一和第二晶体管的80％以上。
40.根据权利要求15所述的电路，其中所述第一、第二和第三类平面金属层允许电流在x和y两个方向流动，其中所述x方向垂直于所述y方向。
CNB2005100026500A 2004-01-26 2005-01-12 具有翼状物的互连结构 Expired - Fee Related CN100440501C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/765,474 2004-01-26
US10/765,474 US7265448B2 (en) 2004-01-26 2004-01-26 Interconnect structure for power transistors

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100020307A Division CN100435330C (zh) 2004-01-26 2005-01-12 具有平面型连接的集成电路

Publications (2)

Publication Number Publication Date
CN1805138A CN1805138A (zh) 2006-07-19
CN100440501C true CN100440501C (zh) 2008-12-03

Family

ID=34750426

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB2005100020307A Active CN100435330C (zh) 2004-01-26 2005-01-12 具有平面型连接的集成电路
CNB2005100026500A Expired - Fee Related CN100440501C (zh) 2004-01-26 2005-01-12 具有翼状物的互连结构
CNA2005100026483A Pending CN1805137A (zh) 2004-01-26 2005-01-12 具有铝芯的互连结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2005100020307A Active CN100435330C (zh) 2004-01-26 2005-01-12 具有平面型连接的集成电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2005100026483A Pending CN1805137A (zh) 2004-01-26 2005-01-12 具有铝芯的互连结构

Country Status (6)

Country Link
US (2) US7265448B2 (zh)
EP (3) EP1727200B1 (zh)
JP (3) JP4596925B2 (zh)
CN (3) CN100435330C (zh)
HK (1) HK1090752A1 (zh)
TW (3) TWI354368B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851872B2 (en) 2003-10-22 2010-12-14 Marvell World Trade Ltd. Efficient transistor structure
US7960833B2 (en) * 2003-10-22 2011-06-14 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
US7414275B2 (en) * 2005-06-24 2008-08-19 International Business Machines Corporation Multi-level interconnections for an integrated circuit chip
JP4424331B2 (ja) * 2005-08-01 2010-03-03 セイコーエプソン株式会社 静電アクチュエータ、液滴吐出ヘッド、液滴吐出ヘッドの駆動方法及び静電アクチュエータの製造方法
EP2479291A1 (en) * 2005-10-27 2012-07-25 Life Technologies Corporation Nucleic acid amplification using non-random primers
US9147644B2 (en) 2008-02-26 2015-09-29 International Rectifier Corporation Semiconductor device and passive component integration in a semiconductor package
US8786072B2 (en) * 2007-02-27 2014-07-22 International Rectifier Corporation Semiconductor package
WO2008115468A2 (en) * 2007-03-15 2008-09-25 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
KR100851065B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
JP2009111110A (ja) * 2007-10-30 2009-05-21 Nec Electronics Corp 半導体装置
JP4945619B2 (ja) * 2009-09-24 2012-06-06 株式会社東芝 半導体記憶装置
US8018027B2 (en) * 2009-10-30 2011-09-13 Murata Manufacturing Co., Ltd. Flip-bonded dual-substrate inductor, flip-bonded dual-substrate inductor, and integrated passive device including a flip-bonded dual-substrate inductor
US9583478B1 (en) * 2010-04-16 2017-02-28 Silego Technology, Inc. Lateral power MOSFET
JP2012019063A (ja) * 2010-07-08 2012-01-26 Renesas Electronics Corp 半導体装置
US8614488B2 (en) * 2010-12-08 2013-12-24 Ying-Nan Wen Chip package and method for forming the same
CN102543190B (zh) * 2010-12-28 2015-05-27 炬芯（珠海）科技有限公司 半导体装置、芯片及修改比特数据的方法
TWI469311B (zh) * 2011-04-29 2015-01-11 萬國半導體股份有限公司 聯合封裝的功率半導體元件
TWI469292B (zh) * 2011-07-26 2015-01-11 萬國半導體股份有限公司 應用雙層引線框架的堆疊式功率半導體裝置及其製備方法
US8853860B2 (en) * 2012-03-23 2014-10-07 Teledyne Scientific & Imaging, Llc Method and apparatus for reduced parasitics and improved multi-finger transistor thermal impedance
US8759956B2 (en) * 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
KR101420536B1 (ko) * 2012-12-14 2014-07-17 삼성전기주식회사 전력 모듈 패키지
US8884420B1 (en) * 2013-07-12 2014-11-11 Infineon Technologies Austria Ag Multichip device
DE102016203906A1 (de) * 2016-03-10 2017-09-28 Robert Bosch Gmbh Halbleiterbauelement, insbesondere Leistungstransistor
US9960231B2 (en) * 2016-06-17 2018-05-01 Qualcomm Incorporated Standard cell architecture for parasitic resistance reduction
JP6658441B2 (ja) * 2016-10-06 2020-03-04 三菱電機株式会社 半導体装置
US10283526B2 (en) * 2016-12-21 2019-05-07 Qualcomm Incorporated Standard cell circuits employing voltage rails electrically coupled to metal shunts for reducing or avoiding increases in voltage drop
US10236886B2 (en) 2016-12-28 2019-03-19 Qualcomm Incorporated Multiple via structure for high performance standard cells
US10249711B2 (en) * 2017-06-29 2019-04-02 Teledyne Scientific & Imaging, Llc FET with micro-scale device array
US11276624B2 (en) * 2019-12-17 2022-03-15 Infineon Technologies Austria Ag Semiconductor device power metallization layer with stress-relieving heat sink structure
US11508659B2 (en) * 2020-09-10 2022-11-22 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure in semiconductor device and method of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0867929A2 (en) * 1997-03-25 1998-09-30 P.C.B. Ltd. Electronic interconnect structure and method for manufacturing it
US20010045670A1 (en) * 2000-05-29 2001-11-29 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6486557B1 (en) * 2000-02-29 2002-11-26 International Business Machines Corporation Hybrid dielectric structure for improving the stiffness of back end of the line structures

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03248528A (ja) * 1990-02-27 1991-11-06 Nec Kansai Ltd 半導体装置の製造方法
US5323036A (en) * 1992-01-21 1994-06-21 Harris Corporation Power FET with gate segments covering drain regions disposed in a hexagonal pattern
JP3378334B2 (ja) * 1994-01-26 2003-02-17 株式会社東芝 半導体装置実装構造体
FR2748601B1 (fr) * 1996-05-07 1998-07-24 Sgs Thomson Microelectronics Procede de formation d'interconnexions dans un circuit integre
IL120866A0 (en) * 1997-05-20 1997-09-30 Micro Components Systems Ltd Process for producing an aluminum substrate
US6057171A (en) * 1997-09-25 2000-05-02 Frequency Technology, Inc. Methods for determining on-chip interconnect process parameters
JPH11111860A (ja) * 1997-10-06 1999-04-23 Mitsubishi Electric Corp 半導体装置
JP4015746B2 (ja) * 1997-10-30 2007-11-28 松下電器産業株式会社 半導体装置
US6178082B1 (en) * 1998-02-26 2001-01-23 International Business Machines Corporation High temperature, conductive thin film diffusion barrier for ceramic/metal systems
JP3671999B2 (ja) * 1998-02-27 2005-07-13 富士ゼロックス株式会社 半導体装置およびその製造方法ならびに半導体実装装置
JP3407020B2 (ja) * 1998-05-25 2003-05-19 Ｎｅｃエレクトロニクス株式会社 半導体装置
IL127256A (en) 1998-11-25 2002-09-12 Micro Components Ltd A device for packaging electronic components, a process for its manufacture and a pin device used in the process
JP4479015B2 (ja) * 1999-06-10 2010-06-09 パナソニック株式会社 コンデンサ内蔵キャリア基板およびその製造方法
JP4034477B2 (ja) * 1999-07-01 2008-01-16 株式会社日立製作所 インターポーザ及びその製造方法とそれを用いた回路モジュール
DE19958906A1 (de) 1999-12-07 2001-07-05 Infineon Technologies Ag Herstellung von integrierten Schaltungen
US6278264B1 (en) * 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator
JP4854845B2 (ja) * 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
US20020105009A1 (en) * 2000-07-13 2002-08-08 Eden Richard C. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
JP2002289817A (ja) 2001-03-27 2002-10-04 Toshiba Corp 半導体集積回路装置及びその製造方法
US6426558B1 (en) * 2001-05-14 2002-07-30 International Business Machines Corporation Metallurgy for semiconductor devices
JP4124981B2 (ja) 2001-06-04 2008-07-23 株式会社ルネサステクノロジ 電力用半導体装置および電源回路
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
US6477034B1 (en) * 2001-10-03 2002-11-05 Intel Corporation Interposer substrate with low inductance capacitive paths
JP2003142623A (ja) * 2001-10-31 2003-05-16 Hitachi Ltd 配線基板とその製造方法，半導体装置並びに配線基板形成用のベース基板
JP3760857B2 (ja) * 2001-12-17 2006-03-29 松下電器産業株式会社 プリント配線板の製造方法
JP2003347727A (ja) * 2002-05-30 2003-12-05 Hitachi Ltd 配線基板および両面実装半導体製品
JP3708082B2 (ja) 2003-02-27 2005-10-19 株式会社ルネサステクノロジ 電力半導体装置
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0867929A2 (en) * 1997-03-25 1998-09-30 P.C.B. Ltd. Electronic interconnect structure and method for manufacturing it
US6486557B1 (en) * 2000-02-29 2002-11-26 International Business Machines Corporation Hybrid dielectric structure for improving the stiffness of back end of the line structures
US20010045670A1 (en) * 2000-05-29 2001-11-29 Matsushita Electric Industrial Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
HK1090752A1 (en) 2006-12-29
JP4596925B2 (ja) 2010-12-15
TWI354368B (en) 2011-12-11
TWI354367B (en) 2011-12-11
EP1571708A2 (en) 2005-09-07
EP1727200B1 (en) 2020-04-15
JP2006080540A (ja) 2006-03-23
TW200603386A (en) 2006-01-16
US7265448B2 (en) 2007-09-04
EP1571708B1 (en) 2019-06-19
JP2006093712A (ja) 2006-04-06
EP1727200A2 (en) 2006-11-29
US20060175709A1 (en) 2006-08-10
CN1805138A (zh) 2006-07-19
TWI354369B (en) 2011-12-11
CN1805137A (zh) 2006-07-19
EP1727200A3 (en) 2006-12-13
EP1727199A3 (en) 2006-12-13
US7459381B2 (en) 2008-12-02
JP2005210114A (ja) 2005-08-04
JP5502255B2 (ja) 2014-05-28
CN100435330C (zh) 2008-11-19
EP1727199A2 (en) 2006-11-29
EP1571708A3 (en) 2006-06-14
TW200536106A (en) 2005-11-01
CN1649141A (zh) 2005-08-03
US20050161706A1 (en) 2005-07-28
TW200603387A (en) 2006-01-16

Similar Documents

Publication Publication Date Title
CN100440501C (zh) 具有翼状物的互连结构
US9078381B2 (en) Method of connecting to a monolithic voltage regulator
JP4875380B2 (ja) 半導体装置
US6060772A (en) Power semiconductor module with a plurality of semiconductor chips
EP2357666B1 (en) III-nitride power device with solderable front metal
US9177944B2 (en) Semiconductor device with stacked power converter
WO2005045928A1 (en) Dc-dc converter implemented in a land grid array package
TWI512937B (zh) Flip - mounted package for integrated switching power supply and its flip - chip packaging method
JP4663981B2 (ja) モノリシックフリップチップ内の複数の半導体素子
US8860194B2 (en) Buck converter power package
US10050528B2 (en) Current distribution in DC-DC converters
CN111463188A (zh) 应用于功率转换器的封装结构
US20220230991A1 (en) Multi-die package structure and multi-die co-packing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1090752

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1090752

Country of ref document: HK

TR01 Transfer of patent right

Effective date of registration: 20201229

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Michaele

Patentee before: MARVELL WORLD TRADE Ltd.

Effective date of registration: 20201229

Address after: Grand Cayman Islands

Patentee after: Kavim International Inc.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20201229

Address after: Shin ha Po

Patentee after: Marvell Asia Pte. Ltd.

Address before: Grand Cayman Islands

Patentee before: Kavim International Inc.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

CF01 Termination of patent right due to non-payment of annual fee