TWI354368B - Interconnect structure with aluminum core - Google Patents

Interconnect structure with aluminum core Download PDF

Info

Publication number
TWI354368B
TWI354368B TW094115682A TW94115682A TWI354368B TW I354368 B TWI354368 B TW I354368B TW 094115682 A TW094115682 A TW 094115682A TW 94115682 A TW94115682 A TW 94115682A TW I354368 B TWI354368 B TW I354368B
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
integrated circuit
power
planar
Prior art date
Application number
TW094115682A
Other languages
English (en)
Other versions
TW200603386A (en
Inventor
Sehat Sutardja
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW200603386A publication Critical patent/TW200603386A/zh
Application granted granted Critical
Publication of TWI354368B publication Critical patent/TWI354368B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

1354368 九、發明說明： 【發明所屬之技術領域】 本發明關於-_體電路，特暇—麵於频電路和用於 積體電路的連接結構。 ' 【先前技術】 在多種不同的應用t可以利用功率積體電路（ICs)或功率心 提供功率。例如，在脈寬調變電路可以利用功率心提供功农。 可以利用㈣IC向功率IC提供輸人雜和控雜號。因此T驅 動IC和功率IC必須相連在一起。然而，驅動IC和功率Ic可能 使用不同的1C製程。例如’可· M〇SFET技術來實現功率忙， 而駆動1C顺用鮮IC技術。因此，辨IC和驅動 可能存在問題。 衣
典型地’積體電路⑽設計有接塾，接墊用於提供盘該IC 是在—觸裝上設置該IC，該雜包括多細 、"封裝及”電路連接到其他電子襄置的引腳。有時會利用接 述封細丨腳連接到所㈣接墊。細，該接合線的電 〜大於50〜I00 mQ。該接合線的合成電阻增加了疋的功 可1=因此:當Ic具有大量需要連接的接墊時，利用接合線將 此疋i不雜受的方案。為了降低寄朗封裝電阻，有時合 例如—個印刷電路扳）上的導線和/或走綱 但9對於rs 方案與彻接合線相比具有某種程度的改進， 一〶要大量連線_而言，導線和/或走線仍然具有不能 1354368 接受的高寄生電阻。 【發明内容】 根據本發明的一種連接結構，將一第一積體電路連接到一第 二積體電路。一個鋁芯具有定義於其中並彼此絕緣的第一、第二 和第二導電部。第一、第二和第三反向通孔（Averted vjas)設置 於相應之第一、第二和第三接觸部之一側。 在其他特徵中’第四、第五和第六反向通孔設置於相應之第 一、第二和第三導電部之相反侧。於第一、第二和第三反向通孔 之間和/或第四、第五和第六反向通孔之間設置有剛性加強材料。 根據以下之詳細說明可詳細瞭解本發明之應用領域。特別說 明的是這些詳細說明和特定實施例雖然描述了本發明的實施例， 但其僅作為說明，並非用以限定本發明之範圍。 【實施方式】 以下說明之實施例係用以說明本發明，並無任何限制本發明 及其應用和使用之意。基於清楚的目的，各個_中相同的附圖 標記表示類似或相同的元件。 參考『第1A圖』’功率積體電路1G包括第—和第二 體12和14。除了第一和第二功率電晶體以和14之外 曰曰 另外的電晶體來實現功率積體電路。在—實施辦，功= 路=脈寬調變電路中。第一功率電晶體12的源極： 功率14驗極相連1源糕Vdd與第1率電晶 1354368 的汲極相連。參考電壓Vss，例如接地端，與第二功率電晶體14 的源極相連。輪出電壓Vx在第一功率電晶體12的源極和第二功 率電晶體14的汲極之間輪出。此處第一功率電晶體12是NM〇s 電晶體，電晶體14也是NMOS電晶體，但仍然可使用其他類型 的電晶體。 現麥考『第1B圖』’另一種結構的功率積體電路2〇包括第一 和第二功率電晶體22和24。除了第一和第二功率電晶體22和24 之外，也可使用另外的電晶體來實現該功率積體電路。第一功率 電晶體22的汲極與第二功率電晶體24的汲極相連。電源電壓 與第一電晶體22的源極相連。參考電壓vss ,例如接地端，與第 —功率電晶體24的源極相連。此處的第一功率電晶體22是pM〇s 電晶體，第二功率電晶體24是NMOS電晶體，亦可使用其他類 型的電晶體。輸出電壓Vx在第一和第二功率電晶體22和24的汲 極之間輸出。 現參考『第2圖』，可將功率積體電路1〇和2〇連接到驅動積 體電路。用於功率韻電路1G和/或2G的製程翻於驅動積體^ 路30的製程可不同。例如，功率積體電路1〇和/或2〇可利: MOSFET製程來貫現，而鷄積體電路财採肖標準積體電路制 程。雖然此處公町M0SFET/標準製程，但也可使用其他製程， 可將輸出電壓Vx輸出到一個或多個元件26，盆 、 巴枯一個串聯 電感L和一個並聯電容c。 ^354368 參考『第3圖』，說明之上金屬層GO俯視示意圖。雖然僅繪 不第-和第二電晶體的連接，但也可為用來實現功率積體電路的 另外的電a曰體提供另外的連接。第一、第二和第三接觸部⑽-卜 130-2和130-3為橢圓形。在這個實施例中，第一接觸部與 vdd相連，第二接觸部130_2與Vx相連，第三接觸部]3〇_3與vss 相运。第四接觸部130_4與一控制信號，例如間控信號相連。此外， _亦可由另外的接觸部13〇·Ν提供另外的控制信號。絕緣材料 叹置於接觸部13Q之取使得這些細部形成電性絕緣。 _ . 蒼考『第4A圖』’更詳細地說明了對應『第1A圖』的功率 積體電路10的實施例。第-電晶體12包括-個汲極72、一個源 極74和一個閘極76。第二功率電晶體Η包括一個汲極82、一個 源極8 4和-侧極8 8。賴可個其他類獅電晶體，但此處第 力丁電晶體12和第二功率電晶體14都是_〇§電晶體。雖然 •僅3示第和第二電晶體12和14,但也可使用另外的電晶體來實 見功率積體電路1〇，如下所述。第一功率電晶體12的閘極％由 ，通孔9〇連接到局部連接部98。局部連接部98是弱局部連接部， ^例如標準導線。在此處所使用的術語中，通孔指的是將電阻最小 匕到期望值所需的通孔數。第二功率電晶體14的閘極％由通 孔94連接到局部連接部98。 第一功率電晶體12的源極74和第二功率電晶體14
IS、ra J k局部連接部98及通孔loo和1〇4分別連接到類平面金属層 8 流動 U〇。此處所使_術語，類平面金初指的是-個強連接平面， 而不是如鮮_,_連接部。_平面金麟允許電流在X 和y方向抓動，而不是在—個單—方向例如X或^方向流動，對 於弱局部輕㈣情況’例如標轉線，就是糕在單—方向内 • /觀而言’當電流通·局部連接部或標料線從點A流動 ，f ▲在單—方向内流動，例如X方向。在根據本發明 J1科面金屬層連接巾，當電流触類平φ金屬層從點A流動到 .，點B =點C或者從多個點流動到多個點時，電流在X和y兩個方 ° ^冰動’其中x方向垂直方向。類平面金屬層可以包括或 不包括貝穿其中的絕緣通孔和/或與其連接的通孔。類平面金屬層 也#魏_、隨機地或聰何其他方式分·其中的孔.。类二 平印至屬層可為均勻形狀，例如但不限於矩形或正方形或者不均 • 勻或不規則形狀。 $第—功率電晶體12的汲極72通過局部連接部％和通孔ιΐ4 ，連^到類平面金屬層124的第二類平面部分124·2。源極84通過 ,連接部98和通孔120連接到類平面金屬層m的第-類平面 二124小類平面金屬層124的第-和第二類平面部124-1和124-2 彼此間電性絕緣。 上金屬層130之厚度較佳大於類平面金屬層98、110和124。 〜解個或夕個絕緣層134例如在金屬層11〇、124和130 9 UM368 ，供电性乡巴緣以使類平面金屬層im4和上金屬層⑽電 巴緣上金屬層130定義了彼此間電性絕緣的接觸部130]、 130 3 、130·Ν。第一接觸部130-1由通孔⑽ 連接到辭面金初m的第二類平面部1沐2。第二接觸部1則 :通孔144連接到類平面金屬層110。第三接觸部刚由通孔150 w接到類平面金屬層124的第—類平面部小第四接觸部跡4 籲由通孔16〇連接到局部連接部98。類平面金屬層⑽*以提供 .了強平面互連’而局部連接部98提供了弱/局部連接部。 - 如本領域具有通常知識者所能理解，對應於『第ΐβ圖』的功 -二，宅路20的佈局與『第4A圖』所示之佈局有些類似。參考 『第4B圖』，第一功率電晶體22包括一個閘極162、一個源極⑹ 個;及極164。第二功率電晶體24包括一個閘極166、一個没 極167和-個源極168。在一個實施中，雖然可使用其他電晶體類 ⑩型，但第一功率電晶體22和第二電晶體24分別是PMOS#〇nm〇s 電晶體。源極⑹由通孔114連接到類平面金屬層i24的第二類 ，平面部124-2。沒極164和167由通孔1〇〇和刚分別連接到類平 :面金屬層11(M原極168由通孔12〇連接到類平面金屬層以的第 J 一類平面部124-卜 除了共用『第4A圖』和『第4B圖』中的類平面金屬層以 之外’亦可共用類平面金屬層no。此外，雖然在『第4A圖』中 所示的第-功率電晶體12的源極74與第二電晶體的没極/ 1354368 及『第4B圖』中的汲極164和167)相連，亦有如分離連接的其 他實施方式。可使料球和轉劑、钻合_如異向性的點合劑 和/或任何其他合_連接方法將該鱗賴電路連接到其他^ 路。用於Vss、Vdd和/或Vx的全局金屬平面的使用提供了到該^ 率積體電路的最低阻抗連接，其減少了功率消耗。
參考『第4C圖』’另一類平面金屬層m被用於對應『第认 圖』和『第4A圖』的佈局。雖然僅繪示第一和第二 ^曰 但通常也包括有其他的電晶體以實現該功率積體電路。土處，類 再共用，Μ觸部由通孔172連接^ 平卜通孔140將汲極72連接到類平面金屬層m。 源極74和没極分別由通孔姻和1〇4連接到類平面金屬層⑽。 本領域具有通常知識者可以明瞭，可向對應於『第ΐβ圖』和『第 4B圖』的佈局添加其他的結構層。 芬考『第5A圖』’其第一功率電晶體12包括多個電晶體 1801 ^80'2...............其中每個電晶體都有源極S和汲 極D第—功率電晶體u包括多個電晶體ι82_η82·2........ 和182 Ρ其中每個電晶體都有源極S和沒極D。類平面金屬層 110和124提供強平面互連，而局部連接部98提供弱局部連接部 例士才不丁導線。在『第5Α圖』所示的實施方式中，儘管可使用其 偏51的笔日日體，第—功率電晶體12和第二功率電晶體Μ都是 NMOS電晶體。 11
第一功率電晶體12的源極S和第二功率電晶體14的沒極D 由局部連接部98連接_'平面金屬層跡第-功率電晶體12的 沒極D與類平面金屬層以的第二類平面部⑽相連。第二功 V電曰日體14的源極s與類平面金屬層124的第—類平面部 相連。第一和第二類平面部124-1和124-2電性絕緣。 上金屬層130的第一接觸部13(M與第二類平面部124_2相 •連。上金屬層130的第二接觸部13〇_2與類平面金屬層ιι〇相連。 上金屬層130的第二接觸部13〇_3與第一類平面部以]相連。第 .-類平面部分124-1和第二類平面部分124_2分別較佳覆蓋第一功 .率電晶體12和第二功率電晶體14大約8〇%〜職。類平面金屬 層no覆蓋第-功率電晶體u和第二功率電晶體m的大約_ 〜100%。 >考第）B圖』’第—功率電晶體22包括多個電晶體脱·^、 、···.··、和186々，其中每個電晶體都有源極S和汲極D。 第一功率電晶體24包括多個電晶體⑽叫㈣........和182_r， 每個均具有源極S和汲極D。在『第5B圖』所示的實施方式中， 儘管可使用其他_的電㈣，第—功率電晶體2 Μ 肢’第二功率電晶體24是觀〇s電晶體。第一功率電晶體^的 ^極D和第二轉電的划印與類平面金桃⑶相連。 一功率電晶體22的源極S與類平面金屬層⑽的第二類平面部 相連第一功率電晶體24的源極s與類平面金屬層⑽的 12 1354368 第一類平面部110-1相連。第一類平面部UOd和第二類平面部 110-2電性絕緣。 上金屬層130的第一接觸部130-1與類平面金屬層110的第二 類平面部11〇_2相連。上金屬層13〇的第二接觸部13〇_2與類平面 金屬層124相連。上金屬層do的第三接觸部13〇_3與類平面金屬 層110的第一類平面部11〇_1相連。 參考『第6A圖』’其繪示上金屬層13〇的較佳實施例的俯視 圖。佈置在上金屬層130中的第一接觸部200包括自基部2〇4中 伸出的多個翼部202。在一個實施方式中，第一接觸部2〇〇與Vss 或Vdd相連，翼部202自基部204中在垂直方向延伸。佈置在上 金屬層130中的第二接觸部210還包括從基部214中伸出的多個 翼部212。在一個實施方式中，第二接觸部21〇與Vdd或Vss相 連，翼部212自基部214在垂直方向延伸。 一個或多個第三接觸部220位於第一接觸部2〇〇的翼部2〇2 和第二接觸部210的翼部212之間。在一個實施方式中，第三接 觸部220與Vx相連，第三接觸部22〇為大致上具有圓角的矩形。 翼部202和212減少連接阻抗，提高散熱效杲（heat —pa—)。 第三接觸部230提供到控制信號的連接，例如提供到一個或多個 閘控信號的連接。第-、第二和第三接觸部基本上覆蓋了底層電 晶體區域。此處所指基本上覆蓋1/3 .意謂第―、第二和第三接觸部 中的每個均覆蓋底層區域減去所述接觸部之間間隔的Μ。在一個 13 1354368 底層區域減去所 貫施例中，第一、筮梦一 弟一和第二接觸部母個都覆蓋 述接觸部之間的區域的大約1/3。 孤
•在一個較佳實施例中，該積體電路的長寬比大於或等於約 2.1。在-個較佳實施例中，使用了多個指狀物。在示範性之實施 方式中’使用了四個指狀物。較佳將指狀物之間的間距最小= 降低電阻。所_體電路的長度—般比寬度長，以增加可使用的 ^狀_數量。數量增加了的較狹窄的指狀物的組合可降低連接 电阻’提〶散熱效果。將電晶體的各個端連接到連接結構的全局 類平面金屬層進一步降低了連接電阻。 户考第6B圖』’其相對於第—功率電晶體12和第二功率電 晶體14示岀了上金屬層130的佈局。將上金屬層13〇的大約μ 的區域分配給每個Vx、Vss和Vdd。νχ、^和以一種交錯 方式佈置，如『第6A圖』中所示。 參考『第6C圖』說明用於上金屬層的另一種佈局。將上金屬 層130的大約1/3的區域以-種如上所述的非交錯方式分配給每個 Vx、Vss和Vdd。这種貫施方式適於較小功率的電晶體應用。 參考『第6D圖』’緣示用於一個具有其他電晶體的功率積體 電路的上金屬層130。如『第6D圖』所示，將上金屬層13〇的大 約W的區域以-種非交錯方式分配給每個*、*和穩。當 VSS和Wd設胁功賴體電路的―倒，而*設置於功率積體電 路的相反側日寸’第6D圖』所示的佈局是特別適合的。雖然結 『第6DQ以 力率電晶體Μ插述了『第6A圖』〜 弟仍圖』，g 和/或其他類型的電晶體。1日日體22、弟二功率電晶體24 參考『第7圖』，更詳細 可使用連料構236㈣ ^連接結構236之第一實施例。 二、,、°冓采個積體電路連接到另-個積體-路和/ 或連接外部元件，例如輪出電路個積體蠢/
或其他外部_或•⑽二、電感器、和7 構21 來將功率積體電路連接到驅動積體電路使用連接結 4接結構236包括一個且士外 一有弟二金屬層的介電層和/或佈置在 施ΓΓ線242 °第一（裳配）金屬層250被構建於介電層 1的相反或外糊。通孔批卜246_2、.·....、246_N(共同記
)貫穿介電層2体阻谭咖設置於第二金屬層242之上。 有選擇地使用焊球254將第一金屬層w和/或第二金屬層242部 '刀連接到其他電氣設備，如下面將描述的。 ύ 茶考『第8A圖』，其繪示金屬裝配層25〇的一個實施例。金 屬農配層250包括第—類平面接觸部湖，其包括從—基部施 中凸出的翼部262。翼部262的形狀和尺寸使其可與佈置在功率積 體電路的上金屬層13〇上的翼部2〇2和/或犯對準。金屬裝配層 250包括第二類平面接觸部27〇，其包括從一基部274中凸出的置 郤272。翼部272的形狀和尺寸使其可與佈置在功率積體電路的上 金屬層130上的翼部202和/或212對準。 15 1354368 層’以提供結構找和/或防止因鱗脹和㈣5丨起的輕曲。『第 13圖』中的連接結構包括結合『第7圖』〜『第12圖』中的各層， 然而，在第二金屬層242和阻焊劑252之間提供有其他的層。 連接結構236包括-個具有鐵通孔（pTH) 3s〇的基板3糾， 所述鐘通孔提供從金屬層242到金屬層謂的連接。金屬層37〇 设置於基板348的相反側上。介電層374設置於金屬層37〇的附 近’並包括通孔375 ’其提供從金屬層37〇到金屬層376的連接。 金屬層376設置於介電層374的相反側上。在一個實施方式中， 金屬層370具有一個類似於『第1〇圖』所示金屬層242的結構。 阻焊劑252設置於金屬層376的相反側。在阻焊劑况中的開口 378允許焊球254連接到其他電氣設備。 金屬層250、242、370和376較佳用銅、链或任何其他合適 的‘電材料製成。金屬層3M和/或350可以是在基板348上餘刻 成的和/或以其他方式形成的走線。金屬層25〇和376可以是透過 電鐘形成的裝配層。 參考『第14圖』和『第15圖』，在一實施方式中，基板348 包括第-崎通孔35〇，其與『第1()圖』中的第一類平面導電部 320電性連接並對準。第二組鍍通孔354與『第1〇圖』中的第二 類平面導電部324電性連接並對準。第三組鍍通孔356與『第1〇 圖』中的第三類平面導電部326電性連接並對準。基板348進一 步包括其他的鍍通礼360_1、360-2和36〇_8，與類平面導 18 1354368 電部33(M、33G_2........33G·8電性連接並對準。在-個較佳實 施例中，鐘通孔的直徑為200 μιη，並具有最小15师、平均18啤 的鍵壁厚度。在『第15圖』中’基板348 (在下層）相對於金屬 層242 (在上層）對準。 參考『第16圖』’繪示介電層374 (在上層）和金屬層37〇 (在 下層）的對準和定向^該對準和定向類似於『第12圖』所示的介 電層244和第二金屬層242。由於介電層2料和374類似，因此使 用了後接“·，，的附圖標記。對於金屬層242和37〇也使用了類似 的方法。 苓考『第17圖』’更詳細地描繪下層的金屬層376，並包括第 一、第二和第三類平面導電部400、404和406。在一個有較佳實 %例中，類平面導電部4〇〇、4〇4和4〇6的形狀為大致矩形，當然 也可使用其他形狀。還提供了其他類平面導電部41〇_i、41〇_2、
410'3........410-8。導電部 410-1、410_2、410-3........410-8 具有一個大致梨形的橫截面，當然也可使用其他形狀。 現參考『第18圖』’相對於金屬層376 (在下層）的類平面部 刀描緣介電層374 (在上層）的通孔304'、306'、308,和3]0-Γ、 31〇~2 •…·、的對準和互連。較佳地，導電部的最小厚度 為15叩1 ’平均厚度為18μιη。 . 通孔308’連接金屬層370的第一類平面導電部32q，和金屬層 讲的類平面導電部4〇4。通孔3〇4，連接金屬層37〇的第二類平面 19 1354368 導電部3241和金屬層376的類平面導電部樹。通孔3〇6ι連接金屬 裝配層370的第三類平面導電部326,和金屬層376的類平面導電 部402。通孔3财、31〇_2,........310錢接金屬層370的類平 面導電部330-Γ、330-2,........ 330-8'和金屬層376的類平面導電 部 410 〇 參照『第19圖』，阻焊劑層252描緣於金屬層376和介電層 374的上層，相對於金屬層376的類平面部分中開口挪]，、 340-2'.......、340-16'的對準。 〜、第20圖』和『第u圖』’緣示用於金屬裝配層挪的 佈局。從『第20圖』和『第21圖』中可看出，該功率積體電路 的上金屬層與金屬裝配層對準。該功率積體電路的上金屬層可是 金屬纽躲。或者，該功率積體f路的上金屬層可部分地 準頂金屬纽層，如『第2G圖』和『第21圖』中的虛線所示。 金屬裝配層可延伸超岭神積體電路的鱗的上金屬層， 低電阻，提高熱耗散。 在『第則』中，·與第一外接觸部412相連 “c”形結構。Vss與第二外接觸部414相連，其也為大致“C” 形結構。一個中間接觸部418位 弟和苐二外接觸部412和4M 之間。可沿金屬裝配層250的一個戋客伯^4 心個側或端和/或在接觸部412 和414之間佈置一個或多個接觸部 控信號。 Ml9以接收控制信號，例如間 20 >…、第21圖』’繪不用於金屬裝配層250的另一佈局。Vdd 與第-外部接觸部422相連，其為大致矩形結構。Vss與第二外部 ，觸。1M24相連’其為大致矩形結構。一個中間接觸部似位於 第和第一外部接觸部422和424之間。可沿金屬裝配層伽的 一個或多個侧或端設置—個或多個接觸部以接收控制信號， 例如閘控信號。 二’、弟W圖』’除了積體電路444之外，解輕電容440可 、疋到Vdd和Vss之間的連接結構236上，積體電路444被裝 二連接、.。構236的金屬裝配層25()上。解輕電容蝴包括第一和 第二導電板450和452，其由絕緣材料攸隔開。第一和第二導電 板450和452分別由導電臂和462連接到連接結構说。在一 個實施例中，將導電臂46〇和462連接到和％。導電臂· 和462的末端與連接結構说的金屬裝配層祝相連。由於金屬 裝-層250相對車乂薄’因此其阻抗相對較高。在一個實施例中， 導電臂460和462具有大致“L”形結構。 、 參考『第23圖』，積體電路472通過焊球物連接到連接社 構236的金屬裝配層，。在金屬裝配層25〇上形成金屬層刪 和480-2或桿以提高強度’降低阻抗。在一個較佳的實施例中，金 屬層480由罐成。金屬層购和術_2，即短路寄生電阻，將 電谷1§ 484連接到連接結構236。 參考『第說圖』、『第細圖』和『第撕圖』，观可將 21 1-354368 一個或多個散細佈置在連接結構236的金屬裝配層-中散 〜"k接到連接結構236’所述積體電路5〇H列如可以是上面 所述的功率積體電路。在『第24A圖』中，散熱器·]和购 包括一個具有多個向外凸出的㈣撕的基部5〇2。基部5〇2盘金 屬裝配層250相連。鰭片迦提供了 一個增大的表面區域以與環 境空氣進行熱交換’以將熱散發掉。在另—實施例中，散熱器逝 並不包括鰭片504。 一在『第24B圖』中’積體電路則的_個表面與連接結構说 相連’而-個相反表面通過—個焊球網格陣列5()9連接到散熱器 帶（to sink strap) 510的一端。例如使用焊球，也可將散熱器; 509的另-端連接到連接結構说的金屬裝配層25〇。可將加強桿 514連接到金屬裝配層接觸部中的一個以提高剛性。 在第24C圖』t ’使用焊接、枯合或任何常規方法將散孰 器帶520的-端連接到連接結構。加強桿514提供用於連接散熱 器帶520的相反端的加固連接點。 參考『第25A圖』和『第25B圖』，連接結構_包括一圖 案化鋁（A1)芯。從一側或兩側利用一系列的光罩及曝光製程對 多孔和/紐密的陽極化的至少-個來圖案傾_。如果從兩側 進行了圖案化，該鋁芯的厚度較佳當進行兩側圖案化時，要能使 整個鋁芯被完全陽極化。 22 1354368 圖案化『第25A圖』中的鋁芯以分別定義Vss、Vx、Vdd以 及閘極區域604、606、608和610。然而，當把鋁芯用作連接绛構 600 ，連接結構可能是易碎的。一個或多個反向通孔和/咬聲配 層614形成於區域6〇4、6〇6、6〇8和61〇上。在—個較佳實施例 中’反向通孔和/或裝配層614由電鑛在鋁芯上的銅製成。 剛性加強材料616設置於反向通孔614之間以提供附加結構 籲支撐。剛性加強材料616較佳為非導電的。在一個實施例中，剛 !·生加強材料是ί哀氧樹脂。在反向通孔和/或裝配層⑽之下，剛性 •加強材料可以終止於一個平面，該平面與反向通孔和/或農配層 -614平齊和/或位於反向通孔和/或裝配層614之上。使用焊球^ 將反向通孔和/輕配層614連接到一個積體電路，例如功率積體 電路和/或驅動電路。可將類似結構甩於該連接結構的相反側。 麥考『第26圖』’另—連接結構⑽包括接整634，其形成於 •區域604、606、_和⑽上。剛性加強材料616例如環氧樹脂 包圍接塾634和芯的外表面以提供絕緣並提高剛性。 參考『第27A圖』和『第，圖』，綠示具有銘芯的連接結 構650的另一佈局。為簡化『第27A圖』，省略了問極連接和焊球。 連接結構650所包括的紹芯具有圖案化vss、Vx和·區域652、 654: 656。剛性加強材料_設置於區域松、⑽和祝之間 ^向剛性，如前面的圖所示。反向通孔和/或裝配層训設置於 ，.呂芯上。通孔和/或震配層較佳使用電鍍鋼製成，當然也可使用其 23 1354368 他方法和材料。焊球620提供了從通孔和/或裝配層664到積體電 路例如功率積體電路和/或驅動電路的連接。 參考『第28A圖』和『第28B圖』，繪示&具有链芯的連接 結構的附加佈局。連接結構·所包括 VSS、Vx、Vdd和間極區域7〇2、7。4、7〇6和心 71〇設置區域702、704和706之間以提高剛性，如前面的圖所示。 反向通孔和/或裝配層7M被在邮上形成。通孔和/輕配層較佳 使用電賴製成’當然也可制其他方法和材料。焊球㈣提供 了從通孔和/或裝配層714到積體電路例如功率積體電路和/或驅動 電路的連接。 蒼考『第29A圖』和『第29B圖』，綠示積體電路_，例如 功率積體電路’包括-對電晶體Q1*q2。電晶體包括 -個控制端以及第-和第二端。在『第29B圖』巾，引線框灿 定義了傳輸線或平面8m、812_2和812_3 (共 叫，以最小鱗蝴W，編 輪線或平面812與該積體電路的上金屬層之間的連接。在一個接 施例中，引線框810包括一種鑄模化合物’其將傳輪線μ]和二 體電路800封裝起來。積體電路800的佈局較佳類似於『第JR 圖』和『第4B圖』所示的。雖然使用具有閘極、源極$和、及極〇 的PMOS和NMOS電晶體，但也可使用其他類型的電曰雕° 參考『第30A圖』和『第30B圖』，纷示積體電路曰:，例如 24 1354368 功率積體電路’包括電晶體Q1、Q2、Q3和Q4。電晶體Q1、Q2、 Q3和Q4包括一個控制端以及第一和第二端。引線框820包括傳 輸線或平面822-卜822-2、822-3、822-4和822-5 (共同記為傳輸 線822)，其與積體電路gig相連。傳輸線822中的一些可與積體 電路818並聯連接。例如，在一個實施方式中，傳輸線822-3將
Vdd供應給第—電晶體對q〗和q2以及第二電晶體對Q3和Q4。 傳輸線822-1和822-2分別接收第一電晶體對Q1和Q2以及第二 电曰日體對Q3和Q4的輸出。在『第30B圖』中，晝剖面線區域對 應於傳輸線或平面822與積體電路818的上金屬層之間的連接。 積體電路818的佈局類似於『第4B圖』所示的。雖然使用具有閑 極、祕s和汲極D的PM0S和聰⑽電晶體，但也可使用其 他類型的電晶體。 ，考第31圖』，繪不具有附加電晶體對而用於積體電路例 如功率積體電路的引線框84〇。沿引線框84〇的一側設置輸入傳輪 線或平面购（例如對應於輪出Vss和·)。沿引線框84〇的 減側設置輸出傳輪線844_〇 (例如對應於輪出 VXL..VX4)。傳 輸_平面以及碰電路可以被封裝在绩模化合物85〇中。晝剖 2區或對應傳輸線或平面δ12與該積體電路的上金屬層之間的 在『弟29圖』〜『第y罔 平面内。㈣『第似圖』;二第;=财彳面—般位於單 第32B圖』’一個積體電路例 1354368 如功率積體電路一般以9〇〇表示。積體電路9〇〇包括電晶體對
Qla、Q2a、Qlb、Q2b、Qlc、Q2c、Qld 和 Q2d ’ 其中的每個電 晶體均包括〜個控制端以及第—和第二端。雖然使周具有閑極、 源極S和汲極D的PM0S和麵⑽電晶體，但也可使用其他類 里的电晶體。輸出VXa、VXb、版和在電晶體對的連接端 獲得。電晶體對的其餘端與Vdd和Vss連接。 參考『第32B圖』’積體電路900的上金屬層的佈局較佳類似 於『第8B圖』所示的。電晶體對彼此相鄰地設置。連接結構9〇8 包括傳輸線910-1、910-2和910-3，其設置在第一層中，並分別傳 送Vss、Vdd和Vss到電晶體對。連接結構908進一步包括傳輪線 912-1、912-2、912_3和912-4，其設置在第二層中，並從電晶體對 中分別接收輪出電壓VXa、VXb、VXC和vXd。 麥考『第33圖』’連接結構950包括設置在第一和第二層中 的傳輸線或平面。第二層提供到積體電路951的電源和/或地連 接。在『第33圖』的一個實施方式中，第二層包括傳輸線或平面 954-1和954-2。第一層包括傳輸線或平面954-3。電容器％〇連接 於傳輸線954-1和954-2之間。通過使用用於電源和/或地的第二 層，電容器960可被連接到積體電路951，且連接電感低。利用 PCB或利用使用類似PCB材料的裝配基板可實現連接結構95〇。 在一個實施方式中，第一層位於積體電路951和第二層4之間。本 領域具有通常知識者瞭解仍然存在其他實現連接結構的汸式。 26 被最小化，崎鱗生線辭面之關間隔較佳 令和“遮罩。例如’小於約12密耳的 適的。較佳地’使用小於8密耳的間隔。如『第29圖』 (QP^1封圖裝』所不㈣線框中的—些可被實現為無引腳四邊扁平 it本發叫相奴較聽如上，然其並非用以限 二可作==者:在不脫離本發_和範圍 、’丨目此本㈣之專娜護範圍須視 本5兄明書所附之申請專利範圍所界定者為準。 【圖式簡單說明】 第1A圖是功率積體電 路具有互連的第-和第二2弟雷晶2例的示意圖，該功率積體電 路具軸跡她^ 的電路原13赫輪連㈣1騎功率積體電路 第4A圖是根^=工路的=層的第一佈局的俯娜 第1A _w纽&功率㈣電路佈局的顧_，其是 U力羊積路沿第3财的^線剖切 ㈣圖明的功率積體電路佈局的橫截承圖，其是 力羊積肢電路沿第3圖中的从線剖切，·， 囷，功_體電路#局的橫截面 第率積體電路沿第3圖中的“線剖切，· =，明弟U圖的功率積體電路的示意圖，· =圖疋朗第1㈣的功率積體電路的示意圖； 全屬6D圖是第4圖和第5圖中的功率積體電路的上 金屬層的另一佈局的俯視圖； =圖是刻連接結鄕—實施例的各層mm面圖； 弟八圖是第7圖連接結構的上金屬層的俯視圖； 暇連接結構的上金屬層和龍電路的上金 的俯視圖； 第9圖是第7圖連接結構的一個電氣層的俯視圖； 第10圖是第7圖連接結構的一個金屬層的俯視圖； 第1圖疋第7圖連接結構的一個阻焊劑層的俯視圖； 苐12圖說明第7圖〜第丨〗圖所示各層的對準和定向； 第13圖s尤明連接結構第二實施例的各層； 第I4圖具有鍍通孔（PTH)的一個核心介電層的俯視圖； 第15圖說明核心介電層的鍵通孔（示於下層）與類似於第1〇 圖所示層的一個金屬層（示於上層）的對準； 第16圖說明第15圖的金屬層（示於下層）與一個命電層（類 似於第9圖所示）中的通孔（示於上層）的對準； l·· 第17圖說明一個金屬層的俯視圖； 28 Ϊ354368 第㈣說明第關介電層的通孔（示於下層）與第i7圖的 金屬層（不於上層）的對準； 第19圖說明第18圖的各層與第u圖的阻焊劑層的對準； 例第20圖和第21圖示出連接結構的頂金屬裝配層的另一實施 第22圖和第23圖是具有解輕電容的連接結構的局部橫截面 #圖（沿第犯圖的線B-B剖切），其中的解耗電容與第δΒ圖的連 ' 接結構相連； 第24Α圖、第24Β圖和第24C圖說明能設置在連接結構上的 '散熱器之實施例； 第25A圖和第2)B圖說明一個包括紹芯的連接結構； 第26圖說明-個具有銘芯的連接結構之另一實施例； 第27A圖和第27B圖分別是驗具拽芯的連接結構的佈局 籲的第二實施例的俯視圖和橫截面圖C沿第27A圖的C-C線剖切）； 第28A圖和第28B圖分別是用於具有紹芯的連接結構的佈局 的第三實施例的俯視圖和橫截面圖（沿第27B圖的d_d線剖切）； . 第29A圖是另一功率積體電路的示意圖； • 帛29B _和第29C圖是包括傳輸線的引線的俯視圖，其中傳 輸線與第29A圖的功率積體電路相連； 第30A圖是另一示例性功率積體電路的電示意圖； 第3〇B圖是包括傳輸線的引線的俯視圖，其中傳輪線與第嫩 29 圖的功率積體電路相連； 第31圖是包括輸入側傳輸線和輸出側傳輪線的另一引線的俯 視圖’所述傳輸_於另1率積體電路； $ 32A圖是另—示例性功率積體電路的電示意圖； ^ 圖疋具有傳輪線的基板的俯視圖，其中所述傳輸線與 第32A圖的功率積體電路相連；以及 中所人圖是具有傳輸線和—個耦合電容器的基板的俯視圖，立 中：，器連接在所述傳輪線中的至少兩條之間。〃 L主要兀件符號說明】 10 12 14 20 22 24 26 30 72 74 76 功率積體電路 第一功率電晶 第二功率電晶 功率積體電路 第一功率電 弟二功率電 元件 驅動積體電 >及極 源極 閘極 汲極 體 體 曰曰 體 曰曰 路 84 源極 88閘極 90通孔 94通孔 98 局部連接部 1()α通孔 104通孔 110 類平面金屬層 110-1第一類平面部 11G-2第二類平面部 114通孔 12〇通孔 30 82 1354368 124 類平面金屬層 144 通孔 124-1 第一類平面部 150 通孔 124-2 第二類平面部 160 通孔 130 上金屬層 162 閘極 130-1 第一接觸部 163 源極 130-2 第二接觸部 164 汲極 130-3 第三接觸部 166 閘極 130-4 第四接觸部 167 汲極 130-N接觸部 168 源極 131 絕緣材料 171 類平面金屬層 134 絕緣層 172 通孔 140 通孔 180-1 ' 180-2........ 180-M 電晶體 182-1 > 182-2........ 182-P 電晶體 186-1 、186-2........ 186-Q 電晶體 188-1 、188-2 ........ 182-R 電晶體 200 第一接觸部 214 基部 204 基部 220 第三接觸部 202 翼部 236 連接結構 210 第二接觸部 242 第二金屬層/走線 212 翼部 244 介電層 31 1354368 252 阻焊劑/介電層 254 焊球/第一金屬層 250 第一金屬層/金屬裝配層 260 第一類平面接觸部 262 翼部 264 基部 270 第二類平面接觸部 272 翼部 274 基部 280 第三類平面接觸部 304 通孔 306 通孔 308 通孔 320 第一類平面導電部 246-1 ' 246-2 ' .......246-N 284-1 、284-2 ........ 284-8 310-1 、310-2........310-8 330-1 、330-2、……、330-8 340-1 ^ 340-2 ........ 340-16 360-1 、360-2 ........ 360-8 320' 第一類平面導電部 324 第二類平面導電部 326 第三類平面導電部 348 基板 350 金屬層/鐘通孔 354 金屬層 370 金屬層 374 介電層 375 通孔 376 金屬層 378 開口 400 類平面導電部 404 類平面導電部 406 類平面導電部
通孔 接觸部 通孔 類平面導電部 開口 鍍通孔 32 1354368
324' 第二類平面導電部 326' 第三類平面導電部 304'、 306' ' 308' 通孔 310-1' > 310-2'........310-8' 通孔 330-1' 、330-2'........ 330-8' 類平面導電部 340-1 丨 > 340-2'........ 340-16' 開口 410-1 、410-2........410-8 類平面導電部 412 第一外接觸部 462 導電臂 414 第二外接觸部 480 金屬層 418 中間接觸部 480-1 金屬層 419 接觸部 480-2 金屬層 420 金屬裝配層 484 電容器 422 第一外部接觸部 501 積體電路 424 第二外部接觸部 500-1 散熱器 430 接觸部 500-2 散熱器 440 解耦電容 502 基部 444 積體電路 504 .鰭片 450 第一導電板 509 散熱器帶 452 第二導電板 510 散熱器帶 456 絕緣材料 514 加強桿 460 導電臂 520 散熱器帶 連接結構 710 剛性加強材料 區域 714 反向通孔/裝配層 區域 800 積體電路 區域 810 引線框 區域 812 傳輸線/平面 反向通孔/裝配層 812-1 傳輸線/平面 剛性加強材料 812-2 傳輸線/平面 焊球 812-3 傳輸線/平面 連接結構 818 積體電路 接墊 820 引線框 連接結構 822 傳輸線/平面 區域 822-1 傳輸線/平面 區域 822-2 傳輸線/平面 區域 822-3 傳輸線/平面 剛性加強材料 822-4 傳輸線/平面 通孔/裝配層 822-5 傳輸線/平面 連接結構 840 引線框 區域 844-1 傳輸線/平面 區域 844-0傳輸線 區域 900 積體電路 區域 908 連接結構 34 1354368 910-1 傳輸線 912-4 傳輸線 910-2 傳輸線 951 積體電路 910-3 傳輸線 954-1 傳輸線/平面 912-1 傳輸線 954-2 傳輸線/平面 912-2 傳輸線 954-3 傳輸線/平面 912-3 傳輸線 960 電容器 Q1 ' Q2 電晶體 Qlb、 Q2b 電晶體 Q3、Q4 電晶體 Qlc、 Q2c 電晶體 Qla、 Q2a 電晶體 Qld、 Q2d 電晶體 L 串聯電感 Vss 參考電壓 C 並聯電容 Vx 輸出電壓 S 源極 VXa、 VXb 輸出電壓 D 汲極 VXc、 VXd 輸出電壓 Vdd 電源電壓

Claims (1)

  1. I354368 十、申請專利範圍·· L ~種將一第一積體電路連接到一第二積體電路的連接結構，复 包括： 一 一鋁芯’其具有限定在其中並彼此絕緣的第一、第_和第 三接觸部；以及 複數個第一、第二和第三反向通孔，設置於該第一、第二 和第三接觸部中相應之一側。 2. 如申請專利範圍第！項所述之連接結構，其中更包括複數個第 四、第五和第六反向通孔，其設置於該第一、第二和第三接觸 部中相應之相反侧。 3. 如申請專利範圍第！項所述之連接結構，其中更包括一剛性加 強材料，設置於該第-、第二和第三反向通孔之間。 4. -種包括中請專利範圍第1項所述之連接結構以及該第一和第 -積體電路的系統’其中該第—積體電路包括與該第一、第二 和第二反向通孔相連的第第二和第三接觸部，且其中該第 二積體電路包括與該細、第五和第六反向通孔相連的第四、 第五和第六接觸部。 36
TW094115682A 2004-01-26 2005-01-12 Interconnect structure with aluminum core TWI354368B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/765,474 US7265448B2 (en) 2004-01-26 2004-01-26 Interconnect structure for power transistors

Publications (2)

Publication Number Publication Date
TW200603386A TW200603386A (en) 2006-01-16
TWI354368B true TWI354368B (en) 2011-12-11

Family

ID=34750426

Family Applications (3)

Application Number Title Priority Date Filing Date
TW094115682A TWI354368B (en) 2004-01-26 2005-01-12 Interconnect structure with aluminum core
TW094115698A TWI354369B (en) 2004-01-26 2005-01-12 Interconnect structure with wings
TW094100907A TWI354367B (en) 2004-01-26 2005-01-12 Integrated circuits and interconnect structure for

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW094115698A TWI354369B (en) 2004-01-26 2005-01-12 Interconnect structure with wings
TW094100907A TWI354367B (en) 2004-01-26 2005-01-12 Integrated circuits and interconnect structure for

Country Status (6)

Country Link
US (2) US7265448B2 (zh)
EP (3) EP1727200B1 (zh)
JP (3) JP4596925B2 (zh)
CN (3) CN1805137A (zh)
HK (1) HK1090752A1 (zh)
TW (3) TWI354368B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851872B2 (en) 2003-10-22 2010-12-14 Marvell World Trade Ltd. Efficient transistor structure
US7960833B2 (en) 2003-10-22 2011-06-14 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
US7414275B2 (en) * 2005-06-24 2008-08-19 International Business Machines Corporation Multi-level interconnections for an integrated circuit chip
JP4424331B2 (ja) * 2005-08-01 2010-03-03 セイコーエプソン株式会社 静電アクチュエータ、液滴吐出ヘッド、液滴吐出ヘッドの駆動方法及び静電アクチュエータの製造方法
US20080187969A1 (en) * 2005-10-27 2008-08-07 Rosetta Inpharmatics Llc Nucleic acid amplification using non-random primers
US9147644B2 (en) 2008-02-26 2015-09-29 International Rectifier Corporation Semiconductor device and passive component integration in a semiconductor package
US8786072B2 (en) * 2007-02-27 2014-07-22 International Rectifier Corporation Semiconductor package
CN101652858A (zh) * 2007-03-15 2010-02-17 马维尔国际贸易有限公司 集成电路和集成电路的互连结构
KR100851065B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
JP2009111110A (ja) * 2007-10-30 2009-05-21 Nec Electronics Corp 半導体装置
JP4945619B2 (ja) * 2009-09-24 2012-06-06 株式会社東芝 半導体記憶装置
US8018027B2 (en) * 2009-10-30 2011-09-13 Murata Manufacturing Co., Ltd. Flip-bonded dual-substrate inductor, flip-bonded dual-substrate inductor, and integrated passive device including a flip-bonded dual-substrate inductor
US9583478B1 (en) * 2010-04-16 2017-02-28 Silego Technology, Inc. Lateral power MOSFET
JP2012019063A (ja) * 2010-07-08 2012-01-26 Renesas Electronics Corp 半導体装置
US8614488B2 (en) * 2010-12-08 2013-12-24 Ying-Nan Wen Chip package and method for forming the same
CN102543190B (zh) * 2010-12-28 2015-05-27 炬芯（珠海）科技有限公司 半导体装置、芯片及修改比特数据的方法
TWI469311B (zh) * 2011-04-29 2015-01-11 萬國半導體股份有限公司 聯合封裝的功率半導體元件
TWI469292B (zh) * 2011-07-26 2015-01-11 萬國半導體股份有限公司 應用雙層引線框架的堆疊式功率半導體裝置及其製備方法
US8853860B2 (en) * 2012-03-23 2014-10-07 Teledyne Scientific & Imaging, Llc Method and apparatus for reduced parasitics and improved multi-finger transistor thermal impedance
US8759956B2 (en) * 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
KR101420536B1 (ko) * 2012-12-14 2014-07-17 삼성전기주식회사 전력 모듈 패키지
US8884420B1 (en) * 2013-07-12 2014-11-11 Infineon Technologies Austria Ag Multichip device
DE102016203906A1 (de) * 2016-03-10 2017-09-28 Robert Bosch Gmbh Halbleiterbauelement, insbesondere Leistungstransistor
US9960231B2 (en) * 2016-06-17 2018-05-01 Qualcomm Incorporated Standard cell architecture for parasitic resistance reduction
JP6658441B2 (ja) * 2016-10-06 2020-03-04 三菱電機株式会社 半導体装置
US10283526B2 (en) * 2016-12-21 2019-05-07 Qualcomm Incorporated Standard cell circuits employing voltage rails electrically coupled to metal shunts for reducing or avoiding increases in voltage drop
US10236886B2 (en) 2016-12-28 2019-03-19 Qualcomm Incorporated Multiple via structure for high performance standard cells
US10249711B2 (en) * 2017-06-29 2019-04-02 Teledyne Scientific & Imaging, Llc FET with micro-scale device array
US11276624B2 (en) * 2019-12-17 2022-03-15 Infineon Technologies Austria Ag Semiconductor device power metallization layer with stress-relieving heat sink structure
US11508659B2 (en) * 2020-09-10 2022-11-22 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure in semiconductor device and method of forming the same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03248528A (ja) * 1990-02-27 1991-11-06 Nec Kansai Ltd 半導体装置の製造方法
US5323036A (en) * 1992-01-21 1994-06-21 Harris Corporation Power FET with gate segments covering drain regions disposed in a hexagonal pattern
JP3378334B2 (ja) * 1994-01-26 2003-02-17 株式会社東芝 半導体装置実装構造体
FR2748601B1 (fr) * 1996-05-07 1998-07-24 Sgs Thomson Microelectronics Procede de formation d'interconnexions dans un circuit integre
IL120514A (en) 1997-03-25 2000-08-31 P C B Ltd Electronic interconnect structure and method for manufacturing it
IL120866A0 (en) * 1997-05-20 1997-09-30 Micro Components Systems Ltd Process for producing an aluminum substrate
US6057171A (en) * 1997-09-25 2000-05-02 Frequency Technology, Inc. Methods for determining on-chip interconnect process parameters
JPH11111860A (ja) * 1997-10-06 1999-04-23 Mitsubishi Electric Corp 半導体装置
JP4015746B2 (ja) * 1997-10-30 2007-11-28 松下電器産業株式会社 半導体装置
US6178082B1 (en) * 1998-02-26 2001-01-23 International Business Machines Corporation High temperature, conductive thin film diffusion barrier for ceramic/metal systems
JP3671999B2 (ja) * 1998-02-27 2005-07-13 富士ゼロックス株式会社 半導体装置およびその製造方法ならびに半導体実装装置
JP3407020B2 (ja) * 1998-05-25 2003-05-19 Ｎｅｃエレクトロニクス株式会社 半導体装置
IL127256A (en) 1998-11-25 2002-09-12 Micro Components Ltd A device for packaging electronic components, a process for its manufacture and a pin device used in the process
JP4479015B2 (ja) * 1999-06-10 2010-06-09 パナソニック株式会社 コンデンサ内蔵キャリア基板およびその製造方法
JP4034477B2 (ja) * 1999-07-01 2008-01-16 株式会社日立製作所 インターポーザ及びその製造方法とそれを用いた回路モジュール
DE19958906A1 (de) 1999-12-07 2001-07-05 Infineon Technologies Ag Herstellung von integrierten Schaltungen
US6278264B1 (en) * 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator
JP4854845B2 (ja) * 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
US6486557B1 (en) * 2000-02-29 2002-11-26 International Business Machines Corporation Hybrid dielectric structure for improving the stiffness of back end of the line structures
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
JP2001339047A (ja) 2000-05-29 2001-12-07 Matsushita Electric Ind Co Ltd 半導体装置
AU2001273458A1 (en) * 2000-07-13 2002-01-30 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
JP2002289817A (ja) 2001-03-27 2002-10-04 Toshiba Corp 半導体集積回路装置及びその製造方法
US6426558B1 (en) * 2001-05-14 2002-07-30 International Business Machines Corporation Metallurgy for semiconductor devices
JP4124981B2 (ja) 2001-06-04 2008-07-23 株式会社ルネサステクノロジ 電力用半導体装置および電源回路
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
US6477034B1 (en) * 2001-10-03 2002-11-05 Intel Corporation Interposer substrate with low inductance capacitive paths
JP2003142623A (ja) * 2001-10-31 2003-05-16 Hitachi Ltd 配線基板とその製造方法，半導体装置並びに配線基板形成用のベース基板
JP3760857B2 (ja) * 2001-12-17 2006-03-29 松下電器産業株式会社 プリント配線板の製造方法
JP2003347727A (ja) * 2002-05-30 2003-12-05 Hitachi Ltd 配線基板および両面実装半導体製品
JP3708082B2 (ja) 2003-02-27 2005-10-19 株式会社ルネサステクノロジ 電力半導体装置
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2006093712A (ja) 2006-04-06
JP4596925B2 (ja) 2010-12-15
EP1727200A2 (en) 2006-11-29
EP1571708B1 (en) 2019-06-19
CN100440501C (zh) 2008-12-03
HK1090752A1 (en) 2006-12-29
CN1805138A (zh) 2006-07-19
JP5502255B2 (ja) 2014-05-28
EP1727199A2 (en) 2006-11-29
JP2006080540A (ja) 2006-03-23
CN100435330C (zh) 2008-11-19
TWI354369B (en) 2011-12-11
US7459381B2 (en) 2008-12-02
CN1805137A (zh) 2006-07-19
EP1571708A2 (en) 2005-09-07
US20060175709A1 (en) 2006-08-10
CN1649141A (zh) 2005-08-03
EP1727200A3 (en) 2006-12-13
EP1571708A3 (en) 2006-06-14
EP1727199A3 (en) 2006-12-13
TW200536106A (en) 2005-11-01
EP1727200B1 (en) 2020-04-15
US20050161706A1 (en) 2005-07-28
TW200603387A (en) 2006-01-16
TW200603386A (en) 2006-01-16
US7265448B2 (en) 2007-09-04
TWI354367B (en) 2011-12-11
JP2005210114A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
TWI354368B (en) Interconnect structure with aluminum core
US6836023B2 (en) Structure of integrated trace of chip package
US6969909B2 (en) Flip chip FET device
US8680676B1 (en) Semiconductor package with under bump metallization routing
US8942009B2 (en) Lead assembly for a flip-chip power switch
US7564124B2 (en) Semiconductor die package including stacked dice and heat sink structures
JP2004214646A (ja) 低損失・高密度アレイ相互接続
JP2005510878A (ja) マルチチップ・モジュール半導体装置
US7667316B2 (en) Semiconductor integrated circuit and method for manufacturing the same
TWI336122B (en) Semiconductor device and electron device having the same
US8878354B1 (en) Method and apparatus for supplying power to a system on a chip (SOC)
TW201603223A (zh) 於半導體裝置中形成為金屬線互連之凸塊連結
JP4237542B2 (ja) 半導体装置
TWI479634B (zh) 積體電路與用於此積體電路之互連結構
JPH0622997Y2 (ja) 絶縁物封止型半導体装置
US8148823B1 (en) Low loss package for electronic device
JP2001196749A (ja) 配線基板およびそれを用いた電子回路装置