JP2004535664A5

JP2004535664A5 -

Info

Publication number: JP2004535664A5
Application number: JP2002581571A
Authority: JP
Filing date: 2002-04-11
Publication date: 2005-12-22
Anticipated expiration: 2022-04-11

Claims

薄層部分を形成することが意図される層と基板との間の分離可能な界面を形成する工程を含む薄層形成方法であって、少なくとも第１の領域（Ｚ_１、Ｚ_１’）がゼロではない第１のレベルの機械的強度を有し、さらに第２の領域（Ｚ_２、Ｚ_２’）が前記第１のレベルの機械的強度よりも有意に大きな第２のレベルの機械的強度を有するように前記界面が形成され、前記第１の領域は前記第２の領域内に含まれることを特徴とする薄層形成方法。
周辺部が前記第２の領域に沿って延在する前記界面の全体又は一部を表す部分が分離されることを特徴とする、請求項１に記載の方法。
前記第２の領域が、前記第１の領域がコアを構成するウエハの周辺部を構成することを特徴とする、請求項１または２に記載の方法。
前記第１の領域が複数のフラグメントに分割され、各フラグメントは第２の領域によって取り囲まれることを特徴とする、請求項１から３のいずれか１項に記載の方法。
前記基板の表面と前記層の表面との間に前記界面が形成され、前記界面を形成する前記工程が、前記表面の少なくとも１つを加工する工程と、分子接着接合によって前記表面を他の表面に接合させる接合工程とを含むことを特徴とする、請求項１から４のいずれか１項に記載の方法。
前記界面を形成する前記工程が、前記基板の前記表面と前記層の前記表面との各々を加工する工程を含むことを特徴とする、請求項５に記載の方法。
前記表面を加工する工程が、前記第１の領域において前記表面の粗さを局所的に増大させる処理工程を含むことを特徴とする、請求項５または６に記載の方法。
前記処理工程が、前記第１の領域における前記表面を局所的に酸エッチングすることを含むことを特徴とする、請求項７に記載の方法。
前記酸エッチングがフッ化水素酸を使用して実施され、前記第２の領域における前記表面は、エッチング後には除去される窒化物などの層によって前記エッチングから保護されることを特徴とする、請求項８に記載の方法。
前記表面を加工する工程が、前記表面を全体的に粗面化させる工程と、より大きな接合力を得るために一部の粗さを増大させる工程とを含むことを特徴とする、請求項５または６に記載の方法。
化学研磨、機械的処理、または化学的機械的処理、あるいはドライエッチングによって一部の粗さを低下させることを特徴とする、請求項１０に記載の方法。
前記界面を形成する前記工程が、出発基板の埋め込み層を脆弱化させる工程を含み、それによって少なくとも前記第１の領域が前記第２の領域よりも弱くなり、前記埋め込み層は、前記層を形成する部分と前記基板を形成する部分との間にあることを特徴とする、請求項１から４のいずれか１項に記載の方法。
前記脆弱化させる工程が、少なくとも１種類の気体元素を注入する工程を含み、前記注入工程は、前記第１および第２の領域で別々に実施されることを特徴とする、請求項１２に記載の方法。
前記界面を形成する前記工程が、前記基板の表面層を多孔質にするよう適合させた処理工程を含み、前記処理工程は前記第１の領域が前記第２の領域よりも多孔質になるような方法で実施され、続いて、前記多孔質層の上部に前記層が形成される被覆工程が実施されることを特徴とする、請求項１から４のいずれか１項に記載の方法。
前記基板がシリコン製であり、前記処理工程がフッ化水素酸媒体中の電気分解を含むことを特徴とする、請求項１４に記載の方法。
前記界面を形成する前記工程に続いて、前記層を前記基板から分離する工程が実施されることを特徴とする、請求項１から１５のいずれか１項に記載の方法。
前記界面を形成する前記工程の後で、前記第２の領域（Ｚ_２’）が前記フラグメントの前記周辺部に沿って延在するように前記第１の領域（Ｚ_１’）と前記第２の領域（Ｚ_２’）とを含む前記層の少なくとも１つのフラグメントを切断する工程が続き、その後、前記基板と前記薄層のリフトオフが行われる分離工程が実施されることを特徴とする、請求項１６に記載の方法。
前記界面を形成する前記工程と、前記分離工程との間に、前記第２の領域を前記第１の領域に対して切断する工程が存在することを特徴とする、請求項１６または１７に記載の方法。
前記界面を形成する前記工程と、前記分離工程との間に、マイクロエレクトロニクス構成要素、光学的構成要素、または機械的構成要素の全体または一部を前記層中に形成する工程を含むことを特徴とする、請求項１６から１８のいずれか１項に記載の方法。
より高い機械的強度の前記第２の領域で取り囲まれた低機械強度の前記第１の領域と対面するように各構成要素が形成されることを特徴とする、請求項１９に記載の方法。
前記界面を形成する前記工程と、前記分離工程との間に、前記層を第２の基板（１６、１６’）に接合させる接合工程が存在することを特徴とする、請求項１６から２０のいずれか１項に記載の方法。
前記接合工程が分子接着接合を含むことを特徴とする、請求項１６に記載の方法。
前記接合工程が接着接合を含むことを特徴とする、請求項１６に記載の方法。
前記接着接合がＵＶ線によって硬化する接着剤を使用することを特徴とする、請求項２３に記載の方法。
前記分離工程が、酸エッチングと機械的応力の付与とによって実施されることを特徴とする、請求項１６から１９のいずれか１項に記載の方法。
前記層がシリコン製であることを特徴とする、請求項１から２０のいずれか１項に記載の方法。
基板上に層を有するアセンブリであって、少なくとも選択された第１の領域（Ｚ_１、Ｚ_１’）がゼロではない第１のレベルの機械的強度を有し、選択された第２の領域（Ｚ_２、Ｚ_２’）が前記第１のレベルよりも有意に大きな第２のレベルの機械的強度を有する分離可能な界面において、前記層（１３＋１４、１３’＋１４’、２３）が前記基板（１１＋１２、１１’＋１２’、２１）と連接し、前記第１の領域（Ｚ_１、Ｚ_１’）は前記第２の領域（Ｚ_２、Ｚ_２’）内に含まれるアセンブリ。
前記第２の領域が周辺部にあることを特徴とする、請求項２７に記載のアセンブリ。
前記第２の領域が、前記第１の領域がコアを構成するウエハの周辺部を構成することを特徴とする、請求項２７または２８に記載のアセンブリ。
前記第１の領域が複数のフラグメントに分割され、各フラグメントは第２の領域によって取り囲まれることを特徴とする、請求項２７または２８に記載のアセンブリ。
前記第２の領域がフラグメントの前記周辺部に沿って延在するように、前記層中で切断された前記フラグメントが前記第１の領域と前記第２の領域とを含むことを特徴とする、請求項２７または２８に記載のアセンブリ。
前記層が、マイクロエレクトロニクス構成要素、光学的構成要素、または機械的構成要素の全体または一部を含むことを特徴とする、請求項２７から３１のいずれか１項に記載のアセンブリ。
より高い機械的強度の前記第２の領域で取り囲まれた低機械強度の前記第１の領域と前記構成要素が対面することを特徴とする、請求項３２に記載のアセンブリ。
分子接着接合される前記基板の表面及び前記層の表面との間に前記界面が形成されることを特徴とする、請求項２７から３３のいずれか１項に記載のアセンブリ。
前記界面の少なくとも１つの表面が、前記第２の領域よりも前記第１の領域で大きな粗さを有することを特徴とする、請求項２７から３４のいずれか１項に記載のアセンブリ。
出発基板の埋め込み層によって前記界面が形成され、前記第１の領域は前記第２の領域よりも脆弱化されることを特徴とする、請求項２７から３３のいずれか１項に記載のアセンブリ。
前記層と前記基板との間の多孔質層によって前記界面が形成され、前記層が前記第１および第２の領域で異なる多孔度を有することを特徴とする、請求項２７から３３のいずれか１項に記載のアセンブリ。
前記層が第２の基板（１６、１６’）とさらに接合することを特徴とする、請求項２６から３７のいずれか１項に記載のアセンブリ。
前記第２の基板が分子接着接合されることを特徴とする、請求項３８に記載のアセンブリ。
前記第２の基板が接着接合されることを特徴とする、請求項３８に記載のアセンブリ。
前記接着接合がＵＶ線によって硬化する接着剤を使用することを特徴とする、請求項４０に記載のアセンブリ。
前記層がシリコン製であることを特徴とする、請求項２７から４１のいずれか１項に記載のアセンブリ。