JP2005532674A - エレメントを基板から基板へ移設する方法 - Google Patents

エレメントを基板から基板へ移設する方法 Download PDF

Info

Publication number
JP2005532674A
JP2005532674A JP2003579275A JP2003579275A JP2005532674A JP 2005532674 A JP2005532674 A JP 2005532674A JP 2003579275 A JP2003579275 A JP 2003579275A JP 2003579275 A JP2003579275 A JP 2003579275A JP 2005532674 A JP2005532674 A JP 2005532674A
Authority
JP
Japan
Prior art keywords
substrate
transferred
adhesive layer
adhesive
handle substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003579275A
Other languages
English (en)
Inventor
アスパール、ベルナルド
レイザック、オリビエ
フォーネル、フランク
Original Assignee
コミツサリア タ レネルジー アトミーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミツサリア タ レネルジー アトミーク filed Critical コミツサリア タ レネルジー アトミーク
Publication of JP2005532674A publication Critical patent/JP2005532674A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Abstract

本発明は、少なくとも1つのエレメントをドナー基板からターゲット基板(40)へ移設する方法に関する。本発明によれば、移設するエレメントは、接着力を劣化させることができる接着剤層(32)を介してハンドル基板(30)と一体化されており、接着剤層の劣化処理は移設するエレメントを解放する工程中に実行される。
コンポーネントの移設に適用される。

Description

本発明は、物質またはコンポーネントの層などの少なくとも1つのエレメントをドナー基板からターゲット基板へ移設する方法に関するものである。より詳細には、本発明はハンドル基板と称される中間基板を用いる移設方法に関する。
本発明は、III−V型半導体やシリコンと適合する複合構造体の製造に適用される。他の適用例は、薄膜基板の製造や、あらゆる種類の支持体、特にプラスチック材料製小型プレートへのコンポーネントの移設に見出される。
基板から基板へ薄膜を移設する技法はそれ自体よく知られている。例として、その参照を本項の巻末に挙げる特許文献1から3、非特許文献1までの文献を参考にすることができる。
薄膜などの脆いエレメントの移設技法は通常、移設処理中において薄膜の支持を保証するハンドル基板(非特許文献1)を利用する。ハンドル基板は最初ドナー基板、より詳細には、ドナー基板の移設対象部位に固着させられる。例えば、それは薄膜であってもよい。次いでこの部位はドナー基板から分離されターゲット基板に固着させられる。最後にそれはハンドル基板から解放される。
ターゲット基板に移される前に、移設する部位はハンドル基板と一体化されて種々の処理にかけられることができる。
上述の移設方法では、移設する部位をハンドル基板に固着させる手段を選択するのが難しい。固着手段は特に、移設する部位の処理により課せられる応力に十分抵抗できるほど強靭でなければならない。それらは移設する部位がハンドル基板から分離される際に打ち負かされるために十分な程弱くある必要もある。接着耐力と可逆性の要請は拮抗するものであり、妥協の難しさが内在する。
劈開できるハンドル基板を用いて、あるいはハンドル基板を摩削により除去することによる解決策が想定された。しかし、これらの解決策は複雑であり、移設するエレメントにかかる応力を増加させる。
仏国特許第2809867号 仏国特許第2781925号 仏国特許第2796491号 T.ハマグシ(T.Hamagushi)他 国際電子デバイス会議(International Electron Devices Meeting, IEDM)1985 (p.688−691)
本発明の目的は、上述した問題点と制約がない方法を提供することにある。
その特別な目的は、移設するエレメントとハンドル基板の間の堅固な接着と、ハンドル基板からの最終的な取り外しのための可逆的な接着という両方の要求を満たすことができる方法を提案することである。
別の目的は、工業生産に適合した、簡易的で安価な方法を提案することである。
これらの目的を達成するため、本発明は、より詳細には、ドナー基板からの少なくとも1つのエレメントをターゲット基板へ移設する方法という目的を有し、移設するエレメントは、劣化することができる接着剤を介してハンドル基板と一体化され、接着剤層の劣化は、移設するエレメントを解放するために実行される。本発明に係わる方法は以下の連続工程、すなわち、
a)ドナー基板から移設するエレメントを接着剤層を介してハンドル支持体に接着する工程と、
b)ドナー基板および/または移設するエレメントの処理工程と、
c)接着剤層を劣化させる工程と、
d)移設するエレメントをターゲット基板に置換する工程と、
e)移設するエレメントとハンドル基板を引き離す工程と、
を備えている。
以下の記述では単一の移設エレメントについて言及する。しかし、単一のまたはいくつかのハンドル基板によって、複数のエレメントを移設できることに留意されたい。
本発明の意味範囲の中で、移設するエレメントに対して破壊的でない手段で、接着剤層を、劣化させていいときに劣化させることができるという点を考慮してもよい。
本発明による方法により移設することができるエレメントには、材料の層、層の部位、コンポーネント、コンポーネントの部位、および、より一般的には、マイクロエレクトロニクス、マイクロメカニクスまたは集積光学の技法を用いた任意のエレメントが含まれる。
劣化とは、接着剤の、その機械的固着を、将来の引き離しに適合させて調整する、あらゆる物理的または化学的調整を意味する。
上述したように、接着工程は、接着剤層を必要とすることを強調しておかなければならない。したがって、それはあらゆる直接分子接着を除外する。使用する接着剤は、エポキシ系接着剤、紫外線照射硬化型接着剤、ポリマーベース接着剤、またはワックスベース接着剤から選択することができる。
ハンドル支持体に移設するエレメントの接着工程に先立って、このエレメントをドナー基板上で製造してもよい。さらに、ドナー基板に、移設するエレメントの分離を助長する加工を行うか、あるいは別途、制御されたエネルギーの界面を得るために、ドナー基板と移設するエレメントとの間の界面の加工を行うことを先に行ってもよい。基板に、エッチング加工されたバリア層を配設してもよい。
一例として、ドナー基板にイオンを埋め込むことにより、脆くした区画を形成することができる。この区画を、移設するエレメントを分離するための劈開のために後で用いることができる。劈開は、ドナー基板を薄くする働きもある。劈開するために脆くした区画を形成する技法は当業者に知られている。別の方法として、移設するエレメントを得るために除去することができる、埋め込み犠牲層をドナー基板に配設してもよい。
工程b)実行中、および、ハンドル基板の存在によって、例えば、次の操作のうち1つあるいはいくつかを実行することができる:
−ドナー基板の薄層化
−移設する層のドナー基板からの分離
−ドナー基板の切り出し
−移設するエレメントの切り出し
−移設するエレメントの薄層化
−移設するエレメントと、ドナー基板の残りの部位の分離
−移設するエレメントの移設面の処理。
移設するエレメントを含んだ層の、ドナー基板からの分離、あるいは、ドナー基板の残りの部位とともにある移設するエレメントからの分離は、脆くした区画が上記に示した方式で加工されていたならば、そのような区画において劈開または引裂を行ってなされることができる。例えばノコギリで切り出すことにより分離してもよい。より簡単な方法としては、ドナー基板、あるいは移設するエレメントの部位自体を切り出す、あるいは薄層化してもよい。薄層化は例えば、研磨または摩削による薄層化でもよい。摩削は機械的および/または化学的摩削でよい。
移設するエレメントの開放面に対する垂直な切り出しを、移設するエレメントのコンポーネントの境界線を切り離す、あるいは規定するために用いることもできる。切り出しから生じた溝または側面を、接着剤層の劣化処理を促進させるために後で用いることができる。
採用される処理は、移設するエレメントをハンドル基板に接着した後で行うことが好ましい。そうすればハンドル基板はエレメントを堅固にし、さらに、必要であれば粘着を維持することを可能にする。最低限でも、処理により引き起こされる応力に耐えるに十分な機械的耐性を付与する。移設するエレメントのいかなる切り出しも、移設するいくつかの小エレメントの境界線を規定するためにハンドル基板まで延長してもよいことに留意されたい。その場合エレメントはそれぞれ、最初のハンドル基板を切り出して得た、それに適合した寸法のハンドル基板と対応付けられる。
移設するエレメントのターゲット基板上への置換および接着剤層の劣化処理は任意の順番で行ってもよい。とはいえ、接着剤の劣化処理により、予想外の早過ぎる分離が発生し得るので、エレメントをターゲット基板に移動してこの基板と一体化させることを先に行うことが好ましい。
接着剤層の劣化処理は、使用する接着剤の種類に応じて、化学処理および/または照射処理および/またはプラズマ処理および/または熱処理にかけることにより始動することができる。
紫外線により助長された化学処理は、例えば、UV−O式(UVを用いてオゾンを得る)の処理である。照射による接着劣化処理のためには、ハンドル基板はその照射に対して透明な材料で出来ていることが有利である。そうすれば、照射をハンドル基板を通して接着剤層にかけることができる。
同様に、劣化処理を化学的手段で行う場合、化学薬品を添加する経路をハンドル基板に設けると有利である。この経路は支持基板の開放面から、接着剤層に接する面までわたっている。
接着剤層の劣化処理は層を脆くする。それでも、上述したように、接着剤層の劣化処理は、移設するエレメントとハンドル基板の引き離しを招かない、あるいは、少なくとも招く必要はない。
移設するエレメントのターゲット基板上への置換には、エレメントをこの基板と接着接触するように配置することが含まれる。この配置もまた、接着剤の介在層を用いた接着法からなっていてもよい。しかし、直接分子接着によりアセンブリを得てもよい。後者の場合、移設するエレメントの開放面を、滑らかで親水性のある特性を持たせるように、適切な方式で処理および洗浄する。
置換後、移設するエレメントをハンドル基板へ結合させている接着剤層を劣化処理してから、ハンドル基板の取り外しを行う。劣化処理工程の途中で取り外しを行ってもよい。取り外しを、牽引、圧力、剪断、剥離、または曲げ応力、またはこれらの応力の任意の組合せで行ってよく、または、これらに補助されてもよい。流体噴射をかける、および/または移設するエレメントとハンドル基板との間に先細りになった物体を使用あるいは差し込むか、または処理済ならばハンドル基板を通して差し込んでもよい。ハンドル基板をターゲット基板上に置換中にコンポーネントをハンドル基板から分離してもよい。これは例えば、ハンドル基板に孔をあける穿孔装置を用いたときの例である。
本発明の別の変形例は、ハンドル基板を支持体上に置換する前にコンポーネントをハンドル基板から分離することからなる。この場合、マニピュレータ(例えば真空マイクロピペット)を用いてエレメントを担持する。
エレメントの移設は包括的でもよいし選択的でもよい。基板全体を移設することによりなっていてもよい。エレメントのアセンブリに対して、ハンドル基板への接着操作と処理を包括的に行ってもよい。エレメントの置換、次に分離をエレメントの小アセンブリ単位で行ってもよい。次いでエレメントの各サブアセンブリに対してこれら後者の操作を繰り返す。ある特定の用途では、コンポーネントを1つづつ移設してもよい。
他の特徴と利点は、添付図面の図を参照した以下の記述から明らかとなる。この記述は純粋に例示的および限定されない例として示したものである。
以下の記述において、異なる図面での同じ、同様な、あるいは等しい部分は、図面間の関係を助長するために同一の参照番号を付している。さらに、図面を明確にするために、エレメントは統一縮尺で示してはいない。
図1は、コンポーネント12が形成されたドナー基板10を示す。後者は、基板の面14と同一平面上にある。図示の例では、ドナー基板10は全一材の基板である。しかし、ドナー基板をシリコン・オン・インシュレータ(SOI)または他種の複合材料製の基板と置き換えてもよい。
参照番号16は、ガス種類のイオンの埋め込みにより基板上に形成してもよい脆い区画を示す。埋め込みにより脆い区画を形成することにより構成される技法は当業者にはよく知られているのでここで詳細には記述しない。この脆い区画を、そのエネルギーを制御できる接着界面に対応させてもよい。脆い区画16は、コンポーネント12を含んだ基板上層部18と、コンポーネントのない残りの同一材の部位20との境界線を規定する。
図2は、基板10のハンドル基板とのアセンブリを示す。このアセンブリは、接着剤の中間層32を用いて接着することにより製造される。例えば、接着剤は紫外線照射による活性化により重合させることができるシアノアクリレート種類の接着剤である。そのため、記述の例においてハンドル基板30は照射に対して透明なガラス製である。シアノアクリレート接着剤は、旋回子を用いて特に均質な層で溶着できる点に利点がある。さらに、該接着剤の光重合特性のため、アセンブリは圧力の印加を一切必要としない。
シアノアクリレート接着剤を、ワックスまたは樹脂(durimide)またはマイクロエレクトロニクスのリソグラフィーに用いられる種類の樹脂またはあらゆる他の劣化処理できる接着剤と置き換えてもよい。
ハンドル基板30の厚みと性質は、良好な剛性を確保し、コンポーネント12を保護するように選択される。この厚みは、取り扱いの容易さのためにも十分なものである。
図3は、ドナー基板10の薄層化処理を示す。薄層化処理は、同一材の部位20を分離するために、脆くした区画に沿って基板を劈開することを含む。上層部18も摩削による薄層化を受ける。小矢印で示す摩削は、上層部18の開放された面、つまり、接着剤層32と接しているのと反対側の面に行われる。別の薄層化手段は、例えば機械的研磨、または矯正、またはさらに化学薬品による腐食により基板を消耗させる。
この処理の最中、上層部18とコンポーネント12は、かなり薄くなっていたとしても破壊されない。実際それらはハンドル基板30でしっかりと支えられている。薄層化された上層部18とコンポーネントは、本発明中の意味において、移設するエレメントを構成している。
図4でも、溝19を作成して上層部18を切り出すことを含んだ追加処理を示す。溝19は層18を断ち切りコンポーネントを区別することを可能にする。
図4は、接着剤層32の劣化処理をも示す。300℃程度の温度での熱処理、または、O等のガス様の薬剤を併用した、あるいは併用しない紫外線UV処理は、接着剤層32の抵抗力の50%以上の低減を促進する。劣化は、接着剤層を液状溶媒(アセトン、トリクロロエチレン)の化学作用、ガス様の溶媒またはエッチング剤、さらには、例えばCO等の超臨界流体作用にかけて誘発することもできる。化学作用を小矢印で示す。このように、溝19は接着層32への卓越した接近を提供する。破線で示す経路34を、この基板の開放面から溶媒を塗布するために配設してもよい。移設するエレメントとターゲット基板との間に後で確立される粘着力よりも低い粘着力になるまで、劣化処理を継続することが好ましい。
図5は、移設するエレメントのターゲット基板40上への置換を示す。ターゲット基板40は軟質基板でもよく剛性基板でもよい。一例として、ターゲット基板はプラスチック材料製のチップカードからなっていてもよい。
移設するエレメントの置換は接着剤の使用、または、例示のように直接分子接着の使用を包含していてよい。この場合、層18の開放面を、直接粘着を助長するため、まず化学洗浄、研磨あるいは乾燥活性化にかけることができる。これらの操作は溝19の形成の前あるいは後に実行することができる。
ターゲット基板への置換の後、ハンドル基板30の分離が実行される。矢印Fは、ハンドル基板30上へ、ターゲット基板40に相対して印加される引裂応力を示す。接着剤層32は既に劣化処理されているので、その粘着力は移設するエレメントとターゲット基板との間に存在している粘着力よりもほぼ低い。このように、引裂は接着剤層32に沿って起こる。参照符号Lは、接着剤層32の高さに、あるいは処理済のハンドルを貫通する穿孔装置の高さに差し込まれるブレードを示す。必要ならば、これで移設するエレメントとターゲット基板との間の粘着界面に印加される応力を軽減することができる。
図6は、ハンドル基板を引裂して取り除いた後に得られる構造体を示す。補足洗浄処理により、コンポーネント上の接着剤の残留分があれば取り除くことが出来る。図6のデバイスも処理の対象となり得る。電子コンポーネントが関与している場合は、最後にコンポーネントに接触子を配設することができる。
図5と図6ではコンポーネント12の包括的な移設を例示しているが、より少数個のコンポーネントをターゲット基板40に粘着させるようにして選択的な移設を想定することも可能である。ドナー基板を包括的に(コンポーネントの高さまで)薄層化したあと、個々の物体を得るようなやり方でエレメントをハンドルとともに切り出す。次いで接着剤を劣化処理する(変形例は、切り出し前に接着剤を劣化処理することにより構成される)。この後、その個々の物体を標準ツールで処理し、個々の最終支持体上に置換することができる。次に、各移設された物体のハンドル側が分離される。このように、コンポーネントの連続的な解放には、置換および引裂のいくつかの操作が想定される。
このように、この方法は、接着剤層を劣化処理(これを第1の接着処理と呼ぶことができる)してから移設するエレメントのターゲット基板上へ置換する(これを第2の接着処理と呼ぶことができる)ことを意味する。この操作方法はいくつかの点において有利である。
第1に、劣化処理工程(熱処理、化学処理、照射処理等)は第2の接着処理より前に行われるので、第2の接着処理がそれにより破損されることがない。であるから、第2の接着処理方法の選択が自在である。特に、第2の接着手段は、第1の接着の劣化処理用に選択された劣化処理手段に対して敏感である可能性がある(局所化手段で劣化処理された第1の接着層の高さで分離すること、例えば、第2の接着処理を破壊しない機構、が選択された場合)。
さらに、第2の接着処理が分子接着であった場合、この接着処理を熱処理によって強化しなければならない。この処理の前に第1の接着区画が劣化処理されていない場合、第1の接着区画自体も前記熱処理で強化されて、もはや劣化処理できないような閾値まで達してしまう可能性がある。であるから、第1の接着処理の劣化を第2の接着処理の前に実行することが重要である。
移設するエレメントを含んだドナー基板の簡易断面略図である。 図1のドナー基板とハンドル基板を含んだ構造体の簡易断面略図である。 図2の構造体の簡易断面略図であり、処理と劣化の工程を示す。 図2の構造体の簡易断面略図であり、処理と劣化の工程を示す。 図4の構造体とターゲット基板を組み立てて得られた新たな構造体の簡易断面略図である。矢印Fはその分離を示す。 図5の構造体の、ハンドル基板を取り除いた後の簡易断面略図である。
符号の説明
10 ドナー基板
12 エレメント
14 面
16 脆い区画
18 材料層
19 溝
20 同一材の部位
30 ハンドル基板
32 接着剤層
34 接触経路
40 ターゲット基板

Claims (8)

  1. 少なくとも1つのエレメント(12)をドナー基板(10)からターゲット基板(40)へ移設する方法であって、移設するエレメントは、接着力を劣化させることができる接着剤層(32)を介してハンドル基板(30)と一体化されており、接着剤層(32)の劣化処理は移設するエレメント(12)を解放するために実行され、該方法が以下の連続工程、すなわち
    a)ドナー基板(10)から移設するエレメント(12)を接着剤層(32)を介してハンドル基板(30)上に接着する工程と、
    b)ドナー基板(10)を薄層化する工程と、
    c)接着剤層(32)の接着力を劣化させる工程と、
    d)移設するエレメント(12)をターゲット基板(40)に置換する工程と、
    e)移設するエレメントとハンドル基板を分離する工程と、
    を備えたことを特徴とする方法。
  2. 使用される接着剤が、エポキシ系接着剤、紫外線照射硬化型接着剤、ポリマーベース接着剤またはワックスベース接着剤から選択される特許請求の範囲第1項に記載の方法。
  3. 接着剤層の劣化処理が、化学処理、熱処理、照射処理および/またはプラズマ処理にかけることにより実行される特許請求の範囲第1項に記載の方法。
  4. 材料層(18)を移設するために実行され、材料層(18)を薄層化する工程を備え、該薄層化は該材料層(18)がハンドル基板(30)と一体化されているときで接着剤層の劣化処理より前に実行される特許請求の範囲第1項に記載の方法。
  5. 該材料層(18)を、該層がハンドル基板と一体化されているとき切開する特許請求の範囲第4項に記載の方法。
  6. ハンドル基板(30)が、接着剤層と接触させることができるハンドル基板の面への接触経路(34)とともに用いられる特許請求の範囲第1項に記載の方法。
  7. 段階a)およびb)はコンポーネントのアセンブリに対して包括的に実行され、段階c)およびd)はコンポーネントのサブアセンブリに対して繰り返される、コンポーネントの選択的な移設のための特許請求の範囲第1項に記載の方法。
  8. 分離工程が、牽引力、圧力、剪断力、剥離力、曲げ応力、またはこれらの力の任意の組合せの印加、および/または流体噴出の施用、および/または先細になった物体の差し込みを含む特許請求の範囲第1項に記載の方法。
JP2003579275A 2002-03-25 2003-03-21 エレメントを基板から基板へ移設する方法 Pending JP2005532674A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0203693A FR2837620B1 (fr) 2002-03-25 2002-03-25 Procede de transfert d'elements de substrat a substrat
PCT/FR2003/000905 WO2003081664A2 (fr) 2002-03-25 2003-03-21 Procede de transfert d'elements de substrat a substrat

Publications (1)

Publication Number Publication Date
JP2005532674A true JP2005532674A (ja) 2005-10-27

Family

ID=27799237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003579275A Pending JP2005532674A (ja) 2002-03-25 2003-03-21 エレメントを基板から基板へ移設する方法

Country Status (5)

Country Link
US (1) US20050178495A1 (ja)
EP (1) EP1493181A2 (ja)
JP (1) JP2005532674A (ja)
FR (1) FR2837620B1 (ja)
WO (1) WO2003081664A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300490A (ja) * 2007-05-30 2008-12-11 Tokyo Ohka Kogyo Co Ltd 剥がし装置、接着剤の溶解方法、及び剥離方法
JP2012134231A (ja) * 2010-12-20 2012-07-12 Disco Abrasive Syst Ltd 積層デバイスの製造方法及び積層デバイス

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2842647B1 (fr) * 2002-07-17 2004-09-17 Soitec Silicon On Insulator Procede de transfert de couche
FR2850390B1 (fr) 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
US7122095B2 (en) 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
JP4610982B2 (ja) * 2003-11-11 2011-01-12 シャープ株式会社 半導体装置の製造方法
FR2866982B1 (fr) * 2004-02-27 2008-05-09 Soitec Silicon On Insulator Procede de fabrication de composants electroniques
EP1571705A3 (fr) 2004-03-01 2006-01-04 S.O.I.Tec Silicon on Insulator Technologies Réalisation d'une entité en matériau semiconducteur sur substrat
FR2866983B1 (fr) * 2004-03-01 2006-05-26 Soitec Silicon On Insulator Realisation d'une entite en materiau semiconducteur sur substrat
DE102004048202B4 (de) * 2004-09-30 2008-05-21 Infineon Technologies Ag Verfahren zur Vereinzelung von oberflächenmontierbaren Halbleiterbauteilen und zur Bestückung derselben mit Außenkontakten
FR2877142B1 (fr) * 2004-10-21 2007-05-11 Commissariat Energie Atomique Procede de transfert d'au moins un objet de taille micrometrique ou millimetrique au moyen d'une poignee en polymere.
FR2895562B1 (fr) 2005-12-27 2008-03-28 Commissariat Energie Atomique Procede de relaxation d'une couche mince contrainte
JP2007251080A (ja) * 2006-03-20 2007-09-27 Fujifilm Corp プラスチック基板の固定方法、回路基板およびその製造方法
US7520951B1 (en) 2008-04-17 2009-04-21 International Business Machines (Ibm) Corporation Method of transferring nanoparticles to a surface
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit
FR2947380B1 (fr) 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
JP5590837B2 (ja) * 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
EP2339614A1 (en) * 2009-12-22 2011-06-29 Imec Method for stacking semiconductor chips
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
DE102014014422A1 (de) 2014-09-29 2016-03-31 Siltectra Gmbh Kombiniertes Waferherstellungsverfahren mit einer Löcher aufweisenden Aufnahmeschicht
FR3137491A1 (fr) * 2022-06-30 2024-01-05 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de fabrication d’une structure pavée
FR3140707A1 (fr) * 2022-10-06 2024-04-12 Soitec Procede de fabrication d’une structure composite comprenant des paves

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897389A (ja) * 1994-09-22 1996-04-12 Commiss Energ Atom 基板上に半導体薄膜を有する構造の製造方法
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置,アクティブマトリクス基板、液晶表示装置および電子機器
JP2000153420A (ja) * 1998-07-30 2000-06-06 Commiss Energ Atom エレメントの移動方法
FR2796491A1 (fr) * 1999-07-12 2001-01-19 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618739A (en) * 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5455202A (en) * 1993-01-19 1995-10-03 Hughes Aircraft Company Method of making a microelectric device using an alternate substrate
US5591678A (en) * 1993-01-19 1997-01-07 He Holdings, Inc. Process of manufacturing a microelectric device using a removable support substrate and etch-stop
EP1041624A1 (en) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
JP2002075915A (ja) * 2000-08-25 2002-03-15 Canon Inc 試料の分離装置及び分離方法
US6638835B2 (en) * 2001-12-11 2003-10-28 Intel Corporation Method for bonding and debonding films using a high-temperature polymer
FR2842650B1 (fr) * 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897389A (ja) * 1994-09-22 1996-04-12 Commiss Energ Atom 基板上に半導体薄膜を有する構造の製造方法
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置,アクティブマトリクス基板、液晶表示装置および電子機器
JP2000153420A (ja) * 1998-07-30 2000-06-06 Commiss Energ Atom エレメントの移動方法
FR2796491A1 (fr) * 1999-07-12 2001-01-19 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300490A (ja) * 2007-05-30 2008-12-11 Tokyo Ohka Kogyo Co Ltd 剥がし装置、接着剤の溶解方法、及び剥離方法
JP2012134231A (ja) * 2010-12-20 2012-07-12 Disco Abrasive Syst Ltd 積層デバイスの製造方法及び積層デバイス

Also Published As

Publication number Publication date
WO2003081664A2 (fr) 2003-10-02
FR2837620B1 (fr) 2005-04-29
US20050178495A1 (en) 2005-08-18
EP1493181A2 (fr) 2005-01-05
WO2003081664A3 (fr) 2004-04-01
FR2837620A1 (fr) 2003-09-26

Similar Documents

Publication Publication Date Title
JP2005532674A (ja) エレメントを基板から基板へ移設する方法
EP1301432B1 (en) Method of fabricating devices incorporating microelectromechanical systems using uv curable tapes
US7285437B2 (en) Method of separating MEMS devices from a composite structure
US7060590B2 (en) Layer transfer method
EP1304728B1 (en) Semiconductor substrate jig and method of manufacturing a semiconductor device
AU2001254522A1 (en) Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes
JP4249490B2 (ja) 少なくとも一つの要素を初期支持体から最終支持体まで選択的に移送する方法
US10093086B2 (en) Method for separating at least two substrates along a selected interface
JP2011523779A (ja) 混合トリミング方法
WO2008047732A1 (fr) Dispositif de serrage stationnaire, procédé de saisie de puce et appareil de saisie de puce
KR20030093359A (ko) 박막 및 그 제조방법
JP2005005708A (ja) 異質構造の製造方法
JP5165830B2 (ja) 接合によって積層構造を形成しているウェハを分離するための方法
JP4234630B2 (ja) 貫通構造を有する薄膜化回路基板の製造方法と保護用粘着テープ
JP2005303158A (ja) デバイスの形成方法
US7566574B2 (en) Method of performing a double-sided process
JP4740590B2 (ja) 層転写方法
JP4586156B2 (ja) 層移載方法
US7063993B1 (en) Method of fabricating devices incorporating microelectromechanical systems using at least one UV curable tape
JP5845775B2 (ja) 薄膜個片の接合方法
JP2005243910A (ja) 半導体チップの製造方法
JP2004356378A (ja) 脆質部材の剥離方法
US20100032085A1 (en) Method for producing self-supporting membranes
JP2005072349A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060217

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100608