JP2004502267A - アクセス待ち時間が均一な高速ｄｒａｍアーキテクチャ - Google Patents

アクセス待ち時間が均一な高速ｄｒａｍアーキテクチャ Download PDF

Info

Publication number
JP2004502267A
JP2004502267A JP2002508799A JP2002508799A JP2004502267A JP 2004502267 A JP2004502267 A JP 2004502267A JP 2002508799 A JP2002508799 A JP 2002508799A JP 2002508799 A JP2002508799 A JP 2002508799A JP 2004502267 A JP2004502267 A JP 2004502267A
Authority
JP
Japan
Prior art keywords
memory
read
bit line
write
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002508799A
Other languages
English (en)
Inventor
デーモン，ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosaid Technologies Inc
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CA002313954A external-priority patent/CA2313954A1/en
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of JP2004502267A publication Critical patent/JP2004502267A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

ダイナミックランダムアクセスメモリ（ＤＲＡＭ）は、読出、書込、およびリフレッシュ動作を行なう。ＤＲＡＭは複数のサブアレイを含み、サブアレイの各々は複数のメモリセルを有し、メモリセルの各々は相補ビット線対およびワード線に結合されている。ＤＲＡＭはさらに、ワード線のうちの選択された１つをアサートするためのワード線イネーブルデバイスと、ビット線対のうちの選択された１つをアサートするための列選択デバイスとを含む。ワード線タイミングパルスに応答して、ワード線イネーブルデバイスと、列選択デバイスと、読出、書込、およびリフレッシュ動作とを制御するために、タイミング回路が提供される。読出、書込、およびリフレッシュ動作は同じ時間量で行なわれる。

Description

【０００１】
この発明は一般に高速ＤＲＡＭアーキテクチャに関し、特に読出、書込、およびリフレッシュ動作のタイミングに関する。
【０００２】
【発明の背景】
従来より、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスの商品の設計は、より高いメモリ性能の達成よりも、高い集合体ビット密度による低い１ビット当りのコストの達成に焦点が当てられている。この理由は、２次元のメモリアレイのセル容量がスケーリングで２次的に増加するのに対し、ビット線センスアンプ、ワード線ドライバ、行アドレス（またはｘ−アドレス）デコーダ、および列アドレス（またはｙ−アドレス）デコーダのオーバーヘッド区域はスケーリングで一時的に増加するためである。したがって、メモリ密度に焦点を当てた設計重視により、設計されているＤＲＡＭ商品は、セル読出、ビット線感知、セル復元、およびビット線等化とプリチャージを行なうために必要な時間に対して非常に有害な影響を与えるにもかかわらず、実用的にできるだけ大きなサブアレイを有するようになってきている。その結果、スタティックランダムアクセスメモリ（ＳＲＡＭ）と比べて比較的低い従来のＤＲＡＭアーキテクチャの性能は一般にその使用を、性能は副次的な大容量、高密度用途、コストに敏感な用途に限定している。
【０００３】
さらに、従来のＤＲＡＭアーキテクチャは、アドレスの行および列構成要素間のアドレス線を多重化することによって、メモリデバイス上の信号ピンの数を最小限に抑える。その結果、ＤＲＡＭアレイ構成の２次元の性質は常に、メモリ制御または論理とＤＲＡＭメモリデバイスとのインターフェイスの固有部分となってきた。
【０００４】
ＳＤＲＡＭ、ダイレクトＲＡＭＢＵＳ、およびダブルデータレート（ＤＤＲ）ＳＤＲＡＭなどの同期インターフェイスＤＲＡＭ技術の出現は、高速ページモード（ＦＰＭ）および拡張データ出力（ＥＤＯ）などの非同期インターフェイスＤＲＡＭ技術の別個の行および列制御信号を、符号化されたコマンドに置換えた。しかし、以前のアーキテクチャの従来の２次元論理アドレッシング構成は保持されてきた。
【０００５】
大きなセルアレイの使用による遅い行アクセス動作の待ち時間とサイクルタイム衝撃とを最小限に抑えることによってＤＲＡＭ性能を高めようとする初期の試みは、２つの異なるクラスのメモリ動作の作成をもたらしたが、それらは双方とも業界では周知である。第１のクラスはバンクアクセスを含む。バンクアクセスは行オープンコマンドで構成され、それに列アクセスが続く。図１ａを参照すると、バンクアクセスのタイミング図が示されている。第２のクラスはページアクセスを含む。ページアクセスは、前の行オープンコマンドまたはバンクアクセスコマンドによって開いたままの行への列アクセスで構成される。その結果、ページアクセスは通常、バンクアクセスよりも速い。図１ｂを参照すると、ページアクセスのタイミング図が示されている。平均待ち時間を減少させるページアクセスの効力は、多くの計算および通信用途のメモリアクセスパターンでの統計的な空間局所性による。つまり、連続するメモリアクセスが同じ行を対象とする見込みは強い。
【０００６】
そのようなデュアルメモリアクセスクラス方式のさらなる改良は、各メモリデバイスを２つまたはそれ以上のバンクと呼ばれる等しい大きさの領域に明確に分割するＤＲＡＭアーキテクチャの作成である。このアーキテクチャ向上の意図は、一方のバンクが行オープンまたはクローズ動作に関わっている間に、他方のバンクへのメモリアクセスのオーバーラップを許可することによって、行アクセスのオーバーヘッドを部分的に減少させることにある。マルチバンクアーキテクチャを実現するシステムは業界では周知であり、図２ａでは数字２００によって一般に示される。そのようなシステムのタイミング図を図２ｂに示す。
【０００７】
これらの方式すべてについての根本的な問題は、大きなＤＲＡＭアレイに関連する遅い行アクセスを部分的に補償するために、２クラスのメモリアクセスのシステムが保持されることである。デジタル信号プロセッサなどの多くのリアルタイム用途は、最悪の場合のメモリ性能によって制限される。これらのシステムは、メモリアクセスタイミングにおける差を、連続するアクセスの特定のアドレスパターンの関数として許容することができない。性能が最適化された埋込み型ＤＲＡＭマクロブロック設計でさえ、商品ＤＲＡＭアーキテクチャのデュアルアクセスクラスパラダイムを保持する傾向が強い。
【０００８】
図３ａを参照すると、デュアルポートアーキテクチャを使用してＤＲＡＭの性能を高めようとするさらなる試みが、数字３００によって一般に示されている。デュアルポートのアーキテクチャは、より高い性能を達成するためのＤＲＡＭアーキテクチャにおけるより最近の進歩である。各メモリセルＭＣは、２つのビット線ＢＬ１およびＢＬ２に、アクセストランジスタＮ１およびＮ２をそれぞれ介して接続される。このセルアーキテクチャにより、一方のアクセストランジスタおよびその関連するビット線、たとえばＮ１およびＢＬ１を介するメモリセルＭＣの同時アクセスが、他方のアクセストランジスタＮ２に関連するＢＬ２がプリチャージおよび等化を受けている間に可能となる。その結果、第２のアクセスがＮ２を介して直ちに起こってビット線ＢＬ２をプリチャージすることが可能である。
【０００９】
２つのアクセストランジスタおよびそれらのそれぞれのビット線の間を往復して交互することにより、このアーキテクチャは、行のクローズとビット線のプリチャージおよび等化とに関連するオーバーヘッドを完全に隠すことができる。しかし、この方式の主な欠点は、従来のＤＲＡＭ設計に比べ、メモリセル１個当りのアクセストランジスタおよびビット線の数が２倍になるため、ＤＲＡＭアレイ内のビット密度が大幅に減少することである。さらに、そのようなシステムはオープンビット線アーキテクチャも用いるが、それはビット線対に対して整合しないノイズ結合の影響を受けやすいため望ましくない。
【００１０】
この発明の目的は、上述の欠点を未然に防ぎ、緩和することにある。
【００１１】
【発明の概要】
この発明の一局面によれば、読出、書込、およびリフレッシュ動作を行なうためのダイナミックランダムアクセスメモリ（ＤＲＡＭ）が提供される。ＤＲＡＭは複数のサブアレイを含み、サブアレイの各々は複数のメモリセルを有し、メモリセルの各々は相補ビット線対およびワード線に結合されている。ＤＲＡＭはさらに、ワード線のうちの選択された１つをアサートするためのワード線イネーブルデバイスと、ビット線対のうちの選択された１つをアサートするための列選択デバイスとを含む。ワード線タイミングパルスに応答して、ワード線イネーブルデバイスと、列選択デバイスと、読出、書込、およびリフレッシュ動作とを制御するために、タイミング回路が提供される。読出、書込、およびリフレッシュ動作は同じ時間量で行なわれる。
【００１２】
以下の図面を参照して、この発明の実施例を、単なる例として説明する。
【００１３】
【好ましい実施例の詳細な説明】
ＤＲＡＭアーキテクチャは、連続するメモリアクセス動作のアドレスパターンにかかわらず、高速性能のために最適化される。すべての読出、書込、またはリフレッシュ動作は同じタイミングを有する。これは、動作タイミングがターゲットアドレスの値と前のメモリ動作の履歴とに依存する従来のＤＲＡＭアーキテクチャとは異なる。
【００１４】
全メモリコマンドに対して同じアクセスタイミングを達成することは、受取られたすべての読出、書込、およびリフレッシュコマンドに対して完全な行アクセス動作を行なうことによって遂行される。完全な行アクセス動作は、ワード線アサート、メモリセル読出、ビット線感知、セル内容復元、ワード線デアサート、およびビット線等化とプリチャージを含む。以下の説明は、従来のＤＲＡＭプロセス技術を用いて製造されたメモリデバイスまたはメモリマクロブロックが、従来のアーキテクチャのＤＲＡＭによって行なわれるページアクセスと同様の待ち時間およびサイクルタイムでデータアクセスを行なうようにする実現化例の詳細を示す。しかし、本アーキテクチャは、以前の技術と同様、メモリがアクセスされるパターンに依存していない。
【００１５】
この発明の本実施例の主な実現化例の詳細は、物理的構成と、動作順序付けと、オーバーラップ、信号レベル、クロッキング、およびタイミング生成手法とを含むが、これらに限定されない。本実施例は、同期インターフェイスクロック信号の１周期内でＤＲＡＭアレイアクセス全体を行ない、クロック周期ごとに新しいコマンドを受付可能な一実現化例を説明する。しかし、当業者であれば、メモリ動作とインターフェイスクロックタイミングとの他の関係が可能であることを理解するであろう。さらに、ある状況の下では、他のタイミング関係がこの発明の範囲から逸脱することなく望ましいとすらされてもよい。
【００１６】
図５を参照すると、この発明の一実施例に従ったメモリの一般的なアーキテクチャが、数字５００によって一般に示されている。メモリ５００内の区域のうちの１つを拡大した部分が、数字５０１によって一般に示されている。ＤＲＡＭデバイスまたはメモリマクロブロック５０２は、折返しビット線アーキテクチャで構築された複数の等しい大きさで比較的小さい矩形のＤＲＡＭサブアレイ５０４を含む。ビット線分離デバイスによって導入される遅延を制限するため、隣接するサブアレイ５０４はセンスアンプデバイスを共有しない。むしろ、隣接するサブアレイ５０４は別個の専用センスアンプ５０６を有する。
【００１７】
さらに、本実施例では、サブアレイ５０４は、同じプロセス技術のＤＲＡＭ用に従来設計されたものに比べ、１ビット線当りの物理メモリセルの数がおよそ４分の１で構成されている。１ビット線につきより少ない物理メモリセルを用いることはビット線キャパシタンスを減少させ、それは次に、メモリセルキャパシタンスに対するビット線キャパシタンスの比率を低下させる。ビット線上の電圧差は以下の式によって与えられる。
【００１８】
【数１】
Figure 2004502267
【００１９】
したがって、ビット線キャパシタンスＣＢＬが減少すると、ＶＣＥＬＬは、依然として同じビット線電圧差ΔＶＢＬを達成しつつ、減衰もされ得る。この比率低下により、減衰された電荷レベルを蓄積するメモリセルは、以下に詳細に説明されるように、従来設計のＤＲＡＭのものと同様のビット線電圧差をより迅速に達成するようになる。このことによりさらに、メモリセル復元または行アクセスの書込部分は、遅い条件（高温、低電圧、遅いプロセス）の下でセルがＶＤＤまたはＶＳＳのフル電圧レベルに達する前に終了されるようになり、標準のセンスアンプ回路設計で頑強な読出感知を達成する。
【００２０】
図４ａおよび４ｂを参照すると、従来のＤＲＡＭセルおよびこの発明に従ったＤＲＡＭセルを充電するために必要な時間を示すグラフが、数字４００および４５０によってそれぞれ一般に示されている。この例のため、従来のＤＲＡＭは各ビット線セグメントにつき２５６のセルを有する。最悪の場合のシナリオとして電荷レベルが９５％でのＶＤＤ／２のプリチャージ電圧ＶＢＬＰについては、論理「０」を記憶するにはセル電圧はおよそ０．０２５ＶＤＤである。論理「１」を記憶するには、セル電圧はおよそ０．９７５ＶＤＤである。また、これに代えて、この発明に従った部分電荷蓄積レベルを用いることによって、６０％の最悪の場合のシナリオが可能となり、論理「０」を記憶するために０．２０ＶＤＤの電圧を、論理「１」を記憶するために０．８０ＶＤＤを産出する。したがって、許容可能な電荷蓄積レベルとして電荷レベルの６０％を用いたセル復元または書込については、必要なレベルに達するのに、従来のＤＲＡＭではおよそ３時定数３τが必要となるのに対し、１時定数τしか必要とされない。
【００２１】
各アレイ当りのビット線対の数は、所与のワード線に対するサブアレイを横切る非常に迅速な信号伝搬を達成するために制限されており、それによりタイミングスキューを制限する。この比較的少数の各アレイ当りのビット線を補償するため、ワード線が十分に接近した間隔で金属相互接続を用いて適切に結び付けられているならば、アーキテクチャは比較的幅が広いサブアレイを使用できる。これは、ＲＣ寄生によって導入されるワード線伝搬遅延を制限する。簡潔にするため図５には特に示されていないものの、ワード線とビット線対とは交互配置されている。つまり、ワード線はサブアレイの交互の側のワード線ドライバによって駆動され、ビット線はサブアレイの交互の側のセンスアンプおよび等化回路に接続されている。
【００２２】
図６を参照すると、メモリアドレスフィールドおよびそのマッピングが数字６００によって一般に示されている。各サブアレイ６０２は、ワード線６０４とビット線対６０６のアレイを含む。行（またはＸ）デコーダ６０８はワード線を選択し、列（またはＹ）デコーダ６１０はビット線対を選択する。列（またはＹ）デコーダ６１０は、メモリアドレス６１２の最下位Ｎビットをデコードして列アドレスを選択する。行（またはＸ）デコーダはメモリアドレス６１２の次に最上位のＭビットをデコードし、行アドレスを選択する。メモリアドレス６１２の最上位ＬＡビットは、ローカルイネーブル信号を生成して適切なサブアレイを選択するために用いられる。
【００２３】
メモリアドレス６１２の第１のセグメント６１２ａは、行内の個々のワードをアドレッシングするための最下位Ｎビットを含む。したがって、各ワード線には２Ｎワードが含まれる。１ワードの長さはＷで表わされる。したがって、各ワード線は各行においてＷ＊２Ｎビットへのアクセスを制御する。リフレッシュ動作については、１つの行全体が選択され、そのため最下位Ｎビットはこのコマンドに対して本質的に無視されるかまたは「ドントケア」として扱われる。
【００２４】
メモリアドレス６１２の第２のセグメント６１２ｂは、サブアレイ内のワード線をアドレッシングするための次に最上位のＭビットを含む。各サブアレイ当りのワード線の数は２Ｍである。この発明の一実施例によれば、Ｍ＝７であり、したがって各サブアレイは１２８のワード線を有するが、これには冗長行要素（図示せず）は含まれない。
【００２５】
メモリアドレス６１２の第３のセグメント６１２ｃは、メモリ内の特定のサブアレイをアドレッシングするために用いられる最上位ＬＡビットを含む。完全なメモリデバイスまたはマクロブロックはＡ個のサブアレイで構成される。ＬＡは、２ＬＡがＡよりも大きく、またはＡと等しくなるような最小の整数である。したがって、メモリの総容量は（Ｗ＊２Ｎ）＊（２Ｍ）＊Ａ＝Ａ＊Ｗ＊２（Ｍ＋Ｎ）ビットである。さらに、メモリインターフェイスはＬＡ＋Ｍ＋Ｎビットのアドレスサイズを用いる。この発明の一実施例によれば、Ｎ＝３、Ｍ＝７、Ａ＝１０４、ＬＡ＝７、およびＷ＝２４である。したがって、１０６，４９６の２４ビットのワードから１つを特定するために１７アドレスビットが用いられ、メモリは２，５５５，９０４ビットの総容量を有する。
【００２６】
全ＤＲＡＭサブアレイに対するデフォルト静止状態とは、全ワード線が論理ローに保持され、全ビット線およびデータ線が等化されて予め定められたプリチャージ電圧レベルにプリチャージされた状態である。読出、書込、およびリフレッシュ動作は、メモリアドレス６１２内の最上位ＬＡビット６１２ｃによってアドレッシングされたサブアレイのみに影響を与える。メモリデバイスまたはマクロブロック内のＡ個のサブアレイは、値０、１、…、Ａ−１によってアドレッシングされる。アドレッシングされたサブアレイのみが動作中にアクセスされる。その他のサブアレイはすべてデフォルト静止状態にとどまる。読出、書込、およびリフレッシュコマンドは、メモリアドレス６１２の中央のセグメント６１２ｂのＭビットの値によって選択されたワード線を用いて、アドレッシングされたサブアレイ内で行動作を引き起こす。読出および書込動作は、メモリアドレス６１２の最下位Ｎビット６１２ａによって選択されたワードにアクセスする。
【００２７】
図７を参照すると、メモリアーキテクチャの上述の実現化例に対する２つの読出コマンドと１つの書込コマンドの一般的な動作を示すタイミングおよびパイプラインフロー図が示されている。この特定の実現化例では、コマンド、アドレス、および書込データ入力は同期インターフェイスクロックＣＬＫの立上がりエッジでサンプリングされ、新しいコマンドは連続するクロック立上がりエッジごとに発行され得る。第１の読出コマンドＲＤ１は、クロックＣＬＫの第１の立上がりエッジでアドレスＡ１に対する読出ＲＥＡＤ１を始動する。同様に、次の第２のクロック立上がりエッジで、第２の読出コマンドＲＤ２がアドレスＡ２に対する読出ＲＥＡＤ２を始動する。次に、書込コマンドＷＲ３が、次の第３のクロック立上がりエッジで、データ入力に存在するデータＷＤ３をアドレスＡ３のメモリセルに書込むために書込ＷＲＩＴＥ３を始動する。読出コマンドによってアクセスされるデータＲＥＡＤ　ＤＡＴＡ１およびＲＥＡＤ　ＤＡＴＡ２は、２サイクルの読出待ち時間の後にデータ出力ラインへ出力される。
【００２８】
図７からわかるように、この発明の一実施例によれば、完全な行アクセス動作はサンプリングされた各コマンドに応答して行なわれる。行アクセス動作は単一のシステムクロック周期よりも長くかかるが、コマンドはオーバーラップされることによってクロックの立上がりエッジごとに入力され得る。たとえば、２つのコマンドＲＥＡＤ１とＲＥＡＤ２とが連続するクロックサイクルで立て続けに発行される場合、コマンドＲＥＡＤ１のワード線デアサートおよびビット線等化とプリチャージは、コマンドＲＥＡＤ２のアドレスとコマンドのデコード、行冗長アドレス比較、および信号伝搬とオーバーラップされる。同様に、ＲＥＡＤ２コマンドのプリチャージ部分は、書込３コマンドのデコード部分と並行して動作する。
【００２９】
プリチャージおよび等化動作の各々は、それが別のコマンド用のセットアップにオーバーラップ可能であることを示すため、動作の終わりに示されている。プリチャージおよび等化動作は、前の読出動作に付加されて概念的に示されている。なぜなら論理的には、プリチャージおよび等化機能は、サブアレイを待機状態に戻すために必要な前のコマンドの最終動作であるためである。しかし、実際の実現化例では、立上がりクロックエッジはその特定のコマンドにとって適切なプリチャージおよび等化ステップと同期をとっている。たとえば図７では、ＲＥＡＤ２コマンドは第２のクロックエッジでサンプリングされ、その関連するプリチャージおよび等化も同時に、つまり第２のクロックサイクルの初めにサンプリングされている。
【００３０】
図８を参照すると、１システムクロックサイクル内での同じアドレスへの同時読出および書込動作を支援する能力を示すタイミングおよびパイプラインフロー図が、数字８００によって一般に表わされている。同時読出および書込動作は、いくつかのデータ処理用途においては有益である。なぜなら、メモリに記憶されるべきデータが同じアドレスから次のロードへ送られるようになるためである。通常、先行技術は、メモリデータインおよびデータアウトピンまたはパッドからの別個の外部バイパス経路を必要とする。クロック信号ＣＬＫの立上がりエッジにおいて、データ入力に呈示されたデータＶＡＬＵＥ　Ｘは、選択されたアドレスＡＤＤＲ１へ書込まれる。行アクセスに割当てられた時間の終わりにかけて、アドレスＡＤＤＲ１に書込まれたデータＶＡＬＵＥ　Ｘはサンプリングされ、データ出力に呈示される。データＶＡＬＵＥ　Ｘは、読出、書込、およびリフレッシュ動作と同じ待ち時間である２サイクルの待ち時間の後、データ出力において利用可能である。
【００３１】
図９を参照すると、この発明の一実施例に従ったサブアレイ用の制御回路要素およびデータ経路要素が、数字９００によって一般に示されている。選択されたサブアレイでの動作の一般的なタイミングは、ワード線タイミングパルス（ＷＴＰｉ）と呼ばれる単一のマスタタイミング基準信号に基づく。ターゲットアドレスがアドレスレジスタ９０２に入力される。動作コマンドがレジスタ／デコーダ９０３に入力される。アドレスレジスタ９０２とレジスタ／デコーダ９０３は両方とも、同期インターフェイスクロック信号ＣＬＫによってクロック制御される。レジスタ／デコーダ９０３は、受取られた外部コマンドに依存して、ＲＥＡＤ、ＷＲＩＴＥ、またはＲＥＦＲＥＳＨ内部コマンド信号を生成する。
【００３２】
アドレスレジスタ９０２の出力は複数のアドレスデコーダ９０４へ送られる。第１のデコーダ９０４ａは、入力アドレスの最下位Ｎビットをデコードして、グローバル列選択信号またはＹ−アドレスを生成する。第２のデコーダ９０４ｂは、次に上位のＭビットをデコードして、プリデコードされたＸ−アドレスを生成する。第３のデコーダ９０４ｃは、メモリアドレスの最上位ＬＡビットをデコードして、サブアレイ選択信号を生成する。サブアレイ選択信号は、メモリデバイスまたはマクロブロック内の複数のサブアレイのうちの１つをイネーブルにする。第４のデコーダ９０４ｄは、サブアレイグループをデコードする。メモリ内にはサブアレイのグループがある。１つのサブアレイグループは、同じデータ線、読出データレジスタ／マルチプレクサ、および書込バッファを共有するが、それらは以下により詳細に説明される。アドレスの最上位ＬＡビットは、サブアレイのグループとそのグループ内のサブアレイを選択する。
【００３３】
読出、書込、およびリフレッシュ信号はＯＲゲート９０６によって組合わされる。ＯＲゲート９０６の出力はワード線タイミングパルスＷＴＰｉを生成するために複数のＡＮＤゲート９０８へ入力される。ワード線タイミングパルスＷＴＰｉは各サブアレイに対して局所的に生成される。したがって、ＡＮＤゲート９０８はサブアレイ選択信号をさらなる入力として有し、ＡＮＤゲート９０８の出力は、関連するサブアレイがサブアレイ選択信号によって選択される場合のみアサートされ得る。ＡＮＤゲート９０８への別の入力は、遅延Ｄ１によって遅延されるクロック信号ＣＬＫである。
【００３４】
ＡＮＤゲート９０８の出力はＳＲ型フリップフロップ９１０へのＳ入力である。ＳＲ型フリップフロップ９１０へのＲ入力は、ＡＮＤゲート９１２を介してクロック信号ＣＬＫを遅延Ｄ１により遅延されたクロック信号ＣＬＫの反転と組合わせることによって生成される。ＳＲ型フリップフロップ９１０のＲ入力で提供される信号の反転は、ＡＮＤゲート９０８へのさらなる入力としても用いられ、ＳＲ型フリップフロップのＳおよびＲ入力が決して両方とも１と等しくならないことを確実にする。ＳＲ型フリップフロップ９１０の出力は、ｉ番目のサブアレイに対するワード線タイミングパルスＷＴＰｉである。ワード線タイミングパルスＷＴＰｉは、プリデコーダ９０４ｂからのプリデコードされたＸアドレスと、複数のＡＮＤゲート９１１を介して論理的に組合わされている。ＡＮＤゲート９１１の出力は、選択されたワード線をイネーブルにするためのワード線イネーブル信号ＷＬである。ワード線タイミングパルスＷＴＰｉは、インバータ９１５を介してビット線等化回路９１３へさらに結合されており、ＷＴＰｉがローである場合、ビット線対は等化され、ビット線プリチャージ電圧ＶＢＬＰにプリチャージされる。反転された信号はビット線等化信号ＢＬＥＱと呼ばれる。
【００３５】
ワード線タイミングパルスＷＴＰｉは、それ自体の遅延されたバージョンとＡＮＤゲート９１４を介してさらに組合わされ、センスアンプ電源イネーブル信号９１６を提供する。センスアンプ電源イネーブル信号９１６は、ビット線センスアンプのＰＭＯＳデバイスへ電力を提供するためのセンスアンプＳＡＰと、ビット線センスアンプのＮＭＯＳデバイスへ電力を提供するためのセンスアンプＳＡＮとに電力を供給する。ワード線タイミングパルスＷＴＰｉは遅延要素Ｄ３によって遅延される。センスアンプイネーブル信号９１６はセンスアンプ電源をイネーブルにして、選択されたサブアレイ用のビット線対間のセンスアンプに電力を供給する。
【００３６】
センスアンプ電源イネーブル信号９１６は遅延要素Ｄ４によってさらに遅延されて、列選択イネーブル信号ＣＳＥが生成される。列選択イネーブル信号ＣＳＥは、列デコーダ９０４ａからのグローバル列選択アドレス信号と、その特定のサブアレイに関連するＡＮＤゲート９１８を介して組合わされる。ＡＮＤゲート９１８の出力はローカル列選択信号ＬＣＳＬを提供する。ローカル列選択信号ＬＣＳＬは、読出、書込、またはリフレッシュ動作のいずれかのため、列アクセスデバイスを介して適切なビット線対をイネーブルにする。
【００３７】
ＡＮＤゲート９２０は、グループ選択信号、クロック信号ＣＬＫ、および遅延Ｄ２により遅延されたクロック信号を組合わせる。ＡＮＤゲート９２０の出力は読出−書込活性信号ＲＷＡＣＴＩＶＥである。信号ＲＷＡＣＴＩＶＥは、インバータ９２２により反転され、直列に結合されたデータ線プリチャージおよび等化トランジスタ９２４をゲート制御し、サブアレイが選択されていない場合に１対のデータ線９２６をデータ線プリチャージ電圧ＶＤＬＰへプリチャージする。
【００３８】
ＲＷＡＣＴＩＶＥ信号は、ＡＮＤゲート９２８によってＷＲＩＴＥ信号とも組合わされている。ＡＮＤゲート９２８の出力は書込バッファ９３０をイネーブルにして、１対のデータ線９２６上へ受取られた入力データを駆動する。書込バッファ９３０への入力はＤ型フリップフロップ９３２から受取られ、それはその入力として外部入力データを受取り、クロック信号ＣＬＫによってクロック制御される。ＲＷＡＣＴＩＶＥ信号はさらに、ＮＯＲゲート９３４を介して、読出信号の反転とクロック信号ＣＬＫとに組合わされている。ＮＯＲゲート９３４の出力は読出サンプルクロック信号ＲＳＡＭＰＣＬＫで、差動Ｄ型フリップフロップ９３６をイネーブルにして１対のデータ線９２６上に存在するデータを読出す。差動Ｄ型フリップフロップ９３６の出力はワードサイズマルチプレクサ９３８へ結合される。マルチプレクサ９３８は概念的な形式で図示されているが、物理的な実現化例では、それは分散型マルチプレクサ構成を用いて構築される。ワードサイズマルチプレクサ９３８へのイネーブルは、Ｄ型フリップフロップ９４０の出力から提供される。Ｄ型フリップフロップ９４０への入力はグループ選択信号であり、Ｄ型フリップフロップ９４０はクロック信号ＣＬＫによってクロック制御される。
【００３９】
図１０ａを参照すると、読出動作に対する図９での関連する信号のタイミングについてのタイミング図が、数字１０００によって一般に示されている。以下に回路の動作を、図９および１０の両方を参照して説明する。ワード線タイミングパルスＷＴＰｉは、メモリがアイドルの場合、論理ローに保持される。ＷＴＰｉがローの場合、すべてのワード線はローであり、サブアレイ内のビット線とデータ線とは等化されプリチャージされた状態に活性的に保持される。各サブアレイは、サブアレイ選択ゲート９０８を介して選択される専用ＷＴＰｉ信号を有する。選択されたサブアレイに関連するＷＴＰｉ信号は、メモリインターフェイスでの有効コマンドをサンプリングするクロックの立上がりエッジから一定の遅延期間の後にアサートされる。ＷＴＰｉは、クロックの次の立上がりエッジにより無条件でリセットされるまで、クロック周期の残りの間ハイのままである。ＷＴＰｉは正規のおよび冗長な（図示せず）ワード線ドライバ用のゲート信号として作用する。ＷＴＰｉが上下するにつれ、サンプリングされたアドレスにより選択されたサブアレイ内のワード線はそれとともに上下する。ＷＴＰｉの立上がりエッジはまた、自己タイミング回路を駆動して、ビット線センスアンプとローカル列選択アクセスデバイスとをイネーブルにもする。
【００４０】
図１０を再度参照すると、プログラム可能な予め設定された遅延Ｄ１の後、ワード線タイミングパルスＷＴＰｉはハイになり、ビット線等化信号ＢＬＥＱとワード線信号ＷＬとをハイにする。なお、遅延Ｄ１、Ｄ２、Ｄ３、Ｄ４はすべて、モサイド（Ｍｏｓａｉｄ）の同時係属出願０９／６１６，９７３（ここに引用により援用する）に記載された新規な遅延回路を用いて実現される。クロック信号の立上がりエッジからプログラム可能な予め設定された遅延Ｄ２の後、ＲＷＡＣＴＩＶＥ信号がアサートされ、ＲＳＡＭＰＣＬＫ信号をハイにする。ワード線信号ＷＬのアサートに応答して、電圧差がビット線対間に生じ始める。組合わされた遅延Ｄ１＋Ｄ３の後、センスアンプ電源信号ＳＡＰ、ＳＡＮがアサートされ、ビット線対間の電圧差を増幅する。組合わされた遅延Ｄ１＋Ｄ３＋Ｄ４の後、ローカル列選択信号ＬＣＳＬがアサートされ、それにより、データがそこから転送されるべき列が選択される。ローカル列選択信号ＬＣＳＬのアサートに応答して、データは選択された列から関連する１対のデータ線へ転送される。
【００４１】
上述のステップの各々はマスタワード線タイミングパルスＷＴＰｉから導き出された自己タイミング信号によって始動され、それにより各信号のタイミングの精度の微調整が可能となることについて言及することが重要である。また、上述の説明は１つの選択された列と関連するデータ線対とに包括的に言及したが、当業者であれば、実際には多数の列が列選択信号によって選択可能であり、その各々が関連するデータ線を有することを理解するであろうということについても、言及すべきである。
【００４２】
読出動作については、入力クロック信号ＣＬＫの遅延されたバージョン　／ＲＳＡＭＰＣＬＫ（／は図中のオーバーバーを示す）は、相補サンプリング入力を１組のＨワードサイズの差動入力Ｄ型フリップフロップ９３６へ提供し、それは１つまたはそれ以上のサブアレイのグループ用のデータ線９２６にも接続されている。Ｄ型フリップフロップは好ましくは、２０００年７月３０日に提出されたモサイドの同時係属特許出願ＰＣＴ／ＣＡ００／００８７９に記載されたものであり、ここに引用により援用する。クロックＣＬＫの次の立上がりエッジにおいて、／ＲＳＡＭＰＣＬＫは、行アクセス動作の終わりに読出データを捕らえる読出データフリップフロップ９３６へのサンプリングクロック入力をラッチする。アクセスされたサブアレイを含むサブアレイグループ用の読出データフリップフロップ９３６の出力は、マルチプレクサネットワーク９３８を介してルート付けされ、最終出力データがデバイスピンまたはマクロピンへ呈示される前に適切なサブアレイグループから選択される。読出動作を制御するためにそのような自己参照タイミング方式を採用することによって、読出コマンドはクロックサイクルごとにメモリへ発行可能となり、２サイクルの有効待ち時間を有するようになる。つまり、立上がりクロックエッジＮでサンプリングされた読出コマンドは、その出力データを十分なセットアップ時間でインターフェイスに呈示し、メモリコントローラが立上がりクロックエッジＮ＋２を用いてそれをラッチできるようにする。
【００４３】
書込動作も、自己タイミング回路を用いて、図９に示されるように入力クロック信号ＣＬＫの遅延されたバージョンに参照されるＲＷＡＣＴＩＶＥを生成する。自己タイミング回路は、インバータ９２２からの論理ロー出力を介してデータ線等化およびプリチャージ回路９２４をオフにする。それはＡＮＤゲート９２８の出力から論理ハイを提供することによって書込バッファ９３０をイネーブルにし、インターフェイスでサンプリングされた書込データをデータ線９２６へ駆動する。サブアレイ内の列アクセスデバイスは、前述のように、ＡＮＤゲート９１８によって生成されたローカル列選択信号ＬＣＳＬにより制御される。
【００４４】
ビット線感知と列アクセスデバイスのイネーブルとの相対的なタイミングの精密な制御は、書込動作を行なうために重要である。通常、ワード線が一旦選択されると、その特定のワード線に関連するすべてのメモリセルはアクセスされ、記憶されたデータがワード線アクセストランジスタを介してそれぞれのビット線へ転送される。次に、選択されたサブアレイに関連するすべてのセンスアンプが（行内の選択されなかったビット線内のデータ保全性を確実にするため）それらの関連する全ビット線上のデータを感知し始める。従来のＤＲＡＭでは、書込動作については、特定の列が一旦選択されると、書込ドライバはビット線センスアンプが感知したデータに上書きする。しかし、この発明によれば、書込動作の初めには、ワード線が活性化されるのに応答してセンスアンプがビット線電圧分割を増加させ始めるときと、ビット線電圧分割がフルレール電圧レベルへ近づくときとの間に短い間隔がある。この間隔の間、書込動作は、ビット線センスアンプ活性化と列アクセスデバイス活性化との間のタイミングの精密な制御によって行なわれ得る。列デバイスがイネーブルされるのが遅すぎる場合、ビット線上の逆位相のデータに上書きしようとする書込動作はより長くかかる。なぜなら、書込ドライバが逆位相のフル電圧分割を克服しなければならないためである。列アクセスデバイスがイネーブルされるのが早過ぎる場合、ローカルデータバス（この実施例ではビット線と平行に走る）と書込動作用に選択されなかったビット線との間のノイズ結合から起こるデータ破損の危険がある。選択されなかった線は本質的に感知および復元動作のみを行なっている。
【００４５】
このため、この発明の自己タイミングの性質により、ワード線活性化、ビット線センスアンプ活性化、書込ドライバ活性化、および列選択活性化のタイミング間の非常に厳密な制御が可能となる。具体的には、ＷＴＰｉ信号は、遅延Ｄ１、ゲート９１２、およびフリップ／フロップ９１０を介してクロック信号ＣＬＫから自己タイミングをとる。センスアンプは次に、遅延Ｄ３およびゲート９１４を含む自己タイミング回路に基づいて活性化される。ゲート９１４によって生成される同じ自己タイミング信号９１６を次に用いて、遅延Ｄ４およびゲート９１８を駆動し、それらはしたがってセンスアンプの活性化から自己タイミングをとり、ビット線センスアンプが活性化された後で精密に同時に活性化される。一方、書込ドライバ９３０も、遅延Ｄ２およびゲート９２０、９２８によって形成される自己タイミング回路を介して活性化される。このように、書込ドライバは、従来のＤＲＡＭ実現化例よりも迅速に、それらが書込んでいるビット線上の逆位相論理状態を反転させ得る。図１０ｂを参照すると、ＷＴＰｉを生成するためのタイミング図が数字１０５０によって一般に示されている。サブアレイが活性である場合、つまり選択された場合、ＳＲ型フリップフロップ９１０のＳ入力はハイとなる。したがって、ＷＴＰｉはハイとなり、コマンドに必要な制御動作のシーケンスを開始する。ＷＴＰｉは、クロックの次の立上がりエッジでローにリセットされる。この状況をケース１として示す。しかし、サブアレイが不活性である場合、つまり選択されていない場合、ＳＲ型フリップフロップ９１０へのＳ入力はローのままであり、したがって、ＷＴＰｉはローのままである。この状況をケース２として示す。
【００４６】
コマンドのパイプライン処理およびグループ選択役割に関連して、図９を再度参照すると、読出動作がサイクルＮにおいて所与のサブアレイグループ内で行なわれる場合、そのグループ選択はサイクルＮの間、アサートされる。レジスタ９４０は、クロック周期ＮとＮ＋１とを分ける立上がりクロックエッジで、グループ選択信号をラッチする。９４０の出力はクロック周期Ｎ＋１の間、マルチプレクサ９３８の選択を制御する。
【００４７】
デバイスまたはマクロブロック５０２のメモリ内容のリフレッシュは、外部メモリコントローラによって制御される。外部メモリコントローラは、リフレッシュパターンおよびタイミングを、特定の用途にとって最適のやり方で取りまとめる。しかし、各セルは、予め規定されたリフレッシュ間隔に少なくとも１回リフレッシュされるべきである。リフレッシュ間隔は使用される実現化例および技術に依存する。
【００４８】
全メモリセルを周期的にリフレッシュするため、メモリコントローラはＡ＊２Ｍのリフレッシュコマンドを、各行アドレスに１つずつ、最大リフレッシュ間隔ごとに１回も発行する。リフレッシュコマンドは、１つのサブアレイ内で１度にセルの１つの行全体に動作し、メモリアドレス６１２の最下位Ｎビット６１２ａを「ドントケア」として扱う。
【００４９】
読出および書込動作を行なう場合、アドレッシングされたワードを含む行全体の内容がリフレッシュされる。したがって、すべての行内の少なくとも１つのワードが最大リフレッシュ間隔よりも短いまたは等しい間隔で読出または書込コマンドの対象となることを保証できる用途は、明白なリフレッシュコマンドを行なう必要がない。
【００５０】
上述のこの発明を具体化するＤＲＡＭアーキテクチャおよび回路は、複数の高性能用途を対象としている。この発明のアーキテクチャおよび回路は、従来のＤＲＡＭアーキテクチャのデュアルアクセスクラスモデルを置換える。その結果、メモリアドレスの行および列構成要素への明白な分割はもはやなく、メモリインターフェイスは行状態の概念を含まない。行状態がなければ、メモリ容量のバンクへの副分割はなく、行を明白に開いたり閉じたりするコマンドもない。アーキテクチャは、読出、書込、およびリフレッシュコマンドを支援し、必要とする。これらの動作の待ち時間およびサイクルタイムはしたがって一定であり、入力アドレスの値に依存しない。
【００５１】
明白な行状態が支援されていないため、全ＤＲＡＭアレイの状態はすべての動作の開始時には同じように見える。全動作の初期条件では、全ワード線はローにプリチャージされ、全ビット線およびデータ線は等化されてプリチャージ電圧にプリチャージされる。各メモリ動作は、完全な行アクセス動作と、続いて起こるビット線およびデータ線の等化およびプリチャージとを行なう。これは、もはや開いたバンクを追跡する必要がないため、外部メモリコントローラの設計を非常に簡略化する。
【００５２】
さらに、外部メモリコントローラは、各読出または書込動作のアドレスをチェックして動作を実行するために適切なＤＲＡＭコマンドシーケンスを選ぶ必要がない。これに対し、従来のＤＲＡＭシステムでは、メモリコントローラは、それがアクセスしたいメモリアドレスがバンクの開いたページ、閉じたバンク、または違うページへ開いたバンクをヒットするかどうかを判定しなければならない。
【００５３】
上述の実現化例は特定の実施例を参照して説明されてきたが、当業者にはさまざまな修正が明らかであろう。たとえば、差動サンプリングフリップフロップ９３６を差動増幅器と置換えることは、読出待ち時間を２クロックサイクルから１クロックサイクルへ削減でき、最大動作クロックレートの十分な削減を与える。逆に、上述のアーキテクチャを用いて実現された非常に大容量のＤＲＡＭは、メモリ内の読出データまたは書込データ内部経路に１つまたはそれ以上の別途のパイプラインレジスタ段を採用してもよい。これは、メモリの最大クロックを増加させるかまたは読出データを増加させて、外部メモリコントローラが利用可能なセットアップ時間をクロック制御するために行なわれてもよい。多くのサブアレイへの非常に高い分割度を有するＤＲＡＭについても、状況は同じである。
【００５４】
この発明の本実施例は、ある種の製造欠陥の冗長ベースの修復のために、各メモリセルサブアレイ内に別途の行および列要素を提供する。一般に、この慣行はサブアレイの大きさを若干増加させ、メモリアクセスに小さい遅延を導入する。これは、サブアレイの動作がより遅いため、および、行冗長の場合にはワード線ドライバを、列冗長の場合には列をアサートする前に、入力アドレスを不良アドレスのリストと比較する必要があるためである。本実施例で説明されたタイミングシーケンスは、メモリサイクルタイムの行アドレス冗長比較遅延構成要素のいくつかまたはすべてを、行サイクルの初めにそれをビット線等化およびプリチャージとオーバーラップさせることによって、除去することができる。しかし、代替的な可能性は、冗長要素をサブアレイから全体的に除外し、その代わりに、不良サブアレイの冗長置換による修復のためにメモリデバイスまたはマクロブロックにサブアレイの余剰分を設けることである。
【００５５】
列冗長は、サブアレイグループデータ線９２６とサンプリングフリップフロップ９３６／書込バッファ９３０との間にマルチプレクサ（図９には図示せず）を置くことによって実現され、正規のデータ要素から冗長列要素への置換を可能にする。また、相補冗長要素データ線対は、単独でまたはより大きなグループの一部として、相補正規データ線対の代わりに置換可能である。データ線等化およびプリチャージ回路は、データ線冗長マルチプレクサのメモリアレイ側に配置され、この動作を行なうために必要な時間を最小限に抑える。
【００５６】
行サイクルの第１の部分でビット線プリチャージおよび等化を行ない、次に、選択された行にアクセスするためＷＴＰｉ始動タイミングシーケンスが続くという慣行は、従来の実施例をしのぐいくつかの利点を有する。入力クロックの立上がりエッジの後でワード線タイミングパルス（ＷＴＰｉ）のアサートを遅延させるために用いられる遅延要素Ｄ１は、ＷＴＰｉがその間ローである最小必要期間を生成するよう設計されている。ＷＴＰｉのこの最小必要ロー期間は、プロセス変動、供給電圧、およびデバイス温度の最悪の場合の条件の下で適切なビット線等化およびプリチャージを確実にするよう設計されている。その結果、ワード線タイミングパルスＷＴＰｉは可能な限り精密である。
【００５７】
図１１ａを参照すると、遅延要素Ｄ１とビット線等化間のこの相関関係を示すタイミング図が示されている。メモリの最大クロックレートは最悪の場合の条件の下で必要なＷＴＰｉハイ期間によって設定され、行アクセスおよび読出または書込動作を確実に行なう。ＷＴＰｉロー周期によって消費されるクロック周期の一部、したがって連続する動作間のビット線等化およびプリチャージは、プロセス、電圧、および温度の最悪の場合の遅延条件の下での最大クロックレートでのメモリ動作に対する最大量である。
【００５８】
より遅いクロックレートでの動作のため、または最悪の場合の論理遅延よりも良好な状態の下では、ＷＴＰｉが連続する動作間でローであるクロック周期の一部は減少される。これは、選択されたワード線がサブアレイ行アクセス中にアサートされる時間を増加させる。このため、全動作に対するメモリセル復元および読出動作に対するデータ線上の分割電圧の品質は向上する。図１１ｂを参照すると、最大クロックレートよりも遅く動作する、または最悪の場合の論理遅延よりも良好な状態の下で動作するメモリを示すタイミング図が示されている。
【００５９】
本実施例はまた、インターフェイス入力クロックの１周期当り１コマンドのレートでコマンドを受付けて行なう同期インターフェイスを用いたシステムも説明している。しかし、当業者にとっては、上述のＤＲＡＭアーキテクチャを非同期インターフェイスを用いて実現することは明らかであろう。非同期インターフェイスのタイミング図を図１２ａに示す。
【００６０】
さらに別の代替的な実施例では、サブアレイアクセスをインターフェイスクロックの２つまたはそれ以上の周期にわたって伸ばす同期インターフェイスも可能である。図１２ｂを参照すると、そのような実施例のタイミング図が示されている。
【００６１】
さらに別の代替的な実施例では、１クロックサイクルの読出データ待ち時間で、１クロックサイクルにつき１つのレートで動作を行なう同期インターフェイスが可能である。そのような実施例を図１３ａに示す。
【００６２】
さらに別の代替的な実施例では、３またはそれ以上のクロックサイクルの読出データ待ち時間で、１クロックサイクルにつき１つのレートで動作を行なう同期インターフェイスが実現される。そのような実施例を図１３ｂに示す。
【００６３】
この発明をある特定の実施例を参照して説明してきたが、そのさまざまな修正は、ここに添付された特許請求の範囲に概説されたようなこの発明の精神および範囲から逸脱することなく、当業者には明らかであろう。さらに、この発明は、効率の良い歩留まりを増加させるために冗長記憶要素を利用するいかなる種類の電子メモリにも適用可能である。これらは、ＳＲＡＭ、および、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＥＰＲＯＭ、およびＦＲＡＭなどのさまざまな不揮発性メモリを含むが、これらに限定されない。
【図面の簡単な説明】
【図１ａ】メモリバンクアクセスのタイミング図である。
【図１ｂ】メモリページアクセスのタイミング図である。
【図２ａ】マルチバンクメモリアーキテクチャ（先行技術）を示す簡略化されたブロック図である。
【図２ｂ】図２ａに示されたシステムのタイミング図である。
【図３ａ】デュアルポートメモリアーキテクチャ（先行技術）の概略図である。
【図３ｂ】図３ａに示されたデュアルポートアーキテクチャの読出および書込動作を示すタイミング図である。
【図４】従来のＤＲＡＭセル（先行技術）をこの発明の一実施例に従ったＤＲＡＭセルと比較するグラフである。
【図５】この発明の一実施例に従った一般的なメモリアーキテクチャのブロック図である。
【図６】メモリアドレスフィールドおよびそれらの有効範囲を示す概念的な概略図である。
【図７】図６に示されたアーキテクチャの動作を示すタイミングおよびパイプラインフロー図である。
【図８】単一のコマンドに対して読出および書込の両方を行なう、図６に示された回路の能力を示すタイミングおよびパイプラインフロー図である。
【図９】図６に示されたメモリアーキテクチャを示す機能ブロック図である。
【図１０ａ】図９に示された機能ブロックのタイミングを示すタイミング図である。
【図１０ｂ】サブアレイが選択された場合、および選択されなかった場合におけるワード線タイミングパルスの活性化を示すタイミング図である。
【図１１ａ】ビット線等化およびプリチャージとアクセス時間とに対する最小タイミング要件を示すタイミング図である。
【図１１ｂ】最小条件よりも良い条件で動作する回路の利点を示すタイミング図である。
【図１２ａ】図６に示されたメモリアーキテクチャの非同期実施例のタイミングおよびパイプラインフロー図である。
【図１２ｂ】サブアレイアクセスに対し２クロックサイクルを必要とする一実施例のタイミングおよびパイプラインフロー図である。
【図１３ａ】サブアレイアクセスに対し１クロックサイクルを必要とし、１クロックサイクルの待ち時間を有する一実施例のタイミングおよびパイプラインフロー図である。
【図１３ｂ】サブアレイアクセスに対し１クロックサイクルを必要とし、３クロックサイクルの待ち時間を有する一実施例のタイミングおよびパイプラインフロー図である。

Claims (11)

  1. 読出、書込、およびリフレッシュ動作を行なうためのダイナミックランダムアクセスメモリ（ＤＲＡＭ）であって、前記ＤＲＡＭは、
    （ａ）　複数のサブアレイを含み、サブアレイの各々は複数のメモリセルを有し、メモリセルの各々は相補ビット線対およびワード線に結合されており、前記ＤＲＡＭはさらに、
    （ｂ）　前記ワード線のうちの選択された１つをアサートするためのワード線イネーブルデバイスと、
    （ｃ）　前記ビット線対ののうちの選択された１つをアサートするための列選択デバイスと、
    （ｄ）　ワード線タイミングパルスに応答して、前記ワード線イネーブルデバイスと、前記列選択デバイスと、前記読出、書込、およびリフレッシュ動作とを制御するためのタイミング回路とを含み、前記読出、書込、およびリフレッシュ動作は同じ時間量で行なわれる、ＤＲＡＭ。
  2. 入力アドレスによって特定されるアドレスロケーションにデータを記憶するためのメモリデバイスであって、前記メモリデバイスは読出、書込、およびリフレッシュコマンドに対してのみ応答し、前記コマンドの各々は前記入力アドレスから独立した均一の待ち時間を有する、メモリデバイス。
  3. 前記メモリデバイスはダイナミックランダムアクセスメモリ（ＤＲＡＭ）を含む、請求項２に記載のメモリデバイス。
  4. 前記メモリデバイスは埋込み型ダイナミックランダムアクセスメモリ（ＤＲＡＭ）マクロセルを含む、請求項２に記載のメモリデバイス。
  5. 前記読出コマンドは、入力アドレスから独立して、
    （ａ）　ビット線プリチャージおよび等化ステップ、
    （ｂ）　ワード線アドレスデコードおよびワード線アサートステップ、
    （ｃ）　関連するビット線対へのメモリセルアクセスステップ、
    （ｄ）　ビット線感知ステップ、
    （ｅ）　メモリセル復元ステップ、および、
    （ｆ）　ワード線デアサートステップ
    を含むフル行アクセス動作を含む、請求項２に記載のメモリデバイス。
  6. 前記メモリデバイスはシステムクロックの前縁ごとに新しいコマンドを受取可能である、請求項２に記載のメモリデバイス。
  7. 前記メモリデバイスは、同時読出／書込コマンドに応答して、単一のシステムクロックサイクルで読出および書込動作を行なうことが可能である、請求項２に記載のメモリデバイス。
  8. 前記同時読出／書込動作は、ビット線センスアンプが選択されたビット線上の差動電圧を増幅している間、および、フル差動電圧レベルが前記ビット線上に確定される前に、行サイクルの第１の部分の間、書込動作を行なうことを含む、請求項７に記載のメモリデバイス。
  9. 前記ワード線アドレスデコードステップと前記ビット線プリチャージおよび等化ステップとは、行サイクルの第１の部分の間、実質的に同時に行なわれる、請求項５に記載のメモリデバイス。
  10. システムクロックと同期してメモリデバイスで読出コマンドを行なうための方法であって、
    （ａ）　システムクロックから導き出される主要自己タイミングパルスを生成するステップと、
    （ｂ）　前記主要自己タイミングパルスに基づいて、カスケードに活性化される複数の自己タイミングパルスを生成し、アドレスおよびデータ回路の動作を制御するステップとを含む、方法。
  11. 前記複数の自己タイミングパルスは、選択されたセンスアンプ電源を活性化するための第１の自己タイミングパルスと、ローカルメモリ列を活性化するために前記第１の自己タイミングパルスから生成される第２の自己タイミングパルスとを含む、請求項９に記載の読出コマンドを行なうための方法。
JP2002508799A 2000-07-07 2001-06-29 アクセス待ち時間が均一な高速ｄｒａｍアーキテクチャ Pending JP2004502267A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US21667900P 2000-07-07 2000-07-07
CA002313954A CA2313954A1 (en) 2000-07-07 2000-07-07 High speed dram architecture with uniform latency
PCT/CA2001/000949 WO2002005281A2 (en) 2000-07-07 2001-06-29 A high speed dram architecture with uniform access latency

Publications (1)

Publication Number Publication Date
JP2004502267A true JP2004502267A (ja) 2004-01-22

Family

ID=25681959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002508799A Pending JP2004502267A (ja) 2000-07-07 2001-06-29 アクセス待ち時間が均一な高速ｄｒａｍアーキテクチャ

Country Status (7)

Country Link
US (7) US6711083B2 (ja)
EP (2) EP1307884A2 (ja)
JP (1) JP2004502267A (ja)
KR (3) KR100869870B1 (ja)
CN (1) CN1307647C (ja)
AU (1) AU2001270400A1 (ja)
WO (1) WO2002005281A2 (ja)

Families Citing this family (185)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002510118A (ja) * 1998-04-01 2002-04-02 モサイド・テクノロジーズ・インコーポレーテッド 半導体メモリ非同期式パイプライン
EP1301927B1 (en) * 2000-07-07 2012-06-27 Mosaid Technologies Incorporated Method and apparatus for synchronization of row and column access operations
KR100869870B1 (ko) * 2000-07-07 2008-11-24 모사이드 테크놀로지스, 인코포레이티드 메모리 소자에서의 읽기 명령 수행 방법 및 ｄｒａｍ액세스 방법
DE10143033A1 (de) * 2001-09-01 2003-04-03 Infineon Technologies Ag Verfahren zum Zugreifen auf Speicherzellen eines DRAM-Speicherbausteins
KR100532454B1 (ko) * 2003-07-24 2005-11-30 삼성전자주식회사 임시 저장 메모리를 구비하는 집적 회로 및 집적 회로의데이터 저장 방법
US7860172B2 (en) * 2004-05-13 2010-12-28 International Business Machines Corporation Self clock generation structure for low power local clock buffering decoder
JP4827399B2 (ja) * 2004-05-26 2011-11-30 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7176714B1 (en) 2004-05-27 2007-02-13 Altera Corporation Multiple data rate memory interface architecture
FR2874734A1 (fr) * 2004-08-26 2006-03-03 St Microelectronics Sa Procede de lecture de cellules memoire programmables et effacables electriquement, a precharge anticipee de lignes de bit
KR100645049B1 (ko) * 2004-10-21 2006-11-10 삼성전자주식회사 프로그램 특성을 향상시킬 수 있는 불 휘발성 메모리 장치및 그것의 프로그램 방법
KR100618870B1 (ko) * 2004-10-23 2006-08-31 삼성전자주식회사 데이터 트레이닝 방법
US7272060B1 (en) * 2004-12-01 2007-09-18 Spansion Llc Method, system, and circuit for performing a memory related operation
JP4791733B2 (ja) * 2005-01-14 2011-10-12 株式会社東芝 半導体集積回路装置
JP4982711B2 (ja) * 2005-03-31 2012-07-25 エスケーハイニックス株式会社 高速動作のためのメモリチップ構造
KR100670665B1 (ko) * 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 장치의 레이턴시 제어 회로
KR100665232B1 (ko) * 2005-12-26 2007-01-09 삼성전자주식회사 동기식 반도체 메모리 장치
US7359265B2 (en) * 2006-01-04 2008-04-15 Etron Technology, Inc. Data flow scheme for low power DRAM
KR100835279B1 (ko) * 2006-09-05 2008-06-05 삼성전자주식회사 수직 채널 구조를 가지는 트랜지스터를 구비하는 반도체메모리 장치
US7280398B1 (en) * 2006-08-31 2007-10-09 Micron Technology, Inc. System and memory for sequential multi-plane page memory operations
KR100873617B1 (ko) * 2007-04-12 2008-12-12 주식회사 하이닉스반도체 반도체 메모리 장치의 액티브 드라이버 제어 회로
US7668037B2 (en) * 2007-11-06 2010-02-23 International Business Machines Corporation Storage array including a local clock buffer with programmable timing
US8601205B1 (en) 2008-12-31 2013-12-03 Synopsys, Inc. Dynamic random access memory controller
US8635487B2 (en) * 2010-03-15 2014-01-21 International Business Machines Corporation Memory interface having extended strobe burst for write timing calibration
US8856579B2 (en) * 2010-03-15 2014-10-07 International Business Machines Corporation Memory interface having extended strobe burst for read timing calibration
US8583710B2 (en) * 2010-09-17 2013-11-12 Infineon Technologies Ag Identification circuit and method for generating an identification bit using physical unclonable functions
CN103514956B (zh) * 2012-06-15 2016-04-13 晶豪科技股份有限公司 半导体存储器元件及其测试方法
CN103632708B (zh) * 2012-08-28 2016-08-10 珠海全志科技股份有限公司 同步动态随机存储器的自刷新控制装置及方法
KR102023487B1 (ko) 2012-09-17 2019-09-20 삼성전자주식회사 오토 리프레쉬 커맨드를 사용하지 않고 리프레쉬를 수행할 수 있는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US9519531B2 (en) 2012-11-27 2016-12-13 Samsung Electronics Co., Ltd. Memory devices and memory systems having the same
US8964493B2 (en) 2013-01-04 2015-02-24 International Business Machines Corporation Defective memory column replacement with load isolation
US20140219007A1 (en) * 2013-02-07 2014-08-07 Nvidia Corporation Dram with segmented page configuration
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10467197B2 (en) 2013-04-22 2019-11-05 Bacula Systems Sa Creating a universally deduplicatable archive volume
US9524771B2 (en) 2013-07-12 2016-12-20 Qualcomm Incorporated DRAM sub-array level autonomic refresh memory controller optimization
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
TWI493568B (zh) 2013-08-19 2015-07-21 Ind Tech Res Inst 記憶體裝置
US9153305B2 (en) 2013-08-30 2015-10-06 Micron Technology, Inc. Independently addressable memory array address spaces
US9019785B2 (en) 2013-09-19 2015-04-28 Micron Technology, Inc. Data shifting via a number of isolation devices
US9449675B2 (en) 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US9934856B2 (en) 2014-03-31 2018-04-03 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US9455020B2 (en) 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US9779019B2 (en) 2014-06-05 2017-10-03 Micron Technology, Inc. Data storage layout
US9786335B2 (en) 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9496023B2 (en) * 2014-06-05 2016-11-15 Micron Technology, Inc. Comparison operations on logical representations of values in memory
US9711207B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9449674B2 (en) 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9830999B2 (en) 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US9910787B2 (en) 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US10074407B2 (en) 2014-06-05 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing invert operations using sensing circuitry
US9904515B2 (en) 2014-09-03 2018-02-27 Micron Technology, Inc. Multiplication operations in memory
US9589602B2 (en) 2014-09-03 2017-03-07 Micron Technology, Inc. Comparison operations in memory
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US9747961B2 (en) 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US9740607B2 (en) 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US10068652B2 (en) 2014-09-03 2018-09-04 Micron Technology, Inc. Apparatuses and methods for determining population count
US9847110B2 (en) 2014-09-03 2017-12-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US9836218B2 (en) 2014-10-03 2017-12-05 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US10163467B2 (en) 2014-10-16 2018-12-25 Micron Technology, Inc. Multiple endianness compatibility
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US9779784B2 (en) 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US9583163B2 (en) 2015-02-03 2017-02-28 Micron Technology, Inc. Loop structure for operations in memory
WO2016126478A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for memory device as a store for program instructions
EP3254286B1 (en) 2015-02-06 2019-09-11 Micron Technology, INC. Apparatuses and methods for parallel writing to multiple memory device locations
WO2016126472A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for scatter and gather
US10522212B2 (en) 2015-03-10 2019-12-31 Micron Technology, Inc. Apparatuses and methods for shift decisions
US9741399B2 (en) 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
US9898253B2 (en) 2015-03-11 2018-02-20 Micron Technology, Inc. Division operations on variable length elements in memory
US10365851B2 (en) 2015-03-12 2019-07-30 Micron Technology, Inc. Apparatuses and methods for data movement
US10146537B2 (en) 2015-03-13 2018-12-04 Micron Technology, Inc. Vector population count determination in memory
US10049054B2 (en) 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
KR20160138690A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 메모리 장치
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9952925B2 (en) 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US9865316B2 (en) 2016-01-21 2018-01-09 Qualcomm Incorporated Memory with a word line assertion delayed by a bit line discharge for write operations with improved write time and reduced write power
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
CN207637499U (zh) 2016-11-08 2018-07-20 美光科技公司 用于形成在存储器单元阵列上方的计算组件的设备
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
US10360956B2 (en) 2017-12-07 2019-07-23 Micron Technology, Inc. Wave pipeline
US10410698B2 (en) * 2017-12-07 2019-09-10 Micron Technology, Inc. Skew reduction of a wave pipeline in a memory device
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US10431281B1 (en) * 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
US10991411B2 (en) 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US10769071B2 (en) 2018-10-10 2020-09-08 Micron Technology, Inc. Coherent memory access
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US10991414B2 (en) * 2019-04-12 2021-04-27 Western Digital Technologies, Inc. Granular refresh rate control for memory devices based on bit position
US11061836B2 (en) * 2019-06-21 2021-07-13 Micron Technology, Inc. Wave pipeline including synchronous stage
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11164613B2 (en) 2019-12-02 2021-11-02 Micron Technology, Inc. Processing multi-cycle commands in memory devices, and related methods, devices, and systems
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11347504B2 (en) * 2020-07-10 2022-05-31 Korea Electronics Technology Institute Memory management method and apparatus for processing-in-memory
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory
US11972137B2 (en) 2020-11-02 2024-04-30 Deepx Co., Ltd. System and memory for artificial neural network (ANN) optimization using ANN data locality
US11922051B2 (en) 2020-11-02 2024-03-05 Deepx Co., Ltd. Memory controller, processor and system for artificial neural network
US12009024B2 (en) 2022-03-03 2024-06-11 Changxin Memory Technologies, Inc. Circuit for reading out data, method for reading out data and memory
US12027211B2 (en) * 2022-05-26 2024-07-02 Micron Technology, Inc. Partial block handling protocol in a non-volatile memory device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS598192A (ja) * 1982-07-07 1984-01-17 Toshiba Corp 半導体記憶装置
JPS61144795A (ja) * 1984-12-17 1986-07-02 Mitsubishi Electric Corp 半導体記憶装置
JPH01269294A (ja) * 1988-04-20 1989-10-26 Nec Eng Ltd メモリリフレッシュ制御方式
JPH02158997A (ja) * 1988-12-09 1990-06-19 Matsushita Electric Ind Co Ltd 記憶装置
JPH04106782A (ja) * 1990-08-27 1992-04-08 Mitsubishi Electric Corp 半導体記憶装置
JPH04147492A (ja) * 1990-10-11 1992-05-20 Hitachi Ltd 半導体メモリ
JPH06168590A (ja) * 1992-05-13 1994-06-14 Nec Corp 半導体ダイナミックｒａｍ
JPH10233091A (ja) * 1997-02-21 1998-09-02 Hitachi Ltd 半導体記憶装置およびデータ処理装置
WO1998056004A1 (fr) * 1997-06-03 1998-12-10 Fujitsu Limited Memoire a semi-conducteurs
JPH1186557A (ja) 1997-09-11 1999-03-30 Mitsubishi Electric Corp 同期型記憶装置および同期型記憶装置におけるデータ読み出し方法
JP2000137983A (ja) * 1998-08-26 2000-05-16 Toshiba Corp 半導体記憶装置
JP2004503049A (ja) * 2000-07-07 2004-01-29 モサイド・テクノロジーズ・インコーポレイテッド 行および列へのアクセス動作を同期させるための方法および装置

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2084361B (en) * 1980-09-19 1984-11-21 Sony Corp Random access memory arrangements
JPS58207152A (ja) * 1982-05-28 1983-12-02 Nec Corp パイプライン演算装置テスト方式
JPS5928766A (ja) * 1982-08-10 1984-02-15 Sony Corp 遅延回路
JPS6072020A (ja) * 1983-09-29 1985-04-24 Nec Corp デュアルポ−トメモリ回路
US4533441A (en) * 1984-03-30 1985-08-06 Burlington Industries, Inc. Practical amorphous iron electroform and method for achieving same
EP0179605B1 (en) 1984-10-17 1992-08-19 Fujitsu Limited Semiconductor memory device having a serial data input circuit and a serial data output circuit
JPS61239491A (ja) 1985-04-13 1986-10-24 Fujitsu Ltd 電子装置
JPH0778993B2 (ja) * 1985-11-05 1995-08-23 株式会社日立製作所 半導体メモリ
US4823302A (en) * 1987-01-30 1989-04-18 Rca Licensing Corporation Block oriented random access memory able to perform a data read, a data write and a data refresh operation in one block-access time
US5222047A (en) * 1987-05-15 1993-06-22 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for driving word line in block access memory
KR940008295B1 (ko) * 1989-08-28 1994-09-10 가부시기가이샤 히다찌세이사꾸쇼 반도체메모리
JP3179793B2 (ja) * 1990-05-30 2001-06-25 三菱電機株式会社 半導体記憶装置およびその読出方法
JP3178859B2 (ja) 1991-06-05 2001-06-25 株式会社東芝 ランダムアクセスメモリ装置およびそのパイプライン・ページモード制御方法
US5294842A (en) * 1991-09-23 1994-03-15 Digital Equipment Corp. Update synchronizer
WO1994003901A1 (en) * 1992-08-10 1994-02-17 Monolithic System Technology, Inc. Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration
JPH06267275A (ja) * 1993-03-10 1994-09-22 Fujitsu Ltd センスアンプ制御回路及びセンスアンプ制御方法
JPH06290582A (ja) * 1993-04-02 1994-10-18 Nec Corp 半導体記憶装置
US5402388A (en) * 1993-12-16 1995-03-28 Mosaid Technologies Incorporated Variable latency scheme for synchronous memory
JP2616567B2 (ja) * 1994-09-28 1997-06-04 日本電気株式会社 半導体記憶装置
JP3013714B2 (ja) 1994-09-28 2000-02-28 日本電気株式会社 半導体記憶装置
JPH08102187A (ja) 1994-09-29 1996-04-16 Toshiba Microelectron Corp ダイナミック型メモリ
TW358907B (en) * 1994-11-22 1999-05-21 Monolithic System Tech Inc A computer system and a method of using a DRAM array as a next level cache memory
US5713005A (en) * 1995-02-10 1998-01-27 Townsend And Townsend And Crew Llp Method and apparatus for pipelining data in an integrated circuit
US5544124A (en) * 1995-03-13 1996-08-06 Micron Technology, Inc. Optimization circuitry and control for a synchronous memory device with programmable latency period
JPH08263985A (ja) * 1995-03-24 1996-10-11 Nec Corp 半導体記憶装置
US6128700A (en) * 1995-05-17 2000-10-03 Monolithic System Technology, Inc. System utilizing a DRAM array as a next level cache memory and method for operating same
US5655105A (en) * 1995-06-30 1997-08-05 Micron Technology, Inc. Method and apparatus for multiple latency synchronous pipelined dynamic random access memory
US5598374A (en) * 1995-07-14 1997-01-28 Cirrus Logic, Inc. Pipeland address memories, and systems and methods using the same
JP2817679B2 (ja) * 1995-09-20 1998-10-30 日本電気株式会社 半導体メモリ
JP3843145B2 (ja) * 1995-12-25 2006-11-08 株式会社ルネサステクノロジ 同期型半導体記憶装置
US5748551A (en) * 1995-12-29 1998-05-05 Micron Technology, Inc. Memory device with multiple internal banks and staggered command execution
JP4084428B2 (ja) * 1996-02-02 2008-04-30 富士通株式会社 半導体記憶装置
US5666324A (en) * 1996-03-15 1997-09-09 Mitsubishi Denki Kabushiki Kaisha Clock synchronous semiconductor memory device having current consumption reduced
US5822772A (en) * 1996-03-22 1998-10-13 Industrial Technology Research Institute Memory controller and method of memory access sequence recordering that eliminates page miss and row miss penalties
US6108229A (en) * 1996-05-24 2000-08-22 Shau; Jeng-Jye High performance embedded semiconductor memory device with multiple dimension first-level bit-lines
US5784705A (en) * 1996-07-15 1998-07-21 Mosys, Incorporated Method and structure for performing pipeline burst accesses in a semiconductor memory
JP3579205B2 (ja) * 1996-08-06 2004-10-20 株式会社ルネサステクノロジ 半導体記憶装置、半導体装置、データ処理装置及びコンピュータシステム
US5808959A (en) 1996-08-07 1998-09-15 Alliance Semiconductor Corporation Staggered pipeline access scheme for synchronous random access memory
US5787457A (en) * 1996-10-18 1998-07-28 International Business Machines Corporation Cached synchronous DRAM architecture allowing concurrent DRAM operations
US5901086A (en) * 1996-12-26 1999-05-04 Motorola, Inc. Pipelined fast-access floating gate memory architecture and method of operation
JP3608597B2 (ja) * 1996-12-27 2005-01-12 東燃ゼネラル石油株式会社 内燃機関用潤滑油組成物
KR100268429B1 (ko) * 1997-03-18 2000-11-01 윤종용 동기형반도체메모리장치의데이터의입력회로및데이터입력방법
JP3504104B2 (ja) * 1997-04-03 2004-03-08 富士通株式会社 シンクロナスｄｒａｍ
US5856940A (en) * 1997-08-15 1999-01-05 Silicon Aquarius, Inc. Low latency DRAM cell and method therefor
JP4039532B2 (ja) * 1997-10-02 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
JP3565474B2 (ja) * 1997-11-14 2004-09-15 シャープ株式会社 半導体記憶装置
US6072743A (en) 1998-01-13 2000-06-06 Mitsubishi Denki Kabushiki Kaisha High speed operable semiconductor memory device with memory blocks arranged about the center
FR2773635B1 (fr) * 1998-01-15 2003-01-10 St Microelectronics Sa Dispositif et procede de lecture re-ecriture d'une cellule-memoire vive dynamique
CA2805213A1 (en) * 1998-04-01 1999-10-01 Mosaid Technologies Incorporated Semiconductor memory asynchronous pipeline
TW430815B (en) * 1998-06-03 2001-04-21 Fujitsu Ltd Semiconductor integrated circuit memory and, bus control method
US6178517B1 (en) * 1998-07-24 2001-01-23 International Business Machines Corporation High bandwidth DRAM with low operating power modes
US6510503B2 (en) * 1998-07-27 2003-01-21 Mosaid Technologies Incorporated High bandwidth memory interface
KR100523180B1 (ko) * 1998-08-26 2005-10-24 후지쯔 가부시끼가이샤 고속 랜덤 액세스 가능한 메모리 장치
JP4043151B2 (ja) 1998-08-26 2008-02-06 富士通株式会社 高速ランダムアクセス可能なメモリデバイス
JP2000163969A (ja) * 1998-09-16 2000-06-16 Fujitsu Ltd 半導体記憶装置
JP4106782B2 (ja) 1998-12-21 2008-06-25 船井電機株式会社 Ｔｖ電話装置
JP3267259B2 (ja) * 1998-12-22 2002-03-18 日本電気株式会社 半導体記憶装置
US6208577B1 (en) * 1999-04-16 2001-03-27 Micron Technology, Inc. Circuit and method for refreshing data stored in a memory cell
US6151236A (en) * 2000-02-29 2000-11-21 Enhanced Memory Systems, Inc. Enhanced bus turnaround integrated circuit dynamic random access memory device
JP3376998B2 (ja) * 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
CA2313948A1 (en) 2000-07-07 2002-01-07 Mosaid Technologies Incorporated Low delay, conditional differential data sense and capture scheme for a high speed dram
KR100869870B1 (ko) * 2000-07-07 2008-11-24 모사이드 테크놀로지스, 인코포레이티드 메모리 소자에서의 읽기 명령 수행 방법 및 ｄｒａｍ액세스 방법
US6356509B1 (en) * 2000-12-05 2002-03-12 Sonicblue, Incorporated System and method for efficiently implementing a double data rate memory architecture
US6650573B2 (en) * 2001-03-29 2003-11-18 International Business Machines Corporation Data input/output method
JP4246971B2 (ja) * 2002-07-15 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
JP4229674B2 (ja) * 2002-10-11 2009-02-25 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
US6853602B2 (en) * 2003-05-09 2005-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Hiding error detecting/correcting latency in dynamic random access memory (DRAM)
JP2011086557A (ja) 2009-10-16 2011-04-28 Zippertubing (Japan) Ltd 表面実装用短絡端子

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS598192A (ja) * 1982-07-07 1984-01-17 Toshiba Corp 半導体記憶装置
JPS61144795A (ja) * 1984-12-17 1986-07-02 Mitsubishi Electric Corp 半導体記憶装置
JPH01269294A (ja) * 1988-04-20 1989-10-26 Nec Eng Ltd メモリリフレッシュ制御方式
JPH02158997A (ja) * 1988-12-09 1990-06-19 Matsushita Electric Ind Co Ltd 記憶装置
JPH04106782A (ja) * 1990-08-27 1992-04-08 Mitsubishi Electric Corp 半導体記憶装置
JPH04147492A (ja) * 1990-10-11 1992-05-20 Hitachi Ltd 半導体メモリ
JPH06168590A (ja) * 1992-05-13 1994-06-14 Nec Corp 半導体ダイナミックｒａｍ
JPH10233091A (ja) * 1997-02-21 1998-09-02 Hitachi Ltd 半導体記憶装置およびデータ処理装置
WO1998056004A1 (fr) * 1997-06-03 1998-12-10 Fujitsu Limited Memoire a semi-conducteurs
JPH1186557A (ja) 1997-09-11 1999-03-30 Mitsubishi Electric Corp 同期型記憶装置および同期型記憶装置におけるデータ読み出し方法
JP2000137983A (ja) * 1998-08-26 2000-05-16 Toshiba Corp 半導体記憶装置
JP2004503049A (ja) * 2000-07-07 2004-01-29 モサイド・テクノロジーズ・インコーポレイテッド 行および列へのアクセス動作を同期させるための方法および装置

Also Published As

Publication number Publication date
AU2001270400A1 (en) 2002-01-21
US7751262B2 (en) 2010-07-06
US20120008426A1 (en) 2012-01-12
KR100872213B1 (ko) 2008-12-05
EP1307884A2 (en) 2003-05-07
KR20070114851A (ko) 2007-12-04
CN1446358A (zh) 2003-10-01
CN1307647C (zh) 2007-03-28
US20040202036A1 (en) 2004-10-14
US20050180246A1 (en) 2005-08-18
WO2002005281A3 (en) 2002-05-30
EP2056301A3 (en) 2009-06-17
US20100232237A1 (en) 2010-09-16
US7012850B2 (en) 2006-03-14
KR20080077292A (ko) 2008-08-21
KR100869870B1 (ko) 2008-11-24
US8045413B2 (en) 2011-10-25
US6891772B2 (en) 2005-05-10
WO2002005281A9 (en) 2002-11-28
US20090034347A1 (en) 2009-02-05
WO2002005281A2 (en) 2002-01-17
EP2056301A2 (en) 2009-05-06
US6711083B2 (en) 2004-03-23
KR20030028544A (ko) 2003-04-08
KR100816915B1 (ko) 2008-03-26
US20060146641A1 (en) 2006-07-06
US7450444B2 (en) 2008-11-11
EP2056301B1 (en) 2011-11-30
US8503250B2 (en) 2013-08-06
US20030151966A1 (en) 2003-08-14

Similar Documents

Publication Publication Date Title
KR100869870B1 (ko) 메모리 소자에서의 읽기 명령 수행 방법 및 ｄｒａｍ액세스 방법
CA2805048C (en) A high speed dram achitecture with uniform access latency
JP4226686B2 (ja) 半導体メモリシステム及び半導体メモリのアクセス制御方法及び半導体メモリ
KR100257430B1 (ko) 캐쉬 내장 동기적 동적 랜덤 액세스 메모리 소자 및 프로그래밍가능한 캐쉬 저장 정책 구현 방법
US6741515B2 (en) DRAM with total self refresh and control circuit
KR100260683B1 (ko) 캐쉬 내장 동기적 동적 랜덤 액세스 메모리 소자 및 프로그래밍가능한 캐쉬 저장 정책 구현 방법
JP4579304B2 (ja) デバイスのタイミングを補償する装置及び方法
US20010036122A1 (en) Semiconductor device
US6226757B1 (en) Apparatus and method for bus timing compensation
US7401179B2 (en) Integrated circuit including a memory having low initial latency
KR100894252B1 (ko) 반도체 메모리 장치 및 그의 동작 제어방법
US7154795B2 (en) Clock signal initiated precharge technique for active memory subarrays in dynamic random access memory (DRAM) devices and other integrated circuit devices incorporating embedded DRAM

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110406

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110413

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110510

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110517

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110610

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121213

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121220

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130722

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130725