JP2004503049A - 行および列へのアクセス動作を同期させるための方法および装置 - Google Patents
行および列へのアクセス動作を同期させるための方法および装置 Download PDFInfo
- Publication number
- JP2004503049A JP2004503049A JP2002508801A JP2002508801A JP2004503049A JP 2004503049 A JP2004503049 A JP 2004503049A JP 2002508801 A JP2002508801 A JP 2002508801A JP 2002508801 A JP2002508801 A JP 2002508801A JP 2004503049 A JP2004503049 A JP 2004503049A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- word line
- timing pulse
- line timing
- sense amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/065—Sense amplifier drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2281—Timing of a read operation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
ビット線の対、ワード線、メモリセル、センスアンプ、およびセンスアンプに給電するためのセンスアンプ電源回路のアレイを有する半導体メモリにおいて行および列へのアクセス動作を同期させるための回路であって、ワード線タイミングパルスを第１の予め定められた期間だけ遅延するための第１の遅延回路と、ワード線タイミングパルスと遅延されたワード線タイミングパルスとを論理的に組合せてセンスアンプイネーブル信号を生成し、センスアンプ電源回路をイネーブルにするための第１のロジック回路と、ワード線タイミングパルスを第２の予め定められた期間だけ遅延するための第２の遅延回路と、ワード線タイミングパルスと第２の遅延されたワード線タイミングパルスとを論理的に組合せて列選択イネーブル信号を生成し、複数の列アクセスデバイスのうちの選択されたデバイスをイネーブルにするための第２のロジック回路とを含み、第２の予め定められた時間期間は、複数の列アクセスデバイスのうちの選択されたデバイスが、センスアンプ電源回路がイネーブルにされた後に活性化されるよう選択される。
Description
【０００１】
この発明は、一般に、半導体メモリデバイスにおける行および列へのアクセス動作の同期に関し、特定的に、高速ダイナミックランダムアクセスメモリにおける行および列へのアクセス動作に関する。
【０００２】
【発明の背景】
半導体メモリ集積回路は、行および列を有して個々のデータ記憶場所、すなわちメモリセルを規定する行−列アドレス交差点を備えたアレイとして規定される内部アーキテクチャをこれまで用いてきた。典型的に、これらの交差点は内部アドレスバスを介してアドレス指定され、それらの場所に記憶されるかまたはそこから読出されるべきデータは、内部入力／出力バスに転送される。データ記憶場所の群は、通常はワード線に沿ってともに結合される。この基本的なアーキテクチャを用いる半導体構成には、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、電気的プログラマブル読出専用メモリ（ＥＰＲＯＭ）、消去可能ＥＰＲＯＭ（ＥＥＰＲＯＭ）に加え、「フラッシュ」メモリが含まれる。
【０００３】
このようなメモリデバイスに対する性能の、より重要な尺度の１つに、使用可能な総データ帯域幅がある。データ帯域幅に影響を及ぼすタイミング遅延の主なタイプをアクセス時間と呼ぶ。アクセス時間は、アドレスバスにおける新規のアドレス情報の到着と、入力／出力バス上のアクセスされたデータが利用可能になるときとの間の遅延として規定される。
【０００４】
ＤＲＡＭメモリアレイからのデータの読出またはそこへのデータの書込のいずれかを行なうために、多くのシーケンシャルな動作が行なわれる。最初に、ビット線の対がイコライズされ、プリチャージされる。次に、選択されたワード線がアサートされて、アドレス指定されたメモリセルの充電状態をビット線上に読出す。次に、ビット線センスアンプを活性化して、ビット線の対間の電圧差を最大ロジックレベルにまで増幅する。次に、典型的にｎチャネルパストランジスタである列アクセストランジスタがイネーブルにされて、ビット線の状態をＤＲＡＭの読出データ増幅器および出力に結合するか、または、ビット線の状態をＤＲＡＭ書込データ入力からの新規の値で重ね書きする。
【０００５】
ほぼすべてのＤＲＡＭアーキテクチャにおいて、メモリアレイのアドレス指定の二次元の特性により、外部メモリコントローラにとって直接アクセス可能となる。非同期式のＤＲＡＭアーキテクチャでは、行（またはｘアドレス）および列（またはｙアドレス）へのアクセス動作を制御するために、別個の制御信号が用いられる。同期式のＤＲＡＭアーキテクチャでは、上述の、別個の行および列の制御信号を用いることもできる。さらに、同期式ＤＲＡＭアーキテクチャについては、行および列の制御信号の両方に対して、１つのコマンドパスを用いることができる。
【０００６】
これらの場合、ビット線センスアンプの活性化は、通常は、行活性化コマンドによって開始されるＤＲＡＭ動作の自己タイミングされたシーケンスの最終段階として行なわれる。列アクセストランジスタは、ｙアドレスデコーディングロジックによって制御され、個々の読出および書込のコマンドと関連する制御信号によってイネーブルにされる。
【０００７】
しかしながら、非同期式および同期式のＤＲＡＭアーキテクチャの両方において、ビット線のセンシングと、列アクセストランジスタのイネーブル化との間のタイミングマージンを最小化する能力は、行アクセス動作および列アクセス動作に対する別個の制御パス間のタイミングの変動性によって制限される。同期式の設計においても、ｘアドレスおよびｙアドレスのデコーディングロジックパスは完全に別個である。ビット線のセンシングの完了と、列アクセストランジスタの活性化の開始との間のタイミングの変動性には、ｘアドレスデコーディングパスとｙアドレスデコーディングパスとの間の変動性と、ビット線センスアンプを活性化させる自己タイミングされたチェインの変動性と、制御信号のフライト差（ｆｌｉｇｈｔ ｄｉｆｆｅｒｅｎｃｅｓ）の時間との総和が含まれる。すなわち、制御信号は、メモリデバイスの別個の領域に位置付けられた行および列の制御ロジックから所与のメモリアレイに到着するため、異なった活性化のタイミングを有し得る。
【０００８】
ＤＲＡＭのアクセス時間を減じ、読出および書込動作が行なわれ得る速度を上げるために、ＤＲＡＭを機能させるために必要な、上述のシーケンシャルな動作の各々に対して必要とされる時間を減じようとすることが重要である。さらに、連続したＤＲＡＭアクセス機能の各々を、前の動作の後にできるだけ早く開始する必要性が同じく重要である。
【０００９】
特に、ビット線の復元と、列活性化デバイスのイネーブル化との間の遅延が、正しいＤＲＡＭ動作および低いアクセスレイテンシの達成の両方に対して重要である。列アクセストランジスタのイネーブル化が早すぎると、ビット線上に読出されたメモリセルが破損するおそれがある。この破損は、列アクセストランジスタを介して結合されたビット線上のノイズから直接生じ得るか、または、列アクセストランジスタを介して駆動されたビット線と、隣接する選択されていないビット線との間の容量結合によって間接的に生じ得る。データは破壊読出しされるため、データが破損すると、それを検索することができない。反対に、列アクセストランジスタのイネーブル化が遅すぎると、不必要な遅延がメモリアクセスレイテンシに加わる。さらに、後のアクセス動作に備えたビット線のイコライズおよびプリチャージが、列アクセストランジスタがオフにされるまで有効に続行し得ない恐れがある。
【００１０】
したがって、不必要な遅延が殆どまたは全くなく、メモリセルのデータを破損することなく、連続するＤＲＡＭアクセス機能を開始することのできるメモリデバイスが必要とされる。したがって、この発明の目的は、上述の不利益の少なくともいくつかを回避または緩和することである。
【００１１】
【発明の概要】
この発明の一実施例に従い、ビット線の対、ワード線、メモリセル、センスアンプ、およびセンスアンプに給電するためのセンスアンプ電源回路のアレイを有する半導体メモリにおいて、行および列へのアクセス動作を同期させるための回路が提供される。この回路は、ワード線のうちの少なくとも１つを活性化させるためのワード線タイミングパルスと、ワード線タイミングパルスに結合されて、ワード線タイミングパルスを第１の予め定められた期間だけ遅延する第１の遅延回路と、ワード線タイミングパルスと第１の遅延回路によって遅延されたワード線タイミングパルスとを論理的に組合せるための第１のロジック回路とを含む。第１のロジック回路の出力は、センスアンプ電源回路をイネーブルにするためのセンスアンプイネーブル信号を与える。この回路は、ワード線タイミングパルスに結合されてワード線タイミングパルスを第２の予め定められた期間だけ遅延する第２の遅延回路をさらに含む。この回路は、ワード線タイミングパルスと第２の遅延回路によって遅延されたワード線タイミングパルスとを論理的に組合せて列選択イネーブル信号を与えるための第２のロジック回路をさらに含む。列選択イネーブル信号により、複数の列アクセスデバイスのうちの選択されたデバイスがイネーブルにされ、それらはセンスアンプ電源回路がイネーブルにされた後に、予め定められた時間期間だけ活性化される。
【００１２】
ビット線の対、ワード線、メモリセル、センスアンプ、およびセンスアンプに給電するためのセンスアンプ電源回路のアレイを有する半導体メモリにおいて、行および列へのアクセス動作を同期させるための方法もまた提供される。この方法は、ワード線タイミングパルスを生成して、ワード線の少なくとも１つを活性化するステップと、ワード線タイミングパルスを第１の予め定められた時間だけ遅延するステップと、ワード線タイミングパルスと第１の遅延されたワード線タイミングパルスとを論理的に組合せてセンスアンプイネーブル信号を与えるステップとを含む。センスアンプイネーブル信号は、センスアンプ電源回路をイネーブルにする。この方法は、ワード線タイミングパルスを第２の予め定められた時間だけ遅延するステップと、ワード線タイミングパルスと第２の遅延されたワード線タイミングパルスとを論理的に組合せて列選択イネーブル信号を与えるステップとをさらに含む。列選択イネーブル信号は、複数の列アクセスデバイスのうちの選択されたデバイスをイネーブルにし、複数の列アクセスデバイスのうちの選択されたデバイスは、センスアンプ電源回路がイネーブルにされた後に、予め定められた時間期間だけ活性化される。
【００１３】
次に、この発明を、以下の図面を参照することにより、例としてのみ説明する。
【００１４】
【好ましい実施例の詳細な説明】
便宜上、説明中の同じ番号は、図面中の同じ構造を指す。図１を参照すると、別個の制御信号を用いて行および列へのアクセス動作を制御する非同期式ＤＲＡＭアーキテクチャの先行技術の実現例が、番号１００によって包括的に示される。ビット線の対のすべては、アクティブサイクルの前にプリチャージされ、イコライズされる。外部メモリコントローラ１０２は、行制御信号１０４を行制御ロジックデバイス１０６に送る。外部メモリコントローラ１０２は、列制御信号１０８を列制御論理デバイス１１０に送る。外部メモリコントローラ１０２はまた、行制御ロジックデバイス１０６と列制御ロジックデバイス１１０との両方にアドレス信号１１２を送る。
【００１５】
活性化信号に応答して、行制御ロジックデバイス１０６は、アドレス信号１１２のデコーディングに従い、ワード線１１４をアサートする。メモリセル１１３の充電状態が、相補的なビット線の対１１６上に読出される。センスアンプ１１５はビット線１１６間の電圧を増幅する。次に、列制御ロジック１１０は、アドレス信号１１２のデコーディングに従い、列選択信号１１７をアサートする。列選択信号は、列アクセストランジスタ１１９をイネーブルにする。ワード線１１４とビット線１１６との交差点は、アドレス信号１１２によって特定されるアドレスである。このアドレスは、データバスセンスアンプ１１８ａおよび後に出力バッファ１１８ｂを介してメモリアレイから読出されるか、または入力バッファ１１８ｃおよび後に書込ドライバ１１８ｄを介してメモリアレイに書込まれるべきものである。
【００１６】
図２を参照すると、行および列へのアクセス動作の両方に対して１つのコマンドパスを有する同期式ＤＲＡＭアーキテクチャの先行技術の実現例が番号２００によって包括的に示される。外部メモリコントローラ１０２は、アドレス信号１１２およびコマンド信号２０２を同期式フロントエンド２０４に送る。同期式フロントエンド２０４は、このアドレス信号１１２を行制御ロジックデバイス１０６だけでなく、列制御ロジックデバイス１１０にも与える。さらに、同期式フロントエンド２０４は、行制御信号１０４を行制御ロジックデバイス１０６に与え、列制御信号１０８を列制御ロジックデバイス１１０に与える。
【００１７】
行制御ロジックデバイス１０６および列制御ロジックデバイス１１０は、図１に関して上述の態様と同じように、ワード線１１４および列選択信号１１７をアサートする。入力／出力パス２０６は、図１に示された入力／出力パス１１８と同様に機能するが、例外として、入力／出力パス２０６は、入力データラッチ２０８ａおよび出力データラッチ２０８ｂも含み、データの同期転送を行なう。同期式フロントエンド２０４およびラッチ２０８の両方は、同じクロック２１０によってクロックされる。
【００１８】
図１および図２を参照して説明される実現例のいずれも、ビット線のセンシングと列アクセストランジスタの活性化との間のタイミングの不確実性および変動性を欠点として有する。ビット線のセンシングと列アクセストランジスタの活性化との間のタイミングの不確実性および変動性を減じるための１つの方法に、選択されたメモリアレイの周辺領域内で２つの動作をローカルに同期させることが含まれる。列アクセストランジスタの活性化と、ビット線センスアンプの活性化に基づいて生成される制御信号とを組合せることにより、ビット線のセンシングと列へのアクセスとの間の不必要な遅延を大いに減じることができる。これにより、メモリアクセスのレイテンシを減じかつメモリ動作をより高速で行なうことができる。
【００１９】
図３を参照すると、この発明の一実施例に従ったＤＲＡＭアーキテクチャが番号３００によって包括的に示される。ワード線タイミングパルス信号ＷＴＰが第１の遅延要素Ｄ１の入力に結合される。第１の遅延要素Ｄ１の出力は、ＡＮＤゲートＡ１の入力に結合される。ワード線タイミングパルスＷＴＰは、ＡＮＤゲートＡ１の第２の入力である。ＡＮＤゲートＡ１の出力は、センスアンプイネーブル信号ＳＡＥＮであり、これはビット線センスアンプ電源回路３０２の入力である。ビット線センスアンプ電源回路３０２は、ビット線の対３０６間の電圧を増幅するためのセンスアンプ３０４に給電する。給電は、ｐチャネル電源信号ＳＡＰおよびｎチャネル電源信号ＳＡＮを、アクティブセンシングのサイクル中には正の電源電圧ＶＤＤおよび接地電源電圧ＶＳＳにそれぞれ選択的に結合し、プリチャージサイクル中にはビット線プリチャージ電圧ＶＢＬＰに選択的に結合することによって、行なわれる。
【００２０】
第１の遅延要素Ｄ１の出力は、第２の遅延要素Ｄ２の入力にさらに結合される。第２の遅延要素Ｄ２の出力は、第２のＡＮＤゲートＡ２の入力に結合される。ワード線タイミングパルスＷＴＰは、ＡＮＤゲートＡ２の第２の入力である。ＡＮＤゲートＡ２の出力は、列選択イネーブル信号ＣＳＥである。ＣＳＥ信号は、プリデコードされた列アドレス信号を含むグローバル列選択信号ＧＣＳＬ１とＡＮＤゲート３１２（簡素化するために、このうちの２つのみを示す）を介して組合され、ＡＮＤゲート３１２はローカル列選択信号ＬＣＳＬ１を生成する。次いで、ローカル列選択信号ＬＣＳＬ１は、アクセスされるべき適切な列をイネーブルにする。ワード線タイミングパルスＷＴＰもまた、複数のＡＮＤゲート３１４（簡素化するために、このうちの１つのみを示す）を介して、関連するワード線３０８に結合され、プリデコードされたｘアドレスによって選択された適切なワード線をイネーブルにする。
【００２１】
図４を参照すると、上述の回路のためのタイミング図が示される。回路の動作を図３および図４を参照して説明し、読出動作について述べるが、書込動作は、読出動作が説明されると当業者には明らかとなるであろう。ワード線タイミングパルスＷＴＰの立上がり端に応答して、選択されたワード線が立上がり、そのメモリセル用のアクセストランジスタをオンにする。選択されたセルに記憶されたデータがビット線上にダンプされ、セルとビット線のキャパシタンスとの間の電荷の共有が生じる。ワード線タイミングパルスＷＴＰの立上がり端を受けてから、（遅延要素Ｄ１によって生成された）遅延Ｔ１の後に、ビット線センスアンプ３０４は、センスアンプイネーブル信号ＳＡＥＮのアサートによってイネーブルにされる。センスアンプイネーブル信号ＳＡＥＮをアサートすることにより、センスアンプ電源回路３０２は、センスアンプ電源レールＳＡＰおよびＳＡＮ上の電圧を、ビット線プリチャージ電圧ＶＢＬＰから、それぞれ正の電源電圧ＶＤＤおよび接地電源電圧ＶＳＳに駆動することができる。センスアンプがイネーブルにされると、ビット線上のデータはフルスイングレベルまで増幅される。
【００２２】
センスアンプイネーブル信号のアサートから、（遅延要素Ｄ２によって生成された）遅延Ｔ２の後に、列選択イネーブル信号ＣＳＥがアサートされる。列選択イネーブル信号ＣＳＥは、ローカルな列選択のためにｙアドレスデコードロジックによって生成された１組のグローバル列選択信号ＧＣＳＬ１を適切と認める（ｑｕａｌｉｆｙ）ように用いられる。列選択信号ＬＣＳＬ１は、個々のＤＲＡＭアレイに対してローカルであり、列選択イネーブルＣＳＥ信号とグローバル列選択信号ＧＣＳＬ１との論理積を行なうことによって生成される。したがって、列選択イネーブル信号ＣＳＥがアサートされて、グローバル列選択信号ＧＣＳＬ１がアサートされると、対応するローカル列選択信号ＬＣＳＬ１がイネーブルにされる。次いで、ローカル列選択信号ＬＣＳＬ１は、ローカルなビット線をデータバスに結合する列アクセストランジスタ３１０をイネーブルにする。したがって、図４を再び参照すると、ローカル列選択信号ＬＣＳＬ１は、遅延Ｔ１およびＴ２の後に生成される。ローカル列選択信号ＬＣＳＬ１は、第１の列アクセストランジスタ３１０ａをイネーブルにする。ワード線タイミングパルスＷＴＰの次の立上がり端によって開始される第２の読出サイクル中に、第２のローカル制御信号ＬＣＳＬ２が遅延Ｔ１およびＴ２の後にイネーブルにされる。第２のローカル列選択信号ＬＣＳＬ２は、第２の列アクセストランジスタ３１０ｂをイネーブルにする。この実施例では、ＬＣＳＬ２は説明のためにＬＣＳＬ１とは異なっているよう示されるが、実際はそうである必要はない。
【００２３】
ローカル列選択イネーブル信号ＬＣＳＬ１は、ワード線タイミングパルスＷＴＰの立上がり端から、遅延Ｔ１およびＴ２の後に活性化され、列選択イネーブル信号ＣＳＥの立下がり端によって非活性化される。センスアンプは、ワード線タイミングパルスＷＴＰの立上がり端から、遅延Ｔ１の後に、ビット線センスアンプ電源回路３０２によって給電され、ＳＡＥＮ信号の立下がり端によって非活性化される。ＡＮＤゲートＡ１およびＡ２により、ワード線タイミングパルスＷＴＰの立下がり端に応答して、センスアンプイネーブル信号ＳＡＥＮおよび列選択イネーブル信号ＣＳＥの両方が、確実に、直ちにディスエーブルにされる。ワード線３０８は、ワード線タイミングパルスＷＴＰが活性である限りイネーブルされた状態にある。
【００２４】
したがって、個々のＤＲＡＭアレイ内の列アクセストランジスタのイネーブル化を、そのアレイに関連するビット線センスアンプの活性化の後の予め定められた時間期間に同期させることができる。センスアンプ間の予め定められた遅延が、最適な読出および書込の性能を達成するよう選択的にプログラムされ得ることに注目されたい。
【００２５】
図５を参照すると、図３に記載された実施例の一代替例が番号５００によって包括的に示される。ビット線センスアンプ電源回路３０２は、上述の実施例で示されたとおり、タイミング制御信号ＷＴＰとタイミング制御信号ＷＴＰの遅延されたものとの論理積を行なうことによってイネーブルにされる。しかしながら、この実施例において、列選択イネーブル信号ＣＳＥは、タイミング制御信号ＷＴＰとコンパレータ５０２の出力との論理積の結果である。
【００２６】
コンパレータ５０２は、ｐチャネル電源信号ＳＡＰまたはｎチャネル電源信号ＳＡＮのいずれか一方のレベルを予め定められたしきい値電圧ＶＳＷと比較する。図５において、コンパレータは、ｐチャネル電源信号ＳＡＰと、ＶＢＬＰおよびＶＤＤの間の値を有するようセットされたしきい値電圧ＶＳＷとを比較する。ＳＡＰがしきい値電圧ＶＳＷを超えるとすぐ、コンパレータは対応する出力をアサートし、それにより、ＡＮＤゲートＡ２を介して列選択イネーブル信号ＣＳＥをイネーブルにする。列選択イネーブル信号ＣＳＥは、上述の実施例で説明されたように、列選択信号（図示せず）をイネーブルにするために用いられる。
【００２７】
さらに、一代替例において、コンパレータは、ｐチャネル電源信号ＳＡＰを受取る代わりにｎチャネル電源信号ＳＡＮを受取り、しきい値電圧ＶＳＷはＶＢＬＰとＶＳＳとの間の値にセットされる。したがって、ｎチャネル電源信号ＳＡＮ電圧が予め規定されたしきい値ＶＳＷよりも下がると、コンパレータの出力は、列選択イネーブル信号ＣＳＥがイネーブルにされるようなものとなる。列選択イネーブル信号ＣＳＥは第１の実施例で示されたとおり、列選択信号をイネーブルにするために用いられる。
【００２８】
任意に、上述の実施例のいずれに対しても、さらなる遅延要素５０４を加えて遅延を与えてから、列選択イネーブル信号ＣＳＥをイネーブルにすることができる。
【００２９】
さらに、代替的一実施例が図６に示され、番号６００によって包括的に示される。上述の実施例においてと同様に、センスアンプイネーブル信号ＳＡＥＮは、ワード線タイミングパルスＷＴＰとワード線タイミングパルスＷＴＰの遅延されたものとの論理積の結果として生成される。しかしながら、この実施例において、列選択イネーブル信号は、ワード線タイミングパルスＷＴＰとワード線タイミングパルスＷＴＰの遅延されたものとの論理積の結果である。第２の遅延要素Ｄ３は、Ｔ１およびＴ２の組合された時間遅延だけワード線タイミングパルスＷＴＰを遅延する。したがって、第１の実施例とは異なり、ワード線タイミングパルスＷＴＰは第２の遅延要素Ｄ３の入力において直接与えられる。
【００３０】
ワード線タイミングパルスＷＴＰの否定とビット線センスアンプ電源回路３０２のディスエーブル化との間の時間は、ワード線タイミングパルスＷＴＰとＡＮＤゲートＡ１の入力との間に遅延要素を挿入することによって調節され得る。同様に、ワード線タイミングパルスＷＴＰの否定と列選択イネーブル信号ＣＳＥの否定との間の時間は、ワード線タイミングパルスＷＴＰとＡＮＤゲートＡ２の入力との間に遅延要素を挿入することによって調節され得る。
【００３１】
ビット線のセンシングと列へのアクセスとの間のタイミングのより正確な制御が、上述の実施例のすべてによって達成されたため、ビット線のセンシングが部分的にしか完了していない内に列へのアクセスを開始して、読出および書込の動作をさらに加速することもできる。
【００３２】
この発明を或る特定の実施例を参照して説明してきたが、この明細書において前掲の請求項に略述されるとおり、この発明の精神および範囲から逸脱することのないこの発明のさまざまな変更が、当業者には明らかとなるであろう。さらに、この発明は、アレイとして構成されかつ別個のシーケンシャルなｘおよびｙのアドレス指定段階を用いてアドレス指定される、いかなるタイプの電子メモリにも応用することができる。これらには、ＳＲＡＭ、ならびにＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＥＰＲＯＭ、およびＦＲＡＭ等のさまざまな不揮発性メモリが含まれる。
【図面の簡単な説明】
【図１】非同期式ＤＲＡＭアーキテクチャ（先行技術）の概略図である。
【図２】共通のコマンドおよびアドレスパスを備えた同期式ＤＲＡＭアーキテクチャ（先行技術）の概略図である。
【図３】この発明の一実施例に従ったＤＲＡＭアーキテクチャの概略図である。
【図４】図３に示されたＤＲＡＭアーキテクチャのタイミング図である。
【図５】図３に示された概略図の代替的な一実施例である。
【図６】図３に示された概略図のさらなる代替的な一実施例である。
この発明は、一般に、半導体メモリデバイスにおける行および列へのアクセス動作の同期に関し、特定的に、高速ダイナミックランダムアクセスメモリにおける行および列へのアクセス動作に関する。
【０００２】
【発明の背景】
半導体メモリ集積回路は、行および列を有して個々のデータ記憶場所、すなわちメモリセルを規定する行−列アドレス交差点を備えたアレイとして規定される内部アーキテクチャをこれまで用いてきた。典型的に、これらの交差点は内部アドレスバスを介してアドレス指定され、それらの場所に記憶されるかまたはそこから読出されるべきデータは、内部入力／出力バスに転送される。データ記憶場所の群は、通常はワード線に沿ってともに結合される。この基本的なアーキテクチャを用いる半導体構成には、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、電気的プログラマブル読出専用メモリ（ＥＰＲＯＭ）、消去可能ＥＰＲＯＭ（ＥＥＰＲＯＭ）に加え、「フラッシュ」メモリが含まれる。
【０００３】
このようなメモリデバイスに対する性能の、より重要な尺度の１つに、使用可能な総データ帯域幅がある。データ帯域幅に影響を及ぼすタイミング遅延の主なタイプをアクセス時間と呼ぶ。アクセス時間は、アドレスバスにおける新規のアドレス情報の到着と、入力／出力バス上のアクセスされたデータが利用可能になるときとの間の遅延として規定される。
【０００４】
ＤＲＡＭメモリアレイからのデータの読出またはそこへのデータの書込のいずれかを行なうために、多くのシーケンシャルな動作が行なわれる。最初に、ビット線の対がイコライズされ、プリチャージされる。次に、選択されたワード線がアサートされて、アドレス指定されたメモリセルの充電状態をビット線上に読出す。次に、ビット線センスアンプを活性化して、ビット線の対間の電圧差を最大ロジックレベルにまで増幅する。次に、典型的にｎチャネルパストランジスタである列アクセストランジスタがイネーブルにされて、ビット線の状態をＤＲＡＭの読出データ増幅器および出力に結合するか、または、ビット線の状態をＤＲＡＭ書込データ入力からの新規の値で重ね書きする。
【０００５】
ほぼすべてのＤＲＡＭアーキテクチャにおいて、メモリアレイのアドレス指定の二次元の特性により、外部メモリコントローラにとって直接アクセス可能となる。非同期式のＤＲＡＭアーキテクチャでは、行（またはｘアドレス）および列（またはｙアドレス）へのアクセス動作を制御するために、別個の制御信号が用いられる。同期式のＤＲＡＭアーキテクチャでは、上述の、別個の行および列の制御信号を用いることもできる。さらに、同期式ＤＲＡＭアーキテクチャについては、行および列の制御信号の両方に対して、１つのコマンドパスを用いることができる。
【０００６】
これらの場合、ビット線センスアンプの活性化は、通常は、行活性化コマンドによって開始されるＤＲＡＭ動作の自己タイミングされたシーケンスの最終段階として行なわれる。列アクセストランジスタは、ｙアドレスデコーディングロジックによって制御され、個々の読出および書込のコマンドと関連する制御信号によってイネーブルにされる。
【０００７】
しかしながら、非同期式および同期式のＤＲＡＭアーキテクチャの両方において、ビット線のセンシングと、列アクセストランジスタのイネーブル化との間のタイミングマージンを最小化する能力は、行アクセス動作および列アクセス動作に対する別個の制御パス間のタイミングの変動性によって制限される。同期式の設計においても、ｘアドレスおよびｙアドレスのデコーディングロジックパスは完全に別個である。ビット線のセンシングの完了と、列アクセストランジスタの活性化の開始との間のタイミングの変動性には、ｘアドレスデコーディングパスとｙアドレスデコーディングパスとの間の変動性と、ビット線センスアンプを活性化させる自己タイミングされたチェインの変動性と、制御信号のフライト差（ｆｌｉｇｈｔ ｄｉｆｆｅｒｅｎｃｅｓ）の時間との総和が含まれる。すなわち、制御信号は、メモリデバイスの別個の領域に位置付けられた行および列の制御ロジックから所与のメモリアレイに到着するため、異なった活性化のタイミングを有し得る。
【０００８】
ＤＲＡＭのアクセス時間を減じ、読出および書込動作が行なわれ得る速度を上げるために、ＤＲＡＭを機能させるために必要な、上述のシーケンシャルな動作の各々に対して必要とされる時間を減じようとすることが重要である。さらに、連続したＤＲＡＭアクセス機能の各々を、前の動作の後にできるだけ早く開始する必要性が同じく重要である。
【０００９】
特に、ビット線の復元と、列活性化デバイスのイネーブル化との間の遅延が、正しいＤＲＡＭ動作および低いアクセスレイテンシの達成の両方に対して重要である。列アクセストランジスタのイネーブル化が早すぎると、ビット線上に読出されたメモリセルが破損するおそれがある。この破損は、列アクセストランジスタを介して結合されたビット線上のノイズから直接生じ得るか、または、列アクセストランジスタを介して駆動されたビット線と、隣接する選択されていないビット線との間の容量結合によって間接的に生じ得る。データは破壊読出しされるため、データが破損すると、それを検索することができない。反対に、列アクセストランジスタのイネーブル化が遅すぎると、不必要な遅延がメモリアクセスレイテンシに加わる。さらに、後のアクセス動作に備えたビット線のイコライズおよびプリチャージが、列アクセストランジスタがオフにされるまで有効に続行し得ない恐れがある。
【００１０】
したがって、不必要な遅延が殆どまたは全くなく、メモリセルのデータを破損することなく、連続するＤＲＡＭアクセス機能を開始することのできるメモリデバイスが必要とされる。したがって、この発明の目的は、上述の不利益の少なくともいくつかを回避または緩和することである。
【００１１】
【発明の概要】
この発明の一実施例に従い、ビット線の対、ワード線、メモリセル、センスアンプ、およびセンスアンプに給電するためのセンスアンプ電源回路のアレイを有する半導体メモリにおいて、行および列へのアクセス動作を同期させるための回路が提供される。この回路は、ワード線のうちの少なくとも１つを活性化させるためのワード線タイミングパルスと、ワード線タイミングパルスに結合されて、ワード線タイミングパルスを第１の予め定められた期間だけ遅延する第１の遅延回路と、ワード線タイミングパルスと第１の遅延回路によって遅延されたワード線タイミングパルスとを論理的に組合せるための第１のロジック回路とを含む。第１のロジック回路の出力は、センスアンプ電源回路をイネーブルにするためのセンスアンプイネーブル信号を与える。この回路は、ワード線タイミングパルスに結合されてワード線タイミングパルスを第２の予め定められた期間だけ遅延する第２の遅延回路をさらに含む。この回路は、ワード線タイミングパルスと第２の遅延回路によって遅延されたワード線タイミングパルスとを論理的に組合せて列選択イネーブル信号を与えるための第２のロジック回路をさらに含む。列選択イネーブル信号により、複数の列アクセスデバイスのうちの選択されたデバイスがイネーブルにされ、それらはセンスアンプ電源回路がイネーブルにされた後に、予め定められた時間期間だけ活性化される。
【００１２】
ビット線の対、ワード線、メモリセル、センスアンプ、およびセンスアンプに給電するためのセンスアンプ電源回路のアレイを有する半導体メモリにおいて、行および列へのアクセス動作を同期させるための方法もまた提供される。この方法は、ワード線タイミングパルスを生成して、ワード線の少なくとも１つを活性化するステップと、ワード線タイミングパルスを第１の予め定められた時間だけ遅延するステップと、ワード線タイミングパルスと第１の遅延されたワード線タイミングパルスとを論理的に組合せてセンスアンプイネーブル信号を与えるステップとを含む。センスアンプイネーブル信号は、センスアンプ電源回路をイネーブルにする。この方法は、ワード線タイミングパルスを第２の予め定められた時間だけ遅延するステップと、ワード線タイミングパルスと第２の遅延されたワード線タイミングパルスとを論理的に組合せて列選択イネーブル信号を与えるステップとをさらに含む。列選択イネーブル信号は、複数の列アクセスデバイスのうちの選択されたデバイスをイネーブルにし、複数の列アクセスデバイスのうちの選択されたデバイスは、センスアンプ電源回路がイネーブルにされた後に、予め定められた時間期間だけ活性化される。
【００１３】
次に、この発明を、以下の図面を参照することにより、例としてのみ説明する。
【００１４】
【好ましい実施例の詳細な説明】
便宜上、説明中の同じ番号は、図面中の同じ構造を指す。図１を参照すると、別個の制御信号を用いて行および列へのアクセス動作を制御する非同期式ＤＲＡＭアーキテクチャの先行技術の実現例が、番号１００によって包括的に示される。ビット線の対のすべては、アクティブサイクルの前にプリチャージされ、イコライズされる。外部メモリコントローラ１０２は、行制御信号１０４を行制御ロジックデバイス１０６に送る。外部メモリコントローラ１０２は、列制御信号１０８を列制御論理デバイス１１０に送る。外部メモリコントローラ１０２はまた、行制御ロジックデバイス１０６と列制御ロジックデバイス１１０との両方にアドレス信号１１２を送る。
【００１５】
活性化信号に応答して、行制御ロジックデバイス１０６は、アドレス信号１１２のデコーディングに従い、ワード線１１４をアサートする。メモリセル１１３の充電状態が、相補的なビット線の対１１６上に読出される。センスアンプ１１５はビット線１１６間の電圧を増幅する。次に、列制御ロジック１１０は、アドレス信号１１２のデコーディングに従い、列選択信号１１７をアサートする。列選択信号は、列アクセストランジスタ１１９をイネーブルにする。ワード線１１４とビット線１１６との交差点は、アドレス信号１１２によって特定されるアドレスである。このアドレスは、データバスセンスアンプ１１８ａおよび後に出力バッファ１１８ｂを介してメモリアレイから読出されるか、または入力バッファ１１８ｃおよび後に書込ドライバ１１８ｄを介してメモリアレイに書込まれるべきものである。
【００１６】
図２を参照すると、行および列へのアクセス動作の両方に対して１つのコマンドパスを有する同期式ＤＲＡＭアーキテクチャの先行技術の実現例が番号２００によって包括的に示される。外部メモリコントローラ１０２は、アドレス信号１１２およびコマンド信号２０２を同期式フロントエンド２０４に送る。同期式フロントエンド２０４は、このアドレス信号１１２を行制御ロジックデバイス１０６だけでなく、列制御ロジックデバイス１１０にも与える。さらに、同期式フロントエンド２０４は、行制御信号１０４を行制御ロジックデバイス１０６に与え、列制御信号１０８を列制御ロジックデバイス１１０に与える。
【００１７】
行制御ロジックデバイス１０６および列制御ロジックデバイス１１０は、図１に関して上述の態様と同じように、ワード線１１４および列選択信号１１７をアサートする。入力／出力パス２０６は、図１に示された入力／出力パス１１８と同様に機能するが、例外として、入力／出力パス２０６は、入力データラッチ２０８ａおよび出力データラッチ２０８ｂも含み、データの同期転送を行なう。同期式フロントエンド２０４およびラッチ２０８の両方は、同じクロック２１０によってクロックされる。
【００１８】
図１および図２を参照して説明される実現例のいずれも、ビット線のセンシングと列アクセストランジスタの活性化との間のタイミングの不確実性および変動性を欠点として有する。ビット線のセンシングと列アクセストランジスタの活性化との間のタイミングの不確実性および変動性を減じるための１つの方法に、選択されたメモリアレイの周辺領域内で２つの動作をローカルに同期させることが含まれる。列アクセストランジスタの活性化と、ビット線センスアンプの活性化に基づいて生成される制御信号とを組合せることにより、ビット線のセンシングと列へのアクセスとの間の不必要な遅延を大いに減じることができる。これにより、メモリアクセスのレイテンシを減じかつメモリ動作をより高速で行なうことができる。
【００１９】
図３を参照すると、この発明の一実施例に従ったＤＲＡＭアーキテクチャが番号３００によって包括的に示される。ワード線タイミングパルス信号ＷＴＰが第１の遅延要素Ｄ１の入力に結合される。第１の遅延要素Ｄ１の出力は、ＡＮＤゲートＡ１の入力に結合される。ワード線タイミングパルスＷＴＰは、ＡＮＤゲートＡ１の第２の入力である。ＡＮＤゲートＡ１の出力は、センスアンプイネーブル信号ＳＡＥＮであり、これはビット線センスアンプ電源回路３０２の入力である。ビット線センスアンプ電源回路３０２は、ビット線の対３０６間の電圧を増幅するためのセンスアンプ３０４に給電する。給電は、ｐチャネル電源信号ＳＡＰおよびｎチャネル電源信号ＳＡＮを、アクティブセンシングのサイクル中には正の電源電圧ＶＤＤおよび接地電源電圧ＶＳＳにそれぞれ選択的に結合し、プリチャージサイクル中にはビット線プリチャージ電圧ＶＢＬＰに選択的に結合することによって、行なわれる。
【００２０】
第１の遅延要素Ｄ１の出力は、第２の遅延要素Ｄ２の入力にさらに結合される。第２の遅延要素Ｄ２の出力は、第２のＡＮＤゲートＡ２の入力に結合される。ワード線タイミングパルスＷＴＰは、ＡＮＤゲートＡ２の第２の入力である。ＡＮＤゲートＡ２の出力は、列選択イネーブル信号ＣＳＥである。ＣＳＥ信号は、プリデコードされた列アドレス信号を含むグローバル列選択信号ＧＣＳＬ１とＡＮＤゲート３１２（簡素化するために、このうちの２つのみを示す）を介して組合され、ＡＮＤゲート３１２はローカル列選択信号ＬＣＳＬ１を生成する。次いで、ローカル列選択信号ＬＣＳＬ１は、アクセスされるべき適切な列をイネーブルにする。ワード線タイミングパルスＷＴＰもまた、複数のＡＮＤゲート３１４（簡素化するために、このうちの１つのみを示す）を介して、関連するワード線３０８に結合され、プリデコードされたｘアドレスによって選択された適切なワード線をイネーブルにする。
【００２１】
図４を参照すると、上述の回路のためのタイミング図が示される。回路の動作を図３および図４を参照して説明し、読出動作について述べるが、書込動作は、読出動作が説明されると当業者には明らかとなるであろう。ワード線タイミングパルスＷＴＰの立上がり端に応答して、選択されたワード線が立上がり、そのメモリセル用のアクセストランジスタをオンにする。選択されたセルに記憶されたデータがビット線上にダンプされ、セルとビット線のキャパシタンスとの間の電荷の共有が生じる。ワード線タイミングパルスＷＴＰの立上がり端を受けてから、（遅延要素Ｄ１によって生成された）遅延Ｔ１の後に、ビット線センスアンプ３０４は、センスアンプイネーブル信号ＳＡＥＮのアサートによってイネーブルにされる。センスアンプイネーブル信号ＳＡＥＮをアサートすることにより、センスアンプ電源回路３０２は、センスアンプ電源レールＳＡＰおよびＳＡＮ上の電圧を、ビット線プリチャージ電圧ＶＢＬＰから、それぞれ正の電源電圧ＶＤＤおよび接地電源電圧ＶＳＳに駆動することができる。センスアンプがイネーブルにされると、ビット線上のデータはフルスイングレベルまで増幅される。
【００２２】
センスアンプイネーブル信号のアサートから、（遅延要素Ｄ２によって生成された）遅延Ｔ２の後に、列選択イネーブル信号ＣＳＥがアサートされる。列選択イネーブル信号ＣＳＥは、ローカルな列選択のためにｙアドレスデコードロジックによって生成された１組のグローバル列選択信号ＧＣＳＬ１を適切と認める（ｑｕａｌｉｆｙ）ように用いられる。列選択信号ＬＣＳＬ１は、個々のＤＲＡＭアレイに対してローカルであり、列選択イネーブルＣＳＥ信号とグローバル列選択信号ＧＣＳＬ１との論理積を行なうことによって生成される。したがって、列選択イネーブル信号ＣＳＥがアサートされて、グローバル列選択信号ＧＣＳＬ１がアサートされると、対応するローカル列選択信号ＬＣＳＬ１がイネーブルにされる。次いで、ローカル列選択信号ＬＣＳＬ１は、ローカルなビット線をデータバスに結合する列アクセストランジスタ３１０をイネーブルにする。したがって、図４を再び参照すると、ローカル列選択信号ＬＣＳＬ１は、遅延Ｔ１およびＴ２の後に生成される。ローカル列選択信号ＬＣＳＬ１は、第１の列アクセストランジスタ３１０ａをイネーブルにする。ワード線タイミングパルスＷＴＰの次の立上がり端によって開始される第２の読出サイクル中に、第２のローカル制御信号ＬＣＳＬ２が遅延Ｔ１およびＴ２の後にイネーブルにされる。第２のローカル列選択信号ＬＣＳＬ２は、第２の列アクセストランジスタ３１０ｂをイネーブルにする。この実施例では、ＬＣＳＬ２は説明のためにＬＣＳＬ１とは異なっているよう示されるが、実際はそうである必要はない。
【００２３】
ローカル列選択イネーブル信号ＬＣＳＬ１は、ワード線タイミングパルスＷＴＰの立上がり端から、遅延Ｔ１およびＴ２の後に活性化され、列選択イネーブル信号ＣＳＥの立下がり端によって非活性化される。センスアンプは、ワード線タイミングパルスＷＴＰの立上がり端から、遅延Ｔ１の後に、ビット線センスアンプ電源回路３０２によって給電され、ＳＡＥＮ信号の立下がり端によって非活性化される。ＡＮＤゲートＡ１およびＡ２により、ワード線タイミングパルスＷＴＰの立下がり端に応答して、センスアンプイネーブル信号ＳＡＥＮおよび列選択イネーブル信号ＣＳＥの両方が、確実に、直ちにディスエーブルにされる。ワード線３０８は、ワード線タイミングパルスＷＴＰが活性である限りイネーブルされた状態にある。
【００２４】
したがって、個々のＤＲＡＭアレイ内の列アクセストランジスタのイネーブル化を、そのアレイに関連するビット線センスアンプの活性化の後の予め定められた時間期間に同期させることができる。センスアンプ間の予め定められた遅延が、最適な読出および書込の性能を達成するよう選択的にプログラムされ得ることに注目されたい。
【００２５】
図５を参照すると、図３に記載された実施例の一代替例が番号５００によって包括的に示される。ビット線センスアンプ電源回路３０２は、上述の実施例で示されたとおり、タイミング制御信号ＷＴＰとタイミング制御信号ＷＴＰの遅延されたものとの論理積を行なうことによってイネーブルにされる。しかしながら、この実施例において、列選択イネーブル信号ＣＳＥは、タイミング制御信号ＷＴＰとコンパレータ５０２の出力との論理積の結果である。
【００２６】
コンパレータ５０２は、ｐチャネル電源信号ＳＡＰまたはｎチャネル電源信号ＳＡＮのいずれか一方のレベルを予め定められたしきい値電圧ＶＳＷと比較する。図５において、コンパレータは、ｐチャネル電源信号ＳＡＰと、ＶＢＬＰおよびＶＤＤの間の値を有するようセットされたしきい値電圧ＶＳＷとを比較する。ＳＡＰがしきい値電圧ＶＳＷを超えるとすぐ、コンパレータは対応する出力をアサートし、それにより、ＡＮＤゲートＡ２を介して列選択イネーブル信号ＣＳＥをイネーブルにする。列選択イネーブル信号ＣＳＥは、上述の実施例で説明されたように、列選択信号（図示せず）をイネーブルにするために用いられる。
【００２７】
さらに、一代替例において、コンパレータは、ｐチャネル電源信号ＳＡＰを受取る代わりにｎチャネル電源信号ＳＡＮを受取り、しきい値電圧ＶＳＷはＶＢＬＰとＶＳＳとの間の値にセットされる。したがって、ｎチャネル電源信号ＳＡＮ電圧が予め規定されたしきい値ＶＳＷよりも下がると、コンパレータの出力は、列選択イネーブル信号ＣＳＥがイネーブルにされるようなものとなる。列選択イネーブル信号ＣＳＥは第１の実施例で示されたとおり、列選択信号をイネーブルにするために用いられる。
【００２８】
任意に、上述の実施例のいずれに対しても、さらなる遅延要素５０４を加えて遅延を与えてから、列選択イネーブル信号ＣＳＥをイネーブルにすることができる。
【００２９】
さらに、代替的一実施例が図６に示され、番号６００によって包括的に示される。上述の実施例においてと同様に、センスアンプイネーブル信号ＳＡＥＮは、ワード線タイミングパルスＷＴＰとワード線タイミングパルスＷＴＰの遅延されたものとの論理積の結果として生成される。しかしながら、この実施例において、列選択イネーブル信号は、ワード線タイミングパルスＷＴＰとワード線タイミングパルスＷＴＰの遅延されたものとの論理積の結果である。第２の遅延要素Ｄ３は、Ｔ１およびＴ２の組合された時間遅延だけワード線タイミングパルスＷＴＰを遅延する。したがって、第１の実施例とは異なり、ワード線タイミングパルスＷＴＰは第２の遅延要素Ｄ３の入力において直接与えられる。
【００３０】
ワード線タイミングパルスＷＴＰの否定とビット線センスアンプ電源回路３０２のディスエーブル化との間の時間は、ワード線タイミングパルスＷＴＰとＡＮＤゲートＡ１の入力との間に遅延要素を挿入することによって調節され得る。同様に、ワード線タイミングパルスＷＴＰの否定と列選択イネーブル信号ＣＳＥの否定との間の時間は、ワード線タイミングパルスＷＴＰとＡＮＤゲートＡ２の入力との間に遅延要素を挿入することによって調節され得る。
【００３１】
ビット線のセンシングと列へのアクセスとの間のタイミングのより正確な制御が、上述の実施例のすべてによって達成されたため、ビット線のセンシングが部分的にしか完了していない内に列へのアクセスを開始して、読出および書込の動作をさらに加速することもできる。
【００３２】
この発明を或る特定の実施例を参照して説明してきたが、この明細書において前掲の請求項に略述されるとおり、この発明の精神および範囲から逸脱することのないこの発明のさまざまな変更が、当業者には明らかとなるであろう。さらに、この発明は、アレイとして構成されかつ別個のシーケンシャルなｘおよびｙのアドレス指定段階を用いてアドレス指定される、いかなるタイプの電子メモリにも応用することができる。これらには、ＳＲＡＭ、ならびにＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＥＰＲＯＭ、およびＦＲＡＭ等のさまざまな不揮発性メモリが含まれる。
【図面の簡単な説明】
【図１】非同期式ＤＲＡＭアーキテクチャ（先行技術）の概略図である。
【図２】共通のコマンドおよびアドレスパスを備えた同期式ＤＲＡＭアーキテクチャ（先行技術）の概略図である。
【図３】この発明の一実施例に従ったＤＲＡＭアーキテクチャの概略図である。
【図４】図３に示されたＤＲＡＭアーキテクチャのタイミング図である。
【図５】図３に示された概略図の代替的な一実施例である。
【図６】図３に示された概略図のさらなる代替的な一実施例である。
Claims (26)
- ビット線の対、ワード線、メモリセル、センスアンプ、および前記センスアンプに給電するためのセンスアンプ電源回路のアレイを有する半導体メモリにおいて、行および列へのアクセス動作を同期させるための回路であって、
（ａ） ワード線タイミングパルスを第１の予め定められた期間だけ遅延するための第１の遅延回路と、
（ｂ） 前記ワード線タイミングパルスと前記遅延されたワード線タイミングパルスとを論理的に組合せてセンスアンプイネーブル信号を生成し、前記センスアンプ電源回路をイネーブルにするための第１のロジック回路と、
（ｃ） 前記ワード線タイミングパルスを第２の予め定められた期間だけ遅延するための第２の遅延回路と、
（ｄ） 前記ワード線タイミングパルスと前記第２の遅延されたワード線タイミングパルスとを論理的に組合せて列選択イネーブル信号を生成し、複数の列アクセスデバイスのうちの選択されたデバイスをイネーブルにするための第２のロジック回路とを含み、前記第２の予め定められた時間期間は、複数の列アクセスデバイスのうちの選択されたデバイスが、前記センスアンプ電源回路がイネーブルにされた後に活性化されるよう選択される、回路。 - 前記第１の遅延回路は第１の遅延要素である、請求項１に記載の回路。
- 前記第２の遅延回路は第２の遅延要素である、請求項２に記載の回路。
- 前記第２の遅延要素は、前記第１の遅延要素を介して前記ワード線タイミングパルスに結合される、請求項３に記載の回路。
- 前記回路は、前記列選択イネーブル信号と複数の列アドレス信号とを論理的に組合せて、複数の列アクセスデバイスのうちの前記選択されたデバイスをイネーブルにするための複数のロジック回路をさらに含む、請求項４に記載の回路。
- 前記第２の予め定められた時間は、前記第１の予め定められた時間よりも長い、請求項３に記載の回路。
- 前記回路は、前記ワード線タイミングパルスを遅延してから前記ワード線タイミングパルスを前記第１のロジック回路に入力するための第３の遅延要素をさらに含む、請求項６に記載の回路。
- 前記回路は、前記ワード線タイミングパルスを遅延してから前記ワード線タイミングパルスを前記第２のロジック回路に入力するための第３の遅延要素をさらに含む、請求項６に記載の回路。
- 前記第２の遅延回路は、前記センスアンプ電源回路の電源信号に結合された第１の入力と、予め定められたしきい値電圧に結合された第２の入力とを有するコンパレータであり、前記コンパレータは、前記第１の入力と第２の入力との間の比較に依存してアサートされる出力を有する、請求項２に記載の回路。
- 前記第１の入力は、前記センスアンプ電源回路のｐチャネル電源信号に結合され、前記コンパレータの前記出力は、前記ｐチャネル電源信号が前記しきい値よりも大きい場合にアサートされる、請求項９に記載の回路。
- 第３の遅延回路は、前記コンパレータの前記出力と前記第２のロジック回路との間に結合される、請求項１０に記載の回路。
- 前記第１の入力は、前記センスアンプ電源回路のｎチャネル電源信号に結合され、前記コンパレータの前記出力は、前記ｎチャネル電源信号が前記しきい値よりも小さい場合にアサートされる、請求項９に記載の回路。
- 前記第３の遅延回路は、前記コンパレータの前記出力と前記第２のロジック回路との間に結合される、請求項１２に記載の回路。
- ビット線の対、ワード線、メモリセル、センスアンプ、および前記センスアンプに給電するためのセンスアンプ電源回路のアレイを有する半導体メモリにおいて、行および列へのアクセス動作を同期させるための方法であって、
（ａ） ワード線タイミングパルスを生成して、前記ワード線の少なくとも１つを活性化するステップと、
（ｂ） 前記ワード線タイミングパルスを第１の予め定められた時間だけ遅延するステップと、
（ｃ） 前記ワード線タイミングパルスと前記第１の遅延されたワード線タイミングパルスとを論理的に組合せてセンスアンプイネーブル信号を与えるステップとを含み、前記センスアンプイネーブル信号は、前記センスアンプ電源回路をイネーブルにするためのものであり、前記方法はさらに、
（ｄ） 前記ワード線タイミングパルスを第２の予め定められた時間だけ遅延するステップと、
（ｅ） 前記ワード線タイミングパルスと前記第２の遅延されたワード線タイミングパルスとを論理的に組合せて列選択イネーブル信号を与えるステップとを含み、前記列選択イネーブル信号は、複数の列アクセスデバイスのうちの選択されたデバイスをイネーブルにするためのものであり、複数の列アクセスデバイスのうちの前記選択されたデバイスは、前記センスアンプ電源回路がイネーブルにされた後に、予め定められた時間期間だけ活性化される、方法。 - 前記列選択イネーブル信号は、複数の列アドレス信号と論理的に組合され、複数の列アクセスデバイスのうちの前記選択されたデバイスをイネーブルにする、請求項１４に記載の方法。
- 前記第２の予め定められた時間は、前記第１の予め定められた時間よりも長い、請求項１４に記載の方法。
- 前記ワード線タイミングパルスは、遅延されてから前記第１の遅延されたワード線タイミングパルスと論理的に組合せられる、請求項１４に記載の方法。
- 前記ワード線タイミングパルスは、遅延されてから前記第２の遅延されたワード線タイミングパルスと論理的に組合せられる、請求項１４に記載の方法。
- 前記ワード線タイミングパルスは、前記ワード線タイミングパルスを第１の遅延回路に結合することによって前記第１の予め定められた時間だけ遅延される、請求項１４に記載の方法。
- 前記ワード線タイミングパルスは、前記ワード線タイミングパルスを第２の遅延回路に結合することによって第２の予め定められた時間だけ遅延される、請求項１９に記載の方法。
- 前記ワード線タイミングパルスは、前記ワード線タイミングパルスを前記第１および前記第２の遅延回路の両方に結合することによって第２の予め定められた時間だけ遅延される、請求項２０に記載の方法。
- 前記第２の遅延回路は、前記センスアンプ電源回路の電源信号に結合された第１の入力と、予め定められたしきい値電圧に結合された第２の入力とを有するコンパレータであり、前記コンパレータは、前記第１の入力と第２の入力との間の比較に依存してアサートされる出力を有する、請求項２１に記載の方法。
- 前記コンパレータの前記第１の入力は、前記センスアンプ電源回路のｐチャネル電源信号に結合され、前記コンパレータの前記出力は、前記ｐチャネル電源信号が前記しきい値よりも大きい場合にアサートされる、請求項２２に記載の方法。
- 第３の遅延回路は、前記コンパレータの前記出力と前記第２のロジック回路との間に結合される、請求項２３に記載の方法。
- 前記コンパレータの前記第１の入力は、前記センスアンプ電源回路のｎチャネル電源信号に結合され、前記コンパレータの前記出力は、前記ｎチャネル電源信号が前記しきい値よりも小さい場合にアサートされる、請求項２２に記載の方法。
- 前記第３の遅延回路は、前記コンパレータの前記出力と前記第２のロジック回路との間に結合される、請求項２５に記載の方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US21668200P | 2000-07-07 | 2000-07-07 | |
| CA2,313,949 | 2000-07-07 | ||
| US60/216,682 | 2000-07-07 | ||
| CA 2313949 CA2313949A1 (en) | 2000-07-07 | 2000-07-07 | A method and apparatus for synchronization of row and column acces s operations |
| PCT/CA2001/000990 WO2002005283A1 (en) | 2000-07-07 | 2001-07-06 | Method and apparatus for synchronization of row and column access operations |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012090890A Division JP5633887B2 (ja) | 2000-07-07 | 2012-04-12 | 行および列へのアクセス動作を同期させるための方法および装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004503049A true JP2004503049A (ja) | 2004-01-29 |
| JP2004503049A5 JP2004503049A5 (ja) | 2008-07-31 |
| JP5087200B2 JP5087200B2 (ja) | 2012-11-28 |
Family
ID=25681956
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002508801A Expired - Fee Related JP5087200B2 (ja) | 2000-07-07 | 2001-07-06 | 行および列へのアクセス動作を同期させるための方法および装置 |
| JP2012090890A Expired - Fee Related JP5633887B2 (ja) | 2000-07-07 | 2012-04-12 | 行および列へのアクセス動作を同期させるための方法および装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012090890A Expired - Fee Related JP5633887B2 (ja) | 2000-07-07 | 2012-04-12 | 行および列へのアクセス動作を同期させるための方法および装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (7) | US6873568B2 (ja) |
| EP (1) | EP1301927B1 (ja) |
| JP (2) | JP5087200B2 (ja) |
| KR (1) | KR100778178B1 (ja) |
| CN (1) | CN1303610C (ja) |
| AU (1) | AU2001272259A1 (ja) |
| WO (1) | WO2002005283A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004502267A (ja) * | 2000-07-07 | 2004-01-22 | モサイド・テクノロジーズ・インコーポレイテッド | アクセス待ち時間が均一な高速ｄｒａｍアーキテクチャ |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1019912A2 (en) | 1997-10-10 | 2000-07-19 | Rambus Incorporated | Apparatus and method for pipelined memory operations |
| WO2002005283A1 (en) * | 2000-07-07 | 2002-01-17 | Mosaid Technologies Incorporated | Method and apparatus for synchronization of row and column access operations |
| US7042776B2 (en) * | 2004-02-18 | 2006-05-09 | International Business Machines Corporation | Method and circuit for dynamic read margin control of a memory array |
| US7167400B2 (en) * | 2004-06-22 | 2007-01-23 | Micron Technology, Inc. | Apparatus and method for improving dynamic refresh in a memory device |
| US7012839B1 (en) * | 2004-08-19 | 2006-03-14 | International Business Machines Corporation | Register file apparatus and method incorporating read-after-write blocking using detection cells |
| KR100674981B1 (ko) * | 2005-07-02 | 2007-01-29 | 삼성전자주식회사 | 칼럼선택 라인을 개선한 반도체 메모리 장치 및 그구동방법 |
| US8272781B2 (en) * | 2006-08-01 | 2012-09-25 | Intel Corporation | Dynamic power control of a memory device thermal sensor |
| US20080037324A1 (en) * | 2006-08-14 | 2008-02-14 | Geoffrey Wen-Tai Shuy | Electrical thin film memory |
| US7859883B2 (en) * | 2007-05-14 | 2010-12-28 | Hong Kong Applied Science And Technology Research Institute Co. Ltd. | Recordable electrical memory |
| CN101110261B (zh) * | 2007-07-10 | 2010-05-19 | 中国人民解放军国防科学技术大学 | 多读端口寄存器文件级驱动位单元电路 |
| EP2366144B1 (en) | 2008-10-15 | 2015-09-30 | Hyperion Core, Inc. | Sequential processor comprising an alu array |
| WO2010083004A2 (en) * | 2009-01-15 | 2010-07-22 | Electronic Warfare Associates, Inc. | Systems and methods of implementing remote boundary scan features |
| US8433991B2 (en) | 2010-06-16 | 2013-04-30 | Qualcomm Incorporated | Global Navigation Satellite System (GLONASS) data bit edge detection |
| KR20120004699A (ko) | 2010-07-07 | 2012-01-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 동작 방법 |
| US8780958B2 (en) | 2010-08-27 | 2014-07-15 | Qualcomm Incorporated | Hybrid bit extraction for global position receiver |
| US8619919B2 (en) | 2010-10-14 | 2013-12-31 | Qualcomm Incorporated | Selective coherent and non-coherent demodulation methods and apparatuses |
| JP2012104195A (ja) * | 2010-11-11 | 2012-05-31 | Elpida Memory Inc | 半導体装置及びこれを備える情報処理システム |
| US8687437B2 (en) * | 2010-11-30 | 2014-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Write assist circuitry |
| TWI557746B (zh) | 2011-05-10 | 2016-11-11 | 電子戰協會公司 | 實施微電腦為基的電路之內容驗證的系統及方法 |
| TWI546692B (zh) | 2011-10-27 | 2016-08-21 | 電子戰協會公司 | 包括與已知電路板資訊有關之電路測試及驗證等特徵的裝置鑑別之系統及方法 |
| CN105976857A (zh) * | 2016-05-20 | 2016-09-28 | 西安紫光国芯半导体有限公司 | 一种信号建立时间控制电路及基于该电路的动态存储器 |
| US11196574B2 (en) * | 2017-08-17 | 2021-12-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Physically unclonable function (PUF) generation |
| US11302383B2 (en) | 2018-12-10 | 2022-04-12 | Etron Technology, Inc. | Dynamic memory with sustainable storage architecture |
| US11798613B2 (en) | 2018-12-10 | 2023-10-24 | Etron Technology, Inc. | Dynamic memory with long retention time |
| US11495284B2 (en) * | 2020-07-17 | 2022-11-08 | Samsung Electronics Co., Ltd. | Memory device including bitline sense amplifier and operating method thereof |
| TWI793437B (zh) * | 2020-08-17 | 2023-02-21 | 鈺創科技股份有限公司 | 具有強化存取暨回復架構之動態隨機存取記憶體 |
| KR20220161213A (ko) * | 2021-05-28 | 2022-12-06 | 에트론 테크놀로지, 아이엔씨. | 논리 회로와 통합된 기본 전원 전압을 갖는 지속 가능한 dram |
| CN114566202B (zh) * | 2022-04-26 | 2022-08-02 | 长鑫存储技术有限公司 | 一种感测放大器的测试方法、装置、存储装置及存储系统 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121688A (ja) * | 1982-12-28 | 1984-07-13 | Toshiba Corp | スタテイツクランダムアクセスメモリ− |
| JPS6122492A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Ltd | ダイナミツク型ｒａｍ |
| JPS61144795A (ja) * | 1984-12-17 | 1986-07-02 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPS62291215A (ja) * | 1986-06-11 | 1987-12-18 | Hitachi Ltd | 半導体装置 |
| JPH03105787A (ja) * | 1989-09-19 | 1991-05-02 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JPH03245396A (ja) * | 1990-02-22 | 1991-10-31 | Sharp Corp | ダイナミック型半導体記憶装置 |
| JPH04219695A (ja) * | 1990-12-19 | 1992-08-10 | Sharp Corp | ダイナミック型半導体記憶装置 |
| JPH06176568A (ja) * | 1992-12-07 | 1994-06-24 | Fujitsu Ltd | 半導体記憶装置 |
| JPH1097790A (ja) * | 1996-09-20 | 1998-04-14 | Kawasaki Steel Corp | 半導体記憶装置 |
| JP2000011663A (ja) * | 1998-06-25 | 2000-01-14 | Hitachi Ltd | 制御信号生成回路およびそれを用いた半導体集積回路装置 |
Family Cites Families (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4767947A (en) * | 1983-08-31 | 1988-08-30 | Texas Instruments Incorporated | Constant pulse width generator |
| CA1262969A (en) * | 1985-06-25 | 1989-11-14 | Ascii Corporation | Memory system |
| JPS6337899A (ja) * | 1986-07-30 | 1988-02-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH07107797B2 (ja) * | 1987-02-10 | 1995-11-15 | 三菱電機株式会社 | ダイナミツクランダムアクセスメモリ |
| US5027326A (en) * | 1988-11-10 | 1991-06-25 | Dallas Semiconductor Corporation | Self-timed sequential access multiport memory |
| JPH02247892A (ja) * | 1989-03-20 | 1990-10-03 | Fujitsu Ltd | ダイナミックランダムアクセスメモリ |
| US5249282A (en) * | 1990-11-21 | 1993-09-28 | Benchmarq Microelectronics, Inc. | Integrated cache memory system with primary and secondary cache memories |
| US5457696A (en) * | 1991-08-08 | 1995-10-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory having internal test circuit |
| US6310821B1 (en) * | 1998-07-10 | 2001-10-30 | Kabushiki Kaisha Toshiba | Clock-synchronous semiconductor memory device and access method thereof |
| US5513143A (en) * | 1992-07-31 | 1996-04-30 | Sgs-Thomson Microelectronics, Inc. | Data cache memory internal circuitry for reducing wait states |
| JP3348298B2 (ja) | 1992-10-08 | 2002-11-20 | ソニー株式会社 | カセット収納ケース |
| JPH07272484A (ja) * | 1994-03-25 | 1995-10-20 | Nippon Telegr & Teleph Corp <Ntt> | 半導体メモリ |
| JPH08273365A (ja) * | 1995-03-31 | 1996-10-18 | Nec Corp | 半導体記憶装置 |
| US5640350A (en) * | 1996-05-01 | 1997-06-17 | Iga; Adam Sempa | Multi-bit dynamic random access memory cell storage |
| US5783909A (en) * | 1997-01-10 | 1998-07-21 | Relume Corporation | Maintaining LED luminous intensity |
| US7321023B2 (en) * | 1997-11-07 | 2008-01-22 | Incyte Corporation | SP16 protein |
| JPH11238381A (ja) * | 1998-02-19 | 1999-08-31 | Nec Corp | メモリ読み出し回路およびｓｒａｍ |
| TW429683B (en) * | 1998-03-04 | 2001-04-11 | Siemens Ag | Improved dynamic access memory delay circuits and methods therefor |
| JP2000057771A (ja) * | 1998-08-05 | 2000-02-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP3245396B2 (ja) | 1998-10-29 | 2002-01-15 | 住友建機製造株式会社 | 建設機械の警報装置 |
| JP3699839B2 (ja) * | 1998-11-30 | 2005-09-28 | 松下電器産業株式会社 | 半導体記憶装置 |
| JP2000200489A (ja) * | 1999-01-07 | 2000-07-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6104653A (en) * | 1999-02-13 | 2000-08-15 | Integrated Device Technology, Inc. | Equilibration circuit and method using a pulsed equilibrate signal and a level equilibrate signal |
| KR100311974B1 (ko) * | 1999-06-15 | 2001-11-02 | 윤종용 | 동기타입 반도체 메모리 디바이스용 내부클럭 발생회로 및 내부클럭 발생방법 |
| JP2001084763A (ja) * | 1999-09-08 | 2001-03-30 | Mitsubishi Electric Corp | クロック発生回路およびそれを具備した半導体記憶装置 |
| US6486616B1 (en) * | 2000-02-25 | 2002-11-26 | Osram Sylvania Inc. | Dual control dimming ballast |
| JP4707244B2 (ja) * | 2000-03-30 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置および半導体装置 |
| JP2001357670A (ja) * | 2000-04-14 | 2001-12-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR100869870B1 (ko) * | 2000-07-07 | 2008-11-24 | 모사이드 테크놀로지스, 인코포레이티드 | 메모리 소자에서의 읽기 명령 수행 방법 및 ｄｒａｍ액세스 방법 |
| WO2002005283A1 (en) * | 2000-07-07 | 2002-01-17 | Mosaid Technologies Incorporated | Method and apparatus for synchronization of row and column access operations |
| JP4458699B2 (ja) * | 2001-03-06 | 2010-04-28 | 株式会社東芝 | 半導体集積回路 |
| US7038399B2 (en) * | 2001-03-13 | 2006-05-02 | Color Kinetics Incorporated | Methods and apparatus for providing power to lighting devices |
| JP4808856B2 (ja) * | 2001-04-06 | 2011-11-02 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
| JP4219695B2 (ja) | 2003-01-23 | 2009-02-04 | 株式会社モルテン | ベッドに支持可能な医療機器 |
| US7068564B2 (en) * | 2003-06-29 | 2006-06-27 | International Business Machines Corporation | Timer lockout circuit for synchronous applications |
| CA2730210C (en) * | 2004-03-15 | 2015-05-05 | Philips Solid-State Lighting Solutions, Inc. | Power control methods and apparatus |
| US7378805B2 (en) * | 2005-03-22 | 2008-05-27 | Fairchild Semiconductor Corporation | Single-stage digital power converter for driving LEDs |
| JP2007012141A (ja) * | 2005-06-29 | 2007-01-18 | Fujitsu Ltd | 半導体記憶装置 |
| US20080048582A1 (en) * | 2006-08-28 | 2008-02-28 | Robinson Shane P | Pwm method and apparatus, and light source driven thereby |
| EP2078445B1 (en) * | 2006-11-03 | 2015-07-29 | OSRAM GmbH | A circuit for driving light sources and related method |
| US7898187B1 (en) * | 2007-02-08 | 2011-03-01 | National Semiconductor Corporation | Circuit and method for average-current regulation of light emitting diodes |
| US7528554B2 (en) * | 2007-05-11 | 2009-05-05 | Lutron Electronics Co., Inc. | Electronic ballast having a boost converter with an improved range of output power |
| WO2009136328A1 (en) * | 2008-05-07 | 2009-11-12 | Nxp B.V. | Dim range enhancement for led driver connected to phase-cut dimmer |
| TWI430705B (zh) * | 2009-09-16 | 2014-03-11 | Novatek Microelectronics Corp | 發光二極體的驅動裝置及其驅動方法 |
-
2001
- 2001-07-06 WO PCT/CA2001/000990 patent/WO2002005283A1/en active Application Filing
- 2001-07-06 JP JP2002508801A patent/JP5087200B2/ja not_active Expired - Fee Related
- 2001-07-06 AU AU2001272259A patent/AU2001272259A1/en not_active Abandoned
- 2001-07-06 EP EP01951275A patent/EP1301927B1/en not_active Expired - Lifetime
- 2001-07-06 KR KR1020037000244A patent/KR100778178B1/ko not_active IP Right Cessation
- 2001-07-06 CN CNB018143474A patent/CN1303610C/zh not_active Expired - Fee Related
-
2003
- 2003-01-07 US US10/337,972 patent/US6873568B2/en not_active Expired - Lifetime
-
2004
- 2004-09-22 US US10/946,016 patent/US7042771B2/en not_active Expired - Lifetime
-
2005
- 2005-12-07 US US11/295,492 patent/US7277334B2/en not_active Expired - Lifetime
-
2007
- 2007-08-24 US US11/844,746 patent/US7505336B2/en not_active Expired - Lifetime
-
2009
- 2009-02-05 US US12/366,024 patent/US7643360B2/en not_active Expired - Fee Related
- 2009-11-23 US US12/623,899 patent/US7817484B2/en not_active Expired - Fee Related
-
2010
- 2010-09-09 US US12/878,601 patent/US7957211B2/en not_active Expired - Fee Related
-
2012
- 2012-04-12 JP JP2012090890A patent/JP5633887B2/ja not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121688A (ja) * | 1982-12-28 | 1984-07-13 | Toshiba Corp | スタテイツクランダムアクセスメモリ− |
| JPS6122492A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Ltd | ダイナミツク型ｒａｍ |
| JPS61144795A (ja) * | 1984-12-17 | 1986-07-02 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPS62291215A (ja) * | 1986-06-11 | 1987-12-18 | Hitachi Ltd | 半導体装置 |
| JPH03105787A (ja) * | 1989-09-19 | 1991-05-02 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JPH03245396A (ja) * | 1990-02-22 | 1991-10-31 | Sharp Corp | ダイナミック型半導体記憶装置 |
| JPH04219695A (ja) * | 1990-12-19 | 1992-08-10 | Sharp Corp | ダイナミック型半導体記憶装置 |
| JPH06176568A (ja) * | 1992-12-07 | 1994-06-24 | Fujitsu Ltd | 半導体記憶装置 |
| JPH1097790A (ja) * | 1996-09-20 | 1998-04-14 | Kawasaki Steel Corp | 半導体記憶装置 |
| JP2000011663A (ja) * | 1998-06-25 | 2000-01-14 | Hitachi Ltd | 制御信号生成回路およびそれを用いた半導体集積回路装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004502267A (ja) * | 2000-07-07 | 2004-01-22 | モサイド・テクノロジーズ・インコーポレイテッド | アクセス待ち時間が均一な高速ｄｒａｍアーキテクチャ |
| US8045413B2 (en) | 2000-07-07 | 2011-10-25 | Mosaid Technologies Incorporated | High speed DRAM architecture with uniform access latency |
| US8503250B2 (en) | 2000-07-07 | 2013-08-06 | Mosaid Technologies Incorporated | High speed DRAM architecture with uniform access latency |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2001272259A1 (en) | 2002-01-21 |
| US7957211B2 (en) | 2011-06-07 |
| US20040017700A1 (en) | 2004-01-29 |
| JP2012164416A (ja) | 2012-08-30 |
| US7042771B2 (en) | 2006-05-09 |
| US20100135089A1 (en) | 2010-06-03 |
| US20060083083A1 (en) | 2006-04-20 |
| KR100778178B1 (ko) | 2007-11-22 |
| CN1447974A (zh) | 2003-10-08 |
| WO2002005283A1 (en) | 2002-01-17 |
| US7643360B2 (en) | 2010-01-05 |
| KR20030020913A (ko) | 2003-03-10 |
| CN1303610C (zh) | 2007-03-07 |
| EP1301927A1 (en) | 2003-04-16 |
| US7277334B2 (en) | 2007-10-02 |
| US20090262592A2 (en) | 2009-10-22 |
| US20050036386A1 (en) | 2005-02-17 |
| US7505336B2 (en) | 2009-03-17 |
| US7817484B2 (en) | 2010-10-19 |
| US6873568B2 (en) | 2005-03-29 |
| EP1301927B1 (en) | 2012-06-27 |
| US20070286000A1 (en) | 2007-12-13 |
| JP5087200B2 (ja) | 2012-11-28 |
| JP5633887B2 (ja) | 2014-12-03 |
| US20090135664A1 (en) | 2009-05-28 |
| US20100329051A1 (en) | 2010-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5633887B2 (ja) | 行および列へのアクセス動作を同期させるための方法および装置 | |
| US6711083B2 (en) | High speed DRAM architecture with uniform access latency | |
| US7518947B2 (en) | Self-timed memory having common timing control circuit and method therefor | |
| US5719814A (en) | Semiconductor memory device capable of storing high potential level of data | |
| US6795372B2 (en) | Bit line sense amplifier driving control circuits and methods for synchronous drams that selectively supply and suspend supply of operating voltages | |
| US6324116B1 (en) | Merged semiconductor device having DRAM and SRAM and data transferring method using the semiconductor device | |
| US20090021995A1 (en) | Early Write Method and Apparatus | |
| US6930952B2 (en) | Method of reading memory device in page mode and row decoder control circuit using the same | |
| US7263026B2 (en) | Semiconductor memory device and method for controlling the same | |
| CA2415218C (en) | Method and apparatus for synchronization of row and column access operations | |
| US6058068A (en) | Write driver with locally generated reset pulse | |
| EP2270811A1 (en) | Method and apparatus for synchronization of row and column access operations | |
| US6240026B1 (en) | Bit line sense circuit and method for dynamic random access memories | |
| CA2803037A1 (en) | Method and apparatus for synchronization of row and column access operations | |
| JP3147996B2 (ja) | 半導体メモリのスタート信号制御方法 | |
| JP2002313081A (ja) | 半導体記憶装置 | |
| JP2002208279A (ja) | 同期型半導体記憶装置 | |
| JPH09204779A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120412 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |