JP2004064735A - デューティサイクルの修正が可能なデジタルｄｌｌ装置及びデューティサイクルの修正方法 - Google Patents
デューティサイクルの修正が可能なデジタルｄｌｌ装置及びデューティサイクルの修正方法 Download PDFInfo
- Publication number
- JP2004064735A JP2004064735A JP2003137653A JP2003137653A JP2004064735A JP 2004064735 A JP2004064735 A JP 2004064735A JP 2003137653 A JP2003137653 A JP 2003137653A JP 2003137653 A JP2003137653 A JP 2003137653A JP 2004064735 A JP2004064735 A JP 2004064735A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- clock
- mixed
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
- H03K2005/00032—Dc control of switching transistors
- H03K2005/00039—Dc control of switching transistors having four transistors serially
Abstract
【課題】デジタルＤＬＬ装置において、内部クロック信号のデューティサイクルを５０％に修正する。
【解決手段】外部クロック信号をバッファリングしたクロック入力信号を遅延ライン部で２とおりの遅延をさせ一方は反転させて、それぞれデューティの前半と後半を表す第１と第２のクロック信号を生成し、両者クロック信号の立上りエッジを一致させたうえで、両者クロック信号を混合して、それぞれの立下りエッジの中間位相を有する混合クロック信号を生成し、デューティサイクルが５０％のクロック信号を得る。混合クロック信号は、実際に内部クロックとして用いられるときの遅延時間分だけ遅延させて、補償クロック信号を生成し、補償クロック信号と前記外部クロック信号の立上り位相を比較して前記遅延ライン部を制御し、上記第１と第２のクロック信号の立上りエッジの位相の一致を図る。
【選択図】 図１
【解決手段】外部クロック信号をバッファリングしたクロック入力信号を遅延ライン部で２とおりの遅延をさせ一方は反転させて、それぞれデューティの前半と後半を表す第１と第２のクロック信号を生成し、両者クロック信号の立上りエッジを一致させたうえで、両者クロック信号を混合して、それぞれの立下りエッジの中間位相を有する混合クロック信号を生成し、デューティサイクルが５０％のクロック信号を得る。混合クロック信号は、実際に内部クロックとして用いられるときの遅延時間分だけ遅延させて、補償クロック信号を生成し、補償クロック信号と前記外部クロック信号の立上り位相を比較して前記遅延ライン部を制御し、上記第１と第２のクロック信号の立上りエッジの位相の一致を図る。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、デューティサイクルの修正が可能なデジタルＤＬＬ装置及びデューティサイクルの修正方法に関し、外部クロックと内部クロックとの間のスキュー（ｓｋｅｗ）を補償するクロック発生装置が必要な種々の半導体装置及びコンピュータシステムに用いられる、デューティサイクルの修正が可能なデジタルＤＬＬ装置及びデューティサイクルの修正方法に関する。
【０００２】
【従来の技術】
一般に、ディレイロックループ（以下、「ＤＬＬ」と記す）は、同期式メモリ装置（ｓｙｎｃｈｒｏｎｏｕｓ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）において外部クロックと内部クロックとを一致させるために用いられる。同期式メモリの全ての書込みと読出しなどの動作は、クロックの立上りエッジで行われる。しかし、メモリ装置の付加的な構成要素によってタイミング遅延が発生する。そこで、ディレイロックループは、外部クロックを入力されて、外部クロックに同期した内部クロックを生成して、回路動作におけるタイミング遅延を除くための回路である。従来、このようなクロック信号遅延を調整解消するため、種々のＤＬＬ回路の技術があった。
【０００３】
第一に、米国特許第６１５７２３８号には、半導体メモリ装置の外部に設けられて外部クロック信号を生成する外部クロックソースと、マスタ周波数増幅器及びマスタＤＬＬ回路部を含み、外部クロック信号に同期される制御器と、マスタ周波数増幅器及びマスタＤＬＬ回路を各々含み、外部クロック信号に同期される複数個のＤＲＡＭを含む半導体メモリ装置のクロックシステムが開示されている（特許文献１参照）。
【０００４】
第二に、米国特許第５８０８４９８号には、共通ノードを有するソースカップリング対の形態を形成し、入力基準信号及びその相補信号を受信する入力対及び一対の出力ノードを含む一対の電界効果トランジスタを含み、各々複数個の出力ノード及び第１供給レールの間にカップリングされた第１及び第２電流ソースを含み、前記第１及び第２電流ソースは、Ｉアンペアの電流値を生成し、共通ノードと第２供給レールとの間にカップリングされた第３電流ソースを含み、前記第３電流ソースは、２Ｉアンペアの電流値をシンキング（ｓｉｎｋｉｎｇ）する第１差動増幅器と、複数個の出力ノードを交差してカップリングされ、入力基準信号及びその相補信号に応答して、前記差動増幅器の出力ノードに一対の相補的三角波信号を生成するようにするフィルタ回路と、一対の相補的三角波信号を受信するカップリングされた一対の入力を有し、一対の相補的三角波信号との間の比較に応答して、入力基準信号と所定の位相関係を有する出力信号とを生成する比較器を含む位相シフト回路が開示されている（特許文献２参照）。
【０００５】
第三に、日本特許公開第２００１−６３９９号には、外部クロックを位相調整し内部クロックを発生する位相調整部を有する半導体装置において、前記外部クロックの周波数が前記位相調整部の位相調整範囲から外れたことを検出する検出器と、外部から入力する制御信号に応じて転換される第１の動作モードと第２の動作モードを有し、前記第１の動作モードにおいては前記検出器の検出結果に関係なしに所定の出力信号を出力し、前記第２の動作モードにおいては前記検出器の検出結果に応じて所定の出力状態となる出力回路を有することを特徴とする半導体装置が開示されている（特許文献３参照）。
【０００６】
最後に、日本特許公開平１１−３５３８７８号には、入力される第１のクロックの位相を調整して外部クロックに対し所定の位相だけ遅れた第２のクロックを生成するクロック位相調整回路を有し、該第１のクロックまたは該第２のクロックのいずれか一方と同期したデータを出力する半導体装置において、前記クロック位相調整回路内の前記第１のクロックの遅延量を示す指示信号に応答して該第１のクロックの周波数を判定し、制御信号を出力するクロック周波数判定部と、前記制御信号に応答して前記第１のクロックまたは第２のクロックの一方を選択するクロック選択部とを備えることを特徴とする半導体装置が開示されている（特許文献４参照）。
【０００７】
【特許文献１】
米国特許第６１５７２３８号
【０００８】
【特許文献２】
米国特許第５８０８４９８号
【０００９】
【特許文献３】
日本特許公開第２００１−６３９９号
【００１０】
【特許文献４】
日本特許公開平１１−３５３８７８号
【００１１】
【発明が解決しようとする課題】
上述した従来のＤＤＲ（Ｄｏｕｂｌ Ｄａｔａ Ｒａｔｅ）メモリで用いられるものと同様のＤＬＬは、クロック信号において、基準信号及び相補信号を利用して全体位相の遅延を調整するのみで、デューティサイクルのズレに対して補正をしないので、外部クロックのデータ処理においてデューティエラー（ｄｕｔｙ ｅｒｒｏｒ）が発生する場合に、それを修正できないという問題点がある。
【００１２】
この発明は、前記問題点に鑑みてなされたものであって、その目的とするところは、混合回路（ｂｌｅｎｄ ｃｉｒｃｕｉｔ）を利用してデューティエラーを修正し、５０％のデューティサイクルを有する内部クロック信号を生成できるデューティサイクル修正が可能なデジタルＤＬＬ装置及びデューティサイクル修正方法を提供することにある。
【００１３】
【課題を解決するための手段】
前記目的を達成するため、この発明によるデューティサイクル修正が可能なデジタルＤＬＬ装置は、外部クロック信号を入力されて、それをバッファリングしてクロック入力信号を順次出力するバッファと、前記バッファから前記クロック入力信号を入力されるとともに第１比較信号及び第２比較信号を入力されて、前記クロック入力信号を所定の時間だけ遅延させて第１クロック信号を出力し、前記クロック入力信号を所定の時間だけ遅延させかつ極性を反転させて第２クロック信号を出力する遅延ライン部と、前記第１クロック信号及びと前記第２クロック信号を入力されて、前記第１クロック信号の立下りエッジと前記第２クロック信号の立下りエッジとの間にそれぞれ立下りエッジを移動させて第１混合クロック信号及び第２クロック信号を生成して出力するデューティエラー調整部と、前記第１混合クロック信号を入力されて、前記第１混合クロック信号が実際に内部クロックとして用いられるときの遅延時間を推定して、前記第１混合クロック信号を遅延させて第１補償クロック信号を生成して出力する第１遅延モデル部と、前記外部クロック信号を入力されて、前記第１補償クロック信号と比較して第１比較信号を生成し、前記第１比較信号を前記遅延ライン部に出力する第１直接位相感知器と、前記第２混合クロック信号を入力されて、前記第２混合クロック信号が実際に内部クロックとして用いられるときの遅延時間を推定して、前記第２混合クロック信号を遅延させて第２補償クロック信号を生成して出力する第２遅延モデル部と、前記外部クロック信号を入力されて、前記第２補償クロック信号と比較して第２比較信号を生成し、前記第２比較信号を前記遅延ライン部に出力する第２直接位相感知器とを備えてなるデューティサイクル修正が可能なデジタルＤＬＬ装置を提供する。
【００１４】
また、この発明は、外部クロック信号と第１補償クロック信号及び第２補償クロック信号の立上りエッジが一致するか否かを感知するステップと、立上りエッジが一致する場合には、第２クロック信号の立下りエッジと第１クロック信号の立下りエッジとの中でいずれが先んじているかを感知するステップと、立下りエッジが先んじていない方の信号に０．５より小さい加重値を用いて重み付けし、立下りエッジが先んじている方の信号に０．５より大きい加重値を用いて重み付けするステップとを含むデューティサイクル修正方法を提供する。
【００１５】
また、この発明は、外部クロック信号と第１補償クロック信号及び第２補償クロック信号の立ち上がりエッジが一致するか否かを感知するステップと、立上りエッジが一致する場合には、第２混合クロック信号の立下りエッジと第１混合クロック信号の立下りエッジとが一致するか否かを感知するステップと、立下りエッジが一致しない場合には、立下りエッジが先んじていない方の信号に０．５より小さい加重値を用いて重み付けし、立下りエッジが先んじている方の信号に０．５より大きい加重値を用いて重み付けして両信号を位相混合し、かつ立下りエッジが一致するか否かを感知するステップに戻り、立下りエッジが一致する場合には、過程を終了するステップとを含んでなるデジタルＤＬＬ装置におけるデューティサイクル修正方法を提供する。
【００１６】
【発明の実施の形態】
以下、この発明の最も好ましい実施形態について、添付の図面を参照しながら説明する。
【００１７】
まず、図１は、この発明の一実施例によるデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図であって、この発明によるデューティサイクル修正が可能なデジタルＤＬＬ装置は、バッファ１１０、遅延ライン部１２０、デューティエラー調整部１３０、第１遅延モデル部１４０、第１直接位相感知器１５０、第２遅延モデル部１６０及び第２直接位相感知器１７０を含んで構成されている。
【００１８】
バッファ１１０は、外部クロック信号ｅｘｔ＿ｃｌｋの入力を受けて、それをバッファリングしてクロック入力信号を生成し、前記クロック入力信号を後述する遅延ライン部１２０に出力する役割をする。
【００１９】
また、遅延ライン部１２０は、前記バッファ１１０から前記クロック入力信号を入力され、第１直接位相感知器１５０及び第２直接位相感知器１７０の第１比較信号及び第２比較信号を入力されて、前記クロック入力信号をそれぞれ所定の時間だけ遅延させ一方を反転させて、それぞれクロック入力信号のデューティの前半と後半を表す第１及び第２のクロック信号を生成した後、デューティエラー調整部１３０に出力する役割をする。
【００２０】
ここで、遅延ライン部１２０は、第１制御手段１２１、第１遅延ライン１２２、第２制御手段１２３及び第２遅延ライン１２４を含む。遅延ライン部１２０内に設けられた第１制御手段１２１は、第１直接位相感知器１５０からの第１比較信号に応じて遅延量を調節する第１制御信号を生成し、第１制御信号を第１遅延ライン１２２に出力する役割をする。また、遅延ライン部１２０内に設けられた第１遅延ライン１２２は、第１制御手段１２１から前記第１制御信号を入力され、バッファ１１０から前記クロック入力信号を入力され、前記第１制御信号に応じて前記クロック入力信号を所定時間だけ遅延させて第１クロック信号ｉｎｔｃｌｋ１を生成し、第１クロック信号ｉｎｔｃｌｋ１をデューティエラー調整部１３０に出力する役割をする。一方、遅延ライン部１２０内に設けられた第２制御手段１２３は、第２直接位相感知器１７０の第２比較信号に応じて遅延量を調節する第２制御信号を生成し、前記第２制御信号を第２遅延ライン１２４に出力する役割をする。また、遅延ライン部１２０内に設けられた第２遅延ライン１２４は、第２制御手段１２３から前記第２制御信号を入力され、バッファ１１０から前記クロック入力信号を入力され、前記第２制御信号に応じて前記クロック入力信号を所定時間だけ遅延させて第２クロック信号ｉｎｔｃｌｋ２を生成し、第２クロック信号ｉｎｔｃｌｋ２をデューティエラー調整部１３０に出力する役割をする。遅延ライン部１２０の動作により、第１クロック信号ｉｎｔｃｌｋ１と第２クロック信号ｉｎｔｃｌｋ２の立上りエッジが一致させられる。
【００２１】
一方、デューティエラー調整部１３０は、遅延ライン部１２０から第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２を入力されて、第１クロック信号ｉｎｔｃｌｋ１の立下りエッジと第２クロック信号ｉｎｔｃｌｋ２の立下りエッジの中間にそれぞれの立下りエッジを移動させて、第１混合クロック信号ｉｎｔ＿ｃｌｋ及び第２混合クロック信号ｉｎｔｃｌｋ２’を生成し、第１混合クロック信号ｉｎｔ＿ｃｌｋを外部及び第１遅延モデル部１４０に出力し、第２混合クロック信号ｉｎｔｃｌｋ２’を第２遅延モデル部１６０に出力する役割をする。
【００２２】
ここで、デューティエラー調整部１３０は、第１位相感知器１３１、混合器制御部１３２、第１位相混合器１３３及び第２位相混合器１３４を含む。デューティエラー調整部１３０内に設けられた第１位相感知器１３１は、遅延ライン部１２０から第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２の各反転された波形を入力され、第１クロック信号ｉｎｔｃｌｋ１と第２クロック信号ｉｎｔｃｌｋ２の各立下りエッジの中でどちらが先行しているかを示す位相感知信号を生成し、前記位相感知信号を混合器制御部１３２に出力する役割をする。
【００２３】
また、デューティエラー調整部１３０内に設けられた混合器制御部１３２は、第１位相感知器１３１から入力された前記位相感知信号に応じて加重値Ｋを決定し、加重値Ｋを第１位相混合器１３３及び第２位相混合器１３４に出力する役割をする。ここで、加重値Ｋは、複数ビットにより表された加重信号を含んでいる。
【００２４】
一方、デューティエラー調整部１３０内に設けられた第１位相混合器１３３は、混合器制御部１３２から加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に１から加重値Ｋを引いた値を用いて重み付けをするとともに第２クロック信号ｉｎｔｃｌｋ２に加重値Ｋを用いて重み付けをして、デューティを調整した第１混合クロック信号ｉｎｔ−ｃｌｋを生成し、第１混合クロック信号ｉｎｔ−ｃｌｋを第１遅延モデル部１４０に出力する役割をする。
【００２５】
また、デューティエラー調整部１３０に設けられた第２位相混合器１３４は、混合器制御部１３２から加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に加重値Ｋを用いて重み付けするとともに第２クロック信号ｉｎｔｃｌｋ２に１から加重値Ｋを引いた値を用いて重み付けをして、デューティを調整した第２混合クロック信号ｉｎｔｃｌｋ２’を生成し、第２混合クロック信号ｉｎｔｃｌｋ２’を第２遅延モデル部１６０に出力する役割をする。
【００２６】
一方、遅延モデル部１４０は、デューティエラー調整部１３０からデューティが調節された前記混合クロック信号ｉｎｔ＿ｃｌｋを入力される。混合クロック信号ｉｎｔ＿ｃｌｋは、デューティエラー調整部１３０からこの発明を備えているメモリ装置の回路にも出力される。前記第１混合クロック信号ｉｎｔ−ｃｌｋはメモリ装置の構成要素を通過してデータ入／出力ピン（ＤＱ ＰＩＮ）まで伝達され、それら構成要素によって遅延値を有するようになる。第１遅延モデル部１４０は、そのような遅延値を予測する。予測された遅延値に応じて第１混合クロック信号ｉｎｔ−ｃｌｋは補償されることによって、第１補償クロック信号ｉｃｌｋ１が生成され、第１直接位相感知器１５０に出力する役割をする。
【００２７】
また、第１直接位相感知器１５０は、前記外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、第１遅延モデル部１４０から入力された前記補償クロック信号ｉｃｌｋ１と比較して、第１比較信号を生成し、前記第１比較信号を遅延ライン部１２０に出力する役割をする。
【００２８】
一方、第２遅延モデル部１６０は、デューティエラー調整部１３０からデューティが調節された前記第２混合クロック信号ｉｎｔｃｌｋ２’を入力される。第２混合クロック信号ｉｎｔｃｌｋ２’は、デューティエラー調整部におけるこの発明を備えているメモリ装置の回路にも出力される。第２混合クロック信号ｉｎｔｃｌｋ２’は、メモリ装置の構成要素を通過してデータ入出力ピン（ＤＱ ｐｉｎ）まで伝達され、それら構成要素によって、遅延値を有するようになる。第２遅延モデル部１６０は、このような遅延値を予測する。予測された遅延値に応じて、第２混合クロック信号ｉｎｔｃｌｋ２’が補償されて、第２補償クロック信号ｉｃｌｋ２が生成され、第２直接位相感知器１７０に出力する役割をする。
【００２９】
また、第２直接位相感知器１７０は、前記外部クロック信号ｅｘｔ−ｃｌｋを入力されて、それを第２遅延モデル部１６０から入力された第２補償クロック信号ｉｃｌｋ２と比較して、第２比較信号を生成し、その第２比較信号を遅延ライン部１２０に出力する役割をする。
【００３０】
図２に示すように、第１位相混合器１３３’の第１クロック信号ｉｎｔｃｌｋ１の入力端子と第２クロック信号ｉｎｔｃｌｋ２の入力端子とを、図１の場合に対して入れ替えて、それぞれのクロック信号に対して第１混合器１３３’と第２混合器１３４’とで同一の加重値を適用しても、図１に示す装置から得られるのと同様な結果が得られる。
【００３１】
図３は、この発明の一実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置の動作を示す動作タイミング波形図であり、以下これを参照しながらこの発明のデューティサイクル修正が可能なデジタルＤＬＬ装置の動作を説明する。
【００３２】
まず、外部クロック信号ｅｘｔ＿ｃｌｋがバッファ１１０を介して入力されると、遅延ライン部１２０によって２とおりの遅延を与えられて、第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２が生成されるが、第２クロック信号ｉｎｔｃｌｋ２の方は第１クロック信号ｉｎｔｃｌｋ１に対して極性が反転された波形を呈する信号であって、これら第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２は、それぞれクロック入力信号の１周期の前半のデューティと後半のデューティを表し、互に立上がりエッジの位相は同じであるが、デューティの歪み（ｄｕｔｙ ｄｉｓｔｏｒｔｉｏｎ）により互に異なる立下りエッジの位相を有することがあり得る。そのため、第１位相感知器１３１によって、第１クロック信号ｉｎｔｃｌｋ１と第２クロック信号ｉｎｔｃｌｋ２の中でいずれの立下りエッジが先行しているかが判別され、それによって、混合器制御部１３２は、加重値Ｋを調節する。すなわち、第１クロック信号ｉｎｔｃｌｋ１と第２クロック信号ｉｎｔｃｌｋ２との立下りエッジの中間位相点を求めるため、加重値Ｋを調節するが、図３に示すように、第２クロック信号ｉｎｔｃｌｋ２の立下りエッジが第１クロック信号ｉｎｔｃｌｋ１の立下りエッジより先行している場合には、先行している第２クロック信号ｉｎｔｃｌｋ２により大きい加重値を与えるのが普通であり、その値は、普通０．５より少し大きい値であって、正確な値はシミュレーションを通して求められる。
【００３３】
最初は、加重値Ｋが０に設定されているが、第１補償クロック信号ｉｃｌｋ１及び第２補償クロック信号ｉｃｌｋ２が外部クロック信号ｅｘｔ−ｃｌｋの立上りエッジとその位相が一致する瞬間から加重値Ｋを少しずつ増加させて行き、そのように加重値Ｋが増加される都度、図３に示すように、第１位相混合器１３３の出力である第１混合クロック信号ｉｎｔ−ｃｌｋはその立下りエッジが少しずつ前にシフトされ（図３の４段目の波形を参照）、第２位相混合器１３４の出力である第２混合クロック信号ｉｎｔｃｌｋ２’は、その立下りエッジが少しずつ後にシフトされ（図３の５段目の波形を参照）るようになる。一方、装置内部で用いる内部クロック信号は、第１混合クロック信号ｉｎｔ−ｃｌｋであり、第２位相混合器１３４の出力の第２混合クロック信号ｉｎｔｃｌｋ２’の方は、単に第２クロック信号ｉｎｔｃｌｋ２を生成するためのものである。
【００３４】
上述したように、両位相の中間となる位相を位相混合器１３３、１３４が作るためには、先んじている位相に対して加重値を０．５より大きい値とすべきであると述べたが、もし、図３のように第２クロック信号ｉｎｔｃｌｋ２の立下りエッジが第１クロック信号ｉｎｔｃｌｋ１の立上りエッジより先んじている場合には、第１位相混合器１３３の加重値Ｋを０．６とし、第２位相混合器１３４の加重値Ｋを０．４と設定できる。この場合、第１位相混合器１３３では、第２クロック信号ｉｎｔｃｌｋ２の入力に対しては０．６の加重値を用いて重み付けをし、第１クロック信号ｉｎｔｃｌｋ１に対しては０．４（＝１−０．６）の加重値を用いて重み付けをするようになる。もちろん、第２位相混合器１３４では、逆に第１クロック信号ｉｎｔｃｌｋ１の入力に対しては０．４の加重値を用いて重み付けをし、第２クロック信号ｉｎｔｃｌｋ２に対しては０．６（＝１−０．４）の値を用いて重み付けをする。ここで、両信号の立上りエッジは、同じ位相を有しているので、同じ一定の位相が続いて維持されるが、両立上りエッジも互に混合されるため、一つの遅延ラインが有しているジッタの量に比して、全体のジッタの量を半分に低減できる効果がある。
【００３５】
図４は、この発明の他の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図であり、この実施例のデューティサイクル修正が可能なデジタルＤＬＬ装置は、バッファ３１０、遅延ライン部３２０、デューティエラー調整部３３０、第１遅延モデル部３４０、第１直接位相感知器３５０、第２遅延モデル部３６０及び第２直接位相感知器３７０を含んで構成されている。
【００３６】
バッファ３１０は、外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、それをバッファリングしてクロック入力信号を生成し、そのクロック入力信号を遅延ライン部３２０に出力する役割をする。また、遅延ライン部３２０は、バッファ３１０から前記クロック入力信号を入力され、第１直接位相感知器３５０からの第１比較信号及び第２直接位相感知器３７０からの第２比較信号を入力されて、前記クロック入力信号を所定の時間だけ遅延させた後、デューティエラー調整部３３０に出力する役割をする。ここで、遅延ライン部３２０は、第３制御手段３２１、第１シフトレジスタ３２２、第３遅延ライン３２３、第４制御手段３２４、第２シフトレジスタ３２５及び第４遅延ライン３２６を含む。
【００３７】
遅延ライン部３２０内に設けられた第３制御手段３２１は、第１直接位相感知器３５０からの第１比較信号に応じて遅延量を調節する第１シフト信号を生成し、その第１シフト信号を第１シフトレジスタ３２２に出力する役割をする。次に、遅延ライン部３２０内に設けられた第１シフトレジスタ３２２は、第３制御手段３２１からの第１シフト信号を入力されて、出力信号を左右に移動して遅延量を制御する第３制御信号を生成し、その第３制御信号を第３遅延ライン３２３に出力する役割をする。次いで、遅延ライン部３２０内に設けられた第３遅延ライン３２３は、第１シフトレジスタ３２２から第３制御信号を入力されるとともにバッファ３１０から前記クロック入力信号を入力され、前記第３制御信号に応じて前記クロック入力信号を所定時間だけ遅延させて第１クロック信号ｉｎｔｃｌｋ１を生成し、その第１クロック信号ｉｎｔｃｌｋ１をデューティエラー調整部３３０に出力する役割をする。つまり、第３遅延ライン３２３内には、複数個のユニット遅延セルが順次に連結された装置を備えているが、第１シフトレジスタ３２２から出力された第３制御信号に応じて、前記クロック入力信号を所望の個数のユニット遅延セルを経るようにすることによって、遅延量を調整する。
【００３８】
他方、遅延ライン部３２０内に設けられた第４制御手段３２４は、第２直接位相感知器３７０からの第２比較信号に応じて遅延量を調節する第２シフト信号を生成し、その第２シフト信号を第２シフトレジスタ３２５に出力する役割をする。また、遅延ライン部３２０内に設けられた第２シフトレジスタ３２５は、第４制御手段３２４の前記第２シフト信号を入力されて、出力信号を左右に移動して遅延量を制御する第４制御信号を生成し、その第４制御信号を第４遅延ライン３２６に出力する役割をする。次いで、遅延ライン部３２０内に設けられた第４遅延ライン３２６は、第２シフトレジスタ３２５から前記第４制御信号を入力されるとともにバッファ３１０から前記クロック入力信号を入力され、第４制御信号に応じて前記クロック入力信号を所定時間だけ遅延させた後、反転して第２クロック信号ｉｎｔｃｌｋ２を生成し、その第２クロック信号ｉｎｔｃｌｋ２をデューティエラー調整部３３０に出力する役割をする。つまり、第４遅延ライン３２６内には、複数個のユニット遅延セルが順次に連結された装置を備えているが、第２シフトレジスタ３２５から出力された第４制御信号に応じて、前記クロック入力信号を所望の個数のユニット遅延セルを経るようにすることによって、遅延量を調整する。
【００３９】
次に、デューティエラー調整部３３０は、遅延ライン部３２０から第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２を入力されて、第１クロック信号ｉｎｔｃｌｋ１の立下りエッジと第２クロック信号ｉｎｔｃｌｋ２の立下りエッジとの中間に各々のエッジを移動させて、第１混合クロック信号ｉｎｔ＿ｃｌｋ及び第２混合クロック信号ｉｎｔｃｌｋ２’を生成し、第１混合クロック信号ｉｎｔ＿ｃｌｋを外部及び第１遅延モデル部３４０に出力し、第２混合クロック信号ｉｎｔｃｌｋ２’を遅延モデル部３６０に出力する役割をする。ここで、デューティエラー調整部３３０は、第１位相感知器３３１、混合器制御部３３２、第１位相混合器３３３及び第２位相混合器３３４を含んでいる。
【００４０】
デューティエラー調整部３３０内に設けられた第１位相感知器３３１は、遅延ライン部３２０から第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２の各反転された波形信号を入力され、第１クロック信号ｉｎｔｃｌｋ１と第２クロック信号ｉｎｔｃｌｋ２の中でいずれの立下りエッジが先行しているかを示す位相感知信号を生成し、その位相感知信号を混合器制御部３３２に出力する役割をする。また、デューティエラー調整部３３０内に設けられた混合器制御部３３２は、第１位相感知器３３１から入力された前記位相感知信号に応じて、加重値Ｋを決定し、その加重値Ｋを第１位相混合器３３３及び第２位相混合器３３４に出力する役割をする。
【００４１】
さらに、デューティエラー調整部３３０内に設けられた第１位相混合器３３３は、混合器制御部３３２から加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に１から加重値Ｋを引いた値を用いて重み付けをするとともに第２クロック信号ｉｎｔｃｌｋ２に加重値Ｋを用いて重み付けをして、デューティを調整した第１混合クロック信号ｉｎｔ＿ｃｌｋを生成し、その第１混合クロック信号ｉｎｔ＿ｃｌｋを第１遅延モデル部３４０に出力する役割をする。さらに、デューティエラー調整部３３０内に設けられた第２位相混合器３３４は、混合器制御部３３２から加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に加重値Ｋを用いて重み付けをするとともに第２クロック信号ｉｎｔｃｌｋ２に１から加重値Ｋを引いた値を用いて重み付けをして、デューティを調整した第２混合クロック信号ｉｎｔｃｌｋ２’を第２遅延モデル部３６０に出力する役割をする。
【００４２】
他方、第１遅延モデル部３４０は、デューティエラー調整部３３０からデューティが調節された第１混合クロック信号ｉｎｔ＿ｃｌｋを入力される。その第１混合クロック信号ｉｎｔ＿ｃｌｋは、デューティエラー調整部３３０からこの発明を備えているメモリ装置の回路にも出力される。第１混合クロック信号ｉｎｔ＿ｃｌｋは、メモリ装置の諸構成要素を通過してデータ入出力ピン（ＤＱ ｐｉｎ）まで伝達され、それら構成要素によって、遅延値を有するようになる。第１遅延モデル部３４０はそのような遅延値を予測する。予測された遅延値に応じて第１混合クロック信号ｉｎｔ−ｃｌｋが補償されて、第１補償クロック信号ｉｃｌｋが生成され、第１直接位相感知器３５０に出力する役割をする。また、第１直接位相感知器３５０は、外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、第１遅延モデル部３４０から入力された補償クロック信号ｉｃｌｋと比較して第１比較信号を生成し、その第１比較信号を遅延ライン部３２０に出力する役割をする。
【００４３】
一方、第２遅延モデル部３６０は、デューティエラー調整部３３０からデューティが調整された第２混合クロック信号ｉｎｔｃｌｋ２’を入力される。その第２混合クロック信号ｉｎｔｃｌｋ２’は、デューティエラー調整部３３０からこの発明を備えているメモリ装置の回路にも出力される。第２混合クロック信号ｉｎｔｃｌｋ２’は、メモリ装置の諸構成要素を通過してデータ入出力ピン（ＤＱ ｐｉｎ）まで伝達され、それら構成要素によって遅延値を有するようになる。第２遅延モデル部３６０は、そのような遅延値を予測する。予測された遅延値に応じて第２混合クロック信号ｉｎｔｃｌｋ２’が補償されて第２補償クロック信号ｉｃｌｋ２が生成されて、第２直接位相感知器３７０に出力する役割をする。そして、第２直接位相感知器３７０は、外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、第２遅延モデル部３６０から入力された第２補償クロック信号ｉｃｌｋ２と比較して第２比較信号を生成し、その第２比較信号を遅延ライン部３２０に出力する役割をする。
【００４４】
図５は、この発明の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置内に設けられた遅延ライン３２３、３２６の内部構成を示すブロック図であり、この遅延ライン３２３、３２６は、粗遅延ライン（ｃｏａｒｓｅ ｄｅｌａｙ ｌｉｎｅ）４０１及び第３位相混合器４０２を含んでいる。
【００４５】
この遅延ライン３２３、３２６内に設けられた粗遅延ライン４０１は、順次に連結された複数のユニット遅延セルが二つのラインを形成している。前記クロック入力信号は、二つのラインの複数のユニット遅延セルに分けられて入力され、アクティベートされたユニット遅延セルの個数に応じた遅延時間を有する第１混合器入力信号と第２混合器入力信号とを生成し、それら第１混合器入力信号と第２混合器入力信号は、第３位相混合器４０２に出力される。この遅延ライン３２３、３２６内に設けられた第１位相混合器４０２は、粗遅延ライン４０１から前記第１及び第２混合器入力信号を入力されて、遅延時間をさらに細かくチューニングする役割をする。この場合、チューニング遂行は、制御手段３２１、３２４の制御信号に応じて実行される。
【００４６】
図６は、この発明のさらに他の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図であり、この実施例のデューティサイクル修正が可能なデジタルＤＬＬ装置は、バッファ５１０、遅延ライン部５２０、デューティエラー調整部５３０、第１遅延モデル部５４０、第１直接位相感知器５５０、第２遅延モデル部５６０及び第２直接位相感知器５７０を含んで構成されている。
【００４７】
バッファ５１０は、外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、それをバッファリングしてクロック入力信号を生成し、そのクロック入力信号を遅延ライン部５２０に出力する役割をする。
【００４８】
遅延ライン部５２０は、バッファ５１０から前記クロック入力信号を入力され、第１直接位相感知器５５０からの第１比較信号及び第２直接位相感知器５６０からの第２比較信号を入力されて、前記クロック入力信号を所定の時間だけ遅延させた後、デューティエラー調整部５３０に出力する役割をする。ここで、遅延ライン部５２０は、複数個の遅延セル５２１、第５制御手段５２２、第１遅延信号生成手段５２３、第６制御手段５２４及び第２遅延信号生成手段５２５を含む。
【００４９】
遅延ライン部５２０内に設けられた複数の遅延セル５２１は、バッファ５１０から前記クロック入力信号を入力される。そのクロック入力信号は、複数の遅延セル５２１を通過しながら、遅延セル一つの遅延量の差を有する複数の多重位相信号が生成される。このような複数の多重位相信号は、第１遅延信号生成手段５２３及び第２遅延信号生成手段５２５に向けて出力される。
【００５０】
遅延ライン部５２０内に設けられた第５制御手段５２２は、第１直接位相感知器５５０の第１比較信号に応じて遅延量を調節する第５制御信号を生成し、その第５制御信号を第１遅延信号生成手段５２３に出力する役割をする。
【００５１】
また、遅延ライン部５２０内に設けられた第１信号生成手段５２３は、第５制御手段５２２から前記第５制御信号を入力され、複数個の遅延セル５２１から前記複数の多重位相信号を入力され、前記第５制御信号に応じて前記多重位相信号の中で隣接する二つの信号を選択し、その二つの信号をチューニングして第１クロック信号ｉｎｔｃｌｋ１を生成し、その第１クロック信号ｉｎｔｃｌｋ１をデューティエラー調整部５３０に出力する役割をする。
【００５２】
一方、前記遅延ライン部５２０内に設けられた第６制御手段５２４は、第２直接位相感知器５７０の第２比較信号に応じて遅延量を調節する第６制御信号を生成し、その第６制御信号を第２遅延信号生成手段５２５に出力する役割をする。
【００５３】
また、遅延ライン部５２０内に設けられた第２信号生成手段５２５は、第６制御手段５２４から前記第６制御信号を入力され、複数個の遅延セル５２１から前記複数の多重位相信号を入力され、前記第６制御信号に応じて前記多重位相信号の中で二つの信号を選択し、それら二つの信号をチューニングし反転することによって、第２クロック信号ｉｎｔｃｌｋ２を生成し、その記第２クロック信号ｉｎｔｃｌｋ２をデューティエラー調整部５３０に出力する役割をする。
【００５４】
次に、デューティエラー調整部５３０は、遅延ライン部５２０から第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２を入力されて、第１クロック信号ｉｎｔｃｌｋ１の立下りエッジと第２クロック信号ｉｎｔｃｌｋ２の立下りエッジとの間に各々のエッジを移動させて第１混合クロック信号ｉｎｔ＿ｃｌｋ及び第２混合クロック信号ｉｎｔｃｌｋ２’を生成し、第１混合クロック信号ｉｎｔ＿ｃｌｋを外部及び第１遅延モデル部５４０に出力し、第２混合クロック信号ｉｎｔｃｌｋ２’を遅延モデル部５６０に出力する役割をする。ここで、デューティエラー調整部５３０は、第１位相感知器５３１、混合器制御部５３２、第１位相混合器５３３及び第２位相混合器５３４を含む。
【００５５】
デューティエラー調整部５３０内に設けられた第１位相感知器５３１には、遅延ライン部５２０から第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２が各反転されて入力され、第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２の中でいずれの立下りエッジが先んじているかを示す位相感知信号を生成し、その位相感知信号を混合器制御部５３２に出力する役割をする。
【００５６】
また、デューティエラー調整部５３０内に設けられた混合器制御部５３２は、第１位相感知器５３１から入力された前記位相感知信号に応じて加重値Ｋを決定し、その加重値Ｋを第１位相混合器５３３及び第２位相混合器５３４に出力する役割をする。
【００５７】
そして、デューティエラー調整部５３０内に設けられた第１位相混合器５３３は、混合器制御部５３２から加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に１から加重値Ｋを引いた値を用いて重み付けするとともに第２クロック信号ｉｎｔｃｌｋ２に加重値Ｋを用いて重み付けして、デューティを調整した第１混合クロック信号ｉｎｔ＿ｃｌｋを生成し、その第１混合クロック信号ｉｎｔ＿ｃｌｋを第１遅延モデル部５４０に出力する役割をする。他方、デューティエラー調整部５３０内に設けられた第２位相混合器５３４は、混合器制御部５３２から加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に加重値Ｋを用いて重み付けするとともに第２クロック信号ｉｎｔｃｌｋ２に１から加重値Ｋを引いた値を用いて重み付けして、デューティを調整した第２混合クロック信号ｉｎｔｃｌｋ２’を生成し、その第２混合クロック信号ｉｎｔｃｌｋ２’を第２遅延モデル部５６０に出力する役割をする。
【００５８】
一方、遅延モデル部５４０は、デューティエラー調整部５３０からデューティが調節された第１混合クロック信号ｉｎｔ＿ｃｌｋを入力される。その第１混合クロック信号ｉｎｔ＿ｃｌｋは、デューティエラー調整部５３０からこの発明を備えているメモリ装置の回路にも出力される。第１混合クロック信号ｉｎｔ＿ｃｌｋは、メモリ装置の諸構成要素を通過してデータ入出力ピン（ＤＱ ｐｉｎ）まで伝達され、それらの構成要素によって遅延値を有するようになる。第１遅延モデル部５４０は、そのような遅延値を予測する。予測された遅延値に応じて第１混合クロック信号ｉｎｔ＿ｃｌｋが補償されて、第１補償クロック信号ｉｃｌｋが生成され、第１直接位相感知器５５０に出力する役割をする。次いで、第１直接位相感知器５５０は、外部クロック信号ｅｘｔ＿ｃｌｋを入力されて第１遅延モデル部５４０から入力された第１補償クロック信号ｉｃｌｋと比較して、第１比較信号を生成し、その第１比較信号を遅延ライン部５２０に出力する役割をする。
【００５９】
一方、第２遅延モデル部５６０は、デューティエラー調整部５３０からデューティが調節された第２混合クロック信号ｉｎｔｃｌｋ２’を入力される。その第２混合クロック信号ｉｎｔｃｌｋ２’は、メモリ装置の諸構成要素を通過してデータ入出力ピン（ＤＱ ｐｉｎ）まで伝達され、それらの構成要素によって遅延値を有するようになる。第２遅延モデル部５６０は、そのような遅延値を予測する。予測された遅延値に応じて、第２混合クロック信号ｉｎｔｃｌｋ２’が補償されて、第２補償クロック信号ｉｃｌｋ２が生成され、それを第２直接位相感知器５７０に出力する役割をする。次いで、第２直接位相感知器５７０は、外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、第２遅延モデル部５６０から入力された第２補償クロック信号ｉｃｌｋ２と比較して第２比較信号を生成し、その第２比較信号を遅延ライン部５２０に出力する役割をする。
【００６０】
図７は、図６の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置内に設けられた信号生成手段５２３、５２４の内部構成の例を示すブロック図であり、この信号生成手段５２３、５２４は、マルチプレクサ（ＭＵＸ）６０１及び第４位相混合器６０２を含む。信号生成手段５２３、５２４内に設けられたマルチプレクサ６０１は、制御手段５２２、５２４から入力された制御信号により、複数の遅延セル５２１から入力された前記複数個（Ｎ個）の多重位相信号の中で、一個のユニット遅延セルによる遅延時間の差を有する隣接した二つの信号を選択し、選択した二つの信号を第４位相混合器６０２に出力する役割をする。また、信号生成手段５２３、５２４内に設けられた第４位相混合器６０２は、マルチプレクサ６０１から入力された二つの信号を入力されて、位相混合過程を介してそれら二つの信号の遅延時間を細かくチューニングして、所望の中間の位相を有する一つの信号を生成した後、その生成した一つの信号をデューティエラー調整部５３０に出力する役割をする。
【００６１】
図８は、この発明のさらに他の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図であり、この実施例のデューティサイクル修正が可能なデジタルＤＬＬ装置は、バッファ７１０、遅延ライン部７２０、デューティエラー調整部７３０、第１遅延モデル部７４０、第１直接位相感知器７５０、第２遅延モデル部７６０及び第２直接位相感知器７７０を含んで構成されといる。
【００６２】
バッファ７１０は、外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、それをバッファリングしてクロック入力信号を生成し、生成したクロック入力信号を遅延ライン部７２０に出力する役割をする。
【００６３】
遅延ライン部７２０は、バッファ７１０から前記クロック入力信号を入力される一方、第１直接位相感知器７５０からの第１比較信号及び第２位相感知器７７０からの第２比較信号を入力されて、前記クロック入力信号を所定の時間だけ遅延させた後、デューティエラー調整部７３０に出力する役割をする。ここで、遅延ライン部７２０は、第１制御手段７２１、第１遅延ライン７２２、第２制御手段７２３及び第２遅延ライン７２４を含む。
【００６４】
遅延ライン部７２０内に設けられた前記第１制御手段７２１は、前記第１直接位相感知器７５０からの第１比較信号に応じて遅延量を調節する第１制御信号を生成して、その第１制御信号を第１遅延ライン７２２に出力する役割をする。また、遅延ライン部７２０内に設けられた第１遅延ライン７２２は、第１制御手段７２１から第１制御信号を入力され、バッファ７１０から入力された前記クロック入力信号をその第１制御信号に応じて所定時間だけ遅延させて第１クロック信号ｉｎｔｃｌｋ１を生成し、その第１クロック信号ｉｎｔｃｌｋ１をデューティエラー調整部７３０に出力する役割をする。
【００６５】
一方、遅延ライン部７２０内に設けられた前記第２制御手段７２３は、前記第２直接位相感知器７７０からの第２比較信号に応じて遅延量を調節する第２制御信号を生成して、その第２制御信号を第２遅延ライン７２４に出力する役割をする。また、遅延ライン部７２０内に設けられた第２遅延ライン７２４は、第２制御手段７２３から第２制御信号を入力され、バッファ７１０から入力された前記クロック入力信号をその第２制御信号に応じて所定時間だけ遅延させて第２クロック信号ｉｎｔｃｌｋ２を生成し、その第２クロック信号ｉｎｔｃｌｋ２をデューティエラー調整部７３０に出力する役割をする。
【００６６】
次に、デューティエラー調整部７３０は、遅延ライン部７２０から前記第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２を入力されて、第１クロック信号ｉｎｔｃｌｋ１の立下りエッジと第２クロック信号ｉｎｔｃｌｋ２の立下りエッジとの間に各々の立下りエッジを移動させて、第１混合クロック信号ｉｎｔ＿ｃｌｋ及び第２混合クロック信号ｉｎｔｃｌｋ２’を生成し、第１混合クロック信号ｉｎｔ＿ｃｌｋを外部及び第１遅延モデル部７４０に出力し、第２混合クロック信号ｉｎｔｃｌｋ２’を第２遅延モデル部７６０に出力する役割をする。そのため、デューティエラー調整部７３０は、第１位相混合器７３１、第２位相混合器７３２、第２位相感知器７３３及び混合器制御部７３４を含んでなる。
【００６７】
デューティエラー調整部７３０内に設けられた第１位相混合器７３１は、加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に１から加重値Ｋを引いた値を用いて重み付けするとともに第２クロック信号ｉｎｔｃｌｋ２に加重値Ｋを用いて重み付けして、デューティを調整した第１混合クロック信号ｉｎｔ＿ｃｌｋを生成し、その第１混合クロック信号ｉｎｔ＿ｃｌｋを外部及び第１遅延モデル部７４０に出力する役割をする。また、デューティエラー調整部７３０内に設けられた第２位相混合器７３２は、加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に加重値Ｋを用いて重み付けするとともに第２クロック信号ｉｎｔｃｌｋ２に１から加重値Ｋを引いた値を用いて重み付けして、デューティを調整した第２混合クロック信号ｉｎｔｃｌｋ２’を生成し、その第２混合クロック信号ｉｎｔｃｌｋ２’を第２遅延モデル部７６０に出力する役割をする。
【００６８】
さらに、デューティエラー調整部７３０内に設けられた第２位相感知器７３３は、第１位相混合器７３１からの第１混合クロック信号ｉｎｔ＿ｃｌｋ及び第２位相混合器７３２からの第２混合クロック信号ｉｎｔｃｌｋ２’のそれぞれを反転して入力され、第１混合クロック信号ｉｎｔ＿ｃｌｋと第２混合クロック信号ｉｎｔｃｌｋ２’の中でどちらの信号の立下りエッジが先行しているかを示す位相感知信号を生成し、その位相感知信号を混合器制御部７３４に出力する役割をする。ここに、混合器制御部７３４は、感知信号を入力されて、両者の立下りエッジが相互に一致するまで加重値Ｋを続いて調整する。また、デューティエラー調整部７３０内に設けられた混合器制御部７３４は、第１位相感知器７３３から入力された位相感知信号に応じて加重値Ｋを決定し、その加重値Ｋを第１位相混合器７３１及び第２位相混合器７３２に出力する役割をする。
【００６９】
次に、第１遅延モデル部７４０は、デューティエラー調整部７３０からデューティが調節された第１混合クロック信号ｉｎｔ＿ｃｌｋを入力される。その第１混合クロック信号ｉｎｔ＿ｃｌｋは、デューティ調整部７３０からこの発明のデジタルＤＬＬ装置を備えているメモリ装置の回路にも出力される。第１混合クロック信号ｉｎｔ＿ｃｌｋは、メモリ装置の諸構成要素を通過してデータ入出力ピン（ＤＱ ｐｉｎ）まで伝達され、それらの構成要素によって遅延値を有するようになる。第１遅延モデル部７４０は、このような遅延値を予測する。予測された遅延値に応じて第１混合クロック信号ｉｎｔ＿ｃｌｋは補償されて、第１補償クロック信号ｉｃｌｋ１が生成され、第１直接位相感知器７５０に出力される。
【００７０】
また、第１直接位相感知器７５０は、前述の外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、第１遅延モデル部７４０から入力された第１補償クロック信号ｉｃｌｋ１と比較して第１比較信号を生成し、その第１比較信号を遅延ライン部７２０に出力する役割をする。
【００７１】
他方、第２遅延モデル部７６０は、デューティエラー調整部７３０からデューティが調節された第２混合クロック信号ｉｎｔｃｌｋ２’を入力される。その第２混合クロック信号ｉｎｔｃｌｋ２’は、デューティ調整部７３０からこの発明のデジタルＤＬＬ装置を備えているメモリ装置の回路にも出力される。第２混合クロック信号ｉｎｔｃｌｋ２’は、メモリ装置の諸構成要素を通過してデータ入出力ピン（ＤＱ ｐｉｎ）まで伝達され、それらの構成要素によって遅延値を有するようになる。第２遅延モデル部７６０は、このような遅延値を予測する。予測された遅延値に応じて第２混合クロック信号ｉｎｔｃｌｋ２’は補償されて、第２補償クロック信号ｉｃｌｋ２が生成され、第２直接位相感知器７７０に出力される。
【００７２】
また、第２直接位相感知器７７０は、前述の外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、第２遅延モデル部７６０から入力された第２補償クロック信号ｉｃｌｋ２と比較して第２比較信号を生成し、その第２比較信号を遅延ライン部７２０に出力する役割をする。
【００７３】
図９及び図１０は、この発明の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置内に設けられた位相混合器４０２、６０２を示すブロック図であり、図１１は、この発明の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置内に設けられた位相混合器４０２、６０２の動作の例を示す信号波形図である。以下に、このようなこの発明の位相混合器４０２、６０２について説明する。
【００７４】
第３位相混合器４０２，第４位相混合器６０２は、内部に第１混合セル群及び第２混合セル群を含み、２つの遅延されたクロック信号を、それぞれの混合セル群への入力信号として、図５の粗遅延ライン４０１及び図７のＭＵＸ６０１からそれぞれ入力される。図５において、第１内部クロック信号は粗遅延ライン４０１に入力され、二つのラインに分けられた遅延セルを通過するようになっている。二つのラインに分けられた遅延セルは、二つの遅延されたクロック信号を生成する。この二つの遅延されたクロック信号は、互いに異なる遅延量を有し、第３位相混合器４０２に入力される。第４位相混合器６０２の場合は、位相遅延クロック信号はＭＵＸ６０２に入力される。一つの遅延セルだけの遅延差を有する隣接した二つのクロック信号がＭＵＸ６０２により選択される。この二つのクロック信号は、第４位相混合器６０２に第１の混合器入力信号及び第２の混合器入力信号として入力される。
【００７５】
図９において、位相混合器４０２、６０２は、複数の第１混合セル８０１と複数の第２混合器セル８０２を有している。位相混合器４０２、６０２内に設けられたこれら複数個（例えば、１０個）の第１混合セル８０１の各々は、前記制御手段３２１、３２４（図４）、５２２、５２４（図６）から複数の混合制御信号の中で順次対応する一つの信号を一つの端子ｓに入力され、他の端子ＩＮには遅延時間の異なる前記選択された二つの信号の中で一つの信号Ｘ１（例えば、位相が先行している方の信号）を入力され、前記混合制御信号が第１論理レベル（ｌｏｗ）である場合には、Ｈｉｇｈ−Ｚ信号を出力し、前記混合制御信号が第２論理レベル（ｈｉｇｈ）である場合には、前記遅延時間が異なる二つの信号の中の一つの信号Ｘ１を反転して出力する役割をする。ここで、第１混合セル８０１は、図１０に示すように、電源／接地間に順次ソース／ドレイン路を直列に接続した第１ＰＭＯＳトランジスタＰ１、第２ＰＭＯＳトランジスタＰ２、第２ＮＭＯＳトランジスタＮ２及び第１ＮＭＯＳトランジスタＮ１を含む。
【００７６】
第１混合セル８０１内に設けられた第１ＰＭＯＳトランジスタＰ１は、ソース端子は電源電圧に接続され、ゲート端子に前記遅延時間が異なる二つの信号の中で一つの信号Ｘ１を入力される。また、前記第１混合セル８０１内に設けられた第２ＰＭＯＳトランジスタＰ２は、ソース端子が第１ＰＭＯＳトランジスタＰ１のドレイン端子に接続され、ゲート端子に一つの混合制御信号の反転された値ｓｂを入力され、ドレイン端子は出力端子ＯＵＴに接続される。一方、第１混合セル８０１内に設けられた第１ＮＭＯＳトランジスタＮ１は、ソース端子が接地され、ゲート端子に遅延時間が異なる二つの信号の中で一つの信号Ｘ１を入力される。また、第１混合セル８０１内に設けられた第２ＮＭＯＳトランジスタＮ２は、ソース端子が第１ＮＭＯＳトランジスタＮ１のドレイン端子に接続され、ゲート端子に一つの混合制御信号ｓを入力され、ドレイン端子は出力端子ＯＵＴに接続される。
【００７７】
また、位相混合器４０２、６０２内に設けられた複数個の第２混合セル８０２の各々は、前記制御手段３２１、３２４（図４）、５２２、５２４（図６）から複数個の混合制御信号の中で順次対応する一つの信号を一つの端子ｓに入力され、他の端子ＩＮには遅延時間の異なる前記選択された二つの信号の中で他の信号Ｘ２（例えば、位相が先行していない方の信号）を入力され、前記混合制御信号が第１論理レベル（ｌｏｗ）である場合には、Ｈｉｇｈ−Ｚ信号を出力し、ｅ前記混合制御信号が第２論理レベル（ｈｉｇｈ）である場合には、前記遅延時間が異なる二つの信号の中で他の信号Ｘ２を反転して出力する役割をする。ここで、第２混合セル８０２は、前記第１混合セル８０１と同様に、図１０に示すように、電源／接地間に順次ソース／ドレイン路を直列に接続した第１ＰＭＯＳトランジスタＰ１、第２ＰＭＯＳトランジスタＰ２、第２ＮＭＯＳトランジスタＮ２及び第１ＮＭＯＳトランジスタＮ１を含む。
【００７８】
第２混合セル８０２内に設けられた第１ＰＭＯＳトランジスタＰ１は、ソース端子は電源電圧に連結され、ゲート端子に前記遅延時間が異なる二つの信号の中で他の信号Ｘ２を入力される。また、前記第２混合セル８０２内に設けられた第２ＰＭＯＳトランジスタＰ２は、ソース端子が第１ＰＭＯＳトランジスタＰ１のドレイン端子に接続され、ゲート端子に一つの混合制御信号の反転された値ｓｂを入力され、ドレイン端子は出力端子ＯＵＴに接続される。一方、第２混合セル８０２内に設けられた第１ＮＭＯＳトランジスタＮ１は、ソース端子が接地され、ゲート端子に遅延時間が異なる二つの信号の中で他の信号Ｘ２を入力される。また、第２混合セル８０２内に設けられた第２ＮＭＯＳトランジスタＮ２は、ソース端子が第１ＮＭＯＳトランジスタＮ１のドレイン端子に連結され、ゲート端子に一つの混合制御信号ｓを入力され、ドレイン端子は出力端子ＯＵＴに接続される。
【００７９】
さらに位相混合器４０２、６０２内に設けられたインバータ８０３は、第１混合セル８０１及び第２混合セル８０２が出力した複数個の信号を反転して出力する役割をする。
【００８０】
ここで、図９に示す位相混合器の実施例における位相混合動作を説明する。各混合セル８０１，８０２の個数が例えばそれぞれ１０個であるとすると、前記加重値Ｋが例えば「０．６」である場合、制御手段から各端子ｓに供給される制御信号に応じて、１０個の第１混合セル８０１の内の６個がオンになり、１０個の第２混合セル８０２の内の４個がオンになることによって、端子Ｘ１に入力された信号に「０．６」の重み付けをし、端子Ｘ２に入力された信号に「０．４」の重み付けをする。これにより、信号Ｘ１とＸ２の位相の中間の位相で、信号Ｘ１の方により近い位相が生成される。
【００８１】
図１１は、この発明の実施例によるデューティサイクル修正が可能なデジタルＤＬＬ装置内に設けられた位相混合器の動作の例を示す信号波形図であり、上述の二つの入力信号Ｘ１及びＸ２が混合されて出力端子ＯＵＴに出力されるとき、制御信号に応じて二つの信号Ｘ１とＸ２の間の位相を有する信号Ｙが出力される様子を図解している。
【００８２】
図１２及び図１３は、この発明の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置におけるデューティサイクル修正方法を示す動作フロチャートであり、以下にこれについて説明する。
【００８３】
図１２は、図１、図４及び図６の回路構成における動作のフローの一部を示すもので、前もって外部クロック信号をそれぞれ所定時間量だけ遅延させて第１クロック信号及び第２クロック信号を形成するステップと、前記第１クロック信号及び第２クロック信号を位相混合して第１混合クロック信号及び第２混合クロック信号を形成するステップと、前記第１混合クロック信号及び第２混合クロック信号に対して利用回路における遅延をそれぞれ付加して第１補償クロック信号及び第２補償クロック信号を形成するステップが実行された後の動作を示し、図１２を参照すると、ステップＳ９０１において、第１直接位相感知器１５０、３５０、５５０及び第２直接位相感知器１７０、３７０、５７０によって、第１補償クロック信号ｉｃｌｋ１及び第２補償クロック信号ｉｃｌｋ２の立上りエッジが外部クロック信号ｅｘｔ＿ｃｌｋの立上りエッジと一致するか否かを感知して、それらが一致する場合には、次のステップＳ９０３に移行し、一致しない場合には、ステップＳ９０２において遅延ライン部１２０で遅延量を調整して、ステップＳ９０１に戻る。次いで、ステップＳ９０３に進むと、第１位相感知器１３１、３３１、５３１が、第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２を入力されて、第１クロック信号ｉｎｔｃｌｋ１と第２クロック信号ｉｎｔｃｌｋ２の中で、いずれの信号の立下りエッジが先行しているかを感知して、ステップＳ９０４において、立下りエッジが先行している信号に０．５より大きい加重値Ｋを用いて重み付けし、立下りエッジが先行していない信号に０．５より小さい加重値１−Ｋを用いて重み付けする。
【００８４】
次に、図１３は、図８の回路構成における動作のフローを示すもので、前もって外部クロック信号をそれぞれ所定時間量だけ遅延させて第１クロック信号及び第２クロック信号を形成するステップと、前記第１クロック信号及び第２クロック信号を位相混合して第１混合クロック信号及び第２混合クロック信号を形成するステップと、前記第１混合クロック信号及び第２混合クロック信号に対して利用回路における遅延をそれぞれ付加して第１補償クロック信号及び第２補償クロック信号を形成するステップが実行された後の動作を示し、図１３を参照すると、ステップＳ９０１及びステップＳ９０２の部分における処理は、図１２の場合と同様であるが、ステップＳ９０１から「はい」で進んできたフローは、ステップＳ９０５において、第２位相感知器７３３により第１混合クロック信号ｉｎｔ＿ｃｌｋと第２混合クロック信号ｉｎｔｃｌｋ２’について、両信号の立下りエッジが一致するか否かを検査し、立下りエッジが一致する場合には、フローを終了し、立下りエッジが一致しない場合には、いずれの信号の立下りエッジが先行しているかを判定して、ステップＳ９０６に進み、ステップＳ９０６において、立下りエッジが先行している信号に０．５より大きい加重値Ｋを用いて重み付けし、立下りエッジが先行していない信号に０．５より小さい加重値１−Ｋを用いて重み付けした後、再びステップＳ９０５に戻り、立下りエッジが一致するか否かを検査する。以降、両信号の立下りエッジが一致するまで加重値Ｋを調整しながら繰り返し、両信号の立下りエッジが一致したところで、フローの終了に進む。
【００８５】
【発明の効果】
以上説明したように、この発明によれば、従来のデューティサイクル修正が困難であったデジタル型ＤＬＬ装置とは異なって、位相混合器を利用してデューティエラーを修正し、５０％のデューティサイクルを有する内部クロック信号を生成できる利点がある。
【００８６】
【付言】
なお、この発明は、上述の実施例に限定されるものではない。この発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【図１】この発明の一実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図である。
【図２】図１の実施例における一部変形部分を示すブロック図である。
【図３】この発明の一実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置の動作を示す動作タイミング波形図である。
【図４】この発明の他の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図である。
【図５】図４の実施例における一部ブロックの内部構成を示すブロック図である。
【図６】この発明のさらに他の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図である。
【図７】図６の実施例における一部ブロックの内部構成を示すブロック図である。
【図８】この発明のさらに他の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図である。
【図９】この発明の実施例における位相混合器を示すブロック図である。
【図１０】この発明の実施例における位相混合器の混合セルを示す回路図である。
【図１１】この発明の実施例における位相混合器の動作の例を示す信号波形図である。
【図１２】この発明の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置におけるデューティサイクル修正方法を示すフロチャートである。
【図１３】この発明の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置におけるデューティサイクル修正方法を示すフロチャートである。
【符号の説明】１１０…バッファ、１２０…遅延ライン部、１３０…デューティエラー調整部、１４０…第１遅延モデル部、１５０…第１直接位相感知器、１６０…第２遅延モデル部、１７０…第２直接位相感知器。
【発明の属する技術分野】
この発明は、デューティサイクルの修正が可能なデジタルＤＬＬ装置及びデューティサイクルの修正方法に関し、外部クロックと内部クロックとの間のスキュー（ｓｋｅｗ）を補償するクロック発生装置が必要な種々の半導体装置及びコンピュータシステムに用いられる、デューティサイクルの修正が可能なデジタルＤＬＬ装置及びデューティサイクルの修正方法に関する。
【０００２】
【従来の技術】
一般に、ディレイロックループ（以下、「ＤＬＬ」と記す）は、同期式メモリ装置（ｓｙｎｃｈｒｏｎｏｕｓ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）において外部クロックと内部クロックとを一致させるために用いられる。同期式メモリの全ての書込みと読出しなどの動作は、クロックの立上りエッジで行われる。しかし、メモリ装置の付加的な構成要素によってタイミング遅延が発生する。そこで、ディレイロックループは、外部クロックを入力されて、外部クロックに同期した内部クロックを生成して、回路動作におけるタイミング遅延を除くための回路である。従来、このようなクロック信号遅延を調整解消するため、種々のＤＬＬ回路の技術があった。
【０００３】
第一に、米国特許第６１５７２３８号には、半導体メモリ装置の外部に設けられて外部クロック信号を生成する外部クロックソースと、マスタ周波数増幅器及びマスタＤＬＬ回路部を含み、外部クロック信号に同期される制御器と、マスタ周波数増幅器及びマスタＤＬＬ回路を各々含み、外部クロック信号に同期される複数個のＤＲＡＭを含む半導体メモリ装置のクロックシステムが開示されている（特許文献１参照）。
【０００４】
第二に、米国特許第５８０８４９８号には、共通ノードを有するソースカップリング対の形態を形成し、入力基準信号及びその相補信号を受信する入力対及び一対の出力ノードを含む一対の電界効果トランジスタを含み、各々複数個の出力ノード及び第１供給レールの間にカップリングされた第１及び第２電流ソースを含み、前記第１及び第２電流ソースは、Ｉアンペアの電流値を生成し、共通ノードと第２供給レールとの間にカップリングされた第３電流ソースを含み、前記第３電流ソースは、２Ｉアンペアの電流値をシンキング（ｓｉｎｋｉｎｇ）する第１差動増幅器と、複数個の出力ノードを交差してカップリングされ、入力基準信号及びその相補信号に応答して、前記差動増幅器の出力ノードに一対の相補的三角波信号を生成するようにするフィルタ回路と、一対の相補的三角波信号を受信するカップリングされた一対の入力を有し、一対の相補的三角波信号との間の比較に応答して、入力基準信号と所定の位相関係を有する出力信号とを生成する比較器を含む位相シフト回路が開示されている（特許文献２参照）。
【０００５】
第三に、日本特許公開第２００１−６３９９号には、外部クロックを位相調整し内部クロックを発生する位相調整部を有する半導体装置において、前記外部クロックの周波数が前記位相調整部の位相調整範囲から外れたことを検出する検出器と、外部から入力する制御信号に応じて転換される第１の動作モードと第２の動作モードを有し、前記第１の動作モードにおいては前記検出器の検出結果に関係なしに所定の出力信号を出力し、前記第２の動作モードにおいては前記検出器の検出結果に応じて所定の出力状態となる出力回路を有することを特徴とする半導体装置が開示されている（特許文献３参照）。
【０００６】
最後に、日本特許公開平１１−３５３８７８号には、入力される第１のクロックの位相を調整して外部クロックに対し所定の位相だけ遅れた第２のクロックを生成するクロック位相調整回路を有し、該第１のクロックまたは該第２のクロックのいずれか一方と同期したデータを出力する半導体装置において、前記クロック位相調整回路内の前記第１のクロックの遅延量を示す指示信号に応答して該第１のクロックの周波数を判定し、制御信号を出力するクロック周波数判定部と、前記制御信号に応答して前記第１のクロックまたは第２のクロックの一方を選択するクロック選択部とを備えることを特徴とする半導体装置が開示されている（特許文献４参照）。
【０００７】
【特許文献１】
米国特許第６１５７２３８号
【０００８】
【特許文献２】
米国特許第５８０８４９８号
【０００９】
【特許文献３】
日本特許公開第２００１−６３９９号
【００１０】
【特許文献４】
日本特許公開平１１−３５３８７８号
【００１１】
【発明が解決しようとする課題】
上述した従来のＤＤＲ（Ｄｏｕｂｌ Ｄａｔａ Ｒａｔｅ）メモリで用いられるものと同様のＤＬＬは、クロック信号において、基準信号及び相補信号を利用して全体位相の遅延を調整するのみで、デューティサイクルのズレに対して補正をしないので、外部クロックのデータ処理においてデューティエラー（ｄｕｔｙ ｅｒｒｏｒ）が発生する場合に、それを修正できないという問題点がある。
【００１２】
この発明は、前記問題点に鑑みてなされたものであって、その目的とするところは、混合回路（ｂｌｅｎｄ ｃｉｒｃｕｉｔ）を利用してデューティエラーを修正し、５０％のデューティサイクルを有する内部クロック信号を生成できるデューティサイクル修正が可能なデジタルＤＬＬ装置及びデューティサイクル修正方法を提供することにある。
【００１３】
【課題を解決するための手段】
前記目的を達成するため、この発明によるデューティサイクル修正が可能なデジタルＤＬＬ装置は、外部クロック信号を入力されて、それをバッファリングしてクロック入力信号を順次出力するバッファと、前記バッファから前記クロック入力信号を入力されるとともに第１比較信号及び第２比較信号を入力されて、前記クロック入力信号を所定の時間だけ遅延させて第１クロック信号を出力し、前記クロック入力信号を所定の時間だけ遅延させかつ極性を反転させて第２クロック信号を出力する遅延ライン部と、前記第１クロック信号及びと前記第２クロック信号を入力されて、前記第１クロック信号の立下りエッジと前記第２クロック信号の立下りエッジとの間にそれぞれ立下りエッジを移動させて第１混合クロック信号及び第２クロック信号を生成して出力するデューティエラー調整部と、前記第１混合クロック信号を入力されて、前記第１混合クロック信号が実際に内部クロックとして用いられるときの遅延時間を推定して、前記第１混合クロック信号を遅延させて第１補償クロック信号を生成して出力する第１遅延モデル部と、前記外部クロック信号を入力されて、前記第１補償クロック信号と比較して第１比較信号を生成し、前記第１比較信号を前記遅延ライン部に出力する第１直接位相感知器と、前記第２混合クロック信号を入力されて、前記第２混合クロック信号が実際に内部クロックとして用いられるときの遅延時間を推定して、前記第２混合クロック信号を遅延させて第２補償クロック信号を生成して出力する第２遅延モデル部と、前記外部クロック信号を入力されて、前記第２補償クロック信号と比較して第２比較信号を生成し、前記第２比較信号を前記遅延ライン部に出力する第２直接位相感知器とを備えてなるデューティサイクル修正が可能なデジタルＤＬＬ装置を提供する。
【００１４】
また、この発明は、外部クロック信号と第１補償クロック信号及び第２補償クロック信号の立上りエッジが一致するか否かを感知するステップと、立上りエッジが一致する場合には、第２クロック信号の立下りエッジと第１クロック信号の立下りエッジとの中でいずれが先んじているかを感知するステップと、立下りエッジが先んじていない方の信号に０．５より小さい加重値を用いて重み付けし、立下りエッジが先んじている方の信号に０．５より大きい加重値を用いて重み付けするステップとを含むデューティサイクル修正方法を提供する。
【００１５】
また、この発明は、外部クロック信号と第１補償クロック信号及び第２補償クロック信号の立ち上がりエッジが一致するか否かを感知するステップと、立上りエッジが一致する場合には、第２混合クロック信号の立下りエッジと第１混合クロック信号の立下りエッジとが一致するか否かを感知するステップと、立下りエッジが一致しない場合には、立下りエッジが先んじていない方の信号に０．５より小さい加重値を用いて重み付けし、立下りエッジが先んじている方の信号に０．５より大きい加重値を用いて重み付けして両信号を位相混合し、かつ立下りエッジが一致するか否かを感知するステップに戻り、立下りエッジが一致する場合には、過程を終了するステップとを含んでなるデジタルＤＬＬ装置におけるデューティサイクル修正方法を提供する。
【００１６】
【発明の実施の形態】
以下、この発明の最も好ましい実施形態について、添付の図面を参照しながら説明する。
【００１７】
まず、図１は、この発明の一実施例によるデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図であって、この発明によるデューティサイクル修正が可能なデジタルＤＬＬ装置は、バッファ１１０、遅延ライン部１２０、デューティエラー調整部１３０、第１遅延モデル部１４０、第１直接位相感知器１５０、第２遅延モデル部１６０及び第２直接位相感知器１７０を含んで構成されている。
【００１８】
バッファ１１０は、外部クロック信号ｅｘｔ＿ｃｌｋの入力を受けて、それをバッファリングしてクロック入力信号を生成し、前記クロック入力信号を後述する遅延ライン部１２０に出力する役割をする。
【００１９】
また、遅延ライン部１２０は、前記バッファ１１０から前記クロック入力信号を入力され、第１直接位相感知器１５０及び第２直接位相感知器１７０の第１比較信号及び第２比較信号を入力されて、前記クロック入力信号をそれぞれ所定の時間だけ遅延させ一方を反転させて、それぞれクロック入力信号のデューティの前半と後半を表す第１及び第２のクロック信号を生成した後、デューティエラー調整部１３０に出力する役割をする。
【００２０】
ここで、遅延ライン部１２０は、第１制御手段１２１、第１遅延ライン１２２、第２制御手段１２３及び第２遅延ライン１２４を含む。遅延ライン部１２０内に設けられた第１制御手段１２１は、第１直接位相感知器１５０からの第１比較信号に応じて遅延量を調節する第１制御信号を生成し、第１制御信号を第１遅延ライン１２２に出力する役割をする。また、遅延ライン部１２０内に設けられた第１遅延ライン１２２は、第１制御手段１２１から前記第１制御信号を入力され、バッファ１１０から前記クロック入力信号を入力され、前記第１制御信号に応じて前記クロック入力信号を所定時間だけ遅延させて第１クロック信号ｉｎｔｃｌｋ１を生成し、第１クロック信号ｉｎｔｃｌｋ１をデューティエラー調整部１３０に出力する役割をする。一方、遅延ライン部１２０内に設けられた第２制御手段１２３は、第２直接位相感知器１７０の第２比較信号に応じて遅延量を調節する第２制御信号を生成し、前記第２制御信号を第２遅延ライン１２４に出力する役割をする。また、遅延ライン部１２０内に設けられた第２遅延ライン１２４は、第２制御手段１２３から前記第２制御信号を入力され、バッファ１１０から前記クロック入力信号を入力され、前記第２制御信号に応じて前記クロック入力信号を所定時間だけ遅延させて第２クロック信号ｉｎｔｃｌｋ２を生成し、第２クロック信号ｉｎｔｃｌｋ２をデューティエラー調整部１３０に出力する役割をする。遅延ライン部１２０の動作により、第１クロック信号ｉｎｔｃｌｋ１と第２クロック信号ｉｎｔｃｌｋ２の立上りエッジが一致させられる。
【００２１】
一方、デューティエラー調整部１３０は、遅延ライン部１２０から第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２を入力されて、第１クロック信号ｉｎｔｃｌｋ１の立下りエッジと第２クロック信号ｉｎｔｃｌｋ２の立下りエッジの中間にそれぞれの立下りエッジを移動させて、第１混合クロック信号ｉｎｔ＿ｃｌｋ及び第２混合クロック信号ｉｎｔｃｌｋ２’を生成し、第１混合クロック信号ｉｎｔ＿ｃｌｋを外部及び第１遅延モデル部１４０に出力し、第２混合クロック信号ｉｎｔｃｌｋ２’を第２遅延モデル部１６０に出力する役割をする。
【００２２】
ここで、デューティエラー調整部１３０は、第１位相感知器１３１、混合器制御部１３２、第１位相混合器１３３及び第２位相混合器１３４を含む。デューティエラー調整部１３０内に設けられた第１位相感知器１３１は、遅延ライン部１２０から第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２の各反転された波形を入力され、第１クロック信号ｉｎｔｃｌｋ１と第２クロック信号ｉｎｔｃｌｋ２の各立下りエッジの中でどちらが先行しているかを示す位相感知信号を生成し、前記位相感知信号を混合器制御部１３２に出力する役割をする。
【００２３】
また、デューティエラー調整部１３０内に設けられた混合器制御部１３２は、第１位相感知器１３１から入力された前記位相感知信号に応じて加重値Ｋを決定し、加重値Ｋを第１位相混合器１３３及び第２位相混合器１３４に出力する役割をする。ここで、加重値Ｋは、複数ビットにより表された加重信号を含んでいる。
【００２４】
一方、デューティエラー調整部１３０内に設けられた第１位相混合器１３３は、混合器制御部１３２から加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に１から加重値Ｋを引いた値を用いて重み付けをするとともに第２クロック信号ｉｎｔｃｌｋ２に加重値Ｋを用いて重み付けをして、デューティを調整した第１混合クロック信号ｉｎｔ−ｃｌｋを生成し、第１混合クロック信号ｉｎｔ−ｃｌｋを第１遅延モデル部１４０に出力する役割をする。
【００２５】
また、デューティエラー調整部１３０に設けられた第２位相混合器１３４は、混合器制御部１３２から加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に加重値Ｋを用いて重み付けするとともに第２クロック信号ｉｎｔｃｌｋ２に１から加重値Ｋを引いた値を用いて重み付けをして、デューティを調整した第２混合クロック信号ｉｎｔｃｌｋ２’を生成し、第２混合クロック信号ｉｎｔｃｌｋ２’を第２遅延モデル部１６０に出力する役割をする。
【００２６】
一方、遅延モデル部１４０は、デューティエラー調整部１３０からデューティが調節された前記混合クロック信号ｉｎｔ＿ｃｌｋを入力される。混合クロック信号ｉｎｔ＿ｃｌｋは、デューティエラー調整部１３０からこの発明を備えているメモリ装置の回路にも出力される。前記第１混合クロック信号ｉｎｔ−ｃｌｋはメモリ装置の構成要素を通過してデータ入／出力ピン（ＤＱ ＰＩＮ）まで伝達され、それら構成要素によって遅延値を有するようになる。第１遅延モデル部１４０は、そのような遅延値を予測する。予測された遅延値に応じて第１混合クロック信号ｉｎｔ−ｃｌｋは補償されることによって、第１補償クロック信号ｉｃｌｋ１が生成され、第１直接位相感知器１５０に出力する役割をする。
【００２７】
また、第１直接位相感知器１５０は、前記外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、第１遅延モデル部１４０から入力された前記補償クロック信号ｉｃｌｋ１と比較して、第１比較信号を生成し、前記第１比較信号を遅延ライン部１２０に出力する役割をする。
【００２８】
一方、第２遅延モデル部１６０は、デューティエラー調整部１３０からデューティが調節された前記第２混合クロック信号ｉｎｔｃｌｋ２’を入力される。第２混合クロック信号ｉｎｔｃｌｋ２’は、デューティエラー調整部におけるこの発明を備えているメモリ装置の回路にも出力される。第２混合クロック信号ｉｎｔｃｌｋ２’は、メモリ装置の構成要素を通過してデータ入出力ピン（ＤＱ ｐｉｎ）まで伝達され、それら構成要素によって、遅延値を有するようになる。第２遅延モデル部１６０は、このような遅延値を予測する。予測された遅延値に応じて、第２混合クロック信号ｉｎｔｃｌｋ２’が補償されて、第２補償クロック信号ｉｃｌｋ２が生成され、第２直接位相感知器１７０に出力する役割をする。
【００２９】
また、第２直接位相感知器１７０は、前記外部クロック信号ｅｘｔ−ｃｌｋを入力されて、それを第２遅延モデル部１６０から入力された第２補償クロック信号ｉｃｌｋ２と比較して、第２比較信号を生成し、その第２比較信号を遅延ライン部１２０に出力する役割をする。
【００３０】
図２に示すように、第１位相混合器１３３’の第１クロック信号ｉｎｔｃｌｋ１の入力端子と第２クロック信号ｉｎｔｃｌｋ２の入力端子とを、図１の場合に対して入れ替えて、それぞれのクロック信号に対して第１混合器１３３’と第２混合器１３４’とで同一の加重値を適用しても、図１に示す装置から得られるのと同様な結果が得られる。
【００３１】
図３は、この発明の一実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置の動作を示す動作タイミング波形図であり、以下これを参照しながらこの発明のデューティサイクル修正が可能なデジタルＤＬＬ装置の動作を説明する。
【００３２】
まず、外部クロック信号ｅｘｔ＿ｃｌｋがバッファ１１０を介して入力されると、遅延ライン部１２０によって２とおりの遅延を与えられて、第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２が生成されるが、第２クロック信号ｉｎｔｃｌｋ２の方は第１クロック信号ｉｎｔｃｌｋ１に対して極性が反転された波形を呈する信号であって、これら第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２は、それぞれクロック入力信号の１周期の前半のデューティと後半のデューティを表し、互に立上がりエッジの位相は同じであるが、デューティの歪み（ｄｕｔｙ ｄｉｓｔｏｒｔｉｏｎ）により互に異なる立下りエッジの位相を有することがあり得る。そのため、第１位相感知器１３１によって、第１クロック信号ｉｎｔｃｌｋ１と第２クロック信号ｉｎｔｃｌｋ２の中でいずれの立下りエッジが先行しているかが判別され、それによって、混合器制御部１３２は、加重値Ｋを調節する。すなわち、第１クロック信号ｉｎｔｃｌｋ１と第２クロック信号ｉｎｔｃｌｋ２との立下りエッジの中間位相点を求めるため、加重値Ｋを調節するが、図３に示すように、第２クロック信号ｉｎｔｃｌｋ２の立下りエッジが第１クロック信号ｉｎｔｃｌｋ１の立下りエッジより先行している場合には、先行している第２クロック信号ｉｎｔｃｌｋ２により大きい加重値を与えるのが普通であり、その値は、普通０．５より少し大きい値であって、正確な値はシミュレーションを通して求められる。
【００３３】
最初は、加重値Ｋが０に設定されているが、第１補償クロック信号ｉｃｌｋ１及び第２補償クロック信号ｉｃｌｋ２が外部クロック信号ｅｘｔ−ｃｌｋの立上りエッジとその位相が一致する瞬間から加重値Ｋを少しずつ増加させて行き、そのように加重値Ｋが増加される都度、図３に示すように、第１位相混合器１３３の出力である第１混合クロック信号ｉｎｔ−ｃｌｋはその立下りエッジが少しずつ前にシフトされ（図３の４段目の波形を参照）、第２位相混合器１３４の出力である第２混合クロック信号ｉｎｔｃｌｋ２’は、その立下りエッジが少しずつ後にシフトされ（図３の５段目の波形を参照）るようになる。一方、装置内部で用いる内部クロック信号は、第１混合クロック信号ｉｎｔ−ｃｌｋであり、第２位相混合器１３４の出力の第２混合クロック信号ｉｎｔｃｌｋ２’の方は、単に第２クロック信号ｉｎｔｃｌｋ２を生成するためのものである。
【００３４】
上述したように、両位相の中間となる位相を位相混合器１３３、１３４が作るためには、先んじている位相に対して加重値を０．５より大きい値とすべきであると述べたが、もし、図３のように第２クロック信号ｉｎｔｃｌｋ２の立下りエッジが第１クロック信号ｉｎｔｃｌｋ１の立上りエッジより先んじている場合には、第１位相混合器１３３の加重値Ｋを０．６とし、第２位相混合器１３４の加重値Ｋを０．４と設定できる。この場合、第１位相混合器１３３では、第２クロック信号ｉｎｔｃｌｋ２の入力に対しては０．６の加重値を用いて重み付けをし、第１クロック信号ｉｎｔｃｌｋ１に対しては０．４（＝１−０．６）の加重値を用いて重み付けをするようになる。もちろん、第２位相混合器１３４では、逆に第１クロック信号ｉｎｔｃｌｋ１の入力に対しては０．４の加重値を用いて重み付けをし、第２クロック信号ｉｎｔｃｌｋ２に対しては０．６（＝１−０．４）の値を用いて重み付けをする。ここで、両信号の立上りエッジは、同じ位相を有しているので、同じ一定の位相が続いて維持されるが、両立上りエッジも互に混合されるため、一つの遅延ラインが有しているジッタの量に比して、全体のジッタの量を半分に低減できる効果がある。
【００３５】
図４は、この発明の他の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図であり、この実施例のデューティサイクル修正が可能なデジタルＤＬＬ装置は、バッファ３１０、遅延ライン部３２０、デューティエラー調整部３３０、第１遅延モデル部３４０、第１直接位相感知器３５０、第２遅延モデル部３６０及び第２直接位相感知器３７０を含んで構成されている。
【００３６】
バッファ３１０は、外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、それをバッファリングしてクロック入力信号を生成し、そのクロック入力信号を遅延ライン部３２０に出力する役割をする。また、遅延ライン部３２０は、バッファ３１０から前記クロック入力信号を入力され、第１直接位相感知器３５０からの第１比較信号及び第２直接位相感知器３７０からの第２比較信号を入力されて、前記クロック入力信号を所定の時間だけ遅延させた後、デューティエラー調整部３３０に出力する役割をする。ここで、遅延ライン部３２０は、第３制御手段３２１、第１シフトレジスタ３２２、第３遅延ライン３２３、第４制御手段３２４、第２シフトレジスタ３２５及び第４遅延ライン３２６を含む。
【００３７】
遅延ライン部３２０内に設けられた第３制御手段３２１は、第１直接位相感知器３５０からの第１比較信号に応じて遅延量を調節する第１シフト信号を生成し、その第１シフト信号を第１シフトレジスタ３２２に出力する役割をする。次に、遅延ライン部３２０内に設けられた第１シフトレジスタ３２２は、第３制御手段３２１からの第１シフト信号を入力されて、出力信号を左右に移動して遅延量を制御する第３制御信号を生成し、その第３制御信号を第３遅延ライン３２３に出力する役割をする。次いで、遅延ライン部３２０内に設けられた第３遅延ライン３２３は、第１シフトレジスタ３２２から第３制御信号を入力されるとともにバッファ３１０から前記クロック入力信号を入力され、前記第３制御信号に応じて前記クロック入力信号を所定時間だけ遅延させて第１クロック信号ｉｎｔｃｌｋ１を生成し、その第１クロック信号ｉｎｔｃｌｋ１をデューティエラー調整部３３０に出力する役割をする。つまり、第３遅延ライン３２３内には、複数個のユニット遅延セルが順次に連結された装置を備えているが、第１シフトレジスタ３２２から出力された第３制御信号に応じて、前記クロック入力信号を所望の個数のユニット遅延セルを経るようにすることによって、遅延量を調整する。
【００３８】
他方、遅延ライン部３２０内に設けられた第４制御手段３２４は、第２直接位相感知器３７０からの第２比較信号に応じて遅延量を調節する第２シフト信号を生成し、その第２シフト信号を第２シフトレジスタ３２５に出力する役割をする。また、遅延ライン部３２０内に設けられた第２シフトレジスタ３２５は、第４制御手段３２４の前記第２シフト信号を入力されて、出力信号を左右に移動して遅延量を制御する第４制御信号を生成し、その第４制御信号を第４遅延ライン３２６に出力する役割をする。次いで、遅延ライン部３２０内に設けられた第４遅延ライン３２６は、第２シフトレジスタ３２５から前記第４制御信号を入力されるとともにバッファ３１０から前記クロック入力信号を入力され、第４制御信号に応じて前記クロック入力信号を所定時間だけ遅延させた後、反転して第２クロック信号ｉｎｔｃｌｋ２を生成し、その第２クロック信号ｉｎｔｃｌｋ２をデューティエラー調整部３３０に出力する役割をする。つまり、第４遅延ライン３２６内には、複数個のユニット遅延セルが順次に連結された装置を備えているが、第２シフトレジスタ３２５から出力された第４制御信号に応じて、前記クロック入力信号を所望の個数のユニット遅延セルを経るようにすることによって、遅延量を調整する。
【００３９】
次に、デューティエラー調整部３３０は、遅延ライン部３２０から第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２を入力されて、第１クロック信号ｉｎｔｃｌｋ１の立下りエッジと第２クロック信号ｉｎｔｃｌｋ２の立下りエッジとの中間に各々のエッジを移動させて、第１混合クロック信号ｉｎｔ＿ｃｌｋ及び第２混合クロック信号ｉｎｔｃｌｋ２’を生成し、第１混合クロック信号ｉｎｔ＿ｃｌｋを外部及び第１遅延モデル部３４０に出力し、第２混合クロック信号ｉｎｔｃｌｋ２’を遅延モデル部３６０に出力する役割をする。ここで、デューティエラー調整部３３０は、第１位相感知器３３１、混合器制御部３３２、第１位相混合器３３３及び第２位相混合器３３４を含んでいる。
【００４０】
デューティエラー調整部３３０内に設けられた第１位相感知器３３１は、遅延ライン部３２０から第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２の各反転された波形信号を入力され、第１クロック信号ｉｎｔｃｌｋ１と第２クロック信号ｉｎｔｃｌｋ２の中でいずれの立下りエッジが先行しているかを示す位相感知信号を生成し、その位相感知信号を混合器制御部３３２に出力する役割をする。また、デューティエラー調整部３３０内に設けられた混合器制御部３３２は、第１位相感知器３３１から入力された前記位相感知信号に応じて、加重値Ｋを決定し、その加重値Ｋを第１位相混合器３３３及び第２位相混合器３３４に出力する役割をする。
【００４１】
さらに、デューティエラー調整部３３０内に設けられた第１位相混合器３３３は、混合器制御部３３２から加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に１から加重値Ｋを引いた値を用いて重み付けをするとともに第２クロック信号ｉｎｔｃｌｋ２に加重値Ｋを用いて重み付けをして、デューティを調整した第１混合クロック信号ｉｎｔ＿ｃｌｋを生成し、その第１混合クロック信号ｉｎｔ＿ｃｌｋを第１遅延モデル部３４０に出力する役割をする。さらに、デューティエラー調整部３３０内に設けられた第２位相混合器３３４は、混合器制御部３３２から加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に加重値Ｋを用いて重み付けをするとともに第２クロック信号ｉｎｔｃｌｋ２に１から加重値Ｋを引いた値を用いて重み付けをして、デューティを調整した第２混合クロック信号ｉｎｔｃｌｋ２’を第２遅延モデル部３６０に出力する役割をする。
【００４２】
他方、第１遅延モデル部３４０は、デューティエラー調整部３３０からデューティが調節された第１混合クロック信号ｉｎｔ＿ｃｌｋを入力される。その第１混合クロック信号ｉｎｔ＿ｃｌｋは、デューティエラー調整部３３０からこの発明を備えているメモリ装置の回路にも出力される。第１混合クロック信号ｉｎｔ＿ｃｌｋは、メモリ装置の諸構成要素を通過してデータ入出力ピン（ＤＱ ｐｉｎ）まで伝達され、それら構成要素によって、遅延値を有するようになる。第１遅延モデル部３４０はそのような遅延値を予測する。予測された遅延値に応じて第１混合クロック信号ｉｎｔ−ｃｌｋが補償されて、第１補償クロック信号ｉｃｌｋが生成され、第１直接位相感知器３５０に出力する役割をする。また、第１直接位相感知器３５０は、外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、第１遅延モデル部３４０から入力された補償クロック信号ｉｃｌｋと比較して第１比較信号を生成し、その第１比較信号を遅延ライン部３２０に出力する役割をする。
【００４３】
一方、第２遅延モデル部３６０は、デューティエラー調整部３３０からデューティが調整された第２混合クロック信号ｉｎｔｃｌｋ２’を入力される。その第２混合クロック信号ｉｎｔｃｌｋ２’は、デューティエラー調整部３３０からこの発明を備えているメモリ装置の回路にも出力される。第２混合クロック信号ｉｎｔｃｌｋ２’は、メモリ装置の諸構成要素を通過してデータ入出力ピン（ＤＱ ｐｉｎ）まで伝達され、それら構成要素によって遅延値を有するようになる。第２遅延モデル部３６０は、そのような遅延値を予測する。予測された遅延値に応じて第２混合クロック信号ｉｎｔｃｌｋ２’が補償されて第２補償クロック信号ｉｃｌｋ２が生成されて、第２直接位相感知器３７０に出力する役割をする。そして、第２直接位相感知器３７０は、外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、第２遅延モデル部３６０から入力された第２補償クロック信号ｉｃｌｋ２と比較して第２比較信号を生成し、その第２比較信号を遅延ライン部３２０に出力する役割をする。
【００４４】
図５は、この発明の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置内に設けられた遅延ライン３２３、３２６の内部構成を示すブロック図であり、この遅延ライン３２３、３２６は、粗遅延ライン（ｃｏａｒｓｅ ｄｅｌａｙ ｌｉｎｅ）４０１及び第３位相混合器４０２を含んでいる。
【００４５】
この遅延ライン３２３、３２６内に設けられた粗遅延ライン４０１は、順次に連結された複数のユニット遅延セルが二つのラインを形成している。前記クロック入力信号は、二つのラインの複数のユニット遅延セルに分けられて入力され、アクティベートされたユニット遅延セルの個数に応じた遅延時間を有する第１混合器入力信号と第２混合器入力信号とを生成し、それら第１混合器入力信号と第２混合器入力信号は、第３位相混合器４０２に出力される。この遅延ライン３２３、３２６内に設けられた第１位相混合器４０２は、粗遅延ライン４０１から前記第１及び第２混合器入力信号を入力されて、遅延時間をさらに細かくチューニングする役割をする。この場合、チューニング遂行は、制御手段３２１、３２４の制御信号に応じて実行される。
【００４６】
図６は、この発明のさらに他の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図であり、この実施例のデューティサイクル修正が可能なデジタルＤＬＬ装置は、バッファ５１０、遅延ライン部５２０、デューティエラー調整部５３０、第１遅延モデル部５４０、第１直接位相感知器５５０、第２遅延モデル部５６０及び第２直接位相感知器５７０を含んで構成されている。
【００４７】
バッファ５１０は、外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、それをバッファリングしてクロック入力信号を生成し、そのクロック入力信号を遅延ライン部５２０に出力する役割をする。
【００４８】
遅延ライン部５２０は、バッファ５１０から前記クロック入力信号を入力され、第１直接位相感知器５５０からの第１比較信号及び第２直接位相感知器５６０からの第２比較信号を入力されて、前記クロック入力信号を所定の時間だけ遅延させた後、デューティエラー調整部５３０に出力する役割をする。ここで、遅延ライン部５２０は、複数個の遅延セル５２１、第５制御手段５２２、第１遅延信号生成手段５２３、第６制御手段５２４及び第２遅延信号生成手段５２５を含む。
【００４９】
遅延ライン部５２０内に設けられた複数の遅延セル５２１は、バッファ５１０から前記クロック入力信号を入力される。そのクロック入力信号は、複数の遅延セル５２１を通過しながら、遅延セル一つの遅延量の差を有する複数の多重位相信号が生成される。このような複数の多重位相信号は、第１遅延信号生成手段５２３及び第２遅延信号生成手段５２５に向けて出力される。
【００５０】
遅延ライン部５２０内に設けられた第５制御手段５２２は、第１直接位相感知器５５０の第１比較信号に応じて遅延量を調節する第５制御信号を生成し、その第５制御信号を第１遅延信号生成手段５２３に出力する役割をする。
【００５１】
また、遅延ライン部５２０内に設けられた第１信号生成手段５２３は、第５制御手段５２２から前記第５制御信号を入力され、複数個の遅延セル５２１から前記複数の多重位相信号を入力され、前記第５制御信号に応じて前記多重位相信号の中で隣接する二つの信号を選択し、その二つの信号をチューニングして第１クロック信号ｉｎｔｃｌｋ１を生成し、その第１クロック信号ｉｎｔｃｌｋ１をデューティエラー調整部５３０に出力する役割をする。
【００５２】
一方、前記遅延ライン部５２０内に設けられた第６制御手段５２４は、第２直接位相感知器５７０の第２比較信号に応じて遅延量を調節する第６制御信号を生成し、その第６制御信号を第２遅延信号生成手段５２５に出力する役割をする。
【００５３】
また、遅延ライン部５２０内に設けられた第２信号生成手段５２５は、第６制御手段５２４から前記第６制御信号を入力され、複数個の遅延セル５２１から前記複数の多重位相信号を入力され、前記第６制御信号に応じて前記多重位相信号の中で二つの信号を選択し、それら二つの信号をチューニングし反転することによって、第２クロック信号ｉｎｔｃｌｋ２を生成し、その記第２クロック信号ｉｎｔｃｌｋ２をデューティエラー調整部５３０に出力する役割をする。
【００５４】
次に、デューティエラー調整部５３０は、遅延ライン部５２０から第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２を入力されて、第１クロック信号ｉｎｔｃｌｋ１の立下りエッジと第２クロック信号ｉｎｔｃｌｋ２の立下りエッジとの間に各々のエッジを移動させて第１混合クロック信号ｉｎｔ＿ｃｌｋ及び第２混合クロック信号ｉｎｔｃｌｋ２’を生成し、第１混合クロック信号ｉｎｔ＿ｃｌｋを外部及び第１遅延モデル部５４０に出力し、第２混合クロック信号ｉｎｔｃｌｋ２’を遅延モデル部５６０に出力する役割をする。ここで、デューティエラー調整部５３０は、第１位相感知器５３１、混合器制御部５３２、第１位相混合器５３３及び第２位相混合器５３４を含む。
【００５５】
デューティエラー調整部５３０内に設けられた第１位相感知器５３１には、遅延ライン部５２０から第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２が各反転されて入力され、第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２の中でいずれの立下りエッジが先んじているかを示す位相感知信号を生成し、その位相感知信号を混合器制御部５３２に出力する役割をする。
【００５６】
また、デューティエラー調整部５３０内に設けられた混合器制御部５３２は、第１位相感知器５３１から入力された前記位相感知信号に応じて加重値Ｋを決定し、その加重値Ｋを第１位相混合器５３３及び第２位相混合器５３４に出力する役割をする。
【００５７】
そして、デューティエラー調整部５３０内に設けられた第１位相混合器５３３は、混合器制御部５３２から加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に１から加重値Ｋを引いた値を用いて重み付けするとともに第２クロック信号ｉｎｔｃｌｋ２に加重値Ｋを用いて重み付けして、デューティを調整した第１混合クロック信号ｉｎｔ＿ｃｌｋを生成し、その第１混合クロック信号ｉｎｔ＿ｃｌｋを第１遅延モデル部５４０に出力する役割をする。他方、デューティエラー調整部５３０内に設けられた第２位相混合器５３４は、混合器制御部５３２から加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に加重値Ｋを用いて重み付けするとともに第２クロック信号ｉｎｔｃｌｋ２に１から加重値Ｋを引いた値を用いて重み付けして、デューティを調整した第２混合クロック信号ｉｎｔｃｌｋ２’を生成し、その第２混合クロック信号ｉｎｔｃｌｋ２’を第２遅延モデル部５６０に出力する役割をする。
【００５８】
一方、遅延モデル部５４０は、デューティエラー調整部５３０からデューティが調節された第１混合クロック信号ｉｎｔ＿ｃｌｋを入力される。その第１混合クロック信号ｉｎｔ＿ｃｌｋは、デューティエラー調整部５３０からこの発明を備えているメモリ装置の回路にも出力される。第１混合クロック信号ｉｎｔ＿ｃｌｋは、メモリ装置の諸構成要素を通過してデータ入出力ピン（ＤＱ ｐｉｎ）まで伝達され、それらの構成要素によって遅延値を有するようになる。第１遅延モデル部５４０は、そのような遅延値を予測する。予測された遅延値に応じて第１混合クロック信号ｉｎｔ＿ｃｌｋが補償されて、第１補償クロック信号ｉｃｌｋが生成され、第１直接位相感知器５５０に出力する役割をする。次いで、第１直接位相感知器５５０は、外部クロック信号ｅｘｔ＿ｃｌｋを入力されて第１遅延モデル部５４０から入力された第１補償クロック信号ｉｃｌｋと比較して、第１比較信号を生成し、その第１比較信号を遅延ライン部５２０に出力する役割をする。
【００５９】
一方、第２遅延モデル部５６０は、デューティエラー調整部５３０からデューティが調節された第２混合クロック信号ｉｎｔｃｌｋ２’を入力される。その第２混合クロック信号ｉｎｔｃｌｋ２’は、メモリ装置の諸構成要素を通過してデータ入出力ピン（ＤＱ ｐｉｎ）まで伝達され、それらの構成要素によって遅延値を有するようになる。第２遅延モデル部５６０は、そのような遅延値を予測する。予測された遅延値に応じて、第２混合クロック信号ｉｎｔｃｌｋ２’が補償されて、第２補償クロック信号ｉｃｌｋ２が生成され、それを第２直接位相感知器５７０に出力する役割をする。次いで、第２直接位相感知器５７０は、外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、第２遅延モデル部５６０から入力された第２補償クロック信号ｉｃｌｋ２と比較して第２比較信号を生成し、その第２比較信号を遅延ライン部５２０に出力する役割をする。
【００６０】
図７は、図６の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置内に設けられた信号生成手段５２３、５２４の内部構成の例を示すブロック図であり、この信号生成手段５２３、５２４は、マルチプレクサ（ＭＵＸ）６０１及び第４位相混合器６０２を含む。信号生成手段５２３、５２４内に設けられたマルチプレクサ６０１は、制御手段５２２、５２４から入力された制御信号により、複数の遅延セル５２１から入力された前記複数個（Ｎ個）の多重位相信号の中で、一個のユニット遅延セルによる遅延時間の差を有する隣接した二つの信号を選択し、選択した二つの信号を第４位相混合器６０２に出力する役割をする。また、信号生成手段５２３、５２４内に設けられた第４位相混合器６０２は、マルチプレクサ６０１から入力された二つの信号を入力されて、位相混合過程を介してそれら二つの信号の遅延時間を細かくチューニングして、所望の中間の位相を有する一つの信号を生成した後、その生成した一つの信号をデューティエラー調整部５３０に出力する役割をする。
【００６１】
図８は、この発明のさらに他の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図であり、この実施例のデューティサイクル修正が可能なデジタルＤＬＬ装置は、バッファ７１０、遅延ライン部７２０、デューティエラー調整部７３０、第１遅延モデル部７４０、第１直接位相感知器７５０、第２遅延モデル部７６０及び第２直接位相感知器７７０を含んで構成されといる。
【００６２】
バッファ７１０は、外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、それをバッファリングしてクロック入力信号を生成し、生成したクロック入力信号を遅延ライン部７２０に出力する役割をする。
【００６３】
遅延ライン部７２０は、バッファ７１０から前記クロック入力信号を入力される一方、第１直接位相感知器７５０からの第１比較信号及び第２位相感知器７７０からの第２比較信号を入力されて、前記クロック入力信号を所定の時間だけ遅延させた後、デューティエラー調整部７３０に出力する役割をする。ここで、遅延ライン部７２０は、第１制御手段７２１、第１遅延ライン７２２、第２制御手段７２３及び第２遅延ライン７２４を含む。
【００６４】
遅延ライン部７２０内に設けられた前記第１制御手段７２１は、前記第１直接位相感知器７５０からの第１比較信号に応じて遅延量を調節する第１制御信号を生成して、その第１制御信号を第１遅延ライン７２２に出力する役割をする。また、遅延ライン部７２０内に設けられた第１遅延ライン７２２は、第１制御手段７２１から第１制御信号を入力され、バッファ７１０から入力された前記クロック入力信号をその第１制御信号に応じて所定時間だけ遅延させて第１クロック信号ｉｎｔｃｌｋ１を生成し、その第１クロック信号ｉｎｔｃｌｋ１をデューティエラー調整部７３０に出力する役割をする。
【００６５】
一方、遅延ライン部７２０内に設けられた前記第２制御手段７２３は、前記第２直接位相感知器７７０からの第２比較信号に応じて遅延量を調節する第２制御信号を生成して、その第２制御信号を第２遅延ライン７２４に出力する役割をする。また、遅延ライン部７２０内に設けられた第２遅延ライン７２４は、第２制御手段７２３から第２制御信号を入力され、バッファ７１０から入力された前記クロック入力信号をその第２制御信号に応じて所定時間だけ遅延させて第２クロック信号ｉｎｔｃｌｋ２を生成し、その第２クロック信号ｉｎｔｃｌｋ２をデューティエラー調整部７３０に出力する役割をする。
【００６６】
次に、デューティエラー調整部７３０は、遅延ライン部７２０から前記第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２を入力されて、第１クロック信号ｉｎｔｃｌｋ１の立下りエッジと第２クロック信号ｉｎｔｃｌｋ２の立下りエッジとの間に各々の立下りエッジを移動させて、第１混合クロック信号ｉｎｔ＿ｃｌｋ及び第２混合クロック信号ｉｎｔｃｌｋ２’を生成し、第１混合クロック信号ｉｎｔ＿ｃｌｋを外部及び第１遅延モデル部７４０に出力し、第２混合クロック信号ｉｎｔｃｌｋ２’を第２遅延モデル部７６０に出力する役割をする。そのため、デューティエラー調整部７３０は、第１位相混合器７３１、第２位相混合器７３２、第２位相感知器７３３及び混合器制御部７３４を含んでなる。
【００６７】
デューティエラー調整部７３０内に設けられた第１位相混合器７３１は、加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に１から加重値Ｋを引いた値を用いて重み付けするとともに第２クロック信号ｉｎｔｃｌｋ２に加重値Ｋを用いて重み付けして、デューティを調整した第１混合クロック信号ｉｎｔ＿ｃｌｋを生成し、その第１混合クロック信号ｉｎｔ＿ｃｌｋを外部及び第１遅延モデル部７４０に出力する役割をする。また、デューティエラー調整部７３０内に設けられた第２位相混合器７３２は、加重値Ｋを入力されて、第１クロック信号ｉｎｔｃｌｋ１に加重値Ｋを用いて重み付けするとともに第２クロック信号ｉｎｔｃｌｋ２に１から加重値Ｋを引いた値を用いて重み付けして、デューティを調整した第２混合クロック信号ｉｎｔｃｌｋ２’を生成し、その第２混合クロック信号ｉｎｔｃｌｋ２’を第２遅延モデル部７６０に出力する役割をする。
【００６８】
さらに、デューティエラー調整部７３０内に設けられた第２位相感知器７３３は、第１位相混合器７３１からの第１混合クロック信号ｉｎｔ＿ｃｌｋ及び第２位相混合器７３２からの第２混合クロック信号ｉｎｔｃｌｋ２’のそれぞれを反転して入力され、第１混合クロック信号ｉｎｔ＿ｃｌｋと第２混合クロック信号ｉｎｔｃｌｋ２’の中でどちらの信号の立下りエッジが先行しているかを示す位相感知信号を生成し、その位相感知信号を混合器制御部７３４に出力する役割をする。ここに、混合器制御部７３４は、感知信号を入力されて、両者の立下りエッジが相互に一致するまで加重値Ｋを続いて調整する。また、デューティエラー調整部７３０内に設けられた混合器制御部７３４は、第１位相感知器７３３から入力された位相感知信号に応じて加重値Ｋを決定し、その加重値Ｋを第１位相混合器７３１及び第２位相混合器７３２に出力する役割をする。
【００６９】
次に、第１遅延モデル部７４０は、デューティエラー調整部７３０からデューティが調節された第１混合クロック信号ｉｎｔ＿ｃｌｋを入力される。その第１混合クロック信号ｉｎｔ＿ｃｌｋは、デューティ調整部７３０からこの発明のデジタルＤＬＬ装置を備えているメモリ装置の回路にも出力される。第１混合クロック信号ｉｎｔ＿ｃｌｋは、メモリ装置の諸構成要素を通過してデータ入出力ピン（ＤＱ ｐｉｎ）まで伝達され、それらの構成要素によって遅延値を有するようになる。第１遅延モデル部７４０は、このような遅延値を予測する。予測された遅延値に応じて第１混合クロック信号ｉｎｔ＿ｃｌｋは補償されて、第１補償クロック信号ｉｃｌｋ１が生成され、第１直接位相感知器７５０に出力される。
【００７０】
また、第１直接位相感知器７５０は、前述の外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、第１遅延モデル部７４０から入力された第１補償クロック信号ｉｃｌｋ１と比較して第１比較信号を生成し、その第１比較信号を遅延ライン部７２０に出力する役割をする。
【００７１】
他方、第２遅延モデル部７６０は、デューティエラー調整部７３０からデューティが調節された第２混合クロック信号ｉｎｔｃｌｋ２’を入力される。その第２混合クロック信号ｉｎｔｃｌｋ２’は、デューティ調整部７３０からこの発明のデジタルＤＬＬ装置を備えているメモリ装置の回路にも出力される。第２混合クロック信号ｉｎｔｃｌｋ２’は、メモリ装置の諸構成要素を通過してデータ入出力ピン（ＤＱ ｐｉｎ）まで伝達され、それらの構成要素によって遅延値を有するようになる。第２遅延モデル部７６０は、このような遅延値を予測する。予測された遅延値に応じて第２混合クロック信号ｉｎｔｃｌｋ２’は補償されて、第２補償クロック信号ｉｃｌｋ２が生成され、第２直接位相感知器７７０に出力される。
【００７２】
また、第２直接位相感知器７７０は、前述の外部クロック信号ｅｘｔ＿ｃｌｋを入力されて、第２遅延モデル部７６０から入力された第２補償クロック信号ｉｃｌｋ２と比較して第２比較信号を生成し、その第２比較信号を遅延ライン部７２０に出力する役割をする。
【００７３】
図９及び図１０は、この発明の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置内に設けられた位相混合器４０２、６０２を示すブロック図であり、図１１は、この発明の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置内に設けられた位相混合器４０２、６０２の動作の例を示す信号波形図である。以下に、このようなこの発明の位相混合器４０２、６０２について説明する。
【００７４】
第３位相混合器４０２，第４位相混合器６０２は、内部に第１混合セル群及び第２混合セル群を含み、２つの遅延されたクロック信号を、それぞれの混合セル群への入力信号として、図５の粗遅延ライン４０１及び図７のＭＵＸ６０１からそれぞれ入力される。図５において、第１内部クロック信号は粗遅延ライン４０１に入力され、二つのラインに分けられた遅延セルを通過するようになっている。二つのラインに分けられた遅延セルは、二つの遅延されたクロック信号を生成する。この二つの遅延されたクロック信号は、互いに異なる遅延量を有し、第３位相混合器４０２に入力される。第４位相混合器６０２の場合は、位相遅延クロック信号はＭＵＸ６０２に入力される。一つの遅延セルだけの遅延差を有する隣接した二つのクロック信号がＭＵＸ６０２により選択される。この二つのクロック信号は、第４位相混合器６０２に第１の混合器入力信号及び第２の混合器入力信号として入力される。
【００７５】
図９において、位相混合器４０２、６０２は、複数の第１混合セル８０１と複数の第２混合器セル８０２を有している。位相混合器４０２、６０２内に設けられたこれら複数個（例えば、１０個）の第１混合セル８０１の各々は、前記制御手段３２１、３２４（図４）、５２２、５２４（図６）から複数の混合制御信号の中で順次対応する一つの信号を一つの端子ｓに入力され、他の端子ＩＮには遅延時間の異なる前記選択された二つの信号の中で一つの信号Ｘ１（例えば、位相が先行している方の信号）を入力され、前記混合制御信号が第１論理レベル（ｌｏｗ）である場合には、Ｈｉｇｈ−Ｚ信号を出力し、前記混合制御信号が第２論理レベル（ｈｉｇｈ）である場合には、前記遅延時間が異なる二つの信号の中の一つの信号Ｘ１を反転して出力する役割をする。ここで、第１混合セル８０１は、図１０に示すように、電源／接地間に順次ソース／ドレイン路を直列に接続した第１ＰＭＯＳトランジスタＰ１、第２ＰＭＯＳトランジスタＰ２、第２ＮＭＯＳトランジスタＮ２及び第１ＮＭＯＳトランジスタＮ１を含む。
【００７６】
第１混合セル８０１内に設けられた第１ＰＭＯＳトランジスタＰ１は、ソース端子は電源電圧に接続され、ゲート端子に前記遅延時間が異なる二つの信号の中で一つの信号Ｘ１を入力される。また、前記第１混合セル８０１内に設けられた第２ＰＭＯＳトランジスタＰ２は、ソース端子が第１ＰＭＯＳトランジスタＰ１のドレイン端子に接続され、ゲート端子に一つの混合制御信号の反転された値ｓｂを入力され、ドレイン端子は出力端子ＯＵＴに接続される。一方、第１混合セル８０１内に設けられた第１ＮＭＯＳトランジスタＮ１は、ソース端子が接地され、ゲート端子に遅延時間が異なる二つの信号の中で一つの信号Ｘ１を入力される。また、第１混合セル８０１内に設けられた第２ＮＭＯＳトランジスタＮ２は、ソース端子が第１ＮＭＯＳトランジスタＮ１のドレイン端子に接続され、ゲート端子に一つの混合制御信号ｓを入力され、ドレイン端子は出力端子ＯＵＴに接続される。
【００７７】
また、位相混合器４０２、６０２内に設けられた複数個の第２混合セル８０２の各々は、前記制御手段３２１、３２４（図４）、５２２、５２４（図６）から複数個の混合制御信号の中で順次対応する一つの信号を一つの端子ｓに入力され、他の端子ＩＮには遅延時間の異なる前記選択された二つの信号の中で他の信号Ｘ２（例えば、位相が先行していない方の信号）を入力され、前記混合制御信号が第１論理レベル（ｌｏｗ）である場合には、Ｈｉｇｈ−Ｚ信号を出力し、ｅ前記混合制御信号が第２論理レベル（ｈｉｇｈ）である場合には、前記遅延時間が異なる二つの信号の中で他の信号Ｘ２を反転して出力する役割をする。ここで、第２混合セル８０２は、前記第１混合セル８０１と同様に、図１０に示すように、電源／接地間に順次ソース／ドレイン路を直列に接続した第１ＰＭＯＳトランジスタＰ１、第２ＰＭＯＳトランジスタＰ２、第２ＮＭＯＳトランジスタＮ２及び第１ＮＭＯＳトランジスタＮ１を含む。
【００７８】
第２混合セル８０２内に設けられた第１ＰＭＯＳトランジスタＰ１は、ソース端子は電源電圧に連結され、ゲート端子に前記遅延時間が異なる二つの信号の中で他の信号Ｘ２を入力される。また、前記第２混合セル８０２内に設けられた第２ＰＭＯＳトランジスタＰ２は、ソース端子が第１ＰＭＯＳトランジスタＰ１のドレイン端子に接続され、ゲート端子に一つの混合制御信号の反転された値ｓｂを入力され、ドレイン端子は出力端子ＯＵＴに接続される。一方、第２混合セル８０２内に設けられた第１ＮＭＯＳトランジスタＮ１は、ソース端子が接地され、ゲート端子に遅延時間が異なる二つの信号の中で他の信号Ｘ２を入力される。また、第２混合セル８０２内に設けられた第２ＮＭＯＳトランジスタＮ２は、ソース端子が第１ＮＭＯＳトランジスタＮ１のドレイン端子に連結され、ゲート端子に一つの混合制御信号ｓを入力され、ドレイン端子は出力端子ＯＵＴに接続される。
【００７９】
さらに位相混合器４０２、６０２内に設けられたインバータ８０３は、第１混合セル８０１及び第２混合セル８０２が出力した複数個の信号を反転して出力する役割をする。
【００８０】
ここで、図９に示す位相混合器の実施例における位相混合動作を説明する。各混合セル８０１，８０２の個数が例えばそれぞれ１０個であるとすると、前記加重値Ｋが例えば「０．６」である場合、制御手段から各端子ｓに供給される制御信号に応じて、１０個の第１混合セル８０１の内の６個がオンになり、１０個の第２混合セル８０２の内の４個がオンになることによって、端子Ｘ１に入力された信号に「０．６」の重み付けをし、端子Ｘ２に入力された信号に「０．４」の重み付けをする。これにより、信号Ｘ１とＸ２の位相の中間の位相で、信号Ｘ１の方により近い位相が生成される。
【００８１】
図１１は、この発明の実施例によるデューティサイクル修正が可能なデジタルＤＬＬ装置内に設けられた位相混合器の動作の例を示す信号波形図であり、上述の二つの入力信号Ｘ１及びＸ２が混合されて出力端子ＯＵＴに出力されるとき、制御信号に応じて二つの信号Ｘ１とＸ２の間の位相を有する信号Ｙが出力される様子を図解している。
【００８２】
図１２及び図１３は、この発明の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置におけるデューティサイクル修正方法を示す動作フロチャートであり、以下にこれについて説明する。
【００８３】
図１２は、図１、図４及び図６の回路構成における動作のフローの一部を示すもので、前もって外部クロック信号をそれぞれ所定時間量だけ遅延させて第１クロック信号及び第２クロック信号を形成するステップと、前記第１クロック信号及び第２クロック信号を位相混合して第１混合クロック信号及び第２混合クロック信号を形成するステップと、前記第１混合クロック信号及び第２混合クロック信号に対して利用回路における遅延をそれぞれ付加して第１補償クロック信号及び第２補償クロック信号を形成するステップが実行された後の動作を示し、図１２を参照すると、ステップＳ９０１において、第１直接位相感知器１５０、３５０、５５０及び第２直接位相感知器１７０、３７０、５７０によって、第１補償クロック信号ｉｃｌｋ１及び第２補償クロック信号ｉｃｌｋ２の立上りエッジが外部クロック信号ｅｘｔ＿ｃｌｋの立上りエッジと一致するか否かを感知して、それらが一致する場合には、次のステップＳ９０３に移行し、一致しない場合には、ステップＳ９０２において遅延ライン部１２０で遅延量を調整して、ステップＳ９０１に戻る。次いで、ステップＳ９０３に進むと、第１位相感知器１３１、３３１、５３１が、第１クロック信号ｉｎｔｃｌｋ１及び第２クロック信号ｉｎｔｃｌｋ２を入力されて、第１クロック信号ｉｎｔｃｌｋ１と第２クロック信号ｉｎｔｃｌｋ２の中で、いずれの信号の立下りエッジが先行しているかを感知して、ステップＳ９０４において、立下りエッジが先行している信号に０．５より大きい加重値Ｋを用いて重み付けし、立下りエッジが先行していない信号に０．５より小さい加重値１−Ｋを用いて重み付けする。
【００８４】
次に、図１３は、図８の回路構成における動作のフローを示すもので、前もって外部クロック信号をそれぞれ所定時間量だけ遅延させて第１クロック信号及び第２クロック信号を形成するステップと、前記第１クロック信号及び第２クロック信号を位相混合して第１混合クロック信号及び第２混合クロック信号を形成するステップと、前記第１混合クロック信号及び第２混合クロック信号に対して利用回路における遅延をそれぞれ付加して第１補償クロック信号及び第２補償クロック信号を形成するステップが実行された後の動作を示し、図１３を参照すると、ステップＳ９０１及びステップＳ９０２の部分における処理は、図１２の場合と同様であるが、ステップＳ９０１から「はい」で進んできたフローは、ステップＳ９０５において、第２位相感知器７３３により第１混合クロック信号ｉｎｔ＿ｃｌｋと第２混合クロック信号ｉｎｔｃｌｋ２’について、両信号の立下りエッジが一致するか否かを検査し、立下りエッジが一致する場合には、フローを終了し、立下りエッジが一致しない場合には、いずれの信号の立下りエッジが先行しているかを判定して、ステップＳ９０６に進み、ステップＳ９０６において、立下りエッジが先行している信号に０．５より大きい加重値Ｋを用いて重み付けし、立下りエッジが先行していない信号に０．５より小さい加重値１−Ｋを用いて重み付けした後、再びステップＳ９０５に戻り、立下りエッジが一致するか否かを検査する。以降、両信号の立下りエッジが一致するまで加重値Ｋを調整しながら繰り返し、両信号の立下りエッジが一致したところで、フローの終了に進む。
【００８５】
【発明の効果】
以上説明したように、この発明によれば、従来のデューティサイクル修正が困難であったデジタル型ＤＬＬ装置とは異なって、位相混合器を利用してデューティエラーを修正し、５０％のデューティサイクルを有する内部クロック信号を生成できる利点がある。
【００８６】
【付言】
なお、この発明は、上述の実施例に限定されるものではない。この発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【図１】この発明の一実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図である。
【図２】図１の実施例における一部変形部分を示すブロック図である。
【図３】この発明の一実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置の動作を示す動作タイミング波形図である。
【図４】この発明の他の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図である。
【図５】図４の実施例における一部ブロックの内部構成を示すブロック図である。
【図６】この発明のさらに他の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図である。
【図７】図６の実施例における一部ブロックの内部構成を示すブロック図である。
【図８】この発明のさらに他の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置を示すブロック図である。
【図９】この発明の実施例における位相混合器を示すブロック図である。
【図１０】この発明の実施例における位相混合器の混合セルを示す回路図である。
【図１１】この発明の実施例における位相混合器の動作の例を示す信号波形図である。
【図１２】この発明の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置におけるデューティサイクル修正方法を示すフロチャートである。
【図１３】この発明の実施例に係るデューティサイクル修正が可能なデジタルＤＬＬ装置におけるデューティサイクル修正方法を示すフロチャートである。
【符号の説明】１１０…バッファ、１２０…遅延ライン部、１３０…デューティエラー調整部、１４０…第１遅延モデル部、１５０…第１直接位相感知器、１６０…第２遅延モデル部、１７０…第２直接位相感知器。
Claims (20)
- 外部クロック信号を入力されて、それをバッファリングしてクロック入力信号を順次出力するバッファと、
前記バッファから前記クロック入力信号を入力されるとともに第１比較信号及び第２比較信号を入力されて、前記クロック入力信号を所定の時間だけ遅延させて第１クロック信号を出力し、前記クロック入力信号を所定の時間だけ遅延させかつ極性を反転させて第２クロック信号を出力する遅延ライン部と、
前記第１クロック信号及びと前記第２クロック信号を入力されて、前記第１クロック信号の立下りエッジと前記第２クロック信号の立下りエッジとの間にそれぞれ立下りエッジを移動させて第１混合クロック信号及び第２クロック信号を生成して出力するデューティエラー調整部と、
前記第１混合クロック信号を入力されて、前記第１混合クロック信号が実際に内部クロックとして用いられるときの遅延時間を推定して、前記第１混合クロック信号を遅延させて第１補償クロック信号を生成して出力する第１遅延モデル部と、
前記外部クロック信号を入力されて、前記第１補償クロック信号と比較して第１比較信号を生成し、前記第１比較信号を前記遅延ライン部に出力する第１直接位相感知器と、
前記第２混合クロック信号を入力されて、前記第２混合クロック信号が実際に内部クロックとして用いられるときの遅延時間を推定して、前記第２混合クロック信号を遅延させて第２補償クロック信号を生成して出力する第２遅延モデル部と、
前記外部クロック信号を入力されて、前記第２補償クロック信号と比較して第２比較信号を生成し、前記第２比較信号を前記遅延ライン部に出力する第２直接位相感知器と
を備えてなるデューティサイクル修正が可能なデジタルＤＬＬ装置。 - 請求項１に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置において、
前記遅延ライン部は、
前記第１直接位相感知器からの前記第１比較信号に応じて遅延量を調節する、第１制御信号を生成して出力する第１制御手段と、
前記第１制御信号を入力され、前記バッファから前記クロック入力信号を入力され、前記第１制御信号に応じて前記クロック入力信号を所定時間遅延させて、第１クロック信号を生成して出力する第１遅延ラインと、
前記第２直接位相感知器からの前記第２比較信号に応じて遅延量を調節する、第２制御信号を生成して出力する第２制御手段と、
前記第２制御信号を入力され、前記バッファから前記クロック入力信号を入力され、前記第２制御信号に応じて前記クロック入力信号を所定時間遅延させた後反転して、第２クロック信号を生成して出力する第２遅延ラインと
を含むことを特徴とするデジタルＤＬＬ装置。 - 請求項１に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置において、
前記遅延ライン部は、
前記第１比較信号に応じて遅延量を調節する第１シフト信号を生成して出力する第３制御手段と、
前記第１シフト信号を入力されて、出力信号を左右に移動して遅延量を制御する第３制御信号を生成して出力する第１シフトレジスタと、
前記第３制御信号を入力され、前記バッファから前記クロック入力信号を入力され、前記第３制御信号に応じて前記クロック入力信号を所定時間遅延させて第１クロック信号を生成して、前記混合回路に出力する第３遅延ラインと、
前記第２比較信号に応じて遅延量を調節する第２シフト信号を生成して出力する第４制御手段と、
前記第２シフト信号を入力されて、出力信号を左右に移動して遅延量を制御する第４制御信号を生成して出力する第２シフトレジスタと、
前記第４制御信号を入力され、前記バッファから前記クロック入力信号を入力され、前記第４制御信号に応じて前記クロック入力信号を所定時間遅延させた後反転して第２クロック信号を生成し、前記第２クロック信号を前記混合回路に出力する第４遅延ラインと
を含むことを特徴とするデジタルＤＬＬ装置。 - 請求項１に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置において、
前記遅延ライン部は、
前記第１比較信号に応じて遅延量を調節する第１シフト信号を生成して出力する第３制御手段と、
前記第１シフト信号を入力されて、出力信号を左右に移動して遅延量を制御する第３制御信号を生成して出力する第１シフトレジスタと、
前記第３制御信号を入力され、前記バッファから前記クロック入力信号を入力され、前記第３制御信号に応じて前記クロック入力信号を所定時間遅延させて第１クロック信号を生成して、前記デューティエラー調整部に出力する第３遅延ラインと、
前記第２比較信号に応じて遅延量を調節する第２シフト信号を生成して出力する第４制御手段と、
前記第２シフト信号を入力されて、出力信号を左右に移動して遅延量を制御する第４制御信号を生成して出力する第２シフトレジスタと、
前記第４制御信号を入力され、前記バッファから前記クロック入力信号を入力され、前記第４制御信号に応じて前記クロック入力信号を所定時間遅延させた後反転して第２クロック信号を生成し、前記第２クロック信号を前記デューティエラー調整部に出力する第４遅延ラインと
を含むことを特徴とするデジタルＤＬＬ装置。 - 請求項４に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置において、
前記第３遅延ラインは、
順次連結された複数個のユニット遅延セルを備え、作動されたユニット遅延セルの個数に応じた遅延時間差を有する、二つの信号を生成して出力する粗遅延ラインと、
前記粗遅延ラインから前記二つの信号を入力されて、遅延時間を細かくチューニングする第３位相混合器と
を含むことを特徴とするデジタルＤＬＬ装置。 - 請求項４に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置において、
前記第４遅延ラインは、
順次連結された複数個のユニット遅延セルを備え、作動されたユニット遅延セルの個数に応じた遅延時間差を有する、二つの信号を生成して出力する粗遅延ラインと、
前記粗遅延ラインから前記二つの信号を入力されて、遅延時間を細かくチューニングする第３位相混合器と
を含むことを特徴とするデジタルＤＬＬ装置。 - 請求項１に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置において、
前記遅延ライン部は、
前記バッファから前記クロック入力信号を入力され、前記クロック入力信号により生成された複数個の多重位相信号を出力する複数個の遅延セルと、
前記第１比較信号に応じて遅延量を調節する、第５制御信号を生成して出力する第５制御手段と、
前記第５制御信号に応じて前記多重位相信号の中で隣接する二つの信号を選択し、前記二つの信号をチューニングして生成された第１クロック信号を前記デューティエラー調整部に出力する第１信号生成手段と、
前記第２比較信号に応じて遅延量を調節する第６制御信号を生成して出力する第６制御手段と、
前記第６制御信号に応じて前記多重位相信号の中で隣接する二つの信号を選択し、前記二つの信号をチューニングし反転することによって生成された、第２クロック信号を前記デューティエラー調整部に出力する第２信号生成手段と
を含むことを特徴とするデジタルＤＬＬ装置。 - 請求項７に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置において、
前記第１信号生成手段は、
前記第５制御信号により、前記複数個の遅延セルから入力された前記複数個の多重位相信号の中で一個のユニット遅延セルによる遅延時間だけの差を有する、隣接する二つの信号を選択して出力するマルチプレクサと、
前記マルチプレクサから二つの信号を入力されてチューニングして生成された、一つの信号を前記デューティエラー調整部に出力する第４位相混合器と
を含むことを特徴とするデジタルＤＬＬ装置。 - 請求項７に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置において、
前記第２信号生成手段は、
前記第６制御信号により、前記複数個の遅延セルから入力された前記複数個の多重位相信号の中で一個のユニット遅延セルによる遅延時間だけの差を有する、隣接する二つの信号を選択して出力するマルチプレクサと、
前記マルチプレクサから二つの信号を入力されてチューニングして生成された、一つの信号を前記デューティエラー調整部に出力する第４位相混合器と
を含むことを特徴とするデジタルＤＬＬ装置。 - 請求項１に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置において、
前記デューティエラー調整部は、
加重値を入力されて前記第１クロック信号に１から前記加重値を引いた値を用いて重み付けをし、前記第２クロック信号に前記加重値を用いて重み付けをして、デューティを調整した第１混合クロック信号を生成した後、出力する第１位相混合器と、
前記加重値を入力されて前記第１クロック信号に前記加重値を用いて重み付けをし、前記第２クロック信号に１から前記加重値を引いた値を用いて重み付けをして、デューティを調整した第２混合クロック信号を生成した後出力する第２位相混合器と、
入力された前記第１混合クロック信号及び前記第２クロック信号の反転された値の位相を感知して、その立下りエッジの中でいずれが先んじているかを示す位相感知信号を生成した後出力する第２位相感知器と、
前記第１位相感知器から入力された前記位相感知信号に応じて前記加重値を決定し、前記加重値を前記第１位相混合器及び前記第２位相混合器に出力する混合器制御部と、
を含むことを特徴とするデジタルＤＬＬ装置。 - 請求項５または請求項６に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置において、
前記第３位相混合器は、
前記第３制御手段、または前記第４制御手段からの複数個の混合制御信号の中で一つの信号を一端子に入力され、他の端子に前記粗遅延ラインから出力された二つの信号の中で一つの信号を入力され、前記混合制御信号が第１論理レベルである場合にはＨｉｇｈ−Ｚ信号を出力し、前記混合制御信号が第２論理レベルである場合には、前記粗遅延ラインから出力された二つの信号の中で一つの信号を反転して出力する複数個の第１混合セルと、
前記第３制御手段、または前記第４制御手段からの複数個の混合制御信号の中で一つの信号を一端子に入力され、他の端子に前記粗遅延ラインから出力された二つの信号の中で残り一つの信号を入力され、前記混合制御信号が第１論理レベルである場合には、Ｈｉｇｈ−Ｚ信号を出力し、前記混合制御信号が第２論理レベルである場合には、前記粗遅延ラインから出力された二つの信号の中で、残り一つの信号を反転して出力する第２混合セルと、
前記第１混合セル及び第２混合セルから出力された複数個の信号を反転して出力するインバータと
を含むことを特徴とするデジタルＤＬＬ装置。 - 請求項８または請求項９に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置において、
前記第４位相混合器は、
前記第５制御手段、または第６制御手段からの複数個の混合制御信号の中で一つの信号を一端子に入力され、他の端子に前記マルチプレクサから出力された二つの信号の中で一つの信号を入力され、前記混合制御信号が第１論理レベルである場合には、Ｈｉｇｈ−Ｚ信号を出力し、前記混合制御信号が第２論理レベルである場合には、前記マルチプレクサから出力された二つの信号の中で一つの信号を反転して出力する複数個の第１混合セルと、
前記第５制御手段、または第６制御手段からの複数個の混合制御信号の中で一つの信号を一端子で入力され、他の端子に前記マルチプレクサから出力された二つの信号の中で残り一つの信号を入力され、前記混合制御信号が第１論理レベルである場合には、Ｈｉｇｈ−Ｚ信号を出力し、前記混合制御信号が第２論理レベルである場合には、前記マルチプレクサから出力された二つの信号の中で残り一つの信号を反転して出力する第２混合セルと、
前記第１混合セル及び第２混合セルから出力された複数個の信号を反転して出力するインバータと
を含むことを特徴とするデジタルＤＬＬ装置。 - 請求項１１に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置において、
前記第１混合セルは、
ソース端子が電源電圧に連結され、ゲート端子に前記粗遅延ラインから出力された二つの信号の中で一つの信号を入力される第１ＰＭＯＳトランジスタと、
ソース端子が前記第１ＰＭＯＳトランジスタのドレイン端子に連結され、ゲート端子に一個の混合制御信号の反転された値を入力され、ドレイン端子が出力端子に連結される第２ＰＭＯＳトランジスタと、
ソース端子が接地され、ゲート端子に前記粗遅延ラインから出力された二つの信号の中で一つの信号を入力される第１ＮＭＯＳトランジスタと、
ソース端子が前記第１ＮＭＯＳトランジスタのドレイン端子に連結され、ゲート端子に一個の混合制御信号を入力され、ドレイン端子が出力端子に連結される第２ＮＭＯＳトランジスタと
を含むことを特徴とする請求項１１に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置。 - 請求項１２に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置において、
前記第１混合セルは、
ソース端子が電源電圧に連結され、ゲート端子に前記マルチプレクサから出力された二つの信号の中で一つの信号を入力される第１ＰＭＯＳトランジスタと、
ソース端子が前記第１ＰＭＯＳトランジスタのドレイン端子に連結され、ゲート端子に一個の混合制御信号の反転された値を入力され、ドレイン端子が出力端子に連結される第２ＰＭＯＳトランジスタと、
ソース端子が接地され、ゲート端子に前記マルチプレクサから出力された二つの信号の中で一つの信号を入力される第１ＮＭＯＳトランジスタと、
ソース端子が前記第１ＮＭＯＳトランジスタのドレイン端子に連結され、ゲート端子に一個の混合制御信号を入力され、ドレイン端子が出力端子に連結される第２ＮＭＯＳトランジスタと
を含むことを特徴とするデジタルＤＬＬ装置。 - 請求項１１に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置において、
前記第２混合セルは、
ソース端子が電源電圧に連結され、ゲート端子に前記粗遅延ラインから出力された二つの信号の中で残り一つの信号を入力される第１ＰＭＯＳトランジスタと、
ソース端子が前記第１ＰＭＯＳトランジスタのドレイン端子に連結され、ゲート端子に一個の混合制御信号の反転された値を入力され、ドレイン端子が出力端子に連結される第２ＰＭＯＳトランジスタと、
ソース端子が接地され、ゲート端子に前記粗遅延ラインから出力された二つの信号の中で残り一つの信号を入力される第１ＮＭＯＳトランジスタと、
ソース端子が前記第１ＮＭＯＳトランジスタのドレイン端子に連結され、ゲート端子に一個の混合制御信号を入力され、ドレイン端子が出力端子に連結される第２ＮＭＯＳトランジスタと
を含むことを特徴とするジタルＤＬＬ装置。 - 請求項１２に記載のデューティサイクル修正が可能なデジタルＤＬＬ装置において、
前記第２混合セルは、
ソース端子が電源電圧に連結され、ゲート端子に前記マルチプレクサから出力された二つの信号の中で、残り一つの信号を入力される第１ＰＭＯＳトランジスタと、
ソース端子が前記第１ＰＭＯＳトランジスタのドレイン端子に連結され、ゲート端子に一個の混合制御信号の反転された値を入力され、ドレイン端子が出力端子に連結される第２ＰＭＯＳトランジスタと、
ソース端子が接地され、ゲート端子に前記マルチプレクサから出力された二つの信号の中で、残り一つの信号を入力される第１ＮＭＯＳトランジスタと、
ソース端子が前記第１ＮＭＯＳトランジスタのドレイン端子に連結され、ゲート端子に一個の混合制御信号を入力され、ドレイン端子が出力端子に連結される第２ＮＭＯＳトランジスタと
を含むことを特徴とするデジタルＤＬＬ装置。 - 外部クロック信号をそれぞれ所定時間量だけ遅延させて第１クロック信号及び第２クロック信号を形成するステップと、
前記第１クロック信号及び第２クロック信号を位相混合して第１混合クロック信号及び第２混合クロック信号を形成するステップと、
前記第１混合クロック信号及び第２混合クロック信号に対して利用回路における遅延をそれぞれ付加して第１補償クロック信号及び第２補償クロック信号を形成するステップと、
前記外部クロック信号と前記第１補償クロック信号及び第２補償クロック信号の立上りエッジが一致するか否かを感知するステップと、
前記外部クロック信号と第１補償クロック信号及び第２補償クロック信号の立上りエッジが一致する場合には、前記第２クロック信号の立下りエッジと前記第１クロック信号の立下りエッジとの中でいずれが先んじているかを感知するステップと
を含んでなり、
前記第１混合クロック信号及び第２混合クロック信号を形成するステップでは、前記第１クロック信号の立下りエッジとの中で立下りエッジが先んじていない方の信号に０．５より小さい加重値を用いて重み付けし、立下りエッジが先んじている信号の方に０．５より大きい加重値を用いて重み付けをすることにより、前記位相混合を行う
ことを特徴とするデジタルＤＬＬ装置におけるデューティサイクル修正方法。 - 請求項１７に記載のデューティサイクル修正方法であって、
さらに、前記外部クロック信号と前記第１補償クロック信号及び第２補償クロック信号の立上りエッジが一致しない場合には、立上りエッジが一致するように前記第１クロック信号及び第２クロック信号を形成するステップにおける遅延の前記所定時間量を調整するステップを含む
ことを特徴とするデューティサイクル修正方法。 - 外部クロック信号をそれぞれ所定時間量だけ遅延させて第１クロック信号及び第２クロック信号を形成するステップと、
前記第１クロック信号及び第２クロック信号を位相混合して第１混合クロック信号及び第２混合クロック信号を形成するステップと、
前記第１混合クロック信号及び第２混合クロック信号に対して利用回路における遅延をそれぞれ付加して第１補償クロック信号及び第２補償クロック信号を形成するステップと、
前記外部クロック信号と前記第１補償クロック信号及び第２補償クロック信号の立上りエッジが一致するか否かを感知するステップと、
前記外部クロック信号と前記第１補償クロック信号及び第２補償クロック信号の立上りエッジが一致する場合には、前記第２混合クロック信号の立下りエッジと第１混合クロック信号の立下りエッジとが一致するか否かを感知するステップと、
前記第２混合クロック信号の立下りエッジと第１混合クロック信号の立下りエッジが一致しない場合には、立下りエッジが先んじていない方の信号に対応する前記第１または第２クロック信号に０．５より小さい加重値を用いて重み付けをし、立下りエッジが先んじている方の信号に対応する前記第１または第２クロック信号に０．５より大きい加重値を用いて重み付けをして、両信号を位相混合し、また立下りエッジが一致するか否かを感知するステップに戻り、立下りエッジが一致する場合には、過程を終了するステップと
を含んでなるデジタルＤＬＬ装置におけるデューティサイクル修正方法。 - 請求項１９に記載のデューティサイクル修正方法であって、
さらに、前記外部クロック信号と前記第１補償クロック信号及び第２補償クロック信号の立上りエッジが一致しない場合には、立上りエッジが一致するように前記第１クロック信号及び第２クロック信号を形成するステップにおける遅延の前記所定時間量を調整するステップを含む
ことを特徴とするデューティサイクル修正方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0028129A KR100477808B1 (ko) | 2002-05-21 | 2002-05-21 | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004064735A true JP2004064735A (ja) | 2004-02-26 |
| JP4324410B2 JP4324410B2 (ja) | 2009-09-02 |
Family
ID=29546322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003137653A Expired - Fee Related JP4324410B2 (ja) | 2002-05-21 | 2003-05-15 | デューティサイクルの修正が可能なデジタルｄｌｌ装置及びデューティサイクルの修正方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7057431B2 (ja) |
| JP (1) | JP4324410B2 (ja) |
| KR (1) | KR100477808B1 (ja) |
| DE (1) | DE10300540A1 (ja) |
| TW (1) | TWI296171B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005135567A (ja) * | 2003-10-30 | 2005-05-26 | Hynix Semiconductor Inc | ディレイロックループ及びそのクロック生成方法 |
| US7372311B2 (en) | 2005-03-02 | 2008-05-13 | Hynix Semiconductor Inc. | Delay locked loop for controlling duty rate of clock |
| JP2008199573A (ja) * | 2007-02-09 | 2008-08-28 | Hynix Semiconductor Inc | デューティサイクル補正機能を有する遅延ロックループ回路およびその制御方法 |
| JP2009118458A (ja) * | 2007-11-02 | 2009-05-28 | Hynix Semiconductor Inc | 遅延固定ループ |
| JP2009141955A (ja) * | 2007-12-10 | 2009-06-25 | Hynix Semiconductor Inc | Ｄｌｌ回路およびその制御方法 |
| KR100910785B1 (ko) | 2007-09-27 | 2009-08-04 | 인하대학교 산학협력단 | Ｄｌｌ 기반의 듀티사이클 보정회로 |
| US7642826B2 (en) | 2006-03-09 | 2010-01-05 | Elpida Memory, Inc. | DLL circuit and semiconductor device having the same |
| US8222938B2 (en) | 2010-02-24 | 2012-07-17 | Hynix Semiconductor Inc. | Delay locked loop semiconductor apparatus that models a delay of an internal clock path |
| JP2013504979A (ja) * | 2009-09-15 | 2013-02-07 | クゥアルコム・インコーポレイテッド | 入力信号デューティサイクル変動に依存しない遅延を有する遅延ロックループ |
| JP2015216439A (ja) * | 2014-05-08 | 2015-12-03 | 富士通株式会社 | 受信回路 |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002366112A (ja) * | 2001-06-07 | 2002-12-20 | Hitachi Ltd | 液晶駆動装置及び液晶表示装置 |
| KR100424180B1 (ko) * | 2001-12-21 | 2004-03-24 | 주식회사 하이닉스반도체 | 듀티 사이클 보상 기능을 갖는 지연 고정 루프 회로 |
| JP2004287691A (ja) * | 2003-03-20 | 2004-10-14 | Renesas Technology Corp | 半導体集積回路 |
| DE10352948B4 (de) * | 2003-11-11 | 2006-05-18 | Zentrum Mikroelektronik Dresden Ag | Anordnung zur Korrektur eines Zeitfehlers eines Digitalsignals |
| US6952127B2 (en) | 2003-11-21 | 2005-10-04 | Micron Technology, Inc. | Digital phase mixers with enhanced speed |
| US6982578B2 (en) | 2003-11-26 | 2006-01-03 | Micron Technology, Inc. | Digital delay-locked loop circuits with hierarchical delay adjustment |
| US6982579B2 (en) * | 2003-12-11 | 2006-01-03 | Micron Technology, Inc. | Digital frequency-multiplying DLLs |
| US7009434B2 (en) | 2003-12-12 | 2006-03-07 | Micron Technology, Inc. | Generating multi-phase clock signals using hierarchical delays |
| KR100553833B1 (ko) * | 2003-12-24 | 2006-02-24 | 삼성전자주식회사 | 지연동기회로의 인버젼 제어회로 및 방법과, 이를 이용한지연동기회로 및 반도체 메모리 장치 |
| JP4242787B2 (ja) * | 2004-01-20 | 2009-03-25 | 富士通株式会社 | 情報処理装置 |
| KR100594258B1 (ko) | 2004-02-26 | 2006-06-30 | 삼성전자주식회사 | 위상 합성된 출력신호를 이용하여 지터를 줄이는 듀티싸이클 보정 회로 및 그 방법 |
| KR100673885B1 (ko) * | 2004-04-27 | 2007-01-26 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 듀티 싸이클 교정 장치 및 그 방법 |
| US7005904B2 (en) * | 2004-04-30 | 2006-02-28 | Infineon Technologies Ag | Duty cycle correction |
| US7187221B2 (en) * | 2004-06-30 | 2007-03-06 | Infineon Technologies Ag | Digital duty cycle corrector |
| US7496167B2 (en) * | 2005-01-20 | 2009-02-24 | Marvell World Trade Ltd. | Storage efficient sliding window sum |
| KR100696957B1 (ko) * | 2005-03-31 | 2007-03-20 | 주식회사 하이닉스반도체 | 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법 |
| US7274236B2 (en) * | 2005-04-15 | 2007-09-25 | Micron Technology, Inc. | Variable delay line with multiple hierarchy |
| US7276951B2 (en) * | 2005-05-25 | 2007-10-02 | Micron Technology, Inc. | Delay line circuit |
| KR100668852B1 (ko) * | 2005-06-30 | 2007-01-16 | 주식회사 하이닉스반도체 | 듀티비 보정 장치 |
| KR100782481B1 (ko) * | 2005-08-18 | 2007-12-05 | 삼성전자주식회사 | 클럭 신호 드라이버 및 이를 구비하는 클럭 신호 제공 회로 |
| KR100711547B1 (ko) | 2005-08-29 | 2007-04-27 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
| JP4915017B2 (ja) * | 2005-09-29 | 2012-04-11 | 株式会社ハイニックスセミコンダクター | 遅延固定ループ回路 |
| US7449930B2 (en) | 2005-09-29 | 2008-11-11 | Hynix Semiconductor Inc. | Delay locked loop circuit |
| TWI296359B (en) * | 2005-10-03 | 2008-05-01 | Rdc Semiconductor Co Ltd | Apparatus for generating logical signal controlled by multiple frequency clock |
| US20070080731A1 (en) * | 2005-10-11 | 2007-04-12 | Kim Jung P | Duty cycle corrector |
| US7420399B2 (en) * | 2005-11-10 | 2008-09-02 | Jonghee Han | Duty cycle corrector |
| US7310010B2 (en) * | 2006-04-13 | 2007-12-18 | Infineon Technologies Ag | Duty cycle corrector |
| KR100713940B1 (ko) * | 2006-06-02 | 2007-05-07 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 |
| JP2008011123A (ja) * | 2006-06-28 | 2008-01-17 | Fujitsu Ltd | 冗長なデータ通信を行う通信装置 |
| KR100854496B1 (ko) * | 2006-07-03 | 2008-08-26 | 삼성전자주식회사 | 지연 동기 루프 및 이를 구비한 반도체 메모리 장치 |
| KR100838376B1 (ko) * | 2006-08-24 | 2008-06-13 | 주식회사 하이닉스반도체 | 전원전압 변동에 대비한 디엘엘장치. |
| KR100808055B1 (ko) * | 2006-10-31 | 2008-02-28 | 주식회사 하이닉스반도체 | 반도체 소자의 지연 고정 루프와 그의 구동 방법 |
| KR100861297B1 (ko) * | 2006-12-28 | 2008-10-01 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그에 포함되는 지연 고정 루프 |
| KR100866132B1 (ko) * | 2006-12-28 | 2008-10-31 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 |
| KR100919243B1 (ko) * | 2007-01-17 | 2009-09-30 | 삼성전자주식회사 | 주파수 대역에 적응적인 코오스 락 타임을 갖는 ｄｌｌ회로 및 이를 구비하는 반도체 메모리 장치 |
| US7675339B2 (en) * | 2007-02-09 | 2010-03-09 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for generating a delayed clock signal of an input clock signal |
| KR100845808B1 (ko) * | 2007-06-28 | 2008-07-14 | 주식회사 하이닉스반도체 | 클럭 미스매치 보정 회로 및 이를 포함하는 디엘엘 회로 |
| JP2009089391A (ja) * | 2007-09-28 | 2009-04-23 | Hynix Semiconductor Inc | フリップフロップ及びこれを用いたデューティ比補正回路 |
| US7907928B2 (en) * | 2007-11-07 | 2011-03-15 | Micron Technology, Inc. | High speed, wide frequency-range, digital phase mixer and methods of operation |
| WO2009060533A1 (ja) * | 2007-11-09 | 2009-05-14 | Fujitsu Limited | データ転送回路及びその調整方法 |
| KR100954108B1 (ko) | 2008-09-02 | 2010-04-27 | 주식회사 하이닉스반도체 | 지연고정루프회로 |
| KR100980405B1 (ko) * | 2008-10-13 | 2010-09-07 | 주식회사 하이닉스반도체 | Ｄｌｌ 회로 |
| CN102318192B (zh) * | 2009-02-26 | 2013-11-20 | 松下电器产业株式会社 | 相位调整电路 |
| US7940103B2 (en) * | 2009-03-09 | 2011-05-10 | Micron Technology, Inc. | Duty cycle correction systems and methods |
| US7902896B2 (en) | 2009-06-12 | 2011-03-08 | Micron Technology, Inc. | Phase mixer with adjustable load-to-drive ratio |
| KR101659840B1 (ko) | 2010-03-11 | 2016-09-30 | 삼성전자주식회사 | 스큐드 게이트 타입 듀티 교정회로를 갖는 디지털 지연 동기 루프 및 그의 듀티 교정방법 |
| US8446186B2 (en) * | 2010-06-07 | 2013-05-21 | Silicon Laboratories Inc. | Time-shared latency locked loop circuit for driving a buffer circuit |
| US8433028B2 (en) * | 2010-06-07 | 2013-04-30 | Silicon Laboratories Inc. | Latency locked loop circuit for driving a buffer circuit |
| TWI448081B (zh) * | 2012-01-20 | 2014-08-01 | Nat Univ Chung Cheng | All-digital clock correction circuit and method thereof |
| US9124253B2 (en) * | 2013-10-18 | 2015-09-01 | Micron Technology, Inc. | Methods and apparatuses for duty cycle preservation |
| KR20160042496A (ko) | 2014-10-10 | 2016-04-20 | 삼성전자주식회사 | 듀티 사이클 에러 검출 장치 및 이를 포함하는 듀티 사이클 보정 장치 |
| US10158352B2 (en) * | 2017-01-11 | 2018-12-18 | Mediatek Inc. | Delay signal generating apparatus using glitch free digitally controlled delay line and associated delay signal generating method |
| KR20200019379A (ko) | 2018-08-14 | 2020-02-24 | 삼성전자주식회사 | 반도체 메모리 장치의 지연 고정 루프 회로, 반도체 메모리 장치 및 지연 고정 루프 회로의 동작 방법 |
| US10523220B1 (en) * | 2019-03-18 | 2019-12-31 | Avago Technologies International Sales Pte. Limited | Quadrature delay locked loops |
| KR20210140875A (ko) * | 2020-05-14 | 2021-11-23 | 삼성전자주식회사 | 멀티 위상 클록 생성기, 그것을 포함하는 메모리 장치, 및 그것의 멀티 위상클록 생성 방법 |
| CN114785647B (zh) * | 2022-04-18 | 2023-12-26 | 厦门优迅高速芯片有限公司 | 信号沿相位分别可调的均衡电路及均衡方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US37452A (en) * | 1863-01-20 | Improved washing and wringing machine | ||
| DE69636797D1 (de) | 1995-05-26 | 2007-02-08 | Rambus Inc | Phasenschieber zur Verwendung in einem Quadratur-Taktgenerator |
| US5757218A (en) * | 1996-03-12 | 1998-05-26 | International Business Machines Corporation | Clock signal duty cycle correction circuit and method |
| JP3688392B2 (ja) | 1996-05-31 | 2005-08-24 | 三菱電機株式会社 | 波形整形装置およびクロック供給装置 |
| KR19980041606A (ko) * | 1996-11-30 | 1998-08-17 | 김광호 | 가변 억세스 타임을 보장하는 동기형 반도체 메모리 장치 |
| CA2204089C (en) * | 1997-04-30 | 2001-08-07 | Mosaid Technologies Incorporated | Digital delay locked loop |
| KR19990005986A (ko) | 1997-06-30 | 1999-01-25 | 김영환 | 주파수 증폭기를 이용한 고속 클럭 시스템 |
| US6043677A (en) | 1997-10-15 | 2000-03-28 | Lucent Technologies Inc. | Programmable clock manager for a programmable logic device that can implement delay-locked loop functions |
| JPH11353878A (ja) | 1998-04-07 | 1999-12-24 | Fujitsu Ltd | 半導体装置 |
| KR100305646B1 (ko) | 1998-05-29 | 2001-11-30 | 박종섭 | 클럭보정회로 |
| KR100281898B1 (ko) * | 1998-07-21 | 2001-02-15 | 윤종용 | 데이터의 듀티 사이클을 보정하는 듀티 사이클 보정회로 및 그방법 |
| JP3380206B2 (ja) * | 1999-03-31 | 2003-02-24 | 沖電気工業株式会社 | 内部クロック発生回路 |
| JP2001006399A (ja) | 1999-06-17 | 2001-01-12 | Fujitsu Ltd | 半導体装置 |
| JP4190662B2 (ja) * | 1999-06-18 | 2008-12-03 | エルピーダメモリ株式会社 | 半導体装置及びタイミング制御回路 |
| JP2003503797A (ja) | 1999-06-29 | 2003-01-28 | アナログ デバイセス インコーポレーテッド | 出力デューティ・サイクルが入力デューティ・サイクルと一致するディジタル遅延ロック・ループ |
| KR100331562B1 (ko) * | 1999-11-29 | 2002-04-06 | 윤종용 | 지연 동기 루프 회로 및 내부 클럭 신호 발생 방법 |
| KR100366618B1 (ko) | 2000-03-31 | 2003-01-09 | 삼성전자 주식회사 | 클럭 신호의 듀티 사이클을 보정하는 지연 동기 루프 회로및 지연 동기 방법 |
| KR100393206B1 (ko) * | 2000-10-23 | 2003-07-31 | 삼성전자주식회사 | 고주파 특성과 수율 향상을 위한 지연동기회로 |
| US6895522B2 (en) * | 2001-03-15 | 2005-05-17 | Micron Technology, Inc. | Method and apparatus for compensating duty cycle distortion in a data output signal from a memory device by delaying and distorting a reference clock |
| KR100437539B1 (ko) * | 2001-06-29 | 2004-06-26 | 주식회사 하이닉스반도체 | 클럭 동기 회로 |
| KR100424180B1 (ko) * | 2001-12-21 | 2004-03-24 | 주식회사 하이닉스반도체 | 듀티 사이클 보상 기능을 갖는 지연 고정 루프 회로 |
| KR100477809B1 (ko) * | 2002-05-21 | 2005-03-21 | 주식회사 하이닉스반도체 | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 |
-
2002
- 2002-05-21 KR KR10-2002-0028129A patent/KR100477808B1/ko active IP Right Grant
- 2002-12-30 US US10/331,412 patent/US7057431B2/en active Active
- 2002-12-31 TW TW091138004A patent/TWI296171B/zh not_active IP Right Cessation
-
2003
- 2003-01-09 DE DE10300540A patent/DE10300540A1/de not_active Withdrawn
- 2003-05-15 JP JP2003137653A patent/JP4324410B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005135567A (ja) * | 2003-10-30 | 2005-05-26 | Hynix Semiconductor Inc | ディレイロックループ及びそのクロック生成方法 |
| US7372311B2 (en) | 2005-03-02 | 2008-05-13 | Hynix Semiconductor Inc. | Delay locked loop for controlling duty rate of clock |
| US7642826B2 (en) | 2006-03-09 | 2010-01-05 | Elpida Memory, Inc. | DLL circuit and semiconductor device having the same |
| JP2008199573A (ja) * | 2007-02-09 | 2008-08-28 | Hynix Semiconductor Inc | デューティサイクル補正機能を有する遅延ロックループ回路およびその制御方法 |
| KR100910785B1 (ko) | 2007-09-27 | 2009-08-04 | 인하대학교 산학협력단 | Ｄｌｌ 기반의 듀티사이클 보정회로 |
| JP2009118458A (ja) * | 2007-11-02 | 2009-05-28 | Hynix Semiconductor Inc | 遅延固定ループ |
| JP2009141955A (ja) * | 2007-12-10 | 2009-06-25 | Hynix Semiconductor Inc | Ｄｌｌ回路およびその制御方法 |
| JP2013504979A (ja) * | 2009-09-15 | 2013-02-07 | クゥアルコム・インコーポレイテッド | 入力信号デューティサイクル変動に依存しない遅延を有する遅延ロックループ |
| US8222938B2 (en) | 2010-02-24 | 2012-07-17 | Hynix Semiconductor Inc. | Delay locked loop semiconductor apparatus that models a delay of an internal clock path |
| US8373480B2 (en) | 2010-02-24 | 2013-02-12 | Hynix Semiconductor Inc. | Delay locked loop semiconductor apparatus that models a delay of an internal clock path |
| JP2015216439A (ja) * | 2014-05-08 | 2015-12-03 | 富士通株式会社 | 受信回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7057431B2 (en) | 2006-06-06 |
| KR100477808B1 (ko) | 2005-03-21 |
| US20030219088A1 (en) | 2003-11-27 |
| DE10300540A1 (de) | 2003-12-11 |
| TWI296171B (en) | 2008-04-21 |
| KR20030090129A (ko) | 2003-11-28 |
| TW200307397A (en) | 2003-12-01 |
| JP4324410B2 (ja) | 2009-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4324410B2 (ja) | デューティサイクルの修正が可能なデジタルｄｌｌ装置及びデューティサイクルの修正方法 | |
| JP4276857B2 (ja) | デューティサイクル修正が可能なデジタルｄｌｌ装置及びデューティサイクル修正方法 | |
| US7046059B2 (en) | Delay locked loop and its control method | |
| US10218342B2 (en) | System and method for duty cycle correction | |
| KR100696957B1 (ko) | 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법 | |
| KR100554981B1 (ko) | 지연 고정 루프 | |
| JP4868353B2 (ja) | 遅延固定ループ | |
| US20180006636A1 (en) | Apparatuses and methods for phase interpolating clock signals and for providing duty cycle corrected clock signals | |
| KR100507873B1 (ko) | 듀티 보정 회로를 구비한 아날로그 지연고정루프 | |
| US7501866B2 (en) | Delay locked loop circuit | |
| KR100701423B1 (ko) | 듀티 보정 장치 | |
| US20050127966A1 (en) | Delay locked loop circuit with duty cycle correction function | |
| US20030184355A1 (en) | RDLL circuit for area reduction | |
| JP2004531981A (ja) | 同期式チップーチップシステムのデータリカバリ装置 | |
| US7777542B2 (en) | Delay locked loop | |
| JP2008109663A (ja) | 遅延同期ループ回路 | |
| JP2010213308A (ja) | 遅延固定ループ回路の遅延ライン部及び遅延固定ループ回路におけるクロック信号の遅延固定方法 | |
| JP2005135567A (ja) | ディレイロックループ及びそのクロック生成方法 | |
| KR100843002B1 (ko) | 듀티 사이클 보정 회로 및 이를 갖는 지연 고정 루프 | |
| US8081021B2 (en) | Delay locked loop | |
| US20030128597A1 (en) | Semiconductor devices, circuits and methods for synchronizing the inputting and outputting data by internal clock signals derived from single feedback loop | |
| KR20090121469A (ko) | 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081015 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081020 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081117 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081120 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081215 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |