JP2003503797A - 出力デューティ・サイクルが入力デューティ・サイクルと一致するディジタル遅延ロック・ループ - Google Patents

出力デューティ・サイクルが入力デューティ・サイクルと一致するディジタル遅延ロック・ループ

Info

Publication number
JP2003503797A
JP2003503797A JP2001507208A JP2001507208A JP2003503797A JP 2003503797 A JP2003503797 A JP 2003503797A JP 2001507208 A JP2001507208 A JP 2001507208A JP 2001507208 A JP2001507208 A JP 2001507208A JP 2003503797 A JP2003503797 A JP 2003503797A
Authority
JP
Japan
Prior art keywords
signal
delay
edge
clock signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001507208A
Other languages
English (en)
Inventor
ホルザー，レウヴェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of JP2003503797A publication Critical patent/JP2003503797A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Information Transfer Systems (AREA)
  • Pulse Circuits (AREA)

Abstract

(57)【要約】 Ｉ／Ｏポートは、内部クロック（ＭＣＬＫ）のデューティ比をシステム・クロックＳＣＬＫのデューティ比と一致させることによって、システム・クロック信号（ＳＣＬＫ）の立ち上がりエッジおよび立ち下がりエッジ双方においてデータの送信を同期化することができる。これを行なうには、入力クロックＳＣＬＫの立ち上がりエッジおよび立ち下がりエッジ双方を個別に遅延させる。立ち上がりエッジおよび立ち下がりエッジ双方を個別に遅延させることによって、システム・クロックＳＣＬＫおよび内部クロックＭＣＬＫの立ち上がりエッジおよび立ち下がりエッジを同期させる。この同期によって、クロック信号の両エッジにおいて、データを確実に精度高く送信することが可能となる。これを達成するために、ＣＰＵのＩ／Ｏポートは、システム・クロック信号を受け取るように構成された入力ポートと、内部クロック信号の立ち上がりエッジを、受け取ったシステム・クロック信号の立ち上がりエッジと同期させるように構成され、更に内部クロック信号の立ち下がりエッジを、受け取ったシステム・クロック信号の立ち下がりエッジと同期させるように構成されたディジタル遅延ロック・ループとを有する。ディジタル遅延ロック・ループ（ＤＬＬ）は、システム・クロック信号を受け取り、システム・クロック信号の立ち上がりエッジを示す立ち上がりエッジ信号を発生し、システム・クロック信号の立ち下がりエッジを示す立ち下がりエッジ信号を発生するように構成された位相発生器を含む。また、ＤＬＬは、立ち上がりエッジ信号を遅延させるように構成された第１の直列遅延段と、立ち下がりエッジ信号を遅延させるように構成された第２の直列遅延段と、遅延立ち上がりエッジ信号および遅延立ち下がりエッジ信号から内部クロック信号を発生するように構成されたクロック発生器とを含むこともできる。また、中間信号を発生するように構成された１つ以上の第２のクロック発生器を含ませることも可能である。これら第２のクロック発生器からの中間信号は、第１の直列遅延段が立ち上がりまたは立ち下がりエッジ信号を過剰量遅延しているか否かについて判定するために用いられる。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） （発明の分野） 本発明は、コンピュータ・プロセッサに関し、更に特定すれば、コンピュータ
・プロセッサをシステム・バスにインターフェースする入出力ポート内にディジ
タル遅延ロック・ループを有するコンピュータ・プロセッサに関する。 （関連技術） 中央演算装置またはディジタル信号プロセッサは、命令を受け取り実行するコ
ンピュータの部分である。ここで用いる「ＣＰＵ」という用語は、中央演算装置
およびディジタル信号プロセッサ双方を含むものとして定義することとする。最
近のデスクトップ・コンピュータでは、ＣＰＵは単一のシリコン・チップ上に形
成され、種々の機能ユニットおよびメモリを備え、これらが協力して命令を実行
することができる。ＣＰＵにおける命令の実行は、クロックによって時間的に制
御される。このクロックのことを、ここではコア・クロックと呼ぶ。ＣＰＵ上で
実行する命令の形式によっては、コア・クロックを比較的高速で走らせる方が望
ましい場合がある。最近のＣＰＵでは、コア・クロックは１０００ＭＨＺもの速
さの場合もある。
【０００２】 ＣＰＵは、外部メモリ・ユニットまたはディスク・ドライブ、グラフィック・
アクセレレータ、およびあらゆる数のその他の公知の構成素子というように、コ
ンピュータ・システムの他の構成素子と通信する。これらの構成素子との通信は
、周辺素子相互接続（ＰＣＩ）バスのようなシステム・バス上で行われる。シス
テム・バス上におけるデータ転送は、トランザクションと呼ばれ、システム・ク
ロックによって時間設定される。システム・クロックは、通常、コア・クロック
とは周波数が異なる。システム・クロックの典型的な値は、現在では６６ＭＨＺ
および１００ＭＨＺであるが、ここに開示し以下に論ずる発明は、コア・クロッ
クまたはシステム・クロックのいずれの特定値にも限定されない。
【０００３】 典型的なクロック信号は、図４に示す信号のような、周期的な方形波である。
図４に示すように、クロック信号は、２つの状態高および低の一方を有する。信
号の低レベルから高レベルへの遷移を「立ち上がりエッジ」と呼び、信号の高レ
ベルから低レベルへの遷移を「立ち下がりエッジ」と呼ぶ。完全なクロック・サ
イクルは、信号の高部分および信号の低部分双方を含む。クロック信号が高にあ
る時間量のクロック信号が低にある時間量に対する比率を「デューティ・サイク
ル」と呼ぶ。即ち、デューティ・サイクル＝高／低である。デューティ・サイク
ルを測定する別の方法では、信号の高または低部分の時間量の完全なクロック・
サイクル時間に対する比率として行い、デューティ・サイクル＝高／クロック・
サイクルまたはデューティ・サイクル＝低／クロック・サイクルとなる。
【０００４】 コア・クロックおよびシステム・クロックは異なるレートで動作している場合
があるので、ＣＰＵおよびシステム・バス間のデータの送信は、同期せず、直接
受け渡すことはできない。ＣＰＵおよびシステム・バスをインターフェースする
ために、ＣＰＵには入出力ポート（Ｉ／Ｏポート）が設けられている。入出力ポ
ートは、システム・クロックと同じレートで動作する部分と、ＣＰＵがコア・ク
ロック・レートで読むためにデータをフォーマットする回路とを有する。コンピ
ュータ環境においてシステム・バスにインターフェースするコアを内蔵したＣＰ
Ｕの一例を図１に示す。図示のように、ＣＰＵ１０は、コア１２およびＩ／Ｏポ
ート１４を有する。図１におけるＣＰＵ１０は、システム・バス１６に接続され
ており、メモリ１８およびその他の構成素子２０と通信することができる。
【０００５】 Ｉ／Ｏポート１４はシステム・バス１６とインターフェースしているので、Ｉ
／Ｏポートは、システム・クロックと同じレートで動作する内部クロックを有す
る必要がある。また、内部クロックがシステム・クロックと同じ位相を有する場
合、ＣＰＵは、コンピュータ・システムの他の構成素子によるアクセスのために
、出力データをバスに書き出す前に、出力データを遅延させる必要はない。
【０００６】 Ｉ／Ｏポート１４の内部クロックがシステム・クロックと同じレートでかつ同
相で確実に動作する簡単な方法の１つは、Ｉ／Ｏポート１４にシステム・クロッ
クを供給することである。ここで用いる場合、ＣＰＵ外部のシステム・クロック
をＳＣＬＫと呼び、Ｉ／Ｏポート１４の内部クロックをＭＣＬＫと呼ぶ。ところ
が、システム・クロックをＣＰＵ１０のＩ／Ｏポート１４に入力すると、ＳＣＬ
ＫおよびＭＣＬＫ間に位相遅延が発生する。
【０００７】 ＳＣＬＫおよびＭＣＬＫの同期を取る従来からの方法の１つは、ディジタル遅
延ロック・ループ（ＤＬＬ：ｄｉｇｉｔａｌ ｄｅｌａｙ ｌｏｃｋｅｄ ｌｏ
ｏｐ）を用いてこの位相遅延をなくすことである。ＤＬＬを用いてＭＣＬＫをＳ
ＣＬＫと同期させる公知のＩ／Ｏポートを図２に模式的に示す。図２に示すよう
に、Ｉ／Ｏポート１４は、ＣＰＵ１０をシステム・バス１６とインターフェース
するように構成された公知のＩ／Ｏ回路２４だけでなく、ＭＣＬＫをＳＣＬＫと
同期させるＤＬＬ２２も含む。システム・クロックＳＣＬＫから内部システム・
クロックＭＣＬＫへの変換は、模式的に次のように表すことができる。
【０００８】 ＳＣＬＫ→ＤＬＬ→ＭＣＬＫ 図３は、従来のＤＬＬ２２を示す。図３に示すように、ＤＬＬ２２は、ライン
ＳＣＬＫ上のクロック信号を受け取り、遅延線２６を用いて入力クロック信号を
遅延させ、遅延クロック信号をラインＭＣＬＫ上に出力する。この場合、ライン
ＳＣＬＫ上の信号はシステム・クロックＳＣＬＫに対応し、ラインＭＣＬＫ上の
信号はシステム・クロックＭＣＬＫに対応する。したがって、システム・クロッ
クＭＣＬＫは入力システム・クロックＳＣＬＫと同じレートを有するが、遅延線
２６によって位相の遅延を受けている。この位相遅延を調節することによって、
ＭＣＬＫがＳＣＬＫと同相になることを保証することができる。遅延を調節する
ために、ＤＬＬは、ＳＣＬＫおよびＭＣＬＫに入力が接続された位相比較器２８
、および調節器３０を有する。比較器２８は、入力および出力の位相を比較し、
結果を調節器３０に伝達する。調節器３０は、システム・クロックＳＣＬＫおよ
び内部クロックＭＣＬＫが同期するように、遅延を調節する。
【０００９】 システム・バス１６上でデータを転送するレートは、ＣＰＵが命令を実行可能
なレート、またはコンピュータ・システム全体として動作可能なレートを制限す
る要因となり得る。データ転送レートを高めるには、システム・バス１６のサイ
ズを大きくするかまたは速度を高めればよい。あるいは、ＣＰＵ１８ならびにメ
モリ１８および構成素子２０を相互接続するバスの数を増やせばよい。システム
・バス１６の速度を高めようとする場合の一般的な方法の１つは、システム・ク
ロックＳＣＬＫの各クロック・サイクルの間に、追加情報を送信しようとするこ
とである。
【００１０】 従来、データの転送は、クロック・サイクルの立ち上がりエッジまたは立ち下
がりエッジ上でのみ行われていた。しかしながら、システム・クロックのレート
を高めることなく転送可能なデータ量を増大させるためには、各クロック・サイ
クルの立ち上がりエッジおよび立ち下がりエッジ双方でデータを転送することが
可能である。しかしながら、このようなデータ送信は、クロック信号の一方のエ
ッジ上のみでのデータ送信よりも信頼性が低いことがわかっている。したがって
、クロック信号の立ち上がりエッジおよび立ち下がりエッジ双方において高精度
にデータを送信する方法および装置が求められている。 （発明の概要） 本発明は、入力クロック信号の立ち上がりエッジおよび立ち下がりエッジ双方
においてデータの送信を同期化することが可能なＩ／Ｏポートに関する。従来の
ＤＬＬは、入力システム・クロック信号ＳＣＬＫを受け取り、クロック信号ＳＣ
ＬＫの立ち上がりエッジまたは立ち下がりエッジのいずれかを所定量だけ遅延さ
せることによって、信号ＭＣＬＫを形成する。信号ＭＣＬＫの他方のエッジは、
入力信号ＳＣＬＫのデューティ・サイクルについて想定を行なうことによって、
任意に形成される。例えば、従来のＤＬＬが立ち上がりエッジを遅延させて出力
信号を形成する場合、出力信号の立ち下がりエッジは、入力デューティ比が０．
５のような数値であると想定して形成される。入力信号のデューティ比が０．５
でない場合、立ち下がりエッジは、入力信号の立ち下がりエッジと適正に同期し
ないことになる。また、単一の遅延線の遅延は、立ち上がりエッジおよび立ち下
がりエッジで異なる場合もある。動作周波数が高くなるに連れて、この差はクロ
ック・サイクルに対して大きくなり、したがって、一層の性能低下を招く虞れが
ある。つまり、本発明は、立ち上がりエッジを遅延させることによってＭＣＬＫ
を形成した場合、立ち下がりエッジ上で転送されるデータは、ＣＰＵ１０および
システム・バス１６間の送信の間、適正に同期を取ることができず、その逆も言
えることを突き止めた。データ送信の同期がとれないと、データが送信されない
可能性があり、更に悪いことには、転化する可能性もある。
【００１１】 本発明は、このエラー源を解消するために、クロック信号の立ち上がりエッジ
および立ち下がりエッジ双方でデータを精度高く送信可能な方法および装置を提
供する。一実施形態では、これは、立ち上がりエッジおよび立ち下がりエッジ双
方を個別に遅延させることによって、入力クロック信号の立ち上がりエッジおよ
び立ち下がりエッジ双方におけるデータの送信を同期化することが可能なＩ／Ｏ
ポートによって達成する。立ち上がりエッジおよび立ち下がりエッジ双方を個別
に遅延させることによって、システム・クロックＳＣＬＫおよび内部クロックＭ
ＣＬＫの立ち上がりエッジおよび立ち下がりエッジの同期を取る。この同期化に
よって、クロック信号の両エッジ上でデータを高精度に確実に送信することが可
能となる。
【００１２】 本発明の一態様によれば、ＣＰＵ用Ｉ／Ｏポートは、システム・クロック信号
を受け取るように構成された入力ポートと、内部クロックの立ち上がりエッジを
受け取ったシステム・クロック信号の立ち上がりエッジと同期させるように構成
され、かつ内部クロック信号の立ち下がりエッジを受け取ったシステム・クロッ
ク信号の立ち下がりエッジと同期させるように構成されているディジタル遅延ロ
ック・ループとを有する。
【００１３】 この態様では、ディジタル遅延ロック・ループは、システム・クロック信号を
受け取り、システム・クロック信号の立ち上がりエッジを示す立ち上がりエッジ
信号を発生し、システム・クロック信号の立ち下がりエッジを示す立ち下がりエ
ッジ信号を発生するように構成された位相発生器と、立ち上がりエッジ信号を遅
延させるように構成された第１の直列遅延段と、立ち下がりエッジ信号を遅延さ
せるように構成された第２の直列遅延段と、遅延した立ち上がりエッジ信号およ
び遅延した立ち下がりエッジから、内部クロック信号を発生するように構成され
た信号発生器とを含むことができる。また、ディジタル遅延ロック・ループは、
第１の直列遅延段が立ち上がりエッジ信号を過剰量遅延させているか否かについ
て判定を行なうために使用可能な中間信号を発生するように構成された１つ以上
の第２のクロック発生器を含むことも可能である。
【００１４】 更に、この態様では、位相発生器は、システム・クロック信号の立ち上がりエ
ッジを示す１対の立ち上がりエッジ信号を発生し、更にシステム・クロック信号
の立ち下がりエッジを示す１対の立ち下がりエッジ信号を発生するように構成す
ることができる。これらの信号対は相補的とすることができる。この状況では、
クロック発生器は、４組のトランジスタで構成することができ、これらの組の各
々の各トランジスタは、立ち上がりエッジ信号または立ち下がりエッジ信号の少
なくとも一方によって制御可能である。
【００１５】 本発明の別の態様によれば、ＣＰＵは、システム・クロックの立ち上がりエッ
ジおよび立ち下がりエッジ上でデータを受け取り送信するように構成されたＩ／
Ｏポートを含み、このＩ／Ｏポートは、内部クロックの立ち上がりエッジを、シ
ステム・クロックの立ち上がりエッジと同期させ、かつ内部クロックの立ち下が
りエッジをシステム・クロックの立ち下がりエッジと同期させるように構成され
た回路を有する。
【００１６】 本発明の更に別の態様によれば、入力デューティ・サイクルと一致する出力デ
ューティ・サイクルを有するディジタル遅延ロック・ループは、入力デューティ
・サイクルを示す信号を発生する位相発生器と、発生した信号を遅延させる少な
くとも１つの遅延線と、入力デューティ・サイクルに一致する出力デューティ・
サイクルを有する出力を発生するクロック発生器とを含む。
【００１７】 ディジタル遅延ロック・ループは、１つ以上の位相検出器および調節器を含み
、遅延線の遅延を制御する際に用いる出力信号を与えることができる。１つの位
相検出器および調節器を用いる場合、出力信号は、立ち上がりエッジおよび立ち
下がりエッジ双方に関連する遅延線を制御するために用いることができる。１つ
よりも多い位相検出器および調節器を用いる場合、出力信号は、立ち上がりエッ
ジおよび立ち下がりエッジに関連する複数の遅延線を個別に制御するために用い
ることができる。
【００１８】 本発明の別の態様では、信号遅延方法は、信号の立ち上がりエッジを遅延させ
て、出力信号の立ち上がりエッジを形成するステップと、信号の立ち下がりエッ
ジを遅延させて、出力信号の立ち下がりエッジを形成するステップとを含む。
【００１９】 本発明の別の態様では、データ転送の同期化方法は、入力クロック信号を受け
取るステップと、入力クロック信号の立ち上がりエッジを検出するステップと、
入力クロック信号の立ち上がりエッジを遅延させ、出力クロック信号の立ち上が
りエッジを形成するステップと、入クロック信号の立ち下がりエッジを検出する
ステップと、入力クロック信号の立ち下がりエッジを遅延させ、出力クロック信
号の立ち下がりエッジを形成するステップとを含む。
【００２０】 本発明は、添付した特許請求の範囲に特定的に指摘されている。本発明の前述
の利点およびその他の利点は、添付図面と関連付けて以下の説明を参照すること
により、より良く理解することができよう。 （詳細な説明） 本発明は、入力クロック信号ＳＣＬＫの立ち上がりエッジおよび立ち下がりエ
ッジ双方においてデータ転送の同期化が可能なＩ／Ｏポートに関する。一実施形
態では、これを達成するために、ディジタル遅延ロック・ループを用いてシステ
ム・クロック信号ＳＣＬＫを遅延させ、出力デューティ・サイクルが入力デュー
ティ・サイクルと一致するようにする。この実施形態では、ＤＬＬは、入力信号
の立ち上がりエッジおよび立ち下がりエッジ双方を個別に遅延させることにより
、出力信号の立ち上がりエッジおよび立ち下がりエッジ双方を、それぞれ、入力
信号の立ち上がりエッジおよび立ち下がりエッジに対して確実に同期させる。
【００２１】 本発明によるＤＬｌ１００の一実施形態を図５に示す。図５に示すように、Ｄ
ＬＬ１００は、入力１０２においてクロック信号（Ｃｌｏｃｋ Ｉｎ）を受け取
り、出力１０４においてクロック信号ＭＣＬＫを出力する。ＤＬＬ１００は、図
６に更に詳細に示すが、遅延線１０６を有する。これは、入力１０２および出力
１０４間に介挿され、出力１０４上で信号を供給する前に入力信号を遅延させる
機能を果たす。図示の実施形態では、遅延線は、Ｃｌｏｃｋ Ｏｕｔ信号がＣｌ
ｏｃｋ Ｉｎ信号から１回の完全なサイクル分まで遅延するように、Ｃｌｏｃｋ
Ｉｎ信号を遅延させる。
【００２２】 また、ＤＬＬは、入力信号および出力信号の位相を比較するように構成された
位相検出器１０８も含む。これを行なうために、位相検出器１０８は、その第１
の入力１１０において、ＤＬＬの入力に接続されており、更にその第２の入力１
１２においてＤＬＬの出力に接続されている。図示の実施形態では、位相検出器
１０８は、入力波形の立ち上がりエッジ間の位相遅延を検出する。あるいは、位
相検出器１０８は、入力波形の立ち下がりエッジ間の位相遅延を検出してもよく
、または他の公知の方法にしたがって位相遅延を検出してもよい。
【００２３】 ＣＰＵ１０に入力するシステム・クロックＳＣＬＫに生ずる遅延に対応する遅
延１１４が、ＤＬＬ１０４の出力と位相検出器１０８への第２の入力１１２との
間に介挿されている。ＣＰＵに入力するシステム・クロックＳＣＬＫに生ずる遅
延は、図５では、位相遅延１１６によってシンボル化されている。ＣＰＵに入力
する信号に生ずる遅延量は、経験的または計算によって容易に判定することがで
き、比較的一定である。ＣＰＵに入力する入力信号に生ずる遅延の量に等しい量
だけ信号を遅延させる位相遅延１１４を用いて出力信号を遅延させることにより
、信号ＭＣＬＫおよびＳＣＬＫを同期させることが可能となる。
【００２４】 調節器１１８は、その入力に、位相検出器１０８からの出力を受け取り、遅延
線１０６に接続されているラインＶＣ上の電圧レベルを調節する。ラインＶＣ上
の電圧を調節することによって、遅延線１０６を通過する信号に生ずる遅延量を
調節することができる。これについては、以下で更に詳細に論ずる。
【００２５】 図示の実施形態における調節器１１８は、直列接続された電流源１２２および
第１のスイッチと並列に接続された第１のコンデンサ１２０を、供給電圧ＶＳＳ
およびラインＶＣ間に有する。第１のスイッチ１２４は、位相検出器１０８のラ
イン１２６上の第１の出力信号によって制御される。第１のコンデンサ１２０、
第１の電流源１２２および第１のスイッチ１２４は、アキュミュレータを形成し
、第１のスイッチ１２４が閉じているとき、ラインＶＣ上の電圧を高めるように
機能する。好ましくは、第１のスイッチ１２４は、トランジスタ（図示せず）で
あり、そのソースが電流源１２０の出力に接続され、そのドレインがラインＶＣ
に接続され、そのゲートが位相検出器１０８の第１の出力１２６に接続されてい
る。
【００２６】 また、図示の実施形態における調節器１１８は、直列接続された第２のスイッ
チ１３０および第２の電流源１３２と並列に接続された第２のコンデンサを、ラ
インＶＣおよび接地の間に有する。第２のスイッチは１３０は、位相検出器１０
８のライン１３４上の第２の出力信号によって制御される。第２のコンデンサ１
２８、第２のスイッチ１３０および第２の電流源１３２は、アッテネータとして
機能し、第２のスイッチ１３０が閉じているとき、ラインＶＣ上の電圧レベルを
低下させる。
【００２７】 調節器の形成に関して、１つの特定的な電圧レギュレータを記載したが、他の
多くの電圧レギュレータも使用可能である。実際、位相検出器によって制御可能
であれば、公知のいずれの電圧レギュレータでも、前述の電圧レギュレータの代
わりに使用することができる。同様に、ここでは調節器３０を電圧調節器として
説明したが、調節器３０は、位相検出器２８からの信号に応答して遅延線１０６
を調節可能に制御するのに適していれば、いずれの構成でもよい。オプションと
して、調節器３０および位相検出器を一体的に形成し、結合した位相検出器２８
および調節器３０の出力を遅延線１０６が用いて、遅延線によって生成する位相
遅延を制御することも可能である。
【００２８】 ＭＣＬＫツリー（ｔｒｅｅ）は、クロック信号をチップ上のコンシューマ（ｃ
ｏｎｓｕｍｅｒ）に分配するように機能するクロック・ツリーである。チップ上
の金属ラインを通じてクロック信号を分配する場合、各コンシューマ毎に遅延が
異なる場合がある。したがって、例えば、１つのコンシューマが他のコンシュー
マとは異なる遅延のクロック信号を受け取った場合、このコンシューマは、他の
コンシューマとは位相外れで動作することになり、プロセッサの性能劣化を招く
虞れがある。したがって、ＭＣＫＬツリーは、あらゆるコンシューマ位置にも同
じ遅延のクロック信号を供給するように設計された、１組の金属ワイヤおよびク
ロック・バッファである。
【００２９】 図６に、遅延線１０６を更に詳しく示す。図６に示すように、遅延線１０６は
、その入力２００において信号「Ｃｌｏｃｋ Ｉｎ」を受け取り、その出力２０
２においてＣｌｏｃｋ Ｉｎ信号の遅延コピー「ＣｌｏｃｋＯｕｔ」を出力する
。遅延線１０６は、位相発生器２０４、１対の遅延段２１２ａ〜ｆ、２１４ａ〜
ｆの直列接続２０６、２０８、およびクロック発生器２１０という、３つの主要
構成部品を有する。これらの構成部品の各々について、端的に論じ、次いで図７
ないし図９に関連付けて更に詳しく扱うことにする。
【００３０】 位相発生器２０４は、入力信号を受け取り、２対の相補信号ｐ１，ｐ２および
ｐ３，ｐ４を出力する。２組の信号は、システムが、Ｃｌｏｃｋ Ｉｎ信号の立
ち上がりエッジおよび立ち下がりエッジ双方を独立して遅延することを可能にす
るために用いられ、これによって、出力信号ＭＣＬＫのデューティ・サイクルが
入力信号のデューティ・サイクルと確実に一致するようにする。この文脈では、
「一致」という用語は、非常に近いことを意味し、クロック信号の立ち上がりエ
ッジおよび立ち下がりエッジ双方においてＣＰＵおよびバス間でデータが送信可
能となる程度に、信号ＭＣＬＫおよびＳＣＬＫが十分に同期することである。出
力信号ＭＣＬＫのデューティ・サイクルを入力信号ＳＣＬＫのデューティ・サイ
クルと一致させることによって、システム・クロックＳＣＬＫの立ち上がりエッ
ジおよび立ち下がりエッジ双方において、データを高精度に転送することが可能
となる。
【００３１】 この実施形態では、図１０に示すように、信号Ｐ１は、Ｃｌｏｃｋ Ｉｎ信号
の各立ち上がりエッジ上で、高から低にまたは低から高に変化することから、信
号ｐ１はＣｌｏｃｋ Ｉｎ信号に関連がある。信号ｐ１と同様、信号ｐ２も、Ｃ
ｌｏｃｋ Ｉｎ信号の各立ち上がりエッジ上で高から低にまたは低から高に変化
するが、信号ｐ１に対して１８０度位相が外れている。したがって、信号ｐ１が
低から高に変化するとき、信号ｐ２は高から低に変化し、あるいはその逆である
。図１０では、信号ｐ１を実線で示し、信号ｐ２を破線で示す。
【００３２】 第２の対の相補信号ｐ３およびｐ４は、第１の対の相補信号ｐ１およびｐ２と
同様であるが、Ｃｌｏｃｋ Ｉｎ信号の各立ち下がりエッジ上で、高から低にま
たは低から高に変化する。図１０では、信号ｐ３を実線で示し、信号ｐ４を破線
で表す。
【００３３】 遅延段２１２ａ〜ｆの第１の直列接続２０６は、第１の対の相補信号ｐ１およ
びｐ２を入力として受け取り、第１の遅延対の相補信号ｄ１およびｄ２を出力す
る。同様に、遅延段の第２の直列接続２０８は、第２の対の相補信号ｐ３および
ｐ４を入力として受け取り、第２の対の相補信号ｄ３およびｄ４を出力する。図
示の実施形態では、遅延段２１２ａ〜ｆの第１の直列接続２０６は、６つの遅延
段２１２ａ〜ｆを含み、遅延段２１４ａ〜ｆの第２の直列接続２０８は、６つの
遅延段２１４ａ〜ｆを含む。図示の実施形態では６つの遅延段を用いているが、
本発明は、６つの遅延段を用いる遅延線に限定される訳ではない。むしろ、シス
テムの制約および要件に応じて、適切であれば、あらゆる数の遅延段でも使用可
能である。加えて、この実施形態では、同数の遅延段を各遅延線において用いて
いるが、異なる数の遅延段を各遅延線毎に用いることも可能である。
【００３４】 例示の遅延段を構成する回路を図８に更に詳細に示し、後に更に詳しく論ずる
ことにする。２つの別個の遅延線、Ｃｌｏｃｋ Ｉｎ信号の立ち上がりエッジを
遅延するために１つ、そして立ち下がりエッジを遅延するために１つ、を用いる
ことにより、信号ＭＣＬＫの立ち上がりエッジおよび立ち下がりエッジを、入力
信号ＳＣＬＫの立ち上がりエッジおよび立ち下がりエッジとそれぞれ独立して同
期させ、データ転送の精度向上を図ることができる。
【００３５】 クロック発生器２１０は、その入力として、相補信号ｄ１，ｄ２およびｄ３，
ｄ４の第１のおよび第２の遅延対を受け取り、信号Ｃｌｏｃｋ Ｏｕｔを出力す
る。例示のクロック発生器を構成する回路を図７に示し、後に更に詳しく論ずる
ことにする。
【００３６】 遅延線１０６は、オプションとして、追加のクロック発生器２１６、２１８、
２２０を含み、これらを用いて、Ｃｌｏｃｋ Ｉｎ信号を確実に１サイクルだけ
遅延させ、多数のサイクルにわたって遅延させないようにすることも可能である
。これについては、以下で論ずる。この実施形態では、３つの追加クロック発生
器を用いるが、いずれの数の追加クロック発生器を用いることも可能である。こ
の実施形態における追加クロック発生器２１６、２１８および２２０は、クロッ
ク発生器２１０と共通の構成になっている。他の実施形態では、クロック発生器
２１６、２１８、２２０は、異なる構成としてもよく、実際には、これらが接続
される遅延線の位相の指示を発生するのに適した構成であればいずれでもよい。
【００３７】 この実施形態では、クロック発生器２１６は、その入力が遅延段の第１の直列
接続２０６の第１の遅延段２１２ａ、および遅延段の第２の直列接続２０８の第
１の遅延段２１４ａの出力に接続されている。同様に、クロック発生器２１８は
、その入力が、遅延段２０６の第１の直列接続の第４遅延段２１２ｄの出力、お
よび遅延段の第２の直列接続２０８の第４遅延段２１４ｄの出力に接続されてい
る。最後に、クロック発生器２２０は、その入力が遅延段２０６の第１の直列接
続の第５遅延段２１２ｅの出力、および遅延段２０８の第２の直列接続の第５遅
延段２１４ｅの出力に接続されている。
【００３８】 クロック発生器２１６、２１８および２２０は、それぞれ、信号Ｘ、Ｙおよび
Ｚを発生する。これらの信号を図１０に示す。図１０に示すように、信号Ｘは第
１の量だけＣｌｏｃｋ Ｉｎから遅延しており、信号Ｙは第２の量だけＣｌｏｃ
ｋ Ｉｎから遅延しており、信号Ｚは第３量だけＣｌｏｃｋ Ｉｎから遅延して
いる。この実施形態では、信号Ｘは、第１の遅延段２１２ａ、２１４ａの遅延だ
け遅延し、信号Ｙは第１ないし第４遅延段２１２ａ〜ｄ、２１４ａ〜ｄの遅延の
和だけ遅延し、信号Ｚは、第１ないし第５遅延段２１２ａ〜ｅおよび２１４ａ〜
ｅの遅延の和だけ遅延する。
【００３９】 図１０に示すように、信号Ｘ、ＹおよびＺの遅延は全て、Ｃｌｏｃｋ Ｉｎ信
号の１周期を超過しない。したがって、遅延線１０６は、多くても１周期だけ、
着信信号を適切に遅延させていることがわかる。対照的に、遅延線が１周期より
も多くＣｌｏｃｋ Ｉｎ信号を遅延させている場合、信号Ｘ、ＹおよびＺは、図
示の遅延よりもはるかに離れてしまい、信号Ｘ、ＹおよびＺが全てＣｌｏｃｋ
Ｉｎ信号の単一クロック・サイクル内に収まらなくなってしまう。このように、
追加のクロック発生器を備え、これらを用いることによって、確実に、入力クロ
ック信号は多くとも単一クロック周期だけしか遅延しないようにすることができ
る。この実施形態では、３つの追加クロック発生器を用いて、入力信号が多くと
も１クロック周期だけしか遅延しないことを保証するようにしたが、本発明はこ
の点に関して限定されるものではない。
【００４０】 図５の位相検出器１０８は、ラインＸ、ＹおよびＺ上の信号を入力として受け
取り、遅延されている周期数を公知の方法で判定するように構成されている。ラ
インＸ、ＹおよびＺ上の信号がＣｌｏｃｋ Ｉｎ信号の１サイクル以内にない場
合、位相検出器は、遅延が余りに大きいことを認識し、この遅延を直ちに調整す
る。これを行なうには、出力１２６、１３４上の信号を調節し、遅延線１０６が
コンデンサ１２０、１２８から一定電流を引き出すようにする。逆に、ラインＸ
、ＹおよびＺ上の信号が１クロック・サイクル以内にあるが、入力１１０に入力
されるフィードバック・クロック信号が０．５ｎｓよりも早い場合、一定電流に
よってコンデンサ１２０、１２８を充電し、遅延を直ちに調節する。
【００４１】 位相検出器１０８の入力１１０へのクロック信号入力が０．５ｎｓ未満だけ早
い場合、充電パルスによってコンデンサ１２０、１２８を充電する。最後に、位
相検出器１０８の入力１１０へのフィードバック・クロック入力が０．５ｎｓ未
満だけ遅い場合、コンデンサ１２０、１２８を充電パルスによって放電される。
充電パルスと放電パルスによって遅延線１０６を精細に調節することが可能とな
る。
【００４２】 図７は、クロック発生器２１０、２１６、２１８または２２０を形成する際に
用いることができる回路例を示す。以下に続く説明では、クロック発生器２１０
について述べることにする。この説明は、共通に構成したクロック発生器２１６
、２１８および２２０にも同様に、等しく適用される。
【００４３】 図７に示すように、クロック発生器２１０は、その入力として、相補信号の第
１および第２のの遅延対ｄ１，ｄ２およびｄ３，ｄ４を受け取り、ラインｃｌｋ
＿ｏｕｔ上にＣｌｏｃｋ Ｏｕｔ信号を出力する。信号ｄ１およびｄ２は、シュ
ミット・トリガ入力を有する差動増幅器２３０に入力され、ラインｘ１およびｘ
２上に内部信号を生成する。同様に、信号ｄ３およびｄ４も、シュミット・トリ
ガ入力を有する差動増幅器２３０に入力され、ラインｙ１およびｙ２上に内部信
号を生成する。
【００４４】 ラインｘ１、ｘ２、ｙ１、ｙ２上の内部信号は、４つのトランジスタから成る
４つのグループにそれぞれ入力される。これらのトランジスタは共に、ラインｃ
ｌｋ＿ｏｕｔ上に出力クロック信号を発生するように機能する。ラインｘ１およ
びｘ２上の信号は相補的であるので、ラインｘ２上の信号が高のときラインｘ１
上の信号は低となり、その逆も成り立つ。同様に、ラインｙ１およびｙ２上の信
号は相補的であるので、ラインｙ２上の信号が高のときラインｙ１上の信号は低
となり、その逆も成り立つ。したがって、以下の表は、ラインｘ１、ｘ２、ｙ１
およびｙ２上の信号について、可能な全ての論理状態を含む。
【００４５】
【表１】
【００４６】 これらの状態の各々において、クロック発生器２１０は、ラインｃｌｋ＿ｏｕ
ｔ上に特定の出力を発生する。即ち、以下で更に詳しく論ずるが、クロック発生
器２１０は、状態２および状態３において高出力を発生し、状態１および状態４
において低出力を発生する。クロック発生器２１０の動作およびラインｃｌｋ＿
ｏｕｔ上の出力信号の発生について、これより論ずる。他のクロック発生器も同
様に信号を発生するために用いることができる。
【００４７】 トランジスタＴ１およびＴ２は、電圧Ｖおよびラインｃｌｋ＿ｏｕｔ間に直列
に接続されたｐ−型電界効果トランジスタ（ＦＥＴ）である。即ち、トランジス
タＴ１は、そのソースが電圧Ｖに接続され、そのドレインがノードＮ１に接続さ
れ、そのゲートがラインｘ１に接続されている。トランジスタＴ２は、そのソー
スがノードＮ１に接続され、そのドレインがラインｃｌｋ＿ｏｕｔに接続され、
そのゲートがラインＹ２に接続されている。トランジスタＴ１およびＴ２はｐ−
型ＦＥＴであるので、トランジスタＴ１およびＴ２は双方とも、ラインｘ１上の
信号が低であり、ラインｙ２上の信号が低である場合に導通する。したがって、
トランジスタＴ１およびＴ２は状態３において導通し、ラインｃｌｋ＿ｏｕｔ上
の信号出力を状態３において高にする。
【００４８】 同様に、トランジスタＴ３およびＴ４は、電圧Ｖおよびラインｃｌｋ＿ｏｕｔ
間に直列に接続されたｐ−型ＦＥＴである。即ち、トランジスタＴ３は、そのソ
ースが電圧Ｖに接続され、そのドレインがノードＮ２に接続され、そのゲートが
トランジスタＴ２のゲート、したがってラインｙ２に接続されている。トランジ
スタＴ４は、そのソースがノードＮ２に接続され、そのドレインがラインｃｌｋ
＿ｏｕｔに接続され、そのゲートがトランジスタＴ１のゲート、したがってライ
ンｘ１に接続されている。トランジスタＴ３およびＴ４は双方ともｐ−型ＦＥＴ
であるので、ラインｙ２上の信号が低のときトランジスタＴ３は導通し、ライン
ｘ１上の信号が低のときトランジスタＴ４は導通する。このように、トランジス
タＴ３およびＴ４は、トランジスタＴ１およびＴ２が導通するのと同じ条件下で
導通する。したがって、トランジスタＴ３およびＴ４は状態３において導通し、
ラインｃｌｋ＿ｏｕｔ上の信号を状態３において高にする。
【００４９】 図７内に含まれている残りのトランジスタは相互接続され、同様に動作する。
即ち、トランジスタＴ５、Ｔ６、Ｔ７およびＴ８は全てｐ−型ＦＥＴであり、こ
れらの対は、ラインＸ２上の信号が低であり、かつラインＹ１上の信号が低であ
るときに導通する。トランジスタＴ９、Ｔ１０、Ｔ１１およびＴ１２は全てｎ−
型ＦＥＴであり、その直列接続対は、ラインＸ１およびＹ１上の信号が高のとき
に導通する。最後に、トランジスタＴ１３、Ｔ１４、Ｔ１５およびＴ１６は全て
ｎ−型ＦＥＴであり、その直列接続対は、ラインＸ２およびＹ２上の信号が高の
ときに導通する。トランジスタ対が導通する状態を、以下の表に纏めておく。
【００５０】
【表２】
【００５１】 図示のｐ−型ＦＥＴをｎ−型ＦＥＴと交換した場合、およびその逆の場合でも
、回路は適正に動作する。したがって、本発明は、図示の回路には限定されるこ
とはない。
【００５２】 次に、図１０も参照しながら、クロック発生器の動作について説明する。図６
に関して先に論じたように、入力クロック信号ｃｌｋ＿ｉｎは、位相発生器が信
号ｐ１、ｐ２、ｐ３およびｐ４を発生する際に用いられる。信号ｐ１およびｐ２
は遅延された信号ｄ１およびｄ２を形成し、信号ｐ３よびｐ４は遅延されて信号
ｄ３およびｄ４を形成する。先に論じたように、遅延信号は、差動増幅器によっ
て増幅され、信号ｘ１、ｘ２、ｙ１、ｙ２をそれぞれ形成する。
【００５３】 初期状態では、図１０において、信号ｄ１は低（ｘ１＝低）、信号ｄ２は高（
ｘ２＝高）、信号ｄ３は低（ｙ１＝低）、および信号ｄ４は高（ｙ２＝高）とな
っている。これは状態４に対応する。状態４では、トランジスタＴ１３、Ｔ１４
、Ｔ１５およびＴ１６が導通状態にあるので、ラインｃｌｋ＿ｏｕｔは接地に結
合され、その結果ラインｃｌｋ＿ｏｕｔ上に低信号が得られる。
【００５４】 次に、信号ｄ１およびｄ２は、低から高に、そして高から低にそれぞれ変化す
る。したがって、この状態では、信号ｄ１＝高（ｘ１＝高）、信号ｄ２＝低（ｘ
２＝低）、信号ｄ３＝低（ｙ１＝低）、および信号ｄ４＝高（ｙ２＝高）となる
。これは、状態２に対応し、ラインｃｌｋ＿ｏｕｔは電圧Ｖに結合される。
【００５５】 次に、信号ｄ３およびｄ４が低から高に、および高から低にそれぞれ変化する
。したがって、この段階では、信号ｄ１＝高（ｘ１＝高）、信号ｄ２＝低（ｘ２
＝低）、信号ｄ３＝高（ｙ１＝高）、および信号ｄ４＝低（ｙ２＝低）となる。
これは状態１に対応し、ラインｃｌｋ＿ｏｕｔは接地に結合される。
【００５６】 次に、信号ｄ１およびｄ２が高から低に、そして低から高にそれぞれ変化する
。したがって、この段階では、信号ｄ１＝低（ｘ１＝低）、信号ｄ２＝高（ｘ２
＝高）、信号ｄ３＝高（ｙ１＝高）および信号ｄ４＝低（ｙ２＝低）となる。こ
れは状態３に対応し、ラインｃｌｋ＿ｏｕｔは電圧Ｖに結合される。
【００５７】 このように、クロック発生器は、入力遅延信号を出力クロック信号に変換する
ように動作する。立ち上がりエッジは、入力クロック信号の立ち下がりエッジと
は別個に遅延されるので、更に遅延信号のクロック発生器の出力判定に対する寄
与は個別であるので、入力信号の立ち上がりエッジおよび立ち下がりエッジは個
別に遅延される。したがって、出力クロックは、入力クロックと同じデューティ
・サイクルを有することになり、システム・クロック信号ＳＣＬＫの立ち上がり
エッジおよび立ち下がりエッジ双方において高精度に転送することができる。
【００５８】 図８は、遅延線１０６において使用可能な遅延段１１２、１１４の一例を示す
。図８および図９の信号図に示すように、この遅延段１１２、１１４は、入力信
号ｉｎ＿１およびｉｎ＿２を遅延させ、出力信号ｏｕｔ＿１およびｏｕｔ＿２を
形成するように動作する。遅延段１１２、１１４によって生成される遅延は、Ｖ
ｔｈ（Ｎ）およびＶＣ間の差に応じて異なる。これは、調節器１１８によって可
変設定される。この遅延段は当技術分野では公知であるので、その動作の詳細な
説明は省略した。
【００５９】 本発明の第２の実施形態によれば、ＤＬＬの入力および出力の立ち上がりエッ
ジ間の位相差を用いて、ＤＬＬにおける立ち上がりエッジの遅延を調節し、ＤＬ
Ｌの入力および出力の立ち下がりエッジ間の位相差を別個に用いて、ＤＬＬにお
ける立ち下がりエッジの遅延を調節する。ＤＬＬにおける立ち上がりエッジおよ
び立ち下がりエッジの遅延を別々に制御することによって、出力デューティ・サ
イクルを入力デューティ・サイクルに一層精度良く一致させることが可能となり
、更に遅延線段２１２ａ〜ｆ、２１４ａ〜ｆにおける固有の差も補償することが
可能となる。
【００６０】 図示の実施形態では、立ち上がりエッジ位相検出器３０８がＤＬＬの入力に、
その第１の入力３１０において接続され、更にＤＬＬの出力に、その第２の入力
３１２において接続されている。立ち上がりエッジ位相検出器３０８は、ライン
３２６、３３４上で信号を調節器３１８に出力する。立ち上がりエッジ位相検出
器３０８および調節器３１８は、位相検出器１０８および調節器１１８に関して
先に説明したのと同様に動作し、出力として、ＶＣｕｐを与える。図１２に示す
ように、電圧ＶＣｕｐは遅延段の第１の直列接続２１２ａ〜ｆに入力され、遅延
段の第１の直列接続２１２ａ〜ｆを通過する立ち上がりエッジｐ１、ｐ２を示す
信号に生ずる遅延を制御する。
【００６１】 立ち下がりエッジ位相検出器４０８が、ＤＬＬの入力に、その第１の入力４１
０において接続され、更にＤＬＬの出力に、その第２の入力４１２において接続
されている。立ち下がりエッジ位相検出器４０８は、ライン４２６、４３４上で
信号を調節器４１８に出力する。立ち下がりエッジ位相検出器４０８および調節
器４１８は、位相検出器４０８および調節器４１８に関して先に説明したのと同
様に動作し、出力としてＶＣｄｏｗｎを与える。図１２に示すように、電圧ＶＣ
ｄｏｗｎは、遅延段の第２の直列接続２１４ａ〜ｆに入力され、遅延段の第２の
直列接続２１４ａ〜ｆを通過する立ち下がりエッジｐ３、ｐ４を示す信号に生ず
る遅延を制御する。
【００６２】 図１２は、遅延線の一例５０６を示す。図１２の遅延線５０６と図６における
遅延線１０６との唯一の相違は、図１２の遅延線５０６は、遅延段の第１の直列
接続２０６および遅延段の第２の直列接続２０８毎に別個の電圧を受け取るよう
に構成されていることにある。遅延段２０６、２０８の各々に入力される別個の
電圧を動作可能にする（イネーブルする：ｅｎａｂｌｉｎｇ）ことによって、立
ち上がりエッジおよび立ち下がりエッジ双方に対して独立して遅延を調節するこ
とが可能となる。これは、特に、遅延段２０６、２０８における些細な差であっ
ても出力デューティ・サイクルに大きく影響し得る高速クロック・レートには有
利である。
【００６３】 尚、本発明の精神および範囲内において、図面に示し明細書に記載した実施形
態に対して種々の変更および修正が可能であることは理解されよう。例えば、図
示の実施形態では、単一位相検出器および調節器を用いて遅延段２１２ａ〜ｆお
よび２１４ａ〜ｆの双方の直列接続２０６、２０８を調節した。これらの直列接
続２０６、２０８は、望ましければ、入力クロック信号の立ち上がりエッジおよ
び立ち下がりエッジ双方を個別に遅延させる遅延線の機能を高めるために、個別
に調節することも可能である。したがって、前述の説明に含まれ添付図面に示し
た事項は全て、限定的な意味ではなく例示として解釈することを意図するもので
ある。本発明は、特許請求の範囲およびその均等物における規定にのみ限定され
ることとする。
【図面の簡単な説明】
【図１】 システム・バスを通じてメモリおよび構成部品に接続されているＣＰＵを示す
、コンピュータ・システムの機能ブロック図である。
【図２】 図１のＣＰＵが用いるＩ／Ｏポートの機能ブロック図である。
【図３】 図２のＩ／Ｏポートにおいて用いるディジタル遅延ロック・ループの機能ブロ
ック図である。
【図４】 クロック信号の図である。
【図５】 本発明の第１実施形態による、図１のＣＰＵにおいて用いるディジタル遅延ロ
ック・ループの機能ブロック図である。
【図６】 図５のディジタル遅延ロック・ループの遅延エレメントの機能ブロック図であ
る。
【図７】 図６の遅延エレメントにおいて用いるクロック発生器の概略回路図である。
【図８】 図６の遅延エレメントにおいて用いる遅延段の概略回路図である。
【図９】 図８の遅延段における信号のタイミング図である。
【図１０】 図６の遅延エレメントにおける信号を示すタイミング図である。
【図１１】 本発明の第２の実施形態による、図１のＣＰＵにおいて用いるディジタル遅延
ロック・ループの機能ブロック図である。
【図１２】 図１１のディジタル遅延ロック・ループの遅延エレメントの機能ブロック図で
ある。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B077 AA17 FF11 GG14 GG15 GG16 GG33 5J001 AA05 AA11 BB14 BB20 CC03 DD01 DD06 【要約の続き】 せるように構成されたディジタル遅延ロック・ループと を有する。ディジタル遅延ロック・ループ（ＤＬＬ） は、システム・クロック信号を受け取り、システム・ク ロック信号の立ち上がりエッジを示す立ち上がりエッジ 信号を発生し、システム・クロック信号の立ち下がりエ ッジを示す立ち下がりエッジ信号を発生するように構成 された位相発生器を含む。また、ＤＬＬは、立ち上がり エッジ信号を遅延させるように構成された第１の直列遅 延段と、立ち下がりエッジ信号を遅延させるように構成 された第２の直列遅延段と、遅延立ち上がりエッジ信号 および遅延立ち下がりエッジ信号から内部クロック信号 を発生するように構成されたクロック発生器とを含むこ ともできる。また、中間信号を発生するように構成され た１つ以上の第２のクロック発生器を含ませることも可 能である。これら第２のクロック発生器からの中間信号 は、第１の直列遅延段が立ち上がりまたは立ち下がりエ ッジ信号を過剰量遅延しているか否かについて判定する ために用いられる。

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 ＣＰＵ用Ｉ／Ｏポートであって、 システム・クロック信号を受け取るように構成された入力ポートと、 内部クロックの立ち上がりエッジを前記受け取ったシステム・クロック信号の
    立ち上がりエッジと同期させるように構成され、かつ前記内部クロック信号の立
    ち下がりエッジを前記受け取ったシステム・クロック信号の立ち下がりエッジと
    同期させるように構成されているディジタル遅延ロック・ループと、 を備えるＣＰＵ用Ｉ／Ｏポート。
  2. 【請求項２】 請求項１記載のＩ／Ｏポートにおいて、前記ディジタル遅延
    ロック・ループが、 前記システム・クロック信号を受け取り、前記システム・クロック信号の立ち
    上がりエッジを示す立ち上がりエッジ信号を発生し、前記システム・クロック信
    号の立ち下がりエッジを示す立ち下がりエッジ信号を発生するように構成された
    位相発生器と、 前記立ち上がりエッジ信号を遅延させるように構成された第１の直列遅延段と
    、 前記立ち下がりエッジ信号を遅延させるように構成された第２のの直列遅延段
    と、 前記遅延した立ち上がりエッジ信号および遅延した立ち下がりエッジから、前
    記内部クロック信号を発生するように構成された信号発生器と、 を備えるＩ／Ｏポート。
  3. 【請求項３】 請求項２記載のＩ／Ｏポートにおいて、前記ディジタル遅延
    ロック・ループが、更に、 前記第１の直列遅延段が前記立ち上がりエッジ信号を過剰量遅延させているか
    否かについて判定を行なうために使用可能な中間信号を発生するように構成され
    た第２のクロック発生器を備えることを特徴とするＩ／Ｏポート。
  4. 【請求項４】 請求項２記載のＩ／Ｏポートであって、更に、 前記内部クロック信号の１つのエッジと前記受け取ったクロック信号の同じエ
    ッジとの間の位相差を検出し、出力信号を出力するように構成された位相検出器
    と、 前記位相検出器からの出力信号を受け取り、制御信号を調節することによって
    、前記第１の直列遅延段および前記第２の直列遅延段の少なくとも一方において
    信号に生ずる遅延量を調節するように構成された調節器と、 を備えるＩ／Ｏポート。
  5. 【請求項５】 請求項２記載のＩ／Ｏポートにおいて、前記ディジタル遅延
    ロック・ループが、更に、 前記第１および第２の直列遅延段の少なくとも一方が、前記各立ち上がりエッ
    ジ信号または立ち下がりエッジ信号を過剰量遅延させているか否かについて判定
    を行なうために使用可能な中間信号を発生するように構成された複数の第２のク
    ロック発生器を備えるＩ／Ｏポート。
  6. 【請求項６】 請求項１記載のＩ／Ｏポートにおいて、前記位相発生器が、
    前記システム・クロック信号の立ち上がりエッジを示す１対の立ち上がりエッジ
    信号を発生し、更に前記システム・クロック信号の立ち下がりエッジを示す１対
    の立ち下がりエッジ信号を発生するように構成されているＩ／Ｏポート。
  7. 【請求項７】 請求項６記載のＩ／Ｏポートにおいて、前記１対の立ち上が
    りエッジは相補的であり、前記１対の立ち下がりエッジは相補的であるＩ／Ｏポ
    ート。
  8. 【請求項８】 請求項２記載のＩ／Ｏポートにおいて、前記クロック発生器
    が、 ４組のトランジスタを備え、前記組の各々の各トランジスタが、前記立ち上が
    りエッジ信号または立ち下がりエッジ信号の少なくとも１つによって制御可能で
    あるＩ／Ｏポート。
  9. 【請求項９】 請求項２記載のＩ／Ｏポートであって、更に、 前記内部クロック信号の立ち上がりエッジと前記受け取ったクロック信号の立
    ち上がりエッジとの間の位相差を検出し、第１の出力信号を出力するように構成
    された第１の位相検出器と、 前記第１の位相検出器から前記第１の出力信号を受け取り、第１の制御信号を
    調節することによって、前記第１の直列遅延段において信号に生ずる遅延量を調
    節するように構成された第１のエッジ調節器と、 前記内部クロック信号の立ち下がりエッジと前記受け取ったクロック信号の立
    ち下がりエッジとの間の位相差を検出し、第２の出力信号を出力するように構成
    された第２の位相検出器と、 前記第２の位相検出器から前記第２の出力信号を受け取り、第２の制御信号を
    調節することにより、前記第２の直列遅延段において信号に生ずる遅延量を調節
    するように構成された第２のエッジ調節器と、 を備えるＩ／Ｏポート。
  10. 【請求項１０】 ＣＰＵであって、 システム・クロックの立ち上がりエッジおよび立ち下がりエッジ上でデータを
    受信および送信するように構成されたＩ／Ｏポートであって、該Ｉ／Ｏポートが
    、内部クロックの立ち上がりエッジを、前記システム・クロックの立ち上がりエ
    ッジと同期させ、かつ前記内部クロックの立ち下がりエッジを前記システム・ク
    ロックの立ち下がりエッジと同期させるように構成された回路を有する、 ＣＰＵ。
  11. 【請求項１１】 請求項１０記載のＣＰＵにおいて、前記Ｉ／Ｏポートが、 システム・クロック信号を受け取るように構成された入力ポートと、 内部クロックの立ち上がりエッジを前記受け取ったシステム・クロック信号の
    立ち上がりエッジと同期させるように構成され、かつ前記内部クロック信号の立
    ち下がりエッジを前記受け取ったシステム・クロック信号の立ち下がりエッジと
    同期させるように構成されているディジタル遅延ロック・ループと、 を備えるＣＰＵ。
  12. 【請求項１２】 請求項１１記載のＣＰＵにおいて、前記ディジタル遅延ロ
    ック・ループが、位相比較器、調節器、および遅延を備えるＣＰＵ。
  13. 【請求項１３】 請求項１２記載のＣＰＵにおいて、前記遅延が、入力波形
    の立ち上がりエッジを第１の所定量だけ遅延させるように構成された第１の直列
    遅延段と、前記入力波形の立ち下がりエッジを第２の所定量だけ遅延させるよう
    に構成された第２の直列遅延段とを備えるＣＰＵ。
  14. 【請求項１４】 請求項１３記載のＣＰＵにおいて、前記第１の所定量が前
    記第２の所定量と等しいＣＰＵ。
  15. 【請求項１５】 請求項１３記載のＣＰＵにおいて、前記位相比較器が、 前記内部クロック信号の１つのエッジと前記受け取ったクロック信号の同じエ
    ッジとの間の位相差を検出し、出力信号を出力するように構成された位相検出器
    と、 前記位相検出器からの出力信号を受け取り、制御信号を調節することによって
    、前記第１の直列遅延段および前記第２の直列遅延段の少なくとも一方において
    信号に生ずる遅延量を調節するように構成された調節器と、 を備えるＣＰＵ。
  16. 【請求項１６】 請求項１３記載のＣＰＵにおいて、前記位相比較器が、 前記内部クロック信号の立ち上がりエッジと前記受け取ったクロック信号の立
    ち上がりエッジとの間の位相差を検出し、第１の出力信号を出力するように構成
    された第１の位相検出器と、 前記第１の位相検出器から前記第１の出力信号を受け取り、第１の制御信号を
    調節することによって、前記第１の直列遅延段において信号に生ずる遅延量を調
    節するように構成された第１のエッジ調節器と、 前記内部クロック信号の立ち下がりエッジと前記受け取ったクロック信号の立
    ち下がりエッジとの間の位相差を検出し、第２の出力信号を出力するように構成
    された第２の位相検出器と、 前記第２の位相検出器から前記第２の出力信号を受け取り、第２の制御信号を
    調節することにより、前記第２の直列遅延段において信号に生ずる遅延量を調節
    するように構成された第２のエッジ調節器と、 を備えるＣＰＵ。
  17. 【請求項１７】 請求項１５記載のＣＰＵにおいて、前記調節器が、出力ラ
    イン上の電圧を上昇させるように構成されたアキュミュレータと、前記出力ライ
    ン上の電圧を低下させるように構成されたアッテネータとを備えることによって
    、前記遅延段において信号に生ずる遅延量を調節するＣＰＵ。
  18. 【請求項１８】 請求項１６記載のＣＰＵにおいて、前記第１の調節器が、
    第１の出力ライン上の第１の電圧を上昇させることによって、前記第１の直列遅
    延段において信号に生ずる遅延量を調節するように構成された第１のアキュミュ
    レータを備え、 前記第２の調節器が、第２の出力ライン上の第２の電圧を上昇させることによ
    って、前記第２の直列遅延段において信号に生ずる遅延量を調節するように構成
    された第２のアキュミュレータを備える、ＣＰＵ。
  19. 【請求項１９】 入力デューティ・サイクルと一致する出力デューティ・サ
    イクルを有するディジタル遅延ロック・ループであって、 前記入力デューティ・サイクルを示す信号を発生する位相発生器と、 前記発生した信号を遅延させる少なくとも１つの遅延線と、 前記入力デューティ・サイクルに一致する前記出力デューティ・サイクルを有
    する出力を発生するクロック発生器と、 を備えるディジタル遅延ロック・ループ。
  20. 【請求項２０】 信号遅延方法であって、 前記信号の立ち上がりエッジを遅延させて、出力信号の立ち上がりエッジを形
    成するステップと、 前記信号の立ち下がりエッジを遅延させて、前記出力信号の立ち下がりエッジ
    を形成するステップと、 から成る信号遅延方法。
  21. 【請求項２１】 データ転送の同期化方法であって、 入力クロック信号を受け取るステップと、 前記入力クロック信号の立ち上がりエッジを検出するステップと、 前記入力クロック信号の立ち上がりエッジを遅延させ、出力クロック信号の立
    ち上がりエッジを形成するステップと、 前記入クロック信号の立ち下がりエッジを検出するステップと、 前記入力クロック信号の立ち下がりエッジを遅延させ、前記出力クロック信号
    の立ち下がりエッジを形成するステップと、 から成る同期化方法。
JP2001507208A 1999-06-29 2000-05-10 出力デューティ・サイクルが入力デューティ・サイクルと一致するディジタル遅延ロック・ループ Pending JP2003503797A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US34285399A 1999-06-29 1999-06-29
US09/342,853 1999-06-29
PCT/US2000/012690 WO2001001266A1 (en) 1999-06-29 2000-05-10 Digital delay locked loop with output duty cycle matching input duty cycle

Publications (1)

Publication Number Publication Date
JP2003503797A true JP2003503797A (ja) 2003-01-28

Family

ID=23343555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001507208A Pending JP2003503797A (ja) 1999-06-29 2000-05-10 出力デューティ・サイクルが入力デューティ・サイクルと一致するディジタル遅延ロック・ループ

Country Status (3)

Country Link
EP (1) EP1105808A1 (ja)
JP (1) JP2003503797A (ja)
WO (1) WO2001001266A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477808B1 (ko) 2002-05-21 2005-03-21 주식회사 하이닉스반도체 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법
KR100685604B1 (ko) 2005-06-22 2007-02-22 주식회사 하이닉스반도체 지터 성분이 감소된 내부 클럭 신호를 발생하는 ｄｌｌ
DE102006051284B4 (de) * 2005-10-26 2011-06-16 Samsung Electronics Co., Ltd., Suwon Tastverhältniskorrekturschaltkreis, integrierter Schaltkreis, Phasenregelkreisschaltung, Verzögerungsregelkreisschaltung, Speicherbauelement und Verfahren zum Erzeugen eines Taktsignals
KR102540232B1 (ko) * 2017-12-21 2023-06-02 삼성전자주식회사 디지털 측정 회로 및 이를 이용한 메모리 시스템
CN112698683A (zh) * 2020-12-28 2021-04-23 深圳市合信自动化技术有限公司 一种可配置总线解决传输延时数据出错的方法、装置及plc

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2830735B2 (ja) * 1994-04-19 1998-12-02 日本電気株式会社 位相同期型タイミング発生回路
US5815016A (en) * 1994-09-02 1998-09-29 Xilinx, Inc. Phase-locked delay loop for clock correction
US5712884A (en) * 1995-03-31 1998-01-27 Samsung Electronics Co., Ltd. Data receiving method and circuit of digital communication system
US5828257A (en) * 1995-09-08 1998-10-27 International Business Machines Corporation Precision time interval division with digital phase delay lines

Also Published As

Publication number Publication date
WO2001001266A1 (en) 2001-01-04
WO2001001266A8 (en) 2001-08-09
WO2001001266A9 (en) 2001-07-05
EP1105808A1 (en) 2001-06-13

Similar Documents

Publication Publication Date Title
US6470060B1 (en) Method and apparatus for generating a phase dependent control signal
US7622969B2 (en) Methods, devices, and systems for a delay locked loop having a frequency divided feedback clock
KR100625128B1 (ko) 버퍼 메모리 시스템에서 신뢰성있는 전송을 제공하기 위한 시스템 및 방법
KR100507877B1 (ko) 면적 축소용 알디엘엘 회로
US6265918B1 (en) Clock signal processing circuit and semiconductor device in which a clock signal is processed in improved method
US8595541B2 (en) Data processing modules requiring different average clock frequencies having a common clock and a clock gating circuit for deleting clock pulses applied to the modules at times consistent with data sourcing and sinking capabilities
US6504790B1 (en) Configurable DDR write-channel phase advance and delay capability
JP2005135567A (ja) ディレイロックループ及びそのクロック生成方法
GB2445260A (en) Modular memory controller clocking architecture
US5777500A (en) Multiple clock source generation with independently adjustable duty cycles
KR102148806B1 (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
US6963991B2 (en) Synchronizing and aligning differing clock domains
US20080303570A1 (en) Method and apparatus for synchronous clock distribution to a plurality of destinations
JP2003503797A (ja) 出力デューティ・サイクルが入力デューティ・サイクルと一致するディジタル遅延ロック・ループ
US7719921B2 (en) Duty detection circuit, DLL circuit using the same, semiconductor memory circuit, and data processing system
KR100520657B1 (ko) 지연 고정 루프 회로에 적용되는 위상 비교기
TWI806487B (zh) 信號同步系統
US6640277B1 (en) Input staging logic for latching source synchronous data
US6832327B1 (en) Apparatus and method for providing an external clock from a circuit in sleep mode in a processor-based system
JP2000048569A (ja) クロック同期メモリ
US7230462B2 (en) Clock signal synchronizing device, and clock signal synchronizing method
US6771669B1 (en) Method and apparatus for remote memory clock synchronization for optimized leadoff performance
KR20070057467A (ko) 지연동기루프의 복사 지연 장치 및 방법
JP3521275B2 (ja) 位相合わせ装置
JPS62100824A (ja) ＬＳｉのクロツク位相制御装置