KR19990005986A - 주파수 증폭기를 이용한 고속 클럭 시스템 - Google Patents

주파수 증폭기를 이용한 고속 클럭 시스템 Download PDF

Info

Publication number
KR19990005986A
KR19990005986A KR1019970030208A KR19970030208A KR19990005986A KR 19990005986 A KR19990005986 A KR 19990005986A KR 1019970030208 A KR1019970030208 A KR 1019970030208A KR 19970030208 A KR19970030208 A KR 19970030208A KR 19990005986 A KR19990005986 A KR 19990005986A
Authority
KR
South Korea
Prior art keywords
clock
frequency
high speed
frequency amplifier
external
Prior art date
Application number
KR1019970030208A
Other languages
English (en)
Inventor
나광진
조성익
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970030208A priority Critical patent/KR19990005986A/ko
Priority to US09/104,987 priority patent/US6157238A/en
Publication of KR19990005986A publication Critical patent/KR19990005986A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 낮은 주파수의 외부 클럭원으로부터의 신호를 이용하여 내부에서 고속 클럭으로 변환하여 사용함으로써 클럭버퍼에서의 전원소모를 줄일 수 있도록 한 고속 클럭 발생장치를 제공하기 위한 것이다.
이를 위해 본 발명은, f/2 주파수 클럭을 갖는 외부클럭원과, 상기 외부클럭원으로부터의 주파수 클럭을 소정 배수로 증폭시키는 주파수 증폭기를 갖추고서 상기 외부클럭원으로부터의 주파수 클럭에 동기되어 동작하는 복수의 램버스 디램 및 콘트롤러로 구성됨으로써, 클럭 버퍼에 의한 전력소모를 줄이게 되고, 보드 레벨에서 디바이스 핀에 의한 고주파 노이즈발생을 줄여 고성능의 시스템 디자인이 가능하다.

Description

주파수 증폭기를 이용한 고속 클럭 시스템
본 발명은 주파수 증폭기를 이용한 고속 클럭 시스템에 관한 것으로, 보다 상세하게는 외부로부터 저속의 클럭을 입력받아 내부에서 고속의 클럭을 생성하도록 된 주파수 증폭기를 이용함으로써 외부에 고속의 클럭을 사용하여 동작되는 시스템과 동일한 동작을 수행하도록 된 고속 클럭 시스템에 관한 것이다.
종래의 시스템은 대부분 디바이스 외부에 존재하는 고속 클럭원(clock source)으로부터 클럭을 디바이스 내부로 전달한다.
그에 따라, 디바이스내에 설치된 클럭버퍼는 외부로부터 전달되는 이 고속 클럭의 풀스윙(full swing)을 위해 많은 전력을 소모하게 된다. 또한, 디바이스의 클럭패드(또는 클럭핀)에서는 고주파 노이즈를 발생하므로 이에 대한 대책이 쉽지 않다.
한편, 보드 레벨에서 살펴보면 클럭 속도가 높아지면서 클럭의 스윙폭을 줄인다거나, 기준전압을 사용하는 등 다양한 클럭 스킴(clock scheme)을 사용하고 있지만, 이는 높은 보드 디자인 기술과 비용을 요구하게 된다.
도 1에 도시된 일반적인 램버스 디램(Rambus DRAM)의 서브 시스템을 예로 들어 설명하면, 종래의 램버스 디램 서브 시스템은 f의 주파수를 갖는 외부클럭원(10)과, 이 클럭에 동기되어 동작하는 복수의 램버스 디램(20∼30)과 콘트롤러(40)로 구성된다.
여기서, 각각의 램버스 디램(20∼30)과 콘트롤러(40)는 입력된 Txclk, Rxclk와 내부동작 클럭인 TCK, RCK의 동기 및 50% 듀티를 보정하기 위해 DLL(Delay Locked Loop) 회로부(45∼55, 65)를 내장하게 된다.
상기 Txclk 및 Rxclk는 수백 MHz대의 고속 클럭으로 안정된 클럭처리를 위해 풀스윙 전압레벨을 작게 하는 특별한 클럭규격을 사용하고 있다. 이는 보드 디자인의 어려움을 불러 일으키게 된다.
그리고, 디바이스내에서는 작은 스윙폭을 갖는 고속 클럭을 입력받아 전원전압에 풀스윙하는 클럭으로 변환시키기 위해 상기 DLL회로부(45∼55, 65)내에 클럭 증폭기를 가지고 있어 많은 전력소모를 감수하게 된다.
따라서 본 발명은 상술한 종래의 문제점을 해결하기 위해 이루어진 것으로, 낮은 주파수의 외부 클럭원으로부터의 신호를 이용하여 내부에서 고속 클럭으로 변환하여 사용함으로써 클럭버퍼에서의 전원소모를 줄일 수 있도록 한 주파수 증폭기를 이용한 고속 클럭 시스템을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따르면, 외부클럭원으로부터의 일정 주파수 클럭을 소정 배수로 증폭시키는 주파수 증폭기와, 이 주파수 증폭기에 의해 증폭되어 출력되는 내부클럭의 위상을 동기시키는 클럭보정회로를 갖추고서, 상기 증폭된 내부클럭에 동기되어 동작하는 다수의 디바이스로 구성된 주파수 증폭기를 이용한 고속 클럭 시스템이 제공된다.
도 1은 일반적인 램버스 디램의 서브 시스템을 설명하는 도면,
도 2는 본 발명의 실시예에 따른 주파수 증폭기를 이용한 고속 클럭 시스템의 구성도,
도 3은 도 2에 도시된 2배 주파수 증폭기의 내부 구성을 나타낸 블럭구성도이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 외부클럭원, 20, 30 : 램버스 디램, 40 : 콘트롤러, 45, 55, 65 : DLL회로부, 70 : 외부클럭원, 80, 90 : 램버스 디램, 100 : 콘트롤러, 110, 120, 130 : 주파수 증폭기
이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.
먼저, 본 발명의 실시예에서 다수의 디바이스는 램버스 디램 및 콘트롤러로 설정하고 설명한다.
본 발명의 실시예에 따른 주파수 증폭기를 이용한 고속 클럭 시스템은 도 2에 도시된 바와 같이, f/2 주파수 클럭을 갖는 외부클럭원(70)과, 이 외부클럭원(70)으로부터의 주파수 클럭을 f주파수 클럭으로 증폭시키는 주파수 증폭기(110∼120, 130)를 갖추고서 상기 외부클럭원(70)으로부터의 주파수 클럭에 동기되어 동작하는 복수의 램버스 디램(80∼90) 및 콘트롤러(100)로 구성된다.
여기서, 상기 각각의 주파수 증폭기(110∼120, 130)는 상기 외부클럭원(70)으로부터의 f/2 주파수 클럭을 2배로 배가시켜 출력시키게 되는데, 그 각각의 주파수 증폭기(110∼120, 130)는 도 3에 도시된 바와 같이 구성된다.
즉, 상기 각각의 주파수 증폭기(110∼120, 130)는 상기 f/2 주파수 클럭을 입력받아 위상 지연된 주파수 클럭을 발생시키는 지연단(140)과, 상기 외부클럭원(70)으로부터의 f/2주파수 클럽 및 상기 지연단(140)을 거쳐 위상 지연된 f/2 주파수 클럭을 입력받아 논리처리하여 f주파수의 클럭을 출력하는 논리소자(142)로서의 익스크루시브 오어게이트와, 후술하는 듀티 교정기(146)로부터 듀티 에러에 비례한 전압을 입력받아 상기 논리소자(142)로부터의 주파수 클럭(즉, f 주파수 클럭)에 대한 듀티비를 50%로 조정하는 버퍼(144) 및, 피드백되는 내부 클럭(즉, 상기 버퍼(144)에서 출력되는 주파수 클럭)의 듀티비를 측정한 후 그 차이에 따라 보상전압을 상기 버퍼(144)로 인가하는 듀티 교정기(146)로 구성된다.
그리고, 상기 복수의 램버스 디램(80∼90) 및 콘트롤러(100)내에는 DLL회로부가 갖추어지는데, 그 DLL회로부는 종래의 DLL회로부와 동일한 구성으로 되어 있다.
한편, 상기 듀티 교정기(146)는 램버스 디램(80∼90)내의 DLL회로부(45∼55)에서 사용된 듀티 교정회로(도시생략)를 사용하여 구현가능하다.
이어, 상기와 같이 구성된 본 발명의 실시예에 따른 고속 클럭 발생장치의 동작에 대해 설명하면 다음과 같다.
먼저, 외부클럭원(70)에서 발생된 f/2 주파수 클럭이 각각의 램버스 디램(80∼90) 및 콘트롤러(100)에 인가되면 내부의 주파수 증폭기(110∼120, 130)에 의해 동작클럭인 f주파수의 클럭으로 배가된다.
상기 배가된 클럭은 상기 각각의 주파수 증폭기(110∼120, 130)의 후단에 설치된 DLL회로부(45∼55, 65)로 인가되어 외부 f/2 주파수의 Txclk, Rxclk에 내부동작 클럭인 f주파수의 TCK, RCK를 정확히 동기화시키고, 상기 주파수 증폭기(110∼120, 130) 및 DLL회로부(45∼55, 65)에 의해 50%듀티비를 갖는 클럭을 생성하게 된다.
따라서, 외부에서 f/2 주파수 클럭이 입력되는 모든 디바이스(즉, 램버스 디램(80∼90) 및 콘트롤러(100))는 내부적으로 f주파수 클럭에 동기화되어 동작하게 된다.
그러므로, 상술한 본 발명의 실시예에 따른 고속 클럭 시스템은 f/2 주파수의 외부클럭원을 가지고, 모든 디바이스가 외부의 f주파수 클럭에 동기되어 동작하는 종래의 시스템과 동일한 동작을 하게 되는 것이다.
이상 설명한 바와 같은 본 발명에 의하면, 저속 클럭원을 가지고 디바이스내에서 고속 클럭동작을 시킴으로써 클럭 버퍼에 의한 전력소모를 줄이게 되고, 보드레벨에서 디바이스 핀에 의한 고주파 노이즈발생을 줄여 고성능의 시스템 디자인이 가능하다.
또한, 디바이스 외부에서 저속 클럭원을 사용하므로 보드 디자인시 고속 클럭을 위한 특별한 클럭스킴(clock scheme)이 필요하지 않고, 고주파 노이즈에 대한 위험이 줄어 보드 디자인이 수월하며 보드 PCB작업시 비용절감의 효과를 볼 수 있게 된다.
한편 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있는 것이다. 예컨대, 본 발명의 실시예에서는 주파수 증폭기를 1개를 이용하였으나, 여러개의 주파수 증폭기를 사용하면 더욱 낮은 주파수 클럭원으로도 동작가능하게 된다.
또한, 본 발명의 실시예는 상술한 램버스 디램의 서브 시스템과 같은 고속 클럭을 사용하는 메모리 서브 시스템 뿐만 아니라 고속 클럭이 사용되는 디바이스를 갖는 모든 시스템에서 효과적이면서 경제적으로 사용가능하다.

Claims (3)

  1. 외부클럭원으로부터의 일정 주파수 클럭을 소정 배수로 증폭시키는 주파수 증폭기와,
    상기 주파수 증폭기에 의해 증폭되어 출력되는 내부클럭의 위상을 동기시키는 클럭정보회로를 갖추고서,
    상기 증폭된 내부클럭에 동기되어 동작하는 다수의 디바이스로 구성된 것을 특징으로 하는 주파수 증폭기를 이용한 고속 클럭 스시템.
  2. 제 1항에 있어서, 상기 각각의 주파수 증폭기는 상기 외부클럭원으로부터의 일정 주파수 클럭을 2배 증폭시켜 출력하는 것을 특징으로 하는 주파수 증폭기를 이용한 고속 클럭 시스템.
  3. 제 2항에 있어서, 상기 각각의 주파수 증폭기는 상기 f/2 주파수 클럭을 입력받아 위상 지연된 f/2 주파수 클럭을 발생시키는 지연단과, 상기 f/2 주파수 클럭 및 상기 지연단으로부터의 위상 지연된 f/2 주파수 클럭을 입력받아 f주파수의 클럭을 출력하는 익스크루시브 오어 게이트와, 상기 익스크루시브 오어 게이트로부터의 f주파수 클럭을 버퍼링하는 버퍼 및, 상기 버퍼에서 출력되는 f주파수 클럭에 대한 듀티비를 교정하는 듀티 교정기로 구성된 것을 특징으로 하는 주파수 증폭기를 이용한 고속 클럭 시스템.
KR1019970030208A 1997-06-30 1997-06-30 주파수 증폭기를 이용한 고속 클럭 시스템 KR19990005986A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970030208A KR19990005986A (ko) 1997-06-30 1997-06-30 주파수 증폭기를 이용한 고속 클럭 시스템
US09/104,987 US6157238A (en) 1997-06-30 1998-06-26 Clock system of a semiconductor memory device employing a frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030208A KR19990005986A (ko) 1997-06-30 1997-06-30 주파수 증폭기를 이용한 고속 클럭 시스템

Publications (1)

Publication Number Publication Date
KR19990005986A true KR19990005986A (ko) 1999-01-25

Family

ID=19512970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030208A KR19990005986A (ko) 1997-06-30 1997-06-30 주파수 증폭기를 이용한 고속 클럭 시스템

Country Status (2)

Country Link
US (1) US6157238A (ko)
KR (1) KR19990005986A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001048922A1 (en) * 1999-12-28 2001-07-05 Mellanox Technologies Ltd. Duty cycle adapter
US6564335B1 (en) * 2000-03-31 2003-05-13 Intel Corporation Cross chip transfer mechanism for a memory repeater chip in a Dram memory system
JP3498069B2 (ja) * 2000-04-27 2004-02-16 Ｎｅｃエレクトロニクス株式会社 クロック制御回路および方法
US6832325B2 (en) * 2000-12-29 2004-12-14 Intel Corporation Device on a source synchronous bus sending data in quadrature phase relationship and receiving data in phase with the bus clock signal
JP2002304886A (ja) 2001-04-06 2002-10-18 Nec Corp 半導体記憶装置
KR100399941B1 (ko) 2001-06-30 2003-09-29 주식회사 하이닉스반도체 디디알 에스디램의 레지스터 제어 지연고정루프
KR100477808B1 (ko) * 2002-05-21 2005-03-21 주식회사 하이닉스반도체 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법
US20070238434A1 (en) * 2006-03-30 2007-10-11 Nasser Kurd Clock modulation circuits with time averaging

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009965B1 (ko) * 1994-04-14 1996-07-25 금성일렉트론 주식회사 주파수 배수 회로
US5565816A (en) * 1995-08-18 1996-10-15 International Business Machines Corporation Clock distribution network
US5666322A (en) * 1995-09-21 1997-09-09 Nec Electronics, Inc. Phase-locked loop timing controller in an integrated circuit memory

Also Published As

Publication number Publication date
US6157238A (en) 2000-12-05

Similar Documents

Publication Publication Date Title
US6496445B2 (en) Semiconductor memory device having altered clock frequency for address and/or command signals, and memory module and system having the same
US6169434B1 (en) Conversion circuit with duty cycle correction for small swing signals, and associated method
US7602653B2 (en) Multimode data buffer and method for controlling propagation delay time
US8208595B2 (en) Apparatus for data recovery in a synchronous chip-to-chip system
US7671651B2 (en) Duty cycle correction circuit of delay locked loop and delay locked loop having the duty cycle correction circuit
US20070121389A1 (en) Memory interface to bridge memory buses
US20080285375A1 (en) Semiconductor device, module including the semiconductor device, and system including the module
KR20000006028A (ko) 2배데이터속도타이밍을위한클록대기보상회로
US6630855B2 (en) Clock distribution phase alignment technique
JP2008109663A (ja) 遅延同期ループ回路
KR100518575B1 (ko) 지연동기루프의 듀티 사이클 보정회로 및 이를 구비하는지연동기루프
KR100331909B1 (ko) 데이터 입/출력 회로 및 이 회로를 사용한 인터페이스시스템
US6832325B2 (en) Device on a source synchronous bus sending data in quadrature phase relationship and receiving data in phase with the bus clock signal
US7881148B2 (en) Semiconductor memory device
KR19990005986A (ko) 주파수 증폭기를 이용한 고속 클럭 시스템
KR20050061123A (ko) Ｄｄｒ ｓｄｒａｍ 콘트롤러의 데이터 제어회로
KR100560644B1 (ko) 클럭 동기회로를 구비하는 집적회로장치
US6917561B2 (en) Memory controller and method of aligning write data to a memory device
US6618457B1 (en) Apparatus and method for receiving external data signal to generate internal data signal
KR100520657B1 (ko) 지연 고정 루프 회로에 적용되는 위상 비교기
KR19990014268A (ko) 반도체 메모리 장치
KR100728556B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
JP2927273B2 (ja) クロックスキュー補正回路
KR100608382B1 (ko) 출력 인에이블 신호 생성회로
KR20030041769A (ko) 제어 및 어드레스 클럭 비분배형 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application