JP2003216104A - 発光装置及び電子機器 - Google Patents

発光装置及び電子機器

Info

Publication number
JP2003216104A
JP2003216104A JP2002269705A JP2002269705A JP2003216104A JP 2003216104 A JP2003216104 A JP 2003216104A JP 2002269705 A JP2002269705 A JP 2002269705A JP 2002269705 A JP2002269705 A JP 2002269705A JP 2003216104 A JP2003216104 A JP 2003216104A
Authority
JP
Japan
Prior art keywords
transistor
terminal
light emitting
voltage
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002269705A
Other languages
English (en)
Other versions
JP3810725B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Mai Akiba
麻衣 秋葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002269705A priority Critical patent/JP3810725B2/ja
Publication of JP2003216104A publication Critical patent/JP2003216104A/ja
Application granted granted Critical
Publication of JP3810725B2 publication Critical patent/JP3810725B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/874—Passivation; Containers; Encapsulations including getter material or desiccant
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114—Poly-phenylenevinylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/321—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3]
    • H10K85/324—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3] comprising aluminium, e.g. Alq3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H10K85/342—Transition metal complexes, e.g. Ru(II)polypyridine complexes comprising iridium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H10K85/346—Transition metal complexes, e.g. Ru(II)polypyridine complexes comprising platinum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6574—Polycyclic condensed heteroaromatic hydrocarbons comprising only oxygen in the heteroaromatic polycondensed ring system, e.g. cumarine dyes

Abstract

(57)【要約】 【課題】 発光素子に供給される電流を制御するＴＦＴ
の特性によって、発光素子の輝度がばらつくのを防ぐこ
とができ、有機発光層の劣化による発光素子の輝度の低
下を防ぎ、なおかつ有機発光層の劣化や温度変化に左右
されずに一定の輝度を得ることができる発光装置の提
供。 【解決手段】 発光素子の輝度をＴＦＴに印加する電圧
によって制御するのではなく、ＴＦＴに流れる電流を信
号線駆動回路において制御することで、ＴＦＴの特性に
左右されずに発光素子に流れる電流を所望の値に保つ。
さらに、一定期間毎に発光素子に逆バイアスの電圧を印
加する。上記２つの構成が相乗効果をもたらし、より有
機発光層の劣化による輝度の低下を防ぐことができ、な
おかつＴＦＴの特性に左右されずに発光素子に流れる電
流を所望の値に保つことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上に形成され
た発光素子を、該基板とカバー材の間に封入した発光パ
ネルに関する。また、該発光パネルにコントローラを含
むＩＣ等を実装した、発光モジュールに関する。なお本
明細書において、発光パネル及び発光モジュールを共に
発光装置と総称する。本発明はさらに、該発光装置の駆
動方法及び該発光装置を用いた電子機器に関する。
【０００２】
【従来の技術】発光素子は自ら発光するため視認性が高
く、液晶表示装置（ＬＣＤ）で必要なバックライトが要
らず薄型化に最適であると共に、視野角にも制限が無
い。そのため、近年発光素子を用いた発光装置は、ＣＲ
ＴやＬＣＤに代わる表示装置として注目されている。
【０００３】なお、本明細書において発光素子は、電流
または電圧によって輝度が制御される素子を意味してお
り、ＯＬＥＤ（Organic Light Emitting Diode）や、Ｆ
ＥＤ（Field Emission Display）に用いられているＭＩ
Ｍ型の電子源素子（電子放出素子）等を含んでいる。
【０００４】ＯＬＥＤは、電場を加えることで発生する
ルミネッセンス（Electroluminescence）が得られる有
機化合物（有機発光材料）を含む層（以下、有機発光層
と記す）と、陽極層と、陰極層とを有している。有機化
合物におけるルミネッセンスには、一重項励起状態から
基底状態に戻る際の発光（蛍光）と三重項励起状態から
基底状態に戻る際の発光（リン光）とがあるが、本発明
の発光装置は、上述した発光のうちの、いずれか一方の
発光を用いていても良いし、または両方の発光を用いて
いても良い。
【０００５】なお、本明細書では、ＯＬＥＤの陽極と陰
極の間に設けられた全ての層を有機発光層と定義する。
有機発光層には具体的に、発光層、正孔注入層、電子注
入層、正孔輸送層、電子輸送層等が含まれる。基本的に
ＯＬＥＤは、陽極／発光層／陰極が順に積層された構造
を有しており、この構造に加えて、陽極／正孔注入層／
発光層／陰極や、陽極／正孔注入層／発光層／電子輸送
層／陰極等の順に積層した構造を有していることもあ
る。
【０００６】
【発明が解決しようとする課題】図４１に、一般的な発
光装置の画素の構成を示す。図４１に示した画素は、Ｔ
ＦＴ５０、５１と、保持容量５２と、発光素子５３とを
有している。
【０００７】ＴＦＴ５０は、ゲートが走査線５５に接続
されており、ソースとドレインが一方は信号線５４に、
もう一方はＴＦＴ５１のゲートに接続されている。ＴＦ
Ｔ５１は、ソースが電源５６に接続されており、ドレイ
ンが発光素子５３の陽極に接続されている。発光素子５
３の陰極は電源５７に接続されている。保持容量５２は
ＴＦＴ５１のゲートとソース間の電圧を保持するように
設けられている。
【０００８】走査線５５の電圧によりＴＦＴ５０がオン
になると、信号線５４に入力されたビデオ信号がＴＦＴ
５１のゲートに入力される。ビデオ信号が入力される
と、入力されたビデオ信号の電圧に従って、ＴＦＴ５１
のゲート電圧（ゲートとソース間の電圧差）が定まる。
そして、該ゲート電圧によって流れるＴＦＴ５１のドレ
イン電流は、発光素子５３に供給され、発光素子５３は
供給された電流によって発光する。
【０００９】ところで、ポリシリコンで形成されたＴＦ
Ｔは、アモルファスシリコンで形成されたＴＦＴよりも
電界効果移動度が高く、オン電流が大きいので、発光パ
ネルのトランジスタとしてより適している。
【００１０】しかし、ポリシリコンを用いたＴＦＴも、
その電気的特性は所詮単結晶シリコン基板に形成される
ＭＯＳトランジスタの特性に匹敵するものではない。例
えば、電界効果移動度は単結晶シリコンの１／１０以下
である。また、ポリシリコンを用いたＴＦＴは、結晶粒
界に形成される欠陥に起因して、その特性にばらつきが
生じやすいといった問題点を有している。
【００１１】図４１に示した画素において、ＴＦＴ５１
の閾値やオン電流等の特性が画素毎にばらつくと、ビデ
オ信号の電圧が同じであってもＴＦＴ５１のドレイン電
流の大きさが画素間で異なり、発光素子５３の輝度にば
らつきが生じる。
【００１２】また、ＯＬＥＤを用いた発光装置を実用化
する上で問題となっているのが、有機発光層の劣化によ
るＯＬＥＤの寿命の短さであった。有機発光材料は水
分、酸素、光、熱に弱く、これらのものによって劣化が
促進される。具体的には、発光装置を駆動するデバイス
の構造、有機発光材料の特性、電極の材料、作製工程に
おける条件、発光装置の駆動方法等により、その劣化の
速度が左右される。
【００１３】有機発光層にかかる電圧が一定であって
も、有機発光層が劣化するとＯＬＥＤの輝度は低下し、
表示する画像は不鮮明になる。
【００１４】また、有機発光層の温度は、外気温やＯＬ
ＥＤパネル自身が発する熱等に左右されるが、一般的に
ＯＬＥＤは温度によって流れる電流の値が変化する。具
体的には、電圧が一定のとき、有機発光層の温度が高く
なると、ＯＬＥＤに流れる電流は大きくなる。そしてＯ
ＬＥＤに流れる電流とＯＬＥＤの輝度は比例関係にある
ため、ＯＬＥＤに流れる電流が大きければ大きいほど、
ＯＬＥＤの輝度は高くなる。このように、有機発光層の
温度によってＯＬＥＤの輝度が変化するため、所望の階
調を表示することが難しく、温度の上昇に伴って発光装
置の消費電流が大きくなる。
【００１５】本発明は上述した問題に鑑み、発光素子に
供給される電流を制御するＴＦＴの特性によって、発光
素子の輝度がばらつくのを防ぐことができ、有機発光層
の劣化による発光素子の輝度の低下を防ぎ、なおかつ有
機発光層の劣化や温度変化に左右されずに一定の輝度を
得ることができる発光装置の提供を課題とする。
【００１６】
【課題を解決するための手段】本発明者は、ＯＬＥＤに
印加される電圧を一定に保って発光させるのと、ＯＬＥ
Ｄに流れる電流を一定に保って発光させるのとでは、後
者の方が、劣化によるＯＬＥＤの輝度の低下が小さいこ
とに着目した。なお本明細書において、発光素子に流れ
る電流を駆動電流と呼び、発光素子に印加される電圧を
駆動電圧と呼ぶ。
【００１７】そして、発光素子の駆動電流をＴＦＴのゲ
ートに印加する電圧によって制御するのではなく、ＴＦ
Ｔに流れる電流を信号線駆動回路において制御すること
で、ＴＦＴの特性に左右されずに発光素子に流れる電流
を所望の値に保つことができ、またＯＬＥＤの劣化によ
るＯＬＥＤの輝度の変化を防ぐことができるのではない
かと考えた。
【００１８】さらに、「TSUTSUI T, JPN J Appl Phys P
art 2 VOL. 37, NO. 11B PAGE. L1406-L1408 1998」に
おいて紹介されているように、発光素子に一定期間ごと
に逆の極性の駆動電圧をかけることによって、発光素子
の電流―電圧特性の劣化が改善されることが見いだされ
ている。この性質を利用し、本発明は上述した構成に加
えて、一定期間毎に発光素子に逆方向バイアスの電圧を
印加する。なお、発光素子はダイオードであるため、順
方向バイアス電圧を印加すると発光し、逆方向バイアス
の電圧を印加すると発光素子は発光しない。
【００１９】上記構成のように、発光素子に一定期間ご
とに逆方向バイアスの駆動電圧を印加する駆動方法（交
流駆動）を用いることで、発光素子の電流―電圧特性の
劣化が改善され、発光素子の寿命を従来の駆動方式に比
べて長くすることが可能になる。
【００２０】上記２つの構成が相乗効果をもたらし、よ
り有機発光層の劣化による輝度の低下を防ぐことがで
き、なおかつＴＦＴの特性に左右されずに発光素子に流
れる電流を所望の値に保つことができる。
【００２１】また上述したように、交流駆動において、
１フレーム期間ごとに画像の表示を行う場合、観察者の
目にフリッカとしてちらつきが生じてしまうことがあ
る。そのため、交流駆動の場合は、順方向バイアスの電
圧のみ印加する直流駆動において観察者の目にフリッカ
が生じない程度の周波数よりも高い周波数で発光装置を
駆動し、フリッカの発生を防ぐようにするのが好まし
い。
【００２２】本発明は上述した構成によって、発光素子
に供給される電流を制御するためのＴＦＴの特性が、画
素毎にばらついていても、図４１に示した一般的な発光
装置に比べて画素間で発光素子の輝度にばらつきが生じ
るのを防ぐことができる。また、図４１に示した電圧入
力型の画素のＴＦＴ５１を線形領域で動作させたときに
比べて、発光素子の劣化による輝度の低下を抑えること
ができる。また、有機発光層の温度が外気温や発光パネ
ル自身が発する熱等に左右されても、発光素子の輝度が
変化するのを抑えることができ、また温度の上昇に伴っ
て消費電流が大きくなるのを防ぐことができる。
【００２３】なお、本発明の発光装置において、画素に
用いるトランジスタは単結晶シリコンを用いて形成され
たトランジスタであっても良いし、多結晶シリコンやア
モルファスシリコンを用いた薄膜トランジスタであって
も良い。また、有機半導体を用いたトランジスタであっ
ても良い。
【００２４】なお本発明の発光装置の画素に設けられた
トランジスタは、シングルゲート構造を有していても良
いし、ダブルゲート構造やそれ以上のゲート電極を有す
るマルチゲート構造であっても良い。
【００２５】
【発明の実施の形態】図１に本発明の発光装置の構成
を、ブロック図で示す。１００は画素部であり、複数の
画素１０１がマトリクス状に配置されている。また１０
２は信号線駆動回路、１０３は走査線駆動回路である。
【００２６】なお図１では信号線駆動回路１０２と走査
線駆動回路１０３が、画素部１００と同じ基板上に形成
されているが、本発明はこの構成に限定されない。信号
線駆動回路１０２と走査線駆動回路１０３とが画素部１
００と異なる基板上に形成され、ＦＰＣ等のコネクター
を介して、画素部１００と接続されていても良い。ま
た、図１では信号線駆動回路１０２と走査線駆動回路１
０３は１つづつ設けられているが、本発明はこの構成に
限定されない。信号線駆動回路１０２と走査線駆動回路
１０３の数は設計者が任意に設定することができる。
【００２７】なお本明細書において接続とは、特に記載
のない限り電気的な接続を意味する。逆に切り離すと
は、接続していないで電気的に分離している状態を意味
する。
【００２８】また図１では図示していないが、画素部１
００には信号線Ｓ１〜Ｓｘ、電源線Ｖ１〜Ｖｘ、走査線
Ｇ１〜Ｇｙが設けられている。なお信号線と電源線の数
は必ずしも同じであるとは限らない。またこれらの配線
を必ず全て有していなくとも良く、これらの配線の他
に、別の異なる配線が設けられていても良い。
【００２９】信号線駆動回路１０２は、入力されたビデ
オ信号の電圧に見合った大きさの電流を各信号線Ｓ１〜
Ｓｘに供給することができ、なおかつ逆方向バイアスの
電圧を発光素子に印加するときには、発光素子に供給さ
れる電流または電圧の大きさを制御するＴＦＴがオンに
なるような電圧を、該ＴＦＴのゲートに印加することが
できる回路であれば良い。具体的に本実施の形態では、
信号線駆動回路１０２は、シフトレジスタ１０２ａと、
デジタルビデオ信号を記憶することができる記憶回路Ａ
１０２ｂ、記憶回路Ｂ１０２ｃと、該デジタルビデオ信
号の電圧に見合った大きさの電流を、定電流源を用いて
生成する電流変換回路１０２ｄと、該生成された電流を
信号線に供給し、逆方向バイアスの電圧を印加する期間
においてのみ、発光素子に供給される電流または電圧の
大きさを制御するＴＦＴのゲートに、該ＴＦＴがオンに
なるような電圧を印加することができる切り替え回路１
０２ｅとを有している。なお、本発明の発光装置の信号
線駆動回路１０２は上述した構成に限定されない。ま
た、図１ではデジタルのビデオ信号（デジタルビデオ信
号）に対応した信号線駆動回路であるが、本発明の信号
線駆動回路はこれに限定されず、アナログのビデオ信号
（アナログビデオ信号）に対応していても良い。
【００３０】図２に、図１で示した画素１０１の詳しい
構成を示す。図２に示す画素１０１は、信号線Ｓｉ（Ｓ
１〜Ｓｘのうちの１つ）、走査線Ｇｊ（Ｇ１〜Ｇｙのう
ちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）
を有している。また画素１０１は、トランジスタＴｒ
１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、発光素子１０４
及び保持容量１０５を有している。保持容量１０５はト
ランジスタＴｒ１及びＴｒ２のゲートとソースの間の電
圧（ゲート電圧）をより確実に保持するために設けられ
ているが、必ずしも設ける必要はない。なお、本明細書
において電圧とは、特に記載のない限りグラウンドとの
電位差を意味する。
【００３１】トランジスタＴｒ４とトランジスタＴｒ５
のゲートは、共に走査線Ｇｊに接続されている。トラン
ジスタＴｒ４の第１の端子と第２の端子（いずれか一方
をソースとし、もう一方をドレインとする）は、一方は
信号線Ｓｉに、もう一方はトランジスタＴｒ１の第２の
端子に接続されている。またトランジスタＴｒ５の第１
の端子と第２の端子は、一方は信号線Ｓｉに、もう一方
はトランジスタＴｒ３のゲートに接続されている。
【００３２】トランジスタＴｒ１とＴｒ２のゲートは互
いに接続されている。また、トランジスタＴｒ１とＴｒ
２の第１の端子は、共に電源線Ｖｉに接続されている。
トランジスタＴｒ２は、ゲートと第２の端子が接続され
ており、なおかつ第２の端子はトランジスタＴｒ３の第
１の端子に接続されている。
【００３３】トランジスタＴｒ３の第２の端子は、発光
素子１０４が有する画素電極に接続されている。発光素
子１０４は陽極と陰極を有しており、本明細書では、陽
極を画素電極として用いる場合は陰極を対向電極と呼
び、陰極を画素電極として用いる場合は陽極を対向電極
と呼ぶ。対向電極の電圧は一定の高さに保たれている。
【００３４】なお、トランジスタＴｒ４とＴｒ５は、ｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ４とＴｒ５
の極性は同じである。
【００３５】また、トランジスタＴｒ１、Ｔｒ２及びＴ
ｒ３はｎチャネル型トランジスタとｐチャネル型トラン
ジスタのどちらでも良い。ただし、トランジスタＴｒ
１、Ｔｒ２及びＴｒ３の極性は同じである。そして、陽
極を画素電極として用い、陰極を対向電極として用いる
場合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｐチャ
ネル型トランジスタであるのが望ましい。逆に、陽極を
対向電極として用い、陰極を画素電極として用いる場
合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｎチャネ
ル型トランジスタであるのが望ましい。
【００３６】保持容量１０５が有する２つの電極は、一
方はトランジスタＴｒ３のゲートに、もう一方は電源線
Ｖｉに接続されている。保持容量１０５はトランジスタ
Ｔｒ３のゲートとソースの間の電圧（ゲート電圧）をよ
り確実に維持するために設けられているが、必ずしも設
ける必要はない。また、トランジスタＴｒ１及びＴｒ２
のゲート電圧をより確実に維持するための保持容量を形
成しても良い。
【００３７】次に、本実施の形態の発光装置の動作につ
いて図３を用いて説明する。本発明の発光装置の動作
は、各ラインの画素毎に書き込み期間Ｔａと、表示期間
Ｔｄと、逆バイアス期間Ｔｉとに分けて説明することが
できる。図３は、各期間におけるトランジスタＴｒ１、
Ｔｒ２、Ｔｒ３、発光素子１０４の接続を簡単に示した
図であり、ここではＴｒ１、Ｔｒ２及びＴｒ３がｐチャ
ネル型ＴＦＴで、発光素子１０４の陽極を画素電極とし
て用いた場合を例に挙げる。
【００３８】まず、各ラインの画素において書き込み期
間Ｔａが開始されると、電源線Ｖ１〜Ｖｘの電圧は、ト
ランジスタＴｒ２及びＴｒ３がオンになったときに順方
向バイアスの電流が発光素子に流れる程度の高さに保た
れる。つまり、Ｔｒ１、Ｔｒ２及びＴｒ３がｐチャネル
型ＴＦＴで、発光素子１０４の陽極を画素電極として用
いた場合、電源線Ｖｉが対向電極の電圧よりも高くなる
ように設定する。逆にＴｒ１、Ｔｒ２及びＴｒ３がｎチ
ャネル型ＴＦＴで、発光素子１０４の陰極を画素電極と
して用いた場合は、電源線Ｖｉが対向電極の電圧よりも
低くなるように設定する。
【００３９】なお図１ではモノクロの画像を表示する発
光装置の構成を示しているが、本発明はカラーの画像を
表示する発光装置であっても良い。その場合、電源線Ｖ
１〜Ｖｘの電圧の高さを全て同じに保たなくても良く、
対応する色毎に変えるようにしても良い。
【００４０】そして、走査線駆動回路１０３によって各
ラインの走査線が順に選択され、トランジスタＴｒ４と
Ｔｒ５がオンになる。なお、各走査線が選択される期間
は互いに重ならない。そして、信号線駆動回路１０２に
入力されるビデオ信号に基づき、信号線Ｓ１〜Ｓｘにビ
デオ信号の電圧に応じた大きさの電流Ｉｃ（以下、信号
電流Ｉｃ）が供給されることでＴｒ３のゲートの電圧が
低くなり、最終的には電源線Ｖｉの電圧からＴｒ２の閾
値とＴｒ３の閾値を差し引いた電圧に到達する。なお、
Ｔｒ１、Ｔｒ２及びＴｒ３がｎチャネル型ＴＦＴの場合
は、Ｔｒ３のゲートの電圧が高くなるような大きさの信
号電流Ｉｃを信号線Ｓ１〜Ｓｘに供給し、最終的には電
源線Ｖｉの電圧にＴｒ２の閾値とＴｒ３の閾値を加算し
た電圧に到達するようにする。
【００４１】ここでＴｒ２はゲートとドレインが接続さ
れているため、飽和領域で動作する。よって、Ｔｒ２と
Ｔｒ３がオンになり、ドレイン電流が流れ始める。する
と、Ｔｒ２とＴｒ１は互いにゲートとソースが接続され
ているため、Ｔｒ２がオンになるとＴｒ１もオンにな
り、Ｔｒ１にもドレイン電流が流れ始める。
【００４２】やがてＴｒ１のドレイン電流Ｉ1は、信号
線Ｓ１〜Ｓｘに供給されている信号電流Ｉｃと同じ大き
さに保たれる。このとき、保持容量１０５には、Ｔｒ２
のゲート電圧ＶGSとＴｒ３のゲート電圧ＶGSを合わせた
電圧が保持されている。よって、Ｔｒ１、Ｔｒ２及びＴ
ｒ３の特性が同じであれば、Ｔｒ１は｜ＶGS−ＶTH｜＜
｜ＶDS｜となるので、飽和領域で動作することになる。
【００４３】図３（Ａ）に、書き込み期間Ｔａにおける
画素１０１の概略図を示す。１０６は対向電極に電圧を
与える電源との接続用の端子を意味している。また、１
０７は信号線駆動回路１０２が有する定電流源を意味す
る。
【００４４】上述したようにＴｒ１は飽和領域で動作す
るので、以下の式１に従って動作する。なお、ＶGSはゲ
ート電圧、μを移動度、Ｃ0を単位面積あたりのゲート
容量、Ｗ／Ｌをチャネル形成領域のチャネル幅Ｗとチャ
ネル長Ｌの比、ＶTHを閾値、ドレイン電流をＩとする。
【００４５】
【式１】Ｉ＝μＣ0Ｗ／Ｌ（ＶGS−ＶTH）2／２
【００４６】式１においてμ、Ｃ0、Ｗ／Ｌ、ＶTHは、
全て個々のトランジスタによって決まる固定の値であ
る。信号電流ＩｃとＴｒ１のドレイン電流Ｉ1は等しい
ので、式１から、トランジスタＴｒ１のゲート電圧ＶGS
は信号電流の電流値Ｉｃによって定まることがわかる。
【００４７】そしてトランジスタＴｒ２のゲートは、ト
ランジスタＴｒ１のゲートに接続されている。また、ト
ランジスタＴｒ２のソースは、トランジスタＴｒ１のソ
ースに接続されている。したがって、トランジスタＴｒ
１のゲート電圧は、そのままトランジスタＴｒ２のゲー
ト電圧となる。よって、トランジスタＴｒ２のドレイン
電流は、トランジスタＴｒ１のドレイン電流に比例す
る。特に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、
トランジスタＴｒ１とトランジスタＴｒ２のドレイン電
流は互いに等しくなり、Ｉ2＝Ｉｃとなる。
【００４８】そして、トランジスタＴｒ２のドレイン電
流Ｉ2は、トランジスタＴｒ３のチャネル形成領域を介
して発光素子１０４に流れる。したがって、発光素子に
流れる駆動電流は、定電流源１０７において定められた
信号電流Ｉｃに応じた大きさになる。発光素子１０４は
駆動電流の大きさに見合った輝度で発光する。発光素子
１０４に流れる電流が０に限りなく近かったり、発光素
子に流れる電流が逆方向バイアスである場合は、発光素
子１０４は発光しない。
【００４９】なお、ドレイン電流Ｉ2がトランジスタＴ
ｒ３のチャネル形成領域を流れることで、式１に従って
ドレイン電流Ｉ2の値に見合った大きさのゲート電圧が
トランジスタＴｒ３において発生する。
【００５０】書き込み期間Ｔａが終了すると、各ライン
の走査線の選択が終了する。各ラインの画素において書
き込み期間Ｔａが終了すると、それぞれのラインの画素
において表示期間Ｔｄが開始される。表示期間Ｔｄにお
ける電源線Ｖｉの電圧は、書き込み期間Ｔａにおける電
圧と同じ高さに保たれている。
【００５１】図３（Ｂ）に、表示期間Ｔｄにおける画素
の概略図を示す。トランジスタＴｒ４及びトランジスタ
Ｔｒ５はオフの状態にある。また、トランジスタＴｒ１
及びトランジスタＴｒ２のソースは電源線Ｖｉに接続さ
れている。
【００５２】表示期間Ｔｄでは、トランジスタＴｒ１の
ドレインは、他の配線及び電源等から電圧が与えられて
いない、所謂フローティングの状態にある。一方トラン
ジスタＴｒ２、Ｔｒ３においては、書き込み期間Ｔａに
おいて定められたＶGSが維持される。そのため、トラン
ジスタＴｒ２のドレイン電流Ｉ2の値はＩｃと同じ大き
さに維持されたままであり、該ドレイン電流Ｉ2がトラ
ンジスタＴｒ３のチャネル形成領域を介して発光素子１
０４に供給される。よって、表示期間Ｔｄでは、書き込
み期間Ｔａにおいて定められた駆動電流の大きさに見合
った輝度で、発光素子１０４が発光する。
【００５３】なお、書き込み期間Ｔａの直後には必ず表
示期間Ｔｄが出現する。表示期間Ｔｄの直後には、次の
書き込み期間Ｔａが出現するか、もしくは逆バイアス期
間Ｔｉが出現する。
【００５４】逆バイアス期間が開始されると、電源線Ｖ
１〜Ｖｘの電圧は、トランジスタＴｒ２及びＴｒ３がオ
ンになったときに逆方向バイアスの電圧が発光素子に印
加される程度の高さに保たれる。つまり、Ｔｒ１、Ｔｒ
２及びＴｒ３がｐチャネル型ＴＦＴで、発光素子１０４
の陽極を画素電極として用いた場合、電源線Ｖｉが対向
電極の電圧よりも低くなるように設定する。逆にＴｒ
１、Ｔｒ２及びＴｒ３がｎチャネル型ＴＦＴで、発光素
子１０４の陰極を画素電極として用いた場合は、電源線
Ｖｉが対向電極の電圧よりも高くなるように設定する。
【００５５】そして、走査線駆動回路１０３によって各
ラインの走査線が順に選択され、トランジスタＴｒ４と
Ｔｒ５がオンになる。そして、信号線駆動回路１０２に
よって、信号線Ｓ１〜ＳｘのそれぞれにトランジスタＴ
ｒ２及びＴｒ３がオンになるような電圧を印加する。す
なわち、Ｔｒ２の閾値電圧ＶTHとＴｒ３の閾値電圧Ｖ TH
とを加算した電圧より低い電圧を印加する。なお、Ｔｒ
１、Ｔｒ２及びＴｒ３がｎチャネル型ＴＦＴである場合
は、Ｔｒ２の閾値電圧ＶTHとＴｒ３の閾値電圧ＶTHとを
加算した電圧より高い電圧を印加する。
【００５６】図３（Ｃ）に、逆バイアス期間Ｔｉにおけ
る画素１０１の概略図を示す。逆バイアス期間Ｔｉにお
いては、Ｔｒ２及びＴｒ３がオンになるので、逆方向バ
イアスの電圧が発光素子１０４に印加されることにな
る。発光素子１０４は逆方向バイアスの電圧が印加され
ると発光しない状態になる。
【００５７】なお、図２に示した画素では、逆バイアス
期間ＴｉにおいてＴｒ３は信号線に入力される電圧によ
ってオンになり、かつ線形領域で動作するので、ソース
とドレインの電圧差はほぼ０に等しくなる。ところが、
Ｔｒ２はゲートとソースが接続されており、なおかつ電
源線の電圧Ｖｉが対向電極の電圧よりも低いので、Ｔｒ
２はオフの状態にあり、Ｔｒ２のソースとドレインの電
圧は同じにはならない。よって、発光素子１０４に印加
される逆方向バイアスの電圧は、電源線Ｖｉと対向電極
の間の電圧差と同じにはならず、対向電極と電源線Ｖｉ
との間の電圧差からＴｒ２のＶDSを差し引いた値とな
る。しかし、発光素子１０４に確実に逆方向バイアスの
電圧を印加することができるので、発光素子の劣化によ
る輝度の低下を抑えられる。
【００５８】また、逆バイアス期間Ｔｉの長さは、デュ
ーティー比（１フレーム期間における表示期間の長さの
総和の割合）との兼ね合いを考慮し、設計者が適宜設定
することが可能である。
【００５９】デジタルビデオ信号を用いた時間階調の駆
動方法（デジタル駆動法）の場合、１フレーム期間中に
各ビットのデジタルビデオ信号に対応した書き込み期間
Ｔａと表示期間Ｔｄが繰り返し出現することで、１つの
画像を表示することが可能である。例えばｎビットのビ
デオ信号によって画像を表示する場合、少なくともｎ個
の書き込み期間と、ｎ個の表示期間とが１フレーム期間
内に設けられる。ｎ個の書き込み期間（Ｔａ１〜Ｔａ
ｎ）と、ｎ個の表示期間（Ｔｄ１〜Ｔｄｎ）は、ビデオ
信号の各ビットに対応している。
【００６０】例えば書き込み期間Ｔａｍ（ｍは１〜ｎの
任意の数）の次には、同じビット数に対応する表示期
間、この場合Ｔｄｍが出現する。書き込み期間Ｔａと表
示期間Ｔｄとを合わせてサブフレーム期間ＳＦと呼ぶ。
ｍビット目に対応している書き込み期間Ｔａｍと表示期
間Ｔｄｍとを有するサブフレーム期間はＳＦｍとなる。
【００６１】デジタルビデオ信号を用いた場合逆バイア
ス期間Ｔｉは、表示期間Ｔｄ１〜Ｔｄｎの直後に設けて
も良いし、Ｔｄ１〜Ｔｄｎのうち１フレーム期間の最後
に出現した表示期間の直後に設けるようにしても良い。
また、各フレーム期間ごとに逆バイアス期間Ｔｉを必ず
しも設ける必要はなく、数フレーム期間毎に出現させる
ようにしても良い。幾つの逆バイアス期間Ｔｉをいつ、
どのぐらいの期間出現させるかについては、設計者が適
宜設定することが可能である。
【００６２】図４に、逆バイアス期間Ｔｉを１フレーム
期間の最後に出現させた場合の、画素（ｉ、ｊ）におけ
る走査線に印加される電圧と、電源線に印加される電圧
と、発光素子に印加される電圧のタイミングチャートを
示す。なお、図４では、Ｔｒ４、Ｔｒ５が共にｎチャネ
ル型ＴＦＴで、Ｔｒ１、Ｔｒ２及びＴｒ３がｐチャネル
型ＴＦＴの場合について示す。各書き込み期間Ｔａ１〜
Ｔａｎと逆バイアス期間Ｔｉにおいて、走査線Ｇｊが選
択されてＴｒ４、Ｔｒ５がオンになっており、各表示期
間Ｔｄ１〜Ｔｄｎにおいて走査線Ｇｊが選択されておら
ず、Ｔｒ４、Ｔｒ５がオフになっている。また、電源線
Ｖｉの電圧は、各書き込み期間Ｔａ１〜Ｔａｎ及び各表
示期間Ｔｄ１〜Ｔｄｎにおいて、Ｔｒ２及びＴｒ３がオ
ンのときに発光素子１０４に順方向バイアスの電流が流
れる程度の高さに保たれている。そして、逆バイアス期
間Ｔｉにおいて、電源線Ｖｉの電圧は、発光素子１０４
に逆方向バイアスの電圧が印加される程度の高さに保た
れている。発光素子の印加電圧は、各書き込み期間Ｔａ
１〜Ｔａｎ及び各表示期間Ｔｄ１〜Ｔｄｎにおいて順方
向バイアスに保たれており、逆バイアス期間Ｔｉにおい
て逆方向バイアスに保たれている。
【００６３】サブフレーム期間ＳＦ１〜ＳＦｎの長さ
は、ＳＦ１：ＳＦ２：…：ＳＦｎ＝２ 0：２1：…：２
n-1を満たす。
【００６４】各サブフレーム期間において、発光素子を
発光させるかさせないかが、デジタルビデオ信号の各ビ
ットによって選択される。そして、１フレーム期間中に
おける発光する表示期間の長さの和を制御することで、
階調数を制御することができる。
【００６５】なお、表示上での画質向上のため、表示期
間の長いサブフレーム期間を、幾つかに分割しても良
い。具体的な分割の仕方については、特願２０００−２
６７１６４号において開示されているので、参照するこ
とが可能である。
【００６６】また、面積階調と組み合わせて階調を表示
するようにしても良い。
【００６７】アナログビデオ信号を用いて階調を表示す
る場合、書き込み期間Ｔａと、表示期間Ｔｄが終了する
と１フレーム期間が終了する。１つのフレーム期間にお
いて１つの画像が表示される。そして、次のフレーム期
間が開始され、再び書き込み期間Ｔａが開始されて、上
述した動作が繰り返される。
【００６８】アナログビデオ信号を用いた場合、逆バイ
アス期間Ｔｉは表示期間Ｔｄの直後に設ける。なお、各
フレーム期間ごとに逆バイアス期間Ｔｉを必ずしも設け
る必要はなく、数フレーム期間毎に出現させるようにし
ても良い。幾つの逆バイアス期間Ｔｉをいつ、どのぐら
いの期間出現させるかについては、設計者が適宜設定す
ることが可能である。
【００６９】本発明は、トランジスタＴｒ２、Ｔｒ３の
特性が画素毎にばらついていても、図４１に示した一般
的な発光装置に比べて、画素間で発光素子の輝度にばら
つきが生じるのを防ぐことができる。また、図４１に示
した電圧入力型の画素のＴＦＴ５１を線形領域で動作さ
せたときに比べて、発光素子の劣化による輝度の低下を
抑えることができる。また、有機発光層の温度が外気温
や発光パネル自身が発する熱等に左右されても、発光素
子の輝度が変化するのを抑えることができ、また温度の
上昇に伴って消費電流が大きくなるのを防ぐことができ
る。
【００７０】なお、本発明の画素は、Ｔｒ４、Ｔｒ５
は、書き込み期間Ｔａでは図３（Ａ）のように接続さ
れ、表示期間Ｔｄでは図３（Ｂ）のように接続され、逆
バイアス期間Ｔｉでは図３（Ｃ）のように接続されてい
れば良い。
【００７１】なお本発明で用いられる発光素子は、正孔
注入層、電子注入層、正孔輸送層または電子輸送層等
が、無機化合物単独で、または有機化合物に無機化合物
が混合されている材料で形成されている形態をも取り得
る。また、これらの層どうしが互いに一部混合していて
も良い。
【００７２】
【実施例】以下に、本発明の実施例について説明する。
【００７３】（実施例１）本実施例では、図２に示した
画素において、図４とは異なるタイミングで逆バイアス
期間Ｔｉを出現させた場合について説明する。本実施例
の駆動方法について、図５を用いて説明する。
【００７４】図５に本実施例の、画素（ｉ、ｊ）におけ
る走査線に印加される電圧と、電源線に印加される電圧
と、発光素子に印加される電圧のタイミングチャートを
示す。なお、図５では、Ｔｒ４、Ｔｒ５が共にｎチャネ
ル型ＴＦＴで、Ｔｒ１、Ｔｒ２及びＴｒ３がｐチャネル
型ＴＦＴの場合について示す。
【００７５】書き込み期間Ｔａ１〜Ｔａｎ及び表示期間
Ｔｄ１〜Ｔｄｎを全て加算した長さをＴ＿１とし、該期
間における電源線Ｖｉと発光素子の対向電極との電圧差
をＶ＿１とする。そして、逆バイアス期間Ｔｉの長さを
Ｔ＿２とし、該期間における電源線Ｖｉと発光素子の対
向電極との電圧差をＶ＿２とする。本実施例では、電源
線Ｖｉの電圧を、｜Ｔ＿１×Ｖ＿１｜＝｜Ｔ＿２×Ｖ＿
２｜となる程度の高さに保つ。さらに、電源線Ｖｉの電
圧は、発光素子１０４に逆方向バイアスの電圧が印加さ
れる程度の高さに保たれている。
【００７６】有機発光層中に存在するイオン性の不純物
が、一方の電極に寄ってしまうことで有機発光層の一部
に、抵抗が他に比べて低い部分が形成され、その抵抗の
低い部分に積極的に電流が流れることで有機発光層の劣
化が促進されると考えられる。本発明では、反転駆動を
用いることで、イオン性の不純物が一方の電極に寄って
しまうのを防ぎ、有機発光層の劣化を抑えることができ
る。特に本実施例では上記構成により、単純に反転駆動
をさせるよりも、より不純物イオンの一方の電極への偏
り防ぐことができ、有機発光層の劣化をより抑えること
ができる。
【００７７】（実施例２）本実施例では、図２に示した
画素において、図４、図５とは異なるタイミングで逆バ
イアス期間Ｔｉを出現させた場合について説明する。本
実施例の駆動方法について、図６を用いて説明する。
【００７８】図６に、本実施例の画素（ｉ、ｊ）におけ
る走査線に印加される電圧と、電源線に印加される電圧
と、発光素子に印加される電圧のタイミングチャートを
示す。なお、図６では、Ｔｒ４、Ｔｒ５が共にｎチャネ
ル型ＴＦＴで、Ｔｒ１、Ｔｒ２及びＴｒ３がｐチャネル
型ＴＦＴの場合について示す。
【００７９】本実施例では、各表示期間Ｔｄ１〜Ｔｄｎ
の直後、言いかえると各サブフレーム期間の直後に、逆
バイアス期間Ｔｉ１〜Ｔｉｎがそれぞれ出現する。例え
ばｍ（ｍ＝１〜ｎの任意の数）番目のサブフレーム期間
ＳＦｍにおいて書き込み期間Ｔａｍの直後に表示期間Ｔ
ｄｍが出現しており、逆バイアス期間Ｔｉｍは、表示期
間Ｔｄｍの直後に出現することになる。
【００８０】なお本実施例では、逆バイアス期間Ｔｉ１
〜Ｔｉｎの長さは全て同じであり、各期間における電源
線Ｖｉの高さも全て同じにしている。しかし本発明はこ
の構成に限定されない。各逆バイアス期間Ｔｉ１〜Ｔｉ
ｎの長さ及びその電圧は、設計者が適宜設定することが
可能である。
【００８１】（実施例３）本実施例では、図２に示した
画素において、図４、図５、図６とは異なるタイミング
で逆バイアス期間Ｔｉを出現させた場合について説明す
る。本実施例の駆動方法について、図７を用いて説明す
る。
【００８２】図７に、本実施例の画素（ｉ、ｊ）におけ
る走査線に印加される電圧と、電源線に印加される電圧
と、発光素子に印加される電圧のタイミングチャートを
示す。なお、図７では、Ｔｒ４、Ｔｒ５が共にｎチャネ
ル型ＴＦＴで、Ｔｒ１、Ｔｒ２及びＴｒ３がｐチャネル
型ＴＦＴの場合について示す。
【００８３】本実施例では、各表示期間Ｔｄ１〜Ｔｄｎ
の直後、言いかえると各サブフレーム期間の直後に、逆
バイアス期間Ｔｉ１〜Ｔｉｎがそれぞれ出現する。例え
ばｍ（ｍ＝１〜ｎの任意の数）番目のサブフレーム期間
ＳＦｍにおいて書き込み期間Ｔａｍの直後に表示期間Ｔ
ｄｍが出現しており、逆バイアス期間Ｔｉｍは、表示期
間Ｔｄｍの直後に出現することになる。
【００８４】さらに本実施例では、逆バイアス期間Ｔｉ
１〜Ｔｉｎの長さは、直前に出現する表示期間の長さが
長ければ長いほど長くなっている。各期間における電源
線Ｖｉの高さも全て同じ高さになっている。上記構成に
よって、図４、図５、図６に示す駆動方法に比べてより
有機発光層の劣化を防ぐことができる。
【００８５】（実施例４）本実施例では、図２に示した
画素において、図４、図５、図６、図７とは異なるタイ
ミングで逆バイアス期間Ｔｉを出現させた場合について
説明する。本実施例の駆動方法について、図８を用いて
説明する。
【００８６】図８に、本実施例の画素（ｉ、ｊ）におけ
る走査線に印加される電圧と、電源線に印加される電圧
と、発光素子に印加される電圧のタイミングチャートを
示す。なお、図８では、Ｔｒ４、Ｔｒ５が共にｎチャネ
ル型ＴＦＴで、Ｔｒ１、Ｔｒ２及びＴｒ３がｐチャネル
型ＴＦＴの場合について示す。
【００８７】本実施例では、各表示期間Ｔｄ１〜Ｔｄｎ
の直後、言いかえると各サブフレーム期間の直後に、逆
バイアス期間Ｔｉ１〜Ｔｉｎがそれぞれ出現する。例え
ばｍ（ｍ＝１〜ｎの任意の数）番目のサブフレーム期間
ＳＦｍにおいて書き込み期間Ｔａｍの直後に表示期間Ｔ
ｄｍが出現しており、逆バイアス期間Ｔｉｍは、表示期
間Ｔｄｍの直後に出現することになる。
【００８８】さらに本実施例では、各逆バイアス期間に
おける電源線Ｖｉの電圧と発光素子の対向電極との電圧
差の絶対値は、直前に出現する表示期間の長さが長けれ
ば長いほど大きくなっている。各逆バイアス期間Ｔｉ１
〜Ｔｉｎの長さは全て同じである。上記構成によって、
図４、図５、図６に示す駆動方法に比べてより有機発光
層の劣化を防ぐことができる。
【００８９】（実施例５）本実施例では、デジタルビデ
オ信号で駆動する、本発明の発光装置が有する信号線駆
動回路及び走査線駆動回路の構成について説明する。
【００９０】図９に信号線駆動回路１０２の構成をブロ
ック図で示す。１０２ａはシフトレジスタ、１０２ｂは
記憶回路Ａ、１０２ｃは記憶回路Ｂ、１０２ｄは電流変
換回路、１０２ｅは切り替え回路である。
【００９１】シフトレジスタ１０２ａにはクロック信号
ＣＬＫと、スタートパルス信号ＳＰが入力される。また
記憶回路Ａ１０２ｂにはデジタルビデオ信号（Ｄｉｇｉ
ｔａｌ Ｖｉｄｅｏ Ｓｉｇｎａｌｓ）が入力され、記
憶回路Ｂ１０２ｃにはラッチ信号（Ｌａｔｃｈ Ｓｉｇ
ｎａｌｓ）が入力される。切り替え回路１０２ｅには切
り替え信号（Ｓｅｌｅｃｔ Ｓｉｇｎａｌｓ）が入力さ
れる。以下、各回路の動作について、信号の流れに従い
詳しく説明する。
【００９２】シフトレジスタ１０２ａに所定の配線から
クロック信号ＣＬＫとスタートパルス信号ＳＰとが入力
されることによって、タイミング信号が生成される。タ
イミング信号は、記憶回路Ａ１０２ｂが有する複数のラ
ッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力
される。なおこのとき、シフトレジスタ１０２ａにおい
て生成されたタイミング信号を、バッファ等で緩衝増幅
してから、記憶回路Ａ１０２ｂが有する複数のラッチＡ
（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力するよ
うにしても良い。
【００９３】記憶回路Ａ１０２ｂにタイミング信号が入
力されると、該タイミング信号に同期して、ビデオ信号
線１３０に入力される１ビット分のデジタルビデオ信号
が、順に複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿
ｘ）のそれぞれに書き込まれ、保持される。
【００９４】なお、本実施例では記憶回路Ａ（ＬＡＴＡ
＿１〜ＬＡＴＡ＿ｘ）１０２ｂに順にデジタルビデオ信
号を書き込んでいるが、本発明はこの構成に限定されな
い。記憶回路Ａ１０２ｂが有する複数のステージのラッ
チをいくつかのグループに分け、各グループごとに並行
して同時にデジタルビデオ信号を入力する、いわゆる分
割駆動を行っても良い。なおこのときのグループの数を
分割数と呼ぶ。例えば４つのステージごとにラッチをグ
ループに分けた場合、４分割で分割駆動すると言う。
【００９５】記憶回路Ａ１０２ｂの全てのステージのラ
ッチへの、デジタルビデオ信号の書き込みが一通り終了
するまでの時間を、ライン期間と呼ぶ。実際には、上記
ライン期間に水平帰線期間が加えられた期間をライン期
間に含むことがある。
【００９６】１ライン期間が終了すると、記憶回路Ｂ１
０２ｃが有する複数のラッチＢ（ＬＡＴＢ＿１〜ＬＡＴ
Ｂ＿ｘ）に、ラッチ信号線１３１を介してラッチシグナ
ル（Latch Signal）が供給される。この瞬間、記憶回路
Ａ１０２ｂが有する複数のラッチＡ（ＬＡＴＡ＿１〜Ｌ
ＡＴＡ＿ｘ）に保持されているデジタルビデオ信号は、
記憶回路Ｂ１０２ｃが有する複数のラッチＢ（ＬＡＴＢ
＿１〜ＬＡＴＢ＿ｘ）に一斉に書き込まれ、保持され
る。
【００９７】デジタルビデオ信号を記憶回路Ｂ１０２ｃ
に送出し終えた記憶回路Ａ１０２ｂには、再びシフトレ
ジスタ１０２ａからのタイミング信号に同期して、次の
１ビット分のデジタルビデオ信号の書き込みが順次行わ
れる。この２順目の１ライン期間中には、記憶回路Ｂ１
０２ｃに書き込まれ、保持されているデジタルビデオ信
号が、電流変換回路１０２ｄに入力される。
【００９８】電流変換回路１０２ｄは複数の電流設定回
路（Ｃ１〜Ｃｘ）を有している。電流設定回路（Ｃ１〜
Ｃｘ）のそれぞれにおいて、入力されたデジタルビデオ
信号が有する１または０の情報にもとづき、後段の切り
替え回路１０２ｅに供給される信号電流Ｉｃの大きさが
決まる。具体的には、信号電流Ｉｃは、発光素子が発光
する程度の大きさか、もしくは発光しない程度の大きさ
を有する。
【００９９】そして切り替え回路１０２ｅにおいて、切
り替え信号線１３２から入力される切り替え信号（Ｓｅ
ｌｅｃｔ Ｓｉｇｎａｌｓ）に従い、信号電流Ｉｃを信
号線に供給するか、トランジスタＴｒ２をオンにするよ
うな電圧を信号線に供給するかが選択される。
【０１００】図１０に電流設定回路Ｃ１及び切り替え回
路Ｄ１の具体的な構成の一例を示す。なお電流設定回路
Ｃ２〜Ｃｘも電流設定回路Ｃ１と同じ構成を有する。ま
た、電流設定回路Ｄ２〜Ｄｘも電流設定回路Ｄ１と同じ
構成を有する。
【０１０１】電流設定回路Ｃ１は定電流源６３１と、４
つのトランスミッションゲートＳＷ１〜ＳＷ４と、２つ
のインバーターＩｎｂ１、Ｉｎｂ２とを有している。な
お、定電流源６３１が有するトランジスタ６５０の極性
は、画素が有するトランジスタＴｒ１及びＴｒ２の極性
と同じである。
【０１０２】記憶回路Ｂ１０２ｃが有するＬＡＴＢ＿１
から出力されたデジタルビデオ信号によって、ＳＷ１〜
ＳＷ４のスイッチングが制御される。なおＳＷ１及びＳ
Ｗ３に入力されるデジタルビデオ信号と、ＳＷ２及びＳ
Ｗ４に入力されるデジタルビデオ信号は、Ｉｎｂ１、Ｉ
ｎｂ２によって反転している。そのためＳＷ１及びＳＷ
３がオンのときはＳＷ２及びＳＷ４はオフ、ＳＷ１及び
ＳＷ３がオフのときはＳＷ２及びＳＷ４はオンとなって
いる。
【０１０３】ＳＷ１及びＳＷ３がオンのとき、定電流源
６３１から０ではない所定の値の電流ＩｄがＳＷ１及び
ＳＷ３を介して、信号電流Ｉｃとして切り替え回路Ｄ１
に入力される。
【０１０４】逆にＳＷ２及びＳＷ４がオンのときは、定
電流源６３１からの電流ＩｄはＳＷ２を介してグラウン
ドにおとされる。またＳＷ４を介して電源線Ｖ１〜Ｖｘ
の電源電圧が切り替え回路Ｄ１に与えられ、Ｉｃ≒０と
なる。
【０１０５】切り替え回路Ｄ１は、２つのトランスミッ
ションゲートＳＷ５、ＳＷ６と、１つのインバーターＩ
ｎｂ３とを有している。ＳＷ５、ＳＷ６は切り替え信号
によってそのスイッチングが制御されている。そして、
ＳＷ５、ＳＷ６のそれぞれに入力される切り替え信号
は、インバーターＩｎｂ３によって互いにその極性が反
転しているので、ＳＷ５がオンのときＳＷ６はオフ、Ｓ
Ｗ５がオフのときＳＷ６はオンになる。ＳＷ５がオンの
とき信号線Ｓ１に信号電流Ｉｃが入力され、ＳＷ６がオ
ンのとき信号線Ｓ１にトランジスタＴｒ２をオンにする
ような電圧が与えられる。
【０１０６】再び図９を参照して、前記の動作が、１ラ
イン期間内に、電流変換回路１０２ｄが有する全ての電
流設定回路（Ｃ１〜Ｃｘ）において同時に行われる。よ
って、デジタルビデオ信号により、全ての信号線に入力
される信号電流Ｉｃの値が選択される。
【０１０７】本発明において用いられる駆動回路は、本
実施例で示した構成に限定されない。さらに、本実施例
で示した電流変換回路は、図１０に示した構成に限定さ
れない。本発明で用いられる電流変換回路は、信号電流
Ｉｃが取りうる２値のいずれか一方をデジタルビデオ信
号によって選択し、選択された値を有する信号電流を信
号線に供給することができれば、どのような構成を有し
ていても良い。また切り替え回路も図１０に示した構成
に限定されず、信号電流Ｉｃを信号線に入力するか、ト
ランジスタＴｒ２をオンにするような電圧を信号線に入
力するかを選択することができる回路であれば良い。
【０１０８】なお、シフトレジスタの代わりに、例えば
デコーダ回路のような信号線の選択ができる別の回路を
用いても良い。
【０１０９】次に、走査線駆動回路の構成について説明
する。
【０１１０】図１１は走査線駆動回路６４１の構成を示
すブロック図である。走査線駆動回路６４１は、それぞ
れシフトレジスタ６４２、バッファ６４３を有してい
る。また場合によってはレベルシフタを有していても良
い。
【０１１１】走査線駆動回路６４１において、シフトレ
ジスタ６４２にクロックＣＬＫ及びスタートパルス信号
ＳＰが入力されることによって、タイミング信号が生成
される。生成されたタイミング信号はバッファ６４３に
おいて緩衝増幅され、対応する走査線に供給される。
【０１１２】走査線には、１ライン分の画素のトランジ
スタのゲートが接続されている。そして、１ライン分の
画素のトランジスタを一斉にＯＮにしなくてはならない
ので、バッファ６４３は大きな電流を流すことが可能な
ものが用いられる。
【０１１３】なお、本発明の発光装置が有する走査線駆
動回路は、図１１に示した構成に限定されない。例えば
シフトレジスタの代わりに、デコーダ回路のような走査
線の選択ができる別の回路を用いても良い。
【０１１４】本実施例の構成は、実施例１〜４と自由に
組み合わせて実施することが可能である。
【０１１５】（実施例６）本実施例では、アナログ駆動
法で駆動する本発明の発光装置が有する信号線駆動回路
の構成について説明する。なお走査線駆動回路の構成
は、実施例５において示した構成を用いることができる
ので、ここでは説明を省略する。
【０１１６】図１２に本実施例の信号線駆動回路４０１
のブロック図を示す。４０２はシフトレジスタ、４０３
はバッファ、４０４はサンプリング回路、４０５は電流
変換回路、４０６は切り替え回路４０６を示している。
【０１１７】シフトレジスタ４０２には、クロック信号
（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されて
いる。シフトレジスタ４０２にクロック信号（ＣＬＫ）
とスタートパルス信号（ＳＰ）が入力されると、タイミ
ング信号が生成される。
【０１１８】生成されたタイミング信号は、バッファ４
０３において増幅または緩衝増幅されて、サンプリング
回路４０４に入力される。なお、バッファの代わりにレ
ベルシフタを設けて、タイミング信号を増幅しても良
い。また、バッファとレベルシフタを両方設けていても
良い。
【０１１９】サンプリング回路４０４では、ビデオ信号
線４３０から入力されたアナログビデオ信号を、タイミ
ング信号に同期して後段の電流変換回路４０５に入力す
る。
【０１２０】電流変換回路では、入力されたアナログビ
デオ信号の電圧に見合った大きさの信号電流Ｉｃを生成
し、後段の切り替え回路４０６に入力する。切り替え回
路４０６では、信号電流Ｉｃを信号線に入力するか、ト
ランジスタＴｒ２をオフにするような電圧を信号線に入
力するかが選択される。
【０１２１】図１３にサンプリング回路４０４と、電流
変換回路４０５が有する電流設定回路（Ｃ１〜Ｃｘ）の
具体的な構成を示す。なおサンプリング回路４０４は、
端子４１０においてバッファ４０３と接続されている。
【０１２２】サンプリング回路４０４には、複数のスイ
ッチ４１１が設けられている。そしてサンプリング回路
４０４には、ビデオ信号線４３０からアナログビデオ信
号が入力されており、スイッチ４１１はタイミング信号
に同期して、該アナログビデオ信号をサンプリングし、
後段の電流設定回路Ｃ１に入力する。なお図１３では、
電流設定回路Ｃ１〜Ｃｘの１つであるＣ１はサンプリン
グ回路４０４が有するスイッチ４１１の１つに接続され
ている電流設定回路Ｃ１だけを示しているが、各スイッ
チ４１１の後段に、図１３に示したような電流設定回路
Ｃ１が接続されているものとする。
【０１２３】なお本実施例では、スイッチ４１１にトラ
ンジスタを１つだけ用いているが、スイッチ４１１はタ
イミング信号に同期してアナログビデオ信号をサンプリ
ングできるスイッチであれば良く、本実施例の構成に限
定されない。
【０１２４】サンプリングされたアナログビデオ信号
は、電流設定回路Ｃ１が有する電流出力回路４１２に入
力される。電流出力回路４１２は、入力されたビデオ信
号の電圧に見合った値の電流（信号電流）を出力する。
なお図１２ではアンプ及びトランジスタを用いて電流出
力回路を形成しているが、本発明はこの構成に限定され
ず、入力された信号の電圧に見合った値の電流を出力す
ることができる回路であれば良い。
【０１２５】該信号電流は、同じく電流設定回路Ｃ１が
有するリセット回路４１７に入力される。リセット回路
４１７は、２つのトランスミッションゲート４１３、４
１４と、インバーター４１６と、を有している。
【０１２６】トランスミッションゲート４１４にはリセ
ット信号（Ｒｅｓ）が入力されており、トランスミッシ
ョンゲート４１３には、インバーター４１６によって反
転されたリセット信号（Ｒｅｓ）が入力されている。そ
してトランスミッションゲート４１３とトランスミッシ
ョンゲート４１４は、反転したリセット信号とリセット
信号にそれぞれ同期して動作しており、一方がオンのと
き片一方がオフになっている。
【０１２７】そして、トランスミッションゲート４１３
がオンのときに信号電流は後段の切り替え回路Ｄ１に入
力される。逆に、トランスミッションゲート４１４がオ
ンのときに電源４１５の電圧が後段の切り替え回路Ｄ１
に与えられる。なお信号線は、帰線期間中にリセットす
るのが望ましい。しかし、画像を表示している期間以外
であるならば、必要に応じて帰線期間以外の期間にリセ
ットすることも可能である。
【０１２８】切り替え回路Ｄ１は、２つのトランスミッ
ションゲートＳＷ１、ＳＷ２と、１つのインバーターＩ
ｎｂとを有している。ＳＷ１、ＳＷ２は切り替え信号に
よってそのスイッチングが制御されている。そして、Ｓ
Ｗ１、ＳＷ２のそれぞれに入力される切り替え信号は、
インバーターＩｎｂによって互いにその極性が反転して
いるので、ＳＷ１がオンのときＳＷ２はオフ、ＳＷ１が
オフのときＳＷ２はオンになる。ＳＷ１がオンのとき信
号線Ｓ１に信号電流Ｉｃが入力され、ＳＷ２がオンのと
き信号線Ｓ１にトランジスタＴｒ２をオンにするような
電圧が与えられる。
【０１２９】なお、シフトレジスタの代わりに、例えば
デコーダ回路のような信号線の選択ができる別の回路を
用いても良い。
【０１３０】本発明の発光装置を駆動する信号線駆動回
路は、本実施例で示す構成に限定されない。本実施例の
構成は、実施例１〜実施例４に示した構成と自由に組み
合わせて実施することが可能である。
【０１３１】（実施例７）本実施例では、図２とは異な
る本発明の発光装置の画素の構成について説明する。
【０１３２】図１４に本実施例の画素の構成を示す。図
１に示す画素１０１は、信号線Ｓｉ（Ｓ１〜Ｓｘのうち
の１つ）、第１走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１
つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのうちの１つ）及び
電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。
【０１３３】また画素１０１は、Ｔｒ１、Ｔｒ２、Ｔｒ
３、Ｔｒ４、発光素子２０４及び保持容量２０５を有し
ている。
【０１３４】Ｔｒ３とＴｒ４のゲートは、共に第１走査
線Ｇｊに接続されている。Ｔｒ３の第１の端子と第２の
端子は、一方は信号線Ｓｉに、もう一方はＴｒ２の第１
の端子に接続されている。またＴｒ４の第１の端子と第
２の端子は、一方はＴｒ２の第１の端子に、もう一方は
Ｔｒ１のゲートに接続されている。つまり、Ｔｒ３の第
１の端子と第２の端子のいずれか一方と、Ｔｒ４の第１
の端子と第２の端子のいずれか一方とは、接続されてい
る。
【０１３５】Ｔｒ１の第１の端子は電源線Ｖｉに、第２
の端子はＴｒ２の第１の端子に接続されている。Ｔｒ２
のゲートは第２走査線Ｐｊに接続されている。そしてＴ
ｒ２の第２の端子は発光素子２０４が有する画素電極に
接続されている。発光素子２０４は、画素電極と、対向
電極と、画素電極と対向電極の間に設けられた有機発光
層とを有している。発光素子２０４の対向電極は発光パ
ネルの外部に設けられた電源によって一定の電圧が与え
られている。
【０１３６】なお、Ｔｒ３とＴｒ４は、ｎチャネル型Ｔ
ＦＴとｐチャネル型ＴＦＴのどちらでも良い。ただし、
Ｔｒ３とＴｒ４の極性は同じである。また、Ｔｒ１はｎ
チャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらでも良
い。Ｔｒ２は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦ
Ｔのどちらでも良い。発光素子の画素電極と対向電極
は、一方が陽極であり、他方が陰極である。Ｔｒ２がｐ
チャネル型ＴＦＴの場合、陽極を画素電極として用い、
陰極を対向電極として用いるのが望ましい。逆に、Ｔｒ
２がｎチャネル型ＴＦＴの場合、陰極を画素電極として
用い、陽極を対向電極として用いるのが望ましい。
【０１３７】保持容量２０５はＴｒ１のゲートとソース
との間に形成されている。保持容量２０５はＴｒ１のゲ
ートとソースの間の電圧（ＶGS）をより確実に維持する
ために設けられているが、必ずしも設ける必要はない。
【０１３８】次に、本実施例の発光装置の動作について
図１５を用いて説明する。本発明の発光装置の動作は、
各ラインの画素毎に書き込み期間Ｔａと、表示期間Ｔｄ
と、逆バイアス期間Ｔｉとに分けて説明することができ
る。図１５は、各期間におけるトランジスタＴｒ１、Ｔ
ｒ２、発光素子２０４の接続を簡単に示した図であり、
ここではＴｒ１がｐチャネル型ＴＦＴで、発光素子２０
４の陽極を画素電極として用いた場合を例に挙げる。
【０１３９】まず、各ラインの画素において書き込み期
間Ｔａが開始されると、電源線Ｖ１〜Ｖｘの電圧は、ト
ランジスタＴｒ２及びＴｒ３がオンになったときに順方
向バイアスの電流が発光素子に流れる程度の高さに保た
れる。つまり、Ｔｒ１がｐチャネル型ＴＦＴで、発光素
子２０４の陽極を画素電極として用いた場合、電源線Ｖ
ｉが対向電極の電圧よりも高くなるように設定する。逆
にＴｒ１がｎチャネル型ＴＦＴで、発光素子２０４の陰
極を画素電極として用いた場合は、電源線Ｖｉが対向電
極の電圧よりも低くなるように設定する。
【０１４０】そして、走査線駆動回路１０３によって各
ラインの第１走査線が順に選択され、トランジスタＴｒ
３とＴｒ４がオンになる。なお、各第１走査線の選択さ
れる期間は互いに重ならない。また第２走査線Ｐ１〜Ｐ
ｙは選択されない。そして、信号線駆動回路１０２に入
力されるビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源
線Ｖ１〜Ｖｘの間に、それぞれビデオ信号の電圧に応じ
た大きさの信号電流Ｉｃが流れる。
【０１４１】図１５（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉに信号電流Ｉｃが流れた場合の、画素の
概略図を示す。２０６は対向電極に電圧を与える電源と
の接続用の端子を意味している。また、２０７は信号線
駆動回路１０２が有する定電流源を意味する。
【０１４２】Ｔｒ３及びＴｒ４はオンの状態にあるの
で、信号線Ｓｉに信号電流Ｉｃが流れると、信号電流Ｉ
ｃはＴｒ１のドレインと第１の端子の間に流れる。Ｔｒ
１の第１の端子は電源線Ｖｉに接続されている。
【０１４３】Ｔｒ１はゲートとドレインが接続されてい
るので飽和領域で動作している。よって、式１から、ト
ランジスタＴｒ１のゲート電圧ＶGSは信号電流の電流値
Ｉｃによって定まることがわかる。
【０１４４】書き込み期間Ｔａが終了すると、表示期間
Ｔｄが開始される。表示期間Ｔｄにおける電源線Ｖｉの
電圧は、書き込み期間Ｔａにおける電圧と同じ高さに保
たれている。また表示期間Ｔｄでは、第１走査線Ｇ１〜
Ｇｙが全て選択されず、第２走査線Ｐ１〜Ｐｙが全て選
択される。
【０１４５】図１５（Ｂ）に、表示期間Ｔｄにおける画
素の概略図を示す。Ｔｒ３及びＴｒ４はオフの状態にあ
る。また、Ｔｒ１のソースは電源線Ｖｉに接続されてい
る。表示期間Ｔｄでは、書き込み期間Ｔａにおいて定め
られたＶGSが維持されており、よって書き込み期間Ｔａ
と同じ大きさのＴｒ１のドレイン電流が、Ｔｒ２を介し
て発光素子に供給される。発光素子２０４は、供給され
た電流の大きさに応じた輝度で発光する。
【０１４６】なお、書き込み期間Ｔａの直後には必ず表
示期間Ｔｄが出現する。表示期間Ｔｄの直後には、次の
書き込み期間Ｔａが出現するか、もしくは逆バイアス期
間Ｔｉが出現する。
【０１４７】逆バイアス期間が開始されると、電源線Ｖ
１〜Ｖｘの電圧は、トランジスタＴｒ１及びＴｒ２がオ
ンになったときに逆方向バイアスの電圧が発光素子に印
加される程度の高さに保たれる。つまり、Ｔｒ１がｐチ
ャネル型ＴＦＴで、発光素子２０４の陽極を画素電極と
して用いた場合、電源線Ｖｉが対向電極の電圧よりも低
くなるように設定する。逆にＴｒ１がｎチャネル型ＴＦ
Ｔで、発光素子２０４の陰極を画素電極として用いた場
合は、電源線Ｖｉが対向電極の電圧よりも高くなるよう
に設定する。
【０１４８】本実施例では、逆バイアス期間では表示期
間Ｔｄと同様に、トランジスタＴｒ３、Ｔｒ４がオフ、
Ｔｒ２がオンの状態である。
【０１４９】図１５（Ｃ）に、逆バイアス期間Ｔｉにお
ける画素１０１の概略図を示す。発光素子２０４は逆方
向バイアスの電圧が印加されると発光しない状態にな
る。書き込み期間ＴａにおいてＴｒ１が完全にオンにな
り、Ｔｒ１のソースとドレインの電圧差がほぼ０に等し
ければ、電源線Ｖｉと対向電極の間の電圧差がそのまま
発光素子２０４に印加される。
【０１５０】また、逆バイアス期間Ｔｉの長さは、デュ
ーティー比（１フレーム期間における表示期間の長さの
総和の割合）との兼ね合いを考慮し、設計者が適宜設定
することが可能である。
【０１５１】なお、本実施例の発光装置は、デジタルビ
デオ信号を用いて表示を行うことも可能であるし、アナ
ログビデオ信号を用いて表示を行うことも可能である。
【０１５２】本実施例は、実施例１〜６と組み合わせて
実施することが可能である。
【０１５３】（実施例８）本実施例では、図２、図１４
とは異なる本発明の発光装置の画素の構成について説明
する。
【０１５４】図１６に、図１で示した画素１０１の詳し
い構成を示す。図１６に示す画素１０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜
Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのう
ちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）
を有している。
【０１５５】本実施例の画素１０１は、トランジスタＴ
ｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、発光素子２２４及び保
持容量２２５を有している。
【０１５６】トランジスタＴｒ３とトランジスタＴｒ４
のゲートは、共に第１走査線Ｇｊに接続されている。ト
ランジスタＴｒ３の第１の端子と第２の端子は、一方は
信号線Ｓｉに、もう一方はトランジスタＴｒ１のゲート
に接続されている。またトランジスタＴｒ４の第１の端
子と第２の端子は、一方は信号線Ｓｉに、もう一方はト
ランジスタＴｒ１の第２の端子に接続されている。
【０１５７】トランジスタＴｒ１の第１の端子は電源線
Ｖｉに接続されており、第２の端子はトランジスタＴｒ
２の第１の端子に接続されている。トランジスタＴｒ２
のゲートは第２走査線Ｐｊに接続されている。トランジ
スタＴｒ２の第２の端子は、発光素子２２４が有する画
素電極に接続されており、対向電極の電圧は一定の高さ
に保たれている。
【０１５８】なお、トランジスタＴｒ３とトランジスタ
Ｔｒ４は、ｎチャネル型トランジスタとｐチャネル型ト
ランジスタのどちらでも良い。ただし、トランジスタＴ
ｒ３とトランジスタＴｒ４の極性は同じである。
【０１５９】また、トランジスタＴｒ１とＴｒ２は、ｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１とＴｒ２
の極性は同じである。そして、陽極を画素電極として用
い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１とＴｒ２はｐチャネル型トランジスタであるのが望
ましい。逆に、陽極を対向電極として用い、陰極を画素
電極として用いる場合、トランジスタＴｒ１とＴｒ２は
ｎチャネル型トランジスタであるのが望ましい。
【０１６０】保持容量２２５はトランジスタＴｒ１のゲ
ートとソースの間に形成されている。保持容量２２５は
トランジスタＴｒ１のゲートとソースの間の電圧（ゲー
ト電圧）を維持するために設けられているが、必ずしも
設ける必要はない。
【０１６１】次に、本実施例の発光装置の動作について
図１７を用いて説明する。本発明の発光装置の動作は、
各ラインの画素毎に書き込み期間Ｔａと、表示期間Ｔｄ
と、逆バイアス期間Ｔｉとに分けて説明することができ
る。図１７は、各期間におけるトランジスタＴｒ１、Ｔ
ｒ２、発光素子２２４の接続を簡単に示した図であり、
ここではＴｒ１がｐチャネル型ＴＦＴで、発光素子２２
４の陽極を画素電極として用いた場合を例に挙げる。
【０１６２】まず書き込み期間Ｔａでは、各ラインの画
素において書き込み期間Ｔａが開始されると、電源線Ｖ
１〜Ｖｘの電圧は、トランジスタＴｒ１及びＴｒ２がオ
ンになったときに順方向バイアスの電流が発光素子に流
れる程度の高さに保たれる。つまり、Ｔｒ１ｐチャネル
型ＴＦＴで発光素子２２４の陽極を画素電極として用い
た場合、電源線Ｖｉが対向電極の電圧よりも高くなるよ
うに設定する。逆にＴｒ１がｎチャネル型ＴＦＴで発光
素子２２４の陰極を画素電極として用いた場合は、電源
線Ｖｉが対向電極の電圧よりも低くなるように設定す
る。
【０１６３】そして走査線駆動回路１０３によって各ラ
インの第１走査線が順に選択され、第１走査線Ｇｊにゲ
ートが接続されたトランジスタＴｒ３及びＴｒ４がオン
になる。なお、各第１走査線の選択される期間は互いに
重ならない。書き込み期間Ｔａでは、第２走査線Ｐｊは
選択されておらず、Ｔｒ２はオフになっている。
【０１６４】そして、信号線駆動回路１０２に入力され
るビデオ信号の電圧に基づき、信号線Ｓ１〜Ｓｘと電源
線Ｖ１〜Ｖｘの間に、それぞれビデオ信号に応じた信号
電流Ｉｃが流れる。
【０１６５】図１７（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉに信号電流Ｉｃが流れた場合の、画素１
０１の概略図を示す。２２７は信号線駆動回路１０２が
有する定電流源を意味する。また、２２６は対向電極に
電圧を与える電源への接続用の端子である。
【０１６６】書き込み期間Ｔａにおいて、トランジスタ
Ｔｒ３及びＴｒ４はオンの状態にあるので、信号線Ｓｉ
に信号電流Ｉｃが流れると、信号電流Ｉｃはトランジス
タＴｒ１のソースとドレインの間に流れる。このとき、
トランジスタＴｒ１はゲートとドレインが接続されてる
ので、飽和領域で動作する。よって式１からわかるよう
に、トランジスタＴｒ１のゲート電圧ＶGSは信号電流Ｉ
ｃの値によって定まる。
【０１６７】書き込み期間Ｔａが終了すると、表示期間
Ｔｄが開始される。表示期間Ｔｄにおける電源線Ｖｉの
電圧は、書き込み期間Ｔａにおける電圧と同じ高さに保
たれている。また表示期間Ｔｄでは第１走査線Ｇｊは選
択されておらず、第２走査線Ｐｊが選択される。
【０１６８】図１７（Ｂ）に、表示期間Ｔｄにおける画
素の概略図を示す。トランジスタＴｒ３及びトランジス
タＴｒ４はオフになっている。また、トランジスタＴｒ
２はオンになっている。
【０１６９】表示期間Ｔｄでは、トランジスタＴｒ１
は、書き込み期間Ｔａにおいて定められたＶGSがそのま
ま維持されている。そのため、トランジスタＴｒ１のド
レイン電流は信号電流Ｉｃと同じ値に維持されたままで
ある。また、トランジスタＴｒ２はオンになっているの
で、ドレイン電流はトランジスタＴｒ２を介して発光素
子２２４に流れる。よって、表示期間Ｔｄでは、該信号
電流Ｉｃと同じ大きさの駆動電流が発光素子２２４に流
れ、かつ該駆動電流の大きさに見合った輝度で、発光素
子２２４が発光する。
【０１７０】なお、書き込み期間Ｔａの直後には必ず表
示期間Ｔｄが出現する。表示期間Ｔｄの直後には、次の
書き込み期間Ｔａが出現するか、もしくは逆バイアス期
間Ｔｉが出現する。
【０１７１】逆バイアス期間が開始されると、電源線Ｖ
１〜Ｖｘの電圧は、トランジスタＴｒ１及びＴｒ２がオ
ンになったときに逆方向バイアスの電圧が発光素子に印
加される程度の高さに保たれる。つまり、Ｔｒ１がｐチ
ャネル型ＴＦＴで発光素子２２４の陽極を画素電極とし
て用いた場合、電源線Ｖｉが対向電極の電圧よりも低く
なるように設定する。逆にＴｒ１がｎチャネル型ＴＦＴ
で発光素子２２４の陰極を画素電極として用いた場合
は、電源線Ｖｉが対向電極の電圧よりも高くなるように
設定する。
【０１７２】本実施例では、逆バイアス期間では表示期
間Ｔｄと同様に、トランジスタＴｒ３、Ｔｒ４がオフ、
Ｔｒ２がオンの状態である。
【０１７３】図１７（Ｃ）に、逆バイアス期間Ｔｉにお
ける画素１０１の概略図を示す。発光素子２２４は逆方
向バイアスの電圧が印加されると発光しない状態にな
る。書き込み期間ＴａにおいてＴｒ１が完全にオンにな
り、Ｔｒ１のソースとドレインの電圧差がほぼ０に等し
ければ、電源線Ｖｉと対向電極の間の電圧差がそのまま
発光素子２２４に印加される。
【０１７４】また、逆バイアス期間Ｔｉの長さは、デュ
ーティー比（１フレーム期間における表示期間の長さの
総和の割合）との兼ね合いを考慮し、設計者が適宜設定
することが可能である。
【０１７５】なお、本実施例の発光装置は、デジタルビ
デオ信号を用いて表示を行うことも可能であるし、アナ
ログビデオ信号を用いて表示を行うことも可能である。
【０１７６】本実施例は、実施例１〜６と組み合わせて
実施することが可能である。
【０１７７】（実施例９）本実施例では、図２、図１
４、図１６とは異なる本発明の発光装置の画素の構成に
ついて説明する。
【０１７８】図１８に、図１で示した画素１０１の詳し
い構成を示す。図１８に示す画素１０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜
Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのう
ちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１
つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有し
ている。
【０１７９】また本実施例の画素１０１は、トランジス
タＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、発光素子
２３４及び保持容量２３５を有している。保持容量２３
５はトランジスタＴｒ１及びＴｒ２のゲートとソースの
間の電圧をより確実に保持するために設けられている
が、必ずしも設ける必要はない。
【０１８０】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３の第
１の端子と第２の端子は、一方は信号線Ｓｉに接続され
ており、もう一方はトランジスタＴｒ１の第２の端子に
接続されている。
【０１８１】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
第１の端子と第２の端子は、一方は信号線Ｓｉに、もう
一方はトランジスタＴｒ１のゲート及びトランジスタＴ
ｒ２のゲートに接続されている。
【０１８２】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
第１の端子と第２の端子は、一方はトランジスタＴｒ１
の第２の端子に、もう一方はトランジスタＴｒ２の第２
の端子に接続されている。
【０１８３】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
１とトランジスタＴｒ２の第１の端子は、共に電源線Ｖ
ｉに接続されている。そして、トランジスタＴｒ２の第
２の端子は、発光素子２３４の画素電極に接続されてい
る。対向電極は一定の高さに保たれている。
【０１８４】保持容量２３５が有する２つの電極は、一
方はトランジスタＴｒ１とトランジスタＴｒ２のゲート
に、もう一方は電源線Ｖｉに接続されている。
【０１８５】なお、トランジスタＴｒ１及びＴｒ２はｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。そして、陽極を画素電極として
用い、陰極を対向電極として用いる場合、トランジスタ
Ｔｒ１及びＴｒ２はｐチャネル型トランジスタであるの
が望ましい。逆に、陽極を対向電極として用い、陰極を
画素電極として用いる場合、トランジスタＴｒ１及びＴ
ｒ２はｎチャネル型トランジスタであるのが望ましい。
【０１８６】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、
ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。
【０１８７】次に、本実施例の発光装置の動作について
図１９を用いて説明する。本発明の発光装置の動作は、
各ラインの画素毎に書き込み期間Ｔａと、表示期間Ｔｄ
と、逆バイアス期間Ｔｉとに分けて説明することができ
る。図１９は、各期間におけるトランジスタＴｒ１、Ｔ
ｒ２、発光素子２３４の接続を簡単に示した図であり、
ここではＴｒ１及びＴｒ２がｐチャネル型ＴＦＴで、発
光素子２３４の陽極を画素電極として用いた場合を例に
挙げる。
【０１８８】まず、各ラインの画素において書き込み期
間Ｔａが開始されると、電源線Ｖ１〜Ｖｘの電圧は、ト
ランジスタＴｒ２がオンになったときに順方向バイアス
の電流が発光素子に流れる程度の高さに保たれる。つま
り、Ｔｒ１及びＴｒ２がｐチャネル型ＴＦＴで、発光素
子２３４の陽極を画素電極として用いた場合、電源線Ｖ
ｉが対向電極の電圧よりも高くなるように設定する。逆
にＴｒ１及びＴｒ２がｎチャネル型ＴＦＴで、発光素子
２３４の陰極を画素電極として用いた場合は、電源線Ｖ
ｉが対向電極の電圧よりも低くなるように設定する。
【０１８９】そして、走査線駆動回路１０３によって各
ラインの第１走査線及び第２走査線が順に選択され、ト
ランジスタＴｒ３とＴｒ４がオンになる。なお、第３走
査線は選択されていないので、トランジスタＴｒ５はオ
フになっている。各第１走査線及び第２走査線の選択さ
れる期間は互いに重ならない。そして、信号線駆動回路
１０２に入力されるビデオ信号に基づき、信号線Ｓ１〜
Ｓｘと電源線Ｖ１〜Ｖｘの間に、それぞれビデオ信号の
電圧に応じた大きさの信号電流Ｉｃが流れる。
【０１９０】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に、それぞれビデオ信号に応じた電流（以
下、信号電流Ｉｃ）が流れる。
【０１９１】図１９（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れた場合の、画素１０１の概略図を示す。２３６は対向
電極に電圧を与える電源との接続用の端子を意味してい
る。また、２３７は信号線駆動回路１０２が有する定電
流源を意味する。
【０１９２】トランジスタＴｒ３はオンの状態にあるの
で、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れると、信号電流ＩｃはトランジスタＴｒ１のドレイン
とソースの間に流れる。このときトランジスタＴｒ１
は、ゲートとドレインが接続されているので飽和領域で
動作しており、式１が成り立つ。よって、トランジスタ
Ｔｒ１のゲート電圧ＶGSは電流値Ｉｃによって定まる。
【０１９３】そしてトランジスタＴｒ２のゲートは、ト
ランジスタＴｒ１のゲートに接続されている。また、ト
ランジスタＴｒ２のソースは、トランジスタＴｒ１のソ
ースに接続されている。したがって、トランジスタＴｒ
１のゲート電圧は、そのままトランジスタＴｒ２のゲー
ト電圧となる。よって、トランジスタＴｒ２のドレイン
電流は、トランジスタＴｒ１のドレイン電流に比例す
る。特に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、
トランジスタＴｒ１とトランジスタＴｒ２のドレイン電
流は互いに等しくなる。
【０１９４】そして、トランジスタＴｒ２のドレイン電
流は発光素子２３４に流れる。発光素子に流れる電流
は、定電流源２３７において定められた信号電流Ｉｃに
応じた大きさであり、流れる電流の大きさに見合った輝
度で発光素子２３４は発光する。発光素子に流れる電流
が０に限りなく近かったり、発光素子に流れる電流が逆
方向バイアスである場合は、発光素子２３４は発光しな
い。
【０１９５】各ライン目の画素において書き込み期間Ｔ
ａが終了すると、第１走査線、第２走査線の選択が終了
する。このとき、第２走査線の選択が、第１走査線より
も先に終了するのが望ましい。なぜならトランジスタＴ
ｒ３が先にオフになってしまうと、保持容量２３５の電
荷がＴｒ４を通って漏れてしまうからである。
【０１９６】書き込み期間Ｔａが終了すると、次に表示
期間Ｔｄが開始される。表示期間Ｔｄにおける電源線Ｖ
ｉの電圧は、書き込み期間Ｔａにおける電圧と同じ高さ
に保たれている。表示期間Ｔｄが開始されると、第３走
査線が順に選択され、トランジスタＴｒ５がオンにな
る。なお、第１走査線及び第２走査線は選択されていな
いので、トランジスタＴｒ３及びＴｒ４はオフになって
いる。
【０１９７】図１９（Ｂ）に、表示期間Ｔｄにおける画
素の概略図を示す。トランジスタＴｒ３及びトランジス
タＴｒ４はオフの状態にある。また、トランジスタＴｒ
１及びトランジスタＴｒ２のソースは電源線Ｖｉに接続
されている。
【０１９８】トランジスタＴｒ１、Ｔｒ２においては、
書き込み期間Ｔａにおいて定められたＶGSがそのまま保
持されている。そのため、トランジスタＴｒ１のドレイ
ン電流Ｉ1と、トランジスタＴｒ２のドレイン電流Ｉ2の
値は、共に信号電流Ｉｃに応じた大きさに維持されたま
まである。また、トランジスタＴｒ５がオンなので、ト
ランジスタＴｒ１のドレイン電流Ｉ1と、トランジスタ
Ｔｒ２のドレイン電流Ｉ2は、共に発光素子２３４に流
れる。よって、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を
合わせた電流の大きさに見合った輝度で、発光素子２３
４は発光する。
【０１９９】なお、書き込み期間Ｔａの直後には必ず表
示期間Ｔｄが出現する。表示期間Ｔｄの直後には、次の
書き込み期間Ｔａが出現するか、もしくは逆バイアス期
間Ｔｉが出現する。
【０２００】逆バイアス期間が開始されると、電源線Ｖ
１〜Ｖｘの電圧は、トランジスタＴｒ２がオンになった
ときに逆方向バイアスの電圧が発光素子に印加される程
度の高さに保たれる。つまり、Ｔｒ１及びＴｒ２がｐチ
ャネル型ＴＦＴで、発光素子２３４の陽極を画素電極と
して用いた場合、電源線Ｖｉが対向電極の電圧よりも低
くなるように設定する。逆にＴｒ１及びＴｒ２がｎチャ
ネル型ＴＦＴで、発光素子２３４の陰極を画素電極とし
て用いた場合は、電源線Ｖｉが対向電極の電圧よりも高
くなるように設定する。
【０２０１】そして、走査線駆動回路１０３によって各
ラインの第１、第２及び第３走査線が順に選択され、ト
ランジスタＴｒ３、Ｔｒ４及びＴｒ５がオンになる。そ
して、信号線駆動回路１０２によって、信号線Ｓ１〜Ｓ
ｘのそれぞれにトランジスタＴｒ１及びＴｒ２がオンに
なるような電圧が印加される。
【０２０２】図１９（Ｃ）に、逆バイアス期間Ｔｉにお
ける画素１０１の概略図を示す。逆バイアス期間Ｔｉに
おいては、Ｔｒ１及びＴｒ２がオンになるので、逆方向
バイアスの電圧が発光素子２３４に印加されることにな
る。発光素子２３４は逆方向バイアスの電圧が印加され
ると発光しない状態になる。
【０２０３】なお、電源線の電圧は、トランジスタＴｒ
１及びＴｒ２がオンになったときに、逆方向バイアスの
電圧が発光素子に印加される高さであれば良い。また、
逆バイアス期間Ｔｉの長さは、デューティー比（１フレ
ーム期間における表示期間の長さの総和の割合）との兼
ね合いを考慮し、設計者が適宜設定することが可能であ
る。
【０２０４】なお、発光素子に流れる電流の大きさに見
合った輝度で発光素子２３４が発光するので、各画素の
階調は、表示期間Ｔｄにおける発光素子に流れる電流の
大きさで決まる。なお、書き込み期間Ｔａにおいても、
ドレイン電流Ｉ1の大きさに見合った輝度で発光してい
るが、その階調に与える影響は、実際のパネルでは無視
できる程度に小さいと考えられる。なぜなら、例えばＶ
ＧＡだと４８０ラインの画素が画素部に設けられてお
り、１ラインの画素の書き込み期間Ｔａは１フレーム期
間の１／４８０程度と非常に小さいからである。もちろ
ん、書き込み期間Ｔａにおける発光素子に流れる電流の
階調への影響を考慮に入れて、信号電流Ｉｃの大きさを
補正するようにしても良い。
【０２０５】本実施例の画素では、表示期間において発
光素子に流れる電流はドレイン電流Ｉ1と、ドレイン電
流Ｉ2の和である。よって、発光素子に流れる電流がド
レイン電流Ｉ2のみに依存していない。そのため、トラ
ンジスタＴｒ１とトランジスタＴｒ２の特性がずれて、
トランジスタＴｒ１のドレイン電流Ｉ1に対するトラン
ジスタＴｒ２のドレイン電流Ｉ2の比が画素間で異なっ
ても、発光素子に流れる電流の値が画素間でずれるのを
抑え、輝度のばらつきが視認されるのを防ぐことができ
る。
【０２０６】また、本発明の画素では、書き込み期間Ｔ
ａにおいてトランジスタＴｒ１のドレイン電流は発光素
子に流れていない。よって信号線駆動回路によって画素
に電流が供給され、トランジスタＴｒ１のドレイン電流
が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右され
ない。したがって、供給された電流から変換される電圧
が早く安定するので、電流を書き込む時間を短くするこ
とができ、動画表示において残像が視認されてしまうの
を防ぐことができる。
【０２０７】なお、本実施例において、トランジスタＴ
ｒ４の第１の端子と第２の端子は、一方は信号線Ｓｉ
に、もう一方はトランジスタＴｒ１のゲート及びトラン
ジスタＴｒ２のゲートに接続されている。しかし本実施
例はこの構成に限定されない。本発明の画素は、書き込
み期間ＴａにおいてトランジスタＴｒ１のゲートとドレ
インを接続し、表示期間においてトランジスタＴｒ１の
ゲートとドレインを切り離すことができるように、トラ
ンジスタＴｒ４が他の素子または配線と接続されていれ
ば良い。
【０２０８】つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５は、Ｔａ
では図１９（Ａ）のように接続され、Ｔｄでは図１９
（Ｂ）、Ｔｉでは図１９（Ｃ）のように接続されていれ
ば良い。また、Ｇｊ、Ｐｊ、Ｒｊは３本が別の配線とな
っているが、まとめて１本や２本にしても良い。
【０２０９】なお、本実施例の発光装置は、デジタルビ
デオ信号を用いて表示を行うことも可能であるし、アナ
ログビデオ信号を用いて表示を行うことも可能である。
【０２１０】本実施例は、実施例１〜６と組み合わせて
実施することが可能である。
【０２１１】（実施例１０）本実施例では、図２、図１
４、図１６、図１８とは異なる本発明の発光装置の画素
の構成について説明する。
【０２１２】図２０に、図１で示した画素１０１の詳し
い構成を示す。図２０に示す画素１０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜
Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのう
ちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１
つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有し
ている。
【０２１３】また画素１０１は、トランジスタＴｒ１、
Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６、発光素子２
４４及び保持容量２４５を有している。保持容量２４５
はトランジスタＴｒ１及びＴｒ２のゲート電圧をより確
実に保持するために設けられているが、必ずしも設ける
必要はない。
【０２１４】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３の第
１の端子と第２の端子は、一方は信号線Ｓｉに接続され
ており、もう一方はトランジスタＴｒ１及びＴｒ２の第
１の端子に接続されている。
【０２１５】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
第１の端子と第２の端子は、一方は電源線Ｖｉに、もう
一方はトランジスタＴｒ１及びＴｒ２のゲートに接続さ
れている。
【０２１６】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
第１の端子と第２の端子は、一方はトランジスタＴｒ１
及びＴｒ２の第１の端子に、もう一方は発光素子２４４
の画素電極に接続されている。
【０２１７】トランジスタＴｒ６のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ６の
第１の端子と第２の端子は、一方は電源線Ｖｉに、もう
一方はトランジスタＴｒ２の第２の端子に接続されてい
る。
【０２１８】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。そして、トランジ
スタＴｒ１の第２の端子は、電源線Ｖｉに接続されてい
る。
【０２１９】保持容量２４５が有する２つの電極は、一
方はトランジスタＴｒ１及びＴｒ２のゲートに、もう一
方はトランジスタＴｒ１及びＴｒ２のソースに接続され
ている。対向電極は一定の電圧に保たれている。
【０２２０】なお、トランジスタＴｒ１及びＴｒ２はｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。そして、陽極を画素電極として
用い、陰極を対向電極として用いる場合、トランジスタ
Ｔｒ１及びＴｒ２はｎチャネル型トランジスタであるの
が望ましい。逆に、陽極を対向電極として用い、陰極を
画素電極として用いる場合、トランジスタＴｒ１及びＴ
ｒ２はｐチャネル型トランジスタであるのが望ましい。
【０２２１】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５、Ｔ
ｒ６は、ｎチャネル型トランジスタとｐチャネル型トラ
ンジスタのどちらでも良い。ただし、トランジスタＴｒ
５とＴｒ６は共にゲートが第３走査線Ｒｊに接続されて
いるため、その極性を同じにする。トランジスタＴｒ５
のゲートとＴｒ６のゲートが同じ配線に接続されていな
い場合、その極性は同じでなくとも良い。
【０２２２】次に、本実施例の発光装置の動作について
図２１を用いて説明する。本発明の発光装置の動作は、
各ラインの画素毎に書き込み期間Ｔａと、表示期間Ｔｄ
と、逆バイアス期間Ｔｉとに分けて説明することができ
る。図２１は、各期間におけるトランジスタＴｒ１、Ｔ
ｒ２、Ｔｒ５、発光素子２４４の接続を簡単に示した図
であり、ここではＴｒ１及びＴｒ２がｎチャネル型ＴＦ
Ｔで、発光素子２４４の陽極を画素電極として用いた場
合を例に挙げる。
【０２２３】まず、各ラインの画素において書き込み期
間Ｔａが開始されると、電源線Ｖ１〜Ｖｘの電圧は、ト
ランジスタＴｒ２、Ｔｒ５及びＴｒ６がオンになったと
きに順方向バイアスの電流が発光素子に流れる程度の高
さに保たれる。つまり、Ｔｒ１及びＴｒ２がｎチャネル
型ＴＦＴで、発光素子２４４の陽極を画素電極として用
いた場合、電源線Ｖｉが対向電極の電圧よりも高くなる
ように設定する。逆にＴｒ１及びＴｒ２がｐチャネル型
ＴＦＴで、発光素子２４４の陰極を画素電極として用い
た場合は、電源線Ｖｉが対向電極の電圧よりも低くなる
ように設定する。
【０２２４】そして、各ラインの第１走査線及び第２走
査線が順に選択される。よって、トランジスタＴｒ３、
Ｔｒ４がオンになる。なお、第１及び第２走査線の選択
される期間は互いに重ならない。また、第３走査線は選
択されていないので、トランジスタＴｒ５、Ｔｒ６はオ
フになっている。
【０２２５】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉ
ｃが流れる。
【０２２６】図２１（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉに信号電流Ｉｃが流れた場合の、画素１
０１の概略図を示す。２４６は対向電極に電圧を与える
電源との接続用の端子を意味している。また、２４７は
信号線駆動回路１０２が有する定電流源を意味する。
【０２２７】トランジスタＴｒ３はオンの状態にあるの
で、信号線Ｓｉに信号電流Ｉｃが流れると、信号電流Ｉ
ｃはトランジスタＴｒ１のドレインとソースの間に流れ
る。このときトランジスタＴｒ１は、ゲートとドレイン
が接続されているので飽和領域で動作しており、式１が
成り立つ。よって、トランジスタＴｒ１のゲート電圧Ｖ
GSは電流値Ｉｃによって定まる。
【０２２８】そして、トランジスタＴｒ２のゲートは、
トランジスタＴｒ１のゲートに接続されている。また、
トランジスタＴｒ２のソースは、トランジスタＴｒ１の
ソースに接続されている。したがって、トランジスタＴ
ｒ１のゲート電圧は、そのままトランジスタＴｒ２のゲ
ート電圧となる。
【０２２９】なお、書き込み期間Ｔａでは、トランジス
タＴｒ２のドレインは、他の配線及び電源等から電圧が
与えられていない、所謂フローティングの状態にある。
従って、トランジスタＴｒ２にドレイン電流は流れな
い。
【０２３０】書き込み期間Ｔａが終了すると、各ライン
の第１走査線及び第２走査線の選択が順に終了する。こ
のとき、第２走査線の選択が、第１走査線よりも先に終
了するのが望ましい。なぜならトランジスタＴｒ３が先
にオフになってしまうと、保持容量２４５の電荷がＴｒ
４を通って漏れてしまうからである。
【０２３１】一方、各ラインの画素において書き込み期
間Ｔａが終了すると、次に表示期間Ｔｄが開始される。
表示期間Ｔｄにおける電源線Ｖｉの電圧は、書き込み期
間Ｔａにおける電圧と同じ高さに保たれている。表示期
間Ｔｄが開始されると、各ラインの第３走査線が順に選
択され、トランジスタＴｒ５、Ｔｒ６がオンになる。な
お、第１走査線及び第２走査線は選択されていないの
で、トランジスタＴｒ３及びＴｒ４はオフになってい
る。
【０２３２】図２１（Ｂ）に、表示期間Ｔｄにおける画
素の概略図を示す。トランジスタＴｒ３及びトランジス
タＴｒ４はオフの状態にある。また、トランジスタＴｒ
１及びトランジスタＴｒ２のドレインは電源線Ｖｉに接
続されている。
【０２３３】一方トランジスタＴｒ１、Ｔｒ２において
は、書き込み期間Ｔａにおいて定められたＶGSがそのま
ま保持されている。よって、トランジスタＴｒ１と同じ
ゲート電圧がトランジスタＴｒ２に与えられる。さら
に、トランジスタＴｒ６がオンになり、トランジスタＴ
ｒ２のドレインは電源線Ｖｉに接続されるので、トラン
ジスタＴｒ２のドレイン電流は、トランジスタＴｒ１の
ドレイン電流に比例する大きさになる。特に、μＣ0Ｗ
／Ｌ及びＶTHが互いに等しいとき、トランジスタＴｒ１
とトランジスタＴｒ２のドレイン電流は互いに等しくな
り、Ｉ2＝Ｉ1＝Ｉｃとなる。
【０２３４】また、トランジスタＴｒ５がオンなので、
トランジスタＴｒ１のドレイン電流Ｉ1と、トランジス
タＴｒ２のドレイン電流Ｉ2は、共に発光素子に流れる
電流として発光素子２４４に流れる。よって、表示期間
Ｔｄでは、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わ
せた大きさの電流が発光素子２４４に流れ、該発光素子
に流れる電流の大きさに見合った輝度で、発光素子２４
４が発光する。
【０２３５】なお、書き込み期間Ｔａの直後には必ず表
示期間Ｔｄが出現する。表示期間Ｔｄの直後には、次の
書き込み期間Ｔａが出現するか、もしくは逆バイアス期
間Ｔｉが出現する。
【０２３６】逆バイアス期間Ｔｉが開始されると、電源
線Ｖ１〜Ｖｘの電圧は、トランジスタＴｒ２、Ｔｒ５及
びＴｒ６がオンになったときに逆方向バイアスの電圧が
発光素子に印加される程度の高さに保たれる。つまり、
Ｔｒ１及びＴｒ２がｎチャネル型ＴＦＴで、発光素子２
４４の陽極を画素電極として用いた場合、電源線Ｖｉが
対向電極の電圧よりも低くなるように設定する。逆にＴ
ｒ１及びＴｒ２がｐチャネル型ＴＦＴで、発光素子２４
４の陰極を画素電極として用いた場合は、電源線Ｖｉが
対向電極の電圧よりも高くなるように設定する。
【０２３７】そして、走査線駆動回路１０３によって各
ラインの第１、第２及び第３走査線が順に選択され、ト
ランジスタＴｒ３、Ｔｒ４、Ｔｒ５及びＴｒ６がオンに
なる。そして、信号線駆動回路１０２によって、信号線
Ｓ１〜ＳｘのそれぞれにトランジスタＴｒ１及びＴｒ２
がオンになるような電圧が印加される。
【０２３８】図２１（Ｃ）に、逆バイアス期間Ｔｉにお
ける画素１０１の概略図を示す。逆バイアス期間Ｔｉに
おいては、Ｔｒ２、Ｔｒ５及びＴｒ６がオンになり、逆
方向バイアスの電圧が発光素子２４４に印加されること
になる。発光素子２４４は逆方向バイアスの電圧が印加
されると発光しない状態になる。
【０２３９】なお、電源線の電圧は、トランジスタＴｒ
２、Ｔｒ５及びＴｒ６がオンになったときに、逆方向バ
イアスの電圧が発光素子に印加される高さであれば良
い。また、逆バイアス期間Ｔｉの長さは、デューティー
比（１フレーム期間における表示期間の長さの総和の割
合）との兼ね合いを考慮し、設計者が適宜設定すること
が可能である。
【０２４０】なお、発光素子に流れる電流の大きさに見
合った輝度で発光素子２４４が発光するので、各画素の
階調は、表示期間Ｔｄにおける発光素子に流れる電流の
大きさで決まる。
【０２４１】本実施例の画素では、表示期間において発
光素子に流れる電流はドレイン電流Ｉ1と、ドレイン電
流Ｉ2の和である。よって、発光素子に流れる電流がド
レイン電流Ｉ2のみに依存していない。そのため、トラ
ンジスタＴｒ１とトランジスタＴｒ２の特性がずれて、
トランジスタＴｒ１のドレイン電流Ｉ1に対するトラン
ジスタＴｒ２のドレイン電流Ｉ2の比が画素間で異なっ
ても、発光素子に流れる電流の値が画素間でずれるのを
抑え、輝度のばらつきが視認されるのを防ぐことができ
る。
【０２４２】また、本実施例の画素では、書き込み期間
ＴａにおいてトランジスタＴｒ１のドレイン電流は発光
素子に流れていない。よって信号線駆動回路によって画
素に電流が供給され、トランジスタＴｒ１のドレイン電
流が流れることでゲート電圧が変化しはじめてから、そ
の値が安定するまでの時間は、発光素子の容量に左右さ
れない。したがって、供給された電流から変換される電
圧が早く安定するので、電流を書き込む時間を短くする
ことができ、動画表示において残像が視認されてしまう
のを防ぐことができる。
【０２４３】なお、本実施例において、トランジスタＴ
ｒ４の第１の端子と第２の端子は、一方はトランジスタ
Ｔｒ１の第２の端子に、もう一方はトランジスタＴｒ１
のゲート及びトランジスタＴｒ２のゲートに接続されて
いる。しかし本実施例はこの構成に限定されない。本実
施例の画素は、書き込み期間Ｔａにおいてトランジスタ
Ｔｒ１のゲートとドレインを接続し、表示期間において
トランジスタＴｒ１のゲートとドレインを切り離すこと
ができるように、トランジスタＴｒ４が他の素子または
配線と接続されていれば良い。
【０２４４】つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６
は、Ｔａでは図２１（Ａ）のように接続され、Ｔｄでは
図２１（Ｂ）のように接続され、Ｔｉでは図２１（Ｃ）
のように接続されていれば良い。また、Ｇｊ、Ｐｊ、Ｒ
ｊは３本が別の配線となっているが、まとめて１本や２
本にしても良い。
【０２４５】また、トランジスタＴｒ５は、書き込み期
間Ｔａにおいて信号電流ＩｃとトランジスタＴｒ１のド
レイン電流Ｉ1を等しい値に近づけるために設けられて
いる。トランジスタＴｒ５の第１の端子と第２の端子
は、一方はトランジスタＴｒ１及びＴｒ２の第１の端子
に、もう一方は発光素子２４４の画素電極に必ずしも接
続している必要はない。トランジスタＴｒ５は、書き込
み期間Ｔａにおいて、トランジスタＴｒ２のソースが発
光素子２４４の画素電極と信号線Ｓｉとのいずれか一方
に接続されるように、他の配線または素子と接続してい
れば良い。
【０２４６】つまり、ＴａにおいてＴｒ１を流れる電流
は全て電流源に流れ、電流源を流れる電流は全てＴｒ１
に流れていれば良い。ＴｄにおいてはＴｒ１とＴｒ２を
流れる電流は発光素子に流れれば良い。
【０２４７】なお、本実施例の発光装置は、デジタルビ
デオ信号を用いて表示を行うことも可能であるし、アナ
ログビデオ信号を用いて表示を行うことも可能である。
【０２４８】本実施例は、実施例１〜６と組み合わせて
実施することが可能である。
【０２４９】（実施例１１）本実施例では、図２、図１
４、図１６、図１８、図２０とは異なる本実施例の発光
装置の画素の構成について説明する。
【０２５０】図２２に、図１で示した画素１０１の詳し
い構成を示す。図２２に示す画素１０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜
Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのう
ちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１
つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有し
ている。
【０２５１】また画素１０１は、トランジスタＴｒ１、
Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６、発光素子２
５４及び保持容量２５５を有している。保持容量２５５
はトランジスタＴｒ１及びＴｒ２のゲート電圧をより確
実に保持するために設けられているが、必ずしも設ける
必要はない。
【０２５２】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３の第
１の端子と第２の端子は、一方は信号線Ｓｉに接続され
ており、もう一方はトランジスタＴｒ１の第１の端子に
接続されている。
【０２５３】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
第１の端子と第２の端子は、一方は電源線Ｖｉに、もう
一方はトランジスタＴｒ１及びＴｒ２のゲートに接続さ
れている。
【０２５４】トランジスタＴｒ６のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ６の
第１の端子と第２の端子は、一方はトランジスタＴｒ２
の第１の端子に、もう一方は発光素子２５４の画素電極
に接続されている。
【０２５５】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
第１の端子と第２の端子は、一方はトランジスタＴｒ１
の第１の端子に、もう一方は発光素子２５４の画素電極
に接続されている。対向電極は一定の電圧に保たれてい
る。
【０２５６】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
１及びＴｒ２の第２の端子は、電源線Ｖｉに接続されて
いる。
【０２５７】保持容量２５５が有する２つの電極は、一
方はトランジスタＴｒ１及びＴｒ２のゲートに、もう一
方はトランジスタＴｒ１のソースに接続されている。
【０２５８】なお、トランジスタＴｒ１及びＴｒ２はｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。そして、陽極を画素電極として
用い、陰極を対向電極として用いる場合、トランジスタ
Ｔｒ１及びＴｒ２はｎチャネル型トランジスタであるの
が望ましい。逆に、陽極を対向電極として用い、陰極を
画素電極として用いる場合、トランジスタＴｒ１及びＴ
ｒ２はｐチャネル型トランジスタであるのが望ましい。
【０２５９】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５、Ｔ
ｒ６は、ｎチャネル型トランジスタとｐチャネル型トラ
ンジスタのどちらでも良い。ただし、トランジスタＴｒ
５とＴｒ６は共にゲートが第３走査線Ｒｊに接続されて
いるため、その極性を同じにする。トランジスタＴｒ５
のゲートとＴｒ６のゲートが同じ配線に接続されていな
い場合、その極性は同じでなくとも良い。
【０２６０】次に、本実施例の発光装置の動作について
図２３を用いて説明する。本発明の発光装置の動作は、
各ラインの画素毎に書き込み期間Ｔａと、表示期間Ｔｄ
と、逆バイアス期間Ｔｉとに分けて説明することができ
る。図２３は、各期間におけるトランジスタＴｒ１、Ｔ
ｒ２、Ｔｒ６、発光素子２５４の接続を簡単に示した図
であり、ここではＴｒ１及びＴｒ２がｎチャネル型ＴＦ
Ｔで、発光素子２５４の陽極を画素電極として用いた場
合を例に挙げる。
【０２６１】まず、各ラインの画素において書き込み期
間Ｔａが開始されると、電源線Ｖ１〜Ｖｘの電圧は、ト
ランジスタＴｒ２及びＴｒ６がオンになったときに順方
向バイアスの電流が発光素子に流れる程度の高さに保た
れる。つまり、Ｔｒ１及びＴｒ２がｎチャネル型ＴＦＴ
で、発光素子２５４の陽極を画素電極として用いた場
合、電源線Ｖｉが対向電極の電圧よりも高くなるように
設定する。逆にＴｒ１及びＴｒ２がｐチャネル型ＴＦＴ
で、発光素子２５４の陰極を画素電極として用いた場合
は、電源線Ｖｉが対向電極の電圧よりも低くなるように
設定する。
【０２６２】そして、各ラインの第１走査線及び第２走
査線が順に選択される。よって、トランジスタＴｒ３、
Ｔｒ４がオンになる。なお、各第１走査線及び第２走査
線の選択される期間は互いに重ならない。また、第３走
査線は選択されていないので、トランジスタＴｒ５、Ｔ
ｒ６はオフになっている。
【０２６３】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉ
ｃが流れる。
【０２６４】図２３（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉに信号電流Ｉｃが流れた場合の、画素１
０１の概略図を示す。２５６は対向電極に電圧を与える
電源との接続用の端子を意味している。また、２５７は
信号線駆動回路１０２が有する定電流源を意味する。
【０２６５】トランジスタＴｒ３はオンの状態にあるの
で、信号線Ｓｉに信号電流Ｉｃが流れると、信号電流Ｉ
ｃはトランジスタＴｒ１のドレインとソースの間に流れ
る。このときトランジスタＴｒ１は、ゲートとドレイン
が接続されているので飽和領域で動作しており、式１が
成り立つ。よって、トランジスタＴｒ１のゲート電圧Ｖ
GSは電流値Ｉｃによって定まる。
【０２６６】なお、表示期間Ｔｄでは、トランジスタＴ
ｒ６がオフであるので、トランジスタＴｒ２のドレイン
は、他の配線及び電源等から電圧が与えられていない、
所謂フローティングの状態にある。従って、トランジス
タＴｒ２にドレイン電流は流れない。
【０２６７】各ラインの画素において書き込み期間Ｔａ
が終了すると、第１走査線、第２走査線の選択が終了す
る。このとき、第２走査線の選択が、第１走査線よりも
先に終了するのが望ましい。なぜならトランジスタＴｒ
３が先にオフになってしまうと、保持容量２５５の電荷
がＴｒ４を通って漏れてしまうからである。
【０２６８】各ラインの画素において書き込み期間Ｔａ
が終了すると、次に表示期間Ｔｄが開始される。表示期
間Ｔｄにおける電源線Ｖｉの電圧は、書き込み期間Ｔａ
における電圧と同じ高さに保たれている。表示期間Ｔｄ
が開始されると、第３走査線が選択される。よって、各
ラインの画素においてトランジスタＴｒ５、Ｔｒ６がオ
ンになる。なお、第１走査線及び第２走査線は選択され
ていないので、トランジスタＴｒ３及びＴｒ４はオフに
なっている。
【０２６９】図２３（Ｂ）に、表示期間Ｔｄにおける画
素の概略図を示す。トランジスタＴｒ３及びトランジス
タＴｒ４はオフの状態にある。また、トランジスタＴｒ
１及びトランジスタＴｒ２のドレインは電源線Ｖｉに接
続されている。
【０２７０】一方トランジスタＴｒ１においては、書き
込み期間Ｔａにおいて定められたＶ GSがそのまま保持さ
れている。そして、トランジスタＴｒ２のゲートは、ト
ランジスタＴｒ１のゲートに接続されている。また、ト
ランジスタＴｒ２のソースは、トランジスタＴｒ１のソ
ースに接続されている。よって、トランジスタＴｒ１の
ゲート電圧は、そのままトランジスタＴｒ２のゲート電
圧となる。さらに、トランジスタＴｒ２のドレインは電
源線Ｖｉに接続されているので、トランジスタＴｒ２の
ドレイン電流Ｉ2は、トランジスタＴｒ１のドレイン電
流に比例する大きさになる。特に、μＣ0Ｗ／Ｌ及びＶ
THが互いに等しいとき、トランジスタＴｒ１とトランジ
スタＴｒ２のドレイン電流は互いに等しくなり、Ｉ2＝
Ｉ1＝Ｉｃとなる。
【０２７１】また、トランジスタＴｒ５がオンなので、
トランジスタＴｒ１のドレイン電流Ｉ1と、トランジス
タＴｒ２のドレイン電流Ｉ2は、共に発光素子に流れる
電流として発光素子２５４に流れる。よって、表示期間
Ｔｄでは、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わ
せた大きさの電流が発光素子２５４に流れ、該発光素子
に流れる電流の大きさに見合った輝度で、発光素子２５
４が発光する。
【０２７２】なお、書き込み期間Ｔａの直後には必ず表
示期間Ｔｄが出現する。表示期間Ｔｄの直後には、次の
書き込み期間Ｔａが出現するか、もしくは逆バイアス期
間Ｔｉが出現する。
【０２７３】逆バイアス期間が開始されると、電源線Ｖ
１〜Ｖｘの電圧は、トランジスタＴｒ２及びＴｒ６がオ
ンになったときに逆方向バイアスの電圧が発光素子に印
加される程度の高さに保たれる。つまり、Ｔｒ１及びＴ
ｒ２がｐチャネル型ＴＦＴで、発光素子２５４の陽極を
画素電極として用いた場合、電源線Ｖｉが対向電極の電
圧よりも低くなるように設定する。逆にＴｒ１及びＴｒ
２がｐチャネル型ＴＦＴで、発光素子２５４の陰極を画
素電極として用いた場合は、電源線Ｖｉが対向電極の電
圧よりも高くなるように設定する。
【０２７４】そして、走査線駆動回路１０３によって各
ラインの第１及び第２及び第３走査線が順に選択され、
トランジスタＴｒ３、Ｔｒ４、Ｔｒ５及びＴｒ６がオン
になる。そして、信号線駆動回路１０２によって、信号
線Ｓ１〜ＳｘのそれぞれにトランジスタＴｒ１及びＴｒ
２がオンになるような電圧が印加される。
【０２７５】図２３（Ｃ）に、逆バイアス期間Ｔｉにお
ける画素１０１の概略図を示す。逆バイアス期間Ｔｉに
おいては、Ｔｒ２及びＴｒ６がオンになるので、逆方向
バイアスの電圧が発光素子２５４に印加されることにな
る。発光素子２５４は逆方向バイアスの電圧が印加され
ると発光しない状態になる。
【０２７６】なお、電源線の電圧は、トランジスタＴｒ
２及びＴｒ６がオンになったときに、逆方向バイアスの
電圧が発光素子に印加される高さであれば良い。また、
逆バイアス期間Ｔｉの長さは、デューティー比（１フレ
ーム期間における表示期間の長さの総和の割合）との兼
ね合いを考慮し、設計者が適宜設定することが可能であ
る。
【０２７７】なお、発光素子に流れる電流の大きさに見
合った輝度で発光素子２５４が発光するので、各画素の
階調は、表示期間Ｔｄにおける発光素子に流れる電流の
大きさで決まる。
【０２７８】本実施例の画素では、表示期間において発
光素子に流れる電流はドレイン電流Ｉ1と、ドレイン電
流Ｉ2の和である。よって、発光素子に流れる電流がド
レイン電流Ｉ2のみに依存していない。そのため、トラ
ンジスタＴｒ１とトランジスタＴｒ２の特性がずれて、
トランジスタＴｒ１のドレイン電流Ｉ1に対するトラン
ジスタＴｒ２のドレイン電流Ｉ2の比が画素間で異なっ
ても、発光素子に流れる電流の値が画素間でずれるのを
抑え、輝度のばらつきが視認されるのを防ぐことができ
る。
【０２７９】また、本実施例の画素では、書き込み期間
ＴａにおいてトランジスタＴｒ１のドレイン電流は発光
素子に流れていない。よって信号線駆動回路によって画
素に電流が供給され、トランジスタＴｒ１のドレイン電
流が流れることでゲート電圧が変化しはじめてから、そ
の値が安定するまでの時間は、発光素子の容量に左右さ
れない。したがって、供給された電流から変換される電
圧が早く安定するので、電流を書き込む時間を短くする
ことができ、動画表示において残像が視認されてしまう
のを防ぐことができる。
【０２８０】なお、本実施例において、トランジスタＴ
ｒ４の第１の端子と第２の端子は、一方はトランジスタ
Ｔｒ１の第２の端子に、もう一方はトランジスタＴｒ１
のゲート及びトランジスタＴｒ２のゲートに接続されて
いる。しかし本実施例はこの構成に限定されない。本実
施例の画素は、書き込み期間Ｔａにおいてトランジスタ
Ｔｒ１のゲートとドレインを接続し、表示期間において
トランジスタＴｒ１のゲートとドレインを切り離すこと
ができるように、トランジスタＴｒ４が他の素子または
配線と接続されていれば良い。
【０２８１】つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６
は、Ｔａでは図２３（Ａ）のように接続され、Ｔｄでは
図２３（Ｂ）のように接続され、Ｔｉでは図２３（Ｃ）
のように接続されていれば良い。また、Ｇｊ、Ｐｊ、Ｒ
ｊは３本が別の配線となっているが、まとめて１本や２
本にしても良い。
【０２８２】つまり、ＴａにおいてＴｒ１を流れる電流
は全て電流源に流れ、電流源を流れる電流は全てＴｒ１
に流れていれば良い。ＴｄにおいてはＴｒ１とＴｒ２を
流れる電流は発光素子に流れれば良い。
【０２８３】なお、本実施例の発光装置は、デジタルビ
デオ信号を用いて表示を行うことも可能であるし、アナ
ログビデオ信号を用いて表示を行うことも可能である。
【０２８４】本実施例は、実施例１〜６と組み合わせて
実施することが可能である。
【０２８５】（実施例１２）本実施例では、図２、図１
４、図１６、図１８、図２０、図２２とは異なる本発明
の発光装置の画素の構成について説明する。
【０２８６】図２４に、図１で示した画素１０１の詳し
い構成を示す。図２４に示す画素１０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜
Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのう
ちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１
つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有し
ている。
【０２８７】また画素１０１は、トランジスタＴｒ１、
Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６、発光素子２
６４及び保持容量２６５を有している。保持容量２６５
はトランジスタＴｒ１及びＴｒ２のゲートとソースの間
の電圧（ゲート電圧）をより確実に保持するために設け
られているが、必ずしも設ける必要はない。
【０２８８】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３の第
１の端子と第２の端子は、一方は信号線Ｓｉに接続され
ており、もう一方はトランジスタＴｒ１の第２の端子に
接続されている。
【０２８９】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
第１の端子と第２の端子は、一方はトランジスタＴｒ１
の第２の端子に、もう一方はトランジスタＴｒ１及びＴ
ｒ２のゲートに接続されている。
【０２９０】トランジスタＴｒ６のゲートは、トランジ
スタＴｒ１及びＴｒ２のゲートに接続されている。そし
てトランジスタＴｒ６の第１の端子と第２の端子は、一
方はトランジスタＴｒ１の第２の端子に、もう一方はト
ランジスタＴｒ５の第１の端子または第２の端子に接続
されている。
【０２９１】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
第１の端子と第２の端子は、一方はトランジスタＴｒ２
の第２の端子に、もう一方はトランジスタＴｒ６の第１
の端子または第２の端子に接続されている。
【０２９２】トランジスタＴｒ１とトランジスタＴｒ２
とＴｒ６のゲートは、互いに接続されている。トランジ
スタＴｒ１とトランジスタＴｒ２のソースは、共に電源
線Ｖｉに接続されている。そして、トランジスタＴｒ２
の第２の端子は、発光素子２６４の画素電極に接続され
ている。対向電極は一定の電圧に保たれている。
【０２９３】保持容量２６５が有する２つの電極は、一
方はトランジスタＴｒ１とトランジスタＴｒ２のゲート
に、もう一方は電源線Ｖｉに接続されている。
【０２９４】なお、トランジスタＴｒ１、Ｔｒ２及びＴ
ｒ６はｎチャネル型トランジスタとｐチャネル型トラン
ジスタのどちらでも良い。ただし、トランジスタＴｒ
１、Ｔｒ２及びＴｒ６の極性は同じである。そして、陽
極を画素電極として用い、陰極を対向電極として用いる
場合、トランジスタＴｒ１及びＴｒ２はｐチャネル型ト
ランジスタであるのが望ましい。逆に、陽極を対向電極
として用い、陰極を画素電極として用いる場合、トラン
ジスタＴｒ１及びＴｒ２はｎチャネル型トランジスタで
あるのが望ましい。
【０２９５】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、
ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。
【０２９６】次に、本実施例の発光装置の動作について
図２５を用いて説明する。本発明の発光装置の動作は、
各ラインの画素毎に書き込み期間Ｔａと、表示期間Ｔｄ
と、逆バイアス期間Ｔｉとに分けて説明することができ
る。図２５は、各期間におけるトランジスタＴｒ１、Ｔ
ｒ２、Ｔｒ６、発光素子２６４の接続を簡単に示した図
であり、ここではＴｒ１、Ｔｒ２及びＴｒ６がｐチャネ
ル型ＴＦＴで、発光素子２６４の陽極を画素電極として
用いた場合を例に挙げる。
【０２９７】まず、各ラインの画素において書き込み期
間Ｔａが開始されると、電源線Ｖ１〜Ｖｘの電圧は、ト
ランジスタＴｒ２がオンになったときに順方向バイアス
の電流が発光素子に流れる程度の高さに保たれる。つま
り、Ｔｒ１、Ｔｒ２及びＴｒ６がｐチャネル型ＴＦＴ
で、発光素子２６４の陽極を画素電極として用いた場
合、電源線Ｖｉが対向電極の電圧よりも高くなるように
設定する。逆にＴｒ１、Ｔｒ２及びＴｒ６がｎチャネル
型ＴＦＴで、発光素子２６４の陰極を画素電極として用
いた場合は、電源線Ｖｉが対向電極の電圧よりも低くな
るように設定する。
【０２９８】そして、各ラインの第１走査線及び第２走
査線が順に選択される。よって、トランジスタＴｒ３及
びＴｒ４がオンになる。なお、各第１及び第２走査線の
選択される期間は互いに重ならない。また、第３走査線
は選択されないので、トランジスタＴｒ５はオフになっ
ている。
【０２９９】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉ
ｃが流れる。
【０３００】図２５（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れた場合の、画素１０１の概略図を示す。２６６は対向
電極に電圧を与える電源との接続用の端子を意味してい
る。また、２６７は信号線駆動回路１０２が有する定電
流源を意味する。
【０３０１】トランジスタＴｒ３はオンの状態にあるの
で、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れると、信号電流ＩｃはトランジスタＴｒ１のドレイン
とソースの間に流れる。このときトランジスタＴｒ１
は、ゲートとドレインが接続されているので飽和領域で
動作しており、式１が成り立つ。よって、トランジスタ
Ｔｒ１のゲート電圧ＶGSは電流値Ｉｃによって定まる。
このとき、電流値Ｉｃによって定まるトランジスタＴｒ
１のゲート電圧ＶGSは、Ｔｒ１の閾値ＶTHとＴｒ６の閾
値ＶTHとを加算した電圧より低くなるように、電流値Ｉ
ｃの値を定める。なお、Ｔｒ１、Ｔｒ２及びＴｒ６がｎ
チャネル型ＴＦＴである場合は、Ｔｒ１の閾値ＶTHとＴ
ｒ６の閾値ＶTHとを加算した電圧より高くなるように、
電流値Ｉｃの値を定める。
【０３０２】そしてトランジスタＴｒ２のゲートは、ト
ランジスタＴｒ１のゲートに接続されている。また、ト
ランジスタＴｒ２のソースは、トランジスタＴｒ１のソ
ースに接続されている。したがって、トランジスタＴｒ
１のゲート電圧は、そのままトランジスタＴｒ２のゲー
ト電圧となる。よって、トランジスタＴｒ２のドレイン
電流は、トランジスタＴｒ１のドレイン電流に比例す
る。特に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、
トランジスタＴｒ１とトランジスタＴｒ２のドレイン電
流は互いに等しくなり、Ｉ2＝Ｉｃとなる。
【０３０３】そして、トランジスタＴｒ２のドレイン電
流Ｉ2は発光素子２６４に流れる。発光素子に流れる電
流は、定電流源２６７において定められた信号電流Ｉｃ
に応じた大きさであり、流れる電流の大きさに見合った
輝度で発光素子２６４は発光する。発光素子に流れる電
流が０に限りなく近かったり、発光素子に流れる電流が
逆方向バイアスである場合は、発光素子２６４は発光し
ない。
【０３０４】書き込み期間Ｔａが終了すると、第１走査
線、第２走査線の選択が終了する。このとき、第２走査
線の選択が、第１走査線よりも先に終了するのが望まし
い。なぜならトランジスタＴｒ３が先にオフになってし
まうと、保持容量２６５の電荷がＴｒ４を通って漏れて
しまうからである。
【０３０５】書き込み期間Ｔａが終了すると、次に表示
期間Ｔｄが開始される。表示期間Ｔｄにおける電源線Ｖ
ｉの電圧は、書き込み期間Ｔａにおける電圧と同じ高さ
に保たれている。表示期間Ｔｄが開始されると、第３走
査線が選択されトランジスタＴｒ５がオンになる。な
お、第１走査線及び第２走査線は選択されていないの
で、トランジスタＴｒ３及びＴｒ４はオフになってい
る。
【０３０６】図２５（Ｂ）に、表示期間Ｔｄにおける画
素の概略図を示す。トランジスタＴｒ３及びトランジス
タＴｒ４はオフの状態にある。また、トランジスタＴｒ
１及びトランジスタＴｒ２のソースは電源線Ｖｉに接続
されている。
【０３０７】一方トランジスタＴｒ１、Ｔｒ２において
は、書き込み期間Ｔａにおいて定められたＶGSがそのま
ま保持されており、該ＶGSはＴｒ１の閾値ＶTHとＴｒ６
の閾値ＶTHとを加算した電圧より低い。さらに、トラン
ジスタＴｒ６のゲートはトランジスタＴｒ１及びＴｒ２
のゲートと接続されている。そのため、トランジスタＴ
ｒ１のドレイン電流とトランジスタＴｒ６のドレイン電
流は同じ大きさに保たれる。そして、式１より、トラン
ジスタＴｒ１のドレイン電流は、トランジスタＴｒ６の
チャネル長及びチャネル幅に左右される。
【０３０８】トランジスタＴｒ１とＴｒ６のゲート電
圧、移動度、単位面積あたりのゲート容量、閾値、チャ
ネル幅が等しいと仮定すると、式１より以下の式２が導
き出される。なお、式２においてトランジスタＴｒ１の
チャネル長をＬ１、Ｔｒ６のチャネル長をＬ６、Ｔｒ１
及びＴｒ６のドレイン電流をＩ3とする。
【０３０９】
【式２】Ｉ3＝Ｉ1×Ｌ１／（Ｌ１＋Ｌ６）
【０３１０】一方、トランジスタＴｒ２のドレイン電流
Ｉ2の値は、信号電流Ｉｃに応じた大きさに維持された
ままである。そして、トランジスタＴｒ５がオンなの
で、トランジスタＴｒ１及びＴｒ６のドレイン電流Ｉ3
と、トランジスタＴｒ２のドレイン電流Ｉ2は、共に発
光素子２６４に流れる。よって、ドレイン電流Ｉ3と、
ドレイン電流Ｉ2を合わせた電流の大きさに見合った輝
度で、発光素子２６４は発光する。
【０３１１】なお、書き込み期間Ｔａの直後には必ず表
示期間Ｔｄが出現する。表示期間Ｔｄの直後には、次の
書き込み期間Ｔａが出現するか、もしくは逆バイアス期
間Ｔｉが出現する。
【０３１２】逆バイアス期間が開始されると、電源線Ｖ
１〜Ｖｘの電圧は、トランジスタＴｒ２がオンになった
ときに逆方向バイアスの電圧が発光素子に印加される程
度の高さに保たれる。つまり、Ｔｒ１、Ｔｒ２及びＴｒ
６がｐチャネル型ＴＦＴで、発光素子２６４の陽極を画
素電極として用いた場合、電源線Ｖｉが対向電極の電圧
よりも低くなるように設定する。逆にＴｒ１、Ｔｒ２及
びＴｒ６がｎチャネル型ＴＦＴで、発光素子２６４の陰
極を画素電極として用いた場合は、電源線Ｖｉが対向電
極の電圧よりも高くなるように設定する。
【０３１３】そして、走査線駆動回路１０３によって各
ラインの第１及び第２走査線が順に選択され、トランジ
スタＴｒ３、Ｔｒ４がオンになる。そして、信号線駆動
回路１０２によって、信号線Ｓ１〜Ｓｘのそれぞれにト
ランジスタＴｒ１、Ｔｒ２及びＴｒ６がオンになるよう
な電圧が印加される。なお第３走査線は選択していても
選択していなくともどちらでも良い。図２５（Ｃ）は、
第３走査線を選択していない場合について示しており、
Ｔｒ５はオフになっている。
【０３１４】図２５（Ｃ）に、逆バイアス期間Ｔｉにお
ける画素１０１の概略図を示す。逆バイアス期間Ｔｉに
おいてはＴｒ２がオンになるので、逆方向バイアスの電
圧が発光素子２６４に印加されることになる。発光素子
２６４は逆方向バイアスの電圧が印加されると発光しな
い状態になる。
【０３１５】なお、電源線の電圧は、トランジスタＴｒ
２がオンになったときに、逆方向バイアスの電圧が発光
素子に印加される高さであれば良い。また、逆バイアス
期間Ｔｉの長さは、デューティー比（１フレーム期間に
おける表示期間の長さの総和の割合）との兼ね合いを考
慮し、設計者が適宜設定することが可能である。
【０３１６】なお、発光素子に流れる電流の大きさに見
合った輝度で発光素子２６４が発光するので、各画素の
階調は、表示期間Ｔｄにおける発光素子に流れる電流の
大きさで決まる。なお、書き込み期間Ｔａにおいても、
ドレイン電流Ｉ1の大きさに見合った輝度で発光してい
るが、その階調に与える影響は、実際のパネルでは無視
できる程度に小さいと考えられる。なぜなら、例えばＶ
ＧＡだと４８０ラインの画素が画素部に設けられてお
り、１ラインの画素の書き込み期間Ｔａは１フレーム期
間の１／４８０程度と非常に小さいからである。もちろ
ん、書き込み期間Ｔａにおける発光素子に流れる電流の
階調への影響を考慮に入れて、信号電流Ｉｃの大きさを
補正するようにしても良い。
【０３１７】本実施例の画素では、表示期間において発
光素子に流れる電流はドレイン電流Ｉ2と、ドレイン電
流Ｉ3の和である。よって、発光素子に流れる電流がド
レイン電流Ｉ2のみに依存していない。そのため、トラ
ンジスタＴｒ１とトランジスタＴｒ２の特性がずれて、
トランジスタＴｒ２のドレイン電流Ｉ2と信号電流Ｉｃ
の比が画素間で異なっても、発光素子に流れる電流の値
が画素間でずれるのを抑え、輝度のばらつきが視認され
るのを防ぐことができる。
【０３１８】また、本実施例の画素では、書き込み期間
ＴａにおいてトランジスタＴｒ１のドレイン電流は発光
素子に流れていない。よって信号線駆動回路によって画
素に電流が供給され、トランジスタＴｒ１のドレイン電
流が流れることでゲート電圧が変化しはじめてから、そ
の値が安定するまでの時間は、発光素子の容量に左右さ
れない。したがって、供給された電流から変換される電
圧が早く安定するので、電流を書き込む時間を短くする
ことができ、動画表示において残像が視認されてしまう
のを防ぐことができる。
【０３１９】さらに、本実施例の画素では、図２、図１
４、図１６、図１８、図２０及び図２２に示した画素に
比べて、書き込み期間におけるトランジスタＴｒ１のド
レイン電流よりも、表示期間におけるＴｒ１のドレイン
電流が小さいため、信号電流Ｉｃに対する発光素子に流
れる電流の比が小さくなる。よって、信号電流Ｉｃをよ
り大きくすることができるので、雑音の影響を受けにく
い。
【０３２０】なお、本実施例において、トランジスタＴ
ｒ４の第１の端子と第２の端子は、一方はトランジスタ
Ｔｒ１の第２の端子に、もう一方はトランジスタＴｒ１
のゲート及びトランジスタＴｒ２のゲートに接続されて
いる。しかし本実例はこの構成に限定されない。本実施
例の画素は、書き込み期間ＴａにおいてトランジスタＴ
ｒ１のゲートとドレインを接続し、表示期間においてト
ランジスタＴｒ１のゲートとドレインを切り離すことが
できるように、トランジスタＴｒ４が他の素子または配
線と接続されていれば良い。
【０３２１】また本実施例において、トランジスタＴｒ
５の第１の端子と第２の端子は、一方はＴｒ２の第２の
端子に、もう一方はＴｒ６の第１の端子または第２の端
子に接続されている。しかし本実例はこの構成に限定さ
れない。本実施例の画素は、書き込み期間Ｔａにおいて
トランジスタＴｒ１のドレインと画素電極とを切り離
し、表示期間においてトランジスタＴｒ１のドレインと
画素電極とを接続することができるように、トランジス
タＴｒ５が他の素子または配線と接続されていれば良
い。
【０３２２】つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５は、Ｔａ
では図２５（Ａ）のように接続され、Ｔｄでは図２５
（Ｂ）のように、Ｔｉでは図２５（Ｃ）のように接続さ
れていれば良い。また、Ｇｊ、Ｐｊ、Ｒｊは３本が別の
配線となっているが、まとめて１本や２本にしても良
い。
【０３２３】つまり、ＴａにおいてＴｒ１を流れる電流
は全て電流源に流れ、電流源を流れる電流は全てＴｒ１
に流れていれば良い。ＴｄにおいてはＴｒ１とＴｒ２を
流れる電流は発光素子に流れれば良い。
【０３２４】なお、本実施例の発光装置は、デジタルビ
デオ信号を用いて表示を行うことも可能であるし、アナ
ログビデオ信号を用いて表示を行うことも可能である。
【０３２５】本実施例は、実施例１〜６と組み合わせて
実施することが可能である。
【０３２６】（実施例１３）本実施例では、図２、図１
４、図１６、図１８、図２０、図２２、図２４とは異な
る本発明の発光装置の画素の構成について説明する。
【０３２７】図２６に、図１で示した画素１０１の詳し
い構成を示す。図２６に示す画素１０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜
Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのう
ちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１
つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有し
ている。
【０３２８】また画素１０１は、トランジスタＴｒ１、
Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、発光素子２７４及び
保持容量２７５を有している。保持容量２７５はトラン
ジスタＴｒ１及びＴｒ２のゲートとソースの間の電圧
（ゲート電圧）をより確実に保持するために設けられて
いるが、必ずしも設ける必要はない。
【０３２９】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３の第
１の端子と第２の端子は、一方は信号線Ｓｉに接続され
ており、もう一方はトランジスタＴｒ１の第２の端子に
接続されている。
【０３３０】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
第１の端子と第２の端子は、一方はトランジスタＴｒ１
の第２の端子に、もう一方はトランジスタＴｒ１及びＴ
ｒ２のゲートに接続されている。
【０３３１】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
第１の端子と第２の端子は、一方はトランジスタＴｒ２
の第２の端子及び電源線Ｖｉに、もう一方はトランジス
タＴｒ１の第２の端子に接続されている。
【０３３２】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
１とトランジスタＴｒ２の第１の端子は、共に発光素子
２７４の画素電極に接続されている。
【０３３３】保持容量２７５が有する２つの電極は、一
方はトランジスタＴｒ１とトランジスタＴｒ２のゲート
に、もう一方は発光素子２７４の画素電極に接続されて
いる。対向電極は一定の電圧に保たれている。
【０３３４】なお、トランジスタＴｒ１及びＴｒ２はｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。そして、陽極を画素電極として
用い、陰極を対向電極として用いる場合、トランジスタ
Ｔｒ１及びＴｒ２はｎチャネル型トランジスタであるの
が望ましい。逆に、陽極を対向電極として用い、陰極を
画素電極として用いる場合、トランジスタＴｒ１及びＴ
ｒ２はｐチャネル型トランジスタであるのが望ましい。
【０３３５】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、
ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。
【０３３６】次に、本実施例の発光装置の動作について
図２７を用いて説明する。本発明の発光装置の動作は、
各ラインの画素毎に書き込み期間Ｔａと、表示期間Ｔｄ
と、逆バイアス期間Ｔｉとに分けて説明することができ
る。図２７は、各期間におけるトランジスタＴｒ１、Ｔ
ｒ２、発光素子２７４の接続を簡単に示した図であり、
ここではＴｒ１及びＴｒ２がｎチャネル型ＴＦＴで、発
光素子２７４の陽極を画素電極として用いた場合を例に
挙げる。
【０３３７】まず、各ラインの画素において書き込み期
間Ｔａが開始されると、電源線Ｖ１〜Ｖｘの電圧は、ト
ランジスタＴｒ２がオンになったときに順方向バイアス
の電流が発光素子に流れる程度の高さに保たれる。つま
り、Ｔｒ１及びＴｒ２がｎチャネル型ＴＦＴで、発光素
子２７４の陽極を画素電極として用いた場合、電源線Ｖ
ｉが対向電極の電圧よりも高くなるように設定する。逆
にＴｒ１及びＴｒ２がｎチャネル型ＴＦＴで、発光素子
２７４の陰極を画素電極として用いた場合は、電源線Ｖ
ｉが対向電極の電圧よりも低くなるように設定する。
【０３３８】そして、走査線駆動回路１０３によって各
ラインの第１及び第２走査線が順に選択される。なお、
各第１及び第２走査線の選択される期間は互いに重なら
ない。よって、トランジスタＴｒ３とトランジスタＴｒ
４がオンになる。なお、第３走査線は選択されていない
ので、トランジスタＴｒ５はオフになっている。
【０３３９】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉ
ｃが流れる。
【０３４０】図２７（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れた場合の、画素１０１の概略図を示す。２７６は対向
電極に電圧を与える電源との接続用の端子を意味してい
る。また、２７７は信号線駆動回路１０２が有する定電
流源を意味する。
【０３４１】トランジスタＴｒ３はオンの状態にあるの
で、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れると、信号電流ＩｃはトランジスタＴｒ１のドレイン
とソースの間に流れる。このときトランジスタＴｒ１
は、ゲートとドレインが接続されているので飽和領域で
動作しており、式１が成り立つ。よって、トランジスタ
Ｔｒ１のゲート電圧ＶGSは電流値Ｉｃによって定まる。
【０３４２】そしてトランジスタＴｒ２のゲートは、ト
ランジスタＴｒ１のゲートに接続されている。また、ト
ランジスタＴｒ２のソースは、トランジスタＴｒ１のソ
ースに接続されている。したがって、トランジスタＴｒ
１のゲート電圧は、そのままトランジスタＴｒ２のゲー
ト電圧となる。よって、トランジスタＴｒ２のドレイン
電流は、トランジスタＴｒ１のドレイン電流に比例す
る。特に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、
トランジスタＴｒ１とトランジスタＴｒ２のドレイン電
流は互いに等しくなり、Ｉ2＝Ｉｃとなる。
【０３４３】そして、トランジスタＴｒ２のドレイン電
流Ｉ2は発光素子２７４に流れる。発光素子に流れる電
流は、定電流源２７７において定められた信号電流Ｉｃ
に応じた大きさであり、流れる電流の大きさに見合った
輝度で発光素子２７４は発光する。発光素子に流れる電
流が０に限りなく近かったり、発光素子に流れる電流が
逆方向バイアスである場合は、発光素子２７４は発光し
ない。
【０３４４】書き込み期間Ｔａが終了すると、第１走査
線、第２走査線の選択が終了する。このとき、第２走査
線の選択が、第１走査線よりも先に終了するのが望まし
い。なぜならトランジスタＴｒ３が先にオフになってし
まうと、保持容量２７５の電荷がＴｒ４を通って漏れて
しまうからである。
【０３４５】書き込み期間Ｔａが終了すると、次に表示
期間Ｔｄが開始される。表示期間Ｔｄにおける電源線Ｖ
ｉの電圧は、書き込み期間Ｔａにおける電圧と同じ高さ
に保たれている。表示期間Ｔｄが開始されると、各ライ
ンの第３走査線が順に選択され、トランジスタＴｒ５が
オンになる。なお、第１走査線及び第２走査線は選択さ
れていないので、トランジスタＴｒ３及びＴｒ４はオフ
になっている。
【０３４６】図２７（Ｂ）に、表示期間Ｔｄにおける画
素の概略図を示す。トランジスタＴｒ３及びトランジス
タＴｒ４はオフの状態にある。また、トランジスタＴｒ
１及びトランジスタＴｒ２のソースは発光素子２７４の
画素電極に接続されている。
【０３４７】一方トランジスタＴｒ１、Ｔｒ２において
は、書き込み期間Ｔａにおいて定められたＶGSがそのま
ま保持されている。そして、トランジスタＴｒ２のゲー
トは、トランジスタＴｒ１のゲートに接続されている。
また、トランジスタＴｒ２のソースは、トランジスタＴ
ｒ１のソースに接続されている。よって、トランジスタ
Ｔｒ１のゲート電圧は、そのままトランジスタＴｒ２の
ゲート電圧となる。さらに、トランジスタＴｒ１のドレ
イン及びトランジスタＴｒ２のドレインは電源線Ｖｉに
接続されているので、トランジスタＴｒ２のドレイン電
流Ｉ2は、トランジスタＴｒ１のドレイン電流Ｉ1に比例
する大きさになる。特に、μＣ0Ｗ／Ｌ及びＶTHが互い
に等しいとき、トランジスタＴｒ１とトランジスタＴｒ
２のドレイン電流は互いに等しくなり、Ｉ2＝Ｉ1＝Ｉｃ
となる。
【０３４８】また、トランジスタＴｒ５がオンなので、
トランジスタＴｒ１のドレイン電流Ｉ1と、トランジス
タＴｒ２のドレイン電流Ｉ2は、共に発光素子に流れる
電流として発光素子２７４に流れる。よって、表示期間
Ｔｄでは、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わ
せた大きさの電流が発光素子２７４に流れ、該発光素子
に流れる電流の大きさに見合った輝度で、発光素子２７
４が発光する。
【０３４９】なお、書き込み期間Ｔａの直後には必ず表
示期間Ｔｄが出現する。表示期間Ｔｄの直後には、次の
書き込み期間Ｔａが出現するか、もしくは逆バイアス期
間Ｔｉが出現する。
【０３５０】逆バイアス期間が開始されると、電源線Ｖ
１〜Ｖｘの電圧は、トランジスタＴｒ２がオンになった
ときに逆方向バイアスの電圧が発光素子に印加される程
度の高さに保たれる。つまり、Ｔｒ１及びＴｒ２がｎチ
ャネル型ＴＦＴで、発光素子２７４の陽極を画素電極と
して用いた場合、電源線Ｖｉが対向電極の電圧よりも低
くなるように設定する。逆にＴｒ１及びＴｒ２がｐチャ
ネル型ＴＦＴで、発光素子２７４の陰極を画素電極とし
て用いた場合は、電源線Ｖｉが対向電極の電圧よりも高
くなるように設定する。
【０３５１】そして、走査線駆動回路１０３によって各
ラインの第１及び第２走査線が順に選択され、トランジ
スタＴｒ３とＴｒ４がオンになる。そして、信号線駆動
回路１０２によって、信号線Ｓ１〜Ｓｘのそれぞれにト
ランジスタＴｒ１及びＴｒ２がオンになるような電圧が
印加される。なお第３走査線は選択していても選択して
いなくともどちらでも良い。図２７（Ｃ）は、第３走査
線を選択していない場合について示しており、Ｔｒ５は
オフになっている。
【０３５２】図２７（Ｃ）に、逆バイアス期間Ｔｉにお
ける画素１０１の概略図を示す。逆バイアス期間Ｔｉに
おいてはＴｒ１及びＴｒ２がオンになるので、電源線Ｖ
ｉの電圧が発光素子２７４の画素電極に与えられ、逆方
向バイアスの電圧が発光素子２７４に印加されることに
なる。発光素子２７４は逆方向バイアスの電圧が印加さ
れると発光しない状態になる。
【０３５３】なお、電源線の電圧は、トランジスタＴｒ
１及びＴｒ２がオンになったときに、逆方向バイアスの
電圧が発光素子に印加される高さであれば良い。また、
逆バイアス期間Ｔｉの長さは、デューティー比（１フレ
ーム期間における表示期間の長さの総和の割合）との兼
ね合いを考慮し、設計者が適宜設定することが可能であ
る。
【０３５４】なお、発光素子に流れる電流の大きさに見
合った輝度で発光素子２７４が発光するので、各画素の
階調は、表示期間Ｔｄにおける発光素子に流れる電流の
大きさで決まる。
【０３５５】本実施例の画素では、表示期間において発
光素子に流れる電流はドレイン電流Ｉ1と、ドレイン電
流Ｉ2の和である。よって、発光素子に流れる電流がド
レイン電流Ｉ2のみに依存していない。そのため、トラ
ンジスタＴｒ１とトランジスタＴｒ２の特性がずれて、
トランジスタＴｒ２のドレイン電流Ｉ2と信号電流Ｉｃ
の比が画素間で異なっても、発光素子に流れる電流の値
が画素間でずれるのを抑え、輝度のばらつきが視認され
るのを防ぐことができる。
【０３５６】また、本実施例の画素では、書き込み期間
ＴａにおいてトランジスタＴｒ１のドレイン電流は発光
素子に流れていない。よって信号線駆動回路によって画
素に電流が供給され、トランジスタＴｒ１のドレイン電
流が流れることでゲート電圧が変化しはじめてから、そ
の値が安定するまでの時間は、発光素子の容量に左右さ
れない。したがって、供給された電流から変換される電
圧が早く安定するので、電流を書き込む時間を短くする
ことができ、動画表示において残像が視認されてしまう
のを防ぐことができる。
【０３５７】なお、本実施例において、トランジスタＴ
ｒ４の第１の端子と第２の端子は、一方はトランジスタ
Ｔｒ１の第２の端子に、もう一方はトランジスタＴｒ１
のゲート及びトランジスタＴｒ２のゲートに接続されて
いる。しかし本実例はこの構成に限定されない。本実施
例の画素は、書き込み期間ＴａにおいてトランジスタＴ
ｒ１のゲートとドレインを接続し、表示期間においてト
ランジスタＴｒ１のゲートとドレインを切り離すことが
できるように、トランジスタＴｒ４が他の素子または配
線と接続されていれば良い。
【０３５８】また本実施例において、トランジスタＴｒ
５の第１の端子と第２の端子は、一方はＴｒ２の第２の
端子に、もう一方はＴｒ６の第１の端子または第２の端
子に接続されている。しかし本実例はこの構成に限定さ
れない。本実施例の画素は、書き込み期間Ｔａにおいて
トランジスタＴｒ１のドレインと画素電極とを切り離
し、表示期間においてトランジスタＴｒ１のドレインと
画素電極とを接続することができるように、トランジス
タＴｒ５が他の素子または配線と接続されていれば良
い。
【０３５９】つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５は、Ｔａ
では図２７（Ａ）のように接続され、Ｔｄでは図２７
（Ｂ）のように接続され、Ｔｉでは図２７（Ｃ）のよう
に接続されていれば良い。また、Ｇｊ、Ｐｊ、Ｒｊは３
本が別の配線となっているが、まとめて１本や２本にし
ても良い。
【０３６０】つまり、ＴａにおいてＴｒ１を流れる電流
は全て電流源に流れ、電流源を流れる電流は全てＴｒ１
に流れていれば良い。ＴｄにおいてはＴｒ１とＴｒ２を
流れる電流は発光素子に流れれば良い。
【０３６１】なお、本実施例の発光装置は、デジタルビ
デオ信号を用いて表示を行うことも可能であるし、アナ
ログビデオ信号を用いて表示を行うことも可能である。
【０３６２】本実施例は、実施例１〜６と組み合わせて
実施することが可能である。
【０３６３】（実施例１４）本実施例では、図２、図１
４、図１６、図１８、図２０、図２２、図２４、図２６
とは異なる本発明の発光装置の画素の構成について説明
する。
【０３６４】図２８に、図１で示した画素１０１の詳し
い構成を示す。図２８に示す画素１０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜
Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのう
ちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１
つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有し
ている。
【０３６５】また画素１０１は、トランジスタＴｒ１、
Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６、発光素子２
８４及び保持容量２８５を有している。保持容量２８５
はトランジスタＴｒ１及びＴｒ２のゲートとソースの間
の電圧（ゲート電圧）をより確実に保持するために設け
られているが、必ずしも設ける必要はない。
【０３６６】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３の第
１の端子と第２の端子は、一方は信号線Ｓｉに接続され
ており、もう一方はトランジスタＴｒ１の第２の端子に
接続されている。
【０３６７】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
第１の端子と第２の端子は、一方はトランジスタＴｒ１
の第２の端子に、もう一方はトランジスタＴｒ１及びＴ
ｒ２のゲートに接続されている。
【０３６８】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
第１の端子と第２の端子は、一方はトランジスタＴｒ２
の第２の端子及び電源線Ｖｉに、もう一方はトランジス
タＴｒ６の第１の端子または第２の端子に接続されてい
る。
【０３６９】トランジスタＴｒ６のゲートは、トランジ
スタＴｒ１及びＴｒ２のゲートに接続されている。そし
てトランジスタＴｒ６の第１の端子と第２の端子は、一
方はトランジスタＴｒ１の第２の端子に、もう一方はト
ランジスタＴｒ５の第１の端子または第２の端子に接続
されている。
【０３７０】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
１とトランジスタＴｒ２の第１の端子は、共に発光素子
２８４の画素電極に接続されている。対向電極は一定の
電圧に保たれている。
【０３７１】保持容量２８５が有する２つの電極は、一
方はトランジスタＴｒ１とトランジスタＴｒ２のゲート
に、もう一方は発光素子２８４の画素電極に接続されて
いる。
【０３７２】なお、トランジスタＴｒ１、Ｔｒ２及びＴ
ｒ６はｎチャネル型トランジスタとｐチャネル型トラン
ジスタのどちらでも良い。ただし、トランジスタＴｒ
１、Ｔｒ２及びＴｒ６の極性は同じである。そして、陽
極を画素電極として用い、陰極を対向電極として用いる
場合、トランジスタＴｒ１、Ｔｒ２及びＴｒ６はｎチャ
ネル型トランジスタであるのが望ましい。逆に、陽極を
対向電極として用い、陰極を画素電極として用いる場
合、トランジスタＴｒ１、Ｔｒ２及びＴｒ６はｐチャネ
ル型トランジスタであるのが望ましい。
【０３７３】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、
ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。
【０３７４】次に、本実施例の発光装置の動作について
図２９を用いて説明する。本発明の発光装置の動作は、
各ラインの画素毎に書き込み期間Ｔａと、表示期間Ｔｄ
と、逆バイアス期間Ｔｉとに分けて説明することができ
る。図２９は、各期間におけるトランジスタＴｒ１、Ｔ
ｒ２、発光素子２８４の接続を簡単に示した図であり、
ここではＴｒ１、Ｔｒ２及びＴｒ６がｎチャネル型ＴＦ
Ｔで、発光素子２８４の陽極を画素電極として用いた場
合を例に挙げる。
【０３７５】まず、各ラインの画素において書き込み期
間Ｔａが開始されると、電源線Ｖ１〜Ｖｘの電圧は、ト
ランジスタＴｒ１及びＴｒ２がオンになったときに順方
向バイアスの電流が発光素子に流れる程度の高さに保た
れる。つまり、Ｔｒ１、Ｔｒ２及びＴｒ６がｎチャネル
型ＴＦＴで、発光素子２８４の陽極を画素電極として用
いた場合、電源線Ｖｉが対向電極の電圧よりも高くなる
ように設定する。逆にＴｒ１、Ｔｒ２及びＴｒ６がｐチ
ャネル型ＴＦＴで、発光素子２８４の陰極を画素電極と
して用いた場合は、電源線Ｖｉが対向電極の電圧よりも
低くなるように設定する。
【０３７６】そして、走査線駆動回路１０３によって各
ラインの第１及び第２走査線が選択される。よって、ト
ランジスタＴｒ３とトランジスタＴｒ４がオンになる。
なお、各第１及び第２走査線の選択される期間は互いに
重ならない。また、第３走査線は選択されていないの
で、トランジスタＴｒ５はオフになっている。
【０３７７】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉ
ｃが流れる。
【０３７８】図２９（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れた場合の、画素１０１の概略図を示す。２８６は対向
電極に電圧を与える電源との接続用の端子を意味してい
る。また、２８７は信号線駆動回路１０２が有する定電
流源を意味する。
【０３７９】トランジスタＴｒ３はオンの状態にあるの
で、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れると、信号電流ＩｃはトランジスタＴｒ１のドレイン
とソースの間に流れる。このときトランジスタＴｒ１
は、ゲートとドレインが接続されているので飽和領域で
動作しており、式１が成り立つ。よって、トランジスタ
Ｔｒ１のゲート電圧ＶGSは電流値Ｉｃによって定まる。
このとき、電流値Ｉｃによって定まるトランジスタＴｒ
１のゲート電圧ＶGSは、Ｔｒ１の閾値ＶTHとＴｒ６の閾
値ＶTHとを加算した電圧より高くなるように、電流値Ｉ
ｃの値を定める。なお、Ｔｒ１、Ｔｒ２及びＴｒ６がｐ
チャネル型ＴＦＴである場合は、Ｔｒ１の閾値ＶTHとＴ
ｒ６の閾値ＶTHとを加算した電圧より低くなるように、
電流値Ｉｃの値を定める。
【０３８０】そしてトランジスタＴｒ２のゲートは、ト
ランジスタＴｒ１のゲートに接続されている。また、ト
ランジスタＴｒ２のソースは、トランジスタＴｒ１のソ
ースに接続されている。したがって、トランジスタＴｒ
１のゲート電圧は、そのままトランジスタＴｒ２のゲー
ト電圧となる。よって、トランジスタＴｒ２のドレイン
電流は、トランジスタＴｒ１のドレイン電流に比例す
る。特に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、
トランジスタＴｒ１とトランジスタＴｒ２のドレイン電
流は互いに等しくなり、Ｉ2＝Ｉｃとなる。
【０３８１】そして、トランジスタＴｒ２のドレイン電
流Ｉ2は発光素子２８４に流れる。発光素子に流れる電
流は、定電流源２８７において定められた信号電流Ｉｃ
に応じた大きさであり、流れる電流の大きさに見合った
輝度で発光素子２８４は発光する。発光素子に流れる電
流が０に限りなく近かったり、発光素子に流れる電流が
逆方向バイアスである場合は、発光素子２８４は発光し
ない。
【０３８２】書き込み期間Ｔａが終了すると、第１走査
線、第２走査線の選択が終了する。このとき、第２走査
線の選択が、第１走査線よりも先に終了するのが望まし
い。なぜならトランジスタＴｒ３が先にオフになってし
まうと、保持容量２８５の電荷がＴｒ４を通って漏れて
しまうからである。
【０３８３】書き込み期間Ｔａが終了すると、次に表示
期間Ｔｄが開始される。表示期間Ｔｄにおける電源線Ｖ
ｉの電圧は、書き込み期間Ｔａにおける電圧と同じ高さ
に保たれている。表示期間Ｔｄが開始されると、各ライ
ンの第３走査線が順に選択され、トランジスタＴｒ５が
オンになる。なお、第１走査線及び第２走査線は選択さ
れていないので、トランジスタＴｒ３及びＴｒ４はオフ
になっている。
【０３８４】図２９（Ｂ）に、表示期間Ｔｄにおける画
素の概略図を示す。トランジスタＴｒ３及びトランジス
タＴｒ４はオフの状態にある。また、トランジスタＴｒ
１及びトランジスタＴｒ２のソースは発光素子２８４の
画素電極に接続されている。
【０３８５】一方トランジスタＴｒ１、Ｔｒ２において
は、書き込み期間Ｔａにおいて定められたＶGSがそのま
ま保持されており、該ＶGSはＴｒ１の閾値ＶTHとＴｒ６
の閾値ＶTHとを加算した電圧より高い。さらに、トラン
ジスタＴｒ６のゲートはトランジスタＴｒ１及びＴｒ２
のゲートと接続されている。そのため、トランジスタＴ
ｒ１のドレイン電流とトランジスタＴｒ６のドレイン電
流は同じ大きさに保たれる。そして、式１より、トラン
ジスタＴｒ１のドレイン電流は、トランジスタＴｒ６の
チャネル長及びチャネル幅に左右される。
【０３８６】上述したように、トランジスタＴｒ１とＴ
ｒ６のゲート電圧、移動度、単位面積あたりのゲート容
量、閾値、チャネル幅が等しいと仮定すると、式１より
式２が導き出される。
【０３８７】一方、トランジスタＴｒ２のドレイン電流
Ｉ2の値は、信号電流Ｉｃに応じた大きさに維持された
ままである。
【０３８８】そして、トランジスタＴｒ５がオンなの
で、トランジスタＴｒ１及びＴｒ６のドレイン電流Ｉ1
と、トランジスタＴｒ２のドレイン電流Ｉ2は、共に発
光素子２８４に流れる。よって、ドレイン電流Ｉ1と、
ドレイン電流Ｉ2を合わせた電流の大きさに見合った輝
度で、発光素子２８４は発光する。
【０３８９】なお、書き込み期間Ｔａの直後には必ず表
示期間Ｔｄが出現する。表示期間Ｔｄの直後には、次の
書き込み期間Ｔａが出現するか、もしくは逆バイアス期
間Ｔｉが出現する。
【０３９０】逆バイアス期間が開始されると、電源線Ｖ
１〜Ｖｘの電圧は、トランジスタＴｒ２がオンになった
ときに逆方向バイアスの電圧が発光素子に印加される程
度の高さに保たれる。つまり、Ｔｒ１、Ｔｒ２及びＴｒ
６がｎチャネル型ＴＦＴで、発光素子２８４の陽極を画
素電極として用いた場合、電源線Ｖｉが対向電極の電圧
よりも低くなるように設定する。逆にＴｒ１、Ｔｒ２及
びＴｒ６がｐチャネル型ＴＦＴで、発光素子２８４の陰
極を画素電極として用いた場合は、電源線Ｖｉが対向電
極の電圧よりも高くなるように設定する。
【０３９１】そして、走査線駆動回路１０３によって各
ラインの第１及び第２走査線が順に選択され、トランジ
スタＴｒ３とＴｒ４がオンになる。そして、信号線駆動
回路１０２によって、信号線Ｓ１〜Ｓｘのそれぞれにト
ランジスタＴｒ１、Ｔｒ２及びＴｒ６がオンになるよう
な電圧が印加される。なお第３走査線は選択していても
選択していなくともどちらでも良い。図２９（Ｃ）は、
第３走査線を選択していない場合について示しており、
Ｔｒ５はオフになっている。
【０３９２】図２９（Ｃ）に、逆バイアス期間Ｔｉにお
ける画素１０１の概略図を示す。逆バイアス期間Ｔｉに
おいては、Ｔｒ２がオンになるので、逆方向バイアスの
電圧が発光素子２８４に印加されることになる。発光素
子２８４は逆方向バイアスの電圧が印加されると発光し
ない状態になる。
【０３９３】なお、電源線の電圧は、トランジスタＴｒ
２がオンになったときに、逆方向バイアスの電圧が発光
素子に印加される高さであれば良い。また、逆バイアス
期間Ｔｉの長さは、デューティー比（１フレーム期間に
おける表示期間の長さの総和の割合）との兼ね合いを考
慮し、設計者が適宜設定することが可能である。
【０３９４】なお、発光素子に流れる電流の大きさに見
合った輝度で発光素子２８４が発光するので、各画素の
階調は、表示期間Ｔｄにおける発光素子に流れる電流の
大きさで決まる。
【０３９５】本実施例の画素では、表示期間において発
光素子に流れる電流はドレイン電流Ｉ2と、ドレイン電
流Ｉ3の和である。よって、発光素子に流れる電流がド
レイン電流Ｉ2のみに依存していない。そのため、トラ
ンジスタＴｒ１とトランジスタＴｒ２の特性がずれて、
トランジスタＴｒ２のドレイン電流Ｉ2と信号電流Ｉｃ
の比が画素間で異なっても、発光素子に流れる電流の値
が画素間でずれるのを抑え、輝度のばらつきが視認され
るのを防ぐことができる。
【０３９６】また、本実施例の画素では、書き込み期間
ＴａにおいてトランジスタＴｒ１のドレイン電流は発光
素子に流れていない。よって信号線駆動回路によって画
素に電流が供給され、トランジスタＴｒ１のドレイン電
流が流れることでゲート電圧が変化しはじめてから、そ
の値が安定するまでの時間は、発光素子の容量に左右さ
れない。したがって、供給された電流から変換される電
圧が早く安定するので、電流を書き込む時間を短くする
ことができ、動画表示において残像が視認されてしまう
のを防ぐことができる。
【０３９７】さらに、本実施例の画素では、図２、図１
４、図１６、図１８、図２０、図２２及び図２６に示し
た画素に比べて、書き込み期間におけるトランジスタＴ
ｒ１のドレイン電流よりも、表示期間におけるＴｒ１の
ドレイン電流が小さいため、信号電流Ｉｃに対する発光
素子に流れる電流の比が小さくなる。よって、信号電流
Ｉｃをより大きくすることができるので、雑音の影響を
受けにくい。
【０３９８】なお、本実施例において、トランジスタＴ
ｒ４の第１の端子と第２の端子は、一方はトランジスタ
Ｔｒ１の第２の端子に、もう一方はトランジスタＴｒ１
のゲート及びトランジスタＴｒ２のゲートに接続されて
いる。しかし本実例はこの構成に限定されない。本実施
例の画素は、書き込み期間ＴａにおいてトランジスタＴ
ｒ１のゲートとドレインを接続し、表示期間においてト
ランジスタＴｒ１のゲートとドレインを切り離すことが
できるように、トランジスタＴｒ４が他の素子または配
線と接続されていれば良い。
【０３９９】また本実施例において、トランジスタＴｒ
５の第１の端子と第２の端子は、一方はＴｒ２の第２の
端子に、もう一方はＴｒ２の第２の端子に接続されてい
る。しかし本実例はこの構成に限定されない。本実施例
の画素は、書き込み期間ＴａにおいてトランジスタＴｒ
１のドレインと画素電極とを切り離し、表示期間におい
てトランジスタＴｒ１のドレインと画素電極とを接続す
ることができるように、トランジスタＴｒ５が他の素子
または配線と接続されていれば良い。
【０４００】つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６
は、Ｔａでは図２９（Ａ）のように接続され、Ｔｄでは
図２９（Ｂ）のように接続され、Ｔｉでは図２９（Ｃ）
のように接続されていれば良い。また、Ｇｊ、Ｐｊ、Ｒ
ｊは３本が別の配線となっているが、まとめて１本や２
本にしても良い。
【０４０１】つまり、ＴａにおいてＴｒ１を流れる電流
は全て電流源に流れ、電流源を流れる電流は全てＴｒ１
に流れていれば良い。ＴｄにおいてはＴｒ１とＴｒ２を
流れる電流は発光素子に流れれば良い。
【０４０２】なお、本実施例の発光装置は、デジタルビ
デオ信号を用いて表示を行うことも可能であるし、アナ
ログビデオ信号を用いて表示を行うことも可能である。
【０４０３】本実施例は、実施例１〜６と組み合わせて
実施することが可能である。
【０４０４】（実施例１５）本実施例では、図２、図１
４、図１６、図１８、図２０、図２２、図２４、図２
６、図２８とは異なる本発明の発光装置の画素の構成に
ついて説明する。
【０４０５】図３０に、図１で示した画素１０１の詳し
い構成を示す。図３０に示す画素１０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜
Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのう
ちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１
つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有し
ている。
【０４０６】また画素１０１は、トランジスタＴｒ１、
Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、発光素子２９４及び
保持容量２９５を有している。保持容量２９５はトラン
ジスタＴｒ１及びＴｒ２のゲートとソースの間の電圧
（ゲート電圧）をより確実に保持するために設けられて
いるが、必ずしも設ける必要はない。
【０４０７】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３の第
１の端子と第２の端子は、一方は信号線Ｓｉに接続され
ており、もう一方はトランジスタＴｒ１の第２の端子に
接続されている。
【０４０８】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
第１の端子と第２の端子は、一方はトランジスタＴｒ１
の第２の端子に、もう一方はトランジスタＴｒ１及びＴ
ｒ２のゲートに接続されている。
【０４０９】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
第１の端子と第２の端子は、一方はトランジスタＴｒ２
の第１の端子及び発光素子２９４の画素電極に、もう一
方はトランジスタＴｒ１の第１の端子に接続されてい
る。
【０４１０】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
２の第１の端子は、発光素子２９４の画素電極に接続さ
れている。トランジスタＴｒ１とトランジスタＴｒ２の
第２の端子は、共に電源線Ｖｉに接続されている。対向
電極は一定の電圧に保たれている。
【０４１１】保持容量２９５が有する２つの電極は、一
方はトランジスタＴｒ１とトランジスタＴｒ２のゲート
に、もう一方は発光素子２９４の画素電極に接続されて
いる。
【０４１２】なお、トランジスタＴｒ１及びＴｒ２はｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。そして、陽極を画素電極として
用い、陰極を対向電極として用いる場合、トランジスタ
Ｔｒ１及びＴｒ２はｎチャネル型トランジスタであるの
が望ましい。逆に、陽極を対向電極として用い、陰極を
画素電極として用いる場合、トランジスタＴｒ１及びＴ
ｒ２はｐチャネル型トランジスタであるのが望ましい。
【０４１３】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、
ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。
【０４１４】次に、本実施例の発光装置の動作について
図３１を用いて説明する。本発明の発光装置の動作は、
各ラインの画素毎に書き込み期間Ｔａと、表示期間Ｔｄ
と、逆バイアス期間Ｔｉとに分けて説明することができ
る。図３１は、各期間におけるトランジスタＴｒ１、Ｔ
ｒ２、発光素子２９４の接続を簡単に示した図であり、
ここではＴｒ１及びＴｒ２がｎチャネル型ＴＦＴで、発
光素子２９４の陽極を画素電極として用いた場合を例に
挙げる。
【０４１５】まず、各ラインの画素において書き込み期
間Ｔａが開始されると、電源線Ｖ１〜Ｖｘの電圧は、ト
ランジスタＴｒ１及びＴｒ２がオンになったときに順方
向バイアスの電流が発光素子に流れる程度の高さに保た
れる。つまり、Ｔｒ１及びＴｒ２がｎチャネル型ＴＦＴ
で、発光素子２９４の陽極を画素電極として用いた場
合、電源線Ｖｉが対向電極の電圧よりも高くなるように
設定する。逆にＴｒ１及びＴｒ２がｐチャネル型ＴＦＴ
で、発光素子２９４の陰極を画素電極として用いた場合
は、電源線Ｖｉが対向電極の電圧よりも低くなるように
設定する。
【０４１６】そして、走査線駆動回路１０３によって各
ラインの第１及び第２走査線が順に選択され、トランジ
スタＴｒ３とＴｒ４がオンになる。なお、各走査線の選
択される期間は互いに重ならない。なお、第３走査線は
選択されていないので、トランジスタＴｒ５はオフにな
っている。
【０４１７】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉ
ｃが流れる。
【０４１８】図３１（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れた場合の、画素１０１の概略図を示す。２９６は対向
電極に電圧を与える電源との接続用の端子を意味してい
る。また、２９７は信号線駆動回路１０２が有する定電
流源を意味する。
【０４１９】トランジスタＴｒ３はオンの状態にあるの
で、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れると、信号電流ＩｃはトランジスタＴｒ１のドレイン
とソースの間に流れる。このときトランジスタＴｒ１
は、ゲートとドレインが接続されているので飽和領域で
動作しており、式１が成り立つ。よって、トランジスタ
Ｔｒ１のゲート電圧ＶGSは電流値Ｉｃによって定まる。
そしてトランジスタＴｒ２のゲートは、トランジスタＴ
ｒ１のゲートに接続されている。
【０４２０】書き込み期間Ｔａが終了すると、第１走査
線、第２走査線の選択が終了する。このとき、第２走査
線の選択が、第１走査線よりも先に終了するのが望まし
い。なぜならトランジスタＴｒ３が先にオフになってし
まうと、保持容量２９５の電荷がＴｒ４を通って漏れて
しまうからである。
【０４２１】書き込み期間Ｔａが終了すると、次に表示
期間Ｔｄが開始される。表示期間Ｔｄにおける電源線Ｖ
ｉの電圧は、書き込み期間Ｔａにおける電圧と同じ高さ
に保たれている。表示期間Ｔｄが開始されると、第３走
査線が選択されトランジスタＴｒ５がオンになる。な
お、第１走査線及び第２走査線は選択されていないの
で、トランジスタＴｒ３及びＴｒ４はオフになってい
る。
【０４２２】図３１（Ｂ）に、表示期間Ｔｄにおける画
素の概略図を示す。トランジスタＴｒ３及びトランジス
タＴｒ４はオフの状態にある。また、トランジスタＴｒ
１及びトランジスタＴｒ２のソースは発光素子２９４の
画素電極に接続されている。
【０４２３】一方トランジスタＴｒ１、Ｔｒ２において
は、書き込み期間Ｔａにおいて定められたＶGSがそのま
ま保持されている。そして、トランジスタＴｒ２のゲー
トは、トランジスタＴｒ１のゲートに接続されている。
また、トランジスタＴｒ２のソースは、トランジスタＴ
ｒ１のソースに接続されている。よって、トランジスタ
Ｔｒ１のゲート電圧は、そのままトランジスタＴｒ２の
ゲート電圧となる。さらに、トランジスタＴｒ１のドレ
イン及びトランジスタＴｒ２のドレインは電源線Ｖｉに
接続されているので、トランジスタＴｒ２のドレイン電
流Ｉ2は、トランジスタＴｒ１のドレイン電流Ｉ1に比例
する大きさになる。特に、μＣ0Ｗ／Ｌ及びＶTHが互い
に等しいとき、トランジスタＴｒ１とトランジスタＴｒ
２のドレイン電流は互いに等しくなり、Ｉ2＝Ｉ1＝Ｉｃ
となる。
【０４２４】また、トランジスタＴｒ５がオンなので、
トランジスタＴｒ１のドレイン電流Ｉ1と、トランジス
タＴｒ２のドレイン電流Ｉ2は、共に発光素子に流れる
電流として発光素子２９４に流れる。よって、表示期間
Ｔｄでは、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わ
せた大きさの電流が発光素子２９４に流れ、該発光素子
に流れる電流の大きさに見合った輝度で、発光素子２９
４が発光する。
【０４２５】なお、書き込み期間Ｔａの直後には必ず表
示期間Ｔｄが出現する。表示期間Ｔｄの直後には、次の
書き込み期間Ｔａが出現するか、もしくは逆バイアス期
間Ｔｉが出現する。
【０４２６】逆バイアス期間が開始されると、電源線Ｖ
１〜Ｖｘの電圧は、トランジスタＴｒ２がオンになった
ときに逆方向バイアスの電圧が発光素子に印加される程
度の高さに保たれる。つまり、Ｔｒ１及びＴｒ２がｎチ
ャネル型ＴＦＴで、発光素子２９４の陽極を画素電極と
して用いた場合、電源線Ｖｉが対向電極の電圧よりも低
くなるように設定する。逆にＴｒ１及びＴｒ２がｐチャ
ネル型ＴＦＴで、発光素子２９４の陰極を画素電極とし
て用いた場合は、電源線Ｖｉが対向電極の電圧よりも高
くなるように設定する。
【０４２７】そして、走査線駆動回路１０３によって各
ラインの第１及び第２走査線が順に選択され、トランジ
スタＴｒ３とＴｒ４がオンになる。そして、信号線駆動
回路１０２によって、信号線Ｓ１〜Ｓｘのそれぞれにト
ランジスタＴｒ１及びＴｒ２がオンになるような電圧が
印加される。なお第３走査線は選択していても選択して
いなくともどちらでも良い。図３１（Ｃ）は、第３走査
線を選択していない場合について示しており、Ｔｒ５は
オフになっている。
【０４２８】図３１（Ｃ）に、逆バイアス期間Ｔｉにお
ける画素１０１の概略図を示す。逆バイアス期間Ｔｉに
おいては、Ｔｒ１及びＴｒ２がオンになるので、逆方向
バイアスの電圧が発光素子２９４に印加されることにな
る。発光素子２９４は逆方向バイアスの電圧が印加され
ると発光しない状態になる。
【０４２９】なお、図３０に示した画素では、逆バイア
ス期間ＴｉにおいてＴｒ２はゲートとソースが接続され
ており、なおかつ電源線の電圧Ｖｉが対向電極の電圧よ
りも低いので、Ｔｒ２はオフの状態にあり、Ｔｒ２のソ
ースとドレインの電圧は同じにはならない。よって、発
光素子２９４に印加される逆方向バイアスの電圧は、電
源線Ｖｉと対向電極の間の電圧差と同じにはならず、対
向電極と電源線Ｖｉとの間の電圧差からＴｒ２のＶDSを
差し引いた値となる。しかし、発光素子２９４に確実に
逆方向バイアスの電圧を印加することができるので、発
光素子の劣化による輝度の低下を抑えられる。
【０４３０】また、逆バイアス期間Ｔｉの長さは、デュ
ーティー比（１フレーム期間における表示期間の長さの
総和の割合）との兼ね合いを考慮し、設計者が適宜設定
することが可能である。
【０４３１】なお、発光素子に流れる電流の大きさに見
合った輝度で発光素子２９４が発光するので、各画素の
階調は、表示期間Ｔｄにおける発光素子に流れる電流の
大きさで決まる。なお、書き込み期間Ｔａにおいても、
Ｔｒ２のドレイン電流の大きさに見合った輝度で発光し
ているが、その階調に与える影響は、実際のパネルでは
無視できる程度に小さいと考えられる。なぜなら、例え
ばＶＧＡだと４８０ラインの画素が画素部に設けられて
おり、１ラインの画素の書き込み期間Ｔａは１フレーム
期間の１／４８０程度と非常に小さいからである。
【０４３２】本実施例の画素では、表示期間において発
光素子に流れる電流はドレイン電流Ｉ1と、ドレイン電
流Ｉ2の和である。よって、発光素子に流れる電流がド
レイン電流Ｉ2のみに依存していない。そのため、トラ
ンジスタＴｒ１とトランジスタＴｒ２の特性がずれて、
トランジスタＴｒ２のドレイン電流Ｉ2と信号電流Ｉｃ
の比が画素間で異なっても、発光素子に流れる電流の値
が画素間でずれるのを抑え、輝度のばらつきが視認され
るのを防ぐことができる。
【０４３３】また、本実施例の画素では、書き込み期間
ＴａにおいてトランジスタＴｒ１のドレイン電流は発光
素子に流れていない。よって信号線駆動回路によって画
素に電流が供給され、トランジスタＴｒ１のドレイン電
流が流れることでゲート電圧が変化しはじめてから、そ
の値が安定するまでの時間は、発光素子の容量に左右さ
れない。したがって、供給された電流から変換される電
圧が早く安定するので、電流を書き込む時間を短くする
ことができ、動画表示において残像が視認されてしまう
のを防ぐことができる。
【０４３４】なお、本実施例において、トランジスタＴ
ｒ４の第１の端子と第２の端子は、一方はトランジスタ
Ｔｒ１の第２の端子に、もう一方はトランジスタＴｒ１
のゲート及びトランジスタＴｒ２のゲートに接続されて
いる。しかし本実例はこの構成に限定されない。本実施
例の画素は、書き込み期間ＴａにおいてトランジスタＴ
ｒ１のゲートとドレインを接続し、表示期間においてト
ランジスタＴｒ１のゲートとドレインを切り離すことが
できるように、トランジスタＴｒ４が他の素子または配
線と接続されていれば良い。
【０４３５】また本実施例において、トランジスタＴｒ
５の第１の端子と第２の端子は、一方はＴｒ２の第１の
端子に、もう一方はＴｒ１の第１の端子に接続されてい
る。しかし本実例はこの構成に限定されない。本実施例
の画素は、書き込み期間ＴａにおいてトランジスタＴｒ
１のソースと画素電極とを切り離し、表示期間において
トランジスタＴｒ１のソースと画素電極とを接続するこ
とができるように、トランジスタＴｒ５が他の素子また
は配線と接続されていれば良い。
【０４３６】つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５は、Ｔａ
では図３１（Ａ）のように接続され、Ｔｄでは図３１
（Ｂ）のように接続され、Ｔｉでは図３１（Ｃ）のよう
に接続されていれば良い。また、Ｇｊ、Ｐｊ、Ｒｊは３
本が別の配線となっているが、まとめて１本や２本にし
ても良い。
【０４３７】つまり、ＴａにおいてＴｒ１を流れる電流
は全て電流源に流れ、電流源を流れる電流は全てＴｒ１
に流れていれば良い。ＴｄにおいてはＴｒ１とＴｒ２を
流れる電流は発光素子に流れれば良い。
【０４３８】なお、本実施例の発光装置は、デジタルビ
デオ信号を用いて表示を行うことも可能であるし、アナ
ログビデオ信号を用いて表示を行うことも可能である。
【０４３９】本実施例は、実施例１〜６と組み合わせて
実施することが可能である。
【０４４０】（実施例１６）本発明において、三重項励
起子からの燐光を発光に利用できる有機発光材料を用い
ることで、外部発光量子効率を飛躍的に向上させること
ができる。これにより、発光素子の低消費電力化、長寿
命化、および軽量化が可能になる。
【０４４１】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo,1991) p.437.)
【０４４２】上記の論文により報告された有機発光材料
（クマリン色素）の分子式を以下に示す。
【０４４３】
【化１】
【０４４４】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson,S.R.Forrest, Nature
395 (1998) p.151.)
【０４４５】上記の論文により報告された有機発光材料
（Ｐｔ錯体）の分子式を以下に示す。
【０４４６】
【化２】
【０４４７】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)
【０４４８】上記の論文により報告された有機発光材料
（Ｉｒ錯体）の分子式を以下に示す。
【０４４９】
【化３】
【０４５０】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。
【０４５１】なお、本実施例の構成は、実施例１〜実施
例１５のいずれの構成とも自由に組み合わせて実施する
ことが可能である。
【０４５２】（実施例１７）ＯＬＥＤに用いられる有機
発光材料は低分子系と高分子系に大別される。本発明の
発光装置は、低分子系の有機発光材料でも高分子系の有
機発光材料でも用いることができる。
【０４５３】低分子系の有機発光材料は、蒸着法により
成膜される。したがって積層構造をとりやすく、ホール
輸送層、電子輸送層などの機能が異なる膜を積層するこ
とで高効率化しやすい。
【０４５４】低分子系の有機発光材料としては、キノリ
ノールを配位子としたアルミニウム錯体Ａｌｑ3、トリ
フェニルアミン誘導体（ＴＰＤ）等が挙げられる。
【０４５５】一方、高分子系の有機発光材料は低分子系
に比べて物理的強度が高く、素子の耐久性が高い。また
塗布により成膜することが可能であるので、素子の作製
が比較的容易である。
【０４５６】高分子系の有機発光材料を用いた発光素子
の構造は、低分子系の有機発光材料を用いたときと基本
的には同じであり、陰極／有機発光層／陽極となる。し
かし、高分子系の有機発光材料を用いた有機発光層を形
成する際には、低分子系の有機発光材料を用いたときの
ような積層構造を形成させることは難しく、知られてい
る中では２層の積層構造が有名である。具体的には、陰
極／発光層／正孔輸送層／陽極という構造である。な
お、高分子系の有機発光材料を用いた発光素子の場合に
は、陰極材料としてＣａを用いることも可能である。
【０４５７】なお、素子の発光色は、発光層を形成する
材料で決まるため、これらを選択することで所望の発光
を示す発光素子を形成することができる。発光層の形成
に用いることができる高分子系の有機発光材料は、ポリ
パラフェニレンビニレン系、ポリパラフェニレン系、ポ
リチオフェン系、ポリフルオレン系が挙げられる。
【０４５８】ポリパラフェニレンビニレン系には、ポリ
（パラフェニレンビニレン） [ＰＰＶ] の誘導体、ポリ
（２，５−ジアルコキシ−１，４−フェニレンビニレ
ン） [ＲＯ−ＰＰＶ]、ポリ（２−（２'−エチル−ヘキ
ソキシ）−５−メトキシ−１，４−フェニレンビニレ
ン）[ＭＥＨ−ＰＰＶ]、ポリ（２−（ジアルコキシフェ
ニル）−１,４−フェニレンビニレン）[ＲＯＰｈ−ＰＰ
Ｖ]等が挙げられる。
【０４５９】ポリパラフェニレン系には、ポリパラフェ
ニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキ
シ−１，４−フェニレン）[ＲＯ−ＰＰＰ]、ポリ（２，
５−ジヘキソキシ−１，４−フェニレン）等が挙げられ
る。
【０４６０】ポリチオフェン系には、ポリチオフェン
［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）
［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨ
Ｔ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨ
Ｔ］、ポリ（３−シクロヘキシル−４−メチルチオフェ
ン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシル
チオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチ
ルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−
（４−オクチルフェニル）−２，２ビチオフェン］［Ｐ
ＴＯＰＴ］等が挙げられる。
【０４６１】ポリフルオレン系には、ポリフルオレン
［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレ
ン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレ
ン）［ＰＤＯＦ］等が挙げられる。
【０４６２】なお、正孔輸送性の高分子系の有機発光材
料を、陽極と発光性の高分子系有機発光材料の間に挟ん
で形成すると、陽極からの正孔注入性を向上させること
ができる。一般にアクセプター材料と共に水に溶解させ
たものをスピンコート法などで塗布する。また、有機溶
媒には不溶であるため、上述した発光性の有機発光材料
との積層が可能である。
【０４６３】正孔輸送性の高分子系の有機発光材料とし
ては、ＰＥＤＯＴとアクセプター材料としてのショウノ
ウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡ
ＮＩ］とアクセプター材料としてのポリスチレンスルホ
ン酸［ＰＳＳ］の混合物等が挙げられる。
【０４６４】なお、本実施例の構成は、実施例１〜実施
例１６と組み合わせて実施することが可能である。
【０４６５】（実施例１８）本発明の発光装置の作成方
法の一例について、図３２〜図３５を用いて説明する。
ここでは代表的に、図２に示した画素のトランジスタＴ
ｒ２及びトランジスタＴｒ４と、画素部の周辺に設けら
れる駆動部のＴＦＴを同時に作製する方法について、工
程に従って詳細に説明する。なおトランジスタＴｒ１及
びトランジスタＴｒ３も、トランジスタＴｒ２及びトラ
ンジスタＴｒ４の作製方法に従って作製することが可能
である。
【０４６６】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板９００を用いる。なお、基板
９００としては、透光性を有する基板であれば限定され
ず、石英基板を用いても良い。また、本実施例の処理温
度に耐えうる耐熱性を有するプラスチック基板を用いて
もよい。
【０４６７】次いで、図３２（Ａ）に示すように、基板
９００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素
膜などの絶縁膜から成る下地膜９０１を形成する。本実
施例では下地膜９０１として２層構造を用いるが、前記
絶縁膜の単層膜または２層以上積層させた構造を用いて
も良い。下地膜９０１の一層目としては、プラズマＣＶ
Ｄ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスと
して成膜される酸化窒化珪素膜９０１ａを１０〜２００
ｎｍ（好ましくは５０〜１００ｎｍ）形成する。本実施
例では、膜厚５０ｎｍの酸化窒化珪素膜９０１ａ（組成
比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７
％）を形成した。次いで、下地膜９０１のニ層目として
は、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反
応ガスとして成膜される酸化窒化珪素膜９０１ｂを５０
〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さ
に積層形成する。本実施例では、膜厚１００ｎｍの酸化
窒化珪素膜９０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９
％、Ｎ＝７％、Ｈ＝２％）を形成した。
【０４６８】次いで、下地膜９０１上に半導体層９０２
〜９０５を形成する。半導体層９０２〜９０５は、非晶
質構造を有する半導体膜を公知の手段（スパッタ法、Ｌ
ＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜し
た後、公知の結晶化処理（レーザー結晶化法、熱結晶化
法、またはニッケルなどの触媒を用いた熱結晶化法等）
を行って得られた結晶質半導体膜を所望の形状にパター
ニングして形成する。この半導体層９０２〜９０５の厚
さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚
さで形成する。結晶質半導体膜の材料に限定はないが、
好ましくは珪素（シリコン）またはシリコンゲルマニウ
ム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合
金などで形成すると良い。本実施例では、プラズマＣＶ
Ｄ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニ
ッケルを含む溶液を非晶質珪素膜上に保持させた。この
非晶質珪素膜に脱水素化（５００℃、１時間）を行った
後、熱結晶化（５５０℃、４時間）を行い、さらに結晶
化を改善するためのレーザーアニ―ル処理を行って結晶
質珪素膜を形成した。そして、この結晶質珪素膜をフォ
トリソグラフィ法を用いたパターニング処理によって、
半導体層９０２〜９０５を形成した。
【０４６９】また、半導体層９０２〜９０５を形成した
後、ＴＦＴのしきい値を制御するために、半導体層９０
２〜９０５に微量な不純物元素（ボロンまたはリン）を
ドーピングしてもよい。
【０４７０】レーザー結晶化法で結晶質半導体膜を作製
する場合は、パルス発振型または連続発光型のエキシマ
レーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用い
る。これらのレーザーを用いる場合には、レーザー発振
器から放射されたレーザー光を光学系で線状に集光し、
半導体膜に照射する方法を用いると良い。結晶化の条件
は実施者が適宣選択するものであるが、エキシマレーザ
ーを用いる場合はパルス発振周波数３００Hzとし、レー
ザーエネルギー密度を１００〜４００mJ/cm2(代表的に
は２００〜３００mJ/cm2)とする。また、ＹＡＧレーザ
ーを用いる場合にはその第２高調波を用いパルス発振周
波数３０〜３００kHzとし、レーザーエネルギー密度を
３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm
2)とすると良い。そして幅１００〜１０００μm、例え
ば４００μmで線状に集光したレーザー光を基板全面に
渡って照射し、この時の線状レーザー光の重ね合わせ率
（オーバーラップ率）を５０〜９０％として行う。
【０４７１】なおレーザーは、連続発振またはパルス発
振の気体レーザーもしくは固体レーザーを用いることが
できる。気体レーザーとして、エキシマレーザー、Ａｒ
レーザー、Ｋｒレーザーなどがあり、固体レーザーとし
て、ＹＡＧレーザー、ＹＶＯ 4レーザー、ＹＬＦレーザ
ー、ＹＡｌＯ3レーザー、ガラスレーザー、ルビーレー
ザー、アレキサンドライドレーザー、Ｔｉ：サファイア
レーザーなどが挙げられる。固体レーザーとしては、Ｃ
ｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがド
ーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3な
どの結晶を使ったレーザー等も使用可能である。当該レ
ーザーの基本波はドーピングする材料によって異なり、
１μｍ前後の基本波を有するレーザー光が得られる。基
本波に対する高調波は、非線形光学素子を用いることで
得ることができる。
【０４７２】またさらに、固体レーザーから発せられら
た赤外レーザー光を非線形光学素子でグリーンレーザー
光に変換後、さらに別の非線形光学素子によって得られ
る紫外レーザー光を用いることもできる。
【０４７３】非晶質半導体膜の結晶化に際し、大粒径に
結晶を得るためには、連続発振が可能な固体レーザーを
用い、基本波の第２高調波〜第４高調波を適用するのが
好ましい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波
１０６４nm）の第２高調波（５３２nm）や第３高調波
（３５５ｎｍ）を適用するのが望ましい。具体的には、
出力１０Ｗの連続発振のＹＶＯ4レーザーから射出され
たレーザー光を非線形光学素子により高調波に変換す
る。また、共振器の中にＹＶＯ4結晶と非線形光学素子
を入れて、高調波を射出する方法もある。そして、好ま
しくは光学系により照射面にて矩形状または楕円形状の
レーザー光に成形して、被処理体に照射する。このとき
のエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度
（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要であ
る。そして、１０〜２０００ｃｍ／ｓ程度の速度でレー
ザー光に対して相対的に半導体膜を移動させて照射す
る。
【０４７４】次いで、半導体層９０２〜９０５を覆うゲ
ート絶縁膜９０６を形成する。ゲート絶縁膜９０６はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝
７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。
【０４７５】また、酸化珪素膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosiliｃat
e）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３０
０〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密
度０．５〜０．８Ｗ／ｃｍ2で放電させて形成すること
ができる。このようにして作製される酸化珪素膜は、そ
の後４００〜５００℃の熱アニールによりゲート絶縁膜
として良好な特性を得ることができる。
【０４７６】そして、ゲート絶縁膜９０６上にゲート電
極を形成するための耐熱性導電層９０７を２００〜４０
０ｎｍ（好ましくは２５０〜３５０ｎｍ）の厚さで形成
する。耐熱性導電層９０７は単層で形成しても良いし、
必要に応じて二層あるいは三層といった複数の層から成
る積層構造としても良い。耐熱性導電層にはＴａ、Ｔ
ｉ、Ｗから選ばれた元素、または前記元素を成分とする
合金か、前記元素を組み合わせた合金膜が含まれる。こ
れらの耐熱性導電層はスパッタ法やＣＶＤ法で形成され
るものであり、低抵抗化を図るために含有する不純物濃
度を低減させることが好ましく、特に酸素濃度に関して
は３０ｐｐｍ以下とすると良い。本実施例ではＷ膜を３
００ｎｍの厚さで形成する。Ｗ膜はＷをターゲットとし
てスパッタ法で形成しても良いし、６フッ化タングステ
ン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもでき
る。いずれにしてもゲート電極として使用するためには
低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃ
ｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくす
ることで低抵抗率化を図ることができるが、Ｗ中に酸素
などの不純物元素が多い場合には結晶化が阻害され高抵
抗化する。このことより、スパッタ法による場合、純度
９９．９９９９％のＷターゲットを用い、さらに成膜時
に気相中からの不純物の混入がないように十分配慮して
Ｗ膜を形成することにより、抵抗率９〜２０μΩｃｍを
実現することができる。
【０４７７】一方、耐熱性導電層９０７にＴａ膜を用い
る場合には、同様にスパッタ法で形成することが可能で
ある。Ｔａ膜はスパッタガスにＡｒを用いる。また、ス
パッタ時のガス中に適量のＸｅやＫｒを加えておくと、
形成する膜の内部応力を緩和して膜の剥離を防止するこ
とができる。α相のＴａ膜の抵抗率は２０μΩｃｍ程度
でありゲート電極に使用することができるが、β相のＴ
ａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極と
するには不向きであった。ＴａＮ膜はα相に近い結晶構
造を持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα
相のＴａ膜が容易に得られる。また、図示しないが、耐
熱性導電層９０７の下に２〜２０ｎｍ程度の厚さでリン
（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密
着性向上と酸化防止を図ると同時に、耐熱性導電層９０
７が微量に含有するアルカリ金属元素が第１の形状のゲ
ート絶縁膜９０６に拡散するのを防ぐことができる。い
ずれにしても、耐熱性導電層９０７は抵抗率を１０〜５
０μΩｃｍの範囲とすることが好ましい。
【０４７８】次に、フォトリソグラフィーの技術を使用
してレジストによるマスク９０８を形成する。そして、
第１のエッチング処理を行う。本実施例ではＩＣＰエッ
チング装置を用い、エッチング用ガスにＣｌ2とＣＦ4を
用い、１Ｐａの圧力で３．２Ｗ／ｃｍ2のＲＦ（１３.５
６ＭＨｚ）電力を投入してプラズマを形成して行う。基
板側（試料ステージ）にも２２４ｍＷ／ｃｍ2のＲＦ
（１３.５６ＭＨｚ）電力を投入し、これにより実質的
に負の自己バイアス電圧が印加される。この条件でＷ膜
のエッチング速度は約１００ｎｍ／ｍｉｎである。第１
のエッチング処理はこのエッチング速度を基にＷ膜がち
ょうどエッチングされる時間を推定し、それよりもエッ
チング時間を２０％増加させた時間をエッチング時間と
した。
【０４７９】第１のエッチング処理により第１のテーパ
ー形状を有する導電層９０９〜９１３が形成される。導
電層９０９〜９１３のテーパー部の角度は１５〜３０°
となるように形成される。残渣を残すことなくエッチン
グするためには、１０〜２０％程度の割合でエッチング
時間を増加させるオーバーエッチングを施すものとす
る。Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜９
０６）の選択比は２〜４（代表的には３）であるので、
オーバーエッチング処理により、酸化窒化シリコン膜が
露出した面は２０〜５０ｎｍ程度エッチングされる。
（図３２（Ｂ））
【０４８０】そして、第１のドーピング処理を行い一導
電型の不純物元素を半導体層に添加する。ここでは、ｎ
型を付与する不純物元素添加の工程を行う。第１の形状
の導電層を形成したマスク９０８をそのまま残し、第１
のテーパー形状を有する導電層９０９〜９１３をマスク
として自己整合的にｎ型を付与する不純物元素をイオン
ドープ法で添加する。ｎ型を付与する不純物元素をゲー
ト電極の端部におけるテーパー部とゲート絶縁膜９０６
とを通して、その下に位置する半導体層に達するように
添加するためにドーズ量を１×１０13〜５×１０14ａｔ
ｏｍｓ／ｃｍ2とし、加速電圧を８０〜１６０ｋｅＶと
して行う。ｎ型を付与する不純物元素として１５族に属
する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を
用いるが、ここではリン（Ｐ）を用いた。このようなイ
オンドープ法により第１の不純物領域９１４〜９１７に
は１×１０20〜１×１０21atoｍiｃ／ｃｍ3の濃度範囲
でｎ型を付与する不純物元素が添加される。（図３２
（Ｃ））
【０４８１】この工程において、ドーピングの条件によ
っては、不純物が第１の形状の導電層９０９〜９１３の
下に回りこみ、第１の不純物領域９１４〜９１７が第１
の形状の導電層９０９〜９１３と重なることも起こりう
る。
【０４８２】次に、図３２（Ｄ）に示すように第２のエ
ッチング処理を行う。エッチング処理も同様にＩＣＰエ
ッチング装置により行い、エッチングガスにＣＦ4とＣ
ｌ2の混合ガスを用い、ＲＦ電力３．２Ｗ／ｃｍ2(１３.
５６ＭＨｚ)、バイアス電力４５ｍＷ／ｃｍ2(１３.５６
ＭＨｚ)、圧力１．０Ｐａでエッチングを行う。この条
件で形成される第２の形状を有する導電層９１８〜９２
２が形成される。その端部にはテーパー部が形成され、
該端部から内側にむかって徐々に厚さが増加するテーパ
ー形状となる。第１のエッチング処理と比較して基板側
に印加するバイアス電力を低くした分等方性エッチング
の割合が多くなり、テーパー部の角度は３０〜６０°と
なる。マスク９０８はエッチングされて端部が削れ、マ
スク９２３となる。また、図３２（Ｄ）の工程におい
て、ゲート絶縁膜９０６の表面が４０ｎｍ程度エッチン
グされる。
【０４８３】そして、第１のドーピング処理よりもドー
ズ量を下げ高加速電圧の条件でｎ型を付与する不純物元
素をドーピングする。例えば、加速電圧を７０〜１２０
ｋｅＶとし、１×１０13／ｃｍ2のドーズ量で行い、不
純物濃度が大きくなった第１の不純物領域９２４〜９２
７と、前記第１の不純物領域９２４〜９２７に接する第
２の不純物領域９２８〜９３１とを形成する。この工程
において、ドーピングの条件によっては、不純物が第２
の形状の導電層９１８〜９２２の下に回りこみ、第２の
不純物領域９２８〜９３１が第２の形状の導電層９１８
〜９２２と重なることも起こりうる。第２の不純物領域
における不純物濃度は、１×１０16〜１×１０18ａｔｏ
ｍｓ／ｃｍ3となるようにする。（図３３（Ａ））
【０４８４】そして、図３３（Ｂ）に示すように、ｐチ
ャネル型ＴＦＴを形成する半導体層９０２、９０５に一
導電型とは逆の導電型の不純物領域９３３（９３３ａ、
９３３ｂ）及び９３４（９３４ａ、９３４ｂ）を形成す
る。この場合も第２の形状の導電層９１８、９２１、９
２２をマスクとしてｐ型を付与する不純物元素を添加
し、自己整合的に不純物領域を形成する。このとき、ｎ
チャネル型ＴＦＴを形成する半導体層９０３、９０４
は、レジストのマスク９３２を形成し全面を被覆してお
く。ここで形成される不純物領域９３３、９３４はジボ
ラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。不
純物領域９３３、９３４のｐ型を付与する不純物元素の
濃度は、２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3と
なるようにする。
【０４８５】しかしながら、この不純物領域９３３、９
３４は詳細にはｎ型を付与する不純物元素を含有する２
つの領域に分けて見ることができる。第３の不純物領域
９３３ａ、９３４ａは１×１０20〜１×１０21ａｔｏｍ
ｓ／ｃｍ3の濃度でｎ型を付与する不純物元素を含み、
第４の不純物領域９３３ｂ、９３４ｂは１×１０17〜１
×１０20ａｔｏｍｓ／ｃｍ3の濃度でｎ型を付与する不
純物元素を含んでいる。しかし、これらの不純物領域９
３３ｂ、９３４ｂのｐ型を付与する不純物元素の濃度を
１×１０19ａｔｏｍｓ／ｃｍ3以上となるようにし、第
３の不純物領域９３３ａ、９３４ａにおいては、ｐ型を
付与する不純物元素の濃度をｎ型を付与する不純物元素
の濃度の１．５から３倍となるようにすることにより、
第３の不純物領域でｐチャネル型ＴＦＴのソース領域お
よびドレイン領域として機能するために何ら問題は生じ
ない。
【０４８６】その後、図３３（Ｃ）に示すように、第２
の形状を有する導電層９１８〜９２２およびゲート絶縁
膜９０６上に第１の層間絶縁膜９３７を形成する。第１
の層間絶縁膜９３７は酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても第１の層間絶縁
膜９３７は無機絶縁物材料から形成する。第１の層間絶
縁膜９３７の膜厚は１００〜２００nmとする。第１の層
間絶縁膜９３７として酸化シリコン膜を用いる場合に
は、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反
応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周
波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放
電させて形成することができる。また、第１の層間絶縁
膜９３７として酸化窒化シリコン膜を用いる場合には、
プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製さ
れる酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作
製される酸化窒化シリコン膜で形成すれば良い。この場
合の作製条件は反応圧力２０〜２００Ｐａ、基板温度３
００〜４００℃とし、高周波（６０MHz）電力密度０．
１〜１．０W/cm2で形成することができる。また、第１
の層間絶縁膜９３７としてＳｉＨ4、Ｎ2Ｏ、Ｈ2から作
製される酸化窒化水素化シリコン膜を適用しても良い。
窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、
ＮＨ3から作製することが可能である。
【０４８７】そして、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜６００℃で行うものであ
り、本実施例では５５０℃で４時間の熱処理を行った。
また、基板９００に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい。
【０４８８】レーザーアニール法を用いる場合、結晶化
の際に用いたレーザーを使用することが可能である。活
性化の場合は、移動速度は結晶化と同じにし、０．０１
〜１００ＭＷ／ｃｍ2程度（好ましくは０．０１〜１０
ＭＷ／ｃｍ2）のエネルギー密度が必要となる。
【０４８９】活性化の工程に続いて、雰囲気ガスを変化
させ、３〜１００％の水素を含む雰囲気中で、３００〜
４５０℃で１〜１２時間の熱処理を行い、半導体層を水
素化する工程を行う。この工程は熱的に励起された水素
により半導体層にある１０16〜１０18/cm3のダングリン
グボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。いずれにしても、半導体層９
０２〜９０５中の欠陥密度を１０16/cm3以下とすること
が望ましく、そのために水素を０．０１〜０．１atomic
％程度付与すれば良い。
【０４９０】そして、有機絶縁物材料からなる第２の層
間絶縁膜９３９を１．０〜２．０μｍの平均膜厚で形成
する。有機樹脂材料としては、ポリイミド、アクリル、
ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することができる。例えば、基板に塗
布後、熱重合するタイプのポリイミドを用いる場合に
は、クリーンオーブンで３００℃で焼成して形成する。
また、アクリルを用いる場合には、２液性のものを用
い、主材と硬化剤を混合した後、スピナーを用いて基板
全面に塗布した後、ホットプレートで８０℃で６０秒の
予備加熱を行い、さらにクリーンオーブンで２５０℃で
６０分焼成して形成することができる。
【０４９１】このように、第２の層間絶縁膜９３９を有
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減できる。しかし、吸湿
性があり保護膜としては適さないので、本実施例のよう
に、第１の層間絶縁膜９３７として形成した酸化シリコ
ン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み
合わせて用いると良い。
【０４９２】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されソース領域ま
たはドレイン領域とする不純物領域に達するコンタクト
ホールを形成する。コンタクトホールはドライエッチン
グ法で形成する。この場合、エッチングガスにＣＦ4、
Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２
の層間絶縁膜９３９をまずエッチングし、その後、続い
てエッチングガスをＣＦ 4、Ｏ2として第１の層間絶縁膜
９３７をエッチングする。さらに、半導体層との選択比
を高めるために、エッチングガスをＣＨＦ3に切り替え
て第３の形状のゲート絶縁膜９０６をエッチングするこ
とによりコンタクトホールを形成することができる。
【０４９３】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、マスクでパターニングし、その後エ
ッチングすることで、ソース配線９４０〜９４３、９４
７とドレイン配線９４４〜９４６を形成する。なお本明
細書では、ソース配線とドレイン配線とを併せて接続配
線と呼ぶ。図示していないが、本実施例ではこの接続配
線を、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金
膜（ＡｌとＴｉとの合金膜）との積層膜で形成した。
【０４９４】次いで、その上に透明導電膜を８０〜１２
０nmの厚さで形成し、パターニングすることによって画
素電極９４８を形成する（図３４（Ａ））。なお、本実
施例では、透明電極として酸化インジウム・スズ（ＩＴ
Ｏ）膜や酸化インジウムに２〜２０％の酸化亜鉛（Ｚｎ
Ｏ）を混合した透明導電膜を用いる。
【０４９５】また、画素電極９４８は、ドレイン配線９
４６と接して重ねて形成することによってトランジスタ
Ｔｒ２のドレイン領域と電気的な接続が形成される。
【０４９６】図３５に、図３４（Ａ）の工程まで終了し
た時点での、画素の上面図を示す。なお、配線の位置や
半導体層の位置を明確にするために、絶縁膜や層間絶縁
膜は省略した。図３５のＡ−Ａ’における断面図が、図
３４（Ａ）のＡ−Ａ’に示した部分に相当する。
【０４９７】図４２に、図３５のＢ−Ｂ’における断面
図を示す。トランジスタＴｒ４は、走査線９７４の一部
であるゲート電極９７５を有しており、ゲート電極９７
５はトランジスタＴｒ５のゲート電極９２０とも接続さ
れている。また、トランジスタＴｒ３の半導体層の不純
物領域９７７は、一方は信号線Ｓｉとして機能する接続
配線９４２に接続され、もう一方は、接続配線９７１に
接続されている。
【０４９８】トランジスタＴｒ１は、容量配線９７３の
一部であるゲート電極９７６を有しており、ゲート電極
９７６はトランジスタＴｒ２のゲート電極９２２とも接
続されている。また、トランジスタＴｒ１の半導体層の
不純物領域９７８は、一方は接続配線９７１に接続さ
れ、もう一方は、電源線Ｖｉとして機能する接続配線９
４７に接続されている。
【０４９９】接続配線９４７は、トランジスタＴｒ２の
不純物領域９３４ａにも接続されている。また、９７０
は保持容量であり、半導体層９７２と、ゲート絶縁膜９
０６と、容量配線９７３を有している。半導体層９７２
が有する不純物領域９７９は、接続配線９４３に接続さ
れている。
【０５００】次に、図３４（Ｂ）に示すように、画素電
極９４８に対応する位置に開口部を有する第３の層間絶
縁膜９４９を形成する。第３の層間絶縁膜９４９は絶縁
性を有していて、バンクとして機能し、隣接する画素の
有機発光層を分離する役割を有している。本実施例では
レジストを用いて第３の層間絶縁膜９４９を形成する。
【０５０１】本実施例では、第３の層間絶縁膜９４９の
厚さを１μｍ程度とし、開口部は画素電極９４８に近く
なればなるほど広くなる、所謂逆テーパー状になるよう
に形成する。これはレジストを成膜した後、開口部を形
成しようとする部分以外をマスクで覆い、ＵＶ光を照射
して露光し、露光された部分を現像液で除去することに
よって形成される。
【０５０２】本実施例のように、第３の層間絶縁膜９４
９を逆テーパー状にすることで、後の工程において有機
発光層を成膜した時に、隣り合う画素同士で有機発光層
が分断されるため、有機発光層と、第３の層間絶縁膜９
４９の熱膨張係数が異なっていても、有機発光層がひび
割れたり、剥離したりするのを抑えることができる。
【０５０３】なお、本実施例においては、第３の層間絶
縁膜としてレジストでなる膜を用いているが、場合によ
っては、ポリイミド、ポリアミド、アクリル、ＢＣＢ
（ベンゾシクロブテン）、酸化珪素膜等を用いることも
できる。第３の層間絶縁膜９４９は絶縁性を有する物質
であれば、有機物と無機物のどちらでも良い。
【０５０４】次に、有機発光層９５０を蒸着法により形
成し、更に蒸着法により陰極（ＭｇＡｇ電極）９５１お
よび保護電極９５２を形成する。このとき有機発光層９
５０及び陰極９５１を形成するに先立って画素電極９４
８に対して熱処理を施し、水分を完全に除去しておくこ
とが望ましい。なお、本実施例ではＯＬＥＤの陰極とし
てＭｇＡｇ電極を用いるが、公知の他の材料であっても
良い。
【０５０５】なお、有機発光層９５０としては、公知の
材料を用いることができる。本実施例では正孔輸送層
（Hole transporting layer）及び発光層（Emitting la
yer）でなる２層構造を有機発光層とするが、正孔注入
層、電子注入層若しくは電子輸送層のいずれかを設ける
場合もある。このように組み合わせは既に様々な例が報
告されており、そのいずれの構成を用いても構わない。
【０５０６】本実施例では正孔輸送層としてポリフェニ
レンビニレンを蒸着法により形成する。また、発光層と
しては、ポリビニルカルバゾールに１，３，４−オキサ
ジアゾール誘導体のＰＢＤを３０〜４０％分子分散させ
たものを蒸着法により形成し、緑色の発光中心としてク
マリン６を約１％添加している。
【０５０７】また、保護電極９５２でも有機発光層９５
０を水分や酸素から保護することは可能であるが、さら
に好ましくは保護膜９５３を設けると良い。本実施例で
は保護膜９５３として３００ｎｍ厚の窒化珪素膜を設け
る。この保護膜も保護電極９５２の後に大気解放しない
で連続的に形成しても構わない。
【０５０８】また、保護電極９５２は陰極９５１の劣化
を防ぐために設けられ、アルミニウムを主成分とする金
属膜が代表的である。勿論、他の材料でも良い。また、
有機発光層９５０、陰極９５１は非常に水分に弱いの
で、保護電極９５２までを大気解放しないで連続的に形
成し、外気から有機発光層を保護することが望ましい。
【０５０９】なお、有機発光層９５０の膜厚は１０〜４
００nm（典型的には６０〜１５０nm）、陰極９５１の厚
さは８０〜２００nm（典型的には１００〜１５０nm）と
すれば良い。
【０５１０】こうして図３４（Ｂ）に示すような構造の
発光装置が完成する。なお、画素電極９４８、有機発光
層９５０、陰極９５１の重なっている部分９５４がＯＬ
ＥＤに相当する。
【０５１１】ｐチャネル型ＴＦＴ９６０及びｎチャネル
型ＴＦＴ９６１は駆動回路が有するＴＦＴであり、ＣＭ
ＯＳを形成している。トランジスタＴｒ２及びトランジ
スタＴｒ４は画素部が有するＴＦＴであり、駆動回路の
ＴＦＴと画素部のＴＦＴとは同一基板上に形成すること
ができる。
【０５１２】なお、ＯＬＥＤを用いた発光装置の場合、
駆動回路の電源の電圧が５〜６Ｖ程度、最大でも１０Ｖ
程度で十分なので、ＴＦＴにおいてホットエレクトロン
による劣化があまり問題にならない。また駆動回路を高
速で動作させる必要があるので、ＴＦＴのゲート容量は
小さいほうが好ましい。よって、本実施例のように、Ｏ
ＬＥＤを用いた発光装置の駆動回路では、ＴＦＴの半導
体層が有する第２の不純物領域９２９と、第４の不純物
領域９３３ｂとが、それぞれゲート電極９１８、９１９
と重ならない構成にするのが好ましい。
【０５１３】本発明の発光装置の作製方法は、本実施例
において説明した作製方法に限定されない。本発明の発
光装置は公知の方法を用いて作成することが可能であ
る。
【０５１４】本実施例は、実施例１〜１７と自由に組み
合わせて実施することが可能である。
【０５１５】（実施例１９）本実施例では、本発明の半
導体装置の１つである発光装置の画素の構成について説
明する。図３６に本実施例の発光装置の画素の断面図を
示す。また本実施例では説明を簡便にするために、Ｔｒ
１、Ｔｒ２、Ｔｒ４は図示しなかったが、Ｔｒ３とＴｒ
５と同じ構成を用いることが可能である。
【０５１６】７５１はｎチャネル型ＴＦＴであり、図２
のＴｒ５に相当する。また、７５２はｐチャネル型ＴＦ
Ｔであり、図２のＴｒ３に相当する。ｎチャネル型ＴＦ
Ｔ７５１は、半導体膜７５３と、第１の絶縁膜７７０
と、第１の電極７５４、７５５と、第２の絶縁膜７７１
と、第２の電極７５６、７５７とを有している。そし
て、半導体膜７５３は、第１濃度の一導電型不純物領域
７５８と、第２濃度の一導電型不純物領域７５９と、チ
ャネル形成領域７６０、７６１を有している。
【０５１７】なお本実施例では、第１の絶縁膜７７０は
２つの絶縁膜７７０ａ、７７０ｂを積層した構造を有し
ているが、第１の絶縁膜７７０は単層の絶縁膜であって
も良いし、３層以上の絶縁膜を積層した構造を有してい
ても良い。
【０５１８】第１の電極７５４、７５５とチャネル形成
領域７６０、７６１は、それぞれ第１の絶縁膜７７０を
間に挟んで重なっている。また、第２の電極７５６、７
５７と、チャネル形成領域７６０、７６１とは、それぞ
れ第２の絶縁膜７７１を間に挟んで重なっている。
【０５１９】ｐチャネル型ＴＦＴ７５２は、半導体膜７
８０と、第１の絶縁膜７７０と、第１の電極７８２と、
第２の絶縁膜７７１と、第２の電極７８１とを有してい
る。そして、半導体膜７８０は、第３濃度の一導電型不
純物領域７８３と、チャネル形成領域７８４を有してい
る。
【０５２０】第１の電極７８２とチャネル形成領域７８
４とは、それぞれ第１の絶縁膜７７０を間に挟んで重な
っている。第２の電極７８１とチャネル形成領域７８４
とは、それぞれ第２の絶縁膜７７１を間に挟んで重なっ
ている。
【０５２１】そして本実施例では、図示してはいないが
第１の電極７５４、７５５と、第２の電極７５６、７５
７とは電気的に接続されている。また、第１の電極７８
２と第２の電極７８１とは電気的に接続されている。な
お、本発明はこの構成に限定されず、第１の電極７５
４、７５５と、第２の電極７５６、７５７とが電気的に
切り離されており、第１の電極７５４、７５５に一定の
電圧が印加されていても良い。また第１の電極７８２と
第２の電極７８１とが電気的に切り離され、第１の電極
７８２に一定に電圧が印加されていても良い。
【０５２２】第１の電極に一定の電圧を印加すること
で、電極が１つの場合に比べて閾値のばらつきを抑える
ことができ、なおかつオフ電流を抑えることができる。
また、第１の電極と第２の電極に同じ電圧を印加するこ
とで、実質的に半導体膜の膜厚を薄くしたのと同じよう
に空乏層が早く広がるので、サブスレッショルド係数を
小さくすることができ、さらに電界効果移動度を向上さ
せることができる。したがって、電極が１つの場合に比
べてオン電流を大きくすることができる。よって、この
構造のＴＦＴを駆動回路に使用することにより、駆動電
圧を低下させることができる。また、オン電流を大きく
することができるので、ＴＦＴのサイズ（特にチャネル
幅）を小さくすることができる。そのため集積密度を向
上させることができる。
【０５２３】なお、本実施例は実施例１〜実施例１７の
いずれか一と組み合わせて実施することが可能である。
【０５２４】（実施例２０）本実施例では、本発明の半
導体装置の１つである発光装置の画素の構成について説
明する。図３７に本実施例の発光装置の画素の断面図を
示す。また本実施例では説明を簡便にするために、Ｔｒ
１、Ｔｒ２、Ｔｒ４は図示しなかったが、Ｔｒ３とＴｒ
５と同じ構成を用いることが可能である。
【０５２５】図３７において、３１１は基板、３１２は
下地となる絶縁膜（以下、下地膜という）である。基板
３１１としては透光性基板、代表的にはガラス基板、石
英基板、ガラスセラミックス基板、又は結晶化ガラス基
板を用いることができる。但し、作製プロセス中の最高
処理温度に耐えるものでなくてはならない。
【０５２６】８２０１はＴｒ５、８２０２はＴｒ３であ
り、それぞれｎチャネル型ＴＦＴ、ｐチャネル型ＴＦＴ
で形成されている。有機発光層の発光方向が基板の下面
（ＴＦＴ及び有機発光層が設けられていない面）の場
合、上記構成であることが好ましい。しかしＴｒ３とＴ
ｒ５は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴで
も、どちらでも構わない。
【０５２７】Ｔｒ５ ８２０１は、ソース領域３１３、
ドレイン領域３１４、ＬＤＤ領域３１５a〜３１５d、分
離領域３１６及びチャネル形成領域３１７a、３１７bを
含む活性層と、ゲート絶縁膜３１８と、ゲート電極３１
９a、３１９bと、第１層間絶縁膜３２０と、信号線３２
１と、接続配線３２２とを有している。なお、ゲート絶
縁膜３１８又は第１層間絶縁膜３２０は基板上の全ＴＦ
Ｔに共通であっても良いし、回路又は素子に応じて異な
らせても良い。
【０５２８】また、図３７に示すＴｒ５ ８２０１はゲ
ート電極３１７a、３１７bが電気的に接続されており、
いわゆるダブルゲート構造となっている。勿論、ダブル
ゲート構造だけでなく、トリプルゲート構造などいわゆ
るマルチゲート構造（直列に接続された二つ以上のチャ
ネル形成領域を有する活性層を含む構造）であっても良
い。
【０５２９】マルチゲート構造はオフ電流を低減する上
で極めて有効であり、Ｔｒ５のオフ電流を十分に低くす
れば、それだけＴｒ３ ８２０２のゲート電極に接続さ
れた保持容量が必要とする最低限の容量を抑えることが
できる。即ち、保持容量の面積を小さくすることができ
るので、マルチゲート構造とすることは発光素子の有効
発光面積を広げる上でも有効である。
【０５３０】さらに、Ｔｒ５ ８２０１においては、Ｌ
ＤＤ領域３１５a〜３１５dは、ゲート絶縁膜３１８を介
してゲート電極３１９a、３１９bと重ならないように設
ける。このような構造はオフ電流を低減する上で非常に
効果的である。また、ＬＤＤ領域３１５a〜３１５dの長
さ（幅）は０．５〜３．５μｍ、代表的には２．０〜
２．５μｍとすれば良い。なお、二つ以上のゲート電極
を有するマルチゲート構造の場合、チャネル形成領域の
間に設けられた分離領域３１６（ソース領域又はドレイ
ン領域と同一の濃度で同一の不純物元素が添加された領
域）がオフ電流の低減に効果的である。
【０５３１】次に、Ｔｒ３ ８２０２は、ソース領域３
２６、ドレイン領域３２７及びチャネル形成領域３２９
を含む活性層と、ゲート絶縁膜３１８と、ゲート電極３
３０と、第１層間絶縁膜３２０と、接続配線３３１並び
に接続配線３３２で形成されている。本実施例において
Ｔｒ３ ８２０２はｐチャネル型ＴＦＴである。
【０５３２】なお、ゲート電極３３０はシングルゲート
構造となっているが、マルチゲート構造であっても良
い。
【０５３３】以上は画素内に設けられたＴＦＴの構造に
ついて説明したが、このとき同時に駆動回路も形成され
る。図３７には駆動回路を形成する基本単位となるＣＭ
ＯＳ回路が図示されている。
【０５３４】図３７においては極力動作速度を落とさな
いようにしつつホットキャリア注入を低減させる構造を
有するＴＦＴをＣＭＯＳ回路のｎチャネル型ＴＦＴ８２
０４として用いる。なお、ここでいう駆動回路として
は、ソース信号線駆動回路、ゲート信号線駆動回路を指
す。勿論、他の論理回路（レベルシフタ、Ａ／Ｄコンバ
ータ、信号分割回路等）を形成することも可能である。
【０５３５】ＣＭＯＳ回路のｎチャネル型ＴＦＴ８２０
４の活性層は、ソース領域３３５、ドレイン領域３３
６、ＬＤＤ領域３３７及びチャネル形成領域３３８を含
み、ＬＤＤ領域３３７はゲート絶縁膜３１８を介してゲ
ート電極３３９と重なっている。
【０５３６】ドレイン領域３３６側のみにＬＤＤ領域３
３７を形成しているのは、動作速度を落とさないための
配慮である。また、このｎチャネル型ＴＦＴ８２０４は
オフ電流値をあまり気にする必要はなく、それよりも動
作速度を重視した方が良い。従って、ＬＤＤ領域３３７
は完全にゲート電極に重ねてしまい、極力抵抗成分を少
なくすることが望ましい。即ち、いわゆるオフセットは
なくした方がよい。
【０５３７】また、ＣＭＯＳ回路のｐチャネル型ＴＦＴ
８２０５は、ホットキャリア注入による劣化が殆ど気に
ならないので、特にＬＤＤ領域を設けなくても良い。従
って活性層はソース領域３４０、ドレイン領域３４１及
びチャネル形成領域３４２を含み、その上にはゲート絶
縁膜３１８とゲート電極３４３が設けられる。勿論、ｎ
チャネル型ＴＦＴ８２０４と同様にＬＤＤ領域を設け、
ホットキャリア対策を講じることも可能である。
【０５３８】なお３６１〜３６５はチャネル形成領域３
４２、３３８、３１７ａ、３１７ｂ、３２９を形成する
ためのマスクである。
【０５３９】また、ｎチャネル型ＴＦＴ８２０４及びｐ
チャネル型ＴＦＴ８２０５はそれぞれソース領域上に第
１層間絶縁膜３２０を間に介して、接続配線３４４、３
４５を有している。また、接続配線３４６によってｎチ
ャネル型ＴＦＴ８２０４とｐチャネル型ＴＦＴ８２０５
とのドレイン領域は互いに電気的に接続される。
【０５４０】なお本実施例の構成は、実施例１〜１７と
自由に組み合わせて実施することが可能である。
【０５４１】（実施例２１）本実施例では、陰極を画素
電極として用いた画素の構成について説明する。
【０５４２】本実施例の画素の断面図を図３８に示す。
図３８において、基板３５０１上に設けられたＴｒ５
３５０２は公知の方法を用いて作製される。本実施例で
はダブルゲート構造としている。なお、本実施例ではダ
ブルゲート構造としているが、シングルゲート構造でも
構わないし、トリプルゲート構造やそれ以上のゲート電
極を持つマルチゲート構造でも構わない。また本実施例
では説明を簡便にするために、Ｔｒ１、Ｔｒ２、Ｔｒ４
は図示しなかったが、Ｔｒ５とＴｒ３と同じ構成を用い
ることが可能である。
【０５４３】また、Ｔｒ３ ３５０３はｎチャネル型Ｔ
ＦＴであり、公知の方法を用いて作製される。また、３
８で示される配線は、Ｔｒ５ ３５０２のゲート電極３
９aと３９bを電気的に接続する走査線である。
【０５４４】本実施例ではＴｒ３ ３５０３をシングル
ゲート構造で図示しているが、複数のＴＦＴを直列につ
なげたマルチゲート構造としても良い。さらに、複数の
ＴＦＴを並列につなげて実質的にチャネル形成領域を複
数に分割し、熱の放射を高い効率で行えるようにした構
造としても良い。このような構造は熱による劣化対策と
して有効である。
【０５４５】Ｔｒ５ ３５０２及びＴｒ３ ３５０３の
上には第１層間絶縁膜４１が設けられ、その上に樹脂絶
縁膜でなる第２層間絶縁膜４２が形成される。第２層間
絶縁膜４２を用いてＴＦＴによる段差を平坦化すること
は非常に重要である。後に形成される有機発光層は非常
に薄いため、段差が存在することによって発光不良を起
こす場合がある。従って、有機発光層をできるだけ平坦
面に形成しうるように画素電極を形成する前に平坦化し
ておくことが望ましい。
【０５４６】また、４３は反射性の高い導電膜でなる画
素電極（発光素子の陰極）であり、Ｔｒ３ ３５０３の
ドレイン領域に電気的に接続される。画素電極４３とし
てはアルミニウム合金膜、銅合金膜または銀合金膜など
低抵抗な導電膜またはそれらの積層膜を用いることが好
ましい。勿論、他の導電膜との積層構造としても良い。
【０５４７】また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク４４a、４４bにより形成された溝（画素に相
当する）の中に発光層４５が形成される。なお、ここで
は一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）の各色に対応した発光層を作り分けても良い。
発光層とする有機有機発光材料としてはπ共役ポリマー
系材料を用いる。代表的なポリマー系材料としては、ポ
リパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカ
ルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げ
られる。
【０５４８】なお、ＰＰＶ系有機発光材料としては様々
な型のものがあるが、例えば「H. Shenk,H.Becker,O.Ge
lsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers
forLight Emitting Diodes”,Euro Display,Proceeding
s,1999,p.33-37」や特開平１０−９２５７６号公報に記
載されたような材料を用いれば良い。
【０５４９】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０５５０】但し、以上の例は発光層として用いること
のできる有機発光材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせて有機発光層（発光及びそのた
めのキャリアの移動を行わせるための層）を形成すれば
良い。
【０５５１】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機発光材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機発光材料や無機材料は公知の材料を用いること
ができる。
【０５５２】本実施例では発光層４５の上にＰＥＤＯＴ
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造の有機発光層とし
ている。そして、正孔注入層４６の上には透明導電膜で
なる陽極４７が設けられる。本実施例の場合、発光層４
５で生成された光は上面側に向かって（ＴＦＴの上方に
向かって）放射されるため、陽極は透光性でなければな
らない。透明導電膜としては酸化インジウムと酸化スズ
との化合物や酸化インジウムと酸化亜鉛との化合物を用
いることができるが、耐熱性の低い発光層や正孔注入層
を形成した後で形成するため、可能な限り低温で成膜で
きるものが好ましい。
【０５５３】陽極４７まで形成された時点で発光素子３
５０５が完成する。なお、ここでいう発光素子３５０５
は、画素電極（陰極）４３、発光層４５、正孔注入層４
６及び陽極４７で形成されている。画素電極４３は画素
の面積にほぼ一致するため、画素全体が発光素子として
機能する。従って、発光の利用効率が非常に高く、明る
い画像表示が可能となる。
【０５５４】ところで、本実施例では、陽極４７の上に
さらに第２パッシベーション膜４８を設けている。第２
パッシベーション膜４８としては窒化珪素膜または窒化
酸化珪素膜が好ましい。この目的は、外部と発光素子と
を遮断することであり、有機発光材料の酸化による劣化
を防ぐ意味と、有機発光材料からの脱ガスを抑える意味
との両方を併せ持つ。これにより発光装置の信頼性が高
められる。
【０５５５】以上のように本発明の発光装置は図３８の
ような構造の画素からなる画素部を有し、オフ電流値の
十分に低いＴｒ５と、ホットキャリア注入に強いＴｒ３
とを有する。従って、高い信頼性を有し、且つ、良好な
画像表示が可能な発光装置が得られる。
【０５５６】なお、本実施例の構成は、実施例１〜１７
構成と自由に組み合わせて実施することが可能である。
【０５５７】（実施例２２）本実施例では、図２に示し
た画素を有する発光装置の構造について、図３９を用い
て説明する。
【０５５８】図３９は、トランジスタが形成された素子
基板をシーリング材によって封止することによって形成
された発光装置の上面図であり、図３９（Ｂ）は、図３
９（Ａ）のＡ−Ａ’における断面図、図３９（Ｃ）は図
３９（Ａ）のＢ−Ｂ’における断面図である。
【０５５９】基板４００１上に設けられた画素部４００
２と、信号線駆動回路４００３と、第１及び第２の走査
線駆動回路４００４ａ、ｂとを囲むようにして、シール
材４００９が設けられている。また画素部４００２と、
信号線駆動回路４００３と、第１及び第２の走査線駆動
回路４００４ａ、ｂとの上にシーリング材４００８が設
けられている。よって画素部４００２と、信号線駆動回
路４００３と、第１及び第２の走査線駆動回路４００４
ａ、ｂとは、基板４００１とシール材４００９とシーリ
ング材４００８とによって、充填材４２１０で密封され
ている。
【０５６０】また基板４００１上に設けられた画素部４
００２と、信号線駆動回路４００３と、第１及び第２の
走査線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有
している。図３９（Ｂ）では代表的に、下地膜４０１０
上に形成された、信号線駆動回路４００３に含まれる駆
動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャ
ネル型ＴＦＴを図示する）４２０１及び画素部４００２
に含まれるトランジスタＴｒ３ ４２０２を図示した。
【０５６１】本実施例では、駆動ＴＦＴ４２０１には公
知の方法で作製されたｐチャネル型ＴＦＴまたはｎチャ
ネル型ＴＦＴが用いられ、トランジスタＴｒ３ ４２０
２には公知の方法で作製されたｐチャネル型ＴＦＴが用
いられる。
【０５６２】駆動ＴＦＴ４２０１及びトランジスタＴｒ
３ ４２０２上には層間絶縁膜（平坦化膜）４３０１が
形成され、その上にトランジスタＴｒ３ ４２０２のド
レインと電気的に接続する画素電極（陽極）４２０３が
形成される。画素電極４２０３としては仕事関数の大き
い透明導電膜が用いられる。透明導電膜としては、酸化
インジウムと酸化スズとの化合物、酸化インジウムと酸
化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化イン
ジウムを用いることができる。また、前記透明導電膜に
ガリウムを添加したものを用いても良い。
【０５６３】そして、画素電極４２０３の上には絶縁膜
４３０２が形成され、絶縁膜４３０２は画素電極４２０
３の上に開口部が形成されている。この開口部におい
て、画素電極４２０３の上には有機発光層４２０４が形
成される。有機発光層４２０４は公知の有機発光材料ま
たは無機発光材料を用いることができる。また、有機発
光材料には低分子系（モノマー系）材料と高分子系（ポ
リマー系）材料があるがどちらを用いても良い。
【０５６４】有機発光層４２０４の形成方法は公知の蒸
着技術もしくは塗布法技術を用いれば良い。また、有機
発光層の構造は正孔注入層、正孔輸送層、発光層、電子
輸送層または電子注入層を自由に組み合わせて積層構造
または単層構造とすれば良い。
【０５６５】有機発光層４２０４の上には遮光性を有す
る導電膜（代表的にはアルミニウム、銅もしくは銀を主
成分とする導電膜またはそれらと他の導電膜との積層
膜）からなる陰極４２０５が形成される。また、陰極４
２０５と有機発光層４２０４の界面に存在する水分や酸
素は極力排除しておくことが望ましい。従って、有機発
光層４２０４を窒素または希ガス雰囲気で形成し、酸素
や水分に触れさせないまま陰極４２０５を形成するとい
った工夫が必要である。本実施例ではマルチチャンバー
方式（クラスターツール方式）の成膜装置を用いること
で上述のような成膜を可能とする。そして陰極４２０５
は所定の電圧が与えられている。
【０５６６】以上のようにして、画素電極（陽極）４２
０３、有機発光層４２０４及び陰極４２０５からなる発
光素子４３０３が形成される。そして発光素子４３０３
を覆うように、絶縁膜４３０２上に保護膜４２０９が形
成されている。保護膜４２０９は、発光素子４３０３に
酸素や水分等が入り込むのを防ぐのに効果的である。
【０５６７】４００５ａは電源線に接続された引き回し
配線であり、トランジスタＴｒ３４２０２のソースに電
気的に接続されている。引き回し配線４００５ａはシー
ル材４００９と基板４００１との間を通り、異方導電性
フィルム４３００を介してＦＰＣ４００６が有するＦＰ
Ｃ用配線４３０１に電気的に接続される。
【０５６８】シーリング材４００８としては、ガラス
材、金属材（代表的にはステンレス材）、セラミックス
材、プラスチック材（プラスチックフィルムも含む）を
用いることができる。プラスチック材としては、ＦＲＰ
（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌ
ａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、マイラーフィルム、ポリエステルフィルムま
たはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。
【０５６９】但し、発光素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。
【０５７０】また、充填材４２１０としては窒素やアル
ゴンなどの不活性な気体の他に、紫外線硬化樹脂または
熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルク
ロライド）、アクリル、ポリイミド、エポキシ樹脂、シ
リコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥ
ＶＡ（エチレンビニルアセテート）を用いることができ
る。本実施例では充填材として窒素を用いた。
【０５７１】また充填材４２１０を吸湿性物質（好まし
くは酸化バリウム）もしくは酸素を吸着しうる物質にさ
らしておくために、シーリング材４００８の基板４００
１側の面に凹部４００７を設けて吸湿性物質または酸素
を吸着しうる物質４２０７を配置する。そして、吸湿性
物質または酸素を吸着しうる物質４２０７が飛び散らな
いように、凹部カバー材４２０８によって吸湿性物質ま
たは酸素を吸着しうる物質４２０７は凹部４００７に保
持されている。なお凹部カバー材４２０８は目の細かい
メッシュ状になっており、空気や水分は通し、吸湿性物
質または酸素を吸着しうる物質４２０７は通さない構成
になっている。吸湿性物質または酸素を吸着しうる物質
４２０７を設けることで、発光素子４３０３の劣化を抑
制できる。
【０５７２】図３９（Ｃ）に示すように、画素電極４２
０３が形成されると同時に、引き回し配線４００５ａ上
に接するように導電性膜４２０３ａが形成される。
【０５７３】また、異方導電性フィルム４３００は導電
性フィラー４３００ａを有している。基板４００１とＦ
ＰＣ４００６とを熱圧着することで、基板４００１上の
導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線
４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
【０５７４】本実施例の構成は、実施例１〜実施例２１
に示した構成と自由に組み合わせて実施することが可能
である。
【０５７５】（実施例２３）発光素子を用いた発光装置
は自発光型であるため、液晶ディスプレイに比べ、明る
い場所での視認性に優れ、視野角が広い。従って、様々
な電子機器の表示部に用いることができる。
【０５７６】本発明の発光装置を用いた電子機器とし
て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス
プレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、オーディ
オコンポ等）、ノート型パーソナルコンピュータ、ゲー
ム機器、携帯情報端末（モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等）、記録媒体を備
えた画像再生装置（具体的にはDigital Versatile Disc
（ＤＶＤ）等の記録媒体を再生し、その画像を表示しう
るディスプレイを備えた装置）などが挙げられる。特
に、斜め方向から画面を見る機会が多い携帯情報端末
は、視野角の広さが重要視されるため、発光装置を用い
ることが望ましい。それら電子機器の具体例を図４０に
示す。
【０５７７】図４０（Ａ）は発光素子表示装置であり、
筐体２００１、支持台２００２、表示部２００３、スピ
ーカー部２００４、ビデオ入力端子２００５等を含む。
本発明の発光装置は表示部２００３に用いることができ
る。発光装置は自発光型であるためバックライトが必要
なく、液晶ディスプレイよりも薄い表示部とすることが
できる。なお、発光素子表示装置は、パソコン用、ＴＶ
放送受信用、広告表示用などの全ての情報表示用表示装
置が含まれる。
【０５７８】図４０（Ｂ）はデジタルスチルカメラであ
り、本体２１０１、表示部２１０２、受像部２１０３、
操作キー２１０４、外部接続ポート２１０５、シャッタ
ー２１０６等を含む。本発明の発光装置を表示部２１０
２に用いることで、本発明のデジタルスチルカメラが完
成する。
【０５７９】図４０（Ｃ）はノート型パーソナルコンピ
ュータであり、本体２２０１、筐体２２０２、表示部２
２０３、キーボード２２０４、外部接続ポート２２０
５、ポインティングマウス２２０６等を含む。本発明の
発光装置を表示部２２０３に用いることで、本発明のノ
ート型パーソナルコンピュータが完成する。
【０５８０】図４０（Ｄ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明の発光装置を表示部２３０２に用いること
で、本発明のモバイルコンピュータが完成する。
【０５８１】図４０（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体２４０１、筐体２４０２、表示部Ａ２４０３、表示部
Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０
５、操作キー２４０６、スピーカー部２４０７等を含
む。表示部Ａ２４０３は主として画像情報を表示し、表
示部Ｂ２４０４は主として文字情報を表示する。なお、
記録媒体を備えた画像再生装置には家庭用ゲーム機器な
ども含まれる。本発明の発光装置を表示部Ａ、Ｂ２４０
３、２４０４に用いることで、本発明の画像再生装置が
完成する。
【０５８２】図４０（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２５０
１、表示部２５０２、アーム部２５０３を含む。本発明
の発光装置を表示部２５０２に用いることで、本発明の
ゴーグル型ディスプレイが完成する。
【０５８３】図４０（Ｇ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９、接眼部２６１０等を含む。本発明の発光装
置を表示部２６０２に用いることで、本発明のビデオカ
メラが完成する。
【０５８４】ここで図４０（Ｈ）は携帯電話であり、本
体２７０１、筐体２７０２、表示部２７０３、音声入力
部２７０４、音声出力部２７０５、操作キー２７０６、
外部接続ポート２７０７、アンテナ２７０８等を含む。
なお、表示部２７０３は黒色の背景に白色の文字を表示
することで携帯電話の消費電流を抑えることができる。
本発明の発光装置を表示部２７０３に用いることで、本
発明の携帯電話が完成する。
【０５８５】なお、将来的に有機発光材料の発光輝度が
高くなれば、出力した画像情報を含む光をレンズ等で拡
大投影してフロント型若しくはリア型のプロジェクター
に用いることも可能となる。
【０５８６】また、上記電子機器はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。有機発光材料の応
答速度は非常に高いため、発光装置は動画表示に好まし
い。
【０５８７】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。
【０５８８】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例１〜２２に示し
たいずれの構成の発光装置を用いても良い。
【０５８９】
【発明の効果】本発明は上述した構成によって、発光素
子に供給される電流を制御するためのＴＦＴの特性が、
画素毎にばらついていても、図４１に示した一般的な発
光装置に比べて画素間で発光素子の輝度にばらつきが生
じるのを防ぐことができる。また、図４１に示した電圧
入力型の画素のＴＦＴ５１を線形領域で動作させたとき
に比べて、発光素子の劣化による輝度の低下を抑えるこ
とができる。また、有機発光層の温度が外気温や発光パ
ネル自身が発する熱等に左右されても、発光素子の輝度
が変化するのを抑えることができ、また温度の上昇に伴
って消費電流が大きくなるのを防ぐことができる。
【０５９０】また、発光素子に一定期間ごとに逆方向バ
イアスの駆動電圧を印加する駆動方法（交流駆動）を用
いることで、発光素子の電流―電圧特性の劣化が改善さ
れ、発光素子の寿命を従来の駆動方式に比べてより長く
することが可能になる。
【図面の簡単な説明】
【図１】 本発明の発光装置のブロック図。
【図２】 本発明の発光装置の画素回路図。
【図３】 駆動における画素の概略図。
【図４】 走査線及び電源線に印加される電圧のタイ
ミングチャート。
【図５】 走査線及び電源線に印加される電圧のタイ
ミングチャート。
【図６】 走査線及び電源線に印加される電圧のタイ
ミングチャート。
【図７】 走査線及び電源線に印加される電圧のタイ
ミングチャート。
【図８】 走査線及び電源線に印加される電圧のタイ
ミングチャート。
【図９】 本発明の信号線駆動回路のブロック図。
【図１０】 電流設定回路及び切り替え回路の回路図。
【図１１】 走査線駆動回路のブロック図。
【図１２】 本発明の信号線駆動回路のブロック図。
【図１３】 電流設定回路及び切り替え回路の回路図。
【図１４】 本発明の発光装置の画素回路図。
【図１５】 駆動における画素の概略図。
【図１６】 本発明の発光装置の画素回路図。
【図１７】 駆動における画素の概略図。
【図１８】 本発明の発光装置の画素回路図。
【図１９】 駆動における画素の概略図。
【図２０】 本発明の発光装置の画素回路図。
【図２１】 駆動における画素の概略図。
【図２２】 本発明の発光装置の画素回路図。
【図２３】 駆動における画素の概略図。
【図２４】 本発明の発光装置の画素回路図。
【図２５】 駆動における画素の概略図。
【図２６】 本発明の発光装置の画素回路図。
【図２７】 駆動における画素の概略図。
【図２８】 本発明の発光装置の画素回路図。
【図２９】 駆動における画素の概略図。
【図３０】 本発明の発光装置の画素回路図。
【図３１】 駆動における画素の概略図。
【図３２】 本発明の発光装置の作製方法を示す図。
【図３３】 本発明の発光装置の作製方法を示す図。
【図３４】 本発明の発光装置の作製方法を示す図。
【図３５】 本発明の発光装置の画素の上面図。
【図３６】 本発明の発光装置の画素の断面図。
【図３７】 本発明の発光装置の画素の断面図。
【図３８】 本発明の発光装置の画素の断面図。
【図３９】 本発明の発光装置の外観図及び断面図。
【図４０】 本発明の発光装置を用いた電子機器の図。
【図４１】 一般的な画素の回路図。
【図４２】 本発明の発光装置の作製方法を示す図。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年９月３０日（２００２．９．３
０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 発光装置及び電子機器
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 3K007 AB11 AB14 AB17 BA06 DB03 GA02 GA04 5C080 AA06 AA08 AA18 BB05 CC03 DD05 DD06 DD26 DD29 EE29 FF11 GG12 HH09 JJ02 JJ03 JJ04 JJ06 KK02 KK07 KK43

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】発光素子が備えられた複数の画素と、信号
    線駆動回路とを有する発光装置であって、 前記信号線駆動回路は、入力されたビデオ信号の電圧に
    応じた大きさの電流を生成する手段と、前記生成された
    電流の前記画素への供給もしくは一定の電圧の前記画素
    への供給を選択する手段とを有し、 前記画素は、前記供給された電流を電圧に変換し、なお
    かつ前記変換された電圧に応じた大きさの第１の電流を
    前記発光素子に供給する第１の手段と、前記変換された
    電圧に応じた大きさの第２の電流を前記発光素子に供給
    する第２の手段とを有し、 前記一定の電圧が前記画素に供給されたときに、前記第
    ２の手段によって逆方向バイアスの電圧が前記発光素子
    に印加されることを特徴とする発光装置。
  2. 【請求項２】複数の画素と、信号線駆動回路とを有する
    発光装置であって、 前記複数の画素は、第１のトランジスタと、第２のトラ
    ンジスタと、第３のトランジスタと、第４のトランジス
    タと、発光素子と、電源線と、信号線と、前記電源線と
    前記発光素子の対向電極との間の電圧を制御する電源と
    を有し、 前記信号線駆動回路は、入力されたビデオ信号の電圧に
    応じた大きさの電流を生成する第１の手段と、前記生成
    された電流の前記信号線への供給もしくは一定の電圧の
    前記信号線への供給を選択する第２の手段とを有し、 前記第３のトランジスタのゲートと前記第４のトランジ
    スタのゲートとは互いに接続されており、 前記第３のトランジスタの第１の端子と第２の端子は、
    一方は前記信号線に、もう一方は前記第１のトランジス
    タの第２の端子に接続されており、 前記第４のトランジスタの第１の端子と第２の端子は、
    一方は前記第１のトランジスタの第２の端子に、もう一
    方は前記第１のトランジスタのゲートに接続されてお
    り、 前記第１のトランジスタの第１の端子は前記電源線に、
    第２の端子は前記第２のトランジスタの第１の端子に接
    続されており、 前記第２のトランジスタの第２の端子は、前記発光素子
    が有する画素電極に接続されており、 前記一定の電圧は、前記第１のトランジスタをオンにす
    るような大きさであり、 前記一定の電圧によって前記第２のトランジスタがオン
    になると、前記電源によって前記発光素子に逆方向バイ
    アスの電圧が印加されることを特徴とする発光装置。
  3. 【請求項３】複数の画素と、信号線駆動回路とを有する
    発光装置であって、 前記複数の画素は、第１のトランジスタと、第２のトラ
    ンジスタと、第３のトランジスタと、第４のトランジス
    タと、発光素子と、電源線と、信号線と、前記電源線と
    前記発光素子の対向電極との間の電圧を制御する電源と
    を有し、 前記信号線駆動回路は、入力されたビデオ信号の電圧に
    応じた大きさの電流を生成する第１の手段と、前記生成
    された電流の前記信号線への供給もしくは一定の電圧の
    前記信号線への供給を選択する第２の手段とを有し、 前記第３及び第４のトランジスタのゲートは、互いに接
    続されており、 前記第３のトランジスタの第１の端子と第２の端子は、
    一方は前記信号線に、もう一方は前記第１のトランジス
    タのゲートに接続されており、 前記第４のトランジスタの第１の端子と第２の端子は、
    一方は前記信号線に、もう一方は前記第１のトランジス
    タの第２の端子に接続されており、 前記第１のトランジスタの第１の端子は前記電源線に接
    続されており、 前記第２のトランジスタの第１の端子と第２の端子は、
    前記第１のトランジスタの第２の端子と、前記発光素子
    が有する画素電極にそれぞれ接続されており、 前記一定の電圧は、前記第１のトランジスタをオンにす
    るような大きさであり、 前記一定の電圧によって前記第２のトランジスタがオン
    になると、前記電源によって前記発光素子に逆方向バイ
    アスの電圧が印加されることを特徴とする発光装置。
  4. 【請求項４】請求項２または請求項３において、前記第
    ３のトランジスタと前記第４のトランジスタは極性が同
    じであることを特徴とする発光装置。
  5. 【請求項５】複数の画素と、信号線駆動回路とを有する
    発光装置であって、 前記複数の画素は、第１のトランジスタと、第２のトラ
    ンジスタと、第３のトランジスタと、第４のトランジス
    タと、第５のトランジスタと、発光素子と、電源線と、
    信号線と、前記電源線と前記発光素子の対向電極との間
    の電圧を制御する電源とを有し、 前記信号線駆動回路は、入力されたビデオ信号の電圧に
    応じた大きさの電流を生成する第１の手段と、前記生成
    された電流の前記信号線への供給もしくは一定の電圧の
    前記信号線への供給を選択する第２の手段とを有し、 前記第４のトランジスタの第１の端子と第２の端子は、
    一方は前記信号線に、もう一方は前記第１のトランジス
    タの第２の端子に接続されており、 前記第５のトランジスタの第１の端子と第２の端子は、
    一方は前記信号線に、もう一方は前記第３のトランジス
    タのゲートに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    共に第１の端子が前記電源線に接続されており、 前記第１のトランジスタのゲートは、前記第２のトラン
    ジスタのゲート及び第２の端子と接続されており、 前記第３のトランジスタの第１の端子は前記第２のトラ
    ンジスタの第２の端子に接続され、前記第２の端子は前
    記発光素子が有する画素電極に接続されており、 前記一定の電圧は、前記第２のトランジスタをオンにす
    るような大きさであり、 前記一定の電圧によって前記第２のトランジスタがオン
    になると、前記電源によって前記発光素子に逆方向バイ
    アスの電圧が印加されることを特徴とする発光装置。
  6. 【請求項６】複数の画素と、信号線駆動回路とを有する
    発光装置であって、 前記複数の画素は、第１のトランジスタと、第２のトラ
    ンジスタと、第３のトランジスタと、第４のトランジス
    タと、第５のトランジスタと、発光素子と、電源線と、
    信号線と、前記電源線と前記発光素子の対向電極との間
    の電圧を制御する電源とを有し、 前記信号線駆動回路は、入力されたビデオ信号の電圧に
    応じた大きさの電流を生成する第１の手段と、前記生成
    された電流の前記信号線への供給もしくは一定の電圧の
    前記信号線への供給を選択する第２の手段とを有し、 第１のトランジスタと、第２のトランジスタと、第３の
    トランジスタと、第４のトランジスタと、第５のトラン
    ジスタと、発光素子と、電源線と、信号線と、前記電源
    線と前記発光素子の対向電極との間の電圧を制御する電
    源とを有する発光装置であって、 前記第１のトランジスタと前記第２のトランジスタは、
    共に第１の端子が前記電源線に接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲートが互いに接続されており前記第３のトランジスタ
    の第１の端子と第２の端子は、一方は前記信号線に、も
    う一方は前記第１のトランジスタの第２の端子に接続さ
    れており、 前記第４のトランジスタの第１の端子と第２の端子は、
    一方は前記第１のトランジスタの第２の端子もしくは前
    記信号線に、もう一方は前記第１及び前記第２のトラン
    ジスタのゲートに接続されており、 前記第５のトランジスタの第１の端子と第２の端子は、
    一方は前記第１のトランジスタの第２の端子に、もう一
    方は前記第２のトランジスタの第２の端子に接続されて
    おり、 前記第２のトランジスタの第２の端子は、前記発光素子
    の画素電極に接続されおり、 前記一定の電圧は、前記第２のトランジスタをオンにす
    るような大きさであり、 前記一定の電圧によって前記第２のトランジスタがオン
    になると、前記電源によって前記発光素子に逆方向バイ
    アスの電圧が印加されることを特徴とする発光装置。
  7. 【請求項７】複数の画素と、信号線駆動回路とを有する
    発光装置であって、 前記複数の画素は、第１のトランジスタと、第２のトラ
    ンジスタと、第３のトランジスタと、第４のトランジス
    タと、第５のトランジスタと、第６のトランジスタと、
    発光素子と、電源線と、信号線と、前記電源線と前記発
    光素子の対向電極との間の電圧を制御する電源とを有
    し、 前記信号線駆動回路は、入力されたビデオ信号の電圧に
    応じた大きさの電流を生成する第１の手段と、前記生成
    された電流の前記信号線への供給もしくは一定の電圧の
    前記信号線への供給を選択する第２の手段とを有し、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲートが互いに接続されており、 前記第３のトランジスタの第１の端子と第２の端子は、
    一方は前記信号線に、もう一方は前記第１及び前記第２
    のトランジスタの第１の端子に接続されており、 前記第４のトランジスタの第１の端子と第２の端子は、
    一方は前記第１及び前記第２のトランジスタのゲートに
    接続されており、もう一方は前記電源線に接続されてお
    り、 前記第６のトランジスタの第１の端子と第２の端子は、
    一方は前記電源線に、もう一方は前記第２のトランジス
    タの第２の端子に接続されており、 前記第５のトランジスタの第１の端子と第２の端子は、
    一方は前記第１及び前記第２のトランジスタの第１の端
    子に接続されており、もう一方は前記発光素子の画素電
    極に接続されており、 前記一定の電圧は、前記第２のトランジスタをオンにす
    るような大きさであり、 前記一定の電圧によって前記第２のトランジスタがオン
    になると、前記電源によって前記発光素子に逆方向バイ
    アスの電圧が印加されることを特徴とする発光装置。
  8. 【請求項８】複数の画素と、信号線駆動回路とを有する
    発光装置であって、 前記複数の画素は、第１のトランジスタと、第２のトラ
    ンジスタと、第３のトランジスタと、第４のトランジス
    タと、第５のトランジスタと、第６のトランジスタと、
    発光素子と、電源線と、信号線と、前記電源線と前記発
    光素子の対向電極との間の電圧を制御する電源とを有
    し、 前記信号線駆動回路は、入力されたビデオ信号の電圧に
    応じた大きさの電流を生成する第１の手段と、前記生成
    された電流の前記信号線への供給もしくは一定の電圧の
    前記信号線への供給を選択する第２の手段とを有し、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲートが互いに接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    第２の端子が共に前記電源線に接続されており、 前記第３のトランジスタの第１の端子と第２の端子は、
    一方は前記信号線に、もう一方は前記第１及び前記第２
    のトランジスタの第１の端子に接続されており、 前記第４のトランジスタの第１の端子と第２の端子は、
    一方は前記第１及び前記第２のトランジスタのゲートに
    接続されており、もう一方は前記電源線に接続されてお
    り、 前記第６のトランジスタの第１の端子と第２の端子は、
    一方は前記第２のトランジスタの第１の端子に、もう一
    方は前記第１のトランジスタの第１の端子に接続されて
    おり、 前記第５のトランジスタの第１の端子と第２の端子は、
    一方は前記第１のトランジスタの第１の端子に接続され
    ており、もう一方は前記発光素子の画素電極に接続され
    ており、 前記一定の電圧は、前記第２のトランジスタをオンにす
    るような大きさであり、 前記一定の電圧によって前記第２のトランジスタがオン
    になると、前記電源によって前記発光素子に逆方向バイ
    アスの電圧が印加されることを特徴とする発光装置。
  9. 【請求項９】複数の画素と、信号線駆動回路とを有する
    発光装置であって、 前記複数の画素は、第１のトランジスタと、第２のトラ
    ンジスタと、第３のトランジスタと、第４のトランジス
    タと、第５のトランジスタと、第６のトランジスタと、
    発光素子と、電源線と、信号線と、前記電源線と前記発
    光素子の対向電極との間の電圧を制御する電源とを有
    し、 前記信号線駆動回路は、入力されたビデオ信号の電圧に
    応じた大きさの電流を生成する第１の手段と、前記生成
    された電流の前記信号線への供給もしくは一定の電圧の
    前記信号線への供給を選択する第２の手段とを有し、 前記第１のトランジスタと前記第２のトランジスタは、
    共に第１の端子が前記電源線に接続されており、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲートが互いに接続されており前記第３のトランジスタ
    の第１の端子と第２の端子は、一方は前記信号線に、も
    う一方は前記第１のトランジスタの第２の端子に接続さ
    れており、 前記第４のトランジスタの第１の端子と第２の端子は、
    一方は前記第１のトランジスタの第２の端子もしくは前
    記信号線に、もう一方は前記第１及び前記第２のトラン
    ジスタのゲートに接続されており、 前記第５のトランジスタの第１の端子と第２の端子は、
    一方は前記第６のトランジスタの第２の端子に、もう一
    方は前記第２のトランジスタの第２の端子に接続されて
    おり、 前記第６のトランジスタのゲートは、前記第１及び前記
    第２のトランジスタのゲートに接続されており、 前記第６のトランジスタの第１の端子は、前記第１のト
    ランジスタの第２の端子に接続されており、 前記第２のトランジスタの第２の端子は、前記発光素子
    の画素電極に接続されており、 前記一定の電圧は、前記第２のトランジスタをオンにす
    るような大きさであり、 前記一定の電圧によって前記第２のトランジスタがオン
    になると、前記電源によって前記発光素子に逆方向バイ
    アスの電圧が印加されることを特徴とする発光装置。
  10. 【請求項１０】複数の画素と、信号線駆動回路とを有す
    る発光装置であって、 前記複数の画素は、第１のトランジスタと、第２のトラ
    ンジスタと、第３のトランジスタと、第４のトランジス
    タと、第５のトランジスタと、発光素子と、電源線と、
    信号線と、前記電源線と前記発光素子の対向電極との間
    の電圧を制御する電源とを有し、 前記信号線駆動回路は、入力されたビデオ信号の電圧に
    応じた大きさの電流を生成する第１の手段と、前記生成
    された電流の前記信号線への供給もしくは一定の電圧の
    前記信号線への供給を選択する第２の手段とを有し、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲートが互いに接続されており前記第３のトランジスタ
    の第１の端子と第２の端子は、一方は前記信号線に、も
    う一方は前記第１のトランジスタの第２の端子に接続さ
    れており、 前記第４のトランジスタの第１の端子と第２の端子は、
    一方は前記第１のトランジスタの第２の端子もしくは前
    記信号線に、もう一方は前記第１及び前記第２のトラン
    ジスタのゲートに接続されており、 前記第５のトランジスタの第１の端子と第２の端子は、
    一方は前記第２のトランジスタの第２の端子及び前記電
    源線に、もう一方は前記第１のトランジスタの第２の端
    子に接続されており、 前記第１及び前記第２のトランジスタの第１の端子は、
    前記発光素子の画素電極に接続されており、 前記一定の電圧は、前記第２のトランジスタをオンにす
    るような大きさであり、 前記一定の電圧によって前記第２のトランジスタがオン
    になると、前記電源によって前記発光素子に逆方向バイ
    アスの電圧が印加されることを特徴とする発光装置。
  11. 【請求項１１】複数の画素と、信号線駆動回路とを有す
    る発光装置であって、 前記複数の画素は、第１のトランジスタと、第２のトラ
    ンジスタと、第３のトランジスタと、第４のトランジス
    タと、第５のトランジスタと、第６のトランジスタと、
    発光素子と、電源線と、信号線と、前記電源線と前記発
    光素子の対向電極との間の電圧を制御する電源とを有
    し、 前記信号線駆動回路は、入力されたビデオ信号の電圧に
    応じた大きさの電流を生成する第１の手段と、前記生成
    された電流の前記信号線への供給もしくは一定の電圧の
    前記信号線への供給を選択する第２の手段とを有し、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲートが互いに接続されており前記第３のトランジスタ
    の第１の端子と第２の端子は、一方は前記信号線に、も
    う一方は前記第１のトランジスタの第２の端子に接続さ
    れており、 前記第４のトランジスタの第１の端子と第２の端子は、
    一方は前記第１のトランジスタの第２の端子もしくは前
    記信号線に、もう一方は前記第１及び前記第２のトラン
    ジスタのゲートに接続されており、 前記第５のトランジスタの第１の端子と第２の端子は、
    一方は前記第２のトランジスタの第２の端子及び前記電
    源線に、もう一方は前記第６のトランジスタの第２の端
    子に接続されており、 前記第６のトランジスタの第１の端子は前記第１のトラ
    ンジスタの第２の端子に接続されており、 前記第１及び前記第２のトランジスタの第１の端子は、
    前記発光素子の画素電極に接続されており、 前記一定の電圧は、前記第２のトランジスタをオンにす
    るような大きさであり、 前記一定の電圧によって前記第２のトランジスタがオン
    になると、前記電源によって前記発光素子に逆方向バイ
    アスの電圧が印加されることを特徴とする発光装置。
  12. 【請求項１２】複数の画素と、信号線駆動回路とを有す
    る発光装置であって、 前記複数の画素は、第１のトランジスタと、第２のトラ
    ンジスタと、第３のトランジスタと、第４のトランジス
    タと、第５のトランジスタと、発光素子と、電源線と、
    信号線と、前記電源線と前記発光素子の対向電極との間
    の電圧を制御する電源とを有し、 前記信号線駆動回路は、入力されたビデオ信号の電圧に
    応じた大きさの電流を生成する第１の手段と、前記生成
    された電流の前記信号線への供給もしくは一定の電圧の
    前記信号線への供給を選択する第２の手段とを有し、 前記第１のトランジスタと前記第２のトランジスタは、
    ゲートが互いに接続されており前記第３のトランジスタ
    の第１の端子と第２の端子は、一方は前記信号線に、も
    う一方は前記第１のトランジスタの第１の端子に接続さ
    れており、 前記第４のトランジスタの第１の端子と第２の端子は、
    一方は前記第１のトランジスタの第２の端子に、もう一
    方は前記第１及び前記第２のトランジスタのゲートに接
    続されており、 前記第５のトランジスタの第１の端子と第２の端子は、
    一方は前記第１のトランジスタの第１の端子に、もう一
    方は前記第２のトランジスタの第１の端子に接続されて
    おり、 前記第１及び前記第２のトランジスタの第２の端子は前
    記電源線に接続されており、 前記第２のトランジスタの第１の端子は、前記発光素子
    の画素電極に接続されており、 前記一定の電圧は、前記第２のトランジスタをオンにす
    るような大きさであり、 前記一定の電圧によって前記第２のトランジスタがオン
    になると、前記電源によって前記発光素子に逆方向バイ
    アスの電圧が印加されることを特徴とする発光装置。
  13. 【請求項１３】請求項５乃至請求項１２において、前記
    第１のトランジスタと前記第２のトランジスタは極性が
    同じであることを特徴とする発光装置。
  14. 【請求項１４】請求項１乃至請求項９のいずれか１項に
    おいて、前記発光装置を用いることを特徴とする電子機
    器。
  15. 【請求項１５】１フレーム期間に第１の期間と第２の期
    間と第３の期間とが出現する発光装置の駆動方法であっ
    て、 前記第１、前記第２及び前記第３の期間において、前記
    発光装置が有する第１のトランジスタと第２のトランジ
    スタはゲートが互いに接続されており、前記第２のトラ
    ンジスタのゲートと第２の端子が接続されており、前記
    第２のトランジスタの第２の端子は前記発光装置が有す
    る第３のトランジスタの第１の端子に接続されており、
    前記第３のトランジスタの第２の端子は前記発光装置が
    有する発光素子の画素電極に接続されており、 前記第１の期間において、前記第１のトランジスタの第
    ２の端子と前記第３のトランジスタのゲートが接続さ
    れ、ビデオ信号の電圧によって定められた電流が前記第
    １のトランジスタの第１の端子と第２の端子の間に流
    れ、なおかつ前記第１及び前記第２のトランジスタの第
    １の端子に第１の電圧が印加され、 前記第２の期間において、前記第１のトランジスタの第
    ２の端子と前記第３のトランジスタのゲートが電気的に
    分離され、なおかつ前記第１及び前記第２のトランジス
    タの第１の端子に前記第１の電圧が印加され、 前記第３の期間において、前記第１のトランジスタの第
    ２の端子と前記第３のトランジスタのゲートが接続さ
    れ、前記第１及び第２のトランジスタのゲートに第２の
    電圧が印加されることで前記第２のトランジスタがオン
    になり、なおかつ前記第１及び第２のトランジスタの第
    １の端子に第３の電圧が印加され、 前記第１の電圧と前記第３の電圧は、前記発光素子の対
    向電極の電圧を基準として極性が逆になっており、 前記第３の期間において前記発光素子に印加される電圧
    は逆方向バイアスであることを特徴とする発光装置の駆
    動方法。
  16. 【請求項１６】１フレーム期間に第１の期間と第２の期
    間と第３の期間とが出現する発光装置の駆動方法であっ
    て、 前記第１、前記第２及び前記第３の期間において、前記
    発光装置が有する第１のトランジスタのゲートと第２の
    端子が接続されており、前記第１のトランジスタの第２
    の端子は前記発光装置が有する第２のトランジスタの第
    １の端子に接続されており、前記第２のトランジスタの
    第２の端子は前記発光装置が有する発光素子の画素電極
    に接続されており、 前記第１の期間において、ビデオ信号の電圧によって定
    められた電流が前記第１のトランジスタの第１の端子と
    第２の端子の間に流れ、なおかつ前記第１のトランジス
    タの第１の端子に第１の電圧が印加され、前記第２のト
    ランジスタはオフになっており、 前記第２の期間において、前記第１のトランジスタの第
    １の端子に前記第１の電圧が印加され、前記第２のトラ
    ンジスタはオンになっており、 前記第３の期間において、前記第１のトランジスタのゲ
    ートに第２の電圧が印加されることで前記第１のトラン
    ジスタがオンになり、なおかつ前記第１のトランジスタ
    の第１の端子に第３の電圧が印加され、前記第２のトラ
    ンジスタはオンになっており、 前記第１の電圧と前記第３の電圧は、前記発光素子の対
    向電極の電圧を基準として極性が逆になっており、 前記第３の期間において前記発光素子に印加される電圧
    は逆方向バイアスであることを特徴とする発光装置の駆
    動方法。
  17. 【請求項１７】１フレーム期間に第１の期間と第２の期
    間と第３の期間とが出現する発光装置の駆動方法であっ
    て、 前記第１、前記第２及び前記第３の期間において、前記
    発光装置が有する第１のトランジスタの第２の端子は、
    前記発光装置が有する第２のトランジスタの第１の端子
    に接続されており、前記第２のトランジスタの第２の端
    子は前記発光装置が有する発光素子の画素電極に接続さ
    れており、 前記第１の期間において、前記第１のトランジスタのゲ
    ートと第２の端子が接続されており、ビデオ信号の電圧
    によって定められた電流が前記第１のトランジスタの第
    １の端子と第２の端子の間に流れ、なおかつ前記第１の
    トランジスタの第１の端子に第１の電圧が印加され、前
    記第２のトランジスタはオフになっており、 前記第２の期間において、前記第１のトランジスタの第
    １の端子に前記第１の電圧が印加され、前記第２のトラ
    ンジスタはオンになっており、前記第１のトランジスタ
    のゲートと第２の端子が電気的に分離されており、 前記第３の期間において、前記第１のトランジスタのゲ
    ートと第２の端子が接続されており、前記第１のトラン
    ジスタのゲートに第２の電圧が印加されることで前記第
    １のトランジスタがオンになり、なおかつ前記第１のト
    ランジスタの第１の端子に第３の電圧が印加され、前記
    第２のトランジスタはオンになっており、 前記第１の電圧と前記第３の電圧は、前記発光素子の対
    向電極の電圧を基準として極性が逆になっており、 前記第３の期間において前記発光素子に印加される電圧
    は逆方向バイアスであることを特徴とする発光装置の駆
    動方法。
  18. 【請求項１８】１フレーム期間に第１の期間と第２の期
    間と第３の期間とが出現する発光装置の駆動方法であっ
    て、 前記第１、前記第２及び前記第３の期間において、前記
    発光装置が有する第１のトランジスタと第２のトランジ
    スタはゲートが互いに接続されており、前記第２のトラ
    ンジスタの第２の端子は前記発光装置が有する発光素子
    の画素電極に接続されており、 前記第１の期間において、ビデオ信号の電圧によって定
    められた電流が前記第１のトランジスタの第１の端子と
    第２の端子の間に流れ、前記第１及び前記第２のトラン
    ジスタの第１の端子に第１の電圧が印加され、なおかつ
    前記第１のトランジスタのゲートと第２の端子が接続さ
    れており、 前記第２の期間において、前記第１のトランジスタの第
    ２の端子とゲートが電気的に分離され、なおかつ前記第
    １及び前記第２のトランジスタの第１の端子に前記第１
    の電圧が印加され、 前記第３の期間において、前記第１のトランジスタのゲ
    ートと第２の端子が接続されており、前記第１及び第２
    のトランジスタのゲートに第２の電圧が印加されること
    で前記第２のトランジスタがオンになり、なおかつ前記
    第１及び第２のトランジスタの第１の端子に第３の電圧
    が印加され、 前記第１の電圧と前記第３の電圧は、前記発光素子の対
    向電極の電圧を基準として極性が逆になっており、 前記第３の期間において前記発光素子に印加される電圧
    は逆方向バイアスであることを特徴とする発光装置の駆
    動方法。
  19. 【請求項１９】１フレーム期間に第１の期間と第２の期
    間と第３の期間とが出現する発光装置の駆動方法であっ
    て、 前記第１、前記第２及び前記第３の期間において、前記
    発光装置が有する第１のトランジスタと第２のトランジ
    スタはゲートが互いに接続されており、前記第１のトラ
    ンジスタと前記第２のトランジスタの第１の端子は前記
    発光装置が有する第３のトランジスタの第２の端子に接
    続されており、前記第３のトランジスタの第１の端子は
    前記発光装置が有する発光素子の画素電極に接続されて
    おり、 前記第１の期間において、ビデオ信号の電圧によって定
    められた電流が前記第１のトランジスタの第１の端子と
    第２の端子の間に流れ、前記第１のトランジスタの第２
    の端子に第１の電圧が印加され、前記第１のトランジス
    タのゲートと第２の端子が接続されており、なおかつ前
    記第３のトランジスタがオフになり、 前記第２の期間において、前記第１のトランジスタの第
    ２の端子とゲートが電気的に分離され、前記第１及び前
    記第２のトランジスタの第２の端子に前記第１の電圧が
    印加され、なおかつ前記第３のトランジスタがオンにな
    り、 前記第３の期間において、前記第１のトランジスタのゲ
    ートと第２の端子が接続されており、前記第１及び第２
    のトランジスタのゲートに第２の電圧が印加されること
    で前記第２のトランジスタがオンになり、なおかつ前記
    第１のトランジスタの第２の端子に第３の電圧が印加さ
    れ、なおかつ前記第３のトランジスタがオンになり、 前記第１の電圧と前記第３の電圧は、前記発光素子の対
    向電極の電圧を基準として極性が逆になっており、 前記第３の期間において前記発光素子に印加される電圧
    は逆方向バイアスであることを特徴とする発光装置の駆
    動方法。
  20. 【請求項２０】１フレーム期間に第１の期間と第２の期
    間と第３の期間とが出現する発光装置の駆動方法であっ
    て、 前記第１、前記第２及び前記第３の期間において、前記
    発光装置が有する第１のトランジスタと第２のトランジ
    スタはゲートが互いに接続されており、前記第２のトラ
    ンジスタの第１の端子は前記発光装置が有する第３のト
    ランジスタの第２の端子に接続されており、前記第３の
    トランジスタの第１の端子は前記発光装置が有する発光
    素子の画素電極に接続されており、 前記第１の期間において、ビデオ信号の電圧によって定
    められた電流が前記第１のトランジスタの第１の端子と
    第２の端子の間に流れ、前記第１のトランジスタ及び第
    ２のトランジスタの第２の端子に第１の電圧が印加さ
    れ、前記第１のトランジスタのゲートと第２の端子が接
    続されており、なおかつ前記第３のトランジスタがオフ
    になり、 前記第２の期間において、前記第１のトランジスタの第
    ２の端子とゲートが電気的に分離され、前記第１及び前
    記第２のトランジスタの第２の端子に前記第１の電圧が
    印加され、なおかつ前記第３のトランジスタがオンにな
    り、 前記第３の期間において、前記第１のトランジスタのゲ
    ートと第２の端子が接続されており、前記第１及び第２
    のトランジスタのゲートに第２の電圧が印加されること
    で前記第２のトランジスタがオンになり、なおかつ前記
    第１のトランジスタ及び前記第２のトランジスタの第２
    の端子に第３の電圧が印加され、なおかつ前記第３のト
    ランジスタがオンになり、 前記第１の電圧と前記第３の電圧は、前記発光素子の対
    向電極の電圧を基準として極性が逆になっており、 前記第３の期間において前記発光素子に印加される電圧
    は逆方向バイアスであることを特徴とする発光装置の駆
    動方法。
  21. 【請求項２１】１フレーム期間に第１の期間と第２の期
    間と第３の期間とが出現する発光装置の駆動方法であっ
    て、 前記第１、前記第２及び前記第３の期間において、前記
    発光装置が有する第１のトランジスタと第２のトランジ
    スタはゲートが互いに接続されており、前記第２のトラ
    ンジスタの第２の端子は前記発光装置が有する発光素子
    の画素電極に接続されており、 前記第１の期間において、前記第１のトランジスタの第
    ２の端子とゲートが接続され、ビデオ信号の電圧によっ
    て定められた電流が前記第１のトランジスタの第１の端
    子と第２の端子の間に流れ、なおかつ前記第１及び前記
    第２のトランジスタの第１の端子に第１の電圧が印加さ
    れ、 前記第２の期間において、前記第１のトランジスタの第
    ２の端子とゲートが電気的に分離され、前記第１のトラ
    ンジスタ及び前記第２のトランジスタのゲートが、前記
    発光装置が有する第３のトランジスタのゲートと接続さ
    れ、前記第１のトランジスタの第２の端子と前記第３の
    トランジスタの第１の端子とが接続され、前記第３のト
    ランジスタの第２の端子と前記発光素子の画素電極とが
    接続され、なおかつ前記第１及び前記第２のトランジス
    タの第１の端子に前記第１の電圧が印加され、 前記第３の期間において、前記第１のトランジスタの第
    ２の端子とゲートが接続され、前記第１及び第２のトラ
    ンジスタのゲートに第２の電圧が印加されることで前記
    第２のトランジスタがオンになり、なおかつ前記第１及
    び第２のトランジスタの第１の端子に第３の電圧が印加
    され、前記第１のトランジスタの第２の端子が前記発光
    素子の画素電極と電気的に分離し、 前記第１の電圧と前記第３の電圧は、前記発光素子の対
    向電極の電圧を基準として極性が逆になっており、 前記第３の期間において前記発光素子に印加される電圧
    は逆方向バイアスであることを特徴とする発光装置の駆
    動方法。
JP2002269705A 2001-09-21 2002-09-17 発光装置及び電子機器 Expired - Fee Related JP3810725B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002269705A JP3810725B2 (ja) 2001-09-21 2002-09-17 発光装置及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001290290 2001-09-21
JP2001-290290 2001-09-21
JP2002269705A JP3810725B2 (ja) 2001-09-21 2002-09-17 発光装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002284811A Division JP4001801B2 (ja) 2001-09-21 2002-09-30 発光装置、発光装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2003216104A true JP2003216104A (ja) 2003-07-30
JP3810725B2 JP3810725B2 (ja) 2006-08-16

Family

ID=19112618

Family Applications (13)

Application Number Title Priority Date Filing Date
JP2002269705A Expired - Fee Related JP3810725B2 (ja) 2001-09-21 2002-09-17 発光装置及び電子機器
JP2002284811A Expired - Fee Related JP4001801B2 (ja) 2001-09-21 2002-09-30 発光装置、発光装置の駆動方法
JP2008243466A Expired - Fee Related JP4842308B2 (ja) 2001-09-21 2008-09-23 発光装置、発光装置の駆動方法及び電子機器
JP2011128883A Expired - Lifetime JP5448267B2 (ja) 2001-09-21 2011-06-09 発光装置
JP2013117179A Expired - Lifetime JP5723924B2 (ja) 2001-09-21 2013-06-03 発光装置
JP2014124130A Expired - Fee Related JP5809735B2 (ja) 2001-09-21 2014-06-17 半導体装置
JP2015100681A Expired - Lifetime JP5976163B2 (ja) 2001-09-21 2015-05-18 表示装置、表示モジュール及び電子機器
JP2015177351A Expired - Lifetime JP6047640B2 (ja) 2001-09-21 2015-09-09 表示装置
JP2016183720A Expired - Lifetime JP6291004B2 (ja) 2001-09-21 2016-09-21 表示装置
JP2016183719A Expired - Lifetime JP6082155B2 (ja) 2001-09-21 2016-09-21 表示装置
JP2017179718A Expired - Lifetime JP6526135B2 (ja) 2001-09-21 2017-09-20 表示装置
JP2018219990A Expired - Lifetime JP6676735B2 (ja) 2001-09-21 2018-11-26 表示装置
JP2019232505A Withdrawn JP2020057620A (ja) 2001-09-21 2019-12-24 表示装置

Family Applications After (12)

Application Number Title Priority Date Filing Date
JP2002284811A Expired - Fee Related JP4001801B2 (ja) 2001-09-21 2002-09-30 発光装置、発光装置の駆動方法
JP2008243466A Expired - Fee Related JP4842308B2 (ja) 2001-09-21 2008-09-23 発光装置、発光装置の駆動方法及び電子機器
JP2011128883A Expired - Lifetime JP5448267B2 (ja) 2001-09-21 2011-06-09 発光装置
JP2013117179A Expired - Lifetime JP5723924B2 (ja) 2001-09-21 2013-06-03 発光装置
JP2014124130A Expired - Fee Related JP5809735B2 (ja) 2001-09-21 2014-06-17 半導体装置
JP2015100681A Expired - Lifetime JP5976163B2 (ja) 2001-09-21 2015-05-18 表示装置、表示モジュール及び電子機器
JP2015177351A Expired - Lifetime JP6047640B2 (ja) 2001-09-21 2015-09-09 表示装置
JP2016183720A Expired - Lifetime JP6291004B2 (ja) 2001-09-21 2016-09-21 表示装置
JP2016183719A Expired - Lifetime JP6082155B2 (ja) 2001-09-21 2016-09-21 表示装置
JP2017179718A Expired - Lifetime JP6526135B2 (ja) 2001-09-21 2017-09-20 表示装置
JP2018219990A Expired - Lifetime JP6676735B2 (ja) 2001-09-21 2018-11-26 表示装置
JP2019232505A Withdrawn JP2020057620A (ja) 2001-09-21 2019-12-24 表示装置

Country Status (5)

Country Link
US (12) US6870192B2 (ja)
JP (13) JP3810725B2 (ja)
KR (1) KR100923507B1 (ja)
CN (2) CN101232040B (ja)
TW (1) TW571275B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005128361A (ja) * 2003-10-27 2005-05-19 Tohoku Pioneer Corp 自発光表示パネルの駆動装置および駆動方法
JP2005148388A (ja) * 2003-11-14 2005-06-09 Seiko Epson Corp 有機エレクトロルミネッセンス装置、及びその駆動方法、並びに電子機器
JP2005234486A (ja) * 2004-02-23 2005-09-02 Tohoku Pioneer Corp 自発光表示パネルの駆動装置および駆動方法
JP2006039039A (ja) * 2004-07-23 2006-02-09 Tohoku Pioneer Corp 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器
JP2006065093A (ja) * 2004-08-27 2006-03-09 Tohoku Pioneer Corp 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器
JP2006065308A (ja) * 2004-07-30 2006-03-09 Semiconductor Energy Lab Co Ltd 発光装置、及びその駆動方法
WO2006070833A1 (ja) * 2004-12-27 2006-07-06 Kyocera Corporation 画像表示装置およびその駆動方法、並びに電子機器の駆動方法
JP2006284682A (ja) * 2005-03-31 2006-10-19 Tohoku Pioneer Corp 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器
JP2006317921A (ja) * 2005-04-11 2006-11-24 Semiconductor Energy Lab Co Ltd 表示装置及びそれを用いた電子機器
US7462897B2 (en) 2005-01-31 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
WO2009011092A1 (ja) * 2007-07-19 2009-01-22 Panasonic Corporation 画像表示装置
JP2009048212A (ja) * 2003-08-29 2009-03-05 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
US8624807B2 (en) 2004-07-30 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
JPWO2013118214A1 (ja) * 2012-02-08 2015-05-11 パナソニック株式会社 情報表示装置
JP2017130466A (ja) * 2005-01-31 2017-07-27 株式会社半導体エネルギー研究所 表示装置、電子機器、及び携帯情報端末

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569849B2 (en) * 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
TWI300947B (en) * 2001-07-12 2008-09-11 Semiconductor Energy Lab Display device using electron source elements and method of driving same
JP3810725B2 (ja) 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
US6909240B2 (en) * 2002-01-18 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7042162B2 (en) 2002-02-28 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7023141B2 (en) * 2002-03-01 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and drive method thereof
US7170478B2 (en) * 2002-03-26 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of driving light-emitting device
KR100484092B1 (ko) * 2002-12-26 2005-04-18 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
TWI230914B (en) * 2003-03-12 2005-04-11 Au Optronics Corp Circuit of current driving active matrix organic light emitting diode pixel and driving method thereof
TWI253042B (en) * 2003-05-14 2006-04-11 Au Optronics Corp Driving method and pixel structure of active matrix type LCD panel
JP4484451B2 (ja) * 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置
CN1802681B (zh) * 2003-06-06 2011-07-13 株式会社半导体能源研究所 半导体装置
US8937580B2 (en) * 2003-08-08 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device and light emitting device
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
US7126566B2 (en) * 2003-11-01 2006-10-24 Wintek Corporation Driving circuit and driving method of active matrix organic electro-luminescence display
US7683860B2 (en) * 2003-12-02 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and element substrate
EP1544842B1 (en) * 2003-12-18 2018-08-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7928937B2 (en) * 2004-04-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR101066414B1 (ko) * 2004-05-19 2011-09-21 재단법인서울대학교산학협력재단 유기발광소자의 구동소자 및 구동방법과, 이를 갖는표시패널 및 표시장치
US20050258867A1 (en) * 2004-05-21 2005-11-24 Seiko Epson Corporation Electronic circuit, electro-optical device, electronic device and electronic apparatus
US7482629B2 (en) * 2004-05-21 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7245297B2 (en) 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR101246642B1 (ko) * 2004-07-23 2013-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이의 구동 방법
US8248392B2 (en) * 2004-08-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device using light emitting element and driving method of light emitting element, and lighting apparatus
US7592975B2 (en) * 2004-08-27 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US7105855B2 (en) * 2004-09-20 2006-09-12 Eastman Kodak Company Providing driving current arrangement for OLED device
CN101069226B (zh) * 2004-12-27 2010-09-29 京瓷株式会社 图像显示装置及其驱动方法
KR101142996B1 (ko) * 2004-12-31 2012-05-08 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
KR100700648B1 (ko) * 2005-01-31 2007-03-27 삼성에스디아이 주식회사 전면발광 유기전계발광표시장치
EP1729280B1 (en) * 2005-03-31 2013-10-30 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic apparatus and driving method of the display device
TWI264694B (en) * 2005-05-24 2006-10-21 Au Optronics Corp Electroluminescent display and driving method thereof
JP2006330138A (ja) * 2005-05-24 2006-12-07 Casio Comput Co Ltd 表示装置及びその表示駆動方法
KR100741973B1 (ko) * 2005-08-12 2007-07-23 삼성에스디아이 주식회사 유기 전계발광 표시장치
JP4991138B2 (ja) * 2005-10-20 2012-08-01 株式会社ジャパンディスプレイセントラル アクティブマトリックス型表示装置の駆動方法及び駆動装置
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR100682313B1 (ko) * 2005-12-13 2007-02-15 안의현 냉음극 형광램프의 전극 및 그 제조방법
EP1804229B1 (en) * 2005-12-28 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Display device and method for inspecting the same
KR101143009B1 (ko) * 2006-01-16 2012-05-08 삼성전자주식회사 표시 장치 및 그 구동 방법
US20080055200A1 (en) * 2006-09-01 2008-03-06 Dong Young Lee High voltage gate driver ic with multi-function gating
CN101427296B (zh) * 2006-09-05 2011-05-18 佳能株式会社 有机发光显示设备
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP4300490B2 (ja) * 2007-02-21 2009-07-22 ソニー株式会社 表示装置及びその駆動方法と電子機器
KR101526475B1 (ko) * 2007-06-29 2015-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
JP5056265B2 (ja) 2007-08-15 2012-10-24 ソニー株式会社 表示装置および電子機器
JP5176522B2 (ja) * 2007-12-13 2013-04-03 ソニー株式会社 自発光型表示装置およびその駆動方法
US8411075B2 (en) * 2008-09-08 2013-04-02 Palo Alto Research Center Incorporated Large area electronic sheet and pixel circuits with disordered semiconductors for sensor actuator interface
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101803720B1 (ko) * 2008-10-03 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101451584B1 (ko) * 2008-10-29 2014-10-17 엘지디스플레이 주식회사 유기발광다이오드표시장치
WO2011074392A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101888272B (zh) * 2010-06-17 2013-03-27 青岛海信宽带多媒体技术有限公司 一种无源光模块
JP2012174862A (ja) * 2011-02-21 2012-09-10 Canon Inc 半導体装置およびそれを用いた発光装置
US20120218241A1 (en) * 2011-02-24 2012-08-30 Chan-Long Shieh DRIVING METHOD FOR IMPROVING STABILITY IN MOTFTs
WO2012157186A1 (en) 2011-05-13 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2012174112A2 (en) * 2011-06-13 2012-12-20 The Trustees Of Columbia University In The City Of New York Systems and methods for an optical nanoscale array for sensing and recording of electrically excitable cells
WO2013066446A1 (en) 2011-08-01 2013-05-10 The Trustees Of Columbia University In The City Of New York Conjugates of nano-diamond and magnetic or metallic particles
KR101960971B1 (ko) * 2011-08-05 2019-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102708786B (zh) * 2011-08-25 2014-12-10 京东方科技集团股份有限公司 Amoled像素单元驱动电路和方法、像素单元以及显示装置
CN102708787A (zh) * 2011-08-25 2012-10-03 京东方科技集团股份有限公司 Amoled像素单元驱动电路和方法、像素单元以及显示装置
JP6050054B2 (ja) 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
WO2013040446A1 (en) 2011-09-16 2013-03-21 The Trustees Of Columbia University In The City Of New York High-precision ghz clock generation using spin states in diamond
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9632045B2 (en) 2011-10-19 2017-04-25 The Trustees Of Columbia University In The City Of New York Systems and methods for deterministic emitter switch microscopy
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN102708798B (zh) * 2012-04-28 2015-05-13 京东方科技集团股份有限公司 一种像素单元驱动电路、驱动方法、像素单元和显示装置
CN103022080B (zh) * 2012-12-12 2015-09-16 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
US8947122B2 (en) * 2013-01-14 2015-02-03 Cypress Semiconductor Corporation Non-volatile latch structures with small area for FPGA
AU2014293011A1 (en) 2013-07-26 2016-03-17 Race Oncology Ltd. Compositions to improve the therapeutic benefit of bisantrene
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
WO2015136580A1 (ja) * 2014-03-12 2015-09-17 パナソニック株式会社 有機ｅｌ装置、有機ｅｌ装置の設計方法及び有機ｅｌ装置の製造方法
CN104037303A (zh) * 2014-06-11 2014-09-10 常州市宏硕电子有限公司 储能型发光二极管
CN104282269B (zh) * 2014-10-17 2016-11-09 京东方科技集团股份有限公司 一种显示电路及其驱动方法和显示装置
CN104282270B (zh) 2014-10-17 2017-01-18 京东方科技集团股份有限公司 栅极驱动电路、显示电路及驱动方法和显示装置
CN104812117A (zh) * 2015-04-30 2015-07-29 成都锐奕信息技术有限公司 失真小的oled驱动电路
CN104809981A (zh) * 2015-04-30 2015-07-29 成都锐奕信息技术有限公司 Oled驱动电路
US9640108B2 (en) * 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system
US10091446B2 (en) 2015-12-23 2018-10-02 X-Celeprint Limited Active-matrix displays with common pixel control
US9930277B2 (en) 2015-12-23 2018-03-27 X-Celeprint Limited Serial row-select matrix-addressed system
JP6631273B2 (ja) * 2016-01-25 2020-01-15 株式会社リコー 画像投射装置
CN107403819B (zh) * 2016-05-20 2020-06-16 群创光电股份有限公司 显示设备
US10453826B2 (en) 2016-06-03 2019-10-22 X-Celeprint Limited Voltage-balanced serial iLED pixel and display
CN106409224A (zh) * 2016-10-28 2017-02-15 京东方科技集团股份有限公司 像素驱动电路、驱动电路、显示基板和显示装置
US10832609B2 (en) 2017-01-10 2020-11-10 X Display Company Technology Limited Digital-drive pulse-width-modulated output system
CN108932928A (zh) * 2017-05-23 2018-12-04 Tcl集团股份有限公司 一种被动式驱动量子点显示面板的驱动方法
EP3654635A4 (en) * 2017-07-14 2020-12-30 Semiconductor Energy Laboratory Co., Ltd. IMAGING DEVICE AND ELECTRONIC DEVICE
CN111290165B (zh) * 2018-12-10 2021-06-25 Tcl科技集团股份有限公司 一种光源板、背光模组及显示装置
JP2019061286A (ja) * 2019-01-11 2019-04-18 株式会社半導体エネルギー研究所 表示装置
CN110926508B (zh) * 2019-11-28 2021-11-19 北京大学深圳研究生院 一种主动驱动式光电传感器、前端电路及驱动方法
TWI721783B (zh) * 2020-02-15 2021-03-11 聚積科技股份有限公司 顯示模組
CN111864107A (zh) * 2020-07-10 2020-10-30 武汉华星光电半导体显示技术有限公司 Tft阵列基板、显示装置和tft阵列基板的制备方法
TWI815468B (zh) * 2022-05-23 2023-09-11 友達光電股份有限公司 顯示裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09138659A (ja) * 1995-08-21 1997-05-27 Motorola Inc アクティブ駆動型ｌｅｄマトリクス
JPH113048A (ja) * 1997-06-10 1999-01-06 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法
WO1999065011A2 (en) * 1998-06-12 1999-12-16 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices
JP2000268957A (ja) * 1999-03-18 2000-09-29 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置
JP2002091376A (ja) * 2000-06-27 2002-03-27 Hitachi Ltd 画像表示装置及びその駆動方法

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523189A (en) 1981-05-25 1985-06-11 Fujitsu Limited El display device
JPH0748137B2 (ja) 1987-07-07 1995-05-24 シャープ株式会社 薄膜ｅｌ表示装置の駆動方法
EP0391655B1 (en) 1989-04-04 1995-06-14 Sharp Kabushiki Kaisha A drive device for driving a matrix-type LCD apparatus
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JPH041801A (ja) 1990-04-19 1992-01-07 Matsushita Electric Ind Co Ltd ゲイン調整装置
US5444363A (en) 1993-12-16 1995-08-22 Advanced Micro Devices Inc. Low noise apparatus for receiving an input current and producing an output current which mirrors the input current
JP3275991B2 (ja) 1994-07-27 2002-04-22 シャープ株式会社 アクティブマトリクス型表示装置及びその駆動方法
US5714968A (en) * 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JP2639355B2 (ja) 1994-09-01 1997-08-13 日本電気株式会社 半導体装置およびその製造方法
US5552678A (en) 1994-09-23 1996-09-03 Eastman Kodak Company AC drive scheme for organic led
US6121943A (en) 1995-07-04 2000-09-19 Denso Corporation Electroluminescent display with constant current control circuits in scan electrode circuit
US5847516A (en) 1995-07-04 1998-12-08 Nippondenso Co., Ltd. Electroluminescent display driver device
JPH09148066A (ja) 1995-11-24 1997-06-06 Pioneer Electron Corp 有機ｅｌ素子
JP3188167B2 (ja) * 1995-12-15 2001-07-16 三洋電機株式会社 薄膜トランジスタ
JPH09292858A (ja) * 1996-04-24 1997-11-11 Futaba Corp 表示装置
JPH1069238A (ja) * 1996-08-26 1998-03-10 Pioneer Electron Corp 有機エレクトロルミネッセンス表示装置
US6542137B2 (en) 1996-09-26 2003-04-01 Seiko Epson Corporation Display device
TW441136B (en) 1997-01-28 2001-06-16 Casio Computer Co Ltd An electroluminescent display device and a driving method thereof
JP3973723B2 (ja) 1997-02-12 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE69838780T2 (de) 1997-02-17 2008-10-30 Seiko Epson Corp. Stromgesteuerte emissionsanzeigevorrichtung, verfahren zu deren ansteuerung und herstellungsverfahren
US5952789A (en) 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
KR20000016257A (ko) * 1997-04-22 2000-03-25 모리시타 요이치 화상 판독기능을 가진 액정 표시장치, 화상판독방법 및 제조방법
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6175345B1 (en) 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
US6023259A (en) * 1997-07-11 2000-02-08 Fed Corporation OLED active matrix using a single transistor current mode pixel design
DE19732168C2 (de) 1997-07-25 2003-06-18 Lucas Ind Plc Hydraulische Fahrzeugbremse mit Feststelleinrichtung und Verfahren zum Betreiben derselben
EP1505648A3 (en) 1997-08-21 2005-08-10 Seiko Epson Corporation Active matrix display device
US7202497B2 (en) 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPH11231805A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置
CN1293784C (zh) 1998-03-17 2007-01-03 精工爱普生株式会社 薄膜构图衬底、薄膜形成方法和薄膜元件
JP3252897B2 (ja) 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
GB9812739D0 (en) * 1998-06-12 1998-08-12 Koninkl Philips Electronics Nv Active matrix electroluminescent display devices
JP2953465B1 (ja) 1998-08-14 1999-09-27 日本電気株式会社 定電流駆動回路
JP3691313B2 (ja) 1998-12-01 2005-09-07 三洋電機株式会社 表示装置
TW439387B (en) 1998-12-01 2001-06-07 Sanyo Electric Co Display device
JP2000214800A (ja) * 1999-01-20 2000-08-04 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2000223279A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP3686769B2 (ja) 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
JP4334045B2 (ja) 1999-02-09 2009-09-16 三洋電機株式会社 エレクトロルミネッセンス表示装置
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US6777716B1 (en) 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
JP4578611B2 (ja) * 1999-03-26 2010-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW521223B (en) 1999-05-17 2003-02-21 Semiconductor Energy Lab D/A conversion circuit and semiconductor device
JP2001036408A (ja) 1999-05-17 2001-02-09 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
EP1058310A3 (en) 1999-06-02 2009-11-18 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4651777B2 (ja) * 1999-06-02 2011-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001052864A (ja) * 1999-06-04 2001-02-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP3259774B2 (ja) 1999-06-09 2002-02-25 日本電気株式会社 画像表示方法および装置
JP4075028B2 (ja) * 1999-06-14 2008-04-16 セイコーエプソン株式会社 回路基板、表示装置、および電子機器
JP5210473B2 (ja) 1999-06-21 2013-06-12 株式会社半導体エネルギー研究所 表示装置
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
TW526455B (en) 1999-07-14 2003-04-01 Sony Corp Current drive circuit and display comprising the same, pixel circuit, and drive method
US6191534B1 (en) * 1999-07-21 2001-02-20 Infineon Technologies North America Corp. Low current drive of light emitting devices
KR100577297B1 (ko) * 1999-08-18 2006-05-10 엘지.필립스 엘시디 주식회사 능동형 전기발광 표시장치의 화소용 전극구조
JP4906017B2 (ja) 1999-09-24 2012-03-28 株式会社半導体エネルギー研究所 表示装置
TW540251B (en) * 1999-09-24 2003-07-01 Semiconductor Energy Lab EL display device and method for driving the same
JP2001109404A (ja) 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2001111053A (ja) 1999-10-04 2001-04-20 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
JP2001109432A (ja) 1999-10-06 2001-04-20 Pioneer Electronic Corp アクティブマトリックス型発光パネルの駆動装置
JP2001188501A (ja) * 1999-10-20 2001-07-10 Tdk Corp 定電流装置、表示装置およびその駆動方法
TW535454B (en) * 1999-10-21 2003-06-01 Semiconductor Energy Lab Electro-optical device
JP3594856B2 (ja) 1999-11-12 2004-12-02 パイオニア株式会社 アクティブマトリクス型表示装置
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
JP2001148291A (ja) * 1999-11-19 2001-05-29 Sony Corp 表示装置及びその製造方法
JP4727029B2 (ja) 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
TW587239B (en) 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
JP4776773B2 (ja) * 1999-12-10 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100327374B1 (ko) * 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
US6738034B2 (en) 2000-06-27 2004-05-18 Hitachi, Ltd. Picture image display device and method of driving the same
TW463393B (en) * 2000-08-25 2001-11-11 Ind Tech Res Inst Structure of organic light emitting diode display
JP3736399B2 (ja) 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
JP3937789B2 (ja) * 2000-10-12 2007-06-27 セイコーエプソン株式会社 有機エレクトロルミネッセンス素子を含む駆動回路及び電子機器及び電気光学装置
US6580657B2 (en) * 2001-01-04 2003-06-17 International Business Machines Corporation Low-power organic light emitting diode pixel circuit
JP3757797B2 (ja) 2001-01-09 2006-03-22 株式会社日立製作所 有機ｌｅｄディスプレイおよびその駆動方法
JP2002215095A (ja) 2001-01-22 2002-07-31 Pioneer Electronic Corp 発光ディスプレイの画素駆動回路
US7569849B2 (en) * 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
US20040129933A1 (en) * 2001-02-16 2004-07-08 Arokia Nathan Pixel current driver for organic light emitting diode displays
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
JP4212815B2 (ja) * 2001-02-21 2009-01-21 株式会社半導体エネルギー研究所 発光装置
JP4831874B2 (ja) * 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
US7189997B2 (en) 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP3612494B2 (ja) * 2001-03-28 2005-01-19 株式会社日立製作所 表示装置
US6740938B2 (en) 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4731718B2 (ja) 2001-04-27 2011-07-27 株式会社半導体エネルギー研究所 表示装置
US6906344B2 (en) 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
JP2002358049A (ja) * 2001-05-31 2002-12-13 Canon Inc 発光素子の駆動回路、及びアクティブマトリクス型表示パネル
JP3849466B2 (ja) * 2001-07-09 2006-11-22 セイコーエプソン株式会社 駆動回路、電気光学装置、駆動回路の駆動方法、有機エレクトロルミネッセンス装置及び電子機器
JP4556354B2 (ja) * 2001-07-09 2010-10-06 セイコーエプソン株式会社 駆動回路、装置、及び電子機器
US6952023B2 (en) 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
CN100371962C (zh) * 2001-08-29 2008-02-27 株式会社半导体能源研究所 发光器件、发光器件驱动方法、以及电子设备
JP3813555B2 (ja) * 2001-08-29 2006-08-23 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP4075505B2 (ja) * 2001-09-10 2008-04-16 セイコーエプソン株式会社 電子回路、電子装置、及び電子機器
US7317205B2 (en) 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP3810725B2 (ja) 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09138659A (ja) * 1995-08-21 1997-05-27 Motorola Inc アクティブ駆動型ｌｅｄマトリクス
JPH113048A (ja) * 1997-06-10 1999-01-06 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法
WO1999065011A2 (en) * 1998-06-12 1999-12-16 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices
JP2000268957A (ja) * 1999-03-18 2000-09-29 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置
JP2002091376A (ja) * 2000-06-27 2002-03-27 Hitachi Ltd 画像表示装置及びその駆動方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009048212A (ja) * 2003-08-29 2009-03-05 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP2005128361A (ja) * 2003-10-27 2005-05-19 Tohoku Pioneer Corp 自発光表示パネルの駆動装置および駆動方法
JP2005148388A (ja) * 2003-11-14 2005-06-09 Seiko Epson Corp 有機エレクトロルミネッセンス装置、及びその駆動方法、並びに電子機器
JP4501414B2 (ja) * 2003-11-14 2010-07-14 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、及びその駆動方法、並びに電子機器
JP2005234486A (ja) * 2004-02-23 2005-09-02 Tohoku Pioneer Corp 自発光表示パネルの駆動装置および駆動方法
JP2006039039A (ja) * 2004-07-23 2006-02-09 Tohoku Pioneer Corp 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器
JP2006065308A (ja) * 2004-07-30 2006-03-09 Semiconductor Energy Lab Co Ltd 発光装置、及びその駆動方法
US8624807B2 (en) 2004-07-30 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
JP2006065093A (ja) * 2004-08-27 2006-03-09 Tohoku Pioneer Corp 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器
WO2006070833A1 (ja) * 2004-12-27 2006-07-06 Kyocera Corporation 画像表示装置およびその駆動方法、並びに電子機器の駆動方法
US8289244B2 (en) 2004-12-27 2012-10-16 Lg Display Co., Ltd. Pixel circuit, image display apparatus, driving method therefor and driving method of electronic device utilizing a reverse bias voltage
US8907876B2 (en) 2004-12-27 2014-12-09 Lg Display Co., Ltd. Pixel circuit, image display apparatus, driving method therefor and driving method of electronic device
JP2017130466A (ja) * 2005-01-31 2017-07-27 株式会社半導体エネルギー研究所 表示装置、電子機器、及び携帯情報端末
US7462897B2 (en) 2005-01-31 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US11910676B2 (en) 2005-01-31 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US11362165B2 (en) 2005-01-31 2022-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US10700156B2 (en) 2005-01-31 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US10573705B2 (en) 2005-01-31 2020-02-25 Semiconductor Energy Laboratory Co., Ltd. Display device with defective pixel correction
JP2006284682A (ja) * 2005-03-31 2006-10-19 Tohoku Pioneer Corp 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器
JP4753353B2 (ja) * 2005-03-31 2011-08-24 東北パイオニア株式会社 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器
JP2006317921A (ja) * 2005-04-11 2006-11-24 Semiconductor Energy Lab Co Ltd 表示装置及びそれを用いた電子機器
WO2009011092A1 (ja) * 2007-07-19 2009-01-22 Panasonic Corporation 画像表示装置
US8305305B2 (en) 2007-07-19 2012-11-06 Panasonic Corporation Image display device
US9588601B2 (en) 2012-02-08 2017-03-07 Joled Inc Information display apparatus
JPWO2013118214A1 (ja) * 2012-02-08 2015-05-11 パナソニック株式会社 情報表示装置

Also Published As

Publication number Publication date
CN1409402A (zh) 2003-04-09
JP2020057620A (ja) 2020-04-09
JP4842308B2 (ja) 2011-12-21
JP6082155B2 (ja) 2017-02-15
JP6676735B2 (ja) 2020-04-08
JP2014222346A (ja) 2014-11-27
US10068953B2 (en) 2018-09-04
JP2011209748A (ja) 2011-10-20
US20150041817A1 (en) 2015-02-12
JP2003177711A (ja) 2003-06-27
US20170047388A1 (en) 2017-02-16
US9165952B2 (en) 2015-10-20
US8227807B2 (en) 2012-07-24
US20100328299A1 (en) 2010-12-30
KR100923507B1 (ko) 2009-10-27
CN101232040A (zh) 2008-07-30
US8895983B2 (en) 2014-11-25
JP6526135B2 (ja) 2019-06-05
JP3810725B2 (ja) 2006-08-16
JP5448267B2 (ja) 2014-03-19
JP6047640B2 (ja) 2016-12-21
JP5723924B2 (ja) 2015-05-27
JP6291004B2 (ja) 2018-03-14
JP2017027073A (ja) 2017-02-02
TW571275B (en) 2004-01-11
US9368527B2 (en) 2016-06-14
US8519392B2 (en) 2013-08-27
US20030062545A1 (en) 2003-04-03
US20130341625A1 (en) 2013-12-26
US7795618B2 (en) 2010-09-14
US20170047387A1 (en) 2017-02-16
JP2018022695A (ja) 2018-02-08
JP4001801B2 (ja) 2007-10-31
CN101232040B (zh) 2010-12-08
US6870192B2 (en) 2005-03-22
US20060220581A1 (en) 2006-10-05
US20120286273A1 (en) 2012-11-15
US9876062B2 (en) 2018-01-23
US20160027815A1 (en) 2016-01-28
US20180145120A1 (en) 2018-05-24
US20160284271A1 (en) 2016-09-29
JP2009003477A (ja) 2009-01-08
JP2013178578A (ja) 2013-09-09
JP2019061255A (ja) 2019-04-18
JP2016224467A (ja) 2016-12-28
KR20030025888A (ko) 2003-03-29
CN100370502C (zh) 2008-02-20
US9876063B2 (en) 2018-01-23
JP2016026378A (ja) 2016-02-12
JP5976163B2 (ja) 2016-08-23
US7170094B2 (en) 2007-01-30
JP2015187739A (ja) 2015-10-29
JP5809735B2 (ja) 2015-11-11
US20050093804A1 (en) 2005-05-05
US9847381B2 (en) 2017-12-19

Similar Documents

Publication Publication Date Title
JP6676735B2 (ja) 表示装置
JP4827883B2 (ja) 半導体装置及び発光装置
JP2009169442A (ja) 発光装置
JP3810724B2 (ja) 発光装置及び電子機器
JP2003177710A (ja) 発光装置、素子基板及び電子機器
JP2006338042A (ja) 発光装置、発光装置の駆動方法
JP3917494B2 (ja) 発光装置の駆動方法
JP2003177712A (ja) 発光装置の駆動方法
JP4163225B2 (ja) 半導体装置及び発光装置
JP2003188389A (ja) スイッチ素子、それを用いた表示装置及び半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees