JP2003177712A - 発光装置の駆動方法 - Google Patents

発光装置の駆動方法

Info

Publication number
JP2003177712A
JP2003177712A JP2002238842A JP2002238842A JP2003177712A JP 2003177712 A JP2003177712 A JP 2003177712A JP 2002238842 A JP2002238842 A JP 2002238842A JP 2002238842 A JP2002238842 A JP 2002238842A JP 2003177712 A JP2003177712 A JP 2003177712A
Authority
JP
Japan
Prior art keywords
transistor
light emitting
drain
current
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002238842A
Other languages
English (en)
Other versions
JP4447202B2 (ja
JP2003177712A5 (ja
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002238842A priority Critical patent/JP4447202B2/ja
Publication of JP2003177712A publication Critical patent/JP2003177712A/ja
Publication of JP2003177712A5 publication Critical patent/JP2003177712A5/ja
Application granted granted Critical
Publication of JP4447202B2 publication Critical patent/JP4447202B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

(57)【要約】 【課題】 温度変化に左右されずに一定の輝度を得るこ
とができる発光装置の駆動方法を提供する。 【解決手段】 第１のトランジスタと第２のトランジス
タを用いて形成されたカレントミラー回路を各画素に設
ける。該カレントミラー回路が有する第１のトランジス
タと第２のトランジスタは、負荷抵抗の値によらず、そ
のドレイン電流がほぼ等しい値に保たれるように接続さ
れている。そして該カレントミラー回路を用いてＯＬＥ
Ｄ駆動電流を制御することで、トランジスタの特性によ
ってＯＬＥＤ駆動電流が左右されるのを抑え、また、温
度変化に左右されずに一定の輝度を得ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上に形成され
た発光素子を、該基板とカバー材の間に封入した発光パ
ネルに関する。また、該発光パネルにコントローラを含
むＩＣ等を実装した、発光モジュールに関する。なお本
明細書において、発光パネル及び発光モジュールを共に
発光装置と総称する。また本発明は、該発光装置の駆動
方法及び該発光装置を用いた電子機器に関する。さらに
本発明は、該発光装置を作製する過程における、発光素
子が完成する前の一形態に相当する素子基板に関し、該
素子基板は、電流を発光素子に供給するための手段を複
数の各画素に備える。
【０００２】
【従来の技術】発光素子は自ら発光するため視認性が高
く、液晶表示装置（ＬＣＤ）で必要なバックライトが要
らず薄型化に最適であると共に、視野角にも制限が無
い。そのため、近年発光素子を用いた発光装置は、ＣＲ
ＴやＬＣＤに代わる表示装置として注目されている。
【０００３】なお、本明細書において発光素子は、電流
または電圧によって輝度が制御される素子を意味してお
り、ＯＬＥＤ（Organic Light Emitting Diode）や、Ｆ
ＥＤ（Field Emission Display）に用いられているＭＩ
Ｍ型の電子源素子（電子放出素子）等を含んでいる。
【０００４】ＯＬＥＤは、電場を加えることで発生する
ルミネッセンス（Electroluminescence）が得られる有
機化合物（有機発光材料）を含む層（以下、有機発光層
と記す）と、陽極層と、陰極層とを有している。有機化
合物におけるルミネッセンスには、一重項励起状態から
基底状態に戻る際の発光（蛍光）と三重項励起状態から
基底状態に戻る際の発光（リン光）とがあるが、本発明
の発光装置は、上述した発光のうちの、いずれか一方の
発光を用いていても良いし、または両方の発光を用いて
いても良い。
【０００５】なお、本明細書では、ＯＬＥＤの陽極と陰
極の間に設けられた全ての層を有機発光層と定義する。
有機発光層には具体的に、発光層、正孔注入層、電子注
入層、正孔輸送層、電子輸送層等が含まれる。基本的に
ＯＬＥＤは、陽極／発光層／陰極が順に積層された構造
を有しており、この構造に加えて、陽極／正孔注入層／
発光層／陰極や、陽極／正孔注入層／発光層／電子輸送
層／陰極等の順に積層した構造を有していることもあ
る。これらの層の中に無機化合物を含んでいる場合もあ
る。
【０００６】
【発明が解決しようとする課題】図２５に、一般的な発
光装置の画素の構成を示す。図２５に示した画素は、Ｔ
ＦＴ５０、５１と、保持容量５２と、発光素子５３とを
有している。
【０００７】ＴＦＴ５０は、ゲートが走査線５５に接続
されており、ソースとドレインが一方は信号線５４に、
もう一方はＴＦＴ５１のゲートに接続されている。ＴＦ
Ｔ５１は、ソースが電源５６に接続されており、ドレイ
ンが発光素子５３の陽極に接続されている。発光素子５
３の陰極は電源５７に接続されている。保持容量５２は
ＴＦＴ５１のゲートとソース間の電圧を保持するように
設けられている。
【０００８】走査線５５の電圧によりＴＦＴ５０がオン
になると、信号線５４に入力されたビデオ信号がＴＦＴ
５１のゲートに入力される。ビデオ信号が入力される
と、入力されたビデオ信号の電圧に従って、ＴＦＴ５１
のゲート電圧（ゲートとソース間の電圧差）が定まる。
そして、該ゲート電圧によって流れるＴＦＴ５１のドレ
イン電流は、発光素子５３に供給され、発光素子５３は
供給された電流によって発光する。
【０００９】ところで、ポリシリコンで形成されたＴＦ
Ｔは、アモルファスシリコンで形成されたＴＦＴよりも
電界効果移動度が高く、オン電流が大きいので、発光素
子パネルのトランジスタとしてより適している。
【００１０】しかし、ポリシリコンを用いてＴＦＴを形
成しても、その電気的特性は所詮単結晶シリコン基板に
形成されるＭＯＳトランジスタの特性に匹敵するもので
はない。例えば、電界効果移動度は単結晶シリコンの１
／１０以下である。また、ポリシリコンを用いたＴＦＴ
は、結晶粒界に形成される欠陥に起因して、その特性に
ばらつきが生じやすいといった問題点を有している。
【００１１】図２５に示した画素において、ＴＦＴ５１
の閾値やオン電流等の特性が画素毎にばらつくと、ビデ
オ信号の電圧が同じであってもＴＦＴ５１のドレイン電
流の大きさが画素間で異なり、発光素子５３の輝度にば
らつきが生じる。
【００１２】そこで、上述した問題を回避するために、
ＴＦＴの特性に左右されずに発光素子に流れる電流の大
きさを制御できる、様々な種類の電流入力型の画素の構
成が考案されている。以下に、代表的な電流入力型の画
素を２つ例示し、その構成について説明する。
【００１３】まず、特開２００１−１４７６５９号に記
載の電流入力型の画素の構成について、図２６（Ａ）を
用いて説明する。
【００１４】図２６（Ａ）に記載の画素は、ＴＦＴ１
１、１２、１３、１４と、保持容量１５と、発光素子１
６とを有している。
【００１５】ＴＦＴ１１は、ゲートが端子１８に接続さ
れ、ソースとドレインが一方は電流源１７に、他方はＴ
ＦＴ１３のドレインに接続されている。ＴＦＴ１２は、
ゲートが端子１９に、ソースとドレインが一方はＴＦＴ
１３のドレインに、他方はＴＦＴ１３のゲートに接続さ
れている。ＴＦＴ１３とＴＦＴ１４は、ゲートが互いに
接続されており、ソースが共に端子２０に接続されてい
る。ＴＦＴ１４のドレインは発光素子１６の陽極に接続
されており、発光素子１６の陰極は端子２１に接続され
ている。保持容量１５はＴＦＴ１３及び１４のゲートと
ソース間の電圧を保持するように設けられている。端子
２０、２１には、電源からそれぞれ所定の電圧が印加さ
れており、互いに電圧差を有している。
【００１６】端子１８、１９に与えられる電圧によりＴ
ＦＴ１１、１２がオンになった後、電流源１７によって
ＴＦＴ１３のドレイン電流が制御される。ここで、ＴＦ
Ｔ１３はゲートとドレインが接続されているため飽和領
域で動作しており、そのドレイン電流は以下の式１で表
される。なお、ＶGSはゲート電圧、μを移動度、Ｃ0を
単位面積あたりのゲート容量、Ｗ／Ｌをチャネル形成領
域のチャネル幅Ｗとチャネル長Ｌの比、ＶTHを閾値、ド
レイン電流をＩとする。
【００１７】
【式１】Ｉ＝μＣ0Ｗ／Ｌ（ＶGS−ＶTH）2／２
【００１８】式１においてμ、Ｃ0、Ｗ／Ｌ、ＶTHは全
て個々のトランジスタによって決まる固定の値である。
式１から、ＴＦＴ１３のドレイン電流はゲート電圧ＶGS
によって変化することがわかる。よって、式１に従う
と、ドレイン電流に見合った値のゲート電圧ＶGSが、Ｔ
ＦＴ１３において発生する。
【００１９】このとき、ＴＦＴ１３とＴＦＴ１４はその
ゲートとソースが互いに接続されているため、ＴＦＴ１
４のゲート電圧がＴＦＴ１３のゲート電圧と同じ大きさ
に保たれる。
【００２０】よって、ＴＦＴ１３とＴＦＴ１４はドレイ
ン電流が比例関係にある。特に、μ、Ｃ0、Ｗ／Ｌ、Ｖ
THの値が同じであれば、ＴＦＴ１３とＴＦＴ１４はドレ
イン電流が同じになる。ＴＦＴ１４に流れるドレイン電
流は発光素子１６に供給され、該ドレイン電流の大きさ
に見合った輝度で発光素子１６は発光する。
【００２１】そして、端子１８、１９に与えられる電圧
によりＴＦＴ１１、１２がオフになった後も、ＴＦＴ１
４のゲート電圧が保持容量１５によって保持されている
限り、発光素子１６は発光し続ける。
【００２２】このように、図２６（Ａ）に示した画素
は、画素に供給された電流を電圧に変換して保持する手
段と、該保持された電圧に応じた大きさの電流を発光素
子に流す手段とを有している。図２７（Ａ）に、図２６
（Ａ）に示した画素が有する手段と、その発光素子との
関係をブロック図で示す。画素８０は、画素に供給され
た電流を電圧に変換して保持する手段である変換部８１
と、該保持された電圧に応じた大きさの電流を発光素子
に流す手段である駆動部８２と、発光素子８３とを有す
る。画素８０に供給された電流は変換部８１において電
圧に変換され、該電圧は駆動部８２に与えられる。駆動
部８２では与えられた電圧に見合った大きさの電流を発
光素子８３に供給する。
【００２３】具体的に図２６（Ａ）では、ＴＦＴ１２、
ＴＦＴ１３及び保持容量１５が、供給された電流を電圧
に変換して保持する手段に相当する。また、ＴＦＴ１４
が保持された電圧に応じた大きさの電流を発光素子に流
す手段に相当する。
【００２４】次に、Tech. Digest IEDM 98, 875. R. M.
A. Dawson etc.に記載の電流入力型の画素の構成につ
いて、図２６（Ｂ）を用いて説明する。図２６（Ｂ）に
記載の画素は、ＴＦＴ３１、３２、３３、３４と、保持
容量３５と、発光素子３６とを有している。
【００２５】ＴＦＴ３１はゲートが端子３８に接続さ
れ、ソースとドレインが一方は電流源３７に、他方はＴ
ＦＴ３３のソースに接続されている。また、ＴＦＴ３４
はゲートが端子３８に接続され、ソースとドレインが一
方はＴＦＴ３３のゲートに、他方はＴＦＴ３３のドレイ
ンに接続されている。ＴＦＴ３２は、ゲートが端子３９
に、ソースとドレインが、一方は端子４０に、他方はＴ
ＦＴ３３のソースに接続されている。ＴＦＴ３４のドレ
インは発光素子３６の陽極に接続されており、発光素子
３６の陰極は端子４１に接続されている。保持容量３５
はＴＦＴ３３のゲートとソース間の電圧を保持するよう
に設けられている。端子４０、４１には、電源からそれ
ぞれ所定の電圧が印加されており、互いに電圧差を有し
ている。
【００２６】端子３８に与えられる電圧によりＴＦＴ３
１及び３４がオンになり、かつ端子３９に与えられる電
圧によりＴＦＴ３２がオフなった後、電流源３７によっ
てＴＦＴ３３のドレイン電流が制御される。ここで、Ｔ
ＦＴ３３はゲートとドレインが接続されているため飽和
領域で動作しており、そのドレイン電流は上述の式１で
表される。式１から、ＴＦＴ３３のドレイン電流はゲー
ト電圧ＶGSによって変化することがわかる。よって、式
１に従うと、ドレイン電流に見合った値のゲート電圧Ｖ
GSが、ＴＦＴ３３において発生する。
【００２７】ＴＦＴ３３に流れるドレイン電流は発光素
子３６に供給され、該ドレイン電流の大きさに見合った
輝度で発光素子３６は発光する。
【００２８】そして、端子３８に与えられる電圧により
ＴＦＴ３１、３４がオフになった後、端子３９に与えら
れる電圧によりＴＦＴ３２がオンになる。このとき、Ｔ
ＦＴ３３のゲート電圧が保持容量３５によって保持され
ている限り、ＴＦＴ３１、３４がオンであったときと同
じ輝度で発光素子３６は発光し続ける。
【００２９】このように、図２６（Ｂ）に示した画素
は、画素に供給された電流を電圧に変換して保持し、該
保持された電圧に応じた大きさの電流を発光素子に流す
手段を有している。つまり、図２６（Ｂ）に示した画素
の場合は、図２６（Ａ）に備えられた２つの手段が有す
る機能を１つの手段で賄っていることになる。図２７
（Ｂ）に、図２６（Ｂ）に示した画素が有する手段と、
その発光素子との関係をブロック図で示す。図２７
（Ｂ）では、変換部の有する機能と、駆動部の有する機
能とを１つの手段で賄っている。つまり、画素８５に供
給された電流は、変換部でありなおかつ駆動部である手
段８６によって電圧に変換された後、該電圧に見合った
大きさの電流を発光素子８７に供給している。
【００３０】具体的に図２６（Ｂ）では、ＴＦＴ３３、
ＴＦＴ３４及び保持容量３５が、供給された電流を電圧
に変換して保持し、該保持された電圧に応じた大きさの
電流を発光素子に流す手段に相当する。
【００３１】上述した図２６（Ａ）、（Ｂ）に示す画素
は、ＴＦＴの閾値やオン電流等の特性が画素毎にばらつ
いていても、電流源により発光素子に流れる電流の大き
さを制御するので、画素間で発光素子の輝度にばらつき
が生じるのを防ぐことができる。
【００３２】また一般的に発光素子は、電極間の電圧を
一定に保って発光させた場合と、電極間の電流を一定に
保って発光させた場合とでは、後者の方が、有機発光材
料の劣化による輝度の低下を抑えることができる。した
がって、図２６（Ａ）、（Ｂ）に例示した電流入力型の
２つの画素の場合、有機発光材料の劣化の影響を受けず
に、発光素子に流れる電流を常に所望の値に保つことが
できるので、図２５に示した電圧入力型の画素のＴＦＴ
５１を線形領域で動作させたときに比べて、発光素子の
劣化による輝度の低下を抑えることができる。
【００３３】また、発光素子の輝度と、有機発光層に流
れる電流の大きさは比例関係にある。有機発光層の温度
が外気温や発光パネル自身が発する熱等に左右されて
も、電流入力型の発光装置では発光素子に流れる電流を
一定に保つことができるので、発光素子の輝度が変化す
るのを抑えることができ、また温度の上昇に伴って消費
電流が大きくなるのを防ぐことができる。
【００３４】しかし、上述した２つの画素もそれぞれ課
題を有している。
【００３５】図２６（Ａ）に代表されるような、画素に
供給された電流を電圧に変換して保持する手段と、該保
持された電圧に応じた大きさの電流を発光素子に流す手
段の２つの手段を有する画素の場合、いずれか一方の手
段の特性がずれることにより、２つの手段における特性
のバランスが崩れてしまうことがある。すると、駆動部
から発光素子に供給される電流の大きさが所望の値に保
たれなくなり、画素間で発光素子の輝度にばらつきが生
じてしまう。
【００３６】具体的に図２６（Ａ）では、ＴＦＴ１３ま
たはＴＦＴ１４において、ＴＦＴに固有の特性である
μ、Ｃ0、ＶTHや、Ｗ／Ｌがずれてしまった場合、ＴＦ
Ｔ１３のドレイン電流に対するＴＦＴ１４のドレイン電
流の比が画素間で異なってしまい、画素間において発光
素子の輝度のばらつきが生じてしまう。
【００３７】一方、図２６（Ｂ）に代表されるような、
画素に供給された電流を電圧に変換して保持し、かつ該
保持された電圧に応じた大きさの電流を発光素子に流す
手段を有する画素の場合、画素に供給された電流を電圧
に変換する際に発光素子に電流が流れる。発光素子は比
較的大きな容量を有している。そのため、例えば低い階
調から高い階調へ表示が変化する場合、発光素子の有す
る容量に電荷がたまるまで、電流から変換される電圧の
値が安定しない。よって、低い階調から高い階調へ表示
が変化するのに時間がかかってしまう。また逆に、高い
階調から低い階調へ表示が変化する場合、発光素子の有
する容量が有する余分な電荷が放出されるまで、電流か
ら変換される電圧の値が安定しない。よって、高い階調
から低い階調へ表示が変化するのに時間がかかってしま
う。
【００３８】具体的に図２６（Ｂ）では、電流源３７か
ら供給される電流の値が変わったときに、ＴＦＴ３３の
ゲート電圧が安定するのに時間がかかり、電流を書き込
む時間が長くなる。その結果、例えば、動画表示におい
て残像が視認されてしまうことがある。よって、高速応
答で動画表示に向いているという発光素子の特徴を生か
しきれない。
【００３９】本発明は上述したことに鑑み、ＴＦＴの特
性の違いに起因する、画素間における発光素子の輝度の
ばらつきをより抑えることができ、なおかつ残像が視認
されにくい、電流駆動型の発光装置の提供を課題とす
る。
【００４０】
【課題を解決するための手段】本発明の第１の構成の発
光装置は、画素に供給された電流を電圧に変換して保持
し、なおかつ該保持された電圧に応じた大きさの電流を
発光素子に流す第１の手段と、第１の手段において保持
された電圧に応じた大きさの電流を発光素子に流す第２
の手段とを、画素に備えている。
【００４１】図１に本発明の第１の構成の画素が有する
手段と、その発光素子との関係をブロック図で示す。本
発明の画素９０は、画素９０に供給された電流を電圧に
変換して保持し、なおかつ該保持された電圧に応じた大
きさの電流を、画素９０が有する発光素子９３に流す第
１の手段９１を有している。つまり第１の手段９１は、
変換部でありかつ駆動部でもある。なお以下、第１の手
段９１が有する駆動部を、駆動部Ａと呼ぶ。また、画素
９０は、第１の手段において変換され保持されている電
圧の大きさに応じて、電流を発光素子９３に流す第２の
手段を備えている。以下、第２の手段９２である駆動部
を駆動部Ｂと呼ぶ。
【００４２】つまり、本発明の第１の構成の画素では、
変換部でもあり駆動部Ａでもある第１の手段９１からの
電流Ｉ1と、駆動部Ｂである第２の手段９２からの電流
Ｉ2とが、共に発光素子９３に供給される。発光素子９
３は、電流Ｉ1と電流Ｉ2を合わせた大きさの電流によ
り、その輝度が定められる。
【００４３】本発明の第１の構成の画素においても、図
２７（Ａ）に示した画素のように、第１の手段と第２の
手段のいずれか一方の手段の特性がずれることにより、
２つの手段における特性のバランスが崩れ、駆動部Ｂか
ら発光素子に供給される電流Ｉ2の大きさが所望の値に
保たれなくなることがある。しかし、変換部でも有り駆
動部Ａでもある第２の手段９１から、発光素子９３に供
給される電流Ｉ1は、特性のずれに左右されずに所望の
値に保たれる。そして、発光素子には電流Ｉ1と電流Ｉ2
を合わせた大きさの電流が供給されるため、特性のずれ
に起因する発光素子に供給される電流量のばらつきを、
図２７（Ａ）に示した画素に比べ約半分程度に抑えるこ
とができる。よって、画素間の輝度のばらつきを抑える
ことができる。
【００４４】本発明の第２の構成の発光装置は、画素に
供給された電流を電圧に変換して保持する第１の手段
と、前記画素に供給された電流を電圧に変換して保持
し、なおかつ該保持された電圧に応じた大きさの電流を
発光素子に流す第２の手段とを、画素に備えている。
【００４５】図３６に本発明の第２の構成の画素が有す
る手段と、その発光素子との関係をブロック図で示す。
本発明の画素６０は、画素６０に供給された電流を電圧
に変換して保持する第１の手段６１を有している。以
下、第１の手段６１である変換部を変換部Ａと呼ぶ。ま
た、画素６０は、前記画素に供給された電流を電圧に変
換して保持し、なおかつ該保持された電圧に応じた大き
さの電流を発光素子６３に流す第２の手段６２を有して
いる。つまり第２の手段６２は、変換部でありかつ駆動
部でもある。なお以下、第２の手段６２が有する変換部
を、変換部Ｂと呼ぶ。
【００４６】つまり、本発明の第２の構成の画素では、
画素に供給された電流を第１の手段と第２の手段の両方
において電圧に変換し、該電圧に応じた電流Ｉ2が、第
２の手段の駆動部から発光素子６３に供給される。発光
素子６３は、電流Ｉ2によりその輝度が定められる。
【００４７】本発明の第２の構成の画素では、図２７
（Ａ）に示した画素のように、第１の手段と第２の手段
のいずれか一方の手段の特性がずれることにより、２つ
の手段における特性のバランスが崩れ、駆動部から発光
素子に供給される電流Ｉ2の大きさが所望の値に保たれ
なくなることがある。しかし、２つの変換部Ａ、Ｂを共
に用いることで変換された電圧を平均化することがで
き、そして駆動部から発光素子に供給される電流Ｉ2は
該平均化された電圧に応じた大きさであるので、特性の
ずれに起因する発光素子に供給される電流量のばらつき
を、図２７（Ａ）に示した画素に比べ約半分程度に抑え
ることができる。よって、画素間の輝度のばらつきを抑
えることができる。また、画素に供給された電流は、電
流Ｉ2よりも大きい。そのため、電流を書き込む時間を
短くすることができる。
【００４８】なお、発光素子が完成する前の形態に相当
する素子基板は、上述した第１の手段及び第２の手段を
各画素に有していれば良く、発光素子を有していなくと
も良い。具体的に素子基板は、発光素子の画素電極のみ
が形成された状態であっても良いし、画素電極となる導
電膜を成膜した後であって、パターニングして画素電極
を形成する前の状態であっても良いし、あらゆる形態が
あてはまる。
【００４９】また、上記第１及び第２の構成の本発明の
画素では、第１の手段において画素に供給された電流を
電圧に変換する際に、画素に供給された電流は発光素子
に流れない。よって、供給された電流から変換された電
圧が安定するまでの時間は、発光素子の容量に左右され
ない。したがって、図２７（Ｂ）に示した画素と比べ
て、供給された電流から変換される電圧が早く安定する
ので、電流を書き込む時間を短くすることができ、動画
表示において残像が視認されてしまうのを防ぐことがで
きる。
【００５０】また、従来と同様に、電流入力型の発光装
置の利点も兼ね備えている。すなわち、ＴＦＴの特性が
画素毎にばらついていても、電圧入力型の発光装置に比
べて画素間で発光素子の輝度にばらつきが生じるのを防
ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、
発光素子の劣化による輝度の低下を抑えることができ
る。また、有機発光層の温度が外気温や発光パネル自身
が発する熱等に左右されても、発光素子の輝度が変化す
るのを抑えることができ、また温度の上昇に伴って消費
電流が大きくなるのを防ぐことができる。
【００５１】
【発明の実施の形態】（実施の形態１）図２に本発明の
発光パネルの構成を、ブロック図で示す。１００は画素
部であり、複数の画素１０１がマトリクス状に形成され
ている。また１０２は信号線駆動回路、１０３は走査線
駆動回路である。
【００５２】なお図２では信号線駆動回路１０２と走査
線駆動回路１０３が、画素部１００と同じ基板上に形成
されているが、本発明はこの構成に限定されない。信号
線駆動回路１０２と走査線駆動回路１０３とが画素部１
００と異なる基板上に形成され、ＦＰＣ等のコネクター
を介して、画素部１００と接続されていても良い。ま
た、図２では信号線駆動回路１０２と走査線駆動回路１
０３は１つづつ設けられているが、本発明はこの構成に
限定されない。信号線駆動回路１０２と走査線駆動回路
１０３の数は設計者が任意に設定することができる。
【００５３】なお本明細書において接続とは、特に記載
のない限り電気的な接続を意味する。逆に、切り離すと
は、接続していない状態を意味する。
【００５４】また図２では、画素部１００には、図示し
ていないが、信号線Ｓ１〜Ｓｘ、電源線Ｖ１〜Ｖｘ、第
１走査線Ｇ１〜Ｇｙ、第２走査線Ｐ１〜Ｐｙ、第３走査
線Ｒ１〜Ｒｙが設けられている。なお信号線と電源線の
数は必ずしも同じであるとは限らない。また、第１走査
線と、第２走査線と、第３走査線の数は必ずしも同じで
あるとは限らない。またこれらの配線を必ず全て有して
いなくとも良く、これらの配線の他に、別の異なる配線
が設けられていても良い。
【００５５】電源線Ｖ１〜Ｖｘは所定の電圧に保たれて
いる。なお図２ではモノクロの画像を表示する発光装置
の構成を示しているが、本発明はカラーの画像を表示す
る発光装置であっても良い。その場合、電源線Ｖ１〜Ｖ
ｘの電圧の高さを全て同じに保たなくても良く、対応す
る色毎に変えるようにしても良い。
【００５６】なお、本明細書において電圧とは、特に記
載のない限りグラウンドとの電位差を意味する。
【００５７】図３に、図２で示した画素１０１の詳しい
構成を示す。図３に示す画素１０１は、信号線Ｓｉ（Ｓ
１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜Ｇｙ
のうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのうちの
１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１つ）及
び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有してい
る。
【００５８】また画素１０１は、トランジスタＴｒ１、
トランジスタＴｒ２、トランジスタＴｒ３、トランジス
タＴｒ４、トランジスタＴｒ５、発光素子１０４及び保
持容量１０５を有している。保持容量１０５はトランジ
スタＴｒ１及びＴｒ２のゲートとソースの間の電圧（ゲ
ート電圧）をより確実に保持するために設けられている
が、必ずしも設ける必要はない。
【００５９】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３のソ
ースとドレインは、一方は信号線Ｓｉに接続されてお
り、もう一方はトランジスタＴｒ１のドレインに接続さ
れている。
【００６０】なお本明細書では、ｎチャネル型トランジ
スタのソースに与えられる電圧は、ドレインに与えられ
る電圧よりも低いものとする。また、ｐチャネル型トラ
ンジスタのソースに与えられる電圧は、ドレインに与え
られる電圧よりも高いものとする。
【００６１】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
ソースとドレインは、一方は信号線Ｓｉに、もう一方は
トランジスタＴｒ１のゲート及びトランジスタＴｒ２の
ゲートに接続されている。
【００６２】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
ソースとドレインは、一方はトランジスタＴｒ１のドレ
インに、もう一方はトランジスタＴｒ２のドレインに接
続されている。
【００６３】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
１とトランジスタＴｒ２のソースは、共に電源線Ｖｉに
接続されている。そして、トランジスタＴｒ２のドレイ
ンは、発光素子１０４の画素電極に接続されている。
【００６４】保持容量１０５が有する２つの電極は、一
方はトランジスタＴｒ１とトランジスタＴｒ２のゲート
に、もう一方は電源線Ｖｉに接続されている。
【００６５】発光素子１０４は陽極と陰極を有してお
り、本明細書では、陽極を画素電極として用いる場合は
陰極を対向電極と呼び、陰極を画素電極として用いる場
合は陽極を対向電極と呼ぶ。
【００６６】電源線Ｖｉの電圧（電源電圧）は一定の高
さに保たれている。また対向電極の電圧も、一定の高さ
に保たれている。
【００６７】なお、トランジスタＴｒ１及びＴｒ２はｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。なお、陽極を画素電極として用
い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｐチャネル型トランジスタであるのが
望ましい。逆に、陽極を対向電極として用い、陰極を画
素電極として用いる場合、トランジスタＴｒ１及びＴｒ
２はｎチャネル型トランジスタであるのが望ましい。
【００６８】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、
ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。
【００６９】次に、本実施の形態の発光装置の動作につ
いて、図４、図５を用いて説明する。本発明の第１の構
成の発光装置の動作は、各ラインの画素毎に書き込み期
間Ｔａと表示期間Ｔｄとに分けて説明することができ
る。図４に、第１〜３走査線のタイミングチャートを示
す。走査線が選択されている期間、言いかえると該走査
線にゲートが接続されているトランジスタが全てオンの
状態にある期間は、ＯＮで示す。逆に、走査線が選択さ
れていない期間、言いかえると該走査線にゲートが接続
されているトランジスタが全てオフの状態にある期間
は、ＯＦＦで示す。また図５は、書き込み期間Ｔａと表
示期間ＴｄにおけるトランジスタＴｒ１とトランジスタ
Ｔｒ２の接続を、簡単に示した図である。
【００７０】まず、１ライン目の画素において書き込み
期間Ｔａが開始される。書き込み期間Ｔａが開始される
と、第１走査線Ｇ１、第２走査線Ｐ１が選択される。よ
って、トランジスタＴｒ３とトランジスタＴｒ４がオン
になる。なお、第３走査線Ｒ１は選択されていないの
で、トランジスタＴｒ５はオフになっている。
【００７１】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に、それぞれビデオ信号に応じた電流（以
下、信号電流Ｉｃ）が流れる。なお本明細書において信
号電流Ｉｃを信号電流と呼ぶ。
【００７２】図５（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れた場合の、画素１０１の概略図を示す。１０６は対向
電極に電圧を与える電源との接続用の端子を意味してい
る。また、１０７は信号線駆動回路１０２が有する定電
流源を意味する。
【００７３】トランジスタＴｒ３はオンの状態にあるの
で、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れると、信号電流ＩｃはトランジスタＴｒ１のドレイン
とソースの間に流れる。このときトランジスタＴｒ１
は、ゲートとドレインが接続されているので飽和領域で
動作しており、式１が成り立つ。よって、トランジスタ
Ｔｒ１のゲート電圧ＶGSは電流値Ｉｃによって定まる。
【００７４】そしてトランジスタＴｒ２のゲートは、ト
ランジスタＴｒ１のゲートに接続されている。また、ト
ランジスタＴｒ２のソースは、トランジスタＴｒ１のソ
ースに接続されている。したがって、トランジスタＴｒ
１のゲート電圧は、そのままトランジスタＴｒ２のゲー
ト電圧となる。よって、トランジスタＴｒ２のドレイン
電流は、トランジスタＴｒ１のドレイン電流に比例す
る。特に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、
トランジスタＴｒ１とトランジスタＴｒ２のドレイン電
流は互いに等しくなり、Ｉ2＝Ｉｃとなる。
【００７５】そして、トランジスタＴｒ２のドレイン電
流Ｉ2は発光素子１０４に流れる。発光素子に流れる電
流は、定電流源１０７において定められた信号電流Ｉｃ
に応じた大きさであり、流れる電流の大きさに見合った
輝度で発光素子１０４は発光する。発光素子に流れる電
流が０に限りなく近かったり、発光素子に流れる電流が
逆バイアスの方向に流れたりする場合は、発光素子１０
４は発光しない。
【００７６】１ライン目の画素において書き込み期間Ｔ
ａが終了すると、第１走査線Ｇ１、第２走査線Ｐ１の選
択が終了する。このとき、第２走査線Ｐ１の選択が、第
１走査線Ｇ１よりも先に終了するのが望ましい。なぜな
らトランジスタＴｒ３が先にオフになってしまうと、保
持容量１０５の電荷がＴｒ４を通って漏れてしまうから
である。そして、２ライン目の画素において書き込み期
間Ｔａが開始され、第１走査線Ｇ２、第２走査線Ｐ２が
選択される。よって、２ライン目の画素においてトラン
ジスタＴｒ３とトランジスタＴｒ４がオンになる。そし
て、第３走査線Ｒ２は選択されていないので、トランジ
スタＴｒ５はオフになる。
【００７７】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に信号電流Ｉｃが流れる。そして、信号電流
Ｉｃに応じた大きさの電流が発光素子１０４に流れ、該
電流の大きさに従って発光素子１０４が発光する。
【００７８】次に、２ライン目の画素において書き込み
期間Ｔａが終了し、その後、２ライン目からｙライン目
の画素まで順に書き込み期間Ｔａが開始され、上述した
動作が繰り返される。
【００７９】一方、１ライン目の画素において書き込み
期間Ｔａが終了すると、次に表示期間Ｔｄが開始され
る。表示期間Ｔｄが開始されると、第３走査線Ｒ１が選
択され、１ライン目の画素においてトランジスタＴｒ５
がオンになる。なお、第１走査線Ｇ１及び第２走査線Ｐ
１は選択されていないので、トランジスタＴｒ３及びＴ
ｒ４はオフになっている。
【００８０】図５（Ｂ）に、表示期間Ｔｄにおける画素
の概略図を示す。トランジスタＴｒ３及びトランジスタ
Ｔｒ４はオフの状態にある。また、トランジスタＴｒ１
及びトランジスタＴｒ２のソースは電源線Ｖｉに接続さ
れており、一定の電圧（電源電圧）が与えられている。
【００８１】一方トランジスタＴｒ１、Ｔｒ２において
は、書き込み期間Ｔａにおいて定められたＶGSがそのま
ま保持されている。そのため、トランジスタＴｒ１のド
レイン電流Ｉ1と、トランジスタＴｒ２のドレイン電流
Ｉ2の値は、共に信号電流Ｉｃに応じた大きさに維持さ
れたままである。また、トランジスタＴｒ５がオンなの
で、トランジスタＴｒ１のドレイン電流Ｉ1と、トラン
ジスタＴｒ２のドレイン電流Ｉ2は、共に発光素子１０
４に流れる。よって、ドレイン電流Ｉ1と、ドレイン電
流Ｉ2を合わせた電流の大きさに見合った輝度で、発光
素子１０４は発光する。
【００８２】そして２ライン目の画素において書き込み
期間Ｔａが終了すると、次に２ライン目の画素において
表示期間Ｔｄが開始される。そして１ライン目の画素と
同様に、第３走査線Ｒ２が選択され、トランジスタＴｒ
５がオンになる。なお、第１走査線Ｇ２及び第２走査線
Ｐ２は選択されていないので、トランジスタＴｒ３及び
Ｔｒ４はオフになっている。そして、ドレイン電流Ｉ1
と、ドレイン電流Ｉ2を合わせた電流が発光素子１０４
に流れ、該発光素子に流れる電流の大きさに見合った輝
度で、発光素子１０４は発光する。
【００８３】そして、２ライン目の画素において表示期
間Ｔｄが開始されると、その後、３ライン目からｙライ
ン目の画素まで順に表示期間Ｔｄが開始され、上述した
動作が繰り返される。
【００８４】書き込み期間Ｔａと、表示期間Ｔｄが終了
すると１フレーム期間が終了する。１つのフレーム期間
において１つの画像が表示される。そして、次のフレー
ム期間が開始され、再び書き込み期間Ｔａが開始され
て、上述した動作が繰り返される。
【００８５】なお、発光素子に流れる電流の大きさに見
合った輝度で発光素子１０４が発光するので、各画素の
階調は、表示期間Ｔｄにおける発光素子に流れる電流の
大きさで決まる。なお、書き込み期間Ｔａにおいても、
ドレイン電流Ｉ1の大きさに見合った輝度で発光してい
るが、その階調に与える影響は、実際のパネルでは無視
できる程度に小さいと考えられる。なぜなら、例えばＶ
ＧＡだと４８０ラインの画素が画素部に設けられてお
り、１ラインの画素の書き込み期間Ｔａは１フレーム期
間の１／４８０程度と非常に小さいからである。もちろ
ん、書き込み期間Ｔａにおける発光素子に流れる電流の
階調への影響を考慮に入れて、信号電流Ｉｃの大きさを
補正するようにしても良い。
【００８６】本発明の第１の構成の画素では、表示期間
において発光素子に流れる電流はドレイン電流Ｉ1と、
ドレイン電流Ｉ2の和である。よって、発光素子に流れ
る電流がドレイン電流Ｉ2のみに依存していない。その
ため、トランジスタＴｒ１とトランジスタＴｒ２の特性
がずれて、トランジスタＴｒ１のドレイン電流Ｉ1に対
するトランジスタＴｒ２のドレイン電流Ｉ2の比が画素
間で異なっても、発光素子に流れる電流の値が画素間で
ずれるのを抑え、輝度のばらつきが視認されるのを防ぐ
ことができる。
【００８７】また、本発明の画素では、書き込み期間Ｔ
ａにおいてトランジスタＴｒ１のドレイン電流は発光素
子に流れていない。よって信号線駆動回路によって画素
に電流が供給され、トランジスタＴｒ１のドレイン電流
が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右され
ない。したがって、従来の画素と比べて、供給された電
流から変換される電圧が早く安定するので、電流を書き
込む時間を短くすることができ、動画表示において残像
が視認されてしまうのを防ぐことができる。
【００８８】また、従来と同様に、電流入力型の発光装
置の利点も兼ね備えている。すなわち、ＴＦＴの特性が
画素毎にばらついていても、電圧入力型の発光装置に比
べて画素間で発光素子の輝度にばらつきが生じるのを防
ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、
発光素子の劣化による輝度の低下を抑えることができ
る。また、有機発光層の温度が外気温や発光パネル自身
が発する熱等に左右されても、発光素子の輝度が変化す
るのを抑えることができ、また温度の上昇に伴って消費
電流が大きくなるのを防ぐことができる。
【００８９】なお、本実施の形態において、トランジス
タＴｒ４のソースとドレインは、一方は信号線Ｓｉに、
もう一方はトランジスタＴｒ１のゲート及びトランジス
タＴｒ２のゲートに接続されている。しかし本実施の形
態はこの構成に限定されない。本発明の第１の構成の画
素は、書き込み期間ＴａにおいてトランジスタＴｒ１の
ゲートとドレインを接続し、表示期間においてトランジ
スタＴｒ１のゲートとドレインを切り離すことができる
ように、トランジスタＴｒ４が他の素子または配線と接
続されていれば良い。
【００９０】つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５は、Ｔａ
では図５（Ａ）のように接続され、Ｔｄでは図５（Ｂ）
のように接続されていれば良い。また、Ｇｊ、Ｐｊ、Ｒ
ｊは３本が別の配線となっているが、まとめて１本や２
本にしても良い。
【００９１】（実施の形態２）本実施の形態では、図２
に示した発光装置が有する画素１０１の、図３とは異な
る構成について説明する。
【００９２】図６に、図２で示した画素１０１の詳しい
構成を示す。図６に示す画素１０１は、信号線Ｓｉ（Ｓ
１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜Ｇｙ
のうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのうちの
１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１つ）及
び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有してい
る。
【００９３】また画素１０１は、トランジスタＴｒ１、
トランジスタＴｒ２、トランジスタＴｒ３、トランジス
タＴｒ４、トランジスタＴｒ５、トランジスタＴｒ６、
発光素子２１４及び保持容量２１５を有している。保持
容量２１５はトランジスタＴｒ１及びＴｒ２のゲート電
圧をより確実に保持するために設けられているが、必ず
しも設ける必要はない。
【００９４】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３のソ
ースとドレインは、一方は信号線Ｓｉに接続されてお
り、もう一方はトランジスタＴｒ１及びＴｒ２のソース
に接続されている。
【００９５】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
ソースとドレインは、一方は電源線Ｖｉに、もう一方は
トランジスタＴｒ１及びＴｒ２のゲートに接続されてい
る。
【００９６】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
ソースとドレインは、一方はトランジスタＴｒ１及びＴ
ｒ２のソースに、もう一方は発光素子２１４の画素電極
に接続されている。
【００９７】トランジスタＴｒ６のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ６の
ソースとドレインは、一方は電源線に、もう一方はトラ
ンジスタＴｒ２のドレインに接続されている。
【００９８】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。そして、トランジ
スタＴｒ１のドレインは、電源線Ｖｉに接続されてい
る。
【００９９】保持容量２１５が有する２つの電極は、一
方はトランジスタＴｒ１及びＴｒ２のゲートに、もう一
方はトランジスタＴｒ１及びＴｒ２のソースに接続され
ている。
【０１００】電源線Ｖｉの電圧（電源電圧）は一定の高
さに保たれている。また対向電極の電圧も、一定の高さ
に保たれている。
【０１０１】なお、トランジスタＴｒ１及びＴｒ２はｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。なお、陽極を画素電極として用
い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｎチャネル型トランジスタであるのが
望ましい。逆に、陽極を対向電極として用い、陰極を画
素電極として用いる場合、トランジスタＴｒ１及びＴｒ
２はｐチャネル型トランジスタであるのが望ましい。
【０１０２】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５、Ｔ
ｒ６は、ｎチャネル型トランジスタとｐチャネル型トラ
ンジスタのどちらでも良い。ただし、トランジスタＴｒ
５とＴｒ６は共にゲートが第３走査線Ｒｊに接続されて
いるため、その極性を同じにする。トランジスタＴｒ５
のゲートとＴｒ６のゲートが同じ配線に接続されていな
い場合、その極性は同じでなくとも良い。
【０１０３】次に、本実施の形態の発光装置の動作につ
いて説明する。図６に示した画素を有する発光装置の動
作は、図３に示した画素の場合と同様に、書き込み期間
Ｔａと表示期間Ｔｄとに分けて説明することが可能であ
る。
【０１０４】また、第１〜３走査線に印加される電圧に
ついては、図４に示したタイミングチャートを参照する
ことができる。また図７は、図６に示した画素の、書き
込み期間Ｔａと表示期間ＴｄにおけるトランジスタＴｒ
１とトランジスタＴｒ２の接続を、簡単に示した図であ
る。
【０１０５】まず、１ライン目の画素において書き込み
期間Ｔａが開始される。書き込み期間Ｔａが開始される
と、第１走査線Ｇ１、第２走査線Ｐ１が選択される。よ
って、トランジスタＴｒ３、Ｔｒ４がオンになる。な
お、第３走査線Ｒ１は選択されていないので、トランジ
スタＴｒ５、Ｔｒ６はオフになっている。
【０１０６】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉ
ｃが流れる。
【０１０７】図７（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉに信号電流Ｉｃが流れた場合の、画素１
０１の概略図を示す。２１６は対向電極に電圧を与える
電源との接続用の端子を意味している。また、２１７は
信号線駆動回路１０２が有する定電流源を意味する。
【０１０８】トランジスタＴｒ３はオンの状態にあるの
で、信号線Ｓｉに信号電流Ｉｃが流れると、信号電流Ｉ
ｃはトランジスタＴｒ１のドレインとソースの間に流れ
る。このときトランジスタＴｒ１は、ゲートとドレイン
が接続されているので飽和領域で動作しており、式１が
成り立つ。よって、トランジスタＴｒ１のゲート電圧Ｖ
GSは電流値Ｉｃによって定まる。
【０１０９】そして、トランジスタＴｒ２のゲートは、
トランジスタＴｒ１のゲートに接続されている。また、
トランジスタＴｒ２のソースは、トランジスタＴｒ１の
ソースに接続されている。したがって、トランジスタＴ
ｒ１のゲート電圧は、そのままトランジスタＴｒ２のゲ
ート電圧となる。
【０１１０】なお、書き込みＴａでは、トランジスタＴ
ｒ２のドレインは、他の配線及び電源等から電圧が与え
られていない、所謂フローティングの状態にある。従っ
て、トランジスタＴｒ２にドレイン電流は流れない。
【０１１１】１ライン目の画素において書き込み期間Ｔ
ａが終了すると、第１走査線Ｇ１、第２走査線Ｐ１の選
択が終了する。このとき、第２走査線Ｐ１の選択が、第
１走査線Ｇ１よりも先に終了するのが望ましい。なぜな
らトランジスタＴｒ３が先にオフになってしまうと、保
持容量２１５の電荷がＴｒ４を通って漏れてしまうから
である。そして、２ライン目の画素において書き込み期
間Ｔａが開始され、第１走査線Ｇ２、第２走査線Ｐ２が
選択される。よって、２ライン目の画素においてトラン
ジスタＴｒ３とトランジスタＴｒ４がオンになる。そし
て、第３走査線Ｒ２は選択されていないので、トランジ
スタＴｒ５、Ｔｒ６はオフになる。
【０１１２】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に信号電流Ｉｃが流れる。そして、信号電流
ＩｃによってトランジスタＴｒ１のゲート電圧が定めら
れる。
【０１１３】そして、２ライン目の画素において書き込
み期間Ｔａが終了し、その後、３ライン目からｙライン
目の画素まで順に書き込み期間Ｔａが開始され、上述し
た動作が繰り返される。
【０１１４】一方、１ライン目の画素において書き込み
期間Ｔａが終了すると、次に表示期間Ｔｄが開始され
る。表示期間Ｔｄが開始されると、第３走査線Ｒ１が選
択される。よって、１ライン目の画素においてトランジ
スタＴｒ５、Ｔｒ６がオンになる。なお、第１走査線Ｇ
１及び第２走査線Ｐ１は選択されていないので、トラン
ジスタＴｒ３及びＴｒ４はオフになっている。
【０１１５】図７（Ｂ）に、表示期間Ｔｄにおける画素
の概略図を示す。トランジスタＴｒ３及びトランジスタ
Ｔｒ４はオフの状態にある。また、トランジスタＴｒ１
及びトランジスタＴｒ２のドレインは電源線Ｖｉに接続
されており、一定の電圧（電源電圧）が与えられてい
る。
【０１１６】一方トランジスタＴｒ１、Ｔｒ２において
は、書き込み期間Ｔａにおいて定められたＶGSがそのま
ま保持されている。よって、トランジスタＴｒ１と同じ
ゲート電圧がトランジスタＴｒ２に与えられる。さら
に、トランジスタＴｒ６がオンになり、トランジスタＴ
ｒ２のドレインは電源線Ｖｉに接続されるので、トラン
ジスタＴｒ２のドレイン電流は、トランジスタＴｒ１の
ドレイン電流に比例する大きさになる。特に、μＣ0Ｗ
／Ｌ及びＶTHが互いに等しいとき、トランジスタＴｒ１
とトランジスタＴｒ２のドレイン電流は互いに等しくな
り、Ｉ2＝Ｉ1＝Ｉｃとなる。
【０１１７】また、トランジスタＴｒ５がオンなので、
トランジスタＴｒ１のドレイン電流Ｉ1と、トランジス
タＴｒ２のドレイン電流Ｉ2は、共に発光素子に流れる
電流として発光素子２１４に流れる。よって、表示期間
Ｔｄでは、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わ
せた大きさの電流が発光素子２１４に流れ、該発光素子
に流れる電流の大きさに見合った輝度で、発光素子２１
４が発光する。
【０１１８】そして１ライン目の画素において表示期間
Ｔｄが開始されると、次に２ライン目の画素において表
示期間Ｔｄが開始される。そして１ライン目の画素と同
様に、第３走査線Ｒ２が選択され、トランジスタＴｒ
５、Ｔｒ６がオンになる。なお、第１走査線Ｇ２及び第
２走査線Ｐ２は選択されていないので、トランジスタＴ
ｒ３及びＴｒ４はオフになっている。よって、ドレイン
電流Ｉ1と、ドレイン電流Ｉ2を合わせた電流の大きさに
見合った輝度で、発光素子２１４は発光する。
【０１１９】そして、２ライン目の画素において表示期
間Ｔｄが開始された後、３ライン目からｙライン目の画
素まで順に表示期間Ｔｄが開始され、上述した動作が繰
り返される。
【０１２０】書き込み期間Ｔａと、表示期間Ｔｄが終了
すると１フレーム期間が終了する。１つのフレーム期間
において１つの画像が表示される。そして、次のフレー
ム期間が開始され、再び書き込み期間Ｔａが開始され
て、上述した動作が繰り返される。
【０１２１】なお、発光素子に流れる電流の大きさに見
合った輝度で発光素子２１４が発光するので、各画素の
階調は、表示期間Ｔｄにおける発光素子に流れる電流の
大きさで決まる。
【０１２２】本発明の第１の構成の画素では、表示期間
において発光素子に流れる電流はドレイン電流Ｉ1と、
ドレイン電流Ｉ2の和である。よって、発光素子に流れ
る電流がドレイン電流Ｉ2のみに依存していない。その
ため、トランジスタＴｒ１とトランジスタＴｒ２の特性
がずれて、トランジスタＴｒ１のドレイン電流Ｉ1に対
するトランジスタＴｒ２のドレイン電流Ｉ2の比が画素
間で異なっても、発光素子に流れる電流の値が画素間で
ずれるのを抑え、輝度のばらつきが視認されるのを防ぐ
ことができる。
【０１２３】また、本発明の画素では、書き込み期間Ｔ
ａにおいてトランジスタＴｒ１のドレイン電流は発光素
子に流れていない。よって信号線駆動回路によって画素
に電流が供給され、トランジスタＴｒ１のドレイン電流
が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右され
ない。したがって、従来の画素と比べて、供給された電
流から変換される電圧が早く安定するので、電流を書き
込む時間を短くすることができ、動画表示において残像
が視認されてしまうのを防ぐことができる。
【０１２４】また、従来と同様に、電流入力型の発光装
置の利点も兼ね備えている。すなわち、ＴＦＴの特性が
画素毎にばらついていても、電圧入力型の発光装置に比
べて画素間で発光素子の輝度にばらつきが生じるのを防
ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、
発光素子の劣化による輝度の低下を抑えることができ
る。また、有機発光層の温度が外気温や発光パネル自身
が発する熱等に左右されても、発光素子の輝度が変化す
るのを抑えることができ、また温度の上昇に伴って消費
電流が大きくなるのを防ぐことができる。
【０１２５】なお、本実施の形態において、トランジス
タＴｒ４のソースとドレインは、一方はトランジスタＴ
ｒ１のドレインに、もう一方はトランジスタＴｒ１のゲ
ート及びトランジスタＴｒ２のゲートに接続されてい
る。しかし本実施の形態はこの構成に限定されない。本
発明の第１の構成の画素は、書き込み期間Ｔａにおいて
トランジスタＴｒ１のゲートとドレインを接続し、表示
期間ＴｄにおいてトランジスタＴｒ１のゲートとドレイ
ンを切り離すことができるように、トランジスタＴｒ４
が他の素子または配線と接続されていれば良い。
【０１２６】つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６
は、Ｔａでは図７（Ａ）のように接続され、Ｔｄでは図
７（Ｂ）のように接続されていれば良い。また、Ｇｊ、
Ｐｊ、Ｒｊは３本が別の配線となっているが、まとめて
１本や２本にしても良い。
【０１２７】また、トランジスタＴｒ５は、書き込み期
間Ｔａにおいて信号電流ＩｃとトランジスタＴｒ１のド
レイン電流Ｉ1を等しい値に近づけるために設けられて
いる。トランジスタＴｒ５のソースとドレインは、一方
はトランジスタＴｒ１及びＴｒ２のソースに、もう一方
は発光素子２１４の画素電極に必ずしも接続している必
要はない。トランジスタＴｒ５は、書き込み期間Ｔａに
おいて、トランジスタＴｒ２のソースが発光素子２１４
の画素電極と信号線Ｓｉとのいずれか一方に接続される
ように、他の配線または素子と接続していれば良い。
【０１２８】つまり、ＴａにおいてＴｒ１を流れる電流
は全て電流源で制御されていれば良い。Ｔｄにおいては
Ｔｒ１とＴｒ２を流れる電流は発光素子に流れれば良
い。
【０１２９】（実施の形態３）本実施の形態では、図２
に示した発光装置が有する画素１０１の、図３、図６と
は異なる構成について説明する。本実施の形態は図６に
おけるＴｒ５とＴｒ６の位置を変えたものである。どち
らか一方だけ変えても良い。
【０１３０】図８に、図２で示した画素１０１の詳しい
構成を示す。図８に示す画素１０１は、信号線Ｓｉ（Ｓ
１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜Ｇｙ
のうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのうちの
１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１つ）及
び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有してい
る。
【０１３１】また画素１０１は、トランジスタＴｒ１、
トランジスタＴｒ２、トランジスタＴｒ３、トランジス
タＴｒ４、トランジスタＴｒ５、トランジスタＴｒ６、
発光素子２２４及び保持容量２２５を有している。保持
容量２２５はトランジスタＴｒ１及びＴｒ２のゲート電
圧をより確実に保持するために設けられているが、必ず
しも設ける必要はない。
【０１３２】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３のソ
ースとドレインは、一方は信号線Ｓｉに接続されてお
り、もう一方はトランジスタＴｒ１のソースに接続され
ている。
【０１３３】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
ソースとドレインは、一方は電源線Ｖｉに、もう一方は
トランジスタＴｒ１及びＴｒ２のゲートに接続されてい
る。
【０１３４】トランジスタＴｒ６のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ６の
ソースとドレインは、一方はトランジスタＴｒ２のソー
スに、もう一方は発光素子２２４の画素電極に接続され
ている。
【０１３５】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
ソースとドレインは、一方はトランジスタＴｒ１のソー
スに、もう一方は発光素子２２４の画素電極に接続され
ている。
【０１３６】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
１及びＴｒ２のドレインは、電源線Ｖｉに接続されてい
る。
【０１３７】保持容量２２５が有する２つの電極は、一
方はトランジスタＴｒ１及びＴｒ２のゲートに、もう一
方はトランジスタＴｒ１のソースに接続されている。
【０１３８】電源線Ｖｉの電圧（電源電圧）は一定の高
さに保たれている。また対向電極の電圧も、一定の高さ
に保たれている。
【０１３９】なお、トランジスタＴｒ１及びＴｒ２はｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。なお、陽極を画素電極として用
い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｎチャネル型トランジスタであるのが
望ましい。逆に、陽極を対向電極として用い、陰極を画
素電極として用いる場合、トランジスタＴｒ１及びＴｒ
２はｐチャネル型トランジスタであるのが望ましい。
【０１４０】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５、Ｔ
ｒ６は、ｎチャネル型トランジスタとｐチャネル型トラ
ンジスタのどちらでも良い。ただし、トランジスタＴｒ
５とＴｒ６は共にゲートが第３走査線Ｒｊに接続されて
いるため、その極性を同じにする。トランジスタＴｒ５
のゲートとＴｒ６のゲートが同じ配線に接続されていな
い場合、その極性は同じでなくとも良い。
【０１４１】次に、本実施の形態の発光装置の動作につ
いて説明する。図８に示した画素を有する発光装置の動
作は、図３、図６に示した画素の場合と同様に、書き込
み期間Ｔａと表示期間Ｔｄとに分けて説明することが可
能である。
【０１４２】また、第１〜３走査線に印加される電圧に
ついては、図４に示したタイミングチャートを参照する
ことができる。また図９は、図８に示した画素の、書き
込み期間Ｔａと表示期間ＴｄにおけるトランジスタＴｒ
１とトランジスタＴｒ２の接続を、簡単に示した図であ
る。
【０１４３】まず、１ライン目の画素において書き込み
期間Ｔａが開始される。書き込み期間Ｔａが開始される
と、第１走査線Ｇ１、第２走査線Ｐ１が選択される。よ
って、トランジスタＴｒ３、Ｔｒ４がオンになる。な
お、第３走査線Ｒ１は選択されていないので、トランジ
スタＴｒ５、Ｔｒ６はオフになっている。
【０１４４】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉ
ｃが流れる。
【０１４５】図９（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉに信号電流Ｉｃが流れた場合の、画素１
０１の概略図を示す。２２６は対向電極に電圧を与える
電源との接続用の端子を意味している。また、２２７は
信号線駆動回路１０２が有する定電流源を意味する。
【０１４６】トランジスタＴｒ３はオンの状態にあるの
で、信号線Ｓｉに信号電流Ｉｃが流れると、信号電流Ｉ
ｃはトランジスタＴｒ１のドレインとソースの間に流れ
る。このときトランジスタＴｒ１は、ゲートとドレイン
が接続されているので飽和領域で動作しており、式１が
成り立つ。よって、トランジスタＴｒ１のゲート電圧Ｖ
GSは電流値Ｉｃによって定まる。
【０１４７】なお、書き込み期間Ｔａでは、トランジス
タＴｒ６がオフであるので、トランジスタＴｒ２のソー
スは、他の配線及び電源等から電圧が与えられていな
い、所謂フローティングの状態にある。従って、トラン
ジスタＴｒ２にドレイン電流は流れない。
【０１４８】１ライン目の画素において書き込み期間Ｔ
ａが終了すると、第１走査線Ｇ１、第２走査線Ｐ１の選
択が終了する。このとき、第２走査線Ｐ１の選択が、第
１走査線Ｇ１よりも先に終了するのが望ましい。なぜな
らトランジスタＴｒ３が先にオフになってしまうと、保
持容量２２５の電荷がＴｒ４を通って漏れてしまうから
である。そして、２ライン目の画素において書き込み期
間Ｔａが開始され、第１走査線Ｇ２、第２走査線Ｐ２が
選択される。よって、２ライン目の画素においてトラン
ジスタＴｒ３とトランジスタＴｒ４がオンになる。そし
て、第３走査線Ｒ２は選択されていないので、トランジ
スタＴｒ５、Ｔｒ６はオフになる。
【０１４９】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に信号電流Ｉｃが流れる。そして、信号電流
ＩｃによってトランジスタＴｒ１のゲート電圧が定めら
れる。
【０１５０】そして、２ライン目の画素において書き込
み期間Ｔａが終了し、その後、３ライン目からｙライン
目の画素まで順に書き込み期間Ｔａが開始され、上述し
た動作が繰り返される。
【０１５１】一方、１ライン目の画素において書き込み
期間Ｔａが終了すると、次に表示期間Ｔｄが開始され
る。表示期間Ｔｄが開始されると、第３走査線Ｒ１が選
択される。よって、１ライン目の画素においてトランジ
スタＴｒ５、Ｔｒ６がオンになる。なお、第１走査線Ｇ
１及び第２走査線Ｐ１は選択されていないので、トラン
ジスタＴｒ３及びＴｒ４はオフになっている。
【０１５２】図９（Ｂ）に、表示期間Ｔｄにおける画素
の概略図を示す。トランジスタＴｒ３及びトランジスタ
Ｔｒ４はオフの状態にある。また、トランジスタＴｒ１
及びトランジスタＴｒ２のドレインは電源線Ｖｉに接続
されており、一定の電圧（電源電圧）が与えられてい
る。
【０１５３】一方トランジスタＴｒ１においては、書き
込み期間Ｔａにおいて定められたＶ GSがそのまま保持さ
れている。そして、トランジスタＴｒ２のゲートは、ト
ランジスタＴｒ１のゲートに接続されている。また、ト
ランジスタＴｒ２のソースは、トランジスタＴｒ１のソ
ースに接続されている。よって、トランジスタＴｒ１の
ゲート電圧は、そのままトランジスタＴｒ２のゲート電
圧となる。さらに、トランジスタＴｒ２のドレインは電
源線Ｖｉに接続されているので、トランジスタＴｒ２の
ドレイン電流Ｉ2は、トランジスタＴｒ１のドレイン電
流に比例する大きさになる。特に、μＣ0Ｗ／Ｌ及びＶ
THが互いに等しいとき、トランジスタＴｒ１とトランジ
スタＴｒ２のドレイン電流は互いに等しくなり、Ｉ2＝
Ｉ1＝Ｉｃとなる。
【０１５４】また、トランジスタＴｒ５がオンなので、
トランジスタＴｒ１のドレイン電流Ｉ1と、トランジス
タＴｒ２のドレイン電流Ｉ2は、共に発光素子に流れる
電流として発光素子２２４に流れる。よって、表示期間
Ｔｄでは、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わ
せた大きさの電流が発光素子２２４に流れ、該発光素子
に流れる電流の大きさに見合った輝度で、発光素子２２
４が発光する。
【０１５５】そして１ライン目の画素において表示期間
Ｔｄが開始されると、次に２ライン目の画素において表
示期間Ｔｄが開始される。そして１ライン目の画素と同
様に、第３走査線Ｒ２が選択され、トランジスタＴｒ
５、Ｔｒ６がオンになる。なお、第１走査線Ｇ２及び第
２走査線Ｐ２は選択されていないので、トランジスタＴ
ｒ３及びＴｒ４はオフになっている。よって、ドレイン
電流Ｉ1と、ドレイン電流Ｉ2を合わせた電流の大きさに
見合った輝度で、発光素子２１４は発光する。
【０１５６】そして、２ライン目の画素において表示期
間Ｔｄが開始されると、３ライン目からｙライン目の画
素まで順に表示期間Ｔｄが開始され、上述した動作が繰
り返される。
【０１５７】書き込み期間Ｔａと、表示期間Ｔｄが終了
すると１フレーム期間が終了する。１つのフレーム期間
において１つの画像が表示される。そして、次のフレー
ム期間が開始され、再び書き込み期間Ｔａが開始され
て、上述した動作が繰り返される。
【０１５８】なお、発光素子に流れる電流の大きさに見
合った輝度で発光素子２２４が発光するので、各画素の
階調は、表示期間Ｔｄにおける発光素子に流れる電流の
大きさで決まる。
【０１５９】本発明の第１の構成の画素では、表示期間
において発光素子に流れる電流はドレイン電流Ｉ1と、
ドレイン電流Ｉ2の和である。よって、発光素子に流れ
る電流がドレイン電流Ｉ2のみに依存していない。その
ため、トランジスタＴｒ１とトランジスタＴｒ２の特性
がずれて、トランジスタＴｒ１のドレイン電流Ｉ1に対
するトランジスタＴｒ２のドレイン電流Ｉ2の比が画素
間で異なっても、発光素子に流れる電流の値が画素間で
ずれるのを抑え、輝度のばらつきが視認されるのを防ぐ
ことができる。
【０１６０】また、本発明の画素では、書き込み期間Ｔ
ａにおいてトランジスタＴｒ１のドレイン電流は発光素
子に流れていない。よって信号線駆動回路によって画素
に電流が供給され、トランジスタＴｒ１のドレイン電流
が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右され
ない。したがって、従来の画素と比べて、供給された電
流から変換される電圧が早く安定するので、電流を書き
込む時間を短くすることができ、動画表示において残像
が視認されてしまうのを防ぐことができる。
【０１６１】また、従来と同様に、電流入力型の発光装
置の利点も兼ね備えている。すなわち、ＴＦＴの特性が
画素毎にばらついていても、電圧入力型の発光装置に比
べて画素間で発光素子の輝度にばらつきが生じるのを防
ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、
発光素子の劣化による輝度の低下を抑えることができ
る。また、有機発光層の温度が外気温や発光パネル自身
が発する熱等に左右されても、発光素子の輝度が変化す
るのを抑えることができ、また温度の上昇に伴って消費
電流が大きくなるのを防ぐことができる。
【０１６２】なお、本実施の形態において、トランジス
タＴｒ４のソースとドレインは、一方はトランジスタＴ
ｒ１のドレインに、もう一方はトランジスタＴｒ１のゲ
ート及びトランジスタＴｒ２のゲートに接続されてい
る。しかし本実施の形態はこの構成に限定されない。本
発明の第１の構成の画素は、書き込み期間Ｔａにおいて
トランジスタＴｒ１のゲートとドレインを接続し、表示
期間においてトランジスタＴｒ１のゲートとドレインを
切り離すことができるように、トランジスタＴｒ４が他
の素子または配線と接続されていれば良い。
【０１６３】つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６
は、Ｔａでは図９（Ａ）のように接続され、Ｔｄでは図
９（Ｂ）のように接続されていれば良い。また、Ｇｊ、
Ｐｊ、Ｒｊは３本が別の配線となっているが、まとめて
１本や２本にしても良い。
【０１６４】ＴａにおいてＴｒ１を流れる電流は全て電
流源で制御されていれば良い。ＴｄにおいてはＴｒ１と
Ｔｒ２を流れる電流は発光素子に流れれば良い。
【０１６５】（実施の形態４）本実施の形態では、本発
明の第２の構成の発光装置が有する画素の構成について
説明する。
【０１６６】図３７（Ａ）に、本実施の形態の画素の回
路図を示す。図３７に示す画素は、トランジスタＴｒ
１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６、発光素
子６００８及び保持容量６０００を有している。保持容
量６０００はトランジスタＴｒ１及びＴｒ２のゲート電
圧をより確実に保持するために設けられているが、必ず
しも設ける必要はない。
【０１６７】トランジスタＴｒ３のゲートは端子６００
２に接続されている。そしてトランジスタＴｒ３のソー
スとドレインは、一方は端子６００１に接続されてお
り、もう一方はトランジスタＴｒ１のドレインに接続さ
れている。
【０１６８】トランジスタＴｒ４のゲートは、端子６０
０３に接続されている。そしてトランジスタＴｒ４のソ
ースとドレインは、一方は端子６００１に、もう一方は
トランジスタＴｒ１及びＴｒ２のゲートに接続されてい
る。
【０１６９】トランジスタＴｒ５のゲートは、端子６０
０４に接続されている。そしてトランジスタＴｒ５のソ
ースとドレインは、一方はトランジスタＴｒ１のドレイ
ンに、もう一方はトランジスタＴｒ２のドレインに接続
されている。
【０１７０】トランジスタＴｒ６のゲートは、端子６０
０７に接続されている。そしてトランジスタＴｒ６のソ
ースとドレインは、一方はトランジスタＴｒ２のドレイ
ンに、もう一方は発光素子６００８の画素電極に接続さ
れている。
【０１７１】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
１及びＴｒ２のソースは、共に端子６００５に接続され
ている。
【０１７２】保持容量６０００が有する２つの電極は、
一方はトランジスタＴｒ１及びＴｒ２のゲートに、もう
一方はトランジスタＴｒ１及びＴｒ２のソースに接続さ
れている。
【０１７３】発光素子６００８の対向電極は端子６００
６に接続されている。端子６００５と端子６００６には
それぞれ電源により電圧が与えられており、常に所定の
電圧差が生じている。
【０１７４】なお、図３７（Ａ）では、Ｔｒ１及びＴｒ
２が共にｐチャネル型ＴＦＴである場合を示しており、
トランジスタＴｒ１とＴｒ２の極性は必ず同じである。
なお、陽極を画素電極として用い、陰極を対向電極とし
て用いる場合、トランジスタＴｒ１及びＴｒ２はｐチャ
ネル型トランジスタであるのが望ましい。逆に、陽極を
対向電極として用い、陰極を画素電極として用いる場
合、トランジスタＴｒ１及びＴｒ２はｎチャネル型トラ
ンジスタであるのが望ましい。
【０１７５】トランジスタＴｒ３〜Ｔｒ６は、ｎチャネ
ル型トランジスタとｐチャネル型トランジスタのどちら
でも良い。各端子に与えられる電圧との兼ね合いで決め
ることができる。
【０１７６】次に、本実施の形態の発光装置の動作につ
いて説明する。図３７（Ａ）に示した画素を有する発光
装置の動作は、書き込み期間Ｔａと表示期間Ｔｄとに分
けて説明することが可能である。
【０１７７】図３７（Ａ）に示した画素の、書き込み期
間Ｔａ開始時におけるトランジスタＴｒ１とＴｒ２の接
続を、図３７（Ｂ）に簡単に示す。書き込み期間Ｔａ開
始時において、Ｔｒ３〜Ｔｒ５はオン、Ｔｒ６はオフに
なる。そして、端子６００１に入力されるビデオ信号に
基づき、端子６００１と端子６００５の間に、それぞれ
ビデオ信号に応じた信号電流Ｉｃが流れる。
【０１７８】信号電流Ｉｃにより、Ｔｒ１のソースとド
レインの間にドレイン電流Ｉ1が、またＴｒ２のソース
とドレインの間にドレイン電流Ｉ2が流れる。つまり信
号電流Ｉｃは、ドレイン電流Ｉ1とドレイン電流Ｉ2の和
に相当する。このときトランジスタＴｒ１は、ゲートと
ドレインが接続されているので飽和領域で動作してお
り、式１が成り立つ。よって、トランジスタＴｒ１のゲ
ート電圧ＶGSは電流Ｉ1によって定まる。
【０１７９】そして、トランジスタＴｒ２のゲートは、
トランジスタＴｒ１のゲートに接続されている。また、
トランジスタＴｒ２のソースは、トランジスタＴｒ１の
ソースに接続されている。したがって、トランジスタＴ
ｒ１のゲート電圧は、そのままトランジスタＴｒ２のゲ
ート電圧となる。
【０１８０】なお、Ｔｒ１とＴｒ２のゲート電圧は同じ
になるが、μ、Ｃ0、Ｗ／Ｌの値がＴｒ１とＴｒ２で異
なる場合、Ｉ1とＩ2は必ずしも等しくない。
【０１８１】書き込み期間Ｔａが終了する前に、Ｔｒ４
をオフにするのが望ましい。Ｔｒ４をオフにしたときの
トランジスタＴｒ１とＴｒ２の接続を、図３７（Ｃ）に
簡単に示す。なぜならトランジスタＴｒ３が先にオフに
なってしまうと、保持容量６０００の電荷がＴｒ４を通
って漏れてしまうからである。
【０１８２】次に、書き込み期間Ｔａが終了すると表示
期間Ｔｄが開始される。表示期間Ｔｄが開始されると、
Ｔｒ３〜Ｔｒ５がオフになり、Ｔｒ６がオンになる。
【０１８３】図３７（Ｄ）に、表示期間Ｔｄにおける画
素の概略図を示す。トランジスタＴｒ２において、書き
込み期間Ｔａで定められたＶGSがそのまま保持容量６０
００により保持されている。さらに、Ｔｒ６がオンにな
るので、Ｔｒ２のドレイン電流Ｉ2が発光素子６００８
に供給される。発光素子６００８は、該発光素子に供給
される電流Ｉ2の大きさに見合った輝度で発光する。つ
まり発光素子に流れる電流の大きさに見合った輝度で発
光素子６００８が発光するので、各画素の階調は、表示
期間Ｔｄにおいて発光素子に流れる電流の大きさで決ま
る。
【０１８４】書き込み期間Ｔａと、表示期間Ｔｄが終了
すると１フレーム期間が終了する。１つのフレーム期間
において１つの画像が表示される。そして、次のフレー
ム期間が開始され、再び書き込み期間Ｔａが開始され
て、上述した動作が繰り返される。
【０１８５】本発明の第２の構成の画素では、トランジ
スタＴｒ１とＴｒ２の特性がずれることにより、駆動部
から発光素子に供給される電流Ｉ2の大きさが所望の値
に保たれなくなることがある。しかし、２つのＴｒ１と
Ｔｒ２を共に用いて電流を電圧に変換しているので、変
換された電圧を平均化することができ、そして駆動部か
ら発光素子に供給される電流Ｉ2は該平均化された電圧
に応じた大きさであるので、特性のずれに起因する発光
素子に供給される電流量のばらつきを、図２７（Ａ）に
示した画素に比べ約半分程度に抑えることができる。よ
って、画素間の輝度のばらつきを抑えることができる。
また、画素に供給された電流は、電流Ｉ 2よりも大き
い。そのため、電流を書き込む時間を短くすることがで
きる。
【０１８６】また、本発明の画素では、書き込み期間Ｔ
ａにおいて信号電流は発光素子に流れていない。よって
信号線駆動回路によって画素に電流が供給され、トラン
ジスタＴｒ１のドレイン電流が流れることでゲート電圧
が変化しはじめてから、その値が安定するまでの時間
は、発光素子の容量に左右されない。したがって、従来
の画素と比べて、供給された電流から変換される電圧が
早く安定するので、電流を書き込む時間を短くすること
ができ、動画表示において残像が視認されてしまうのを
防ぐことができる。
【０１８７】また、従来と同様に、電流入力型の発光装
置の利点も兼ね備えている。すなわち、ＴＦＴの特性が
画素毎にばらついていても、電圧入力型の発光装置に比
べて画素間で発光素子の輝度にばらつきが生じるのを防
ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、
発光素子の劣化による輝度の低下を抑えることができ
る。また、有機発光層の温度が外気温や発光パネル自身
が発する熱等に左右されても、発光素子の輝度が変化す
るのを抑えることができ、また温度の上昇に伴って消費
電流が大きくなるのを防ぐことができる。
【０１８８】なお、トランジスタＴｒ３、Ｔｒ４、Ｔｒ
５、Ｔｒ６の接続は図３７（Ａ）に示した構成に限定さ
れない。各期間においてＴｒ１とＴｒ２が図３７（Ｂ）
〜（Ｄ）に示したような接続がなされるように、Ｔｒ
３、Ｔｒ４、Ｔｒ５、Ｔｒ６の接続を決めれば良い。
【０１８９】すなわち、書き込み期間の開始時におい
て、図３７（Ｂ）に示すようにＴｒ１とＴｒ２のソース
を共に端子６００５に接続し、Ｔｒ１とＴｒ２のゲート
及びドレインを、共に端子６００１に接続する。また保
持容量の２つの電極は、一方を端子６００５に、もう一
方をＴｒ１とＴｒ２のゲートに接続する。そして書き込
み期間の終了前において、図３７（Ｃ）に示すようにＴ
ｒ１とＴｒ２のゲートを接続し、Ｔｒ１とＴｒ２のソー
スを共に端子６００５に接続し、Ｔｒ１とＴｒ２のドレ
インを共に端子６００１に接続する。また保持容量の２
つの電極は、一方を端子６００５に、もう一方をＴｒ２
のゲートに接続する。これにより、保持容量６０００の
電荷を保持することができる。なお、保持容量の電荷が
保持されていれば良いので、必ずしもＴｒ１とＴｒ２の
ゲートが接続されていなくとも良い。Ｔｒ１とＴｒ２の
ゲートが接続されていない場合、Ｔｒ１のゲートとドレ
インが接続されていても良い。
【０１９０】表示期間において、図３７（Ｄ）に示すよ
うにＴｒ１とＴｒ２のゲートを接続し、Ｔｒ１とＴｒ２
のソースを共に端子６００５に接続し、Ｔｒ１のドレイ
ンもしくはソースをフローティングにし、Ｔｒ２のドレ
インを発光素子の画素電極に接続する。また保持容量の
２つの電極は、一方を端子６００５に、もう一方をＴｒ
２のゲートに接続する。このとき、Ｔｒ１とＴｒ２のゲ
ートは接続されていなくても良く、この場合、Ｔｒ１の
ゲートとドレインが接続されていても良い。
【０１９１】例えば、Ｔｒ３のソースとドレインは、一
方は必ず端子６００１に接続されているが、他方は必ず
しもＴｒ１のドレインに接続されている必要はなく、Ｔ
ｒ２のドレインに接続されていても良い。また、Ｔｒ４
のソースとドレインは、一方は必ずＴｒ１及びＴｒ２の
ゲートに接続されているが、他方は必ずしも端子６００
１に接続されている必要はなく、Ｔｒ１のドレインまた
はＴｒ２のドレインに接続されていても良い。また、Ｔ
ｒ５のソースとドレインは、一方は必ずＴｒ２のドレイ
ンに接続されているが、他方は必ずしもＴｒ１のドレイ
ンに接続されている必要はなく、端子６００１に接続さ
れていても良い。
【０１９２】（実施の形態５）本実施の形態では、本発
明の第２の構成の発光装置が有する画素の構成について
説明する。
【０１９３】図３８（Ａ）に、本実施の形態の画素の回
路図を示す。図３８に示す画素は、トランジスタＴｒ
１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６、発光素
子６１０８及び保持容量６１００を有している。保持容
量６１００はＴｒ１及びＴｒ２のゲート電圧をより確実
に保持するために設けられているが、必ずしも設ける必
要はない。
【０１９４】トランジスタＴｒ３のゲートは端子６１０
２に接続されている。そしてトランジスタＴｒ３のソー
スとドレインは、一方は端子６１０１に接続されてお
り、もう一方はトランジスタＴｒ１のソースに接続され
ている。
【０１９５】トランジスタＴｒ４のゲートは、端子６１
０３に接続されている。そしてトランジスタＴｒ４のソ
ースとドレインは、一方は端子６１０５に、もう一方は
トランジスタＴｒ１及びＴｒ２のゲートに接続されてい
る。
【０１９６】トランジスタＴｒ５のゲートは、端子６１
０４に接続されている。そしてトランジスタＴｒ５のソ
ースとドレインは、一方はトランジスタＴｒ１のソース
に、もう一方はトランジスタＴｒ２のソースに接続され
ている。
【０１９７】トランジスタＴｒ６のゲートは、端子６１
０７に接続されている。そしてトランジスタＴｒ６のソ
ースとドレインは、一方はトランジスタＴｒ２のソース
に、もう一方は発光素子６１０８の画素電極に接続され
ている。
【０１９８】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
１及びＴｒ２のドレインは、共に端子６１０５に接続さ
れている。
【０１９９】保持容量６１００が有する２つの電極は、
一方はトランジスタＴｒ１及びＴｒ２のゲートに、もう
一方はトランジスタＴｒ１及びＴｒ２のソースに接続さ
れている。
【０２００】発光素子６１０８の対向電極は端子６１０
６に接続されている。端子６１０５と端子６１０６には
それぞれ電源により電圧が与えられており、常に所定の
電圧差が生じている。
【０２０１】なお、図３８（Ａ）では、Ｔｒ１及びＴｒ
２が共にｎチャネル型ＴＦＴである場合を示しており、
トランジスタＴｒ１とＴｒ２の極性は必ず同じである。
なお、陽極を画素電極として用い、陰極を対向電極とし
て用いる場合、トランジスタＴｒ１及びＴｒ２はｐチャ
ネル型トランジスタであるのが望ましい。逆に、陽極を
対向電極として用い、陰極を画素電極として用いる場
合、トランジスタＴｒ１及びＴｒ２はｎチャネル型トラ
ンジスタであるのが望ましい。
【０２０２】トランジスタＴｒ３〜Ｔｒ６は、ｎチャネ
ル型トランジスタとｐチャネル型トランジスタのどちら
でも良い。各端子に与えられる電圧との兼ね合いで決め
ることができる。
【０２０３】次に、本実施の形態の発光装置の動作につ
いて説明する。図３８（Ａ）に示した画素を有する発光
装置の動作は、書き込み期間Ｔａと表示期間Ｔｄとに分
けて説明することが可能である。
【０２０４】図３８（Ａ）に示した画素の、書き込み期
間Ｔａ開始時におけるトランジスタＴｒ１とＴｒ２の接
続を、図３８（Ｂ）に簡単に示す。書き込み期間Ｔａ開
始時において、Ｔｒ３〜Ｔｒ５はオン、Ｔｒ６はオフに
なる。そして、端子６１０１に入力されるビデオ信号に
基づき、端子６１０１と端子６１０５の間に、それぞれ
ビデオ信号に応じた信号電流Ｉｃが流れる。
【０２０５】信号電流Ｉｃにより、Ｔｒ１のソースとド
レインの間にドレイン電流Ｉ1が、またＴｒ２のソース
とドレインの間にドレイン電流Ｉ2が流れる。つまり信
号電流Ｉｃは、ドレイン電流Ｉ1とドレイン電流Ｉ2の和
に相当する。このときトランジスタＴｒ１は、ゲートと
ドレインが接続されているので飽和領域で動作してお
り、式１が成り立つ。よって、トランジスタＴｒ１のゲ
ート電圧ＶGSは電流Ｉ1によって定まる。
【０２０６】そして、トランジスタＴｒ２のゲートは、
トランジスタＴｒ１のゲートに接続されている。また、
トランジスタＴｒ２のソースは、トランジスタＴｒ１の
ソースに接続されている。したがって、トランジスタＴ
ｒ１のゲート電圧は、そのままトランジスタＴｒ２のゲ
ート電圧となる。
【０２０７】なお、Ｔｒ１とＴｒ２のゲート電圧は同じ
になるが、μ、Ｃ0、Ｗ／Ｌの値がＴｒ１とＴｒ２で異
なる場合、Ｉ1とＩ2は必ずしも等しくない。
【０２０８】書き込み期間Ｔａが終了する前に、Ｔｒ４
をオフにするのが望ましい。Ｔｒ４をオフにしたときの
トランジスタＴｒ１とＴｒ２の接続を、図３８（Ｃ）に
簡単に示す。なぜならトランジスタＴｒ３が先にオフに
なってしまうと、保持容量６１００の電荷がＴｒ４を通
って漏れてしまうからである。
【０２０９】次に、書き込み期間Ｔａが終了すると表示
期間Ｔｄが開始される。表示期間Ｔｄが開始されると、
Ｔｒ３〜Ｔｒ５がオフになり、Ｔｒ６がオンになる。
【０２１０】図３８（Ｄ）に、表示期間Ｔｄにおける画
素の概略図を示す。トランジスタＴｒ２において、書き
込み期間Ｔａで定められたＶGSがそのまま保持容量６１
００により保持されている。さらに、Ｔｒ６がオンにな
るので、Ｔｒ２のドレイン電流Ｉ2が発光素子６１０８
に供給される。発光素子６１０８は、該発光素子に供給
される電流Ｉ2の大きさに見合った輝度で発光する。つ
まり発光素子に流れる電流の大きさに見合った輝度で発
光素子６１０８が発光するので、各画素の階調は、表示
期間Ｔｄにおいて発光素子に流れる電流の大きさで決ま
る。
【０２１１】書き込み期間Ｔａと、表示期間Ｔｄが終了
すると１フレーム期間が終了する。１つのフレーム期間
において１つの画像が表示される。そして、次のフレー
ム期間が開始され、再び書き込み期間Ｔａが開始され
て、上述した動作が繰り返される。
【０２１２】本発明の第２の構成の画素では、トランジ
スタＴｒ１とＴｒ２の特性がずれることにより、駆動部
から発光素子に供給される電流Ｉ2の大きさが所望の値
に保たれなくなることがある。しかし、２つのＴｒ１と
Ｔｒ２を共に用いて電流を電圧に変換しているので、変
換された電圧を平均化することができ、そして駆動部か
ら発光素子に供給される電流Ｉ2は該平均化された電圧
に応じた大きさであるので、特性のずれに起因する発光
素子に供給される電流量のばらつきを、図２７（Ａ）に
示した画素に比べ約半分程度に抑えることができる。よ
って、画素間の輝度のばらつきを抑えることができる。
また、画素に供給された電流は、電流Ｉ 2よりも大き
い。そのため、電流を書き込む時間を短くすることがで
きる。
【０２１３】また、本発明の画素では、書き込み期間Ｔ
ａにおいて信号電流Ｉｃは発光素子に流れていない。よ
って信号線駆動回路によって画素に電流が供給され、ト
ランジスタＴｒ１のドレイン電流が流れることでゲート
電圧が変化しはじめてから、その値が安定するまでの時
間は、発光素子の容量に左右されない。したがって、従
来の画素と比べて、供給された電流から変換される電圧
が早く安定するので、電流を書き込む時間を短くするこ
とができ、動画表示において残像が視認されてしまうの
を防ぐことができる。
【０２１４】また、従来と同様に、電流入力型の発光装
置の利点も兼ね備えている。すなわち、ＴＦＴの特性が
画素毎にばらついていても、電圧入力型の発光装置に比
べて画素間で発光素子の輝度にばらつきが生じるのを防
ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、
発光素子の劣化による輝度の低下を抑えることができ
る。また、有機発光層の温度が外気温や発光パネル自身
が発する熱等に左右されても、発光素子の輝度が変化す
るのを抑えることができ、また温度の上昇に伴って消費
電流が大きくなるのを防ぐことができる。
【０２１５】なお、トランジスタＴｒ３、Ｔｒ４、Ｔｒ
５、Ｔｒ６の接続は図３８（Ａ）に示した構成に限定さ
れない。各期間においてＴｒ１とＴｒ２が図３８（Ｂ）
〜（Ｄ）に示したような接続がなされるように、Ｔｒ
３、Ｔｒ４、Ｔｒ５、Ｔｒ６の接続を決めれば良い。
【０２１６】すなわち、書き込み期間の開始時におい
て、図３８（Ｂ）に示すようにＴｒ１とＴｒ２のソース
を共に端子６１０１に接続し、Ｔｒ１とＴｒ２のゲート
及びドレインを、共に端子６１０５に接続する。また保
持容量の２つの電極は、一方を端子６１０１に、もう一
方をＴｒ１とＴｒ２のゲートに接続する。そして書き込
み期間の終了前において、図３８（Ｃ）に示すようにＴ
ｒ１とＴｒ２のゲートを接続し、Ｔｒ１とＴｒ２のドレ
インを共に端子６１０５に接続する。また保持容量の２
つの電極は、一方をＴｒ２のソースに、もう一方をＴｒ
２のゲートに接続する。これにより、保持容量６１００
の電荷を保持することができる。なお、保持容量の電荷
が保持されていれば良いので、必ずしもＴｒ１とＴｒ２
のゲートが接続されていなくとも良い。Ｔｒ１とＴｒ２
のゲートが接続されていない場合、Ｔｒ１のゲートとド
レインが接続されていても良い。
【０２１７】表示期間において、図３８（Ｄ）に示すよ
うにＴｒ１とＴｒ２のゲートを接続し、Ｔｒ１とＴｒ２
のドレインを共に端子６１０５に接続し、Ｔｒ１のソー
スもしくはドレインをフローティングにし、Ｔｒ２のソ
ースを発光素子の画素電極に接続する。また保持容量の
２つの電極は、一方をＴｒ２のソースに、もう一方をＴ
ｒ２のゲートに接続する。このとき、Ｔｒ１とＴｒ２の
ゲートは接続されていなくても良く、この場合、Ｔｒ１
のゲートとドレインが接続されていても良い。
【０２１８】例えば、Ｔｒ３のソースとドレインは、一
方は必ず端子６１０１に接続されているが、他方は必ず
しもＴｒ１のソースに接続されている必要はなく、Ｔｒ
２のソースに接続されていても良い。また、Ｔｒ５のソ
ースとドレインは、一方は必ずＴｒ２のドレインに接続
されているが、他方は必ずしもＴｒ１のドレインに接続
されている必要はなく、端子６１０１に接続されていて
も良い。
【０２１９】（実施の形態６）実施の形態１〜５では、
ビデオ信号がアナログの場合について説明したが、デジ
タルのビデオ信号を用いて駆動させることも可能であ
る。
【０２２０】デジタルのビデオ信号を用いた時間階調の
駆動方法（デジタル駆動法）の場合、１フレーム期間中
に書き込み期間Ｔａと表示期間Ｔｄが繰り返し出現する
ことで、１つの画像を表示することが可能である。
【０２２１】例えばｎビットのビデオ信号によって画像
を表示する場合、少なくともｎ個の書き込み期間と、ｎ
個の表示期間とが１フレーム期間内に設けられる。ｎ個
の書き込み期間（Ｔａ１〜Ｔａｎ）と、ｎ個の表示期間
（Ｔｄ１〜Ｔｄｎ）は、ビデオ信号の各ビットに対応し
ている。
【０２２２】書き込み期間Ｔａｍ（ｍは１〜ｎの任意の
数）の次には、同じビット数に対応する表示期間、この
場合Ｔｄｍが出現する。書き込み期間Ｔａと表示期間Ｔ
ｄとを合わせてサブフレーム期間ＳＦと呼ぶ。ｍビット
目に対応している書き込み期間Ｔａｍと表示期間Ｔｄｍ
とを有するサブフレーム期間はＳＦｍとなる。
【０２２３】サブフレーム期間ＳＦ１〜ＳＦｎの長さ
は、ＳＦ１：ＳＦ２：…：ＳＦｎ＝２ 0：２1：…：２
n-1を満たす。
【０２２４】各サブフレーム期間において、発光素子を
発光させるかさせないかが、デジタルのビデオ信号の各
ビットによって選択される。そして、１フレーム期間中
における発光する表示期間の長さの和を制御すること
で、階調数を制御することができる。
【０２２５】なお、表示上での画質向上のため、表示期
間の長いサブフレーム期間を、幾つかに分割しても良
い。具体的な分割の仕方については、特願２０００−２
６７１６４号において開示されているので、参照するこ
とが可能である。
【０２２６】また、面積階調と組み合わせて階調を表示
するようにしても良い。
【０２２７】なお、本発明の発光装置において、画素に
用いるトランジスタは単結晶シリコンを用いて形成され
たトランジスタであっても良いし、ポリシリコンやアモ
ルファスシリコンを用いた薄膜トランジスタであっても
良い。
【０２２８】
【実施例】以下に、本発明の実施例について説明する。
【０２２９】（実施例１）本実施例では、図２に示した
発光装置が有する画素１０１の、図３、図６、図８とは
異なる構成について説明する。
【０２３０】図１０に、図２で示した画素１０１の詳し
い構成を示す。図１０に示す画素１０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜
Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのう
ちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１
つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有し
ている。
【０２３１】また画素１０１は、トランジスタＴｒ１、
トランジスタＴｒ２、トランジスタＴｒ３、トランジス
タＴｒ４、トランジスタＴｒ５、発光素子２３４及び保
持容量２３５を有している。保持容量２３５はトランジ
スタＴｒ１及びＴｒ２のゲートとソースの間の電圧（ゲ
ート電圧）をより確実に保持するために設けられている
が、必ずしも設ける必要はない。
【０２３２】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３のソ
ースとドレインは、一方は信号線Ｓｉに接続されてお
り、もう一方はトランジスタＴｒ１のドレインに接続さ
れている。
【０２３３】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
ソースとドレインは、一方はトランジスタＴｒ１のドレ
インに、もう一方はトランジスタＴｒ１及びＴｒ２のゲ
ートに接続されている。
【０２３４】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
ソースとドレインは、一方はトランジスタＴｒ１のドレ
インに、もう一方はトランジスタＴｒ２のドレインに接
続されている。
【０２３５】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
１とトランジスタＴｒ２のソースは、共に電源線Ｖｉに
接続されている。そして、トランジスタＴｒ２のドレイ
ンは、発光素子２３４の画素電極に接続されている。
【０２３６】保持容量２３５が有する２つの電極は、一
方はトランジスタＴｒ１とトランジスタＴｒ２のゲート
に、もう一方は電源線Ｖｉに接続されている。
【０２３７】発光素子２３４は陽極と陰極を有してお
り、本明細書では、陽極を画素電極として用いる場合は
陰極を対向電極と呼び、陰極を画素電極として用いる場
合は陽極を対向電極と呼ぶ。
【０２３８】電源線Ｖｉの電圧（電源電圧）は一定の高
さに保たれている。また対向電極の電圧も、一定の高さ
に保たれている。
【０２３９】なお、トランジスタＴｒ１及びＴｒ２はｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。なお、陽極を画素電極として用
い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｐチャネル型トランジスタであるのが
望ましい。逆に、陽極を対向電極として用い、陰極を画
素電極として用いる場合、トランジスタＴｒ１及びＴｒ
２はｎチャネル型トランジスタであるのが望ましい。
【０２４０】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、
ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。また、Ｇｊ、Ｐｊ、Ｒｊは３本が別
の配線となっているが、まとめて１本や２本にしても良
い。
【０２４１】図１０に示した画素を有する発光装置の動
作は、図３に示した画素の場合と同様に、書き込み期間
Ｔａと表示期間Ｔｄとに分けて説明することが可能であ
る。そして書き込み期間Ｔａと表示期間Ｔｄにおける画
素の動作は、図３に示した画素の場合と同じであり、実
施の形態１の図４及び図５を参照することができるの
で、ここでは説明を省略する。
【０２４２】（実施例２）本実施例では、実施の形態１
に示した発光装置において、トランジスタＴｒ５のゲー
トを第１の走査線に接続した場合の、画素の構成につい
て説明する。
【０２４３】図１１に、図２で示した画素１０１の詳し
い構成を示す。図１１に示す画素１０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜
Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのう
ちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）
を有している。
【０２４４】また画素１０１は、トランジスタＴｒ１、
トランジスタＴｒ２、トランジスタＴｒ３、トランジス
タＴｒ４、トランジスタＴｒ５、発光素子２４４及び保
持容量２４５を有している。保持容量２４５はトランジ
スタＴｒ１及びＴｒ２のゲートとソースの間の電圧（ゲ
ート電圧）をより確実に保持するために設けられている
が、必ずしも設ける必要はない。
【０２４５】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３のソ
ースとドレインは、一方は信号線Ｓｉに接続されてお
り、もう一方はトランジスタＴｒ１のドレインに接続さ
れている。
【０２４６】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
ソースとドレインは、一方はトランジスタＴｒ１のドレ
インに、もう一方はトランジスタＴｒ１のゲート及びト
ランジスタＴｒ２のゲートに接続されている。
【０２４７】トランジスタＴｒ５のゲートは、第１走査
線Ｇｊに接続されている。そしてトランジスタＴｒ５の
ソースとドレインは、一方はトランジスタＴｒ１のドレ
インに、もう一方はトランジスタＴｒ２のドレインに接
続されている。
【０２４８】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
１とトランジスタＴｒ２のソースは、共に電源線Ｖｉに
接続されている。そして、トランジスタＴｒ２のドレイ
ンは、発光素子２４４の画素電極に接続されている。
【０２４９】保持容量２４５が有する２つの電極は、一
方はトランジスタＴｒ１とトランジスタＴｒ２のゲート
に、もう一方は電源線Ｖｉに接続されている。
【０２５０】電源線Ｖｉの電圧（電源電圧）は一定の高
さに保たれている。また対向電極の電圧も、一定の高さ
に保たれている。
【０２５１】なお、本実施例では、トランジスタＴｒ１
及びＴｒ２はｐチャネル型トランジスタを用いている。
トランジスタＴｒ１及びＴｒ２は、ｎチャネル型トラン
ジスタでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。
【０２５２】なお、陽極を画素電極として用い、陰極を
対向電極として用いる場合、トランジスタＴｒ１及びＴ
ｒ２はｐチャネル型トランジスタであるのが望ましい。
逆に、陽極を対向電極として用い、陰極を画素電極とし
て用いる場合、トランジスタＴｒ１及びＴｒ２はｎチャ
ネル型トランジスタであるのが望ましい。
【０２５３】また、本実施例では、トランジスタＴｒ３
のゲートとトランジスタＴｒ５のゲートが接続されてい
るため、トランジスタＴｒ３とＴｒ５の極性は異なって
いる。
【０２５４】また、本実施例では、トランジスタＴｒ３
とＴｒ４は、共にｎチャネル型トランジスタを用いてい
る。トランジスタＴｒ３とＴｒ４はｐチャネル型トラン
ジスタでも良い。ただし、トランジスタＴｒ３及びＴｒ
４の極性は同じである。本実施例においてトランジスタ
Ｔｒ３とＴｒ４のゲートを異なる配線に接続したのは、
書き込み期間が終了するときに、トランジスタＴｒ４を
Ｔｒ３よりも先にオフにすることができるようにするた
めである。トランジスタＴｒ４をＴｒ３よりも先にオフ
にすることで、保持容量２４５の電荷がトランジスタＴ
ｒ４を通って漏れるのを防ぐことができる。
【０２５５】図１１に示した画素を有する発光装置の動
作は、図３に示した画素の場合と同様に、書き込み期間
Ｔａと表示期間Ｔｄとに分けて説明することが可能であ
る。そして書き込み期間Ｔａと表示期間Ｔｄにおける画
素の動作は、図３に示した画素の場合と同じであり、実
施の形態１の図５を参照することができるので、ここで
は説明を省略する。
【０２５６】本実施例の発光装置の場合、実施の形態１
に示した発光装置に比べて、各画素が有する配線を１つ
省くことができる。そのため、作製工程における歩留ま
りを高くすることができる。また、開口率を高めること
ができるので、発光素子からの光が配線等の形成されて
いる基板側に発せられる場合、同じ消費電流でも画面を
明るくすることができる。
【０２５７】（実施例３）本実施例では、実施の形態１
に示した発光装置において、トランジスタＴｒ３、Ｔｒ
４、Ｔｒ５のゲートを同じ走査線に接続した場合の、画
素の構成について説明する。
【０２５８】図１２に、図２で示した画素１０１の詳し
い構成を示す。図１２に示す画素１０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、走査線Ｇｊ（Ｇ１〜Ｇｙ
のうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１
つ）を有している。
【０２５９】また画素１０１は、トランジスタＴｒ１、
トランジスタＴｒ２、トランジスタＴｒ３、トランジス
タＴｒ４、トランジスタＴｒ５、発光素子２５４及び保
持容量２５５を有している。保持容量２５５はトランジ
スタＴｒ１及びＴｒ２のゲートとソースの間の電圧（ゲ
ート電圧）をより確実に保持するために設けられている
が、必ずしも設ける必要はない。
【０２６０】トランジスタＴｒ３のゲートは走査線Ｇｊ
に接続されている。そしてトランジスタＴｒ３のソース
とドレインは、一方は信号線Ｓｉに接続されており、も
う一方はトランジスタＴｒ１のドレインに接続されてい
る。
【０２６１】トランジスタＴｒ４のゲートは、走査線Ｇ
ｊに接続されている。そしてトランジスタＴｒ４のソー
スとドレインは、一方はトランジスタＴｒ１のドレイン
に、もう一方はトランジスタＴｒ１及びＴｒ２のゲート
に接続されている。
【０２６２】トランジスタＴｒ５のゲートは、走査線Ｇ
ｊに接続されている。そしてトランジスタＴｒ５のソー
スとドレインは、一方はトランジスタＴｒ１のドレイン
に、もう一方はトランジスタＴｒ２のドレインに接続さ
れている。
【０２６３】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
１とトランジスタＴｒ２のソースは、共に電源線Ｖｉに
接続されている。そして、トランジスタＴｒ２のドレイ
ンは、発光素子２５４の画素電極に接続されている。
【０２６４】保持容量２５５が有する２つの電極は、一
方はトランジスタＴｒ１及びＴｒ２のゲートに、もう一
方は電源線Ｖｉに接続されている。
【０２６５】電源線Ｖｉの電圧（電源電圧）は一定の高
さに保たれている。また対向電極の電圧も、一定の高さ
に保たれている。
【０２６６】なお、本実施例では、トランジスタＴｒ１
及びＴｒ２はｐチャネル型トランジスタを用いている。
トランジスタＴｒ１及びＴｒ２は、ｎチャネル型トラン
ジスタでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。
【０２６７】なお、陽極を画素電極として用い、陰極を
対向電極として用いる場合、トランジスタＴｒ１及びＴ
ｒ２はｐチャネル型トランジスタであるのが望ましい。
逆に、陽極を対向電極として用い、陰極を画素電極とし
て用いる場合、トランジスタＴｒ１及びＴｒ２はｎチャ
ネル型トランジスタであるのが望ましい。
【０２６８】また、本実施例では、トランジスタＴｒ３
とＴｒ４は、共にｎチャネル型トランジスタを用い、ト
ランジスタＴｒ５はｐチャネル型トランジスタを用いて
いる。トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、ｎチャ
ネル型トランジスタでもｐチャネル型トランジスタでも
良い。ただし、トランジスタＴｒ３及びＴｒ４の極性は
同じであり、トランジスタＴｒ５の極性は、トランジス
タＴｒ３及びＴｒ４の逆である。
【０２６９】図１２に示した画素を有する発光装置の動
作は、図３に示した画素の場合と同様に、書き込み期間
Ｔａと表示期間Ｔｄとに分けて説明することが可能であ
る。そして書き込み期間Ｔａと表示期間Ｔｄにおける画
素の動作は、図３に示した画素の場合と同じであり、実
施の形態１の図５を参照することができるので、ここで
は説明を省略する。
【０２７０】なお、本実施例において、トランジスタＴ
ｒ４のソースとドレインは、一方はトランジスタＴｒ１
のドレインに、もう一方はトランジスタＴｒ１のゲート
及びトランジスタＴｒ２のゲートに接続されている。し
かし本実施例はこの構成に限定されない。本発明の画素
は、書き込み期間ＴａにおいてトランジスタＴｒ１のゲ
ートとドレインを接続し、表示期間においてトランジス
タＴｒ１のゲートとドレインを切り離すことができるよ
うに、トランジスタＴｒ４が他の素子または配線と接続
されていれば良い。 つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５
は、Ｔａでは図５（Ａ）のように接続され、Ｔｄでは図
５（Ｂ）のように接続されていれば良い。
【０２７１】本実施例の発光装置の場合、実施の形態１
に示した発光装置に比べて、各画素が有する配線を２つ
省くことができる。また、実施例２に示した発光装置に
比べて、各画素が有する配線を１つ省くことができる。
そのため、作製工程における歩留まりを高くすることが
できる。また、開口率を高めることができるので、発光
素子からの光が配線等の形成されている基板側に発せら
れる場合、同じ消費電流でも画面を明るくすることがで
きる。
【０２７２】（実施例４）本発明の発光装置の作成方法
の一例について、図１３〜図１７を用いて説明する。本
実施例では、図３に示した画素を有する発光装置の作製
方法について示す。なお、ここでは代表的に、トランジ
スタＴｒ３、Ｔｒ５と、画素部の周辺に設けられる駆動
部のトランジスタを示す。なおトランジスタＴｒ１、Ｔ
ｒ２及びＴｒ４については特に図示しないが、本実施例
の作製方法に従って作製することが可能である。また、
図３に示した発光装置以外でも、本発明の発光装置は、
本実施例で示した作製方法を用いて作製することが可能
である。また、駆動部に関しては基本単位であるＣＭＯ
Ｓ回路のＴＦＴを図示することとする。
【０２７３】まず、図１３（Ａ）に示すように、コーニ
ング社の＃７０５９ガラスや＃１７３７ガラスなどに代
表されるバリウムホウケイ酸ガラス、またはアルミノホ
ウケイ酸ガラスなどのガラスから成る基板５００１上に
酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ
ン膜などの絶縁膜から成る下地膜５００２を形成する。
例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏか
ら作製される酸化窒化シリコン膜５００２ａを１０〜２
００nm（好ましくは５０〜１００nm）形成し、同様にＳ
ｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜
５００２ｂを５０〜２００nm（好ましくは１００〜１５
０nm）の厚さに積層形成する。本実施例では下地膜５０
０２を２層構造として示したが、前記絶縁膜の単層膜ま
たは２層以上積層させた構造として形成しても良い。
【０２７４】島状半導体層５００３〜５００６は、非晶
質構造を有する半導体膜をレーザー結晶化法や公知の熱
結晶化法を用いて作製した結晶質半導体膜で形成する。
この島状半導体層５００３〜５００６の厚さは２５〜８
０nm（好ましくは３０〜６０nm）の厚さで形成する。結
晶質半導体膜の材料に限定はないが、好ましくはシリコ
ンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで
形成すると良い。
【０２７５】レーザー結晶化法で結晶質半導体膜を作製
する場合は、パルス発振型または連続発光型のエキシマ
レーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用い
る。これらのレーザーを用いる場合には、レーザー発振
器から放射されたレーザー光を光学系で線状に集光し、
半導体膜に照射する方法を用いると良い。結晶化の条件
は実施者が適宣選択するものであるが、エキシマレーザ
ーを用いる場合はパルス発振周波数３００Hzとし、レー
ザーエネルギー密度を１００〜４００mJ/cm2(代表的に
は２００〜３００mJ/cm2)とする。また、ＹＡＧレーザ
ーを用いる場合にはその第２高調波を用いパルス発振周
波数３０〜３００kHzとし、レーザーエネルギー密度を
３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm
2)とすると良い。そして幅１００〜１０００μm、例え
ば４００μmで線状に集光したレーザー光を基板全面に
渡って照射し、この時の線状レーザー光の重ね合わせ率
（オーバーラップ率）を５０〜９０％として行う。
【０２７６】なおレーザーは、連続発振またはパルス発
振の気体レーザもしくは固体レーザを用いることができ
る。気体レーザーとして、エキシマレーザ、Ａｒレー
ザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧ
レーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レー
ザ、ガラスレーザ、ルビーレーザ、アレキサンドライド
レーザ、Ｔｉ：サファイアレーザなどが挙げられる。固
体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、
Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ
4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザー等も
使用可能である。当該レーザーの基本波はドーピングす
る材料によって異なり、１μｍ前後の基本波を有するレ
ーザー光が得られる。基本波に対する高調波は、非線形
光学素子を用いることで得ることができる。
【０２７７】非晶質半導体膜の結晶化に際し、大粒径に
結晶を得るためには、連続発振が可能な固体レーザを用
い、基本波の第２高調波〜第４高調波を適用するのが好
ましい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１
０６４nm）の第２高調波（５３２nm）や第３高調波（３
５５ｎｍ）を適用するのが望ましい。具体的には、出力
１０Ｗの連続発振のＹＶＯ4レーザから射出されたレー
ザ光を非線形光学素子により高調波に変換する。また、
共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、
高調波を射出する方法もある。そして、好ましくは光学
系により照射面にて矩形状または楕円形状のレーザ光に
成形して、被処理体に照射する。このときのエネルギー
密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは
０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、１
０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相
対的に半導体膜を移動させて照射する。
【０２７８】次いで、島状半導体層５００３〜５００６
を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜
５００７はプラズマＣＶＤ法またはスパッタ法を用い、
厚さを４０〜１５０nmとしてシリコンを含む絶縁膜で形
成する。本実施例では、１２０nmの厚さで酸化窒化シリ
コン膜で形成する。勿論、ゲート絶縁膜はこのような酸
化窒化シリコン膜に限定されるものでなく、他のシリコ
ンを含む絶縁膜を単層または積層構造として用いても良
い。例えば、酸化シリコン膜を用いる場合には、プラズ
マＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）と
Ｏ2とを混合し、反応圧力４０Pa、基板温度３００〜４
００℃とし、高周波（１３．５６MHz）、電力密度０．
５〜０．８W/cm2で放電させて形成することが出来る。
このようにして作製される酸化シリコン膜は、その後４
００〜５００℃の熱アニールによりゲート絶縁膜として
良好な特性を得ることが出来る。
【０２７９】そして、ゲート絶縁膜５００７上にゲート
電極（ゲート）を形成するための第１の導電膜５００８
と第２の導電膜５００９とを形成する。本実施例では、
第１の導電膜５００８をＴａで５０〜１００nmの厚さに
形成し、第２の導電膜５００９をＷで１００〜３００nm
の厚さに形成する。
【０２８０】Ｔａ膜はスパッタ法で、Ｔａのターゲット
をＡｒでスパッタすることにより形成する。この場合、
Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力
を緩和して膜の剥離を防止することが出来る。また、α
相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極
に使用することが出来るが、β相のＴａ膜の抵抗率は１
８０μΩcm程度でありゲート電極とするには不向きであ
る。α相のＴａ膜を形成するために、Ｔａのα相に近い
結晶構造をもつ窒化タンタルを１０〜５０nm程度の厚さ
でＴａの下地に形成しておくとα相のＴａ膜を容易に得
ることが出来る。
【０２８１】Ｗ膜を形成する場合には、Ｗをターゲット
としたスパッタ法で形成する。その他に６フッ化タング
ステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも
出来る。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μ
Ωcm以下にすることが望ましい。Ｗ膜は結晶粒を大きく
することで低抵抗率化を図ることが出来るが、Ｗ中に酸
素などの不純物元素が多い場合には結晶化が阻害され高
抵抗化する。このことより、スパッタ法による場合、純
度９９．９９９９または９９．９９％のＷターゲットを
用い、さらに成膜時に気相中からの不純物の混入がない
ように十分配慮してＷ膜を形成することにより、抵抗率
９〜２０μΩcmを実現することが出来る。
【０２８２】なお、本実施例では、第１の導電膜５００
８をＴａ、第２の導電膜５００９をＷとしたが、特に限
定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ
などから選ばれた元素、または前記元素を主成分とする
合金材料もしくは化合物材料で形成してもよい。また、
リン等の不純物元素をドーピングしたポリシリコン膜に
代表される半導体膜を用いてもよい。本実施例以外の他
の組み合わせの一例で望ましいものとしては、第１の導
電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２
の導電膜５００９をＷとする組み合わせ、第１の導電膜
５００８を窒化タンタル（ＴａＮ）で形成し、第２の導
電膜５００９をＡｌとする組み合わせ、第１の導電膜５
００８を窒化タンタル（ＴａＮ）で形成し、第２の導電
膜５００９をＣｕとする組み合わせが挙げられる。
【０２８３】次に、レジストによるマスク５０１０を形
成し、電極及び配線を形成するための第１のエッチング
処理を行う。本実施例ではＩＣＰ（Inductively Couple
d Plasma：誘導結合型プラズマ）エッチング法を用い、
エッチング用ガスにＣＦ4とＣｌ2を混合し、１Paの圧力
でコイル型の電極に５００WのＲＦ（１３．５６MHz）電
力を投入してプラズマを生成して行う。基板側（試料ス
テージ）にも１００WのＲＦ（１３．５６MHz）電力を投
入し、実質的に負の自己バイアス電圧を印加する。ＣＦ
4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度
にエッチングされる。
【０２８４】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第１の導電層及び第
２の導電層の端部がテーパー形状となる。テーパー部の
角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、１０〜２０％程度
の割合でエッチング時間を増加させると良い。Ｗ膜に対
する酸化窒化シリコン膜の選択比は２〜４（代表的には
３）であるので、オーバーエッチング処理により、酸化
窒化シリコン膜が露出した面は２０〜５０nm程度エッチ
ングされることになる。こうして、第１のエッチング処
理により第１の導電層と第２の導電層から成る第１の形
状の導電層５０１１〜５０１６（第１の導電層５０１１
ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１６
ｂ）を形成する。このとき、ゲート絶縁膜５００７にお
いては、第１の形状の導電層５０１１〜５０１６で覆わ
れない領域は２０〜５０nm程度エッチングされ薄くなっ
た領域が形成される。（図１３（Ｂ））
【０２８５】そして、第１のドーピング処理を行いＮ型
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法もしくはイオン注入法で行えば良い。イ
オンドープ法の条件はドーズ量を１×１０13〜５×１０
14atoms/cm2とし、加速電圧を６０〜１００keVとして行
う。Ｎ型を付与する不純物元素として１５族に属する元
素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる
が、ここではリン（Ｐ）を用いる。この場合、導電層５
０１１〜５０１４がＮ型を付与する不純物元素に対する
マスクとなり、自己整合的に第１の不純物領域５０１７
〜５０２５が形成される。第１の不純物領域５０１７〜
５０２４には１×１０20〜１×１０21atoms/cm3の濃度
範囲でＮ型を付与する不純物元素を添加する。（図１３
（Ｂ））
【０２８６】次に、図１３（Ｃ）に示すように、レジス
トマスクは除去しないまま、第２のエッチング処理を行
う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ
膜を選択的にエッチングする。この時、第２のエッチン
グ処理により第２の形状の導電層５０２６〜５０３１
（第１の導電層５０２６ａ〜５０３１ａと第２の導電層
５０２６ｂ〜５０３１ｂ）を形成する。このとき、ゲー
ト絶縁膜５００７においては、第２の形状の導電層５０
２６〜５０３１で覆われない領域はさらに２０〜５０nm
程度エッチングされ薄くなった領域が形成される。
【０２８７】Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することが出来る。
ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗ
のフッ化物であるＷＦ6が極端に高く、その他のＷＣ
ｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、Ｃ
Ｆ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチン
グされる。しかし、この混合ガスに適量のＯ2を添加す
るとＣＦ4とＯ2が反応してＣＯとＦになり、Ｆラジカル
またはＦイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いＷ膜のエッチング速度が増大する。一
方、ＴａはＦが増大しても相対的にエッチング速度の増
加は少ない。また、ＴａはＷに比較して酸化されやすい
ので、Ｏ2を添加することでＴａの表面が酸化される。
Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴ
ａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ
膜とのエッチング速度に差を作ることが可能となりＷ膜
のエッチング速度をＴａ膜よりも大きくすることが可能
となる。
【０２８８】そして、図１４（Ａ）に示すように第２の
ドーピング処理を行う。この場合、第１のドーピング処
理よりもドーズ量を下げて高い加速電圧の条件としてＮ
型を付与する不純物元素をドーピングする。例えば、加
速電圧を７０〜１２０keVとし、１×１０13atoms/cm2の
ドーズ量で行い、図１３（Ｂ）で島状半導体層に形成さ
れた第１の不純物領域の内側に新たな不純物領域を形成
する。ドーピングは、第２の形状の導電層５０２６〜５
０２９を不純物元素に対するマスクとして用い、第１の
導電層５０２６ａ〜５０２９ａの下側の領域にも不純物
元素が添加されるようにドーピングする。こうして、第
３の不純物領域５０３２〜５０３５が形成される。この
第３の不純物領域５０３２〜５０３５に添加されたリン
（Ｐ）の濃度は、第１の導電層５０２６ａ〜５０２９ａ
のテーパー部の膜厚に従って緩やかな濃度勾配を有して
いる。なお、第１の導電層５０２６ａ〜５０２９ａのテ
ーパー部と重なる半導体層において、第１の導電層５０
２６ａ〜５０２９ａのテーパー部の端部から内側に向か
って若干、不純物濃度が低くなっているものの、ほぼ同
程度の濃度である。
【０２８９】図１４（Ｂ）に示すように第３のエッチン
グ処理を行う。エッチングガスにＣＨＦ6を用い、反応
性イオンエッチング法（ＲＩＥ法）を用いて行う。第３
のエッチング処理により、第１の導電層５０２６ａ〜５
０３１ａのテーパー部を部分的にエッチングして、第１
の導電層が半導体層と重なる領域が縮小される。第３の
エッチング処理によって、第３の形状の導電層５０３７
〜５０４２（第１の導電層５０３７ａ〜５０４２ａと第
２の導電層５０３７ｂ〜５０４２ｂ）を形成する。この
とき、ゲート絶縁膜５００７においては、第３の形状の
導電層５０３７〜５０４２で覆われない領域はさらに２
０〜５０nm程度エッチングされ薄くなった領域が形成さ
れる。
【０２９０】第３のエッチング処理によって、第３の不
純物領域５０３２〜５０３５においては、第１の導電層
５０３７ａ〜５０４０ａと重なる第３の不純物領域５０
３２ａ〜５０３５ａと、第１の不純物領域と第３の不純
物領域との間の第２の不純物領域５０３２ｂ〜５０３５
ｂとが形成される。
【０２９１】そして、図１４（Ｃ）に示すように、Ｐチ
ャネル型ＴＦＴを形成する島状半導体層５００４、５０
０６に第1の導電型とは逆の導電型の第４の不純物領域
５０４３〜５０５４を形成する。第３の形状の導電層５
０３８ｂ、５０４０ｂを不純物元素に対するマスクとし
て用い、自己整合的に不純物領域を形成する。このと
き、Ｎチャネル型ＴＦＴを形成する島状半導体層５００
３、５００５および配線部５０４１、５０４２はレジス
トマスク５２００で全面を被覆しておく。不純物領域５
０４３〜５０５４に添加されているリンの濃度は均一で
はないが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法
で形成し、そのいずれの領域においても不純物濃度が２
×１０20〜２×１０21atoms/cm3となるようにする。
【０２９２】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。島状半導体層と重なる第３
の形状の導電層５０３７〜５０４０がゲート電極として
機能する。また、５０４２は島状の第１走査線として機
能する。５０４１は島状の第３走査線と第３の形状の導
電層５０４０を接続する配線として機能する。
【０２９３】レジストマスク５２００を除去した後、導
電型の制御を目的として、それぞれの島状半導体層に添
加された不純物元素を活性化する工程を行う。この工程
はファーネスアニール炉を用いる熱アニール法で行う。
その他に、レーザーアニール法、またはラピッドサーマ
ルアニール法（ＲＴＡ法）を適用することが出来る。熱
アニール法では酸素濃度が１ppm以下、好ましくは０．
１ppm以下の窒素雰囲気中で４００〜７００℃、代表的
には５００〜６００℃で行うものであり、本実施例では
５００℃で４時間の熱処理を行う。ただし、第３の形状
の導電層５０３７〜５０４２に用いた配線材料が熱に弱
い場合には、配線等を保護するため層間絶縁膜（シリコ
ンを主成分とする）を形成した後で活性化を行うことが
好ましい。レーザーアニール法を用いる場合、結晶化の
際に用いたレーザーを使用することが可能である。活性
化の場合は、移動速度は結晶化と同じにし、０．０１〜
１００ＭＷ／ｃｍ2程度（好ましくは０．０１〜１０Ｍ
Ｗ／ｃｍ2）のエネルギー密度が必要となる。
【０２９４】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、島状半導体層を水素化する工程を行う。この工程は
熱的に励起された水素により半導体層のダングリングボ
ンドを終端する工程である。水素化の他の手段として、
プラズマ水素化（プラズマにより励起された水素を用い
る）を行っても良い。
【０２９５】次いで、図１５（Ａ）に示すように、第１
の層間絶縁膜５０５５を酸化窒化シリコン膜から１００
〜２００nmの厚さで形成する。その上に有機絶縁物材料
から成る第２の層間絶縁膜５０５６を形成した後、第１
の層間絶縁膜５０５５、第２の層間絶縁膜５０５６、お
よびゲート絶縁膜５００７に対してコンタクトホールを
形成し、各配線５０５７〜５０６２をパターニング形成
した後、接続配線５０６２に接する画素電極５０６４を
パターニング形成する。
【０２９６】第２の層間絶縁膜５０５６としては、有機
樹脂を材料とする膜を用い、その有機樹脂としてはポリ
イミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することが出来る。特に、第２の層間
絶縁膜５０５６は平坦化の意味合いが強いので、平坦性
に優れたアクリルが好ましい。本実施例ではＴＦＴによ
って形成される段差を十分に平坦化しうる膜厚でアクリ
ル膜を形成する。好ましくは１〜５μm（さらに好まし
くは２〜４μm）とすれば良い。
【０２９７】コンタクトホールの形成は、ドライエッチ
ングまたはウエットエッチングを用い、Ｎ型の不純物領
域５０１７、５０１８、５０２１、５０２２またはＰ型
の不純物領域５０４３、５０４８、５０４９、５０５４
に達するコンタクトホール、配線５０４２に達するコン
タクトホール（図示せず）、電源供給線に達するコンタ
クトホール（図示せず）、およびゲート電極に達するコ
ンタクトホール（図示せず）をそれぞれ形成する。
【０２９８】また、配線（接続配線、信号線を含む）５
０５７〜５０６２として、Ｔｉ膜を１００nm、Ｔｉを含
むアルミニウム膜を３００nm、Ｔｉ膜１５０nmをスパッ
タ法で連続形成した３層構造の積層膜を所望の形状にパ
ターニングしたものを用いる。勿論、他の導電膜を用い
ても良い。
【０２９９】また、本実施例では、画素電極５０６４と
してＩＴＯ膜を１１０nmの厚さに形成し、パターニング
を行った。画素電極５０６４を接続配線５０６２と接し
て重なるように配置することでコンタクトを取ってい
る。また、酸化インジウムに２〜２０％の酸化亜鉛（Ｚ
ｎＯ）を混合した透明導電膜を用いても良い。この画素
電極５０６４が発光素子の陽極となる。（図１５
（Ａ））
【０３００】図１７に、図１５（Ａ）の工程まで終了し
た時点での、画素の上面図を示す。なお、配線の位置や
半導体層の位置を明確にするために、絶縁膜や層間絶縁
膜は省略した。図１７のＡ−Ａ’における断面図が、図
１５（Ａ）のＡ−Ａ’に示した部分に相当する。また、
図１７のＢ−Ｂ’における断面図が、図１５（Ａ）のＢ
−Ｂ’に示した部分に相当する。また、図１７のＣ−
Ｃ’における断面図を、図１６に示す。
【０３０１】トランジスタＴｒ３は、半導体層５００５
と、第１走査線Ｇｊ（５０４２）と接続されているゲー
ト電極５０３９とを有している。半導体層５００５が有
する不純物領域５０２１（図１７では特に図示せず）は
信号線Ｓｉ（５０６０）に接続されており、不純物領域
５０２２（図１７では特に図示せず）は配線５０６１に
接続されている。
【０３０２】トランジスタＴｒ４は、半導体層５１００
と、ゲート電極５１０１とを有している。半導体層５１
００が有する２つの不純物領域（図１７では特に図示せ
ず）は、一方は配線５１０２に接続されており、もう一
方は信号線Ｓｉ５０６０に接続されている。また、ゲー
ト電極５１０１は配線５１０７に接続されており、配線
５１０７は第２走査線Ｐｊに接続されている。
【０３０３】トランジスタＴｒ１は、半導体層５１０３
と、ゲート電極５１０４とを有している。半導体層５１
０３が有する２つの不純物領域（図１７では特に図示せ
ず）は、一方は電源線Ｖｉ（５１１０）に接続されてお
り、もう一方は配線５０６１に接続されている。また、
ゲート電極５１０４は容量用電極５１０９に接続されて
いる。
【０３０４】トランジスタＴｒ２は、半導体層５１０５
と、ゲート電極５１０６とを有している。半導体層５１
０５が有する２つの不純物領域（図１７では特に図示せ
ず）は、一方は電源線Ｖｉ（５１１０）に接続されてお
り、もう一方は配線５０６２に接続されている。また、
ゲート電極５１０６は容量用電極５１０９に接続されて
いる。
【０３０５】トランジスタＴｒ５は、半導体層５００６
と、ゲート電極５０４０とを有している。半導体層５０
０６が有する２つの不純物領域（図１７では特に図示せ
ず）は、一方は配線５０６１に接続されており、もう一
方は配線５０６２に接続されている。また、ゲート電極
５０４０は、配線５０４１を介して第３走査線Ｒｊに接
続されている。
【０３０６】配線５０６２は画素電極５０６４に接続さ
れている。
【０３０７】５１０８は半導体層に不純物を添加するこ
とで形成された容量用の半導体層であり、ゲート絶縁膜
５００７（図１７では特に図示せず）を間に介して容量
用電極５１０９と重なっている。また容量用電極５１０
９は、第１の層間絶縁膜５０５５及び第２の層間絶縁膜
５０５６を間に介して電源線Ｖｉ（５１１０）と重なっ
ている。また、電源線Ｖｉ（５１１０）は、容量用半導
体層５１０８が有する不純物領域５１１１と、ゲート絶
縁膜５００７、第１の層間絶縁膜５０５５及び第２の層
間絶縁膜５０５６に形成されたコンタクトホールを介し
て接続されている。
【０３０８】次に、図１５（Ｂ）に示すように、珪素を
含む絶縁膜（本実施例では酸化珪素膜）を５００nmの厚
さに形成し、画素電極５０６４に対応する位置に開口部
を形成して、バンクとして機能する第３の層間絶縁膜５
０６５を形成する。開口部を形成する際、ウエットエッ
チング法を用いることで容易にテーパー形状の側壁とす
ることが出来る。開口部の側壁が十分になだらかでない
と段差に起因する有機発光層の劣化が顕著な問題となっ
てしまうため、注意が必要である。
【０３０９】次に、有機発光層５０６６および陰極（Ｍ
ｇＡｇ電極）５０６７を、真空蒸着法を用いて大気解放
しないで連続形成する。なお、有機発光層５０６６の膜
厚は８０〜２００nm（典型的には１００〜１２０nm）、
陰極５０６７の厚さは１８０〜３００nm（典型的には２
００〜２５０nm）とすれば良い。
【０３１０】この工程では、赤色に対応する画素、緑色
に対応する画素および青色に対応する画素に対して順
次、有機発光層を形成する。但し、有機発光層は溶液に
対する耐性に乏しいためフォトリソグラフィ技術を用い
ずに各色個別に形成しなくてはならない。そこでメタル
マスクを用いて所望の画素以外を隠し、必要箇所だけ選
択的に有機発光層を形成するのが好ましい。
【０３１１】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
有機発光層を選択的に形成する。次いで、緑色に対応す
る画素以外を全て隠すマスクをセットし、そのマスクを
用いて緑色発光の有機発光層を選択的に形成する。次い
で、同様に青色に対応する画素以外を全て隠すマスクを
セットし、そのマスクを用いて青色発光の有機発光層を
選択的に形成する。なお、ここでは全て異なるマスクを
用いるように記載しているが、同じマスクを使いまわし
ても構わない。
【０３１２】ここではＲＧＢに対応した３種類の発光素
子を形成する方式を用いたが、白色発光の発光素子とカ
ラーフィルタを組み合わせた方式、青色または青緑発光
の発光素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを
組み合わせた方式、陰極（対向電極）に透明電極を利用
してＲＧＢに対応した発光素子を重ねる方式などを用い
ても良い。
【０３１３】なお、有機発光層５０６６としては公知の
材料を用いることが出来る。公知の材料としては、駆動
電圧を考慮すると有機材料を用いるのが好ましい。例え
ば正孔注入層、正孔輸送層、発光層および電子注入層で
なる４層構造を有機発光層とすれば良い。
【０３１４】次に、メタルマスクを用いて陰極５０６７
を形成する。なお本実施例では陰極５０６７としてＭｇ
Ａｇを用いたが、本発明はこれに限定されない。陰極５
０６７として他の公知の材料を用いても良い。
【０３１５】最後に、窒化珪素膜でなるパッシベーショ
ン膜５０６８を３００nmの厚さに形成する。パッシベー
ション膜５０６８を形成しておくことで、有機発光層５
０６６を水分等から保護することができ、発光素子の信
頼性をさらに高めることが出来る。
【０３１６】こうして図１５（Ｂ）に示すような構造の
発光装置が完成する。
【０３１７】ところで、本実施例の発光装置は、画素部
だけでなく駆動回路部にも最適な構造のＴＦＴを配置す
ることにより、非常に高い信頼性を示し、動作特性も向
上しうる。また結晶化工程においてＮｉ等の金属触媒を
添加し、結晶性を高めることも可能である。それによっ
て、信号線駆動回路の駆動周波数を１０MHz以上にする
ことが可能である。
【０３１８】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するＴＦＴを、
駆動回路部を形成するＣＭＯＳ回路のＮチャネル型ＴＦ
Ｔとして用いる。なお、ここでいう駆動回路としては、
シフトレジスタ、バッファ、レベルシフタ、線順次駆動
におけるラッチ、点順次駆動におけるトランスミッショ
ンゲートなどが含まれる。
【０３１９】本実施例の場合、Ｎチャネル型ＴＦＴの活
性層は、ソース領域（ソース）、ドレイン領域（ドレイ
ン）、ゲート絶縁膜を間に挟んでゲート電極と重なるオ
ーバーラップＬＤＤ領域（ＬOV領域）、ゲート絶縁膜を
間に挟んでゲート電極と重ならないオフセットＬＤＤ領
域（ＬOFF領域）およびチャネル形成領域を含む。
【０３２０】また、ＣＭＯＳ回路のＰチャネル型ＴＦＴ
は、ホットキャリア注入による劣化が殆ど気にならない
ので、特にＬＤＤ領域を設けなくても良い。勿論、Ｎチ
ャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャ
リア対策を講じることも可能である。
【０３２１】その他、駆動回路において、チャネル形成
領域を双方向に電流が流れるようなＣＭＯＳ回路、即
ち、ソース領域とドレイン領域の役割が入れ替わるよう
なＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成
するＮチャネル型ＴＦＴは、チャネル形成領域の両サイ
ドにチャネル形成領域を挟む形でＬＤＤ領域を形成する
ことが好ましい。このような例としては、点順次駆動に
用いられるトランスミッションゲートなどが挙げられ
る。また駆動回路において、オフ電流を極力低く抑える
必要のあるＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回
路を形成するＮチャネル型ＴＦＴは、ＬOV領域を有して
いることが好ましい。このような例としては、やはり、
点順次駆動に用いられるトランスミッションゲートなど
が挙げられる。
【０３２２】なお、実際には図１５（Ｂ）の状態まで完
成したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム（ラミネートフィル
ム、紫外線硬化樹脂フィルム等）や透光性のシーリング
材でパッケージング（封入）することが好ましい。その
際、シーリング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料（例えば酸化バリウム）を配置したりする
と発光素子の信頼性が向上する。
【０３２３】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クタ（フレキシブルプリントサーキット：ＦＰＣ）を取
り付けて製品として完成する。このような出荷出来る状
態にまでした状態を本明細書中では発光装置という。
【０３２４】また、本実施例で示す工程に従えば、発光
装置の作製に必要なフォトマスクの数を抑えることが出
来る。その結果、工程を短縮し、製造コストの低減及び
歩留まりの向上に寄与することが出来る。
【０３２５】本発明の発光装置の作製方法は、本実施例
において説明した作製方法に限定されない。本発明の発
光装置は公知の方法を用いて作成することが可能であ
る。
【０３２６】本実施例は、実施例１〜３と自由に組み合
わせて実施することが可能である。
【０３２７】（実施例５）本実施例では、アナログ駆動
法で駆動する本発明の発光装置が有する駆動回路（信号
線駆動回路及び走査線駆動回路）の構成について説明す
る。
【０３２８】図１８（Ａ）に本実施例の信号線駆動回路
４０１のブロック図を示す。４０２はシフトレジスタ、
４０３はバッファ、４０４はサンプリング回路、４０５
は電流変換回路を示している。
【０３２９】シフトレジスタ４０２には、クロック信号
（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されて
いる。シフトレジスタ４０２にクロック信号（ＣＬＫ）
とスタートパルス信号（ＳＰ）が入力されると、タイミ
ング信号が生成される。
【０３３０】生成されたタイミング信号は、バッファ４
０３において増幅または緩衝増幅されて、サンプリング
回路４０４に入力される。なお、バッファの代わりにレ
ベルシフタを設けて、タイミング信号を増幅しても良
い。また、バッファとレベルシフタを両方設けていても
良い。
【０３３１】図１８（Ｂ）にサンプリング回路４０４、
電流変換回路４０５の具体的な構成を示す。なおサンプ
リング回路４０４は、端子４１０においてバッファ４０
３と接続されている。
【０３３２】サンプリング回路４０４には、複数のスイ
ッチ４１１が設けられている。そしてサンプリング回路
４０４には、ビデオ信号線４０６からアナログビデオ信
号が入力されており、スイッチ４１１はタイミング信号
に同期して、該アナログビデオ信号をサンプリングし、
後段の電流変換回路４０５に入力する。なお図１８
（Ｂ）では、電流変換回路４０５はサンプリング回路４
０４が有するスイッチ４１１の１つに接続されている電
流変換回路だけを示しているが、各スイッチ４１１の後
段に、図１８（Ｂ）に示したような電流変換回路４０５
が接続されているものとする。
【０３３３】なお本実施例では、スイッチ４１１にトラ
ンジスタを１つだけ用いているが、スイッチ４１１はタ
イミング信号に同期してアナログビデオ信号をサンプリ
ングできるスイッチであれば良く、本実施例の構成に限
定されない。
【０３３４】サンプリングされたアナログビデオ信号
は、電流変換回路４０５が有する電流出力回路４１２に
入力される。電流出力回路４１２は、入力されたビデオ
信号の電圧に見合った値の電流（信号電流）を出力す
る。なお図１８ではアンプ及びトランジスタを用いて電
流出力回路を形成しているが、本発明はこの構成に限定
されず、入力された信号の電圧に見合った値の電流を出
力することができる回路であれば良い。
【０３３５】該信号電流は、同じく電流変換回路４０５
が有するリセット回路４１７に入力される。リセット回
路４１７は、２つのアナログスイッチ４１３、４１４
と、インバーター４１６と、電源４１５を有している。
【０３３６】アナログスイッチ４１４にはリセット信号
（Ｒｅｓ）が入力されており、アナログスイッチ４１３
には、インバーター４１６によって反転されたリセット
信号（Ｒｅｓ）が入力されている。そしてアナログスイ
ッチ４１３とアナログスイッチ４１４は、反転したリセ
ット信号とリセット信号にそれぞれ同期して動作してお
り、一方がオンのとき片一方がオフになっている。
【０３３７】そして、アナログスイッチ４１３がオンの
ときに信号電流は対応する信号線に入力される。逆に、
アナログスイッチ４１４がオンのときに電源４１５の電
圧が信号線に与えられ、信号線がリセットされる。な
お、電源４１５の電圧は、画素に設けられた電源線の電
圧とほぼ同じ高さであることが望ましく、信号線がリセ
ットされているときに信号線にながれる電流が０に近け
れば近いほど良い。
【０３３８】なお信号線は、帰線期間中にリセットする
のが望ましい。しかし、画像を表示している期間以外で
あるならば、必要に応じて帰線期間以外の期間にリセッ
トすることも可能である。
【０３３９】なお、シフトレジスタの代わりに、例えば
デコーダ回路のような信号線の選択ができる別の回路を
用いても良い。
【０３４０】次に、走査線駆動回路の構成について説明
する。
【０３４１】図１９は走査線駆動回路６４１の構成を示
すブロック図である。走査線駆動回路６４１は、それぞ
れシフトレジスタ６４２、バッファ６４３を有してい
る。また場合によってはレベルシフタを有していても良
い。
【０３４２】走査線駆動回路６４１において、シフトレ
ジスタ６４２にクロックＣＬＫ及びスタートパルス信号
ＳＰが入力されることによって、タイミング信号が生成
される。生成されたタイミング信号はバッファ６４３に
おいて緩衝増幅され、対応する走査線に供給される。
【０３４３】走査線には、１ライン分の画素のトランジ
スタのゲートが接続されている。そして、１ライン分の
画素のトランジスタを一斉にＯＮにしなくてはならない
ので、バッファ６４３は大きな電流を流すことが可能な
ものが用いられる。
【０３４４】なお、シフトレジスタの代わりに、例えば
デコーダ回路のような走査線の選択ができる別の回路を
用いても良い。
【０３４５】なお、第１〜第３の各走査線の電圧を、各
走査線にそれぞれ対応する複数の走査線駆動回路で制御
しても良いし、いくつかの走査線または全ての走査線の
電圧を１つの走査線駆動回路で制御しても良い。
【０３４６】本発明の発光装置を駆動する信号線駆動回
路及び走査線駆動回路は、本実施例で示す構成に限定さ
れない。本実施例の構成は、実施例１〜実施例４に示し
た構成と自由に組み合わせて実施することが可能であ
る。
【０３４７】（実施例６）本実施例では、本発明のデジ
タル駆動法で駆動する発光装置が有する信号線駆動回路
の構成について説明する。なお走査線駆動回路の構成
は、実施例５において示した構成を用いることができる
ので、ここでは説明を省略する。
【０３４８】図２０に信号線駆動回路６０１の構成をブ
ロック図で示す。６０２はシフトレジスタ、６０３は記
憶回路Ａ、６０４は記憶回路Ｂ、６０５は定電流回路で
ある。
【０３４９】シフトレジスタ６０２にはクロック信号Ｃ
ＬＫと、スタートパルス信号ＳＰが入力されている。ま
た記憶回路Ａ６０３にはデジタルビデオ信号（Ｄｉｇｉ
ｔａｌ Ｖｉｄｅｏ Ｓｉｇｎａｌｓ）が入力されてお
り、記憶回路Ｂ６０４にはラッチ信号（Ｌａｔｃｈ Ｓ
ｉｇｎａｌｓ）が入力されている。定電流回路６０５か
ら出力されるビデオ信号に応じた信号電流Ｉｃは信号線
へ入力される。
【０３５０】図２１に信号線駆動回路６０１のより詳し
い構成を示す。
【０３５１】シフトレジスタ６０２に所定の配線からク
ロック信号ＣＬＫとスタートパルス信号ＳＰとが入力さ
れることによって、タイミング信号が生成される。タイ
ミング信号は記憶回路Ａ６０３が有する複数のラッチＡ
（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力され
る。なおこのときシフトレジスタ６０２において生成さ
れたタイミング信号を、バッファ等で緩衝増幅してか
ら、記憶回路Ａ６０３が有する複数のラッチＡ（ＬＡＴ
Ａ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力するような構成
にしても良い。
【０３５２】記憶回路Ａ６０３にタイミング信号が入力
されると、該タイミング信号に同期して、ビデオ信号線
６１０に入力される１ビット分のデジタルビデオ信号
が、順に複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿
ｘ）のそれぞれに書き込まれ、保持される。
【０３５３】なお、本実施例では記憶回路Ａ６０３にデ
ジタルビデオ信号を取り込む際に、記憶回路Ａ６０３が
有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）
に、順にデジタルビデオ信号を入力しているが、本発明
はこの構成に限定されない。記憶回路Ａ６０３が有する
複数のステージのラッチをいくつかのグループに分け、
各グループごとに並行して同時にデジタルビデオ信号を
入力する、いわゆる分割駆動を行っても良い。なおこの
ときのグループの数を分割数と呼ぶ。例えば４つのステ
ージごとにラッチをグループに分けた場合、４分割で分
割駆動すると言う。
【０３５４】記憶回路Ａ６０３の全てのステージのラッ
チへの、デジタルビデオ信号の書き込みが一通り終了す
るまでの時間を、ライン期間と呼ぶ。実際には、上記ラ
イン期間に水平帰線期間が加えられた期間をライン期間
に含むことがある。
【０３５５】１ライン期間が終了すると、記憶回路Ｂ６
０４が有する複数のラッチＢ（ＬＡＴＢ＿１〜ＬＡＴＢ
＿ｘ）に、ラッチ信号線６０９を介してラッチシグナル
（Latch Signal）が供給される。この瞬間、記憶回路Ａ
６０３が有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴ
Ａ＿ｘ）に保持されているデジタルビデオ信号は、記憶
回路Ｂ６０４が有する複数のラッチＢ（ＬＡＴＢ＿１〜
ＬＡＴＢ＿ｘ）に一斉に書き込まれ、保持される。
【０３５６】デジタルビデオ信号を記憶回路Ｂ６０４に
送出し終えた記憶回路Ａ６０３には、シフトレジスタ６
０２からのタイミング信号に基づき、次の１ビット分の
デジタルビデオ信号の書き込みが順次行われる。
【０３５７】この２順目の１ライン期間中には、記憶回
路Ｂ６０４に書き込まれ、保持されているデジタルビデ
オ信号が定電流回路６０５に入力される。
【０３５８】定電流回路６０５は複数の電流設定回路
（Ｃ１〜Ｃｘ）を有している。電流設定回路（Ｃ１〜Ｃ
ｘ）のそれぞれにデジタルビデオ信号が入力されると、
該デジタルビデオ信号が有する１または０の情報によっ
て、信号線に信号電流Ｉｃが流れるか、または信号線に
電源線Ｖ１〜Ｖｘの電圧が与えられるか、いずれか一方
が選択される。
【０３５９】図２２に電流設定回路Ｃ１の具体的な構成
の一例を示す。なお電流設定回路Ｃ２〜Ｃｘも同じ構成
を有する。
【０３６０】電流設定回路Ｃ１は定電流源６３１と、４
つのトランスミッションゲートＳＷ１〜ＳＷ４と、２つ
のインバーターＩｎｂ１、Ｉｎｂ２とを有している。な
お、定電流源６３１が有するトランジスタ６５０の極性
は、画素が有するトランジスタＴｒ１及びＴｒ２の極性
と同じである。
【０３６１】記憶回路Ｂ６０４が有するＬＡＴＢ＿１か
ら出力されたデジタルビデオ信号によって、ＳＷ１〜Ｓ
Ｗ４のスイッチングが制御される。なおＳＷ１及びＳＷ
３に入力されるデジタルビデオ信号と、ＳＷ２及びＳＷ
４に入力されるデジタルビデオ信号は、Ｉｎｂ１、Ｉｎ
ｂ２によって反転している。そのためＳＷ１及びＳＷ３
がオンのときはＳＷ２及びＳＷ４はオフ、ＳＷ１及びＳ
Ｗ３がオフのときはＳＷ２及びＳＷ４はオンとなってい
る。
【０３６２】ＳＷ１及びＳＷ３がオンのとき、定電流源
６３１から０ではない所定の値の電流ＩｄがＳＷ１及び
ＳＷ３を介して、信号電流Ｉｃとして信号線Ｓ１に入力
される。
【０３６３】逆にＳＷ２及びＳＷ４がオンのときは、定
電流源６３１からの電流ＩｄはＳＷ２を介してグラウン
ドにおとされる。またＳＷ４を介して電源線Ｖ１〜Ｖｘ
の電源電圧が信号線Ｓ１に与えられ、Ｉｃ≒０となる。
【０３６４】再び図２１を参照して、前記の動作が、１
ライン期間内に、定電流回路６０５が有する全ての電流
設定回路（Ｃ１〜Ｃｘ）において同時に行われる。よっ
て、デジタルビデオ信号により、全ての信号線に入力さ
れる信号電流Ｉｃの値が選択される。
【０３６５】本発明において用いられる駆動回路は、本
実施例で示した構成に限定されない。さらに、本実施例
で示した定電流回路は、図２２に示した構成に限定され
ない。本発明で用いられる定電流回路は、信号電流Ｉｃ
が取りうる２値のいずれか一方をデジタルビデオ信号に
よって選択し、選択された値を有する信号電流を信号線
に流すことができれば、どのような構成を有していても
良い。
【０３６６】なお、シフトレジスタの代わりに、例えば
デコーダ回路のような信号線の選択ができる別の回路を
用いても良い。
【０３６７】本実施例の構成は、実施例１〜４と自由に
組み合わせて実施することが可能である。
【０３６８】（実施例７）本発明において、三重項励起
子からの燐光を発光に利用できる有機発光材料を用いる
ことで、外部発光量子効率を飛躍的に向上させることが
できる。これにより、発光素子の低消費電力化、長寿命
化、および軽量化が可能になる。
【０３６９】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。(T.Tsutsui, C.Adac
hi, S.Saito, Photochemical Processes in Organized
Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub.,
Tokyo,1991) p.437.)
【０３７０】上記の論文により報告された有機発光材料
（クマリン色素）の分子式を以下に示す。
【０３７１】
【化１】
【０３７２】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson,S.R.Forrest, Nature
395 (1998) p.151.)
【０３７３】上記の論文により報告された有機発光材料
（Ｐｔ錯体）の分子式を以下に示す。
【０３７４】
【化２】
【０３７５】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)
【０３７６】上記の論文により報告された有機発光材料
（Ｉｒ錯体）の分子式を以下に示す。
【０３７７】
【化３】
【０３７８】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。
【０３７９】なお、本実施例の構成は、実施例１〜実施
例６のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。
【０３８０】（実施例８）本実施例では、本発明を用い
て発光装置を作製した例について、図２３を用いて説明
する。
【０３８１】図２３は、トランジスタが形成された素子
基板をシーリング材によって封止することによって形成
された発光装置の上面図であり、図２３（Ｂ）は、図２
３（Ａ）のＡ−Ａ’における断面図、図２３（Ｃ）は図
２３（Ａ）のＢ−Ｂ’における断面図である。
【０３８２】基板４００１上に設けられた画素部４００
２と、信号線駆動回路４００３と、第１及び第２の走査
線駆動回路４００４ａ、ｂとを囲むようにして、シール
材４００９が設けられている。また画素部４００２と、
信号線駆動回路４００３と、第１及び第２の走査線駆動
回路４００４ａ、ｂとの上にシーリング材４００８が設
けられている。よって画素部４００２と、信号線駆動回
路４００３と、第１及び第２の走査線駆動回路４００４
ａ、ｂとは、基板４００１とシール材４００９とシーリ
ング材４００８とによって、充填材４２１０で密封され
ている。
【０３８３】また基板４００１上に設けられた画素部４
００２と、信号線駆動回路４００３と、第１及び第２の
走査線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有
している。図２３（Ｂ）では代表的に、下地膜４０１０
上に形成された、信号線駆動回路４００３に含まれる駆
動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャ
ネル型ＴＦＴを図示する）４２０１及び画素部４００２
に含まれるトランジスタＴｒ５ ４２０２を図示した。
【０３８４】本実施例では、駆動ＴＦＴ４２０１には公
知の方法で作製されたｐチャネル型ＴＦＴまたはｎチャ
ネル型ＴＦＴが用いられ、トランジスタＴｒ５ ４２０
２には公知の方法で作製されたｐチャネル型ＴＦＴが用
いられる。
【０３８５】駆動ＴＦＴ４２０１及びトランジスタＴｒ
５ ４２０２上には層間絶縁膜（平坦化膜）４３０１が
形成され、その上にトランジスタＴｒ５ ４２０２のド
レインと電気的に接続する画素電極（陽極）４２０３が
形成される。画素電極４２０３としては仕事関数の大き
い透明導電膜が用いられる。透明導電膜としては、酸化
インジウムと酸化スズとの化合物、酸化インジウムと酸
化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化イン
ジウムを用いることができる。また、前記透明導電膜に
ガリウムを添加したものを用いても良い。
【０３８６】そして、画素電極４２０３の上には絶縁膜
４３０２が形成され、絶縁膜４３０２は画素電極４２０
３の上に開口部が形成されている。この開口部におい
て、画素電極４２０３の上には有機発光層４２０４が形
成される。有機発光層４２０４は公知の有機発光材料ま
たは無機発光材料を用いることができる。また、有機発
光材料には低分子系（モノマー系）材料と高分子系（ポ
リマー系）材料があるがどちらを用いても良い。
【０３８７】有機発光層４２０４の形成方法は公知の蒸
着技術もしくは塗布法技術を用いれば良い。また、有機
発光層の構造は正孔注入層、正孔輸送層、発光層、電子
輸送層または電子注入層を自由に組み合わせて積層構造
または単層構造とすれば良い。
【０３８８】有機発光層４２０４の上には遮光性を有す
る導電膜（代表的にはアルミニウム、銅もしくは銀を主
成分とする導電膜またはそれらと他の導電膜との積層
膜）からなる陰極４２０５が形成される。また、陰極４
２０５と有機発光層４２０４の界面に存在する水分や酸
素は極力排除しておくことが望ましい。従って、有機発
光層４２０４を窒素または希ガス雰囲気で形成し、酸素
や水分に触れさせないまま陰極４２０５を形成するとい
った工夫が必要である。本実施例ではマルチチャンバー
方式（クラスターツール方式）の成膜装置を用いること
で上述のような成膜を可能とする。そして陰極４２０５
は所定の電圧が与えられている。
【０３８９】以上のようにして、画素電極（陽極）４２
０３、有機発光層４２０４及び陰極４２０５からなる発
光素子４３０３が形成される。そして発光素子４３０３
を覆うように、絶縁膜４３０２上に保護膜４２０９が形
成されている。保護膜４２０９は、発光素子４３０３に
酸素や水分等が入り込むのを防ぐのに効果的である。
【０３９０】４００５ａは電源線に接続された引き回し
配線であり、トランジスタＴｒ５４２０２のソースに電
気的に接続されている。引き回し配線４００５ａはシー
ル材４００９と基板４００１との間を通り、異方導電性
フィルム４３００を介してＦＰＣ４００６が有するＦＰ
Ｃ用配線４３０１に電気的に接続される。
【０３９１】シーリング材４００８としては、ガラス
材、金属材（代表的にはステンレス材）、セラミックス
材、プラスチック材（プラスチックフィルムも含む）を
用いることができる。プラスチック材としては、ＦＲＰ
（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌ
ａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、マイラーフィルム、ポリエステルフィルムま
たはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。
【０３９２】但し、発光素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。
【０３９３】また、充填材４２１０としては窒素やアル
ゴンなどの不活性な気体の他に、紫外線硬化樹脂または
熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルク
ロライド）、アクリル、ポリイミド、エポキシ樹脂、シ
リコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥ
ＶＡ（エチレンビニルアセテート）を用いることができ
る。本実施例では充填材として窒素を用いた。
【０３９４】また充填材４２１０を吸湿性物質（好まし
くは酸化バリウム）もしくは酸素を吸着しうる物質にさ
らしておくために、シーリング材４００８の基板４００
１側の面に凹部４００７を設けて吸湿性物質または酸素
を吸着しうる物質４２０７を配置する。そして、吸湿性
物質または酸素を吸着しうる物質４２０７が飛び散らな
いように、凹部カバー材４２０８によって吸湿性物質ま
たは酸素を吸着しうる物質４２０７は凹部４００７に保
持されている。なお凹部カバー材４２０８は目の細かい
メッシュ状になっており、空気や水分は通し、吸湿性物
質または酸素を吸着しうる物質４２０７は通さない構成
になっている。吸湿性物質または酸素を吸着しうる物質
４２０７を設けることで、発光素子４３０３の劣化を抑
制できる。
【０３９５】図２３（Ｃ）に示すように、画素電極４２
０３が形成されると同時に、引き回し配線４００５ａ上
に接するように導電性膜４２０３ａが形成される。
【０３９６】また、異方導電性フィルム４３００は導電
性フィラー４３００ａを有している。基板４００１とＦ
ＰＣ４００６とを熱圧着することで、基板４００１上の
導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線
４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
【０３９７】本実施例の構成は、実施例１〜実施例７に
示した構成と自由に組み合わせて実施することが可能で
ある。
【０３９８】（実施例９）発光素子に用いられる有機発
光材料は低分子系と高分子系に大別される。本発明の発
光装置は、低分子系の有機発光材料でも高分子系の有機
発光材料でも、どちらでも用いることができる。
【０３９９】低分子系の有機発光材料は、蒸着法により
成膜される。したがって積層構造をとりやすく、ホール
輸送層、電子輸送層などの機能が異なる膜を積層するこ
とで高効率化しやすい。
【０４００】低分子系の有機発光材料としては、キノリ
ノールを配位子としたアルミニウム錯体Ａｌｑ3、トリ
フェニルアミン誘導体（ＴＰＤ）等が代表的に挙げられ
る。
【０４０１】一方、高分子系の有機発光材料は低分子系
に比べて物理的強度が高く、素子の耐久性が高い。また
塗布により成膜することが可能であるので、素子の作製
が比較的容易である。
【０４０２】高分子系の有機発光材料を用いた発光素子
の構造は、低分子系の有機発光材料を用いたときと基本
的には同じであり、陰極／有機発光層／陽極となる。し
かし、高分子系の有機発光材料を用いた有機発光層を形
成する際には、低分子系の有機発光材料を用いたときの
ような積層構造を形成させることは難しく、知られてい
る中では２層の積層構造が有名である。具体的には、陰
極／発光層／正孔輸送層／陽極という構造である。な
お、高分子系の有機発光材料を用いた発光素子の場合に
は、陰極材料としてＣａを用いることも可能である。
【０４０３】なお、素子の発光色は、発光層を形成する
材料で決まるため、これらを選択することで所望の発光
を示す発光素子を形成することができる。発光層の形成
に用いることができる高分子系の有機発光材料は、ポリ
パラフェニレンビニレン系、ポリパラフェニレン系、ポ
リチオフェン系、ポリフルオレン系が代表的に挙げられ
る。
【０４０４】ポリパラフェニレンビニレン系には、ポリ
（パラフェニレンビニレン） [ＰＰＶ] の誘導体、ポリ
（２，５−ジアルコキシ−１，４−フェニレンビニレ
ン） [ＲＯ−ＰＰＶ]、ポリ（２−（２'−エチル−ヘキ
ソキシ）−５−メトキシ−１，４−フェニレンビニレ
ン）[ＭＥＨ−ＰＰＶ]、ポリ（２−（ジアルコキシフェ
ニル）−１,４−フェニレンビニレン）[ＲＯＰｈ−ＰＰ
Ｖ]等が挙げられる。
【０４０５】ポリパラフェニレン系には、ポリパラフェ
ニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキ
シ−１，４−フェニレン）[ＲＯ−ＰＰＰ]、ポリ（２，
５−ジヘキソキシ−１，４−フェニレン）等が挙げられ
る。
【０４０６】ポリチオフェン系には、ポリチオフェン
［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）
［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨ
Ｔ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨ
Ｔ］、ポリ（３−シクロヘキシル−４−メチルチオフェ
ン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシル
チオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチ
ルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−
（４−オクチルフェニル）−２，２ビチオフェン］［Ｐ
ＴＯＰＴ］等が挙げられる。
【０４０７】ポリフルオレン系には、ポリフルオレン
［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレ
ン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレ
ン）［ＰＤＯＦ］等が挙げられる。
【０４０８】なお、正孔輸送性の高分子系の有機発光材
料を、陽極と発光性の高分子系有機発光材料の間に挟ん
で形成すると、陽極からの正孔注入性を向上させること
ができる。一般にアクセプター材料と共に水に溶解させ
たものをスピンコート法などで塗布する。また、有機溶
媒には不溶であるため、上述した発光性の有機発光材料
との積層が可能である。
【０４０９】正孔輸送性の高分子系の有機発光材料とし
ては、ＰＥＤＯＴとアクセプター材料としてのショウノ
ウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡ
ＮＩ］とアクセプター材料としてのポリスチレンスルホ
ン酸［ＰＳＳ］の混合物等が挙げられる。
【０４１０】なお、本実施例の構成は、実施例１〜実施
例８のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。
【０４１１】（実施例１０）発光素子を用いた発光装置
は自発光型であるため、液晶ディスプレイに比べ、明る
い場所での視認性に優れ、視野角が広い。従って、様々
な電子機器の表示部に用いることができる。
【０４１２】本発明の発光装置を用いた電子機器とし
て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス
プレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、オーディ
オコンポ等）、ノート型パーソナルコンピュータ、ゲー
ム機器、携帯情報端末（モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等）、記録媒体を備
えた画像再生装置（具体的にはDigital Versatile Disc
（ＤＶＤ）等の記録媒体を再生し、その画像を表示しう
るディスプレイを備えた装置）などが挙げられる。特
に、斜め方向から画面を見る機会が多い携帯情報端末
は、視野角の広さが重要視されるため、発光装置を用い
ることが望ましい。それら電子機器の具体例を図２４に
示す。
【０４１３】図２４（Ａ）は発光素子表示装置であり、
筐体２００１、支持台２００２、表示部２００３、スピ
ーカー部２００４、ビデオ入力端子２００５等を含む。
本発明の発光装置は表示部２００３に用いることができ
る。発光装置は自発光型であるためバックライトが必要
なく、液晶ディスプレイよりも薄い表示部とすることが
できる。なお、発光素子表示装置は、パソコン用、ＴＶ
放送受信用、広告表示用などの全ての情報表示用表示装
置が含まれる。
【０４１４】図２４（Ｂ）はデジタルスチルカメラであ
り、本体２１０１、表示部２１０２、受像部２１０３、
操作キー２１０４、外部接続ポート２１０５、シャッタ
ー２１０６等を含む。本発明の発光装置は表示部２１０
２に用いることができる。
【０４１５】図２４（Ｃ）はノート型パーソナルコンピ
ュータであり、本体２２０１、筐体２２０２、表示部２
２０３、キーボード２２０４、外部接続ポート２２０
５、ポインティングマウス２２０６等を含む。本発明の
発光装置は表示部２２０３に用いることができる。
【０４１６】図２４（Ｄ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明の発光装置は表示部２３０２に用いることが
できる。
【０４１７】図２４（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体２４０１、筐体２４０２、表示部Ａ２４０３、表示部
Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０
５、操作キー２４０６、スピーカー部２４０７等を含
む。表示部Ａ２４０３は主として画像情報を表示し、表
示部Ｂ２４０４は主として文字情報を表示するが、本発
明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４
に用いることができる。なお、記録媒体を備えた画像再
生装置には家庭用ゲーム機器なども含まれる。
【０４１８】図２４（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２５０
１、表示部２５０２、アーム部２５０３を含む。本発明
の発光装置は表示部２５０２に用いることができる。
【０４１９】図２４（Ｇ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９、接眼部２６１０等を含む。本発明の発光装
置は表示部２６０２に用いることができる。
【０４２０】ここで図２４（Ｈ）は携帯電話であり、本
体２７０１、筐体２７０２、表示部２７０３、音声入力
部２７０４、音声出力部２７０５、操作キー２７０６、
外部接続ポート２７０７、アンテナ２７０８等を含む。
本発明の発光装置は表示部２７０３に用いることができ
る。なお、表示部２７０３は黒色の背景に白色の文字を
表示することで携帯電話の消費電流を抑えることができ
る。
【０４２１】なお、将来的に有機発光材料の発光輝度が
高くなれば、出力した画像情報を含む光をレンズ等で拡
大投影してフロント型若しくはリア型のプロジェクター
に用いることも可能となる。
【０４２２】また、上記電子機器はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。有機発光材料の応
答速度は非常に高いため、発光装置は動画表示に好まし
い。
【０４２３】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。
【０４２４】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例１〜９に示した
いずれの構成の発光装置を用いても良い。
【０４２５】（実施例１１）本実施例では、図２に示し
た発光装置が有する画素１０１の構成について説明す
る。
【０４２６】図２８に、図２で示した画素１０１の詳し
い構成を示す。図２８に示す画素１０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜
Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのう
ちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１
つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有し
ている。
【０４２７】また画素１０１は、トランジスタＴｒ１、
トランジスタＴｒ２、トランジスタＴｒ３、トランジス
タＴｒ４、トランジスタＴｒ５、トランジスタＴｒ６、
発光素子７０１及び保持容量７０２を有している。保持
容量７０２はトランジスタＴｒ１及びＴｒ２のゲートと
ソースの間の電圧（ゲート電圧）をより確実に保持する
ために設けられているが、必ずしも設ける必要はない。
【０４２８】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３のソ
ースとドレインは、一方は信号線Ｓｉに接続されてお
り、もう一方はトランジスタＴｒ１のドレインに接続さ
れている。
【０４２９】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
ソースとドレインは、一方はトランジスタＴｒ１のドレ
インに、もう一方はトランジスタＴｒ１及びＴｒ２のゲ
ートに接続されている。
【０４３０】トランジスタＴｒ６のゲートは、トランジ
スタＴｒ１及びＴｒ２のゲートに接続されている。そし
てトランジスタＴｒ６のソースとドレインは、一方はト
ランジスタＴｒ１のドレインに、もう一方はトランジス
タＴｒ５のソースまたはドレインに接続されている。
【０４３１】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
ソースとドレインは、一方はトランジスタＴｒ２のドレ
インに、もう一方はトランジスタＴｒ６のソースまたは
ドレインに接続されている。
【０４３２】トランジスタＴｒ１とトランジスタＴｒ２
とＴｒ６のゲートは、互いに接続されている。トランジ
スタＴｒ１とトランジスタＴｒ２のソースは、共に電源
線Ｖｉに接続されている。そして、トランジスタＴｒ２
のドレインは、発光素子７０１の画素電極に接続されて
いる。
【０４３３】保持容量７０２が有する２つの電極は、一
方はトランジスタＴｒ１とトランジスタＴｒ２のゲート
に、もう一方は電源線Ｖｉに接続されている。
【０４３４】電源線Ｖｉの電圧（電源電圧）は一定の高
さに保たれている。また対向電極の電圧も、一定の高さ
に保たれている。
【０４３５】なお、トランジスタＴｒ１、Ｔｒ２及びＴ
ｒ６はｎチャネル型トランジスタとｐチャネル型トラン
ジスタのどちらでも良い。ただし、トランジスタＴｒ
１、Ｔｒ２及びＴｒ６の極性は同じである。なお、陽極
を画素電極として用い、陰極を対向電極として用いる場
合、トランジスタＴｒ１及びＴｒ２はｐチャネル型トラ
ンジスタであるのが望ましい。逆に、陽極を対向電極と
して用い、陰極を画素電極として用いる場合、トランジ
スタＴｒ１及びＴｒ２はｎチャネル型トランジスタであ
るのが望ましい。
【０４３６】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、
ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。
【０４３７】次に、本実施例の発光装置の動作について
説明する。図２８に示した画素を有する発光装置の動作
は、図３に示した画素の場合と同様に、書き込み期間Ｔ
ａと表示期間Ｔｄとに分けて説明することが可能であ
る。
【０４３８】また、第１〜３走査線に印加される電圧に
ついては、図４に示したタイミングチャートを参照する
ことができる。また図２９は、図２８に示した画素の、
書き込み期間Ｔａと表示期間Ｔｄにおけるトランジスタ
Ｔｒ１とトランジスタＴｒ２の接続を、簡単に示した図
である。
【０４３９】書き込み期間Ｔａが開始されると、第１走
査線Ｇ、第２走査線Ｐが選択される。よって、トランジ
スタＴｒ３とトランジスタＴｒ４がオンになる。なお、
第３走査線Ｒは選択されていないので、トランジスタＴ
ｒ５はオフになっている。
【０４４０】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉ
ｃが流れる。
【０４４１】図２９（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れた場合の、画素１０１の概略図を示す。７０６は対向
電極に電圧を与える電源との接続用の端子を意味してい
る。また、７０７は信号線駆動回路１０２が有する定電
流源を意味する。
【０４４２】トランジスタＴｒ３はオンの状態にあるの
で、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れると、信号電流ＩｃはトランジスタＴｒ１のドレイン
とソースの間に流れる。このときトランジスタＴｒ１
は、ゲートとドレインが接続されているので飽和領域で
動作しており、式１が成り立つ。よって、トランジスタ
Ｔｒ１のゲート電圧ＶGSは電流値Ｉｃによって定まる。
【０４４３】そしてトランジスタＴｒ２のゲートは、ト
ランジスタＴｒ１のゲートに接続されている。また、ト
ランジスタＴｒ２のソースは、トランジスタＴｒ１のソ
ースに接続されている。したがって、トランジスタＴｒ
１のゲート電圧は、そのままトランジスタＴｒ２のゲー
ト電圧となる。よって、トランジスタＴｒ２のドレイン
電流は、トランジスタＴｒ１のドレイン電流に比例す
る。特に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、
トランジスタＴｒ１とトランジスタＴｒ２のドレイン電
流は互いに等しくなり、Ｉ2＝Ｉｃとなる。
【０４４４】そして、トランジスタＴｒ２のドレイン電
流Ｉ2は発光素子７０４に流れる。発光素子に流れる電
流は、定電流源７０７において定められた信号電流Ｉｃ
に応じた大きさであり、流れる電流の大きさに見合った
輝度で発光素子７０４は発光する。発光素子に流れる電
流が０に限りなく近かったり、発光素子に流れる電流が
逆バイアスの方向に流れたりする場合は、発光素子７０
４は発光しない。
【０４４５】書き込み期間Ｔａが終了すると、第１走査
線Ｇ、第２走査線Ｐの選択が終了する。このとき、第２
走査線Ｐの選択が、第１走査線Ｇよりも先に終了するの
が望ましい。なぜならトランジスタＴｒ３が先にオフに
なってしまうと、保持容量７０５の電荷がＴｒ４を通っ
て漏れてしまうからである。
【０４４６】書き込み期間Ｔａが終了すると、次に表示
期間Ｔｄが開始される。表示期間Ｔｄが開始されると、
第３走査線Ｒが選択されトランジスタＴｒ５がオンにな
る。なお、第１走査線Ｇ及び第２走査線Ｐは選択されて
いないので、トランジスタＴｒ３及びＴｒ４はオフにな
っている。
【０４４７】図２９（Ｂ）に、表示期間Ｔｄにおける画
素の概略図を示す。トランジスタＴｒ３及びトランジス
タＴｒ４はオフの状態にある。また、トランジスタＴｒ
１及びトランジスタＴｒ２のソースは電源線Ｖｉに接続
されており、一定の電圧（電源電圧）が与えられてい
る。
【０４４８】一方トランジスタＴｒ１、Ｔｒ２において
は、書き込み期間Ｔａにおいて定められたＶGSがそのま
ま保持されている。さらに、トランジスタＴｒ６のゲー
トはトランジスタＴｒ１及びＴｒ２のゲートと接続され
ている。そのため、トランジスタＴｒ１のドレイン電流
とトランジスタＴｒ６のドレイン電流は同じ大きさに保
たれる。そして、式１より、トランジスタＴｒ１のドレ
イン電流は、トランジスタＴｒ６のチャネル長及びチャ
ネル幅に左右される。
【０４４９】トランジスタＴｒ１とＴｒ６のゲート電
圧、移動度、単位面積あたりのゲート容量、閾値、チャ
ネル幅が等しいと仮定すると、式１より以下の式２が導
き出される。なお、式２においてトランジスタＴｒ１の
チャネル長をＬ１、Ｔｒ６のチャネル長をＬ６、Ｔｒ１
及びＴｒ６のドレイン電流をＩ3とする。
【０４５０】
【式２】Ｉ3＝Ｉ1×Ｌ１／（Ｌ１＋Ｌ６）
【０４５１】一方、トランジスタＴｒ２のドレイン電流
Ｉ2の値は、信号電流Ｉｃに応じた大きさに維持された
ままである。
【０４５２】そして、トランジスタＴｒ５がオンなの
で、トランジスタＴｒ１及びＴｒ６のドレイン電流Ｉ3
と、トランジスタＴｒ２のドレイン電流Ｉ2は、共に発
光素子７０４に流れる。よって、ドレイン電流Ｉ3と、
ドレイン電流Ｉ2を合わせた電流の大きさに見合った輝
度で、発光素子７０４は発光する。
【０４５３】なお、発光素子に流れる電流の大きさに見
合った輝度で発光素子７０４が発光するので、各画素の
階調は、表示期間Ｔｄにおける発光素子に流れる電流の
大きさで決まる。なお、書き込み期間Ｔａにおいても、
ドレイン電流Ｉ1の大きさに見合った輝度で発光してい
るが、その階調に与える影響は、実際のパネルでは無視
できる程度に小さいと考えられる。なぜなら、例えばＶ
ＧＡだと４８０ラインの画素が画素部に設けられてお
り、１ラインの画素の書き込み期間Ｔａは１フレーム期
間の１／４８０程度と非常に小さいからである。もちろ
ん、書き込み期間Ｔａにおける発光素子に流れる電流の
階調への影響を考慮に入れて、信号電流Ｉｃの大きさを
補正するようにしても良い。
【０４５４】本発明の画素では、表示期間において発光
素子に流れる電流はドレイン電流Ｉ 2と、ドレイン電流
Ｉ3の和である。よって、発光素子に流れる電流がドレ
イン電流Ｉ2のみに依存していない。そのため、トラン
ジスタＴｒ１とトランジスタＴｒ２の特性がずれて、ト
ランジスタＴｒ２のドレイン電流Ｉ2と信号電流Ｉｃの
比が画素間で異なっても、発光素子に流れる電流の値が
画素間でずれるのを抑え、輝度のばらつきが視認される
のを防ぐことができる。
【０４５５】また、本発明の画素では、書き込み期間Ｔ
ａにおいてトランジスタＴｒ１のドレイン電流は発光素
子に流れていない。よって信号線駆動回路によって画素
に電流が供給され、トランジスタＴｒ１のドレイン電流
が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右され
ない。したがって、従来の画素と比べて、供給された電
流から変換される電圧が早く安定するので、電流を書き
込む時間を短くすることができ、動画表示において残像
が視認されてしまうのを防ぐことができる。
【０４５６】また、従来と同様に、電流入力型の発光装
置の利点も兼ね備えている。すなわち、ＴＦＴの特性が
画素毎にばらついていても、電圧入力型の発光装置に比
べて画素間で発光素子の輝度にばらつきが生じるのを防
ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、
発光素子の劣化による輝度の低下を抑えることができ
る。また、有機発光層の温度が外気温や発光パネル自身
が発する熱等に左右されても、発光素子の輝度が変化す
るのを抑えることができ、また温度の上昇に伴って消費
電流が大きくなるのを防ぐことができる。
【０４５７】さらに、本実施例の画素では、図３、図
５、図７、図９、図１０及び図１１に示した画素に比べ
て、書き込み期間におけるトランジスタＴｒ１のドレイ
ン電流よりも、表示期間におけるＴｒ１のドレイン電流
が小さいため、信号電流Ｉｃに対する発光素子に流れる
電流の比が小さくなる。よって、信号電流Ｉｃをより大
きくすることができるので、雑音の影響を受けにくい。
【０４５８】なお、本実施例において、トランジスタＴ
ｒ４のソースとドレインは、一方はトランジスタＴｒ１
のドレインに、もう一方はトランジスタＴｒ１のゲート
及びトランジスタＴｒ２のゲートに接続されている。し
かし本実例はこの構成に限定されない。本発明の画素
は、書き込み期間ＴａにおいてトランジスタＴｒ１のゲ
ートとドレインを接続し、表示期間においてトランジス
タＴｒ１のゲートとドレインを切り離すことができるよ
うに、トランジスタＴｒ４が他の素子または配線と接続
されていれば良い。
【０４５９】また本実施例において、トランジスタＴｒ
５のソースとドレインは、一方はＴｒ１のドレインに、
もう一方はＴｒ６のソースまたはドレインに接続されて
いる。しかし本実例はこの構成に限定されない。本発明
の画素は、書き込み期間ＴａにおいてトランジスタＴｒ
１のドレインと画素電極とを切り離し、表示期間におい
てトランジスタＴｒ２のドレインと画素電極とを接続す
ることができるように、トランジスタＴｒ５が他の素子
または配線と接続されていれば良い。例えば、トランジ
スタＴｒ５のソースとドレインが、一方はＴｒ１のドレ
インに、もう一方はＴｒ６のソースまたはドレインに接
続されていても良い。
【０４６０】つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５は、Ｔａ
では図２９（Ａ）のように接続され、Ｔｄでは図２９
（Ｂ）のように接続されていれば良い。また、Ｇｊ、Ｐ
ｊ、Ｒｊは３本が別の配線となっているが、まとめて１
本や２本にしても良い。
【０４６１】つまり、ＴａにおいてＴｒ１を流れる電流
は全て電流源で制御されていれば良い。Ｔｄにおいては
Ｔｒ１とＴｒ２を流れる電流は発光素子に流れれば良
い。
【０４６２】なお、本実施例の構成は、実施例４〜実施
例１０のいずれの構成とも自由に組み合わせて実施する
ことが可能である。
【０４６３】（実施例１２）本実施例では、図２に示し
た発光装置が有する画素１０１の構成について説明す
る。
【０４６４】図３０に、図２で示した画素１０１の詳し
い構成を示す。図３０に示す画素１０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜
Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのう
ちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１
つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有し
ている。
【０４６５】また画素１０１は、トランジスタＴｒ１、
トランジスタＴｒ２、トランジスタＴｒ３、トランジス
タＴｒ４、トランジスタＴｒ５、発光素子７３０及び保
持容量７３１を有している。保持容量７３１はトランジ
スタＴｒ１及びＴｒ２のゲートとソースの間の電圧（ゲ
ート電圧）をより確実に保持するために設けられている
が、必ずしも設ける必要はない。
【０４６６】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３のソ
ースとドレインは、一方は信号線Ｓｉに接続されてお
り、もう一方はトランジスタＴｒ１のドレインに接続さ
れている。
【０４６７】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
ソースとドレインは、一方はトランジスタＴｒ１のドレ
インに、もう一方はトランジスタＴｒ１及びＴｒ２のゲ
ートに接続されている。
【０４６８】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
ソースとドレインは、一方はトランジスタＴｒ２のドレ
イン及び電源線Ｖｉに、もう一方はトランジスタＴｒ１
のドレインに接続されている。
【０４６９】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
１とトランジスタＴｒ２のソースは、共に発光素子７３
０の画素電極に接続されている。
【０４７０】保持容量７３１が有する２つの電極は、一
方はトランジスタＴｒ１とトランジスタＴｒ２のゲート
に、もう一方は発光素子７３０の画素電極に接続されて
いる。
【０４７１】電源線Ｖｉの電圧（電源電圧）は一定の高
さに保たれている。また対向電極の電圧も、一定の高さ
に保たれている。
【０４７２】なお、トランジスタＴｒ１及びＴｒ２はｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。なお、陽極を画素電極として用
い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｎチャネル型トランジスタであるのが
望ましい。逆に、陽極を対向電極として用い、陰極を画
素電極として用いる場合、トランジスタＴｒ１及びＴｒ
２はｐチャネル型トランジスタであるのが望ましい。
【０４７３】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、
ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。
【０４７４】図３０に示した画素を有する発光装置の動
作は、図３に示した画素の場合と同様に、書き込み期間
Ｔａと表示期間Ｔｄとに分けて説明することが可能であ
る。また、第１〜３走査線に印加される電圧について
は、図４に示したタイミングチャートを参照することが
できる。また図３１は、図３０に示した画素の、書き込
み期間Ｔａと表示期間ＴｄにおけるトランジスタＴｒ１
とトランジスタＴｒ２の接続を、簡単に示した図であ
る。
【０４７５】書き込み期間Ｔａが開始されると、第１走
査線Ｇ、第２走査線Ｐが選択される。よって、トランジ
スタＴｒ３とトランジスタＴｒ４がオンになる。なお、
第３走査線Ｒは選択されていないので、トランジスタＴ
ｒ５はオフになっている。
【０４７６】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉ
ｃが流れる。
【０４７７】図３１（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れた場合の、画素１０１の概略図を示す。７３６は対向
電極に電圧を与える電源との接続用の端子を意味してい
る。また、７３７は信号線駆動回路１０２が有する定電
流源を意味する。
【０４７８】トランジスタＴｒ３はオンの状態にあるの
で、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れると、信号電流ＩｃはトランジスタＴｒ１のドレイン
とソースの間に流れる。このときトランジスタＴｒ１
は、ゲートとドレインが接続されているので飽和領域で
動作しており、式１が成り立つ。よって、トランジスタ
Ｔｒ１のゲート電圧ＶGSは電流値Ｉｃによって定まる。
【０４７９】そしてトランジスタＴｒ２のゲートは、ト
ランジスタＴｒ１のゲートに接続されている。また、ト
ランジスタＴｒ２のソースは、トランジスタＴｒ１のソ
ースに接続されている。したがって、トランジスタＴｒ
１のゲート電圧は、そのままトランジスタＴｒ２のゲー
ト電圧となる。よって、トランジスタＴｒ２のドレイン
電流は、トランジスタＴｒ１のドレイン電流に比例す
る。特に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、
トランジスタＴｒ１とトランジスタＴｒ２のドレイン電
流は互いに等しくなり、Ｉ2＝Ｉｃとなる。
【０４８０】そして、トランジスタＴｒ２のドレイン電
流Ｉ2は発光素子７３０に流れる。発光素子に流れる電
流は、定電流源７３７において定められた信号電流Ｉｃ
に応じた大きさであり、流れる電流の大きさに見合った
輝度で発光素子７３０は発光する。発光素子に流れる電
流が０に限りなく近かったり、発光素子に流れる電流が
逆バイアスの方向に流れたりする場合は、発光素子７３
０は発光しない。
【０４８１】書き込み期間Ｔａが終了すると、第１走査
線Ｇ、第２走査線Ｐの選択が終了する。このとき、第２
走査線Ｐの選択が、第１走査線Ｇよりも先に終了するの
が望ましい。なぜならトランジスタＴｒ３が先にオフに
なってしまうと、保持容量７３１の電荷がＴｒ４を通っ
て漏れてしまうからである。
【０４８２】書き込み期間Ｔａが終了すると、次に表示
期間Ｔｄが開始される。表示期間Ｔｄが開始されると、
第３走査線Ｒが選択されトランジスタＴｒ５がオンにな
る。なお、第１走査線Ｇ及び第２走査線Ｐは選択されて
いないので、トランジスタＴｒ３及びＴｒ４はオフにな
っている。
【０４８３】図３１（Ｂ）に、表示期間Ｔｄにおける画
素の概略図を示す。トランジスタＴｒ３及びトランジス
タＴｒ４はオフの状態にある。また、トランジスタＴｒ
１及びトランジスタＴｒ２のソースは発光素子７３０の
画素電極に接続されている。
【０４８４】一方トランジスタＴｒ１、Ｔｒ２において
は、書き込み期間Ｔａにおいて定められたＶGSがそのま
ま保持されている。そして、トランジスタＴｒ２のゲー
トは、トランジスタＴｒ１のゲートに接続されている。
また、トランジスタＴｒ２のソースは、トランジスタＴ
ｒ１のソースに接続されている。よって、トランジスタ
Ｔｒ１のゲート電圧は、そのままトランジスタＴｒ２の
ゲート電圧となる。さらに、トランジスタＴｒ１のドレ
イン及びトランジスタＴｒ２のドレインは電源線Ｖｉに
接続されているので、トランジスタＴｒ２のドレイン電
流Ｉ2は、トランジスタＴｒ１のドレイン電流Ｉ1に比例
する大きさになる。特に、μＣ0Ｗ／Ｌ及びＶTHが互い
に等しいとき、トランジスタＴｒ１とトランジスタＴｒ
２のドレイン電流は互いに等しくなり、Ｉ2＝Ｉ1＝Ｉｃ
となる。
【０４８５】また、トランジスタＴｒ５がオンなので、
トランジスタＴｒ１のドレイン電流Ｉ1と、トランジス
タＴｒ２のドレイン電流Ｉ2は、共に発光素子に流れる
電流として発光素子７３０に流れる。よって、表示期間
Ｔｄでは、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わ
せた大きさの電流が発光素子７３０に流れ、該発光素子
に流れる電流の大きさに見合った輝度で、発光素子７３
０が発光する。
【０４８６】そして１ライン目の画素において表示期間
Ｔｄが開始されると、次に２ライン目の画素において表
示期間Ｔｄが開始される。そして１ライン目の画素と同
様に、第３走査線Ｒ２が選択され、トランジスタＴｒ
５、Ｔｒ６がオンになる。なお、第１走査線Ｇ２及び第
２走査線Ｐ２は選択されていないので、トランジスタＴ
ｒ３及びＴｒ４はオフになっている。よって、ドレイン
電流Ｉ1と、ドレイン電流Ｉ2を合わせた電流の大きさに
見合った輝度で、発光素子７３０は発光する。
【０４８７】そして、２ライン目の画素において表示期
間Ｔｄが開始されると、３ライン目からｙライン目の画
素まで順に表示期間Ｔｄが開始され、上述した動作が繰
り返される。
【０４８８】書き込み期間Ｔａと、表示期間Ｔｄが終了
すると１フレーム期間が終了する。１つのフレーム期間
において１つの画像が表示される。そして、次のフレー
ム期間が開始され、再び書き込み期間Ｔａが開始され
て、上述した動作が繰り返される。
【０４８９】なお、発光素子に流れる電流の大きさに見
合った輝度で発光素子７３０が発光するので、各画素の
階調は、表示期間Ｔｄにおける発光素子に流れる電流の
大きさで決まる。
【０４９０】なお、発光素子に流れる電流の大きさに見
合った輝度で発光素子７３０が発光するので、各画素の
階調は、表示期間Ｔｄにおける発光素子に流れる電流の
大きさで決まる。
【０４９１】本発明の画素では、表示期間において発光
素子に流れる電流はドレイン電流Ｉ 1と、ドレイン電流
Ｉ2の和である。よって、発光素子に流れる電流がドレ
イン電流Ｉ2のみに依存していない。そのため、トラン
ジスタＴｒ１とトランジスタＴｒ２の特性がずれて、ト
ランジスタＴｒ２のドレイン電流Ｉ2と信号電流Ｉｃの
比が画素間で異なっても、発光素子に流れる電流の値が
画素間でずれるのを抑え、輝度のばらつきが視認される
のを防ぐことができる。
【０４９２】また、本発明の画素では、書き込み期間Ｔ
ａにおいてトランジスタＴｒ１のドレイン電流は発光素
子に流れていない。よって信号線駆動回路によって画素
に電流が供給され、トランジスタＴｒ１のドレイン電流
が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右され
ない。したがって、従来の画素と比べて、供給された電
流から変換される電圧が早く安定するので、電流を書き
込む時間を短くすることができ、動画表示において残像
が視認されてしまうのを防ぐことができる。
【０４９３】また、従来と同様に、電流入力型の発光装
置の利点も兼ね備えている。すなわち、ＴＦＴの特性が
画素毎にばらついていても、電圧入力型の発光装置に比
べて画素間で発光素子の輝度にばらつきが生じるのを防
ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、
発光素子の劣化による輝度の低下を抑えることができ
る。また、有機発光層の温度が外気温や発光パネル自身
が発する熱等に左右されても、発光素子の輝度が変化す
るのを抑えることができ、また温度の上昇に伴って消費
電流が大きくなるのを防ぐことができる。
【０４９４】なお、本実施例において、トランジスタＴ
ｒ４のソースとドレインは、一方はトランジスタＴｒ１
のドレインに、もう一方はトランジスタＴｒ１のゲート
及びトランジスタＴｒ２のゲートに接続されている。し
かし本実例はこの構成に限定されない。本発明の画素
は、書き込み期間ＴａにおいてトランジスタＴｒ１のゲ
ートとドレインを接続し、表示期間においてトランジス
タＴｒ１のゲートとドレインを切り離すことができるよ
うに、トランジスタＴｒ４が他の素子または配線と接続
されていれば良い。
【０４９５】また本実施例において、トランジスタＴｒ
５のソースとドレインは、一方はＴｒ２のドレインに、
もう一方はＴｒ３のソースまたはドレインに接続されて
いる。しかし本実例はこの構成に限定されない。
【０４９６】つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５は、Ｔａ
では図３１（Ａ）のように接続され、Ｔｄでは図３１
（Ｂ）のように接続されていれば良い。また、Ｇｊ、Ｐ
ｊ、Ｒｊは３本が別の配線となっているが、まとめて１
本や２本にしても良い。
【０４９７】つまり、ＴａにおいてＴｒ１を流れる電流
は全て電流源で制御されていれば良い。Ｔｄにおいては
Ｔｒ１とＴｒ２を流れる電流は発光素子に流れれば良
い。
【０４９８】なお、本実施例の構成は、実施例４〜実施
例１１のいずれの構成とも自由に組み合わせて実施する
ことが可能である。
【０４９９】（実施例１３）本実施例では、図２に示し
た発光装置が有する画素１０１の構成について説明す
る。
【０５００】図３２に、図２で示した画素１０１の詳し
い構成を示す。図３２に示す画素１０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜
Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのう
ちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１
つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有し
ている。
【０５０１】また画素１０１は、トランジスタＴｒ１、
トランジスタＴｒ２、トランジスタＴｒ３、トランジス
タＴｒ４、トランジスタＴｒ５、トランジスタＴｒ６、
発光素子７６０及び保持容量７６１を有している。保持
容量７６１はトランジスタＴｒ１及びＴｒ２のゲートと
ソースの間の電圧（ゲート電圧）をより確実に保持する
ために設けられているが、必ずしも設ける必要はない。
【０５０２】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３のソ
ースとドレインは、一方は信号線Ｓｉに接続されてお
り、もう一方はトランジスタＴｒ１のドレインに接続さ
れている。
【０５０３】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
ソースとドレインは、一方はトランジスタＴｒ１のドレ
インに、もう一方はトランジスタＴｒ１及びＴｒ２のゲ
ートに接続されている。
【０５０４】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
ソースとドレインは、一方はトランジスタＴｒ２のドレ
イン及び電源線Ｖｉに、もう一方はトランジスタＴｒ６
のソースまたはドレインに接続されている。
【０５０５】トランジスタＴｒ６のゲートは、トランジ
スタＴｒ１及びＴｒ２のゲートに接続されている。そし
てトランジスタＴｒ６のソースとドレインは、一方はト
ランジスタＴｒ１のドレインに、もう一方はトランジス
タＴｒ５のソースまたはドレインに接続されている。
【０５０６】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
１とトランジスタＴｒ２のソースは、共に発光素子７６
０の画素電極に接続されている。
【０５０７】保持容量７６１が有する２つの電極は、一
方はトランジスタＴｒ１とトランジスタＴｒ２のゲート
に、もう一方は発光素子７６０の画素電極に接続されて
いる。
【０５０８】電源線Ｖｉの電圧（電源電圧）は一定の高
さに保たれている。また対向電極の電圧も、一定の高さ
に保たれている。
【０５０９】なお、トランジスタＴｒ１及びＴｒ２はｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。なお、陽極を画素電極として用
い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｎチャネル型トランジスタであるのが
望ましい。逆に、陽極を対向電極として用い、陰極を画
素電極として用いる場合、トランジスタＴｒ１及びＴｒ
２はｐチャネル型トランジスタであるのが望ましい。
【０５１０】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５、Ｔ
ｒ６は、ｎチャネル型トランジスタとｐチャネル型トラ
ンジスタのどちらでも良い。
【０５１１】図３２に示した画素を有する発光装置の動
作は、図３に示した画素の場合と同様に、書き込み期間
Ｔａと表示期間Ｔｄとに分けて説明することが可能であ
る。また、第１〜３走査線に印加される電圧について
は、図４に示したタイミングチャートを参照することが
できる。また図３３は、図３２に示した画素の、書き込
み期間Ｔａと表示期間ＴｄにおけるトランジスタＴｒ１
とトランジスタＴｒ２の接続を、簡単に示した図であ
る。
【０５１２】書き込み期間Ｔａが開始されると、第１走
査線Ｇ、第２走査線Ｐが選択される。よって、トランジ
スタＴｒ３とトランジスタＴｒ４がオンになる。なお、
第３走査線Ｒは選択されていないので、トランジスタＴ
ｒ５はオフになっている。
【０５１３】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉ
ｃが流れる。
【０５１４】図３３（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れた場合の、画素１０１の概略図を示す。７６６は対向
電極に電圧を与える電源との接続用の端子を意味してい
る。また、７６５は信号線駆動回路１０２が有する定電
流源を意味する。
【０５１５】トランジスタＴｒ３はオンの状態にあるの
で、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れると、信号電流ＩｃはトランジスタＴｒ１のドレイン
とソースの間に流れる。このときトランジスタＴｒ１
は、ゲートとドレインが接続されているので飽和領域で
動作しており、式１が成り立つ。よって、トランジスタ
Ｔｒ１のゲート電圧ＶGSは電流値Ｉｃによって定まる。
【０５１６】そしてトランジスタＴｒ２のゲートは、ト
ランジスタＴｒ１のゲートに接続されている。また、ト
ランジスタＴｒ２のソースは、トランジスタＴｒ１のソ
ースに接続されている。したがって、トランジスタＴｒ
１のゲート電圧は、そのままトランジスタＴｒ２のゲー
ト電圧となる。よって、トランジスタＴｒ２のドレイン
電流は、トランジスタＴｒ１のドレイン電流に比例す
る。特に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、
トランジスタＴｒ１とトランジスタＴｒ２のドレイン電
流は互いに等しくなり、Ｉ2＝Ｉｃとなる。
【０５１７】そして、トランジスタＴｒ２のドレイン電
流Ｉ2は発光素子７６０に流れる。発光素子に流れる電
流は、定電流源７６５において定められた信号電流Ｉｃ
に応じた大きさであり、流れる電流の大きさに見合った
輝度で発光素子７６０は発光する。発光素子に流れる電
流が０に限りなく近かったり、発光素子に流れる電流が
逆バイアスの方向に流れたりする場合は、発光素子７６
０は発光しない。
【０５１８】書き込み期間Ｔａが終了すると、第１走査
線Ｇ、第２走査線Ｐの選択が終了する。このとき、第２
走査線Ｐの選択が、第１走査線Ｇよりも先に終了するの
が望ましい。なぜならトランジスタＴｒ３が先にオフに
なってしまうと、保持容量７６１の電荷がＴｒ４を通っ
て漏れてしまうからである。
【０５１９】書き込み期間Ｔａが終了すると、次に表示
期間Ｔｄが開始される。表示期間Ｔｄが開始されると、
第３走査線Ｒが選択されトランジスタＴｒ５がオンにな
る。なお、第１走査線Ｇ及び第２走査線Ｐは選択されて
いないので、トランジスタＴｒ３及びＴｒ４はオフにな
っている。
【０５２０】図３３（Ｂ）に、表示期間Ｔｄにおける画
素の概略図を示す。トランジスタＴｒ３及びトランジス
タＴｒ４はオフの状態にある。また、トランジスタＴｒ
１及びトランジスタＴｒ２のソースは発光素子７６０の
画素電極に接続されている。
【０５２１】一方トランジスタＴｒ１、Ｔｒ２において
は、書き込み期間Ｔａにおいて定められたＶGSがそのま
ま保持されている。さらに、トランジスタＴｒ６のゲー
トはトランジスタＴｒ１及びＴｒ２のゲートと接続され
ている。そのため、トランジスタＴｒ１のドレイン電流
とトランジスタＴｒ６のドレイン電流は同じ大きさに保
たれる。そして、式１より、トランジスタＴｒ１のドレ
イン電流は、トランジスタＴｒ６のチャネル長及びチャ
ネル幅に左右される。
【０５２２】上述したように、トランジスタＴｒ１とＴ
ｒ６のゲート電圧、移動度、単位面積あたりのゲート容
量、閾値、チャネル幅が等しいと仮定すると、式１より
式２が導き出される。
【０５２３】一方、トランジスタＴｒ２のドレイン電流
Ｉ2の値は、信号電流Ｉｃに応じた大きさに維持された
ままである。
【０５２４】そして、トランジスタＴｒ５がオンなの
で、トランジスタＴｒ１及びＴｒ６のドレイン電流Ｉ3
と、トランジスタＴｒ２のドレイン電流Ｉ2は、共に発
光素子７６０に流れる。よって、ドレイン電流Ｉ3と、
ドレイン電流Ｉ2を合わせた電流の大きさに見合った輝
度で、発光素子７６０は発光する。
【０５２５】そして１ライン目の画素において表示期間
Ｔｄが開始されると、次に２ライン目の画素において表
示期間Ｔｄが開始される。そして１ライン目の画素と同
様に、第３走査線Ｒ２が選択され、トランジスタＴｒ
５、Ｔｒ６がオンになる。なお、第１走査線Ｇ２及び第
２走査線Ｐ２は選択されていないので、トランジスタＴ
ｒ３及びＴｒ４はオフになっている。よって、ドレイン
電流Ｉ2と、ドレイン電流Ｉ3を合わせた電流の大きさに
見合った輝度で、発光素子７６０は発光する。
【０５２６】そして、２ライン目の画素において表示期
間Ｔｄが開始されると、３ライン目からｙライン目の画
素まで順に表示期間Ｔｄが開始され、上述した動作が繰
り返される。
【０５２７】書き込み期間Ｔａと、表示期間Ｔｄが終了
すると１フレーム期間が終了する。１つのフレーム期間
において１つの画像が表示される。そして、次のフレー
ム期間が開始され、再び書き込み期間Ｔａが開始され
て、上述した動作が繰り返される。
【０５２８】なお、発光素子に流れる電流の大きさに見
合った輝度で発光素子７６０が発光するので、各画素の
階調は、表示期間Ｔｄにおける発光素子に流れる電流の
大きさで決まる。
【０５２９】本発明の画素では、表示期間において発光
素子に流れる電流はドレイン電流Ｉ 1と、ドレイン電流
Ｉ2の和である。よって、発光素子に流れる電流がドレ
イン電流Ｉ2のみに依存していない。そのため、トラン
ジスタＴｒ１とトランジスタＴｒ２の特性がずれて、ト
ランジスタＴｒ２のドレイン電流Ｉ2と信号電流Ｉｃの
比が画素間で異なっても、発光素子に流れる電流の値が
画素間でずれるのを抑え、輝度のばらつきが視認される
のを防ぐことができる。
【０５３０】また、本発明の画素では、書き込み期間Ｔ
ａにおいてトランジスタＴｒ１のドレイン電流は発光素
子に流れていない。よって信号線駆動回路によって画素
に電流が供給され、トランジスタＴｒ１のドレイン電流
が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右され
ない。したがって、従来の画素と比べて、供給された電
流から変換される電圧が早く安定するので、電流を書き
込む時間を短くすることができ、動画表示において残像
が視認されてしまうのを防ぐことができる。
【０５３１】また、従来と同様に、電流入力型の発光装
置の利点も兼ね備えている。すなわち、ＴＦＴの特性が
画素毎にばらついていても、電圧入力型の発光装置に比
べて画素間で発光素子の輝度にばらつきが生じるのを防
ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、
発光素子の劣化による輝度の低下を抑えることができ
る。また、有機発光層の温度が外気温や発光パネル自身
が発する熱等に左右されても、発光素子の輝度が変化す
るのを抑えることができ、また温度の上昇に伴って消費
電流が大きくなるのを防ぐことができる。
【０５３２】さらに、本実施例の画素では、図２、図
５、図７、図９、図１０及び図１１に示した画素に比べ
て、書き込み期間におけるトランジスタＴｒ１のドレイ
ン電流よりも、表示期間におけるＴｒ１のドレイン電流
が小さいため、信号電流Ｉｃに対する発光素子に流れる
電流の比が小さくなる。よって、信号電流Ｉｃをより大
きくすることができるので、雑音の影響を受けにくい。
【０５３３】なお、本実施例において、トランジスタＴ
ｒ４のソースとドレインは、一方はトランジスタＴｒ１
のドレインに、もう一方はトランジスタＴｒ１のゲート
及びトランジスタＴｒ２のゲートに接続されている。し
かし本実例はこの構成に限定されない。本発明の画素
は、書き込み期間ＴａにおいてトランジスタＴｒ１のゲ
ートとドレインを接続し、表示期間においてトランジス
タＴｒ１のゲートとドレインを切り離すことができるよ
うに、トランジスタＴｒ４が他の素子または配線と接続
されていれば良い。
【０５３４】また本実施例において、トランジスタＴｒ
５のソースとドレインは、一方はＴｒ２のドレインに、
もう一方はＴｒ６のソースまたはドレインに接続されて
いる。しかし本実施例はこの構成に限定されない。本発
明の画素は、書き込み期間ＴａにおいてトランジスタＴ
ｒ２のドレインと画素電極とを切り離し、表示期間にお
いてトランジスタＴｒ２のドレインと電源線Ｖｉとを接
続することができるように、トランジスタＴｒ５が他の
素子または配線と接続されていれば良い。
【０５３５】つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６
は、Ｔａでは図３１（Ａ）のように接続され、Ｔｄでは
図３１（Ｂ）のように接続されていれば良い。また、Ｇ
ｊ、Ｐｊ、Ｒｊは３本が別の配線となっているが、まと
めて１本や２本にしても良い。
【０５３６】つまり、ＴａにおいてＴｒ１を流れる電流
は全て電流源で制御されていれば良い。Ｔｄにおいては
Ｔｒ１とＴｒ２を流れる電流は発光素子に流れれば良
い。
【０５３７】なお、本実施例の構成は、実施例４〜実施
例１２のいずれの構成とも自由に組み合わせて実施する
ことが可能である。
【０５３８】（実施例１４）本実施例では、図２に示し
た発光装置が有する画素１０１の構成について説明す
る。
【０５３９】図３４に、図２で示した画素１０１の詳し
い構成を示す。図３４に示す画素１０１は、信号線Ｓｉ
（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜
Ｇｙのうちの１つ）、第２走査線Ｐｊ（Ｐ１〜Ｐｙのう
ちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１
つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有し
ている。
【０５４０】また画素１０１は、トランジスタＴｒ１、
トランジスタＴｒ２、トランジスタＴｒ３、トランジス
タＴｒ４、トランジスタＴｒ５、発光素子７８０及び保
持容量７８１を有している。保持容量７８１はトランジ
スタＴｒ１及びＴｒ２のゲートとソースの間の電圧（ゲ
ート電圧）をより確実に保持するために設けられている
が、必ずしも設ける必要はない。
【０５４１】トランジスタＴｒ３のゲートは第１走査線
Ｇｊに接続されている。そしてトランジスタＴｒ３のソ
ースとドレインは、一方は信号線Ｓｉに接続されてお
り、もう一方はトランジスタＴｒ１のソースに接続され
ている。
【０５４２】トランジスタＴｒ４のゲートは、第２走査
線Ｐｊに接続されている。そしてトランジスタＴｒ４の
ソースとドレインは、一方はトランジスタＴｒ１のドレ
インに、もう一方はトランジスタＴｒ１及びＴｒ２のゲ
ートに接続されている。
【０５４３】トランジスタＴｒ５のゲートは、第３走査
線Ｒｊに接続されている。そしてトランジスタＴｒ５の
ソースとドレインは、一方はトランジスタＴｒ２のソー
ス及び発光素子７８０の画素電極に、もう一方はトラン
ジスタＴｒ１のソースに接続されている。
【０５４４】トランジスタＴｒ１とトランジスタＴｒ２
のゲートは、互いに接続されている。トランジスタＴｒ
２のソースは、発光素子７８０の画素電極に接続されて
いる。トランジスタＴｒ１とトランジスタＴｒ２のドレ
インは、共に電源線Ｖｉに接続されている。
【０５４５】保持容量７８１が有する２つの電極は、一
方はトランジスタＴｒ１とトランジスタＴｒ２のゲート
に、もう一方はＴｒ１のソースの画素電極に接続されて
いる。
【０５４６】電源線Ｖｉの電圧（電源電圧）は一定の高
さに保たれている。また対向電極の電圧も、一定の高さ
に保たれている。
【０５４７】なお、トランジスタＴｒ１及びＴｒ２はｎ
チャネル型トランジスタとｐチャネル型トランジスタの
どちらでも良い。ただし、トランジスタＴｒ１及びＴｒ
２の極性は同じである。なお、陽極を画素電極として用
い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｎチャネル型トランジスタであるのが
望ましい。逆に、陽極を対向電極として用い、陰極を画
素電極として用いる場合、トランジスタＴｒ１及びＴｒ
２はｐチャネル型トランジスタであるのが望ましい。
【０５４８】トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、
ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。
【０５４９】図３４に示した画素を有する発光装置の動
作は、図３に示した画素の場合と同様に、書き込み期間
Ｔａと表示期間Ｔｄとに分けて説明することが可能であ
る。また、第１〜３走査線に印加される電圧について
は、図４に示したタイミングチャートを参照することが
できる。また図３５は、図３４に示した画素の、書き込
み期間Ｔａと表示期間ＴｄにおけるトランジスタＴｒ１
とトランジスタＴｒ２の接続を、簡単に示した図であ
る。
【０５５０】書き込み期間Ｔａが開始されると、第１走
査線Ｇ、第２走査線Ｐが選択される。よって、トランジ
スタＴｒ３とトランジスタＴｒ４がオンになる。なお、
第３走査線Ｒは選択されていないので、トランジスタＴ
ｒ５はオフになっている。
【０５５１】そして、信号線駆動回路１０２に入力され
るビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１
〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉ
ｃが流れる。
【０５５２】図３５（Ａ）に、書き込み期間Ｔａにおい
て、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れた場合の、画素１０１の概略図を示す。７８６は対向
電極に電圧を与える電源との接続用の端子を意味してい
る。また、７８７は信号線駆動回路１０２が有する定電
流源を意味する。
【０５５３】トランジスタＴｒ３はオンの状態にあるの
で、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流
れると、信号電流ＩｃはトランジスタＴｒ１のドレイン
とソースの間に流れる。このときトランジスタＴｒ１
は、ゲートとドレインが接続されているので飽和領域で
動作しており、式１が成り立つ。よって、トランジスタ
Ｔｒ１のゲート電圧ＶGSは電流値Ｉｃによって定まる。
【０５５４】そしてトランジスタＴｒ２のゲートは、ト
ランジスタＴｒ１のゲートに接続されている。
【０５５５】書き込み期間Ｔａが終了すると、第１走査
線Ｇ、第２走査線Ｐの選択が終了する。このとき、第２
走査線Ｐの選択が、第１走査線Ｇよりも先に終了するの
が望ましい。なぜならトランジスタＴｒ３が先にオフに
なってしまうと、保持容量７８１の電荷がＴｒ４を通っ
て漏れてしまうからである。
【０５５６】書き込み期間Ｔａが終了すると、次に表示
期間Ｔｄが開始される。表示期間Ｔｄが開始されると、
第３走査線Ｒが選択されトランジスタＴｒ５がオンにな
る。なお、第１走査線Ｇ及び第２走査線Ｐは選択されて
いないので、トランジスタＴｒ３及びＴｒ４はオフにな
っている。
【０５５７】図３５（Ｂ）に、表示期間Ｔｄにおける画
素の概略図を示す。トランジスタＴｒ３及びトランジス
タＴｒ４はオフの状態にある。また、トランジスタＴｒ
１及びトランジスタＴｒ２のソースは発光素子７８０の
画素電極に接続されている。
【０５５８】一方トランジスタＴｒ１、Ｔｒ２において
は、書き込み期間Ｔａにおいて定められたＶGSがそのま
ま保持されている。そして、トランジスタＴｒ２のゲー
トは、トランジスタＴｒ１のゲートに接続されている。
また、トランジスタＴｒ２のソースは、トランジスタＴ
ｒ１のソースに接続されている。よって、トランジスタ
Ｔｒ１のゲート電圧は、そのままトランジスタＴｒ２の
ゲート電圧となる。さらに、トランジスタＴｒ１のドレ
イン及びトランジスタＴｒ２のドレインは電源線Ｖｉに
接続されているので、トランジスタＴｒ２のドレイン電
流Ｉ2は、トランジスタＴｒ１のドレイン電流Ｉ1に比例
する大きさになる。特に、μＣ0Ｗ／Ｌ及びＶTHが互い
に等しいとき、トランジスタＴｒ１とトランジスタＴｒ
２のドレイン電流は互いに等しくなり、Ｉ2＝Ｉ1＝Ｉｃ
となる。
【０５５９】また、トランジスタＴｒ５がオンなので、
トランジスタＴｒ１のドレイン電流Ｉ1と、トランジス
タＴｒ２のドレイン電流Ｉ2は、共に発光素子に流れる
電流として発光素子７８０に流れる。よって、表示期間
Ｔｄでは、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わ
せた大きさの電流が発光素子７８０に流れ、該発光素子
に流れる電流の大きさに見合った輝度で、発光素子７８
０が発光する。
【０５６０】そして１ライン目の画素において表示期間
Ｔｄが開始されると、次に２ライン目の画素において表
示期間Ｔｄが開始される。そして１ライン目の画素と同
様に、第３走査線Ｒ２が選択され、トランジスタＴｒ５
がオンになる。なお、第１走査線Ｇ２及び第２走査線Ｐ
２は選択されていないので、トランジスタＴｒ３及びＴ
ｒ４はオフになっている。よって、ドレイン電流Ｉ
1と、ドレイン電流Ｉ2を合わせた電流の大きさに見合っ
た輝度で、発光素子７８０は発光する。
【０５６１】そして、２ライン目の画素において表示期
間Ｔｄが開始されると、３ライン目からｙライン目の画
素まで順に表示期間Ｔｄが開始され、上述した動作が繰
り返される。
【０５６２】書き込み期間Ｔａと、表示期間Ｔｄが終了
すると１フレーム期間が終了する。１つのフレーム期間
において１つの画像が表示される。そして、次のフレー
ム期間が開始され、再び書き込み期間Ｔａが開始され
て、上述した動作が繰り返される。
【０５６３】なお、発光素子に流れる電流の大きさに見
合った輝度で発光素子７８０が発光するので、各画素の
階調は、表示期間Ｔｄにおける発光素子に流れる電流の
大きさで決まる。なお、書き込み期間Ｔａにおいても、
Ｔｒ２のドレイン電流の大きさに見合った輝度で発光し
ているが、その階調に与える影響は、実際のパネルでは
無視できる程度に小さいと考えられる。なぜなら、例え
ばＶＧＡだと４８０ラインの画素が画素部に設けられて
おり、１ラインの画素の書き込み期間Ｔａは１フレーム
期間の１／４８０程度と非常に小さいからである。
【０５６４】本発明の画素では、表示期間において発光
素子に流れる電流はドレイン電流Ｉ 1と、ドレイン電流
Ｉ2の和である。よって、発光素子に流れる電流がドレ
イン電流Ｉ2のみに依存していない。そのため、トラン
ジスタＴｒ１とトランジスタＴｒ２の特性がずれて、ト
ランジスタＴｒ２のドレイン電流Ｉ2と信号電流Ｉｃの
比が画素間で異なっても、発光素子に流れる電流の値が
画素間でずれるのを抑え、輝度のばらつきが視認される
のを防ぐことができる。
【０５６５】また、本発明の画素では、書き込み期間Ｔ
ａにおいてトランジスタＴｒ１のドレイン電流は発光素
子に流れていない。よって信号線駆動回路によって画素
に電流が供給され、トランジスタＴｒ１のドレイン電流
が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右され
ない。したがって、従来の画素と比べて、供給された電
流から変換される電圧が早く安定するので、電流を書き
込む時間を短くすることができ、動画表示において残像
が視認されてしまうのを防ぐことができる。
【０５６６】また、従来と同様に、電流入力型の発光装
置の利点も兼ね備えている。すなわち、ＴＦＴの特性が
画素毎にばらついていても、電圧入力型の発光装置に比
べて画素間で発光素子の輝度にばらつきが生じるのを防
ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、
発光素子の劣化による輝度の低下を抑えることができ
る。また、有機発光層の温度が外気温や発光パネル自身
が発する熱等に左右されても、発光素子の輝度が変化す
るのを抑えることができ、また温度の上昇に伴って消費
電流が大きくなるのを防ぐことができる。
【０５６７】なお、本実施例において、トランジスタＴ
ｒ４のソースとドレインは、一方はトランジスタＴｒ１
のドレインに、もう一方はトランジスタＴｒ１のゲート
及びトランジスタＴｒ２のゲートに接続されている。し
かし本実例はこの構成に限定されない。本発明の画素
は、書き込み期間ＴａにおいてトランジスタＴｒ１のゲ
ートとドレインを接続し、表示期間においてトランジス
タＴｒ１のゲートとドレインを切り離すことができるよ
うに、トランジスタＴｒ４が他の素子または配線と接続
されていれば良い。
【０５６８】また本実施例において、トランジスタＴｒ
５のソースとドレインは、一方はＴｒ２のソースに、も
う一方はＴｒ１のソースに接続されている。しかし本実
例はこの構成に限定されない。本発明の画素は、書き込
み期間ＴａにおいてトランジスタＴｒ１のソースと画素
電極とを切り離し、表示期間においてトランジスタＴｒ
１のソースと画素電極とを接続することができるよう
に、トランジスタＴｒ５が他の素子または配線と接続さ
れていれば良い。
【０５６９】つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５は、Ｔａ
では図３５（Ａ）のように接続され、Ｔｄでは図３５
（Ｂ）のように接続されていれば良い。また、Ｇｊ、Ｐ
ｊ、Ｒｊは３本が別の配線となっているが、まとめて１
本や２本にしても良い。
【０５７０】つまり、ＴａにおいてＴｒ１を流れる電流
は全て電流源で制御されていれば良い。Ｔｄにおいては
Ｔｒ１とＴｒ２を流れる電流は発光素子に流れれば良
い。
【０５７１】また、発光素子の画素電極をＴｒ２のソー
スに接続するのではなく、Ｔｒ１のソースに接続するよ
うにしても良い。ただしこの場合、Ｔｒ１のソースと画
素電極とが書き込み期間において切り離され、表示期間
において接続されるように、接続を制御する別途トラン
ジスタを用意する必要がある。なおこのＴｒ１のソース
と画素電極の接続を制御するトランジスタを、Ｔｒ５と
異なる極性とし、互いのゲートを接続するようにしても
良い。
【０５７２】なお、本実施例の構成は、実施例４〜実施
例１３のいずれの構成とも自由に組み合わせて実施する
ことが可能である。
【０５７３】
【発明の効果】本発明の第１の構成の画素では、表示期
間において発光素子に流れる電流はドレイン電流Ｉ
1と、ドレイン電流Ｉ2の和である。よって、発光素子に
流れる電流がドレイン電流Ｉ2のみに依存していない。
そのため、トランジスタＴｒ１とトランジスタＴｒ２の
特性がずれて、トランジスタＴｒ１のドレイン電流Ｉ1
に対するトランジスタＴｒ２のドレイン電流Ｉ2の比が
画素間で異なっても、発光素子に流れる電流の値が画素
間でずれるのを抑え、輝度のばらつきが視認されるのを
防ぐことができる。
【０５７４】本発明の第２の構成の画素では、図２７
（Ａ）に示した画素のように、第１の手段と第２の手段
のいずれか一方の手段の特性がずれることにより、２つ
の手段における特性のバランスが崩れ、駆動部から発光
素子に供給される電流Ｉ2の大きさが所望の値に保たれ
なくなることがある。しかし、２つの変換部Ａ、Ｂを共
に用いることで変換された電圧を平均化することがで
き、そして駆動部から発光素子に供給される電流Ｉ2は
該平均化された電圧に応じた大きさであるので、特性の
ずれに起因する発光素子に供給される電流量のばらつき
を、図２７（Ａ）に示した画素に比べ約半分程度に抑え
ることができる。よって、画素間の輝度のばらつきを抑
えることができる。また、画素に供給された電流は、電
流Ｉ2よりも大きい。そのため、電流を書き込む時間を
短くすることができる。
【０５７５】また、本発明の画素では、書き込み期間Ｔ
ａにおいてトランジスタＴｒ１のドレイン電流は発光素
子に流れていない。よって信号線駆動回路によって画素
に電流が供給され、トランジスタＴｒ１のドレイン電流
が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右され
ない。したがって、従来の画素と比べて、供給された電
流から変換される電圧が早く安定するので、電流を書き
込む時間を短くすることができ、動画表示において残像
が視認されてしまうのを防ぐことができる。
【０５７６】また、従来と同様に、電流入力型の発光装
置の利点も兼ね備えている。すなわち、ＴＦＴの特性が
画素毎にばらついていても、電圧入力型の発光装置に比
べて画素間で発光素子の輝度にばらつきが生じるのを防
ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、
発光素子の劣化による輝度の低下を抑えることができ
る。また、有機発光層の温度が外気温や発光パネル自身
が発する熱等に左右されても、発光素子の輝度が変化す
るのを抑えることができ、また温度の上昇に伴って消費
電流が大きくなるのを防ぐことができる。
【図面の簡単な説明】
【図１】 本願の電流入力型の画素のブロック図。
【図２】 本発明の発光装置の上面ブロック図。
【図３】 本発明の発光装置の画素の回路図。
【図４】 走査線に入力される信号のタイミングチャ
ート。
【図５】 駆動における画素の概略図。
【図６】 本発明の発光装置の画素の回路図。
【図７】 駆動における画素の概略図。
【図８】 本発明の発光装置の画素の回路図。
【図９】 駆動における画素の概略図。
【図１０】 本発明の発光装置の画素の回路図。
【図１１】 本発明の発光装置の画素の回路図。
【図１２】 本発明の発光装置の画素の回路図。
【図１３】 本発明の発光装置の作製方法を示す図。
【図１４】 本発明の発光装置の作製方法を示す図。
【図１５】 本発明の発光装置の作製方法を示す図。
【図１６】 本発明の発光装置の作製方法を示す図。
【図１７】 本発明の発光装置の画素の上面図。
【図１８】 アナログ駆動法における信号線駆動回路の
詳細図。
【図１９】 走査線駆動回路のブロック図。
【図２０】 デジタル駆動法における信号線駆動回路の
ブロック図。
【図２１】 デジタル駆動法における信号線駆動回路の
詳細図。
【図２２】 デジタル駆動法における電流設定回路の回
路図。
【図２３】 本発明の発光装置の外観図及び断面図。
【図２４】 本発明の発光装置を用いた電子機器の図。
【図２５】 電圧入力型の画素の回路図。
【図２６】 従来の電流入力型の画素の回路図。
【図２７】 従来の電流入力型の画素のブロック図。
【図２８】 本発明の発光装置の画素の回路図。
【図２９】 駆動における画素の概略図。
【図３０】 本発明の発光装置の画素の回路図。
【図３１】 駆動における画素の概略図。
【図３２】 本発明の発光装置の画素の回路図。
【図３３】 駆動における画素の概略図。
【図３４】 本発明の発光装置の画素の回路図。
【図３５】 駆動における画素の概略図。
【図３６】 本願の電流入力型の画素のブロック図。
【図３７】 駆動における画素の概略図。
【図３８】 駆動における画素の概略図。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６４１Ｒ ６４２ ６４２Ａ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】発光素子が備えられた画素を複数有する発
    光装置の駆動方法であって、 第１の期間において、ビデオ信号によって定められた電
    流を画素に供給し、前記画素が有する第１の手段によっ
    て、前記供給された電流を電圧に変換し、 第２の期間において、前記画素が有する第１の手段によ
    って、前記変換された電圧に応じた大きさの第１の電流
    を前記発光素子に供給し、なおかつ前記画素が有する第
    ２の手段によって、前記変換された電圧に応じた大きさ
    の第２の電流を前記発光素子に供給することを特徴とす
    る発光装置の駆動方法。
  2. 【請求項２】発光素子が備えられた画素を複数有する発
    光装置の駆動方法であって、 第１の期間において、ビデオ信号によって定められた電
    流を画素に供給し、前記画素が有する第１の手段によっ
    て、前記供給された電流を電圧に変換し、なおかつ前記
    変換された電圧に応じた大きさの第１の電流を前記発光
    素子に供給し、 第２の期間において、前記画素が有する第１の手段によ
    って、前記変換された電圧に応じた大きさの第３の電流
    を前記発光素子に供給し、なおかつ前記画素が有する第
    ２の手段によって、前記変換された電圧に応じた大きさ
    の第２の電流を前記発光素子に供給することを特徴とす
    る発光装置の駆動方法。
  3. 【請求項３】１フレーム期間に第１の期間と第２の期間
    とが出現する発光装置の駆動方法であって、 前記第１及び前記第２の期間において、前記発光装置が
    有する第１のトランジスタと第２のトランジスタは、ゲ
    ートが互いに接続され、かつ前記第１及び前記第２のト
    ランジスタのソースに一定の電圧が印加され、 前記第１の期間において、前記第１のトランジスタのゲ
    ートとドレインが接続され、かつ前記第２のトランジス
    タのドレインが発光素子の画素電極に接続され、 前記第２の期間において、前記第１及び前記第２のトラ
    ンジスタのドレインが前記発光素子の画素電極に接続さ
    れており、なおかつ前記第１のトランジスタのゲートと
    ドレインが分離していることを特徴とする発光装置の駆
    動方法。
  4. 【請求項４】１フレーム期間に第１の期間と第２の期間
    とが出現する発光装置の駆動方法であって、 前記第１及び前記第２の期間において、前記発光装置が
    有する第１のトランジスタと第２のトランジスタのゲー
    トが互いに接続され、前記第１のトランジスタと前記第
    ２のトランジスタのソースが互いに接続され、かつ前記
    第１のトランジスタのドレインに一定の電圧が印加さ
    れ、 前記第１の期間において、前記第２のトランジスタのド
    レインがフローティングの状態になり、かつ前記第１の
    トランジスタのゲートとドレインが接続され、 前記第２の期間において、前記第２のトランジスタのド
    レインに前記一定の電圧が印加され、前記第１のトラン
    ジスタのゲートとドレインが分離しており、なおかつ前
    記第１及び前記第２のトランジスタのソースが発光素子
    の画素電極に接続されていることを特徴とする発光装置
    の駆動方法。
  5. 【請求項５】１フレーム期間に第１の期間と第２の期間
    とが出現する発光装置の駆動方法であって、 前記第１及び前記第２の期間において、前記発光装置が
    有する第１のトランジスタと第２のトランジスタのゲー
    トが互いに接続され、前記第１のトランジスタと前記第
    ２のトランジスタのドレインが互いに接続され、かつ前
    記第１及び前記第２のトランジスタのドレインに一定の
    電圧が印加され、 前記第１の期間において、前記第１及び前記第２のトラ
    ンジスタのゲートが前記第１及び前記第２のトランジス
    タのドレインと接続され、 前記第２の期間において、前記第１及び前記第２のトラ
    ンジスタのソースが発光素子の画素電極に接続されてい
    ることを特徴とする発光装置の駆動方法。
  6. 【請求項６】請求項３乃至請求項５のいずれか１項にお
    いて、前記第１の期間において前記第１のトランジスタ
    のドレイン電流の大きさを制御することで、前記第２の
    期間における前記発光素子の輝度を制御することを特徴
    とする発光装置の駆動方法。
  7. 【請求項７】請求項３乃至請求項６のいずれか１項にお
    いて、前記第１のトランジスタと前記第２のトランジス
    タは極性が同じであることを特徴とする発光装置の駆動
    方法。
  8. 【請求項８】１フレーム期間に第１の期間と第２の期間
    とが出現する発光装置の駆動方法であって、 前記第１及び前記第２の期間において、前記発光装置が
    有する第１のトランジスタと第２のトランジスタはゲー
    トが互いに接続され、なおかつ前記第１のトランジスタ
    のソースと前記第２のトランジスタのソースが接続さ
    れ、 前記第１の期間において、前記第１のトランジスタのゲ
    ートとドレインに一定の電圧が印加され、前記第２のト
    ランジスタのドレインがフローティングの状態にあり、
    なおかつ前記第１のトランジスタのドレイン電流が定電
    流源によって制御され、 前記第２の期間において、前記第１のトランジスタのゲ
    ートとドレインが分離しており、前記第１のトランジス
    タのドレイン及び前記第２のトランジスタのドレインに
    一定の電圧が印加され、なおかつ前記第１及び前記第２
    のトランジスタのドレイン電流が共に発光素子に流れる
    ことを特徴とする発光装置の駆動方法。
  9. 【請求項９】１フレーム期間に第１の期間と第２の期間
    とが出現する発光装置の駆動方法であって、 前記第１及び前記第２の期間において、前記発光装置が
    有する第１のトランジスタと第２のトランジスタはゲー
    トが互いに接続され、なおかつ前記第１のトランジスタ
    のドレインと前記第２のトランジスタのドレインが接続
    され、 前記第１の期間において、前記第１及び前記第２のトラ
    ンジスタのゲートと、前記第１及び前記第２のトランジ
    スタのドレインとに一定の電圧が印加され、なおかつ前
    記第１のトランジスタのドレイン電流が定電流源によっ
    て制御され、 前記第２の期間において、前記第１のトランジスタのゲ
    ートとドレインが分離しており、前記第２のトランジス
    タのゲートとドレインが分離しており、前記第１のトラ
    ンジスタのドレイン及び前記第２のトランジスタのドレ
    インに一定の電圧が印加され、なおかつ前記第１及び前
    記第２のトランジスタのドレイン電流が共に発光素子に
    流れることを特徴とする発光装置の駆動方法。
  10. 【請求項１０】１フレーム期間に第１の期間と第２の期
    間とが出現する発光装置の駆動方法であって、 前記第１及び前記第２の期間において、前記発光装置が
    有する第１のトランジスタと第２のトランジスタは、ゲ
    ートが互いに接続され、かつ前記第１及び前記第２のト
    ランジスタのソースに一定の電圧が印加され、 前記第１の期間において、前記第１のトランジスタのゲ
    ートとドレインが接続され、かつ前記第２のトランジス
    タのドレインが発光素子の画素電極に接続され、前記第
    １のトランジスタのドレイン電流が定電流源によって制
    御され、 前記第２の期間において、前記第１及び前記第２のトラ
    ンジスタのゲートと、前記発光装置が有する第３のトラ
    ンジスタのゲートとが接続され、前記第１のトランジス
    タと前記第３のトランジスタとはドレイン電流が同じ大
    きさであり、なおかつ前記第２及び前記第３のトランジ
    スタのドレイン電流が、共に前記発光素子に流れること
    を特徴とする発光装置の駆動方法。
  11. 【請求項１１】１フレーム期間に第１の期間と第２の期
    間とが出現する発光装置の駆動方法であって、 前記第１及び前記第２の期間において、前記発光装置が
    有する第１のトランジスタと第２のトランジスタはゲー
    トが互いに接続され、なおかつ前記第１のトランジスタ
    のソースと前記第２のトランジスタのソースが共に発光
    素子の画素電極に接続され、 前記第１の期間において、前記第１のトランジスタのゲ
    ートとドレインが接続され、かつ前記第２のトランジス
    タのドレインに一定の電圧が印加され、前記第１のトラ
    ンジスタのドレイン電流が定電流源によって制御され、 前記第２の期間において、前記第１及び前記第２のトラ
    ンジスタのゲートと、前記発光装置が有する第３のトラ
    ンジスタのゲートとが接続され、前記第１のトランジス
    タのドレインと前記第３のトランジスタのソースが接続
    され、前記第３のトランジスタのドレイン及び前記第２
    のトランジスタのドレインに一定の電圧が印加され、な
    おかつ前記第２及び前記第３のトランジスタのドレイン
    電流が、共に前記発光素子に流れることを特徴とする発
    光装置の駆動方法。
  12. 【請求項１２】発光素子が備えられた画素を複数有する
    発光装置の駆動方法であって、 第１の期間において、ビデオ信号によって定められた電
    流を画素に供給し、前記画素が有する第１の手段及び第
    ２の手段によって、前記供給された電流を電圧に変換
    し、 第２の期間において、前記画素が有する第２の手段によ
    って、前記変換された電圧に応じた大きさの電流を前記
    発光素子に供給することを特徴とする発光装置の駆動方
    法。
JP2002238842A 2001-08-29 2002-08-20 発光装置 Expired - Fee Related JP4447202B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002238842A JP4447202B2 (ja) 2001-08-29 2002-08-20 発光装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-258936 2001-08-29
JP2001258936 2001-08-29
JP2002238842A JP4447202B2 (ja) 2001-08-29 2002-08-20 発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002238337A Division JP3813555B2 (ja) 2001-08-29 2002-08-19 発光装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009112374A Division JP5030993B2 (ja) 2001-08-29 2009-05-02 発光装置、半導体装置、表示モジュール及び電子機器

Publications (3)

Publication Number Publication Date
JP2003177712A true JP2003177712A (ja) 2003-06-27
JP2003177712A5 JP2003177712A5 (ja) 2005-10-20
JP4447202B2 JP4447202B2 (ja) 2010-04-07

Family

ID=26621177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002238842A Expired - Fee Related JP4447202B2 (ja) 2001-08-29 2002-08-20 発光装置

Country Status (1)

Country Link
JP (1) JP4447202B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049991B2 (en) 2002-12-10 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, digital-analog converter and display device thereof
JP2006158847A (ja) * 2004-12-10 2006-06-22 Samii Kk 遊技機
JP2006158848A (ja) * 2004-12-10 2006-06-22 Samii Kk 遊技機
JP2007506144A (ja) * 2003-09-23 2007-03-15 イグニス イノベーション インコーポレーテッド ピクセルドライバ回路
JP2009169442A (ja) * 2001-08-29 2009-07-30 Semiconductor Energy Lab Co Ltd 発光装置
US8310469B2 (en) 2006-12-27 2012-11-13 Samsung Electronics Co., Ltd. Display device and driving method thereof
KR101356994B1 (ko) 2012-12-05 2014-02-03 숭실대학교산학협력단 발광 다이오드 구동 장치, 발광 장치 및 디스플레이 장치

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009169442A (ja) * 2001-08-29 2009-07-30 Semiconductor Energy Lab Co Ltd 発光装置
US8482491B2 (en) 2001-08-29 2013-07-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment
US8704736B2 (en) 2001-08-29 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment
US8982021B2 (en) 2001-08-29 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment
US7049991B2 (en) 2002-12-10 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, digital-analog converter and display device thereof
JP2007506144A (ja) * 2003-09-23 2007-03-15 イグニス イノベーション インコーポレーテッド ピクセルドライバ回路
JP2006158847A (ja) * 2004-12-10 2006-06-22 Samii Kk 遊技機
JP2006158848A (ja) * 2004-12-10 2006-06-22 Samii Kk 遊技機
US8310469B2 (en) 2006-12-27 2012-11-13 Samsung Electronics Co., Ltd. Display device and driving method thereof
KR101356994B1 (ko) 2012-12-05 2014-02-03 숭실대학교산학협력단 발광 다이오드 구동 장치, 발광 장치 및 디스플레이 장치

Also Published As

Publication number Publication date
JP4447202B2 (ja) 2010-04-07

Similar Documents

Publication Publication Date Title
JP5448277B2 (ja) 発光装置、表示モジュール及び電子機器
JP6291004B2 (ja) 表示装置
JP4827883B2 (ja) 半導体装置及び発光装置
JP3813555B2 (ja) 発光装置及び電子機器
JP3810724B2 (ja) 発光装置及び電子機器
JP4447202B2 (ja) 発光装置
JP2006338042A (ja) 発光装置、発光装置の駆動方法
JP3917494B2 (ja) 発光装置の駆動方法
JP4163225B2 (ja) 半導体装置及び発光装置
JP2003188389A (ja) スイッチ素子、それを用いた表示装置及び半導体装置
JP4164048B2 (ja) スイッチ素子、それを用いた表示装置及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees