JP2002118179A - 半球型シリコン膜の形成方法 - Google Patents

半球型シリコン膜の形成方法

Info

Publication number
JP2002118179A
JP2002118179A JP2001256854A JP2001256854A JP2002118179A JP 2002118179 A JP2002118179 A JP 2002118179A JP 2001256854 A JP2001256854 A JP 2001256854A JP 2001256854 A JP2001256854 A JP 2001256854A JP 2002118179 A JP2002118179 A JP 2002118179A
Authority
JP
Japan
Prior art keywords
film
silicon
doped
forming
blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001256854A
Other languages
English (en)
Inventor
L-Handy Mohamed
エル−ハンディ モハメッド
T Fan Tony
ティー ファン トニー
Henricus Luther
ヘンリックス ルーサー
T More Bredley
ティー モアー ブレッドリィー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002118179A publication Critical patent/JP2002118179A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 集積回路メモリセル用のキャパシタ電極を形
成する様々な方法を提供すること。 【解決手段】 阻止膜（例えば、ドーピングされないシ
リコン膜及び／又は酸化膜）を蒸着して、ドーピングさ
れたシリコン膜から外部に拡散されるドーパントを制御
する。基板の上にＨＳＧシリコンを形成する方法におい
て、基板の上に第１ドーピングされたシリコン膜を形成
し、第１ドーピングされたシリコン膜の上に第１ドーピ
ングされない非晶質シリコン阻止膜を形成する。ＨＳＧ
シリコン膜を第１ドーピングされない非晶質シリコン阻
止膜の上に形成する。外部に拡散されるドーパントを制
御することによって、ＨＳＧグレーンサイズ、密度、均
一度及びＤＲＡＭメモリセルの静電容量を向上できると
同時に、リアクタスループットを維持できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体製造に係り、
さらには集積回路メモリセル用のキャパシタ電極の形成
方法に関する。
【０００２】
【従来の技術】集積回路の設計において、素子の高集積
化によってDRAMような素子が占めるウェーハの面積が減
少しつつある。従って、メモリセルキャパシタをより狭
い空間の内部に設置しなければならない。メモリセルキ
ャパシタの静電容量はキャパシタ電極の表面積に比例す
るので、セル構造を縮小しながら、素子の静電容量を維
持したり、場合によっては増加したりすることは難し
い。一般的に、DRAMメモリセル動作は静電容量の増加に
従って改善されるので、ストレージ電極の表面積を増加
させてもメモりセルが占めるウェーハの面積を維持した
り、さらには減少したりするための様々な方法が開発さ
れてきた。より大きな表面積を有する電極設計の例とし
ては、シリンダー型キャパシタ形態、フィン型キャパシ
タ形態、トレンチ型キャパシタ形態、そして、スタック
型キャパシタ形態等がある。
【０００３】電極の表面積を増加させる一方法として、
起伏の多い又は不規則な外部面を有する電極を形成する
方法がある。荒い電極の表面を提供するための方法とし
てＨＳＧ（ｈｅｍｉｓｐｈｅｒｉｃａｌ ｇｒａｉｎ）
シリコンを使用するものがある。この方法においては、
メモリセルアクセストランジスタを半導体基板の上に形
成する。その次に、半導体基板及びアクセストランジス
タの上に絶縁膜を形成する。その次に、シリコンソース
ガス（例えば、ＳｉＨ４又はＳｉ２Ｈ６）とドーピング
ガス（例えば、ＰＨ３）とを反応させて、絶縁膜の上に
ドーピングされた非晶質シリコン膜を形成する。
【０００４】次に、ドーピングされたシリコン膜の上に
ＨＳＧを有する表面を形成する。気体状態の核形成（ga
s―phased nucleation）及び表面シーディング（surfa
ceseeding）による方法を含めてＨＳＧシリコン膜を形
成する様々な方法がある。一番目の方法は、ドーピング
された非晶質シリコン膜を真空熱処理してシリコン内部
のシリコン粒子が再分布されてポリシリコンからなるＨ
ＳＧを形成するものである。二番目の方法は、非晶質シ
リコン膜を約５５０℃乃至６００℃の温度で、シリコン
ソースガスに露出させてシリコン核を形成し、この形成
された構造物をシリコンソースガスなしに熱処理するこ
とによって、シリコン核を成長させてＨＳＧポリシリコ
ン膜を形成するものである。
【０００５】
【発明が解決しようとする課題】ポリシリコンストレー
ジセル又は電極は、Ｎ型又はＰ型ドーパントでドーピン
グして静電容量又はＤＲＡＭの性能を向上させる。素子
動作において、リンのようなドーパントを使用するのが
望ましいが、幾つかの製造上の欠点がある。例えば、後
続熱工程でドーパントがドーピングされたシリコン膜か
ら外部に拡散されて、蒸着されたキャパシタ誘電膜の厚
さを変えることである。キャパシタ誘電膜の厚さはキャ
パシタを変形しないで蓄積電荷量を規定するので、誘電
膜の厚さの変化を一定に調節することが望ましい。キャ
パシタ誘電膜はできるだけ薄く形成するのが効果的であ
るが、絶縁破壊を防止できる厚さに形成しなければなら
ない。又、不要にリンが移動してＨＳＧの形成に悪影響
を与えることもある。このメカニズムは、ドーパント原
子が表面非晶質シリコン粒子の自動拡散を抑制する要素
を形成するためである。ドーピングされたシリコン膜が
ウェーハの両面（前面と後面）に形成されると、前述の
外部拡散に伴う問題が深刻化する。
【０００６】キャパシタ誘電膜としてシリコン窒化膜を
蒸着する場合、その均一度を向上させるために、反応チ
ャンバ内のウェーハの個数を減らす方法がある。しか
し、各炉にローディングするウェーハの個数を減らすと
（例えば、６ロットから４ロットに減らすと）、窒化膜
を蒸着する工程でのスループットが低下する問題があ
る。
【０００７】従って、本発明は前述した問題を解決する
ために提案されたものであり、ＨＳＧシリコン膜の密度
及び均一度を向上させる方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】前述のような本発明の目
的を達成するための本発明の特徴によると、ＨＳＧシリ
コンを基板の上に形成する方法において、第１ドーピン
グされたシリコン膜を基板の上に形成する。第１ドーピ
ングされない非晶質シリコン阻止膜をドーピングされた
シリコン膜の上に形成し、ＨＳＧシリコン膜をドーピン
グされない非晶質シリコン阻止膜の上に形成する。
【０００９】本発明の他の特徴によると、メモリセルス
トレージ電極を基板の上に形成する方法において、ドー
ピングされたシリコン膜を基板の上に形成する。ドーピ
ングされない非晶質シリコン阻止膜をドーピングされた
シリコン膜の上に形成する。ＨＳＧシリコン膜をドーピ
ングされない非晶質シリコン阻止膜の上に形成し、キャ
パシタ誘電膜をＨＳＧシリコン膜の上に形成する。そし
て、上部電極をキャパシタ誘電膜の上に形成する。
【００１０】本発明の他の特徴によると、ＨＳＧシリコ
ン膜を前面と後面とを有する基板の上に形成する方法に
おいて、基板の前面に第１ドーピングされたシリコン膜
を形成する。基板の後面に第２ドーピングされたシリコ
ン膜を形成する。第１阻止膜を第１ドーピングされたシ
リコン膜の上に形成し、第２阻止膜を第２ドーピングさ
れたシリコン膜の上に形成する。ＨＳＧシリコン膜を第
１阻止膜の上に形成する。
【００１１】本発明の他の特徴によると、ＨＳＧシリコ
ン膜を基板の上に形成する方法において、ドーピングさ
れたシリコン膜を基板の上に形成する。酸化膜からなる
阻止膜をドーピングされたシリコン膜の上に形成する。
阻止膜及びドーピングされたシリコン膜を要求される形
態にパターニングする。阻止膜を除去し、ＨＳＧシリコ
ン膜をドーピングされたシリコン膜の上に形成する。
【００１２】
【発明の実施の形態】以下、本発明の実施形態を添付し
た図面を参照して詳細に説明する。図において、同一な
構成要素は同一な参照符号で示す。
【００１３】「１．従来技術による実施の形態」図１及
び図２は、従来の技術によるＨＳＧシリコンキャパシタ
電極を形成する方法を概略的に示す。図１を参照する
と、ソース／ドレイン領域１８、フィルド酸化膜領域１
４及びポリシリコンワードラインゲート領域１６を含む
メモリセルアクセストランジスタを半導体基板１０の上
に形成する。絶縁膜１２を基板１０とメモリセルアクセ
ストランジスタの上に形成する。フォト工程とエッチン
グ工程とを使用して絶縁膜１２を突き抜けて、ソース／
ドレイン領域１８を露出させるコンタクトホールを形成
する。シリコンソースガス（例えば、ＳｉＨ４又はＳｉ
２Ｈ６）をドーピングガス（例えば、ＰＨ３）と反応さ
せて、ドーピングされたシリコン膜（非晶質膜又はポリ
シリコン膜：２０）をコンタクトの内部及び絶縁膜１２
の上に形成する。
【００１４】図２を参照すると、ＨＳＧシリコン表面２
２をシリコン膜２０の上に形成し、キャパシタ誘電膜２
４をＨＳＧシリコン表面２２に形成する。気体状態の核
形成（gas―phased nucleation）又は表面シーディン
グ（surface seeding）を含む様々な方法によってＨＳ
Ｇシリコン表面２２を形成することができる。その一つ
の方法として、第１ドーピングされたシリコン膜２０を
非晶質シリコン膜で形成し、非晶質シリコン膜を真空熱
処理して非晶質シリコン膜の内部のシリコン粒子を再分
布させることによって、ポリシリコンからなるＨＳＧを
形成する。又は、約５５０℃乃至６００℃の温度で非晶
質シリコン膜を形成し、シリコン核が非晶質膜の上に形
成されるようにシリコンソースガスに露出させる。この
ような構造物をシリコンソースガスなしに熱処理するこ
とによって、シリコン核を成長させてＨＳＧを有するポ
リシリコン表面２２を形成する。
【００１５】シリコン窒化膜を誘電膜又は誘電膜の一部
として蒸着する時、約６８０℃乃至７８０℃の温度でＬ
ＰＣＶＤ（ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａ
ｌｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法を使用す
る。誘電膜２４の後続蒸着で、電極膜（図示しない）が
第２キャパシタ電極膜又は上部キャパシタ電極膜として
形成される。
【００１６】前述のように、シリコン膜２０をドーピン
グして素子特性を向上させる。しかし、ドーパントが外
部に拡散されて、ＨＳＧシリコン表面２２の成長とキャ
パシタ誘電膜２４の蒸着とに悪影響を与える恐れがあ
る。
【００１７】ドーパントの外部拡散による問題点は図１
及び図２に示すメモリセル構造に限らない。図３乃至図
６は、従来の技術による積層されドーピングされたポリ
シリコンキャパシタストレージ電極を内蔵するメモリセ
ルを形成する方法を示す。先ず、図３を参照すると、前
述の方法を含む当業者によく知られている方法を使用し
てフィルド酸化膜領域２６、ソース／ドレイン領域２８
及びワードラインゲート領域３０を半導体基板３２の上
に形成する。基板３２はドーピングされたポリシリコン
膜３４によって覆われた後面を有する。絶縁膜３６を基
板３２の上に形成する。絶縁膜はシリコン酸化膜又はＢ
ＰＳＧ（ｂｏｒｏ ｐｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ
ｇｌａｓｓ）膜で形成する。導電性コンタクトプラグ
３８用のコンタクトホールをフォト工程及びエッチング
工程によって絶縁膜３６の内部に形成する。導電性コン
タクトプラグ４０は、後で形成されるストレージ電極を
アクセスするために提供され、ドーピングされたポリシ
リコン又はタングステンのような導電型耐熱金属で形成
する。リンでドーピングされたポリシリコン膜４２を絶
縁膜３６の上部に形成し、プラグ４０と接するように形
成する。
【００１８】図４を参照すると、フォトレジスト（図示
しない）をマスクとして使用してリンでドーピングされ
たポリシリコン膜４２をエッチングしてストレージ電極
４４を形成する。
【００１９】図５を参照すると、ＨＳＧシリコン表面４
６を前述の方法を使用してストレージ電極４４の上に形
成する。そして、図６に示すように、キャパシタ誘電膜
４８を前述の方法を使用してストレージ電極４４の上に
形成する。
【００２０】図７は図４に示すドーピングされたシリコ
ン電極４４の表面からの距離に従う関数としてのリンの
濃度を示すグラフである。Ｙ軸（X軸のゼロ点）はドー
ピングされたポリシリコンストレージ電極４４の外部面
を示す。ドーピングされたポリシリコン膜４２を蒸着す
る間、ホスフィンソースガスをシラン又はジシランのよ
うなシリコンソースガスと共に供給する。従って、リン
ドーピング濃度は、図７に示すように、１５ｐｐｍ程度
にドーピングされたシリコン膜４２の全体にかけて一定
である。基板３２の後面の上のドーピングされたシリコ
ン膜３４の内部にこれと類似したプロファイルが形成さ
れる。ＨＳＧ熱処理工程及びキャパシタ誘電膜４８とし
て窒化膜をローディングする工程等の後続高温工程の
間、リンがドーピングされたシリコン電極４４とドーピ
ングされたポリシリコン後面膜３４とから外部に拡散さ
れる。蒸着チャンバ、例えば、ＬＰＣＶＤチャンバ（図
示しない）において、工程ガス内のリンの濃度は外部拡
散によって決定され、一般的に、１バッチ処理における
ウェーハの個数に比例する。リンが外部に拡散されるの
で、キャパシタ誘電膜蒸着比は窒化膜ローディングのよ
うな初期段階では不安定であるが、リンがＬＰＣＶＤチ
ャンバから排出された後には安定化される。
【００２１】図８に示すように、ＨＳＧ及び誘電膜工程
の後、約１３乃至２２ｐｐｍの濃度のリンが、図６に示
す蒸着されたシリコン電極４４のＨＳＧ膜４６とキャパ
シタ誘電膜４８との間の界面に存在する。これと類似し
たプロファイルが基板３２の後面の上のドーピングされ
たポリシリコン膜３４の表面にも形成される。ＨＳＧ熱
処理及び／又は絶縁膜４８蒸着工程の間に、リンがドー
ピングされたシリコン電極４４及びドーピングされたシ
リコン後面膜３４から外部に拡散されて、ＨＳＧ膜４６
の表面にリンが存在する。このようなリンの粒子は、表
面非晶質シリコン粒子が自動的に拡散されることを妨害
する要素としてＨＳＧ形成を低下させる。これはＨＳＧ
表面４６の密度、均一度及びグレーン（ｇｒａｉｎ）の
大きさに影響を与える。又、上昇した温度で（例えば、
キャパシタ誘電膜形成段階でシリコン窒化膜をローディ
ングする間）、ドーピングされたシリコン電極４４から
リンが外部に拡散されて工程ガス内にリンが存在するの
で、初期段階では窒化膜蒸着比に障害を与え、反応チャ
ンバからリンが放出された時になって安定化される。従
って、一般的に誘電膜４８は炉内部のウェーハ個数と反
比例する厚さに形成される。
【００２２】前述のように、各バッチの間のシリコン窒
化膜蒸着の均一度を向上させるために、１バッチにおけ
る反応炉内のウェーハ個数を減らす方法を使用する。し
かし、窒化膜を蒸着する間のウェーハ個数を減らすと、
スループットが減少する問題が発生する。
【００２３】「２．本発明による実施の形態」図９乃至
図２０は、本発明によるメモリセルキャパシタ装置を製
造する様々な方法を示す。先ず、図９を参照すると、基
板５０とその上に形成されドーピングされたシリコン膜
５２を有するメモリセルアクセストランジスタの構成要
素を示す。ここで、“基板”というのはシリコン又はＧ
ａＡｓで形成された半導体ウェーハ基板を含む任意の半
導体基板であるが、これらに限らない。又、“基板”は
半導体ウェーハ又はその上に形成された様々な工程膜を
含む半導体ウェーハを意味する。一方、“膜（laye
r）”は“層(film)”と同じ意味でも使用する。アクセ
ストランジスタは１つ又はそれ以上のソース／ドレイン
領域５４、フィルド酸化膜領域５６及びポリシリコンワ
ードラインゲート領域５８を含む。絶縁膜６０を基板５
０とメモリセルアクセストランジスタとの上に形成す
る。フォト工程及びソース／ドレイン領域５４を露出さ
せるエッチング工程よって、絶縁膜６０を突き抜けるコ
ンタクトホールを形成する。ドーピングされたシリコン
膜５２をコンタクトホールの内部及び絶縁膜６０の上に
形成する。
【００２４】ドーピングされたシリコン膜５２は、約７
０００Å乃至１００００Åの厚さであるが、７０００Å
以下又は１００００Å以上の厚さであってもよい。シリ
コン膜５２は非晶質又はポリ状態に蒸着されるが、非晶
質状態に蒸着し、後続熱工程の時、結晶化することが望
ましい。シリコン膜５２は、シラン又はジシランのよう
なシリコンソースガス及びＡｓＨ３，ＡｓＳ３，Ｐ
Ｈ３，ＰＦ３，ＰＯＣＩ３，Ｂ２Ａ６，ＢＦ３，ＢＣＩ
３等のドーピングソースガスが供給された状態で要求さ
れるドーパント（即ち、Ｎ型又はＰ型）に従って形成さ
れドーピングされたシリコン膜である。一実施形態では
ホスフィンを使用する。基板５０を所定温度（例えば、
４５０℃乃至５５０℃）で加熱する間、シリコンソース
ガスとドーピングガスとを反応チャンバ又は炉に注入す
る。シランガスとホスフィンガスとを使用する時、シラ
ンの流量は約５００ｓｃｃｍ乃至１５００ｓｃｃｍに調
節し、ホスフィンガスの流量は約２００ｓｃｃｍ乃至３
００ｓｃｃｍに調節する。
【００２５】この例に示す温度と流量との範囲はただの
例であり、この範囲以外の温度と流量とでもドーピング
されたポリシリコン及び／又は非晶質シリコン膜を形成
するのに適合に使用できることは当業者に周知である。
【００２６】図１０を参照すると、第１ドーピングされ
たシリコン膜５２を蒸着した後、後続の高温工程の間に
外部に拡散されるドーパントを吸収したり、阻止膜とし
て作用する分離膜６２を形成したりする。ここで“阻止
膜”とはドーパント粒子の動きを遮断及び／又は吸収す
ることによって、この膜を横切るドーパントの拡散を減
少させたり実質的に遮断したりするのに適合な任意の物
質で形成した膜を意味する。分離膜６２はシリコンから
外部に拡散されるドーパントに対する阻止膜として作用
するのに適合な任意の膜、例えば、ドーピングされない
非晶質シリコン膜、ドーピングされないポリシリコン膜
又はシリコン酸化膜でよい。ＨＳＧシリコンはポリシリ
コンより非晶質シリコン状態のシリコンの方がより速く
成長することに注目する。従って、ＨＳＧシリコンを要
求される程度に成長させるためには阻止膜６２を非晶質
シリコン膜で蒸着することが効果的である。図１０に示
す実施形態において、ドーピングソースガスを遮断して
第１ドーピングされたシリコン膜５２の蒸着を中断し、
シリコンソースガスを持続的に供給してドーピングされ
ない非晶質シリコン阻止膜６２を形成することを除い
て、前述のような方法によって、ドーピングされない非
晶質シリコン阻止膜６２をドーピングされたシリコン膜
５２の上に形成する。一方、シリコンソースガスはドー
ピングされないシリコン阻止膜６２を蒸着するために遮
断しない。ドーピングされないシリコン阻止膜６２は５
０Å以下又は２００Å以上の厚さに形成することもでき
るが、約５０Å乃至２００Åの厚さに形成する。
【００２７】図１１に示すように、阻止膜６２を形成
し、通常のフォトレジスト工程よって膜５２，６２から
なる要求されるストレージノードパターンを形成する。
例えば、ＣＦ４のようなシリコンをエッチングするのに
適合した化学物質を使用して、反応イオンエッチング又
は化学的プラズマエッチング等の方法によって異方性エ
ッチングしてストレージノードパターンを形成する。
【００２８】図１２を参照すると、エッチングマスク
（図示しない）を阻止膜６２から除去し、洗浄工程を実
施する。ＨＳＧシリコンを要求される程度に成長させる
ためにＨＳＧシリコン表面６６をドーピングされない阻
止膜６２の上に形成する。ＨＳＧ表面６６はＨＳＧをシ
リコン膜の上に形成するための通常の方法、例えば、熱
処理、核形成、分子ビームエピタキシ、化学的ビームエ
ピタキシ等の方法によって形成できる。図に示す実施形
態においては、ＨＳＧポリシリコン表面６６は表面シー
ディングの後に実施するシリコンソースガスに露出させ
ない真空熱処理によって形成する。
【００２９】図１３を参照すると、キャパシタ誘電膜６
８が形成される。キャパシタ誘電膜６８は様々な構造、
例えば、酸化膜、窒化膜、ＮＯ又はＯＮＯ誘電膜等の構
造を有することができる。キャパシタ誘電膜６８は４０
Å乃至６０Åの厚さに蒸着されたシリコン窒化膜で構成
された窒化／酸化積層膜で形成することができる。この
時、シリコン窒化膜は約６８０℃乃至７８０℃の温度で
ＬＰＣＶＤ方法によって蒸着し、４０Å乃至６０Å程度
の厚さのＣＶＤ酸化膜によってキャッピングする。
【００３０】誘電膜６８を蒸着した後、第２ポリシリコ
ン電極膜と絶縁酸化膜を蒸着し、フォトレジストとパタ
ーニングとを使用してメモリセルを完成する。残りの工
程は、ＤＲＡＭメモリセルの残っている膜を形成するの
に適合した当業者によく知られている方法を使用して実
行できる。
【００３１】図１４乃至図１７は本発明による半導体基
板７０の上に積層されたメモリ素子を形成する方法の例
を示す。先ず、図１４を参照すると、基板７０はリンが
ドーピングされた後面シリコン膜７２を有する。フィル
ード酸化膜領域８６、ソース／ドレイン領域８８及びワ
ードラインゲート領域９０を前述した方法を含む当業者
によく知られている方法を使用して基板７０の上に形成
する。例えば、シリコン酸化膜又はＢＰＳＧ膜ＴＥＯＳ
（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａ
ｔｅ）膜で形成する絶縁膜９１を基板７０の上に形成す
る。ソース／ドレインコンタクト９２を、ドーピングさ
れたポリシリコン又はタングステンのような耐熱金属を
蒸着し、後続のフォト及びエッチング工程を実施して絶
縁膜９１の下部に形成する。コンタクトホール９４を後
で形成されるストレージ電極をアクセスして絶縁膜９１
の内部に形成する。絶縁膜９１の内部のビアをエッチン
グし、ドーピングされたポリシリコン又はタングステン
のような導電型耐熱金属を蒸着し、平坦化してプラグ９
４を形成する。
【００３２】ストレージ電極の基準として作用するドー
ピングされたシリコン膜９６を絶縁膜９１の上に形成す
る。Ｎ型又はＰ型ドーパントを使用してシリコン膜７
２，９６をドーピングする。ドーパントの種類はリンで
ある。
【００３３】ドーピングされたシリコン膜７２，９６は
７０００Å以下又は１００００Å以上の厚さにすること
ができるが、約７０００Å乃至１００００Åの厚さであ
る。シリコン膜７２，９６は非晶質状態又はポリシリコ
ン状態で蒸着される。しかし、シリコン膜５２を非晶質
状態っで蒸着し、後続熱工程の間に結晶化することが効
果的である。例えば、シリコン膜７２，９６をシラン又
はジシランのようなシリコンソースガスと要求される
（即ち、Ｎ型又はＰ型）ドーパントとに従ってＡｓ
Ｈ３，ＡｓＳ３，ＰＨ３，ＰＦ３，ＰＯＣＩ３，Ｂ２Ａ
６，ＢＦ３，ＢＣＩ３等のドーピングソースガスがある
状態で形成できる。この実施形態ではホスフィンを使用
する。シリコンソースガスとドーピングソースガスと
を、基板７０を所定温度（例えば、４５０℃乃至５５０
℃）で加熱する間、反応チャンバ又は炉に注入する。シ
ランガスとホスフィンとを使用する時、一般的にシラン
の流量は５００ｓｃｃｍ乃至１５００ｓｃｃｍに調節
し、ホスフィンの流量は２００ｓｃｃｍ乃至３００ｓｃ
ｃｍに調節する。
【００３４】図１４を参照すると、ドーピングされない
シリコン阻止膜９８，１００を、リンでドーピングされ
たポリシリコン膜９６，７２の上に形成する。ドーピン
グされたシリコン膜７２，９６を蒸着した後、前述した
リンドーピングガスだけを遮断し、シリコンドーピング
ガスは遮断しないＬＰＣＶＤ工程によってドーピングさ
れないシリコン膜９８，１００を形成できる。ドーピン
グされないシリコン膜９８，１００は５０Å乃至２００
Åの厚さに形成する。しかし、膜７２，９６，９８，１
００の厚さの範囲はただの一例に過ぎない。前記範囲を
外れる厚さ（即ち、前記範囲より大きかったり、小さか
ったりする厚さ）も可能である。膜９８，１００は非晶
質又はポリシリコンの状態で蒸着できる。ＨＳＧシリコ
ンはポリシリコン状態より非晶質状態の方が速く成長す
る。従って、ＨＳＧシリコンを要求される程度に成長さ
せるためには、阻止膜９８，１００を非晶質シリコンの
状態で蒸着することが効果的である。後続熱工程で結晶
化される。
【００３５】阻止膜９８，１００をドーピングされない
シリコン膜として図示し、説明したが、シリコン膜７
２，９６から外部に拡散されるドーパントに対する阻止
膜として作用するのに適合した任意の膜である。このよ
うな場合、任意の膜はドーピングされない非晶質シリコ
ン膜又はシリコン酸化膜で代替できるが、これに限らな
い。
【００３６】図１５を参照すると、阻止膜９８とその下
部のドーピングされたポリシリコン膜９６をマスキング
し、エッチングして、ストレージ電極１０２，１０４を
形成する。このような場合、異方性乾式エッチングする
ことが効果的であるが、シリコンをエッチングするのに
適合した通常の化学物質（例えば、ＣＦ４）を使用して
反応イオンエッチング又は化学的プラズマエッチング方
式を使用して実行することもできる。
【００３７】図１６を参照すると、ＨＳＧシリコン表面
１０６を、前述した方法を使用してストレージ電極１０
２，１０４の上に形成する。図１７を参照すると、キャ
パシタ誘電膜１０８をＨＳＧシリコン表面１０６の上に
形成する。キャパシタ誘電膜１０８としては酸化膜、窒
化膜及びＮＯ又はＯＮＯ誘電膜等を使用できる。この実
施形態においては、４０Å乃至６０Åの厚さに蒸着され
たシリコン窒化膜で構成した窒化／酸化積層膜である。
この時、シリコン窒化膜は約６８０℃乃至７８０℃でＬ
ＰＣＶＤ方法によって蒸着し、４０Å乃至６０Åの厚さ
のＣＶＤ酸化膜によってキャッピングする。図１７に示
すように、後続の熱工程の間、リンをドーピングされた
シリコン膜７２とドーピングされたシリコンストレージ
電極１０２，１０４とから徐々に拡散させて、ドーピン
グされないポリシリコン膜９８，１００（図１７の点線
１１０が示す範囲）及びＨＳＧシリコン膜１０６をドー
ピングする。熱工程によって、電極１０２，１０４と阻
止膜９８，１００との大部分が結晶化される。
【００３８】阻止膜の出現によって、ストレージ電極１
０２，１０４の上部面に形成されたＨＳＧシリコンの平
均グレーンサイズが、図５及び図６に示すような通常の
工程によって形成されたストレージ電極５２のドーピン
グされたポリシリコンの上部面に形成されたＨＳＧグレ
ーンの平均サイズより大きくなる。従って、本発明によ
るＤＲＡＭセルの表面積と静電容量が増加する。又、誘
電膜１０８の厚さは炉のローディングのサイズによる影
響を相対的に受け易く、一般には、同一の炉の同一のロ
ーディングである通常の工程で形成される類似した膜の
厚さよりは増加する。
【００３９】図１８はドーピングされないシリコン阻止
膜９８を蒸着した後、その表面からの距離に従う関数と
してのリン濃度を示す。ここで、ドーピングされたシリ
コン膜９６は７０００Å乃至１００００Åの厚さを有
し、ドーピングされないポリシリコン阻止膜９８はドー
ピングされたポリシリコン膜９６の上に５０Å乃至２０
０Åの厚さに形成される。図１８に示すように、リン濃
度がドーピングされたシリコン膜９６の全面に約１０ｐ
ｐｍ以下になって、同一であり、ドーピングされないポ
リシリコン阻止膜９８の内部には実質的にリンが存在し
ない。
【００４０】図１９は前述した後続ＨＳＧ熱工程段階及
びキャパシタ誘電膜段階で図１７のストレージ電極１０
２，１０４に対するリンドーピング濃度を示す。図１９
に示すように、リンドーピング濃度は、ドーピングされ
たポリシリコン電極１０２，１０４とその上のドーピン
グされないポリシリコン膜９８との間の図１９のAで示
された点線までの距離では約１５ｐｐｍで一定である。
図１９のAで示された点線からＨＳＧシリコン膜１０６
の外部面とキャパシタ誘電膜１０８との間の界面までは
リン濃度が約１０ｐｐｍに低くなる。このようなプロフ
ァイルが基板７０の後面に形成されドーピングされたポ
リシリコン膜７２とドーピングされないポリシリコン膜
１００との内部に現れる。
【００４１】工程が完了すると、前述した方法によって
形成された図１７のストレージ電極１０２，１０４と通
常的に形成される図６のストレージ電極４４とのリンド
ーピング濃度が実質的に同じになる。これは図８に示す
ドーピング濃度プロファイルを比較すると分かる。しか
し、前述の方法はＨＳＧシリコンの成長とストレージセ
ルの静電容量とを向上させることだけでなく、誘電膜厚
さの特性を改善する長所もある。
【００４２】シリコン酸化膜は、高温熱工程の間にドー
ピングされたシリコン膜から外部に拡散されるドーパン
トを除去したり、実質的に減少させたりする阻止膜のも
う一つの例に過ぎない。例えば、図１４のドーピングさ
れないシリコン阻止膜９８及び／又は９６の代わりに阻
止酸化膜を蒸着できる。このような阻止酸化膜を適合し
た方法を使用して要求される厚さにドーピングされたシ
リコン膜７２及び／又は９６の上に形成できる。ＳｉＯ
２膜を熱工程によって成長させたり、ＣＶＤ方法によっ
て蒸着させたりする。阻止酸化膜が、以降の工程の間に
その下部のドーピングされたシリコン膜７２，９６から
外部に拡散されるリンに対する阻止膜として作用するよ
うに、阻止酸化膜が要求される厚さに選択される。この
ような酸化膜は一般的に約５Å乃至１５Åの厚さを有す
るが、この範囲を外れることもある。
【００４３】図２０は、図１６に示すストレージ電極１
０２のようなドーピングされたストレージ電極に対する
ドーピング濃度を示す。ここで、電極の表面には薄い阻
止酸化膜が存在する。図に示すように、リンドーピング
濃度は電極の全面にかけて酸化膜と電極のドーピングさ
れたシリコン膜との間の界面まで約１５ｐｐｍに一定で
ある。図１４乃至図１６のドーピングされないシリコン
阻止膜１００の代わりに酸化膜を基板７０の後面に蒸着
する時、これと類似したプロファイルがドーピングされ
たシリコン膜の内部に現れる。阻止酸化膜を使用する
と、要求されるノードパターンを定義するためのフォト
及びエッチング工程の間に酸化膜がドーピングされたシ
リコン膜の上の元の位置に残る。以降、ＨＳＧが成長す
る前にストレージ電極表面からＨＦ溶液を使用して阻止
酸化膜をエッチングする。ウェーハの後面の阻止酸化膜
はキャパシタ誘電膜の蒸着によって残る。これによっ
て、ドーピングされたストレージ電極の前面とドーピン
グされたポリシリコン膜の後面とから外部に拡散される
ドーパントを多くの工程からＨＳＧ成長に到るまで実質
的に防止したり、減少させたりすることができる。ＨＳ
Ｇ熱工程を実行し、誘電膜を蒸着する間、リンがポリシ
リコン膜の後面から外部に拡散されることを防止した
り、実質的に減少させたりすることができる。最後のド
ーパントプロファイルは図１９に示すプロファイルと類
似である。
【００４４】前述した実施形態はただの一例に過ぎな
い。本発明による阻止膜はドーパントが外部に拡散され
てメモリセルの静電容量に悪影響を与える任意の形態
（スタック型、トレンチ型及び通常の構造）を有するＤ
ＲＡＭを製造するのに効果的である。前述の実施形態は
半導体基板の前面と後面とに形成される阻止膜を示す
が、阻止膜を基板の一面だけに形成することもできる。
又、阻止膜の組み合う形態を積層された形態に使用する
こともでき、また個別的に使用することもできる。例え
ば、ドーピングされないシリコン膜を半導体基板の前面
に形成する間に、酸化膜を基板の後面に同時に形成する
こともできる。又、酸化膜を半導体基板の前面又は後面
に蒸着した状態で、ドーピングされないシリコン膜を前
面又は後面に形成することもできる。
【００４５】
【発明の効果】本発明によると、誘電膜（例えば、酸化
膜及びＮＯ又はＯＮＯ誘電膜）の厚さ均一度及び工程堅
固性を改善できる。又、ＤＲＡＭを製造する間に、ＨＳ
Ｇの密度とグレーンサイズとを向上できる。本実施形態
において、シリコン膜の内部のドーピング濃度は阻止膜
によって制御できる。そして、１バッチで処理されるウ
ェーハの個数を減少しなくても、温度を高める間に外部
に拡散されるリンを高温工程（例えば、ＨＳＧ熱工程及
び誘電膜蒸着工程）の間、実質的に除去したり、減少さ
せたりすることができる。従って、リアクタスループッ
トを効果的に維持できると同時にＤＲＡＭの性能を向上
できる。
【００４６】前述した方法を使用すると、非晶質シリコ
ンの容易な自動拡散によってＨＳＧのグレーンサイズ、
密度、均一度及びＤＲＡＭメモリセルの静電容量を改善
できる。ＤＲＡＭ製造の一実施形態において、非晶質シ
リコン膜又はポリシリコンＨＳＧシード膜を蒸着する前
にドーピングされない薄いポリシリコン阻止膜を半導体
ウェーハ層の前面及び／又は後面に存在するドーピング
されたポリシリコンの上に蒸着する。ドーピングされた
シリコン膜とドーピングされないシリコンとを有するこ
のようなプロファイルを得るためには、ホスフィンガス
の流れを第１ドーピングされたシリコンストレージ電極
膜を形成するのに使用するシラン又はジシランソースガ
スを除去する前に遮断しなければならない。続いて、最
小のリンがキャパシタ誘電膜（例えば、酸化膜、窒化
膜、ＮＯ膜、ＯＮＯ膜等）を有するＨＳＧの界面に自動
的にドーピングされる状態で、より高温の工程（例え
ば、窒化膜の蒸着又はＢＰＳＧフロー）の間、ドーピン
グされないシリコン阻止膜の内部にリンが徐々に拡散さ
れる。温度及び濃度要素によって阻止膜表面の方にリン
が拡散される。リンがメモリセルの静電容量を増加させ
るので、このようなリンの拡散は効果的である。ドーピ
ングされないポリシリコン阻止膜の厚さを調節して、Ｈ
ＳＧ熱処理及び／又はキャパシタ誘電膜の蒸着工程が完
了される時に阻止膜の表面にドーパントを拡散できる。
従って、炉のバッチごとに使用するウェーハの個数を減
少しなくても、高品質ＨＳＧ及び誘電膜の厚さが減少さ
れたキャパシタ電極膜が得られる。
【図面の簡単な説明】
【図１】従来の技術によるＨＳＧシリコンキャパシタ電
極を形成する方法を示す概略的な工程断面図。
【図２】従来の技術によるＨＳＧシリコンキャパシタ電
極を形成する方法を示す概略的な工程断面図。
【図３】従来の技術による積層されドーピングされたポ
リシリコンキャパシタストレージ電極を内蔵するメモリ
セルを形成する方法を示す概略的な工程断面図。
【図４】従来の技術による積層されドーピングされたポ
リシリコンキャパシタストレージ電極を内蔵するメモリ
セルを形成する方法を示す概略的な工程断面図。
【図５】従来の技術による積層されドーピングされたポ
リシリコンキャパシタストレージ電極を内蔵するメモリ
セルを形成する方法を示す概略的な工程断面図。
【図６】従来の技術による積層されドーピングされたポ
リシリコンキャパシタストレージ電極を内蔵するメモリ
セルを形成する方法を示す概略的な工程断面図。
【図７】図４に示すドーピングされたシリコン電極の表
面から距離に従う関数としてのリンの濃度を示すグラ
フ。
【図８】図４に示すドーピングされたシリコン電極の表
面から距離に従う関数としてのリンの濃度を示すグラ
フ。
【図９】本発明によるメモリセルキャパシタ装置を製造
する様々な実施形態を概略的に示す工程断面図。
【図１０】本発明によるメモリセルキャパシタ装置を製
造する様々な実施形態を概略的に示す工程断面図。
【図１１】本発明によるメモリセルキャパシタ装置を製
造する様々な実施形態を概略的に示す工程断面図。
【図１２】本発明によるメモリセルキャパシタ装置を製
造する様々な実施形態を概略的に示す工程断面図。
【図１３】本発明によるメモリセルキャパシタ装置を製
造する様々な実施形態を概略的に示す工程断面図。
【図１４】本発明によるメモリセルキャパシタ装置を製
造する様々な実施形態を概略的に示す工程断面図。
【図１５】本発明によるメモリセルキャパシタ装置を製
造する様々な実施形態を概略的に示す工程断面図。
【図１６】本発明によるメモリセルキャパシタ装置を製
造する様々な実施形態を概略的に示す工程断面図。
【図１７】本発明によるメモリセルキャパシタ装置を製
造する様々な実施形態を概略的に示す工程断面図。
【図１８】本発明によるストレージ電極の内部のリンの
濃度を示すグラフ。
【図１９】本発明によるストレージ電極の内部のリンの
濃度を示すグラフ。
【図２０】本発明によるストレージ電極の内部のリンの
濃度を示すグラフ。
【符号の説明】
１０ 半導体基板 １２ 絶縁膜 １４ フィルド酸化膜領域 １６ ポリシリコンワードラインゲート領域 １８ ソース／ドレイン領域 ２０ 非晶質膜又はポリシリコン膜 ２２ ＨＳＧシリコン表面 ２４ キャパシタ誘電膜 ２６ フィルド酸化膜領域 ２８ ソース／ドレイン領域 ３０ ワードラインゲート領域 ３２ 半導体基板 ３４ ポリシリコン膜 ３６ 絶縁膜 ３８ 導電性コンタクトプラグ ４０ 導電性コンタクトプラグ ４２ ポリシリコン膜 ４４ ストレージ電極 ４６ ＨＳＧシリコン表面 ４８ キャパシタ誘電膜 ５０ 基板 ５２ ドーピングされたシリコン膜 ５４ ソース／ドレイン領域 ５６ フィルド酸化膜領域 ５８ ポリシリコンワードラインゲート領域 ６０ 絶縁膜 ６２ 分離膜（阻止膜） ６６ ＨＳＧシリコン表面 ６８ キャパシタ誘電膜 ７０ 半導体基板 ７２ 後面シリコン膜 ８６ フィルード酸化膜領域 ８８ ソース／ドレイン領域 ９０ ワードラインゲート領域 ９１ 絶縁膜 ９２ ソース／ドレインコンタクト ９４ コンタクトホール ９６ ドーピングされたシリコン膜 ９８ ドーピングされないシリコン膜 １００ ドーピングされないシリコン膜 １０２ ストレージ電極 １０４ ストレージ電極 １０６ ＨＳＧシリコン表面 １０８ キャパシタ誘電膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルーサー ヘンリックス アメリカ合衆国 テキサス 78724 オー スチン デッカー レーン 9000 (72)発明者 ブレッドリィー ティー モアー アメリカ合衆国 テキサス 78746 オー スチン ジョニー ミラー トゥレイル 1502 Ｆターム(参考） 5F083 AD31 AD56 AD62 GA09 HA06 JA04 JA39 MA06 MA17

Claims (44)

    【特許請求の範囲】
  1. 【請求項１】 基板の上にＨＳＧシリコンを形成する方
    法において、 前記基板の上に第１ドーピングされたシリコン膜を形成
    する段階と、 前記第１ドーピングされたシリコン膜の上に第１ドーピ
    ングされない非晶質シリコン阻止膜を形成する段階と、 前記第１ドーピングされない非晶質シリコン阻止膜の上
    にＨＳＧシリコン膜を形成する段階とを含むことを特徴
    とするＨＳＧシリコンの形成方法。
  2. 【請求項２】 前記第１ドーピングされたシリコン膜は
    リンでドーピングされた非晶質シリコン膜で形成するこ
    とを特徴とする請求項１に記載のＨＳＧシリコンの形成
    方法。
  3. 【請求項３】 前記第１ドーピングされたシリコン膜は
    ポリシリコン膜で形成することを特徴とする請求項１に
    記載のＨＳＧシリコンの形成方法。
  4. 【請求項４】 前記基板を加熱して前記第１ドーピング
    されない非晶質シリコン阻止膜をドーピングされたポリ
    シリコン膜に変化させることを特徴とする請求項１に記
    載のＨＳＧシリコンの形成方法。
  5. 【請求項５】 前記基板は前面と後面とを含み、前記第
    １ドーピングされたシリコン膜、前記第１ドーピングさ
    れない非晶質シリコン阻止膜及び前記ＨＳＧ膜を前記基
    板の前面に形成し、 前記基板の後面に第２ドーピングされたシリコン膜を形
    成する段階と、 前記第２ドーピングされたシリコン膜の上に阻止膜を形
    成する段階とを含むことを特徴とする請求項１に記載の
    ＨＳＧシリコンの形成方法。
  6. 【請求項６】 前記阻止膜はドーピングされない非晶質
    シリコン膜で形成することを特徴とする請求項５に記載
    のＨＳＧシリコンの形成方法。
  7. 【請求項７】 前記阻止膜はドーピングされない非晶質
    シリコン膜、ドーピングされないポリシリコン膜又は酸
    化膜で形成することを特徴とする請求項５に記載のＨＳ
    Ｇシリコンの形成方法。
  8. 【請求項８】 前記第１ドーピングされたシリコン膜は
    前記基板をシリコンソースガスとドーピングガスからな
    る処理ガスとに露出させることによって形成し、前記第
    １ドーピングされない非晶質シリコン阻止膜は前記第１
    ドーピングされたシリコン膜を実質的にドーピングガス
    なしにシリコンソースガスからなる処理ガスに露出させ
    ることによって形成することを特徴とする請求項１に記
    載のＨＳＧシリコンの形成方法。
  9. 【請求項９】 前記シリコンソースガスはシラン（Ｓｉ
    Ｈ４）、ジシラン（Ｓｉ２Ｈ６）又はこれらを混合した
    ガスからなり、前記ドーピングガスはホスフィン（ＰＨ
    ３）、アルシン（ＡＳＨ３）、ジボラン（Ｂ２Ｈ６）及
    びこれらを混合したガスのうち、少なくとも１つからな
    ることを特徴とする請求項８に記載のＨＳＧシリコンの
    形成方法。
  10. 【請求項１０】 基板の上にメモリセルストレージ電極
    を形成する方法において、 前記基板の上に第１ドーピングされたシリコン膜を形成
    する段階と、 前記第１ドーピングされたシリコン膜の上に第１ドーピ
    ングされない非晶質シリコン阻止膜を形成する段階と、 前記第１ドーピングされない非晶質シリコン阻止膜の上
    にＨＳＧシリコン膜を形成する段階と、 前記ＨＳＧシリコン膜の上にキャパした誘電膜を形成す
    る段階とを含むことを特徴とするメモリセルストレージ
    電極の形成方法。
  11. 【請求項１１】 前記キャパシタ誘電膜は窒化／酸化積
    層膜で形成することを特徴とする請求項１０に記載のメ
    モリセルストレージ電極の形成方法。
  12. 【請求項１２】 前記第１ドーピングされたシリコン膜
    はシリコンソースガスとドーピングガスとからなる処理
    ガスに前記基板を露出させることによって形成し、前記
    第１ドーピングされない非晶質シリコン阻止膜は実質的
    にドーピングガスなしにシリコンソースガスからなる処
    理ガスに前記第１ドーピングされたシリコン膜を露出さ
    せることによって形成することを特徴とする請求項１０
    に記載のメモリセルストレージ電極の形成方法。
  13. 【請求項１３】 前記シリコンソースガスはシラン（Ｓ
    ｉＨ４）、ジシラン（Ｓｉ２Ｈ６）又はこれらを混合し
    たガスからなり、前記ドーピングガスはホスフィン（Ｐ
    Ｈ３）、アルシン（ＡＳＨ３）、ジボラン（Ｂ２Ｈ６）
    及びこれらを混合したガスのうち、少なくとも１つから
    なることを特徴とする請求項１２に記載のメモリセルス
    トレージ電極の形成方法。
  14. 【請求項１４】 前記第１ドーピングされたシリコン膜
    はリンでドーピングされた非晶質シリコン阻止膜で形成
    することを特徴とする請求項１０に記載のメモリセルス
    トレージ電極の形成方法。
  15. 【請求項１５】 前記第１ドーピングされたシリコン膜
    はリンでドーピングされたポリシリコン膜で形成するこ
    とを特徴とする請求項１０に記載のメモリセルストレー
    ジ電極の形成方法。
  16. 【請求項１６】 前記基板を加熱して前記第１ドーピン
    グされない非晶質シリコン阻止膜をドーピングされたポ
    リシリコン膜に変化させることを特徴とする請求項１０
    に記載のメモリセルストレージ電極の形成方法。
  17. 【請求項１７】 前記基板は前面と後面とを含み、前記
    第１ドーピングされたシリコン膜、前記第１ドーピング
    されない非晶質シリコン阻止膜及び前記ＨＳＧ膜は前記
    基板の前面に形成し、 前記基板の後面に第２ドーピングされたシリコン膜を形
    成する段階と、 前記第２ドーピングされたシリコン膜の上に阻止膜を形
    成する段階とを含むことを特徴とする請求項１０に記載
    のメモリセルストレージ電極の形成方法。
  18. 【請求項１８】 前記阻止膜はドーピングされない非晶
    質シリコン膜で形成することを特徴とする請求項１７に
    記載のメモリセルストレージ電極の形成方法。
  19. 【請求項１９】 前記阻止膜はドーピングされない非晶
    質シリコン膜、ドーピングされないポリシリコン膜又は
    酸化膜で形成することを特徴とする請求項１７に記載の
    メモリセルストレージ電極の形成方法。
  20. 【請求項２０】 前面と後面とを有する基板の上にＨＳ
    Ｇシリコンを形成する方法において、 前記前面及び後面の上に各々第１ドーピングされたシリ
    コン膜及び第２ドーピングされたシリコン膜を形成する
    段階と、 前記第１ドーピングされたシリコン膜及び第２ドーピン
    グされたシリコン膜の上に各々第１阻止膜及び第２阻止
    膜を形成する段階と、 前記第１ドーピングされたシリコン膜の上部にＨＳＧシ
    リコン膜を形成する段階とを含むことを特徴とするＨＳ
    Ｇシリコンの形成方法。
  21. 【請求項２１】 前記第１阻止膜は酸化膜で形成し、 前記第１ドーピングされたシリコン膜の上に前記ＨＳＧ
    シリコン膜を形成する前に、前記第１阻止膜を除去する
    段階を含むことを特徴とする請求項２０に記載のＨＳＧ
    シリコンの形成方法。
  22. 【請求項２２】 前記第２阻止膜は酸化膜で形成するこ
    とを特徴とする請求項２１に記載のＨＳＧシリコンの形
    成方法。
  23. 【請求項２３】 前記第１阻止膜及び前記第２阻止膜は
    ドーピングされない非晶質シリコン膜で形成することを
    特徴とする請求項２０に記載のＨＳＧシリコンの形成方
    法。
  24. 【請求項２４】 前記第１阻止膜及び前記第２阻止膜は
    ドーピングされない非晶質シリコン膜、ドーピングされ
    ないポリシリコン膜又は酸化膜で形成することを特徴と
    する請求項２０に記載のＨＳＧシリコンの形成方法。
  25. 【請求項２５】 前記第１ドーピングされたシリコン膜
    及び前記第２ドーピングされたシリコン膜はリンでドー
    ピングされた非晶質シリコン膜で形成することを特徴と
    する請求項２０に記載のＨＳＧシリコンの形成方法。
  26. 【請求項２６】 前記第１ドーピングされたシリコン膜
    及び前記第２ドーピングされたシリコン膜はリンでドー
    ピングされたポリシリコン膜で形成することを特徴とす
    る請求項２０に記載のＨＳＧシリコンの形成方法。
  27. 【請求項２７】 前記基板を加熱して前記第１及び第２
    阻止膜をドーピングされたポリシリコン膜に変化させる
    ことを特徴とする請求項２６に記載のＨＳＧシリコンの
    形成方法。
  28. 【請求項２８】 前記第１ドーピングされたシリコン膜
    及び第２ドーピングされたシリコン膜は前記基板をシリ
    コンソースガスとドーピングガスとからなる処理ガスに
    露出させることによって形成し、前記第１及び第２阻止
    膜は前記第１及び第２ドーピングされたシリコン膜を実
    質的にドーピングガスなしにシリコンソースガスからな
    る処理ガスに露出させることによって形成することを特
    徴とする請求項２０に記載のＨＳＧシリコンの形成方
    法。
  29. 【請求項２９】 前記シリコンソースガスはシラン（Ｓ
    ｉＨ４）、ジシラン（Ｓｉ２Ｈ６）又はこれらを混合し
    たガスからなり、前記ドーピングガスはホスフィン（Ｐ
    Ｈ３）、アルシン（ＡＳＨ３）、ジボラン（Ｂ２Ｈ６）
    及びこれらを混合したガスのうち、少なくとも１つから
    なることを特徴とする請求項２８に記載のＨＳＧシリコ
    ンの形成方法。
  30. 【請求項３０】 基板の上にメモリセルキャパシタを形
    成する方法において、 前記基板の上に第１ドーピングされたシリコン膜を形成
    する段階と、 前記第１ドーピングされたシリコン膜の上に第１ドーピ
    ングされない非晶質シリコン阻止膜を形成する段階と、 前記第１シリコン阻止膜の上にＨＳＧシリコン膜を形成
    する段階と、 前記ＨＳＧシリコン膜の上にキャパシタ誘電膜を形成す
    る段階と、 前記キャパシタ誘電膜の上に上部電極を形成する段階と
    を含むことを特徴とするメモリセルキャパシタの形成方
    法。
  31. 【請求項３１】 前記キャパシタ電極膜は窒化／酸化積
    層膜で形成することを特徴とする請求項３０に記載のメ
    モリセルキャパシタの形成方法。
  32. 【請求項３２】 前記第１ドーピングされたシリコン膜
    はシリコンソースガスとドーピングガスとからなる処理
    ガスに露出させることによって形成し、前記第１ドーピ
    ングされない非晶質シリコン阻止膜は実質的にドーピン
    グガスなしにシリコンソースガスからなる処理ガスに前
    記第１ドーピングされたシリコン膜を露出させることに
    よって形成することを特徴とする請求項３０に記載のメ
    モリセルキャパシタの形成方法。
  33. 【請求項３３】 前記シリコンソースガスはシラン（Ｓ
    ｉＨ４）、ジシラン（Ｓｉ２Ｈ６）又はこれらを混合し
    たガスからなり、前記ドーピングガスはホスフィン（Ｐ
    Ｈ３）、アルシン（ＡＳＨ３）、ジボラン（Ｂ２Ｈ６）
    及びこれらを混合したガスのうち、少なくとも１つから
    なることを特徴とする請求項３２に記載のメモリセルキ
    ャパシタの形成方法。
  34. 【請求項３４】 前記第１ドーピングされたシリコン膜
    はリンでドーピングされた非晶質シリコン膜で形成する
    ことを特徴とする請求項３０に記載のメモリセルキャパ
    シタの形成方法。
  35. 【請求項３５】 前記第１ドーピングされたシリコン膜
    はリンでドーピングされたポリシリコン膜で形成するこ
    とを特徴とする請求項３０に記載のメモリセルキャパシ
    タの形成方法。
  36. 【請求項３６】 前記基板を加熱して前記第１ドーピン
    グされない非晶質シリコン阻止膜をドーピングされたポ
    リシリコン膜に変化させることを特徴とする請求項３０
    に記載のメモリセルキャパシタの形成方法。
  37. 【請求項３７】 前記基板は前面と後面とを含み、前記
    第１ドーピングされたシリコン膜、前記第１ドーピング
    されない非晶質シリコン阻止膜及び前記ＨＳＧ膜は前記
    基板の前面に形成し、 前記基板の後面に第２ドーピングされたシリコン膜を形
    成する段階と、 前記第２ドーピングされたシリコン膜の上に阻止膜を形
    成する段階とを含むことを特徴とする請求項３０に記載
    のメモリセルキャパシタの形成方法。
  38. 【請求項３８】 前記阻止膜はドーピングされない非晶
    質シリコン膜で形成することを特徴とする請求項３７に
    記載のメモリセルキャパシタの形成方法。
  39. 【請求項３９】 前記阻止膜はドーピングされない非晶
    質シリコン膜、ドーピングされないポリシリコン膜又は
    酸化膜で形成することを特徴とする請求項３７に記載の
    メモリセルキャパシタの形成方法。
  40. 【請求項４０】 基板の上にＨＳＧシリコンを形成する
    方法において、 前記基板の上に第１ドーピングされたシリコン膜を形成
    する段階と、 前記第１ドーピングされたシリコン膜の上に第１阻止酸
    化膜を形成する段階と、 前記第１阻止酸化膜と前記第１ドーピングされたシリコ
    ン膜とを要求される形態にパターニングする段階と、 前記第１阻止酸化膜を除去する段階と、 前記第１ドーピングされたシリコン膜の上にＨＳＧシリ
    コン膜を形成する段階とを含むことを特徴とするＨＳＧ
    シリコンの形成方法。
  41. 【請求項４１】 前記第１ドーピングされたシリコン膜
    はリンでドーピングされた非晶質シリコン膜で形成する
    ことを特徴とする請求項４０に記載のＨＳＧシリコンの
    形成方法。
  42. 【請求項４２】 前記第１ドーピングされたシリコン膜
    はリンでドーピングされたポリシリコン膜で形成するこ
    とを特徴とする請求項４０に記載のＨＳＧシリコンの形
    成方法。
  43. 【請求項４３】 前記基板を加熱して前記第１及び第２
    阻止膜をドーピングされたポリシリコン膜に変化させる
    ことを特徴とする請求項４２に記載のＨＳＧシリコンの
    形成方法。
  44. 【請求項４４】 前記基板は前面と後面とを含み、前記
    第１ドーピングされたシリコン膜、前記第１阻止酸化膜
    及び前記ＨＳＧシリコン膜を前記基板の前面に形成し、 前記基板の後面に第２ドーピングされたシリコン膜を形
    成する段階と、 前記第２ドーピングされたシリコン膜の上に第２阻止酸
    化膜を形成する段階とを含むことを特徴とする請求項４
    ０に記載のＨＳＧシリコンの形成方法。
JP2001256854A 2000-08-31 2001-08-27 半球型シリコン膜の形成方法 Pending JP2002118179A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/652650 2000-08-31
US09/652,650 US6689668B1 (en) 2000-08-31 2000-08-31 Methods to improve density and uniformity of hemispherical grain silicon layers

Publications (1)

Publication Number Publication Date
JP2002118179A true JP2002118179A (ja) 2002-04-19

Family

ID=24617615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001256854A Pending JP2002118179A (ja) 2000-08-31 2001-08-27 半球型シリコン膜の形成方法

Country Status (3)

Country Link
US (1) US6689668B1 (ja)
JP (1) JP2002118179A (ja)
KR (1) KR100423908B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007077917A1 (ja) * 2005-12-28 2007-07-12 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476380B1 (ko) * 2002-06-29 2005-03-16 주식회사 하이닉스반도체 반도체 장치의 실린더형 캐패시터 제조방법
US6916723B2 (en) * 2003-04-25 2005-07-12 Micron Technology, Inc. Methods of forming rugged semiconductor-containing surfaces
US7153741B2 (en) * 2004-07-07 2006-12-26 Micron Technology, Inc. Use of selective epitaxial silicon growth in formation of floating gates
US7943463B2 (en) * 2009-04-02 2011-05-17 Micron Technology, Inc. Methods of semiconductor processing involving forming doped polysilicon on undoped polysilicon

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091532A (ja) * 1998-09-11 2000-03-31 Nec Corp 半導体装置及び半導体装置の製造方法
JP2000156481A (ja) * 1998-11-20 2000-06-06 Nec Corp 半導体装置の製造方法及び該方法により製造した半導体装置
JP2002134717A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法
JP2003017584A (ja) * 2001-06-28 2003-01-17 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53123687A (en) 1977-04-04 1978-10-28 Nec Corp Binary memory element
US4203158A (en) 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
US4300212A (en) 1979-01-24 1981-11-10 Xicor, Inc. Nonvolatile static random access memory devices
US4314265A (en) 1979-01-24 1982-02-02 Xicor, Inc. Dense nonvolatile electrically-alterable memory devices with four layer electrodes
US4617652A (en) 1979-01-24 1986-10-14 Xicor, Inc. Integrated high voltage distribution and control systems
US4486769A (en) 1979-01-24 1984-12-04 Xicor, Inc. Dense nonvolatile electrically-alterable memory device with substrate coupling electrode
US4520461A (en) 1979-01-24 1985-05-28 Xicor, Inc. Integrated high voltage distribution and control systems
JPS57112066A (en) 1980-12-29 1982-07-12 Fujitsu Ltd Laminated capacitive element
JPS58134458A (ja) 1982-02-04 1983-08-10 Toshiba Corp 半導体装置におけるキヤパシタの製造方法
JPS5956754A (ja) 1982-09-24 1984-04-02 Fujitsu Ltd 半導体装置の製造方法
DE3485808T2 (de) * 1983-02-14 1993-03-04 Memc Electronic Materials Materialien fuer halbleitersubstrate mit moeglichkeit zum gettern.
JPS6248062A (ja) 1985-08-28 1987-03-02 Sony Corp メモリセル
US4763299A (en) 1985-10-15 1988-08-09 Emanuel Hazani E2 PROM cell and architecture
JPH0736437B2 (ja) 1985-11-29 1995-04-19 株式会社日立製作所 半導体メモリの製造方法
US4758986A (en) 1987-02-20 1988-07-19 Motorola, Inc. Single transistor cell for electrically-erasable programmable read-only memory and array thereof
EP0750347B1 (en) 1987-06-17 2002-05-08 Fujitsu Limited Dynamic random access memory device and method of producing the same
JP2564316B2 (ja) 1987-08-10 1996-12-18 株式会社日立製作所 半導体装置およびその製造方法
KR100212098B1 (ko) 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
US5304505A (en) 1989-03-22 1994-04-19 Emanuel Hazani Process for EEPROM cell structure and architecture with increased capacitance and with programming and erase terminals shared between several cells
US5247346A (en) 1988-02-05 1993-09-21 Emanuel Hazani E2 PROM cell array including single charge emitting means per row
US5047814A (en) 1988-02-05 1991-09-10 Emanuel Hazani E2 PROM cell including isolated control diffusion
US4845538A (en) 1988-02-05 1989-07-04 Emanuel Hazani E2 prom cell including isolated control diffusion
US5087583A (en) 1988-02-05 1992-02-11 Emanuel Hazani Process for EEPROM cell structure and architecture with shared programming and erase terminals
US5166904A (en) 1988-02-05 1992-11-24 Emanuel Hazani EEPROM cell structure and architecture with increased capacitance and with programming and erase terminals shared between several cells
US5040036A (en) 1988-02-05 1991-08-13 Emanuel Hazani Trench-isolated self-aligned split-gate EEPROM transistor and memory array
US5162247A (en) 1988-02-05 1992-11-10 Emanuel Hazani Process for trench-isolated self-aligned split-gate EEPROM transistor and memory array
US5303185A (en) 1988-02-05 1994-04-12 Emanuel Hazani EEPROM cell structure and architecture with increased capacitance and with programming and erase terminals shared between several cells
US5332914A (en) 1988-02-05 1994-07-26 Emanuel Hazani EEPROM cell structure and architecture with increased capacitance and with programming and erase terminals shared between several cells
US5099297A (en) 1988-02-05 1992-03-24 Emanuel Hazani EEPROM cell structure and architecture with programming and erase terminals shared between several cells
US4958318A (en) 1988-07-08 1990-09-18 Eliyahou Harari Sidewall capacitor DRAM cell
US5043780A (en) 1990-01-03 1991-08-27 Micron Technology, Inc. DRAM cell having a texturized polysilicon lower capacitor plate for increased capacitance
KR930006730B1 (ko) 1991-03-20 1993-07-23 삼성전자 주식회사 고집적 반도체 메모리장치의 커패시터 제조방법
KR940007391B1 (ko) 1991-08-23 1994-08-16 삼성전자 주식회사 고집적 반도체 메모리장치의 제조방법
KR940009628B1 (ko) 1991-11-16 1994-10-15 삼성전자 주식회사 커패시터 및 그 제조방법
US5350707A (en) 1991-11-19 1994-09-27 Samsung Electronics Co., Ltd. Method for making a capacitor having an electrode surface with a plurality of trenches formed therein
KR960010002B1 (ko) 1991-12-18 1996-07-25 삼성전자 주식회사 고집적 반도체 메모리장치의 커패시터 제조방법
US5296385A (en) * 1991-12-31 1994-03-22 Texas Instruments Incorporated Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing
KR960002097B1 (ko) 1992-02-28 1996-02-10 삼성전자주식회사 반도체장치의 커패시터 제조방법
US5162248A (en) 1992-03-13 1992-11-10 Micron Technology, Inc. Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing
KR960004443B1 (ko) 1992-03-19 1996-04-03 삼성전자주식회사 커패시터를 갖는 반도체 장치 및 그 제조방법
JP2867799B2 (ja) * 1992-06-22 1999-03-10 日本電気株式会社 半導体装置の製造方法
DE4321638A1 (de) 1992-09-19 1994-03-24 Samsung Electronics Co Ltd Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung
KR940012609A (ko) 1992-11-12 1994-06-24 김주용 디램셀의 저장전극 제조방법
US5316978A (en) 1993-03-25 1994-05-31 Northern Telecom Limited Forming resistors for intergrated circuits
US5498562A (en) 1993-04-07 1996-03-12 Micron Technology, Inc. Semiconductor processing methods of forming stacked capacitors
DE4419074C2 (de) * 1993-06-03 1998-07-02 Micron Semiconductor Inc Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung
US5340765A (en) 1993-08-13 1994-08-23 Micron Semiconductor, Inc. Method for forming enhanced capacitance stacked capacitor structures using hemi-spherical grain polysilicon
US5418180A (en) 1994-06-14 1995-05-23 Micron Semiconductor, Inc. Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon
KR0138317B1 (ko) 1994-08-31 1998-04-28 김광호 반도체장치 커패시터 제조방법
US5641707A (en) 1994-10-31 1997-06-24 Texas Instruments Incorporated Direct gas-phase doping of semiconductor wafers using an organic dopant source of phosphorus
JPH08250677A (ja) 1994-12-28 1996-09-27 Nippon Steel Corp 半導体記憶装置及びその製造方法
US5597754A (en) 1995-05-25 1997-01-28 Industrial Technology Research Institute Increased surface area for DRAM, storage node capacitors, using a novel polysilicon deposition and anneal process
US5597756A (en) 1995-06-21 1997-01-28 Micron Technology, Inc. Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack
KR100191270B1 (ko) 1995-09-29 1999-06-15 윤종용 바이폴라 반도체장치 및 그의 제조방법
US5639685A (en) * 1995-10-06 1997-06-17 Micron Technology, Inc. Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon
KR100224707B1 (ko) 1995-12-23 1999-10-15 윤종용 반도체 장치 커패시터의 제조방법
KR970054170A (ja) * 1995-12-25 1997-07-31
KR100195216B1 (ko) * 1995-12-26 1999-06-15 윤종용 반도체 메모리 장치의 커패시터 및 그 제조 방법
KR100186503B1 (ko) 1996-06-10 1999-04-15 문정환 반도체 소자의 제조 방법
US5882991A (en) 1996-09-20 1999-03-16 Texas Instruments Incorporated Approaches for shallow junction formation
US5770500A (en) 1996-11-15 1998-06-23 Micron Technology, Inc. Process for improving roughness of conductive layer
KR100269287B1 (ko) 1996-11-22 2000-11-01 윤종용 반도체장치의hsg형성방법
US5798280A (en) 1996-12-02 1998-08-25 Micron Technology, Inc. Process for doping hemispherical grain silicon
US5759894A (en) 1997-02-28 1998-06-02 Vanguard International Semiconductor Corporation Method for forming a DRAM capacitor using HSG-Si
US5804480A (en) 1997-02-28 1998-09-08 Vanguard International Semiconductor Corporation method for forming a DRAM capacitor using HSG-Si technique and oxygen implant
US6069053A (en) * 1997-02-28 2000-05-30 Micron Technology, Inc. Formation of conductive rugged silicon
US5937314A (en) * 1997-02-28 1999-08-10 Micron Technology, Inc. Diffusion-enhanced crystallization of amorphous materials to improve surface roughness
US5804481A (en) 1997-03-10 1998-09-08 Vanguard International Semiconductor Corporation Increased capacitor surface area via use of an oxide formation and removal procedure
US5792689A (en) 1997-04-11 1998-08-11 Vanguard International Semiconducter Corporation Method for manufacturing double-crown capacitors self-aligned to node contacts on dynamic random access memory
US6218260B1 (en) 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
US6255159B1 (en) * 1997-07-14 2001-07-03 Micron Technology, Inc. Method to form hemispherical grained polysilicon
US5837576A (en) * 1997-10-31 1998-11-17 Vanguard International Semiconductor Corporation Method for forming a capacitor using a silicon oxynitride etching stop layer
JPH11191613A (ja) * 1997-12-26 1999-07-13 Nec Corp 容量電極の製造方法
US5837582A (en) * 1998-05-22 1998-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method to increase capacitance of a DRAM cell
KR20000000566A (ko) * 1998-06-01 2000-01-15 윤종용 반구형 그레인 실리콘층을 사용하는 반도체소자의 커패시터 형성방법
JP2000036575A (ja) 1998-07-17 2000-02-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100357176B1 (ko) 1998-12-23 2003-02-19 주식회사 하이닉스반도체 커패시터의구조및제조방법
US6194265B1 (en) * 1999-07-22 2001-02-27 Vanguard International Semiconductor Corporation Process for integrating hemispherical grain silicon and a nitride-oxide capacitor dielectric layer for a dynamic random access memory capacitor structure
US6326277B1 (en) * 1999-08-30 2001-12-04 Micron Technology, Inc. Methods of forming recessed hemispherical grain silicon capacitor structures
KR20010059517A (ko) * 1999-12-30 2001-07-06 박종섭 고집적 반도체 메모리장치의 실린더형 하부전극 제조방법
US6403455B1 (en) * 2000-08-31 2002-06-11 Samsung Austin Semiconductor, L.P. Methods of fabricating a memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091532A (ja) * 1998-09-11 2000-03-31 Nec Corp 半導体装置及び半導体装置の製造方法
JP2000156481A (ja) * 1998-11-20 2000-06-06 Nec Corp 半導体装置の製造方法及び該方法により製造した半導体装置
JP2002134717A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法
JP2003017584A (ja) * 2001-06-28 2003-01-17 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007077917A1 (ja) * 2005-12-28 2007-07-12 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
KR100984668B1 (ko) 2005-12-28 2010-10-01 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
US6689668B1 (en) 2004-02-10
KR100423908B1 (ko) 2004-03-22
KR20020017923A (ko) 2002-03-07

Similar Documents

Publication Publication Date Title
US7298024B2 (en) Transparent amorphous carbon structure in semiconductor devices
US6509227B1 (en) Formation of conductive rugged silicon
KR100401503B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
KR20000052343A (ko) 반구형 그레인 커패시터 및 그 형성방법
US6114722A (en) Microcrystalline silicon structure and fabrication process
US20050048766A1 (en) Method for fabricating a conductive plug in integrated circuit
KR0131743B1 (ko) 디램셀의 저장전극 형성방법
US6300243B1 (en) Refractory metal roughness reduction using high temperature anneal in hydrides or organo-silane ambients
US5798280A (en) Process for doping hemispherical grain silicon
GB2334146A (en) Doping silicon hemispherical grains
JP2002118179A (ja) 半球型シリコン膜の形成方法
US6323084B1 (en) Semiconductor device capacitor and method of manufacturing the same
US6403455B1 (en) Methods of fabricating a memory device
KR100305075B1 (ko) 반도체 소자의 커패시터 제조 방법
US6124182A (en) Method of forming stacked capacitor
KR100522420B1 (ko) 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법
JP3233217B2 (ja) 半導体装置の製造方法
KR100377171B1 (ko) 반구형 실리콘을 이용한 반도체 소자의 캐패시터 형성방법
KR100384843B1 (ko) 캐패시터의 제조 방법
KR100494127B1 (ko) 반도체소자의 플러그 형성방법
JPH04209570A (ja) 半導体素子の製造方法
KR20050002040A (ko) 엠아이엠 캐패시터 및 그 제조 방법
KR20030049568A (ko) 도전 플러그 형성방법
KR20020004070A (ko) 반도체메모리장치의 전하저장전극 형성방법
JP2001015709A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026