JP2001267473A5 - - Google Patents

Claims (12)

1. 配線層を備えた基板と、前記基板の主面上にフェイスダウン実装された半導体チップと、前記基板の主面上に実装された受動素子と、前記半導体チップの主面と前記基板の主面との隙間に充填された封止樹脂と、前記半導体チップと前記受動素子とを封止するキャップと、前記キャップと前記半導体チップとの間に充填された熱伝導材とを有する半導体装置であって、前記受動素子は、前記封止樹脂が被着されたエリア内に配置され、少なくともその一部が前記封止樹脂によって覆われていることを特徴とする半導体装置。
2. 配線層を備えた基板と、前記基板の主面上にフェイスダウン実装された半導体チップと、前記基板の主面上に実装された受動素子と、前記半導体チップの主面と前記基板の主面との隙間に充填された封止樹脂と、前記半導体チップの上面に熱伝導材を介して接合された放熱板とを有する半導体装置であって、前記受動素子は、前記封止樹脂が被着されたエリア内に配置され、少なくともその一部が前記封止樹脂によって覆われていることを特徴とする半導体装置。
3. 請求項１または２記載の半導体装置において、前記熱伝導材は、導電性材料であることを特徴とする半導体装置。
4. 請求項１または２記載の半導体装置において、前記熱伝導材は、絶縁性材料であることを特徴とする半導体装置。
5. 請求項１または２記載の半導体装置において、前記受動素子は、チップコンデンサであることを特徴とする半導体装置。
6. 請求項１または２記載の半導体装置において、前記半導体チップは、バンプ電極を介して前記基板の主面上に実装されていることを特徴とする半導体装置。
7. 請求項１または２記載の半導体装置において、前記基板の主面上に複数の半導体チップが実装され、前記受動素子は、前記複数の半導体チップの隙間に配置されていることを特徴とする半導体装置。
8. 請求項１または２記載の半導体装置において、前記受動素子と前記基板の主面との隙間に、前記封止樹脂が充填されていることを特徴とする半導体装置。
9. 以下の工程を有する半導体装置の製造方法；
   （ａ）配線層を備えた基板の主面上に半導体チップをフェイスダウン実装する工程、
   （ｂ）前記基板の主面上の前記半導体チップが実装された領域の近傍に受動素子を実装する工程、
   （ｃ）前記半導体チップの主面と前記基板の主面との隙間に封止樹脂を充填し、前記受動素子を前記封止樹脂で被覆する工程、
   （ｄ）前記半導体チップの上面に熱伝導材を供給する工程、
   （ｅ）前記半導体チップの上面に、前記熱伝導材を介して、前記半導体チップと前記受動素子とを封止するキャップを固着する工程。
10. 以下の工程を有する半導体装置の製造方法；
    （ａ）配線層を備えた基板の主面上に半導体チップをフェイスダウン実装する工程、
    （ｂ）前記基板の主面上の前記半導体チップが実装された領域の近傍に受動素子を実装する工程、
    （ｃ）前記半導体チップの主面と前記基板の主面との隙間に封止樹脂を充填し、前記受動素子を前記封止樹脂で被覆する工程、
    （ｄ）前記半導体チップの上面に熱伝導材を供給する工程、
    （ｅ）前記半導体チップの上面に前記熱伝導材を介して放熱板を固着する工程。
11. 請求項９または１０記載の半導体装置の製造方法において、前記（ｃ）工程は、前記半導体チップの主面と前記基板の主面との隙間に第１の封止樹脂を充填する工程と、前記受動素子を第２の封止樹脂で被覆する工程とを有することを特徴とする半導体装置の製造方法。
12. 配線層を備えた基板と、前記基板の主面上にフェイスダウン実装された半導体チップと、前記基板の主面上に実装された受動素子と、前記半導体チップの主 面と前記基板の主面との隙間に充填された封止樹脂と、前記半導体チップの上面に熱伝導材を介して接合された放熱フィンとを有する半導体装置であって、前記受動素子は、前記封止樹脂が被着されたエリア内に配置され、少なくともその一部が前記封止樹脂によって覆われていることを特徴とする半導体装置。