JP2001036197A - 光電子集積素子、その駆動方法、該素子を用いた光配線方式、該素子を有する演算処理装置 - Google Patents
光電子集積素子、その駆動方法、該素子を用いた光配線方式、該素子を有する演算処理装置Info
- Publication number
- JP2001036197A JP2001036197A JP11202707A JP20270799A JP2001036197A JP 2001036197 A JP2001036197 A JP 2001036197A JP 11202707 A JP11202707 A JP 11202707A JP 20270799 A JP20270799 A JP 20270799A JP 2001036197 A JP2001036197 A JP 2001036197A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- integrated device
- wiring
- opto
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
- G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
- G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/4244—Mounting of the optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/4245—Mounting of the opto-electronic elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4256—Details of housings
- G02B6/426—Details of housings mounting, engaging or coupling of the package to a board, a frame or a panel
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】光インターコネクションに対応し、低消費電力
化、低コスト化が可能な光電子集積素子である。 【解決手段】光電子集積素子６は、電子集積素子ベアチ
ップ及びその素子への信号の入出力の少なくとも一部を
光信号で行なう光素子チップ８、９が同一パッケージ内
に一体化されている。光素子８、９を制御するための駆
動回路も光素子８、９との間の配線手段と共に同一パッ
ケージ内に集積化されている。
化、低コスト化が可能な光電子集積素子である。 【解決手段】光電子集積素子６は、電子集積素子ベアチ
ップ及びその素子への信号の入出力の少なくとも一部を
光信号で行なう光素子チップ８、９が同一パッケージ内
に一体化されている。光素子８、９を制御するための駆
動回路も光素子８、９との間の配線手段と共に同一パッ
ケージ内に集積化されている。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器を構成す
る光電子集積素子に関し、特には、信号のやり取りを光
インターコネクションを含む電気・光混在或は光で行な
うための光素子と電子集積素子の光電子集積素子、その
駆動方法、光電気混載基板と該素子間の配線方法等に関
する。
る光電子集積素子に関し、特には、信号のやり取りを光
インターコネクションを含む電気・光混在或は光で行な
うための光素子と電子集積素子の光電子集積素子、その
駆動方法、光電気混載基板と該素子間の配線方法等に関
する。
【０００２】
【従来の技術】近年、情報処理、ディスプレイ、プリン
タなどを含めたコンピュータ環境の高速化に伴い、高速
ＬＳＩ（ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉ
ｏｎ）の開発が進んでいる。それに連れて、ＬＳＩチッ
プ内、ＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）
ボード内、ＭＣＭ（ｍｕｌｔｉ−ｃｈｉｐ−ｍｏｄｕｌ
ｅ）内、スーパーコンピュータにおけるバックプレイン
などの高速接続から、ボード間、コンピュー夕間、周辺
機器やＡＶ（ａｕｄｉｏ−ｖｉｓｕａｌ）装置との間な
どの電子機器の接続において、電気配線による信号遅
延、発熱、ＥＭＩ（電磁放射ノイズ）の発生などの問題
が表面化している。しかし、その対策は難しく、近い将
来、電気配線の限界が見えてくるのは明らかである。
タなどを含めたコンピュータ環境の高速化に伴い、高速
ＬＳＩ（ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉ
ｏｎ）の開発が進んでいる。それに連れて、ＬＳＩチッ
プ内、ＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）
ボード内、ＭＣＭ（ｍｕｌｔｉ−ｃｈｉｐ−ｍｏｄｕｌ
ｅ）内、スーパーコンピュータにおけるバックプレイン
などの高速接続から、ボード間、コンピュー夕間、周辺
機器やＡＶ（ａｕｄｉｏ−ｖｉｓｕａｌ）装置との間な
どの電子機器の接続において、電気配線による信号遅
延、発熱、ＥＭＩ（電磁放射ノイズ）の発生などの問題
が表面化している。しかし、その対策は難しく、近い将
来、電気配線の限界が見えてくるのは明らかである。
【０００３】電気配線で発生する問題を解決するため
に、ボード内においてランバス方式のマイクロストリッ
プラインを用いた基板や、ボード間において振幅の小さ
い差動信号（ＬＶＤＳ：ｌｏｗ ｖｏｌｔａｇｅ ｄｉ
ｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｉｎｇ）をシール
ド線で伝送する方法が開発されつつある。前者のランバ
ス方式では４００ＭＨｚオーバーの信号伝送が達成され
ており、次期ＰＣ（ｐｅｒｓｏｎａｌ ｃｏｍｐｕｔｅ
ｒ）に導入することになっている。しかし、配線の仕
方、ＬＳＩ側の実装やピン配置などに制約がある。よっ
て、チップのコストアップ、長い配線には向かない、多
ビット配線ではクロストークを避けるために高密度化に
限度があり基板が大きくなるなどの問題がある。また、
後者ではＬＶＤＳを用いた高速シリアル伝送（〜１Ｇｂ
ｐｓ）が実用化されているが、インタフェースＩＣやケ
ーブルが高価なことから使用範囲は限られている。
に、ボード内においてランバス方式のマイクロストリッ
プラインを用いた基板や、ボード間において振幅の小さ
い差動信号（ＬＶＤＳ：ｌｏｗ ｖｏｌｔａｇｅ ｄｉ
ｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｉｎｇ）をシール
ド線で伝送する方法が開発されつつある。前者のランバ
ス方式では４００ＭＨｚオーバーの信号伝送が達成され
ており、次期ＰＣ（ｐｅｒｓｏｎａｌ ｃｏｍｐｕｔｅ
ｒ）に導入することになっている。しかし、配線の仕
方、ＬＳＩ側の実装やピン配置などに制約がある。よっ
て、チップのコストアップ、長い配線には向かない、多
ビット配線ではクロストークを避けるために高密度化に
限度があり基板が大きくなるなどの問題がある。また、
後者ではＬＶＤＳを用いた高速シリアル伝送（〜１Ｇｂ
ｐｓ）が実用化されているが、インタフェースＩＣやケ
ーブルが高価なことから使用範囲は限られている。
【０００４】一方、これら電気配線の限界をクリアする
方法として、光インターコネクション技術が開発されつ
つある。光インターコネクションは、ＩＣなどからの電
気信号をＥ（電気）／Ｏ（光）変換し、変換された光信
号をボード内に形成された光配線（光導波路など）を通
じて他のＩＣあるいはボードの受光器に伝送し、今度は
Ｏ／Ｅ変換をして電気信号に戻して信号のやり取りをす
るものである。この方式は、電気配線の場合のような寄
生容量による信号遅延、グランドの不安定性からくる信
号劣化、配線から放射されるＥＭＩの放射などがないた
め、次世代配線技術として期待されている。この光イン
ターコネクションにおいては、Ｏ／Ｅ及びＥ／Ｏ変換の
部分、光導波路の部分が重要であり、如何に効率良くま
たコストを低減して電気配線の一部を光配線で代替でき
るかが課題になっている。
方法として、光インターコネクション技術が開発されつ
つある。光インターコネクションは、ＩＣなどからの電
気信号をＥ（電気）／Ｏ（光）変換し、変換された光信
号をボード内に形成された光配線（光導波路など）を通
じて他のＩＣあるいはボードの受光器に伝送し、今度は
Ｏ／Ｅ変換をして電気信号に戻して信号のやり取りをす
るものである。この方式は、電気配線の場合のような寄
生容量による信号遅延、グランドの不安定性からくる信
号劣化、配線から放射されるＥＭＩの放射などがないた
め、次世代配線技術として期待されている。この光イン
ターコネクションにおいては、Ｏ／Ｅ及びＥ／Ｏ変換の
部分、光導波路の部分が重要であり、如何に効率良くま
たコストを低減して電気配線の一部を光配線で代替でき
るかが課題になっている。
【０００５】光配線の例としては、特開平５−６７７７
０号公報に開示されたもののように、ＩＣチップのピン
の代わりに発光素子が実装された光電子ＩＣチップを光
導波路と反射ミラーを備えた光配線基板に実装するもの
がある。これを図１３に示す。光電子ＩＣチップ１００
４の裏側に発光素子１０１１が備えられ、光配線基板１
００１には傾斜部１００５があって反射ミラーとし、発
光素子１０１１からの光信号が光導波路（コア）１００
８に結合されて他のチップ１００４の受光素子１０１２
で受光されることを通して信号のやり取りを行なう。し
かし、この例では、光素子１０１１、１０１２と光導波
路（コア）１００８間の光結合の仕方についての記述は
あるが、電子回路部１０１０と光素子１０１１、１０１
２との具体的な集積方法あるいは駆動方法は記載されて
いない。尚、１００２は反射膜、１００６は凸部、１０
０７はシリコン酸化膜である。
０号公報に開示されたもののように、ＩＣチップのピン
の代わりに発光素子が実装された光電子ＩＣチップを光
導波路と反射ミラーを備えた光配線基板に実装するもの
がある。これを図１３に示す。光電子ＩＣチップ１００
４の裏側に発光素子１０１１が備えられ、光配線基板１
００１には傾斜部１００５があって反射ミラーとし、発
光素子１０１１からの光信号が光導波路（コア）１００
８に結合されて他のチップ１００４の受光素子１０１２
で受光されることを通して信号のやり取りを行なう。し
かし、この例では、光素子１０１１、１０１２と光導波
路（コア）１００８間の光結合の仕方についての記述は
あるが、電子回路部１０１０と光素子１０１１、１０１
２との具体的な集積方法あるいは駆動方法は記載されて
いない。尚、１００２は反射膜、１００６は凸部、１０
０７はシリコン酸化膜である。
【０００６】一方、光配線のための光素子の駆動方法に
ついての例としては、特開平９−９６７４６号公報に記
載があるように、レーザからの出力を平面光導波路で形
成したカップラで信号線の数だけ分けて、電界吸収型の
光変調器やマッハツェンダ型の光スイッチなどでＥ／Ｏ
変換する方法が公知である。この例を図１４に示す。こ
の場合では、図１４（ｂ）の説明のように電気配線部と
光配線部を独立に設計するので基板が複雑化せず、光素
子の駆動用の特別なＩＣを用意する必要がない。よっ
て、従来の電気プリント基板などに光配線部を付加する
だけでよいので、電子機器に導入しやすい方式になって
いる。
ついての例としては、特開平９−９６７４６号公報に記
載があるように、レーザからの出力を平面光導波路で形
成したカップラで信号線の数だけ分けて、電界吸収型の
光変調器やマッハツェンダ型の光スイッチなどでＥ／Ｏ
変換する方法が公知である。この例を図１４に示す。こ
の場合では、図１４（ｂ）の説明のように電気配線部と
光配線部を独立に設計するので基板が複雑化せず、光素
子の駆動用の特別なＩＣを用意する必要がない。よっ
て、従来の電気プリント基板などに光配線部を付加する
だけでよいので、電子機器に導入しやすい方式になって
いる。
【０００７】
【発明が解決しようとしている課題】しかしながら、図
１４の方式では、光配線部を電気回路とは別個に設けれ
ばよい反面、厚みが増すために、図１３の光電子混載基
板に比べると、大型化してしまう。また、多チャネルの
場合には、光変調器や光スイッチという高機能素子を複
数用意するために、コスト高になり、電気信号から変調
器への電極コンタクトの信頼性、実装上の制約、変調器
間のクロストークの問題などが生ずる。また、カップラ
で光を分岐してさらに光変調器等に結合するので、光損
失が大きく、レーザの出力パワーを確保するために消費
電力が問題になってくる。
１４の方式では、光配線部を電気回路とは別個に設けれ
ばよい反面、厚みが増すために、図１３の光電子混載基
板に比べると、大型化してしまう。また、多チャネルの
場合には、光変調器や光スイッチという高機能素子を複
数用意するために、コスト高になり、電気信号から変調
器への電極コンタクトの信頼性、実装上の制約、変調器
間のクロストークの問題などが生ずる。また、カップラ
で光を分岐してさらに光変調器等に結合するので、光損
失が大きく、レーザの出力パワーを確保するために消費
電力が問題になってくる。
【０００８】他方、図１３の方式では具体的な素子構成
や実装方法は不明であるが、光素子と電気素子が同一パ
ッケージ化されており、高集積化により小型化でき、配
線などの信頼性も向上すると思われる。しかし、通常の
発光素子、例えばＬＥＤ や半導体レーザを電流駆動す
るために消費電力が増大する、光素子用駆動ＩＣ付加に
より集積回路が複雑化するなどの問題を招いてしまうの
で、実用的ではない。
や実装方法は不明であるが、光素子と電気素子が同一パ
ッケージ化されており、高集積化により小型化でき、配
線などの信頼性も向上すると思われる。しかし、通常の
発光素子、例えばＬＥＤ や半導体レーザを電流駆動す
るために消費電力が増大する、光素子用駆動ＩＣ付加に
より集積回路が複雑化するなどの問題を招いてしまうの
で、実用的ではない。
【０００９】そこで、本発明の目的は、光インターコネ
クションに対応し、低消費電力化、低コスト化が可能で
実用的な光電子集積素子の形態、およびその駆動方式、
光配線方式などを提供することにある。
クションに対応し、低消費電力化、低コスト化が可能で
実用的な光電子集積素子の形態、およびその駆動方式、
光配線方式などを提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成する本発
明の光電子集積素子は、電子集積素子ベアチップ及びそ
の素子への信号の入出力の少なくとも一部を光信号で行
なうための光素子チップが同一パッケージ内に一体化さ
れており、該光素子を制御するための駆動回路も光素子
との間の配線手段と共に該同一パッケージ内に集積化さ
れていることを特徴とする。これにより、ＬＳＩなどの
電子集積素子、Ｏ／Ｅ、Ｅ／Ｏ変換を行なうための光素
子およびその駆動電子回路を同一パッケージ内に収め
て、光配線と電気配線を行なう上で小型化、低消費電力
化、低コスト化を同時に達成できる光電子集積素子が実
現できる。また、配線手段の長さも短くできて、信号遅
延、スキューなどの問題を回避できる。
明の光電子集積素子は、電子集積素子ベアチップ及びそ
の素子への信号の入出力の少なくとも一部を光信号で行
なうための光素子チップが同一パッケージ内に一体化さ
れており、該光素子を制御するための駆動回路も光素子
との間の配線手段と共に該同一パッケージ内に集積化さ
れていることを特徴とする。これにより、ＬＳＩなどの
電子集積素子、Ｏ／Ｅ、Ｅ／Ｏ変換を行なうための光素
子およびその駆動電子回路を同一パッケージ内に収め
て、光配線と電気配線を行なう上で小型化、低消費電力
化、低コスト化を同時に達成できる光電子集積素子が実
現できる。また、配線手段の長さも短くできて、信号遅
延、スキューなどの問題を回避できる。
【００１１】以上の基本構成に基づいて以下の如き好適
な形態が可能である。光素子を面型光素子とし、特に、
光素子のうち発光素子を面発光レーザとすれば、同一パ
ッケージ内での配置や配線が容易にできる。光素子のア
レイ化も容易である。また、電気配線基板と光導波路を
形成した層を積層した光電気混載配線基板に実装すると
きに、光素子の光入出射端面部と該光導波路の光入出射
端面が容易に正確にアラインする構成を簡単に実現でき
る。特に、Ｅ／Ｏ変換を行なうための発光素子を低しき
い値の面発光レーザにすることで、低消費電力駆動が可
能で光導波路との光結合やアレイ化が容易な光電子集積
素子を実現できる。
な形態が可能である。光素子を面型光素子とし、特に、
光素子のうち発光素子を面発光レーザとすれば、同一パ
ッケージ内での配置や配線が容易にできる。光素子のア
レイ化も容易である。また、電気配線基板と光導波路を
形成した層を積層した光電気混載配線基板に実装すると
きに、光素子の光入出射端面部と該光導波路の光入出射
端面が容易に正確にアラインする構成を簡単に実現でき
る。特に、Ｅ／Ｏ変換を行なうための発光素子を低しき
い値の面発光レーザにすることで、低消費電力駆動が可
能で光導波路との光結合やアレイ化が容易な光電子集積
素子を実現できる。
【００１２】各素子の配置形態としては次のようなもの
が可能である。ベースプレート上に電子集積素子ベアチ
ップを固定し、それに近接して配線手段を挟んで光素子
を固設する。
が可能である。ベースプレート上に電子集積素子ベアチ
ップを固定し、それに近接して配線手段を挟んで光素子
を固設する。
【００１３】この配置形態で、更に具体的には、ベース
プレートの中央部上に電子集積素子ベアチップを固定
し、それの周りに近接して配線手段を挟んで光素子を固
設する形態が可能である。この場合、光素子はベースプ
レート面に平行な方向で光入出力を行なう様な姿勢で固
設できる。この際、光素子と電子集積素子ベアチップの
間の領域に、外部電気配線と繋がる為の導電部が露出し
て設けられ得る。
プレートの中央部上に電子集積素子ベアチップを固定
し、それの周りに近接して配線手段を挟んで光素子を固
設する形態が可能である。この場合、光素子はベースプ
レート面に平行な方向で光入出力を行なう様な姿勢で固
設できる。この際、光素子と電子集積素子ベアチップの
間の領域に、外部電気配線と繋がる為の導電部が露出し
て設けられ得る。
【００１４】この場合、光素子をベースプレート面に垂
直な方向で光入出力を行なう様な姿勢で固設することも
できる。この際、電子集積素子ベアチップの外面領域
に、外部電気配線と繋がる為の導電部が露出して設けら
れ得る。
直な方向で光入出力を行なう様な姿勢で固設することも
できる。この際、電子集積素子ベアチップの外面領域
に、外部電気配線と繋がる為の導電部が露出して設けら
れ得る。
【００１５】また、ベースプレート上に電子集積素子ベ
アチップが固定され、電子集積素子ベアチップの素子が
形成されていない領域上に、配線手段を挟んで、光素子
がベースプレート面に垂直な方向で光入出力を行なう様
な姿勢で固設されている配置形態も可能である。この場
合、電子集積素子ベアチップの素子が形成されている領
域上に、外部電気配線と繋がる為の導電部が露出して設
けられ得る。
アチップが固定され、電子集積素子ベアチップの素子が
形成されていない領域上に、配線手段を挟んで、光素子
がベースプレート面に垂直な方向で光入出力を行なう様
な姿勢で固設されている配置形態も可能である。この場
合、電子集積素子ベアチップの素子が形成されている領
域上に、外部電気配線と繋がる為の導電部が露出して設
けられ得る。
【００１６】更により具体的には、光素子は、アレイ状
に並べられて、各素子の独立電極がフリップチップ実装
で配線基板に貼り付けられ、該同一パッケージに設けら
れた構造体に固定して電子集積素子ベアチップと一体化
されており、光入出射用の窓が該配線基板または該構造
体に設けられている形態も可能である。この形態では、
フリップチップ実装により同一基板上にＬＳＩなどと光
素子がハイブリッド集積された、より小型で低コストな
光電子集積素子を提供できる。この形態は、光素子が低
しきい値の面発光レーザなどの面型光素子である場合に
好適な形態である。
に並べられて、各素子の独立電極がフリップチップ実装
で配線基板に貼り付けられ、該同一パッケージに設けら
れた構造体に固定して電子集積素子ベアチップと一体化
されており、光入出射用の窓が該配線基板または該構造
体に設けられている形態も可能である。この形態では、
フリップチップ実装により同一基板上にＬＳＩなどと光
素子がハイブリッド集積された、より小型で低コストな
光電子集積素子を提供できる。この形態は、光素子が低
しきい値の面発光レーザなどの面型光素子である場合に
好適な形態である。
【００１７】また、更により具体的には、配線基板は電
子集積素子ベアチップを形成した基板と同一のものであ
り、該基板上において素子が形成されていない領域に光
素子との配線用のパターンと電極が形成され、光素子は
該同一基板上にフリップチップ実装されている形態も採
り得る。この形態では、光素子をＬＳＩなどを作製した
同一基板上にフリップチップ実装することで、より小型
で低コストなＥ／Ｏ、Ｏ／Ｅ変換部を持つ光電子集積素
子を実現できる。この場合、ＬＳＩなどを作製した基板
上で電子回路が形成されていない領域に、電子回路の出
力段と光素子を接続するための電極配線および電極パッ
ドを形成して、その電極パッドに光素子をフリップチッ
プ実装することで、より小型で低コストな光電子集積素
子を実現できる。
子集積素子ベアチップを形成した基板と同一のものであ
り、該基板上において素子が形成されていない領域に光
素子との配線用のパターンと電極が形成され、光素子は
該同一基板上にフリップチップ実装されている形態も採
り得る。この形態では、光素子をＬＳＩなどを作製した
同一基板上にフリップチップ実装することで、より小型
で低コストなＥ／Ｏ、Ｏ／Ｅ変換部を持つ光電子集積素
子を実現できる。この場合、ＬＳＩなどを作製した基板
上で電子回路が形成されていない領域に、電子回路の出
力段と光素子を接続するための電極配線および電極パッ
ドを形成して、その電極パッドに光素子をフリップチッ
プ実装することで、より小型で低コストな光電子集積素
子を実現できる。
【００１８】また、光素子は面発光レーザであり、該面
発光レーザは、前記構造体と配線基板との間にサンドイ
ッチされる形で実装されており、多層膜反射ミラーと活
性層を含む共振器層のみを残して半導体が除去されてい
る構造を有し得る。この形態では、化合物半導体基板が
含まれないので、より小型で、しかもＡｓやＰの含有量
が少ない環境安全性の高い光電子集積素子を提供でき
る。この場合、上記面発光レーザをフリップチップ実装
等で配線基板またはパッケージに接着するための構造体
に接着した後に、面発光レーザを構成したＧａＡｓ、Ｉ
ｎＰなどの化合物半導体基板をを除去して、現れた表面
にも再び加工と接着を行い、レーザの機能層を他の物質
で挟むような構成にすることで、より小型で、環境安全
性の高い光電子集積素子を実現できる。
発光レーザは、前記構造体と配線基板との間にサンドイ
ッチされる形で実装されており、多層膜反射ミラーと活
性層を含む共振器層のみを残して半導体が除去されてい
る構造を有し得る。この形態では、化合物半導体基板が
含まれないので、より小型で、しかもＡｓやＰの含有量
が少ない環境安全性の高い光電子集積素子を提供でき
る。この場合、上記面発光レーザをフリップチップ実装
等で配線基板またはパッケージに接着するための構造体
に接着した後に、面発光レーザを構成したＧａＡｓ、Ｉ
ｎＰなどの化合物半導体基板をを除去して、現れた表面
にも再び加工と接着を行い、レーザの機能層を他の物質
で挟むような構成にすることで、より小型で、環境安全
性の高い光電子集積素子を実現できる。
【００１９】また、パッケージは、電子集積素子ベアチ
ップをベースプレートに接着して、該ベースプレートに
おいて該電子集積素子ベアチップの周囲に接着した構造
体にはんだボールアレイを配置したＢＧＡ（Ｂａ１ｌ
Ｇｒｉｄ Ａｒｒａｙ）型であり、前記構造体側面に光
素子を接着して該パッケージの側方において光の入出射
を行なう形態も採り得る。ここでは、上記パッケージの
電気接続部分をＢＧＡ型にして、光素子の実装をパッケ
ージの側面とすることで、光・電気接続の両方を行なえ
る光電子集積素子の好適なパッケージ構造を提供でき
る。この場合、ＢＧＡの電気接続のためのはんだのリフ
ロー工程でパッケージを光電気混載配線基板に実装すれ
ば、光素子と光導波路との光結合もセルフアラインで垂
直光入出射が可能であり、光・電気接続の両方を同時に
好適に行なえる。
ップをベースプレートに接着して、該ベースプレートに
おいて該電子集積素子ベアチップの周囲に接着した構造
体にはんだボールアレイを配置したＢＧＡ（Ｂａ１ｌ
Ｇｒｉｄ Ａｒｒａｙ）型であり、前記構造体側面に光
素子を接着して該パッケージの側方において光の入出射
を行なう形態も採り得る。ここでは、上記パッケージの
電気接続部分をＢＧＡ型にして、光素子の実装をパッケ
ージの側面とすることで、光・電気接続の両方を行なえ
る光電子集積素子の好適なパッケージ構造を提供でき
る。この場合、ＢＧＡの電気接続のためのはんだのリフ
ロー工程でパッケージを光電気混載配線基板に実装すれ
ば、光素子と光導波路との光結合もセルフアラインで垂
直光入出射が可能であり、光・電気接続の両方を同時に
好適に行なえる。
【００２０】また、更により具体的には、パッケージ
は、電子集積素子ベアチップをベースプレートに接着し
て該ベアチップの表面に形成した樹脂層上にはんだボー
ルアレイを配置したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａ
ｃｋａｇｅ）型であり、該ベースプレートの周囲に接着
した構造体において、光素子をはんだボールアレイを配
置した面と同じ側の面に接着して、該パッケージの上下
方向に沿って光の入出射を行なう形態も採り得る。ここ
では、上記パッケージの電気接続部分をＣＳＰ型にし
て、光電気混載配線基板への光素子の実装も電気接続と
同じ側にすることで、光・電気接続の両方を好適に行な
える光電子集積素子のパッケージ構造を提供できる。こ
の場合、ＣＳＰの電気接続のためのはんだのリフロー工
程でパッケージを光電気混載配線基板へ実装すれば、光
素子と光導波路との光結合は、セルフアラインで光導波
路の光入出射端に垂直入出射させてミラーを介して平面
光導波路に結合できる。
は、電子集積素子ベアチップをベースプレートに接着し
て該ベアチップの表面に形成した樹脂層上にはんだボー
ルアレイを配置したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａ
ｃｋａｇｅ）型であり、該ベースプレートの周囲に接着
した構造体において、光素子をはんだボールアレイを配
置した面と同じ側の面に接着して、該パッケージの上下
方向に沿って光の入出射を行なう形態も採り得る。ここ
では、上記パッケージの電気接続部分をＣＳＰ型にし
て、光電気混載配線基板への光素子の実装も電気接続と
同じ側にすることで、光・電気接続の両方を好適に行な
える光電子集積素子のパッケージ構造を提供できる。こ
の場合、ＣＳＰの電気接続のためのはんだのリフロー工
程でパッケージを光電気混載配線基板へ実装すれば、光
素子と光導波路との光結合は、セルフアラインで光導波
路の光入出射端に垂直入出射させてミラーを介して平面
光導波路に結合できる。
【００２１】また、パッケージは、電子集積素子ベアチ
ップをベースプレートに接着して該ベアチップの表面に
形成した樹脂層上にはんだボールアレイを配置したＣＳ
Ｐ型であり、該電子集積素子ベアチップの基板上に光素
子をフリップチップ実装して、該パッケージの上下方向
に沿って光の入出射を行なう形態も採り得る。ここで
も、上記パッケージの電気接続部分をＣＳＰ型にして、
光素子の実装も電気接続と同じ側にすることで、光・電
気接続の両方を好適に行なえる光電子集積素子のパッケ
ージ構造を提供できる。この場合も、ＣＳＰの電気接続
のためのはんだのリフロー工程でパッケージを実装すれ
ば、光素子と光導波路との結合は、セルフアラインで光
入出射端に垂直入出射させてミラーを介して平面光導波
路に結合でき、光・電気接続の両方を同時に好適に行な
える。
ップをベースプレートに接着して該ベアチップの表面に
形成した樹脂層上にはんだボールアレイを配置したＣＳ
Ｐ型であり、該電子集積素子ベアチップの基板上に光素
子をフリップチップ実装して、該パッケージの上下方向
に沿って光の入出射を行なう形態も採り得る。ここで
も、上記パッケージの電気接続部分をＣＳＰ型にして、
光素子の実装も電気接続と同じ側にすることで、光・電
気接続の両方を好適に行なえる光電子集積素子のパッケ
ージ構造を提供できる。この場合も、ＣＳＰの電気接続
のためのはんだのリフロー工程でパッケージを実装すれ
ば、光素子と光導波路との結合は、セルフアラインで光
入出射端に垂直入出射させてミラーを介して平面光導波
路に結合でき、光・電気接続の両方を同時に好適に行な
える。
【００２２】上記目的を達成する光素子に面発光レーザ
を含む上記の光電子集積素子の本発明の駆動方法は、面
発光レーザの駆動は前記駆動回路の出力段のＣＭＯＳバ
ッファのオン・オフで直接行ない、レーザの駆動電流の
調整は直列に挿入した抵抗で行なうことを特徴とする。
ここでは、上記面発光レーザのオン・オフ駆動をＬＳＩ
などの出力段のトランジスタでスイッチングすることで
行い、電源電圧に対して抵抗と面発光レーザが直列に接
続されて、その抵抗値で面発光レーザの電流量を決定す
る。従って、特別な回路上の変更がなく、低コスト、低
消費電力の光電子集積素子の駆動方法を提供できる。
を含む上記の光電子集積素子の本発明の駆動方法は、面
発光レーザの駆動は前記駆動回路の出力段のＣＭＯＳバ
ッファのオン・オフで直接行ない、レーザの駆動電流の
調整は直列に挿入した抵抗で行なうことを特徴とする。
ここでは、上記面発光レーザのオン・オフ駆動をＬＳＩ
などの出力段のトランジスタでスイッチングすることで
行い、電源電圧に対して抵抗と面発光レーザが直列に接
続されて、その抵抗値で面発光レーザの電流量を決定す
る。従って、特別な回路上の変更がなく、低コスト、低
消費電力の光電子集積素子の駆動方法を提供できる。
【００２３】上記目的を達成する光電気混載配線基板に
上記のＢＧＡ型のパッケージの光電子集積素子を実装す
る光配線方法は、両者間の電気接続ははんだボールを介
して行ない、光接続は、該光電子集積素子の光素子のあ
る位置に合わせて該光電気混載配線基板の光導波路側面
に設けられた光入出射端における垂直入出射で行ない、
該光電子集積素子と該光電気混載配線基板間での信号の
授受を電気と光混在で行なうことを特徴とする。電気配
線用の多層配線基板と光導波路を積層して一体化させ、
この光配線方法で電気・光の接続・配線を行い、低コス
トな光電気混載配線基板への光電子集積素子の実装を行
なうことができる。そして、高速信号を低ＥＭＩで伝達
できる電子機器用のＭＣＭ（マルチチップモジュール）
等を提供できる。
上記のＢＧＡ型のパッケージの光電子集積素子を実装す
る光配線方法は、両者間の電気接続ははんだボールを介
して行ない、光接続は、該光電子集積素子の光素子のあ
る位置に合わせて該光電気混載配線基板の光導波路側面
に設けられた光入出射端における垂直入出射で行ない、
該光電子集積素子と該光電気混載配線基板間での信号の
授受を電気と光混在で行なうことを特徴とする。電気配
線用の多層配線基板と光導波路を積層して一体化させ、
この光配線方法で電気・光の接続・配線を行い、低コス
トな光電気混載配線基板への光電子集積素子の実装を行
なうことができる。そして、高速信号を低ＥＭＩで伝達
できる電子機器用のＭＣＭ（マルチチップモジュール）
等を提供できる。
【００２４】また、上記目的を達成する光電気混載配線
基板に上記のＣＳＰ型のパッケージの光電子集積素子を
実装する光配線方法は、両者間の電気接続ははんだボー
ルを介して行ない、光接続は、該光電子集積素子の光素
子のある位置に合わせて該光電気混載配線基板の光導波
路上面に設けられた光入出射端において垂直入出射し、
その下部に設けられたミラーを用いて該光導波路の導波
と結合することで行ない、該光電子集積素子と該光電気
混載配線基板間での信号の授受を電気と光混在で行なう
ことを特徴とする。これによっても、電気配線用の多層
配線基板と光導波路を積層して一体化させ、上記の光配
線方法で電気・光の接続・配線を行い、低コストな光電
気混載配線基板への実装を行なうことができ、高速信号
を低ＥＭＩで伝達できる電子機器用のＭＣＭ等を提供で
きる。
基板に上記のＣＳＰ型のパッケージの光電子集積素子を
実装する光配線方法は、両者間の電気接続ははんだボー
ルを介して行ない、光接続は、該光電子集積素子の光素
子のある位置に合わせて該光電気混載配線基板の光導波
路上面に設けられた光入出射端において垂直入出射し、
その下部に設けられたミラーを用いて該光導波路の導波
と結合することで行ない、該光電子集積素子と該光電気
混載配線基板間での信号の授受を電気と光混在で行なう
ことを特徴とする。これによっても、電気配線用の多層
配線基板と光導波路を積層して一体化させ、上記の光配
線方法で電気・光の接続・配線を行い、低コストな光電
気混載配線基板への実装を行なうことができ、高速信号
を低ＥＭＩで伝達できる電子機器用のＭＣＭ等を提供で
きる。
【００２５】また、上記目的を達成する、電気配線基板
の両面に光導波路を形成した層を積層した光電気混載配
線基板の両面に、上記のＢＧＡ型あるいはＣＳＰ型のパ
ッケージの光電子集積素子を複数実装する光配線方法
は、両者間の電気接続ははんだボールを介して行ない、
光接続は、該光電子集積素子のある位置に合わせて該光
電気混載配線基板の光導波路上面に設けられた光入出射
端における垂直入出射で行なう場合にはその下部に設け
られたミラーを用いて該光導波路の導波と結合すること
で行ない、該光電気混載配線基板の導波路側面に設けら
れた光入出射端における垂直入出射で行なう場合にはそ
のまま導波させるともに、該電気配線基板の一部に光が
透過できるスルーホールを設けておいて該光電気混載配
線基板の両面の光導波路間での光信号の接続をも行な
い、該光電子集積素子と該光電気混載配線基板間での信
号の授受を電気と光混在で行なうことを特徴とする。こ
れによっても、電気配線用の多層配線基板と光導波路を
積層して一体化させ、上記の光配線方法で電気・光の接
続・配線を行い、低コストな実装を行なうことができ、
高速信号を低ＥＭＩで伝達できる電子機器用のＭＣＭ等
を提供できる。
の両面に光導波路を形成した層を積層した光電気混載配
線基板の両面に、上記のＢＧＡ型あるいはＣＳＰ型のパ
ッケージの光電子集積素子を複数実装する光配線方法
は、両者間の電気接続ははんだボールを介して行ない、
光接続は、該光電子集積素子のある位置に合わせて該光
電気混載配線基板の光導波路上面に設けられた光入出射
端における垂直入出射で行なう場合にはその下部に設け
られたミラーを用いて該光導波路の導波と結合すること
で行ない、該光電気混載配線基板の導波路側面に設けら
れた光入出射端における垂直入出射で行なう場合にはそ
のまま導波させるともに、該電気配線基板の一部に光が
透過できるスルーホールを設けておいて該光電気混載配
線基板の両面の光導波路間での光信号の接続をも行な
い、該光電子集積素子と該光電気混載配線基板間での信
号の授受を電気と光混在で行なうことを特徴とする。こ
れによっても、電気配線用の多層配線基板と光導波路を
積層して一体化させ、上記の光配線方法で電気・光の接
続・配線を行い、低コストな実装を行なうことができ、
高速信号を低ＥＭＩで伝達できる電子機器用のＭＣＭ等
を提供できる。
【００２６】また、上記目的を達成する演算処理装置
は、上記の光電子集積素子が大規模中央演算装置（ＭＰ
Ｕ）、ランダムアクセスメモリなどの集積素子であり、
該集積素子と光電気混載配線基板との間を上記の光配線
方法を用いて配線して構成したことを特徴とする。これ
により、上記光電子集積素子、駆動方法、光配線方法を
用いた高速、低ＥＭＩの演算処理装置を提供できる。
は、上記の光電子集積素子が大規模中央演算装置（ＭＰ
Ｕ）、ランダムアクセスメモリなどの集積素子であり、
該集積素子と光電気混載配線基板との間を上記の光配線
方法を用いて配線して構成したことを特徴とする。これ
により、上記光電子集積素子、駆動方法、光配線方法を
用いた高速、低ＥＭＩの演算処理装置を提供できる。
【００２７】ここで、本発明の特徴を一具体例を用いて
説明する。低消費電力で簡単な駆動系で発光できる面発
光レーザをＳｉ−ＬＳＩと同一パッケージ内に収め、電
気の接続と光の接続を同時に実現できる図１のような光
電子集積素子６および光配線層２と電気配線用の多層基
板１が一体化した光電気混載基板の例を用いて説明す
る。光電子集積素子６の実装はＢＧＡ型パッケージにお
けるはんだボール１０で行い、このときパッケージの側
面に配置された光素子アレイ８および９は光配線層２の
入出射端１２との位置合わせが同時にできるようになっ
ている。ここでは、導波路４の側面から光の入出射を行
なうので、反射ミラーが必要のない構造になっている。
説明する。低消費電力で簡単な駆動系で発光できる面発
光レーザをＳｉ−ＬＳＩと同一パッケージ内に収め、電
気の接続と光の接続を同時に実現できる図１のような光
電子集積素子６および光配線層２と電気配線用の多層基
板１が一体化した光電気混載基板の例を用いて説明す
る。光電子集積素子６の実装はＢＧＡ型パッケージにお
けるはんだボール１０で行い、このときパッケージの側
面に配置された光素子アレイ８および９は光配線層２の
入出射端１２との位置合わせが同時にできるようになっ
ている。ここでは、導波路４の側面から光の入出射を行
なうので、反射ミラーが必要のない構造になっている。
【００２８】面発光レーザは、動作電流３ｍＡで１００
μＷ程度の出力が得られ、図７（ａ）、（ｂ）に示した
ようなＣＭＯＳバッファによりオン／オフするという簡
単な回路構成で十分駆動できる。従って、今までのＬＳ
Ｉの出力段のＭＯＳトランジスタに抵抗と面発光レーザ
を直列に同一パッケージ内で接続することで構成できる
ので、ＬＳＩの回路構成の変更などは殆どなく、非常に
低コストで光電気混載の配線が実現できる。ここで、レ
ーザが１００μＷの出力で受光器の最低受信感度が−２
５ｄＢｍとすれば、１５ｄＢの光損失まで許されること
になり、ボード内の近距離の接続においては十分なマー
ジンであると考えられる。その他に、図８のように光の
入出射を基板に対して垂直に行なう方法や、図１１のよ
うに両面に実装する方法もある。
μＷ程度の出力が得られ、図７（ａ）、（ｂ）に示した
ようなＣＭＯＳバッファによりオン／オフするという簡
単な回路構成で十分駆動できる。従って、今までのＬＳ
Ｉの出力段のＭＯＳトランジスタに抵抗と面発光レーザ
を直列に同一パッケージ内で接続することで構成できる
ので、ＬＳＩの回路構成の変更などは殆どなく、非常に
低コストで光電気混載の配線が実現できる。ここで、レ
ーザが１００μＷの出力で受光器の最低受信感度が−２
５ｄＢｍとすれば、１５ｄＢの光損失まで許されること
になり、ボード内の近距離の接続においては十分なマー
ジンであると考えられる。その他に、図８のように光の
入出射を基板に対して垂直に行なう方法や、図１１のよ
うに両面に実装する方法もある。
【００２９】
【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照しつつ説明する。
面を参照しつつ説明する。
【００３０】［第１実施例］本発明は、典型的には、Ｖ
ＬＳＩベアチップなどのＩＣチップとその信号伝達のた
めの光素子を同一パッケージ内に収めて、光導波路と電
気配線基板が一体化したボードにこのパッケージを装着
し、光／電気の混合配線を行なって信号伝達の高速化、
低ＥＭＩ化、低消費電力化を図るものである。その実施
例を図１に第１実施例として示す。
ＬＳＩベアチップなどのＩＣチップとその信号伝達のた
めの光素子を同一パッケージ内に収めて、光導波路と電
気配線基板が一体化したボードにこのパッケージを装着
し、光／電気の混合配線を行なって信号伝達の高速化、
低ＥＭＩ化、低消費電力化を図るものである。その実施
例を図１に第１実施例として示す。
【００３１】図１の構成は、多層配線プリント基板上１
に多層光配線層２が積層されて光電気混載配線基板が形
成されており、カバー１１に光を透過できるような窓を
設けてＢＧＡ型のパッケージの側面に発光素子９と受光
素子８をアレイ状に一体化した光電子集積素子６を、上
記光電気混載配線基板の光配線層２を一部除いて形成さ
れた凹部に装着して用いるものである。従って、この素
子６は電気的接触を凹部下側で垂直方向に取り、光学的
結合を凹部側面で水平方向に取るようになっている。図
１において、７は、光素子８、９の駆動回路を含むＩＣ
チップを載せるためのベースとなる熱伝導性のよいプレ
ートであって、例えばＡｌやＣｕが用いられ、必要であ
ればその上部にフィン（図４参照）などの放熱手段を設
ける。
に多層光配線層２が積層されて光電気混載配線基板が形
成されており、カバー１１に光を透過できるような窓を
設けてＢＧＡ型のパッケージの側面に発光素子９と受光
素子８をアレイ状に一体化した光電子集積素子６を、上
記光電気混載配線基板の光配線層２を一部除いて形成さ
れた凹部に装着して用いるものである。従って、この素
子６は電気的接触を凹部下側で垂直方向に取り、光学的
結合を凹部側面で水平方向に取るようになっている。図
１において、７は、光素子８、９の駆動回路を含むＩＣ
チップを載せるためのベースとなる熱伝導性のよいプレ
ートであって、例えばＡｌやＣｕが用いられ、必要であ
ればその上部にフィン（図４参照）などの放熱手段を設
ける。
【００３２】この光電子集積素子６をプリント基板１に
装着するには、素子６の下方の電極部にアレイ状に並べ
たハンダボール１０と基板１の対応する電極５をアライ
メントして、フリップチップ実装を行なう。この際、ハ
ンダボール１０のリフロー時のセルフアライン効果で、
歩留まり良く位置決めできる。より位置決め精度を上げ
たい場合には、光電子混載素子６の下方にピンを設けて
プリント基板１側に設けたガイド（不図示）に差し込む
様にしてもよいし、ＢＧＡの代わりにＰＧＡ（Ｐｉｎ
Ｇｒｉｄ Ａｒｒａｙ）型のパッケージにして、基板１
側にソケットを設けて差し込む様にしてもよい。
装着するには、素子６の下方の電極部にアレイ状に並べ
たハンダボール１０と基板１の対応する電極５をアライ
メントして、フリップチップ実装を行なう。この際、ハ
ンダボール１０のリフロー時のセルフアライン効果で、
歩留まり良く位置決めできる。より位置決め精度を上げ
たい場合には、光電子混載素子６の下方にピンを設けて
プリント基板１側に設けたガイド（不図示）に差し込む
様にしてもよいし、ＢＧＡの代わりにＰＧＡ（Ｐｉｎ
Ｇｒｉｄ Ａｒｒａｙ）型のパッケージにして、基板１
側にソケットを設けて差し込む様にしてもよい。
【００３３】この様にして電気的接触を得ながら光電子
集積素子６をプリント基板１上に装着すると、セルフア
ライン的に基板１上部に設けた光配線となる光導波路４
の入出射端面１２（上記凹部の側面に現れている）と発
光素子９と受光素子８の対応する光入出射端面部が対向
して面実装態様の位置決めができ、光結合を水平方向に
行なえる。電気信号は多層配線基板１に設けられた電気
配線３を通して、他の素子や電源と接続される。光信号
も光導波路４による光配線を通して他の素子との間でや
り取りされる。
集積素子６をプリント基板１上に装着すると、セルフア
ライン的に基板１上部に設けた光配線となる光導波路４
の入出射端面１２（上記凹部の側面に現れている）と発
光素子９と受光素子８の対応する光入出射端面部が対向
して面実装態様の位置決めができ、光結合を水平方向に
行なえる。電気信号は多層配線基板１に設けられた電気
配線３を通して、他の素子や電源と接続される。光信号
も光導波路４による光配線を通して他の素子との間でや
り取りされる。
【００３４】このように電気と光を混合した配線では、
例えば、素子への給電ラインや比較的遅いロジック信号
やアナログ信号を電気配線３で行い、高速のクロックパ
ルスやロジック信号を光配線４で行なうなどの割り振り
にすればよい。図１におけるボール１０の数および光素
子８、９の数は一例であり、これより多くても少なくて
もよい。
例えば、素子への給電ラインや比較的遅いロジック信号
やアナログ信号を電気配線３で行い、高速のクロックパ
ルスやロジック信号を光配線４で行なうなどの割り振り
にすればよい。図１におけるボール１０の数および光素
子８、９の数は一例であり、これより多くても少なくて
もよい。
【００３５】電気配線用の多層配線基板１は、汎用的な
ＰＣＢ基板以外に、ポリイミド基板、ＡｌＮなどのセラ
ミック基板でもよい。一方、光配線用の光導波路層２
は、フッ素化ＰＭＭＡやエポキシ樹脂、ポリイミドなど
の樹脂で形成するのが簡便でよい。その作製方法を図２
に沿って簡単に説明する。
ＰＣＢ基板以外に、ポリイミド基板、ＡｌＮなどのセラ
ミック基板でもよい。一方、光配線用の光導波路層２
は、フッ素化ＰＭＭＡやエポキシ樹脂、ポリイミドなど
の樹脂で形成するのが簡便でよい。その作製方法を図２
に沿って簡単に説明する。
【００３６】図２（ａ）に示す様に、電気配線用基板１
上にまずクラッドとなる樹脂２１をスピナーなどで塗布
後に硬化させる。その後、図２（ｂ）に示す様に、コア
となる屈折率の若干高い層２２を塗布して、ホトリソグ
ラフィとエッチングを用いて導波路の形状（例えば、断
面３０μｍ×３０μｍ）にして配線パターンを形成し、
さらにクラッド２３で埋め込む。多層にする場合には、
ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐ
ｏｌｉｓｈｉｎｇ）による平坦化工程を経て、図２
（ｃ）に示す様に、さらに同様に光導波路２４を形成し
てクラッド２５で埋め込む。このとき、２列のアレイ状
にする場合には、図２（ｃ）のように互い違いの位置に
することによりクラッド２３が薄くできてスペース効率
が上がる。２層の場合、全体の光導波路層２１〜２５の
厚さは約２００μｍとなった。
上にまずクラッドとなる樹脂２１をスピナーなどで塗布
後に硬化させる。その後、図２（ｂ）に示す様に、コア
となる屈折率の若干高い層２２を塗布して、ホトリソグ
ラフィとエッチングを用いて導波路の形状（例えば、断
面３０μｍ×３０μｍ）にして配線パターンを形成し、
さらにクラッド２３で埋め込む。多層にする場合には、
ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐ
ｏｌｉｓｈｉｎｇ）による平坦化工程を経て、図２
（ｃ）に示す様に、さらに同様に光導波路２４を形成し
てクラッド２５で埋め込む。このとき、２列のアレイ状
にする場合には、図２（ｃ）のように互い違いの位置に
することによりクラッド２３が薄くできてスペース効率
が上がる。２層の場合、全体の光導波路層２１〜２５の
厚さは約２００μｍとなった。
【００３７】導波路の材料としては他にも色々あり、低
損失材料としてシリカガラスを用いてもよい。この場
合、Ｐをドープしたシリカガラス（ＰＳＧ）を用いる
と、加熱することでマストランスポートが起きて表面平
坦化できるので、多層光配線層２として作製しやすい。
この場合、コア層としてＧｅをさらにドープしたＧＰＳ
Ｇで屈折率制御を行なえば光導波路２２、２４を構成で
きる。加熱平坦化（リフロー）の温度は通常８００℃程
度と高いので、Ｓｉなどの基板に加熱平坦化過程等を経
て導波路を形成した後に、導波路層２１〜２５を電気配
線基板１に貼り合わせて該Ｓｉ基板を除去することで、
問題なく光電気混載基板１、２が作製できる。図１で
は、光配線層２は２層になっているが、それ以上の多層
にしてもよいし、１層でもよい。
損失材料としてシリカガラスを用いてもよい。この場
合、Ｐをドープしたシリカガラス（ＰＳＧ）を用いる
と、加熱することでマストランスポートが起きて表面平
坦化できるので、多層光配線層２として作製しやすい。
この場合、コア層としてＧｅをさらにドープしたＧＰＳ
Ｇで屈折率制御を行なえば光導波路２２、２４を構成で
きる。加熱平坦化（リフロー）の温度は通常８００℃程
度と高いので、Ｓｉなどの基板に加熱平坦化過程等を経
て導波路を形成した後に、導波路層２１〜２５を電気配
線基板１に貼り合わせて該Ｓｉ基板を除去することで、
問題なく光電気混載基板１、２が作製できる。図１で
は、光配線層２は２層になっているが、それ以上の多層
にしてもよいし、１層でもよい。
【００３８】この様にして構成した光電気混載ボードの
全体イメージの例を図３に示す。図３において、３０は
上記で説明した光電気混載基板としてのマザーボード、
３２は大規模中央演算処理装置（ＭＰＵ）、３１は１次
キャシュメモリ、３３はＤＲＡＭ３９が搭載されたＭＣ
Ｍがドーターボード（これも上記で説明した光電気混載
基板として構成し得る）としてマザーボード３０に装着
されているものである。ＭＰＵ３１や１次キャシュメモ
リ３１やＤＲＡＭ３９が図１の光電子集積素子６に該当
する様に構成し得る。
全体イメージの例を図３に示す。図３において、３０は
上記で説明した光電気混載基板としてのマザーボード、
３２は大規模中央演算処理装置（ＭＰＵ）、３１は１次
キャシュメモリ、３３はＤＲＡＭ３９が搭載されたＭＣ
Ｍがドーターボード（これも上記で説明した光電気混載
基板として構成し得る）としてマザーボード３０に装着
されているものである。ＭＰＵ３１や１次キャシュメモ
リ３１やＤＲＡＭ３９が図１の光電子集積素子６に該当
する様に構成し得る。
【００３９】高速ロジックおよびクロック信号は、マザ
ーボード３０およびドーターボード３３に形成された光
導波路３４を介して信号伝送されている。電源ラインや
低速の信号は、同一ボード３０内に構成された電気配線
で接続される。光コネクタ３５および光導波路シート３
６を用いて他のボードと光信号の状態で接続することも
できる。光導波路シート３６はバスラインとしてパラレ
ルに信号転送するために用いている。
ーボード３０およびドーターボード３３に形成された光
導波路３４を介して信号伝送されている。電源ラインや
低速の信号は、同一ボード３０内に構成された電気配線
で接続される。光コネクタ３５および光導波路シート３
６を用いて他のボードと光信号の状態で接続することも
できる。光導波路シート３６はバスラインとしてパラレ
ルに信号転送するために用いている。
【００４０】また、マザーボード３０とドーターボード
３３の光接続は、マザーボード３０のドーターボード用
差込口に４５°ミラー（不図示）を形成することで行な
っている。光配線をバスとして使用する場合には、光減
衰を補うために接続部に光アンプを挿入するか、ボード
にリピータとして機能する発光素子を設置するかすれば
よい。
３３の光接続は、マザーボード３０のドーターボード用
差込口に４５°ミラー（不図示）を形成することで行な
っている。光配線をバスとして使用する場合には、光減
衰を補うために接続部に光アンプを挿入するか、ボード
にリピータとして機能する発光素子を設置するかすれば
よい。
【００４１】ハードディスクドライブのような外部記憶
装置との信号のやり取りは、コネクタ３８およびケーブ
ル３７を用いてシリアル高速転送することがケーブルの
低コスト化につながってよい。そこで、コネクタ部３８
には、パラレル−シリアル変換して１０Ｇｂｐｓ程度の
レートを可能とする光ファイバ通信に用いる様な送信部
を装着している。図３にはボードの主要な部分しか書か
れていないが必要な回路構成にすることで、クロックレ
ートが１ＧＨｚオーバーの次世代コンピュータを構成す
ることがきる。
装置との信号のやり取りは、コネクタ３８およびケーブ
ル３７を用いてシリアル高速転送することがケーブルの
低コスト化につながってよい。そこで、コネクタ部３８
には、パラレル−シリアル変換して１０Ｇｂｐｓ程度の
レートを可能とする光ファイバ通信に用いる様な送信部
を装着している。図３にはボードの主要な部分しか書か
れていないが必要な回路構成にすることで、クロックレ
ートが１ＧＨｚオーバーの次世代コンピュータを構成す
ることがきる。
【００４２】このとき、ランバス方式を用いることに比
べて配線やピンの制約が少なく、さらに高速で小型化、
低消費電力化が可能で、ＥＭＩ対策が容易なボードを提
供することができる。また、コンピュータに限らず、最
近の電子機器、例えば携帯電話、デジタルカメラなどで
はより高速化、小型化が要求されており、同時に低ＥＭ
Ｉ化が必須となっているために、本発明による光電気混
載方式がこれらの機器にも非常に有効になる。
べて配線やピンの制約が少なく、さらに高速で小型化、
低消費電力化が可能で、ＥＭＩ対策が容易なボードを提
供することができる。また、コンピュータに限らず、最
近の電子機器、例えば携帯電話、デジタルカメラなどで
はより高速化、小型化が要求されており、同時に低ＥＭ
Ｉ化が必須となっているために、本発明による光電気混
載方式がこれらの機器にも非常に有効になる。
【００４３】次に、本実施例による光電子集積素子６の
構造を図４を元に説明する。図４（ａ）は断面図を表
し、図４（ｂ）は光素子部の部品を分解して構成を説明
する斜視図である。基本的にはＢＧＡタイプのパッケー
ジになっており、Ｃｕ板でできたベースプレート４０の
中央部にＳｉ−ＬＳＩ４１の裏面が接着されている。ま
た、ハンダボール１０を載せる電極をプレート４５に形
成し、Ｓｉ−ＬＳＩ４１の表面電極との配線はインナー
リード４３で行なっている（図４（ｂ）の断面ではイン
ナーリード４３は光素子４６、４７の電極と繋がってい
るが、適当なインナーリードはプレート４５を貫いてハ
ンダボール１０と繋がっている）。４２はＢＧＡ電極を
構成するプレート４５やインナーリード４３を支持する
ための台座であるが、熱伝導性の良いＡｌ２Ｏ３、Ａｌ
Ｎなどのセラミックか金属を用いており、ベースプレー
ト４０とインナーリード４３に接着している（インナー
リード４３は密に或は間隔を置いて並んでいたり、適当
な支持平板上に配列されていたりする）。このときベー
スプレート４０ヘの接着には熱伝導性の良い接着剤を用
いている。Ｓｉ−ＬＳＩ４１と台座４２との間は図４
（ａ）では空間になっているが、ここに樹脂などを埋め
込んで固めてもよい。また、ＬＳＩ表面保護のために樹
脂４４でその表面を固めている。Ｓｉ−ＬＳＩ４１およ
び光素子４６、４７からの熱はベースプレート４０を介
して空気中に放熱できるようになっており、必要であれ
ば放熱フィン５９をベースプレート４０上に接着すれば
よい。
構造を図４を元に説明する。図４（ａ）は断面図を表
し、図４（ｂ）は光素子部の部品を分解して構成を説明
する斜視図である。基本的にはＢＧＡタイプのパッケー
ジになっており、Ｃｕ板でできたベースプレート４０の
中央部にＳｉ−ＬＳＩ４１の裏面が接着されている。ま
た、ハンダボール１０を載せる電極をプレート４５に形
成し、Ｓｉ−ＬＳＩ４１の表面電極との配線はインナー
リード４３で行なっている（図４（ｂ）の断面ではイン
ナーリード４３は光素子４６、４７の電極と繋がってい
るが、適当なインナーリードはプレート４５を貫いてハ
ンダボール１０と繋がっている）。４２はＢＧＡ電極を
構成するプレート４５やインナーリード４３を支持する
ための台座であるが、熱伝導性の良いＡｌ２Ｏ３、Ａｌ
Ｎなどのセラミックか金属を用いており、ベースプレー
ト４０とインナーリード４３に接着している（インナー
リード４３は密に或は間隔を置いて並んでいたり、適当
な支持平板上に配列されていたりする）。このときベー
スプレート４０ヘの接着には熱伝導性の良い接着剤を用
いている。Ｓｉ−ＬＳＩ４１と台座４２との間は図４
（ａ）では空間になっているが、ここに樹脂などを埋め
込んで固めてもよい。また、ＬＳＩ表面保護のために樹
脂４４でその表面を固めている。Ｓｉ−ＬＳＩ４１およ
び光素子４６、４７からの熱はベースプレート４０を介
して空気中に放熱できるようになっており、必要であれ
ば放熱フィン５９をベースプレート４０上に接着すれば
よい。
【００４４】サイズは、例えば、Ｓｉ−ＬＳＩ４１の部
分が１ｃｍ程度、Ｓｉ−ＬＳＩ４１と光素子４６、４７
の間の距離が１ｃｍ程度であり、取り扱う電気信号の周
波数（波長）を考えて、遅延やスキューなどの問題が起
きない数値となっている。
分が１ｃｍ程度、Ｓｉ−ＬＳＩ４１と光素子４６、４７
の間の距離が１ｃｍ程度であり、取り扱う電気信号の周
波数（波長）を考えて、遅延やスキューなどの問題が起
きない数値となっている。
【００４５】一方、光素子４６、４７の部分であるが、
台座プレート４９、面型発光素子４７、表面カバープレ
ート５１および配線用フレキシブルテープ（ＴＡＢテー
プなど）５０が図４（ｂ）のような順番でスタックされ
ている。受光素子４６も同じ構成になっている。
台座プレート４９、面型発光素子４７、表面カバープレ
ート５１および配線用フレキシブルテープ（ＴＡＢテー
プなど）５０が図４（ｂ）のような順番でスタックされ
ている。受光素子４６も同じ構成になっている。
【００４６】この台座プレート４９が台座４２の側壁に
接着されるとともに、ＴＡＢテープ５０の電極５５およ
び台座プレート４９表面の共通電極が、はんだ４８等で
対応するインナーリード４３と電気的に結合されてい
る。ＴＡＢテープ５０およびカバープレート５１の各面
型光素子にあたる部分には窓５７が設けられており、光
の入出射ができるようになっている。この窓５７は、単
なる穴でもよいし、光の集光作用を持つレンズあるいは
光素子保護用の透明プレートが嵌め込まれたものでもよ
い。光素子４６、４７への電流注入或は電圧印加は、発
光部５２（受光素子４６の場合は受光部）側のリング状
電極５３とＴＡＢテープ５０のリング状電極５４を貼り
合わせ、配線５６を介して各発光部５２（或は受光部）
に対して独立に行なうことができる。
接着されるとともに、ＴＡＢテープ５０の電極５５およ
び台座プレート４９表面の共通電極が、はんだ４８等で
対応するインナーリード４３と電気的に結合されてい
る。ＴＡＢテープ５０およびカバープレート５１の各面
型光素子にあたる部分には窓５７が設けられており、光
の入出射ができるようになっている。この窓５７は、単
なる穴でもよいし、光の集光作用を持つレンズあるいは
光素子保護用の透明プレートが嵌め込まれたものでもよ
い。光素子４６、４７への電流注入或は電圧印加は、発
光部５２（受光素子４６の場合は受光部）側のリング状
電極５３とＴＡＢテープ５０のリング状電極５４を貼り
合わせ、配線５６を介して各発光部５２（或は受光部）
に対して独立に行なうことができる。
【００４７】ここで、プレート４９、５１およびＴＡＢ
テープ５０の素材は光素子の熱放散のために熱伝導性が
高いものが望ましく、プレート４９、５１は金属かＡｌ
２Ｏ３セラミック薄膜、ＴＡＢテープ５０はＡｌ２Ｏ３
粉末入りのポリイミドフィルムなどを用いる。面型発光
素子４７としては発光効率の良い面発光レーザを用い
た。また、面発光レーザでは光の放射角が１０°以下と
小さいので、レンズなしでも低損失で光導波路４との光
結合が可能である。
テープ５０の素材は光素子の熱放散のために熱伝導性が
高いものが望ましく、プレート４９、５１は金属かＡｌ
２Ｏ３セラミック薄膜、ＴＡＢテープ５０はＡｌ２Ｏ３
粉末入りのポリイミドフィルムなどを用いる。面型発光
素子４７としては発光効率の良い面発光レーザを用い
た。また、面発光レーザでは光の放射角が１０°以下と
小さいので、レンズなしでも低損失で光導波路４との光
結合が可能である。
【００４８】通常、面発光レーザは、活性層を含む共振
器をＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒ
ｅｆｌｅｃｔｏｒ）ミラーでサンドイッチした構造をｎ
基板上にエピタキシャル成長し、発光部だけに電流が流
せるような狭窄構造を形成したものであり、図４（ｂ）
の符号４７で示すように簡単に２次元アレイ化できる。
ここでは、ＧａＡｓ基板上にＡｌＡｓ／ＡｌＧａＡｓ多
層膜エピミラーを成長し、ＧａＡｓ／ＡｌＧａＡｓの多
重量子井戸活性層を持つ８３０ｎｍ帯の面発光レーザを
使用した。
器をＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒ
ｅｆｌｅｃｔｏｒ）ミラーでサンドイッチした構造をｎ
基板上にエピタキシャル成長し、発光部だけに電流が流
せるような狭窄構造を形成したものであり、図４（ｂ）
の符号４７で示すように簡単に２次元アレイ化できる。
ここでは、ＧａＡｓ基板上にＡｌＡｓ／ＡｌＧａＡｓ多
層膜エピミラーを成長し、ＧａＡｓ／ＡｌＧａＡｓの多
重量子井戸活性層を持つ８３０ｎｍ帯の面発光レーザを
使用した。
【００４９】この場合、共通電極はカソードになり、独
立駆動するための電極５３はアノードになっている。こ
の面発光レーザを駆動するためのＥ／Ｏ変換部の概念図
を図７（ｂ）に示す。ＬＳＩ４１の最終段の電極につな
がる部分には、通常、ピンからの電流駆動ができるよう
にＣＭＯＳバッファインバータ７１が構成されている。
しかし、本発明では、この最終段の構成を変えることな
しに、ピンを出すかわりに面発光レーザ７２でＥ／Ｏ変
換して光出力にしてしまうものである。ＣＭＯＳバッフ
ァの駆動電流能力は通常１０ｍＡ以下であるが、ここで
使用した面発光レーザはしきい値が約１ｍＡ、１００μ
Ｗ出力時の動作電流は３ｍＡと非常に低いので、十分こ
の能力で駆動することができる。面発光レーザ７２に３
ｍＡの電流を流すときの動作電圧は約２．５Ｖであるた
め、３．３Ｖ−ＣＭＯＳ７１の場合には直列抵抗Ｒとし
て、（３．３−２．５）／３×１０−３＝２６７Ωの抵
抗を挿入すればよい。この抵抗Ｒは、図４（ｂ）におけ
るＴＡＢテープ５０の配線５６中に挿入（５８で示す）
するか、インナーリード４３中に挿入（不図示）すれば
よい。しかし、この系ではカソードコモンで動作させる
ためにＣＭＯＳ７１のｐチャネルのスイッチング時間が
効いてきて、高速化には限界がある。
立駆動するための電極５３はアノードになっている。こ
の面発光レーザを駆動するためのＥ／Ｏ変換部の概念図
を図７（ｂ）に示す。ＬＳＩ４１の最終段の電極につな
がる部分には、通常、ピンからの電流駆動ができるよう
にＣＭＯＳバッファインバータ７１が構成されている。
しかし、本発明では、この最終段の構成を変えることな
しに、ピンを出すかわりに面発光レーザ７２でＥ／Ｏ変
換して光出力にしてしまうものである。ＣＭＯＳバッフ
ァの駆動電流能力は通常１０ｍＡ以下であるが、ここで
使用した面発光レーザはしきい値が約１ｍＡ、１００μ
Ｗ出力時の動作電流は３ｍＡと非常に低いので、十分こ
の能力で駆動することができる。面発光レーザ７２に３
ｍＡの電流を流すときの動作電圧は約２．５Ｖであるた
め、３．３Ｖ−ＣＭＯＳ７１の場合には直列抵抗Ｒとし
て、（３．３−２．５）／３×１０−３＝２６７Ωの抵
抗を挿入すればよい。この抵抗Ｒは、図４（ｂ）におけ
るＴＡＢテープ５０の配線５６中に挿入（５８で示す）
するか、インナーリード４３中に挿入（不図示）すれば
よい。しかし、この系ではカソードコモンで動作させる
ためにＣＭＯＳ７１のｐチャネルのスイッチング時間が
効いてきて、高速化には限界がある。
【００５０】これに対して、図７（ａ）のようにアノー
ドコモンタイプにすればＣＭＯＳ７１のｎチャネルのス
イッチング時間が効いてきて、更なる高速化が図れるメ
リットがある。そのため、本発明では、面発光レーザの
ｎ基板を除去してｎ側を電極分離することでアノードコ
モン化する技術も開発している。その作製方法を図５に
示す。
ドコモンタイプにすればＣＭＯＳ７１のｎチャネルのス
イッチング時間が効いてきて、更なる高速化が図れるメ
リットがある。そのため、本発明では、面発光レーザの
ｎ基板を除去してｎ側を電極分離することでアノードコ
モン化する技術も開発している。その作製方法を図５に
示す。
【００５１】図５は、簡略化のため、２個のみの面発光
レーザのアレイの断面を示している。図５（ａ）におい
て、ｎ−ＧａＡｓ基板６０上に、エッチストップ層とな
るｎ−ＡｌＡｓ層（不図示）、コンタクト層となるｎ−
ＧａＡｓ（不図示）を成長してから、ｎ−ＡｌＡｓ／Ａ
ｌＧａＡｓ多層膜ミラー６１、アンドープのＧａＡｓ／
ＡｌＧａＡｓ多重量子井戸活性層とＡｌＧａＡｓ層から
なる１波長共振器層６２、ｐ−ＡｌＡｓ／ＡｌＧａＡｓ
多層膜ミラー６３を有機金属気相成長法などでエピタキ
シャル成長する。その後、電流狭窄層６６を形成するた
めにリング状にエッチングを行なって凹部６７を形成し
てから、ＳｉＮｘなどの絶縁膜６４を発光領域部を除い
て成膜して電極６５を形成する。
レーザのアレイの断面を示している。図５（ａ）におい
て、ｎ−ＧａＡｓ基板６０上に、エッチストップ層とな
るｎ−ＡｌＡｓ層（不図示）、コンタクト層となるｎ−
ＧａＡｓ（不図示）を成長してから、ｎ−ＡｌＡｓ／Ａ
ｌＧａＡｓ多層膜ミラー６１、アンドープのＧａＡｓ／
ＡｌＧａＡｓ多重量子井戸活性層とＡｌＧａＡｓ層から
なる１波長共振器層６２、ｐ−ＡｌＡｓ／ＡｌＧａＡｓ
多層膜ミラー６３を有機金属気相成長法などでエピタキ
シャル成長する。その後、電流狭窄層６６を形成するた
めにリング状にエッチングを行なって凹部６７を形成し
てから、ＳｉＮｘなどの絶縁膜６４を発光領域部を除い
て成膜して電極６５を形成する。
【００５２】次に、図５（ｂ）において、台座プレート
４９の全面電極（不図示）に、ｐ側の電極６５全体をＡ
ｕＳｎハンダによってに接着してから、ＧａＡｓ基板６
０を研磨および化学的エッチングにより除去する。この
とき、エッチャントはＨ２０２とＮＨ３の混合液を用い
ており、ＧａＡｓ基板６０上に成長してあるＡｌＡｓ層
でエッチングを止めることができる。その後、すぐにＨ
ＣｌによってＡｌＡｓ層を除去してミラー６１最下面に
成長しているＧａＡｓ層を露出させる。続いて、図５
（ｃ）において、表面に露出しているミラー層６１の素
子間部分を硫酸系のエッチャント等でウエットエッチン
グして分離溝６８を形成し、ｎ側の電極５３を窓部５２
を形成しながら成膜する。
４９の全面電極（不図示）に、ｐ側の電極６５全体をＡ
ｕＳｎハンダによってに接着してから、ＧａＡｓ基板６
０を研磨および化学的エッチングにより除去する。この
とき、エッチャントはＨ２０２とＮＨ３の混合液を用い
ており、ＧａＡｓ基板６０上に成長してあるＡｌＡｓ層
でエッチングを止めることができる。その後、すぐにＨ
ＣｌによってＡｌＡｓ層を除去してミラー６１最下面に
成長しているＧａＡｓ層を露出させる。続いて、図５
（ｃ）において、表面に露出しているミラー層６１の素
子間部分を硫酸系のエッチャント等でウエットエッチン
グして分離溝６８を形成し、ｎ側の電極５３を窓部５２
を形成しながら成膜する。
【００５３】次に、表面カバープレート５１に電極５４
付きＴＡＢテープ５０を貼り付けて穴５７を開けたもの
の電極５４と面発光レーザ４７の電極５３同志をやはり
ＡｕＳｎはんだなどで接着する。すると、窓部５７から
光を取り出せるアノードコモン型面発光レーザが作製で
きる。
付きＴＡＢテープ５０を貼り付けて穴５７を開けたもの
の電極５４と面発光レーザ４７の電極５３同志をやはり
ＡｕＳｎはんだなどで接着する。すると、窓部５７から
光を取り出せるアノードコモン型面発光レーザが作製で
きる。
【００５４】また、作製方法の若干の違いで、図６のよ
うな形態も作製できる。この場合、図４の構成と若干構
成が異なって、配線用のＴＡＢテープ５０が台座プレー
ト４９側から出る構造になっている。図６（ａ）におい
て、図５（ａ）の場合と同様に面発光レーザ構造を作製
するが、光をｐミラー層６３側から取り出すために、電
極６５には光取り出し用の窓７０を開けておく。また、
ｐ側を石英ガラス板６９にエレクトロンワックスなどで
貼り付けておく。
うな形態も作製できる。この場合、図４の構成と若干構
成が異なって、配線用のＴＡＢテープ５０が台座プレー
ト４９側から出る構造になっている。図６（ａ）におい
て、図５（ａ）の場合と同様に面発光レーザ構造を作製
するが、光をｐミラー層６３側から取り出すために、電
極６５には光取り出し用の窓７０を開けておく。また、
ｐ側を石英ガラス板６９にエレクトロンワックスなどで
貼り付けておく。
【００５５】図６（ｂ）において、図５（ｂ）の場合と
同様にＧａＡｓ基板６０を除去して電極５３を形成す
る。そして、台座プレート４９にＴＡＢテープ５０を貼
り付けてＴＡＢテープ上の電極５４とレーザの電極５３
を接着する。このとき、こちら側から光は取り出さない
ために窓を開ける必要はない。これらの作業をやり易く
する為に、ｐ側を上記石英ガラス板６９に貼り付けるの
である。
同様にＧａＡｓ基板６０を除去して電極５３を形成す
る。そして、台座プレート４９にＴＡＢテープ５０を貼
り付けてＴＡＢテープ上の電極５４とレーザの電極５３
を接着する。このとき、こちら側から光は取り出さない
ために窓を開ける必要はない。これらの作業をやり易く
する為に、ｐ側を上記石英ガラス板６９に貼り付けるの
である。
【００５６】図６（ｃ）において、石英ガラス板６９を
取り外し、ここに表面プレート５１を取り付ける。この
ように、ＧａＡｓ基板６０を除去した構成では、レーザ
光を発振させる機能層が２つの構造体４９、５１にサン
ドイッチされている。これら構造体に熱伝導性の高い物
質を用いれば、よりレーザ特性を向上できる。また、Ａ
ｓ含有率を大幅に下げられるので環境安全性も高くな
る。
取り外し、ここに表面プレート５１を取り付ける。この
ように、ＧａＡｓ基板６０を除去した構成では、レーザ
光を発振させる機能層が２つの構造体４９、５１にサン
ドイッチされている。これら構造体に熱伝導性の高い物
質を用いれば、よりレーザ特性を向上できる。また、Ａ
ｓ含有率を大幅に下げられるので環境安全性も高くな
る。
【００５７】ところで、面型発光素子として発光ダイオ
ードを使用することもできるが、動作電流は３０ｍＡ程
度と１桁大きくなり、消費電力が高くなるとともにドラ
イバ部分の工夫が必要になる。また、面型受光素子につ
いては詳しく触れなかったが、構成や作製方法は類似し
ている。エピタキシャル成長および拡散プロセスを実行
してＧａＡｓのｐｉｎ構造を作製している。材料はＳｉ
やＩｎＧａＡｓでもよい。
ードを使用することもできるが、動作電流は３０ｍＡ程
度と１桁大きくなり、消費電力が高くなるとともにドラ
イバ部分の工夫が必要になる。また、面型受光素子につ
いては詳しく触れなかったが、構成や作製方法は類似し
ている。エピタキシャル成長および拡散プロセスを実行
してＧａＡｓのｐｉｎ構造を作製している。材料はＳｉ
やＩｎＧａＡｓでもよい。
【００５８】また、以上では８３０ｎｍ帯の例を示した
が、他の波長帯、すなわちＩｎＧａＡｓによる０．９８
μｍ帯やＩｎＧａＡｓＰによる１．３μｍ帯などでも勿
論よい。
が、他の波長帯、すなわちＩｎＧａＡｓによる０．９８
μｍ帯やＩｎＧａＡｓＰによる１．３μｍ帯などでも勿
論よい。
【００５９】［第２実施例］本発明による第２の実施例
は、図８のように光電子集積素子８１の光素子８２、８
３の光入出力を光電気混載配線基板に対して垂直方向に
行なうものである。そのため、光導波路８６には図８
（ｂ）のように４５度ミラー８８を設けて、光電気混載
配線基板に入出射端８７から結合した光は水平方向に光
導波路８６を伝播し、水平方向に光導波路８６を伝播し
て入出射端８７から光電子集積素子８１に結合する光は
垂直方向に出るようになっている。導波路８６の構成は
第１実施例と同様で良いが、本実施例では１層の光配線
層８０としている。
は、図８のように光電子集積素子８１の光素子８２、８
３の光入出力を光電気混載配線基板に対して垂直方向に
行なうものである。そのため、光導波路８６には図８
（ｂ）のように４５度ミラー８８を設けて、光電気混載
配線基板に入出射端８７から結合した光は水平方向に光
導波路８６を伝播し、水平方向に光導波路８６を伝播し
て入出射端８７から光電子集積素子８１に結合する光は
垂直方向に出るようになっている。導波路８６の構成は
第１実施例と同様で良いが、本実施例では１層の光配線
層８０としている。
【００６０】一方、ベースプレート７上に形成された光
電子集積素子８１は、図８（ａ）のように中央部に電気
接触のためのボールアレイ１０があるμ−ＢＧＡ（また
はＣＳＰ：Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型に
なっており、周辺部に発光素子８２および受光素子８３
を下向きにアレイ化した構造を有している。光素子８
２、８３には、光入出力のための窓を持つカバープレー
ト８４が被せられていて、表面保護をしている。実装の
仕方は第１実施例と同様であり、セルフアラインで光素
子８２、８３と光配線層８０の入出射端８７との位置合
わせができるようになっている。配線３を持つ電気配線
基板１の電極５とボールアレイ１０で接触させる光電子
集積素子８１の領域は、光配線層８０の厚さ（約１００
μｍ）の分だけベースとなる部分８５が光素子８２、８
３の面より飛び出した構造になっている。はんだボール
の大きさが約５０μｍでリフロー接着後のハンダ部の厚
みが約２０μｍになるので、この突起領域８５の高さを
１００μｍとすると光素子８２、８３と入出射端８７の
距離は２０μｍになる。
電子集積素子８１は、図８（ａ）のように中央部に電気
接触のためのボールアレイ１０があるμ−ＢＧＡ（また
はＣＳＰ：Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型に
なっており、周辺部に発光素子８２および受光素子８３
を下向きにアレイ化した構造を有している。光素子８
２、８３には、光入出力のための窓を持つカバープレー
ト８４が被せられていて、表面保護をしている。実装の
仕方は第１実施例と同様であり、セルフアラインで光素
子８２、８３と光配線層８０の入出射端８７との位置合
わせができるようになっている。配線３を持つ電気配線
基板１の電極５とボールアレイ１０で接触させる光電子
集積素子８１の領域は、光配線層８０の厚さ（約１００
μｍ）の分だけベースとなる部分８５が光素子８２、８
３の面より飛び出した構造になっている。はんだボール
の大きさが約５０μｍでリフロー接着後のハンダ部の厚
みが約２０μｍになるので、この突起領域８５の高さを
１００μｍとすると光素子８２、８３と入出射端８７の
距離は２０μｍになる。
【００６１】このような光電子集積素子の具体的な２つ
の構造を、図９および図１０の断面図に示す。図９の構
造では、第１実施例と同様に、面発光レーザ９８および
面型受光素子９７は、台座プレート９２上に共通電極
（これはインナーリード等の適当な配線でＳｉ−ＬＳＩ
９０に接続される）を接着して配置され、光入出射が垂
直にできるようにベースプレート９１に貼り付けられて
いる。インナーリード９３で光素子９７、９８の分離電
極とＳｉ−ＬＳＩ９０との配線を行い、カバープレート
９９には窓部１００を設けてある。配線基板１との電気
接続を行なうはんだボール９５は、ポリイミドなどの絶
縁層９６で形成した台座の上に配置され、絶縁層９６中
に形成されたスルーホール電極１０１を介してＬＳＩ９
０とはんだボール９５の配線が行なわれている。また、
インナーリード９３の保護のために絶縁層９６の周りが
樹脂９４で固められている。
の構造を、図９および図１０の断面図に示す。図９の構
造では、第１実施例と同様に、面発光レーザ９８および
面型受光素子９７は、台座プレート９２上に共通電極
（これはインナーリード等の適当な配線でＳｉ−ＬＳＩ
９０に接続される）を接着して配置され、光入出射が垂
直にできるようにベースプレート９１に貼り付けられて
いる。インナーリード９３で光素子９７、９８の分離電
極とＳｉ−ＬＳＩ９０との配線を行い、カバープレート
９９には窓部１００を設けてある。配線基板１との電気
接続を行なうはんだボール９５は、ポリイミドなどの絶
縁層９６で形成した台座の上に配置され、絶縁層９６中
に形成されたスルーホール電極１０１を介してＬＳＩ９
０とはんだボール９５の配線が行なわれている。また、
インナーリード９３の保護のために絶縁層９６の周りが
樹脂９４で固められている。
【００６２】一方、図１０の構造では、Ｓｉ−ＬＳＩ１
０２に電子回路のない領域を周辺部に設けておき、ＬＳ
Ｉ１０２のベアチップ（ダイス）上に直接光素子９７、
９８を実装して、インナーリードをなくしている。図１
０（ａ）において、図９と同じ符号で示すものは同一機
能部であることを表す。図１０の構成でも、カバープレ
ート９９の縁は、ベースプレート９１に貼り付けられた
構造体１０３で保護され、絶縁層９６の周りは樹脂１０
４で固められている。
０２に電子回路のない領域を周辺部に設けておき、ＬＳ
Ｉ１０２のベアチップ（ダイス）上に直接光素子９７、
９８を実装して、インナーリードをなくしている。図１
０（ａ）において、図９と同じ符号で示すものは同一機
能部であることを表す。図１０の構成でも、カバープレ
ート９９の縁は、ベースプレート９１に貼り付けられた
構造体１０３で保護され、絶縁層９６の周りは樹脂１０
４で固められている。
【００６３】この場合、図１０（ｂ）に示した拡大図の
ように、Ｓｉ−ＬＳＩ１０２上に光素子駆動用の電極配
線１０５を形成しておき、光素子を独立駆動できるよう
に光素子電極５４と電極配線１０５がフリップチップ実
装してある。ここで、面発光レーザ９８は第１実施例の
図６で示した方法で作製されている（図１０（ｂ）にお
いて、図６と同じ符号で示すものは同一機能部あること
を表す）。ただし、図１０（ｂ）では、共通電極６５も
光素子中にスルーホール配線１０８を形成して同じ面に
取り出して、電極１０７を形成してある。こうして、カ
ソード１０５、アノード１０６の両方の接続を行いなが
ら光素子をＳｉ基板１０２上に実装することで、インナ
ーリード等が一切不要になり、構造やプロセスが簡単で
低コスト化が図れるとともに、光素子の高速駆動が可能
になる。
ように、Ｓｉ−ＬＳＩ１０２上に光素子駆動用の電極配
線１０５を形成しておき、光素子を独立駆動できるよう
に光素子電極５４と電極配線１０５がフリップチップ実
装してある。ここで、面発光レーザ９８は第１実施例の
図６で示した方法で作製されている（図１０（ｂ）にお
いて、図６と同じ符号で示すものは同一機能部あること
を表す）。ただし、図１０（ｂ）では、共通電極６５も
光素子中にスルーホール配線１０８を形成して同じ面に
取り出して、電極１０７を形成してある。こうして、カ
ソード１０５、アノード１０６の両方の接続を行いなが
ら光素子をＳｉ基板１０２上に実装することで、インナ
ーリード等が一切不要になり、構造やプロセスが簡単で
低コスト化が図れるとともに、光素子の高速駆動が可能
になる。
【００６４】ここでは、面発光レーザの機能層となる部
分９８は、ＧａＡｓ基板を除去しているので５〜７μｍ
程度と薄くなっている。そこで、表面カバープレート９
９には厚さ数１０μｍの金属膜あるいはＡ１２Ｏ３など
の熱伝導性の良い誘電体を貼り付けている。ただし、集
積度が大きく光素子のアレイ数が多い素子の場合には、
ＬＳＩ１０２との熱干渉の問題から、図９の構造か第１
実施例のように光素子とＬＳＩは分けて近接配置するの
がよい。
分９８は、ＧａＡｓ基板を除去しているので５〜７μｍ
程度と薄くなっている。そこで、表面カバープレート９
９には厚さ数１０μｍの金属膜あるいはＡ１２Ｏ３など
の熱伝導性の良い誘電体を貼り付けている。ただし、集
積度が大きく光素子のアレイ数が多い素子の場合には、
ＬＳＩ１０２との熱干渉の問題から、図９の構造か第１
実施例のように光素子とＬＳＩは分けて近接配置するの
がよい。
【００６５】［第３実施例］本発明による第３の実施例
は、図１１のように電気配線３を持つ多層電気配線基板
１の両面に光導波路８６を持つ光配線層１９３、１９４
を設けて、光電子集積素子８１を両面実装するものであ
り、これによって基板上への実装密度を上げることがで
きる。配線基板１や光電子集積素子８１の構成は第１実
施例や第２実施例と同様であり、同じ機能を持つ部分に
は同じ記号を付すか、あるいは記号を省略してある。
は、図１１のように電気配線３を持つ多層電気配線基板
１の両面に光導波路８６を持つ光配線層１９３、１９４
を設けて、光電子集積素子８１を両面実装するものであ
り、これによって基板上への実装密度を上げることがで
きる。配線基板１や光電子集積素子８１の構成は第１実
施例や第２実施例と同様であり、同じ機能を持つ部分に
は同じ記号を付すか、あるいは記号を省略してある。
【００６６】本実施例で特徴的なことは、表面と裏面の
光配線が図１２のように電気配線基板１に開けられたス
ルーホール光導波路１９１を介して行なえることであ
る。光電子混載素子８１から出射された光が上部光配線
層１９３の導波路１９２を介して該スルーホール１９１
を抜けて、下部光配線層１９４に設けられた４５度ミラ
ー１９０によって光導波路８６に結合することができ
る。受光の場合も同様である。スルーホール１９１は単
なる空間でもよいし、導波路１９２のコア層と同じ材料
を埋め込んだものでもよい。スルーホール１９１の径を
１００μｍ程度にしておけば、電気配線基板１の厚さが
５ｍｍ程度であるとき回折や反射による光損失は殆どな
い。
光配線が図１２のように電気配線基板１に開けられたス
ルーホール光導波路１９１を介して行なえることであ
る。光電子混載素子８１から出射された光が上部光配線
層１９３の導波路１９２を介して該スルーホール１９１
を抜けて、下部光配線層１９４に設けられた４５度ミラ
ー１９０によって光導波路８６に結合することができ
る。受光の場合も同様である。スルーホール１９１は単
なる空間でもよいし、導波路１９２のコア層と同じ材料
を埋め込んだものでもよい。スルーホール１９１の径を
１００μｍ程度にしておけば、電気配線基板１の厚さが
５ｍｍ程度であるとき回折や反射による光損失は殆どな
い。
【００６７】このような構造にすることにより、配線の
自由度が増し、小型、高密度でＥＭＩ対策が容易な電子
機器用のＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ−Ｍｏｄｕｌ
ｅ）ボードを提供することができる。
自由度が増し、小型、高密度でＥＭＩ対策が容易な電子
機器用のＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ−Ｍｏｄｕｌ
ｅ）ボードを提供することができる。
【００６８】上記の実施例では、電気配線基板を光配線
層でサンドイッチした構造になっているが、光配線層の
上にさらに多層電気配線層があるという、電気配線層と
光配線層が多層に積層された構造でもよい。
層でサンドイッチした構造になっているが、光配線層の
上にさらに多層電気配線層があるという、電気配線層と
光配線層が多層に積層された構造でもよい。
【００６９】また、光電子集積素子の光素子の光の入出
射は上下方向あるいは側方であつたが、斜め方向にし
て、空間伝播あるいは光導波路チューブ、光導波路フィ
ルム等で他の素子や他のボードとの接続を行なってもよ
い。
射は上下方向あるいは側方であつたが、斜め方向にし
て、空間伝播あるいは光導波路チューブ、光導波路フィ
ルム等で他の素子や他のボードとの接続を行なってもよ
い。
【００７０】また、光電子集積素子のパッケージの形態
については、上記実施例に限られたものではなく、ＱＦ
Ｐ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＤＩＰ
（Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）などあ
らゆる形態が適用可能である。また、パッケージ内には
１つのＬＳＩ基板のみ搭載した例を示したが、ＣＳＰ実
装で３次元スタック化したＬＳＩを用いたり、Ｓｉ基板
上の多層配線技術を用いて３次元ＬＳＩを構成したもの
であってもよい。
については、上記実施例に限られたものではなく、ＱＦ
Ｐ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＤＩＰ
（Ｄｕａｌ Ｉｎ−ｌｉｎｅ Ｐａｃｋａｇｅ）などあ
らゆる形態が適用可能である。また、パッケージ内には
１つのＬＳＩ基板のみ搭載した例を示したが、ＣＳＰ実
装で３次元スタック化したＬＳＩを用いたり、Ｓｉ基板
上の多層配線技術を用いて３次元ＬＳＩを構成したもの
であってもよい。
【００７１】
【発明の効果】以上説明した様に、本発明によって、光
インターコネクションを小型、低消費電力、低コストで
行なうためのＬＳＩなどとＯ／Ｅ、Ｅ／Ｏ変換部が同一
パッケージ化された光電子集積素子を提供することがで
きる。また、光電子集積素子パッケージの配線基板への
光・電気接続をセルフアラインで同時に歩留まり高く行
なうことができる。また、ＬＳＩなどの特別な回路上の
変更がなく、低コスト、低消費電力の光電子集積素子の
駆動方法を提供することができる。更に、小型、高速動
作が可能で低ＥＭＩの電子機器用のＭＣＭ、高速、低Ｅ
ＭＩの次世代演算処理装置などを提供できる。
インターコネクションを小型、低消費電力、低コストで
行なうためのＬＳＩなどとＯ／Ｅ、Ｅ／Ｏ変換部が同一
パッケージ化された光電子集積素子を提供することがで
きる。また、光電子集積素子パッケージの配線基板への
光・電気接続をセルフアラインで同時に歩留まり高く行
なうことができる。また、ＬＳＩなどの特別な回路上の
変更がなく、低コスト、低消費電力の光電子集積素子の
駆動方法を提供することができる。更に、小型、高速動
作が可能で低ＥＭＩの電子機器用のＭＣＭ、高速、低Ｅ
ＭＩの次世代演算処理装置などを提供できる。
【図１】図１は本発明による第１実施例の光電子集積素
子と光電気混載配線基板の分離した状態の斜視図であ
る。
子と光電気混載配線基板の分離した状態の斜視図であ
る。
【図２】図２は多層光配線層の作製方法を説明する断面
図である。
図である。
【図３】図３は本発明による光電子集積素子と光電気混
載配線基板を用いて構成したＭＣＭの一例を示す斜視図
である。
載配線基板を用いて構成したＭＣＭの一例を示す斜視図
である。
【図４】図４は本発明による第１実施例の光電子集積素
子の断面（ａ）および光素子部分の構成（ｂ）を示す図
である。
子の断面（ａ）および光素子部分の構成（ｂ）を示す図
である。
【図５】図５は機能層のみを残した面発光レーザの作製
プロセスの一例を説明する断面図である。
プロセスの一例を説明する断面図である。
【図６】図６は機能層のみを残した面発光レーザの作製
プロセスの他の例を説明する断面図である。
プロセスの他の例を説明する断面図である。
【図７】図７は本発明による光電子集積素子の発光素子
を駆動する方法を説明する図である。
を駆動する方法を説明する図である。
【図８】図８は本発明による第２実施例の光電子集積素
子と光電気混載配線基板の分離した状態の斜視図および
光導波路の拡大断面図である。
子と光電気混載配線基板の分離した状態の斜視図および
光導波路の拡大断面図である。
【図９】図９は本発明による第２実施例の光電子集積素
子の第１の構成例の断面図である。
子の第１の構成例の断面図である。
【図１０】図１０は本発明による第２実施例の光電子集
積素子の第２の構成例である面発光レーザとＬＳＩを同
一基板上に配置した構成の断面図および面発光レーザ部
分の拡大断面図である。
積素子の第２の構成例である面発光レーザとＬＳＩを同
一基板上に配置した構成の断面図および面発光レーザ部
分の拡大断面図である。
【図１１】図１１は本発明による第３実施例の光電子集
積素子と光電気混載配線基板の分離した状態の斜視図で
ある。
積素子と光電気混載配線基板の分離した状態の斜視図で
ある。
【図１２】図１２は本発明による第３実施例の光電気混
載基板の光配線の例を説明するための断面図である。
載基板の光配線の例を説明するための断面図である。
【図１３】図１３は第１の従来例を説明する図である。
【図１４】図１４は第２の従来例を説明する図である。
１ 電気配線基板 ２、８０、１９３、１９４ 光配線層 ３、５６、１０５、１０６ 電気配線 ４、３４、８６、１９２、１００３ 光導波路 ５ 電気配線基板の電極パッド ６、３１、３２、３９、８１ 光電子集積素子 ７、４０、９１ ベースプレート ８、４６、８３、９７、１０１２ 受光素子 ９、４７、８２、９８、１０１１ 発光素子 １０、４８、９５ はんだボール １１、５１、８４、９９ カバープレート １２、８７ 光導波路入出射端 ２１、２３、２５ クラッド ２２、２４、１００８ コア ３０、３３ 光電気混載基板 ３５、３８ 光コネクタ ３６ 光導波路シート ３７ 光導波路ケーブル ４１、９０、１０２ ＬＳＩチップ ４２、９２ 台座用構造体 ４３、９３ インナーリード ４４、９４、１０４ 樹脂カバー層 ４５、８５、９６ 電極パッド用プレート ４９ 台座プレート ５０ フレキシブル配線基板 ５２、６６ 発光部 ５３、６５、１０７ 素子電極 ５４ 配線基板電極 ５５ 電極パッド ５７、７０、１００ 光透過用窓 ５８ 抵抗体 ５９ 放熱フィン ６０ 半導体基板 ６１、６３ 反射ミラー層 ６２ 活性層および共振器層 ６４ 絶縁層 ６７ エッチング部 ６８ 素子分離溝 ６９ 基板 ７１ ＣＭＯＳインバータ ７２ レーザダイオード ８８、１９０、１００２ 反射ミラー １０１、１０８ スルーホール配線 １０３ 保護用構造体 １９１ スルーホール光導波路 １００１ 光配線基板 １００４ 光電子ＩＣチップ １００５ 傾斜面 １００６ 凸部 １００７ シリコン酸化膜 １０１０ 電子回路部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｓ 5/022 Ｈ０１Ｌ 23/12 Ｌ Ｈ０５Ｋ 1/02 31/02 Ｂ Ｆターム(参考） 2H047 KA03 KB08 MA07 PA21 PA24 QA04 TA05 TA47 5E338 AA03 BB75 CC01 CC10 EE22 5F073 AA65 AA74 AB02 AB11 AB17 CA04 CB02 DA21 EA14 EA28 FA01 FA14 FA21 FA23 FA30 5F088 AA03 BB10 EA02 EA04 EA09 JA01 JA05 JA11 JA20
Claims (22)
- 【請求項１】電子集積素子ベアチップ及びその素子への
信号の入出力の少なくとも一部を光信号で行なうための
光素子チップが同一パッケージ内に一体化されており、
該光素子を制御するための駆動回路も光素子との間の配
線手段と共に該同一パッケージ内に集積化されているこ
とを特徴とする光電子集積素子。 - 【請求項２】光素子は面型光素子である請求項１記載の
光電子集積素子。 - 【請求項３】光素子のうち発光素子は面発光レーザであ
る請求項２記載の光電子集積素子。 - 【請求項４】ベースプレート上に電子集積素子ベアチッ
プが固定され、それに近接して配線手段を挟んで光素子
が固設されている請求項１、２または３記載の光電子集
積素子。 - 【請求項５】ベースプレートの中央部上に電子集積素子
ベアチップが固定され、それの周りに近接して配線手段
を挟んで光素子が固設されている請求項４記載の光電子
集積素子。 - 【請求項６】光素子はベースプレート面に平行な方向で
光入出力を行なう様な姿勢で固設されている請求項５記
載の光電子集積素子。 - 【請求項７】光素子と電子集積素子ベアチップの間の領
域に、外部電気配線と繋がる為の導電部が露出して設け
られている請求項６記載の光電子集積素子。 - 【請求項８】光素子はベースプレート面に垂直な方向で
光入出力を行なう様な姿勢で固設されている請求項５記
載の光電子集積素子。 - 【請求項９】電子集積素子ベアチップの外面領域に、外
部電気配線と繋がる為の導電部が露出して設けられてい
る請求項８記載の光電子集積素子。 - 【請求項１０】ベースプレート上に電子集積素子ベアチ
ップが固定され、電子集積素子ベアチップの素子が形成
されていない領域上に、配線手段を挟んで、光素子がベ
ースプレート面に垂直な方向で光入出力を行なう様な姿
勢で固設されている請求項４記載の光電子集積素子。 - 【請求項１１】電子集積素子ベアチップの素子が形成さ
れている領域上に、外部電気配線と繋がる為の導電部が
露出して設けられている請求項１０記載の光電子集積素
子。 - 【請求項１２】光素子は、アレイ状に並べられて、各素
子の独立電極がフリップチップ実装で配線基板に貼り付
けられ、該同一パッケージに設けられた構造体に固定し
て電子集積素子ベアチップと一体化されており、光入出
射用の窓が該配線基板または該構造体に設けられている
請求項１乃至１１の何れかに記載の光電子集積素子。 - 【請求項１３】配線基板は電子集積素子ベアチップを形
成した基板と同一のものであり、該基板上において素子
が形成されていない領域に光素子との配線用のパターン
と電極が形成され、光素子は該同一基板上にフリップチ
ップ実装されている請求項１２記載の光電子集積素子。 - 【請求項１４】光素子は面発光レーザであり、該面発光
レーザは、該構造体と配線基板との間にサンドイッチさ
れる形で実装されており、多層膜反射ミラーと活性層を
含む共振器層のみ残して半導体が除去されている構造を
有する請求項１２または１３記載の光電子集積素子。 - 【請求項１５】パッケージは、電子集積素子ベアチップ
をベースプレートに接着して、該ベースプレートにおい
て該電子集積素子ベアチップの周囲に接着した構造体に
はんだボールアレイを配置したＢＧＡ（Ｂａ１ｌ Ｇｒ
ｉｄ Ａｒｒａｙ）型であり、該構造体側面に光素子を
接着して該パッケージの側方において光の入出射を行な
う請求項１乃至７、１２および１４の何れかに記載の光
電子集積素子。 - 【請求項１６】パッケージは、電子集積素子ベアチップ
をベースプレートに接着して該ベアチップの表面に形成
した樹脂層上にはんだボールアレイを配置したＣＳＰ
（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型であり、該
ベースプレートの周囲に接着した構造体において、光素
子をはんだボールアレイを配置した面と同じ側の面に接
着して、該パッケージの上下方向に沿って光の入出射を
行なう請求項１乃至５、８、９、１２および１４の何れ
かに記載の光電子集積素子。 - 【請求項１７】パッケージは、電子集積素子ベアチップ
をベースプレートに接着して該ベアチップの表面に形成
した樹脂層上にはんだボールアレイを配置したＣＳＰ型
であり、該電子集積素子ベアチップの基板上に光素子を
フリップチップ実装して、該パッケージの上下方向に沿
って光の入出射を行なう請求項１乃至４および１０乃至
１４の何れかに記載の光電子集積素子。 - 【請求項１８】光素子が面発光レーザである請求項１乃
至１７の何れかに記載の光電子集積素子の駆動方法にお
いて、面発光レーザの駆動は該駆動回路の出力段のＣＭ
ＯＳバッファのオン・オフで直接行ない、レーザの駆動
電流の調整は直列に挿入した抵抗で行なうことを特徴と
する駆動方法。 - 【請求項１９】電気配線基板上に光導波路を形成した層
を積層した光電気混載配線基板に、請求項１５記載の光
電子集積素子を実装する光配線方法において、両者間の
電気接続ははんだボールを介して行ない、光接続は、該
光電子集積素子の光素子のある位置に合わせて該光電気
混載配線基板の光導波路側面に設けられた光入出射端に
おける垂直入出射で行ない、該光電子集積素子と該光電
気混載配線基板間での信号の授受を電気と光混在で行な
うことを特徴とする光配線方法。 - 【請求項２０】電気配線基板上に光導波路を形成した層
を積層した光電気混載配線基板に、請求項１６または１
７記載の光電子集積素子を実装する光配線方法におい
て、両者間の電気接続ははんだボールを介して行ない、
光接続は、該光電子集積素子の光素子のある位置に合わ
せて該光電気混載配線基板の光導波路上面に設けられた
光入出射端において垂直入出射し、その下部に設けられ
たミラーを用いて該光導波路の導波と結合することで行
ない、該光電子集積素子と該光電気混載配線基板間での
信号の授受を電気と光混在で行なうことを特徴とする光
配線方法。 - 【請求項２１】電気配線基板の両面に光導波路を形成し
た層を積層した光電気混載配線基板の両面に、請求項１
５、１６または１７記載の光電子集積素子を複数実装す
る光配線方法において、両者間の電気接続ははんだボー
ルを介して行ない、光接続は、該光電子集積素子のある
位置に合わせて該光電気混載配線基板の光導波路上面に
設けられた光入出射端における垂直入出射で行なう場合
にはその下部に設けられたミラーを用いて該光導波路の
導波と結合することで行ない、該光電気混載配線基板の
導波路側面に設けられた光入出射端における垂直入出射
で行なう場合にはそのまま導波させるともに、該電気配
線基板の一部に光が透過できるスルーホールを設けてお
いて該光電気混載配線基板の両面の光導波路間での光信
号の接続をも行ない、該光電子集積素子と該光電気混載
配線基板間での信号の授受を電気と光混在で行なうこと
を特徴とする光配線方法。 - 【請求項２２】請求項１乃至１７の何れかに記載の光電
子集積素子は大規模中央演算装置（ＭＰＵ）、ランダム
アクセスメモリなどの集積素子であり、該集積素子と光
電気混載配線基板との間を請求項１９、２０または２１
に記載の光配線方法を用いて配線して構成したことを特
徴とする演算処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20270799A JP3728147B2 (ja) | 1999-07-16 | 1999-07-16 | 光電気混載配線基板 |
| US09/613,624 US6477286B1 (en) | 1999-07-16 | 2000-07-11 | Integrated optoelectronic device, and integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20270799A JP3728147B2 (ja) | 1999-07-16 | 1999-07-16 | 光電気混載配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036197A true JP2001036197A (ja) | 2001-02-09 |
| JP3728147B2 JP3728147B2 (ja) | 2005-12-21 |
Family
ID=16461831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20270799A Expired - Fee Related JP3728147B2 (ja) | 1999-07-16 | 1999-07-16 | 光電気混載配線基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6477286B1 (ja) |
| JP (1) | JP3728147B2 (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298167A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 光半導体装置 |
| JP2004071658A (ja) * | 2002-08-01 | 2004-03-04 | Nec Corp | チップ部品を備える電子装置及びその製造方法 |
| EP1376180A3 (en) * | 2002-06-28 | 2004-05-19 | Matsushita Electric Industrial Co., Ltd. | Light-reception/emission module with optical and electrical wiring combined therein, method for producing the module, and assembled member including the module |
| EP1543367A2 (en) * | 2002-09-24 | 2005-06-22 | Intel Corporation | Electrooptic assembly |
| JP2006523428A (ja) * | 2003-04-02 | 2006-10-12 | サン・マイクロシステムズ・インコーポレイテッド | 対面した半導体チップ間の光通信 |
| WO2007013128A1 (ja) * | 2005-07-25 | 2007-02-01 | Fujitsu Limited | 半導体チップモジュール |
| JP2007148087A (ja) * | 2005-11-29 | 2007-06-14 | Kyocera Corp | 光電気集積配線基板及び光電気集積配線システム |
| JP2007258740A (ja) * | 2007-05-21 | 2007-10-04 | Matsushita Electric Works Ltd | 電気部品内蔵回路基板及びその製造方法 |
| US7310457B2 (en) | 2005-02-23 | 2007-12-18 | Fuji Xerox Co., Ltd. | Multi-chip module and method for mounting thereof |
| JP2008111990A (ja) * | 2006-10-30 | 2008-05-15 | Sumitomo Bakelite Co Ltd | 接着剤付き光回路基板、光素子実装用部品及び光素子実装部品 |
| JP2008112030A (ja) * | 2006-10-31 | 2008-05-15 | Sumitomo Bakelite Co Ltd | 接着剤付き光回路基板、光素子実装用部品及び光素子実装部品 |
| JP2008523581A (ja) * | 2004-12-07 | 2008-07-03 | リフレックス フォトニックス | 光学的に動作可能な混成半導体パッケージ |
| JP2008181932A (ja) * | 2007-01-23 | 2008-08-07 | Sanyo Electric Co Ltd | 発光装置及びその製造方法 |
| US7473038B2 (en) | 2005-05-25 | 2009-01-06 | Fujikura Ltd. | Optical connector for coupling an optical fiber to a circuit board |
| JP2009043766A (ja) * | 2007-08-06 | 2009-02-26 | Seiko Epson Corp | 光源装置およびその製造方法、プロジェクタ、モニター装置 |
| JP2009075619A (ja) * | 2008-12-25 | 2009-04-09 | Kyocera Corp | 光電気集積配線基板 |
| JP2009237596A (ja) * | 2009-07-22 | 2009-10-15 | Mitsubishi Electric Corp | 光結合構造体および電気配線基板 |
| WO2012011370A1 (ja) * | 2010-07-23 | 2012-01-26 | 日本電気株式会社 | 光接続構造 |
| JP2018092094A (ja) * | 2016-12-07 | 2018-06-14 | 富士通株式会社 | 発光素子接合基板及び発光素子接合基板の製造方法 |
| US10483413B2 (en) | 2014-05-13 | 2019-11-19 | Sony Corporation | Photoelectric module and optical device |
| JP2019536282A (ja) * | 2016-11-16 | 2019-12-12 | テーデーカー エレクトロニクス アーゲー | 欠陥感受性が低減されたパワーモジュール及びその使用 |
Families Citing this family (113)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001042170A (ja) * | 1999-07-28 | 2001-02-16 | Canon Inc | 光配線装置、その駆動方法およびそれを用いた電子機器 |
| JP3990846B2 (ja) * | 1999-08-27 | 2007-10-17 | キヤノン株式会社 | 面型光素子、その製造方法、およびこれを用いた装置 |
| US6642613B1 (en) * | 2000-05-09 | 2003-11-04 | National Semiconductor Corporation | Techniques for joining an opto-electronic module to a semiconductor package |
| US6757176B1 (en) * | 2000-08-22 | 2004-06-29 | Micron Technology, Inc. | Circuit board |
| US6992378B2 (en) * | 2000-12-30 | 2006-01-31 | Intel Corporation | Socket and package power/ground bar apparatus that increases current carrying capacity resulting in higher IC power delivery |
| US7034775B2 (en) * | 2001-03-26 | 2006-04-25 | Seiko Epson Corporation | Display device and method for manufacturing the same |
| US6771846B2 (en) * | 2001-04-17 | 2004-08-03 | Lucent Technologies Inc. | Optical interconnect for mezzanine circuit boards |
| US6936854B2 (en) * | 2001-05-10 | 2005-08-30 | Canon Kabushiki Kaisha | Optoelectronic substrate |
| US6736552B2 (en) * | 2001-07-03 | 2004-05-18 | Intel Corporation | Optically interconnecting integrated circuit chips |
| US6861720B1 (en) * | 2001-08-29 | 2005-03-01 | Amkor Technology, Inc. | Placement template and method for placing optical dies |
| US6831301B2 (en) * | 2001-10-15 | 2004-12-14 | Micron Technology, Inc. | Method and system for electrically coupling a chip to chip package |
| US6778718B2 (en) * | 2001-11-09 | 2004-08-17 | Corning Incorporated | Alignment of active optical components with waveguides |
| US6754406B2 (en) * | 2002-01-22 | 2004-06-22 | Agilent Technologies, Inc. | Passively aligned fiber optical engine for parallel optics interconnect devices |
| JP4118590B2 (ja) * | 2002-04-19 | 2008-07-16 | 富士通株式会社 | 光回路アセンブリ |
| US7065113B2 (en) * | 2002-04-30 | 2006-06-20 | Mohammed Ershad Ali | Method and apparatus for interconnecting a laser array and an integrated circuit of a laser-based transmitter |
| US6657235B1 (en) * | 2002-05-22 | 2003-12-02 | Agilent Technologies, Inc. | Optical excitation/detection device using discrete photoemitter devices |
| JP2004061799A (ja) * | 2002-07-29 | 2004-02-26 | Canon Inc | 二次元光導波装置、およびそれを用いた光電融合配線基板 |
| KR100460703B1 (ko) * | 2002-08-21 | 2004-12-09 | 한국전자통신연구원 | 일체화된 광송수신 모듈과 광도파로를 구비하는 광백플레인 |
| DE10241203A1 (de) * | 2002-09-05 | 2004-03-25 | Siemens Ag | Leiterplatte mit elektrischen Leiterbahnen und Mitteln zur elektro-optischen und/oder optisch-elektrischen Wandlung |
| JP2004172965A (ja) * | 2002-11-20 | 2004-06-17 | Seiko Epson Corp | チップ間光インターコネクション回路、電気光学装置および電子機器 |
| US7263248B2 (en) * | 2003-02-11 | 2007-08-28 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Optical via to pass signals through a printed circuit board |
| JP3927913B2 (ja) * | 2003-03-05 | 2007-06-13 | キヤノン株式会社 | 光電気混載装置、及びその駆動方法 |
| JP2005079385A (ja) * | 2003-09-01 | 2005-03-24 | Toshiba Corp | 光半導体装置および光信号入出力装置 |
| US6837626B1 (en) | 2003-11-12 | 2005-01-04 | Hewlett-Packard Development Company, L.P. | Electro-optical connector |
| FI20040253A (fi) * | 2004-02-17 | 2005-08-18 | Asperation Oy | Piirilevy ja menetelmä optisen komponentin upottamiseksi piirilevyyn |
| JP4785392B2 (ja) * | 2004-03-26 | 2011-10-05 | キヤノン株式会社 | テラヘルツ電磁波の発生素子の製造方法 |
| US7615787B2 (en) * | 2004-03-26 | 2009-11-10 | Canon Kabushiki Kaisha | Photo-semiconductor device and method of manufacturing the same |
| JP3913253B2 (ja) * | 2004-07-30 | 2007-05-09 | キヤノン株式会社 | 光半導体装置およびその製造方法 |
| EP1645898A1 (en) * | 2004-10-05 | 2006-04-12 | STMicroelectronics S.r.l. | Optical communication module |
| CN100399078C (zh) * | 2004-10-07 | 2008-07-02 | 日本电气株式会社 | Lsi插件对光电布线板的安装结构、安装方法 |
| DE102004055061A1 (de) * | 2004-11-15 | 2006-05-18 | Robert Bosch Gmbh | Verfahren zur Anordnung eines Flip-Chips auf einem Substrat |
| TWI390264B (zh) | 2004-11-17 | 2013-03-21 | Hitachi Chemical Co Ltd | A photoelectric hybrid circuit mounting substrate and a transfer device using the same |
| US7206471B2 (en) * | 2004-12-23 | 2007-04-17 | Lucent Technologies Inc. | Integrated circuit having an optical core |
| JP2006245057A (ja) * | 2005-02-28 | 2006-09-14 | Sony Corp | ハイブリットモジュール及びその製造方法並びにハイブリット回路装置 |
| US8238699B2 (en) * | 2005-03-04 | 2012-08-07 | Finisar Corporation | Semiconductor-based optical transceiver |
| JP5196779B2 (ja) * | 2006-03-17 | 2013-05-15 | キヤノン株式会社 | 光伝導素子及びセンサ装置 |
| JP4857027B2 (ja) * | 2006-05-31 | 2012-01-18 | キヤノン株式会社 | レーザ素子 |
| US7344383B1 (en) * | 2006-12-27 | 2008-03-18 | Intel Corporation | Split socket optical interconnect |
| JP2008211164A (ja) * | 2007-01-29 | 2008-09-11 | Matsushita Electric Ind Co Ltd | 窒化物半導体発光装置及びその製造方法 |
| JP4825739B2 (ja) * | 2007-06-22 | 2011-11-30 | 株式会社日立製作所 | 光電気混載基板と光電気パッケージとの構造体 |
| KR100948635B1 (ko) * | 2007-09-28 | 2010-03-24 | 삼성전기주식회사 | 인쇄회로기판 |
| US8064739B2 (en) * | 2007-10-23 | 2011-11-22 | Hewlett-Packard Development Company, L.P. | Three-dimensional die stacks with inter-device and intra-device optical interconnect |
| US8059443B2 (en) * | 2007-10-23 | 2011-11-15 | Hewlett-Packard Development Company, L.P. | Three-dimensional memory module architectures |
| US7532785B1 (en) * | 2007-10-23 | 2009-05-12 | Hewlett-Packard Development Company, L.P. | Photonic interconnects for computer system devices |
| JP5070342B2 (ja) * | 2007-10-23 | 2012-11-14 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | コンピュータシステム装置における全光高速分散アービトレーション |
| US8265432B2 (en) * | 2008-03-10 | 2012-09-11 | International Business Machines Corporation | Optical transceiver module with optical windows |
| US8350210B1 (en) * | 2008-06-03 | 2013-01-08 | Wavefront Research, Inc. | Embedded optical interconnect devices and methods of use thereof |
| US9057853B2 (en) * | 2009-02-20 | 2015-06-16 | The Hong Kong University Of Science And Technology | Apparatus having an embedded 3D hybrid integration for optoelectronic interconnects |
| WO2010138493A1 (en) | 2009-05-28 | 2010-12-02 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
| US9276336B2 (en) | 2009-05-28 | 2016-03-01 | Hsio Technologies, Llc | Metalized pad to electrical contact interface |
| US9536815B2 (en) | 2009-05-28 | 2017-01-03 | Hsio Technologies, Llc | Semiconductor socket with direct selective metalization |
| WO2010141295A1 (en) * | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed flexible circuit |
| US9930775B2 (en) | 2009-06-02 | 2018-03-27 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
| WO2010141316A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit wafer probe diagnostic tool |
| US9136196B2 (en) | 2009-06-02 | 2015-09-15 | Hsio Technologies, Llc | Compliant printed circuit wafer level semiconductor package |
| US9318862B2 (en) | 2009-06-02 | 2016-04-19 | Hsio Technologies, Llc | Method of making an electronic interconnect |
| WO2012074963A1 (en) | 2010-12-01 | 2012-06-07 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
| WO2010141266A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit peripheral lead semiconductor package |
| WO2010141318A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit peripheral lead semiconductor test socket |
| WO2010141311A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit area array semiconductor device package |
| US8928344B2 (en) | 2009-06-02 | 2015-01-06 | Hsio Technologies, Llc | Compliant printed circuit socket diagnostic tool |
| WO2012078493A1 (en) | 2010-12-06 | 2012-06-14 | Hsio Technologies, Llc | Electrical interconnect ic device socket |
| US9699906B2 (en) | 2009-06-02 | 2017-07-04 | Hsio Technologies, Llc | Hybrid printed circuit assembly with low density main core and embedded high density circuit regions |
| US9276339B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Electrical interconnect IC device socket |
| US8988093B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Bumped semiconductor wafer or die level electrical interconnect |
| US8987886B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
| WO2010141298A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Composite polymer-metal electrical contacts |
| US9184527B2 (en) | 2009-06-02 | 2015-11-10 | Hsio Technologies, Llc | Electrical connector insulator housing |
| US9231328B2 (en) | 2009-06-02 | 2016-01-05 | Hsio Technologies, Llc | Resilient conductive electrical interconnect |
| US8618649B2 (en) | 2009-06-02 | 2013-12-31 | Hsio Technologies, Llc | Compliant printed circuit semiconductor package |
| US9232654B2 (en) | 2009-06-02 | 2016-01-05 | Hsio Technologies, Llc | High performance electrical circuit structure |
| WO2010147934A1 (en) | 2009-06-16 | 2010-12-23 | Hsio Technologies, Llc | Semiconductor die terminal |
| US9613841B2 (en) | 2009-06-02 | 2017-04-04 | Hsio Technologies, Llc | Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection |
| US9184145B2 (en) | 2009-06-02 | 2015-11-10 | Hsio Technologies, Llc | Semiconductor device package adapter |
| US8803539B2 (en) | 2009-06-03 | 2014-08-12 | Hsio Technologies, Llc | Compliant wafer level probe assembly |
| US8981568B2 (en) | 2009-06-16 | 2015-03-17 | Hsio Technologies, Llc | Simulated wirebond semiconductor package |
| US9320144B2 (en) | 2009-06-17 | 2016-04-19 | Hsio Technologies, Llc | Method of forming a semiconductor socket |
| US8984748B2 (en) | 2009-06-29 | 2015-03-24 | Hsio Technologies, Llc | Singulated semiconductor device separable electrical interconnect |
| US8981809B2 (en) | 2009-06-29 | 2015-03-17 | Hsio Technologies, Llc | Compliant printed circuit semiconductor tester interface |
| US9401330B1 (en) * | 2009-10-13 | 2016-07-26 | Altera Corporation | IC package with non-uniform dielectric layer thickness |
| US20110206379A1 (en) * | 2010-02-25 | 2011-08-25 | International Business Machines Corporation | Opto-electronic module with improved low power, high speed electrical signal integrity |
| US20110243509A1 (en) * | 2010-04-05 | 2011-10-06 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Opto-electronic transceiver module system |
| US8632261B2 (en) * | 2010-04-20 | 2014-01-21 | Hon Hai Precision Industry Co., Ltd. | Integrated and sealed opto-electronic device assembly |
| US9689897B2 (en) | 2010-06-03 | 2017-06-27 | Hsio Technologies, Llc | Performance enhanced semiconductor socket |
| US9350093B2 (en) | 2010-06-03 | 2016-05-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
| US10159154B2 (en) | 2010-06-03 | 2018-12-18 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer circuit structure |
| EP2428828B1 (en) * | 2010-09-13 | 2016-06-29 | Tyco Electronics Svenska Holdings AB | Miniaturized high speed optical module |
| JP6062640B2 (ja) | 2011-03-18 | 2017-01-18 | キヤノン株式会社 | 光伝導素子 |
| US9057850B2 (en) * | 2011-03-24 | 2015-06-16 | Centera Photonics Inc. | Optoelectronic module |
| US8742570B2 (en) * | 2011-09-09 | 2014-06-03 | Qualcomm Mems Technologies, Inc. | Backplate interconnect with integrated passives |
| CN102595838B (zh) * | 2012-02-21 | 2014-07-16 | 武汉正维电子技术有限公司 | 一种功率放大器的装配结构 |
| US9052476B2 (en) * | 2012-07-04 | 2015-06-09 | Sae Magnetics (H.K.) Ltd. | Wafer-level packaged optical subassembly and transceiver module having same |
| US9761520B2 (en) | 2012-07-10 | 2017-09-12 | Hsio Technologies, Llc | Method of making an electrical connector having electrodeposited terminals |
| US9103999B2 (en) * | 2013-03-13 | 2015-08-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Optical data communication module having EMI cage |
| US9304272B2 (en) * | 2013-03-15 | 2016-04-05 | Compass Electro Optical Systems Ltd. | EO device for processing data signals |
| KR20150005113A (ko) * | 2013-07-04 | 2015-01-14 | 에스케이하이닉스 주식회사 | 광학 신호 경로를 포함하는 반도체 패키지 |
| US10667410B2 (en) | 2013-07-11 | 2020-05-26 | Hsio Technologies, Llc | Method of making a fusion bonded circuit structure |
| US10506722B2 (en) | 2013-07-11 | 2019-12-10 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer electrical circuit structure |
| US9377596B2 (en) * | 2014-07-22 | 2016-06-28 | Unimicron Technology Corp. | Optical-electro circuit board, optical component and manufacturing method thereof |
| US20160274316A1 (en) * | 2015-03-17 | 2016-09-22 | Samtec, Inc. | Active-optical ic-package socket |
| US9559447B2 (en) | 2015-03-18 | 2017-01-31 | Hsio Technologies, Llc | Mechanical contact retention within an electrical connector |
| FR3033939B1 (fr) * | 2015-03-20 | 2018-04-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif optoelectronique a diode electroluminescente |
| CN107290824B (zh) * | 2016-04-13 | 2020-01-10 | 华为技术有限公司 | 波导结构及制备方法 |
| CN105842782B (zh) * | 2016-05-05 | 2019-04-16 | 湖南大学 | 一种采用石墨烯光电器件的单片光电集成电路 |
| US10162112B2 (en) * | 2016-05-31 | 2018-12-25 | Corning Optical Communications LLC | Optical wire bond apparatus and methods employing laser-written waveguides |
| US10267988B2 (en) * | 2017-06-30 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photonic package and method forming same |
| US11041999B2 (en) | 2018-11-21 | 2021-06-22 | Nokia Solutions And Networks Oy | Chip-to-chip optical interconnect |
| EP3840543A1 (en) * | 2019-12-20 | 2021-06-23 | Knowledge Development for POF SL | Fiber optic connector |
| WO2021146382A1 (en) * | 2020-01-16 | 2021-07-22 | Lightmatter, Inc. | Pin sharing for photonic processors |
| US11536897B1 (en) * | 2020-01-30 | 2022-12-27 | Psiquantum, Corp. | Multi-chip photonic quantum computer assembly with optical backplane interposer |
| US11199671B2 (en) * | 2020-04-21 | 2021-12-14 | Hewlett Packard Enterprise Development Lp | Glass-as-a-platform (GaaP)-based photonic assemblies comprising shaped glass plates |
| US11275222B2 (en) * | 2020-04-30 | 2022-03-15 | Hewlett Packard Enterprise Development Lp | Solder-aligned optical socket with interposer reference and methods of assembly thereof |
| CN114578497B (zh) * | 2022-03-02 | 2023-12-15 | Nano科技(北京)有限公司 | 一种基于硅基光电子集成芯片的封装结构及封装方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834841A (en) * | 1990-09-28 | 1998-11-10 | Kabushiki Kaisha Toshiba | Semiconductor device enabling temperature control in the chip thereof |
| US5122893A (en) * | 1990-12-20 | 1992-06-16 | Compaq Computer Corporation | Bi-directional optical transceiver |
| US5168537A (en) * | 1991-06-28 | 1992-12-01 | Digital Equipment Corporation | Method and apparatus for coupling light between an optoelectronic device and a waveguide |
| US5357122A (en) | 1991-09-05 | 1994-10-18 | Sony Corporation | Three-dimensional optical-electronic integrated circuit device with raised sections |
| JP3413839B2 (ja) | 1991-09-06 | 2003-06-09 | ソニー株式会社 | 光電子集積回路装置 |
| JP3194503B2 (ja) | 1992-06-04 | 2001-07-30 | キヤノン株式会社 | 化合物半導体装置及びその製造方法 |
| US5432630A (en) * | 1992-09-11 | 1995-07-11 | Motorola, Inc. | Optical bus with optical transceiver modules and method of manufacture |
| US5359686A (en) * | 1993-03-29 | 1994-10-25 | Motorola, Inc. | Interface for coupling optical fibers to electronic circuitry |
| US5521992A (en) * | 1994-08-01 | 1996-05-28 | Motorola, Inc. | Molded optical interconnect |
| JP3244976B2 (ja) | 1994-12-05 | 2002-01-07 | キヤノン株式会社 | 半導体レーザの駆動方法及び半導体レーザ装置及び光通信方法及びノード及び光通信システム |
| JPH0996746A (ja) | 1995-09-29 | 1997-04-08 | Fujitsu Ltd | アクティブ光回路シートまたはアクティブ光回路基板 |
| US5835646A (en) | 1995-09-19 | 1998-11-10 | Fujitsu Limited | Active optical circuit sheet or active optical circuit board, active optical connector and optical MCM, process for fabricating optical waveguide, and devices obtained thereby |
| US5724376A (en) * | 1995-11-30 | 1998-03-03 | Hewlett-Packard Company | Transparent substrate vertical cavity surface emitting lasers fabricated by semiconductor wafer bonding |
| US6089442A (en) | 1996-04-10 | 2000-07-18 | Canon Kabushiki Kaisha | Electrode connection method |
| JP3854693B2 (ja) | 1996-09-30 | 2006-12-06 | キヤノン株式会社 | 半導体レーザの製造方法 |
-
1999
- 1999-07-16 JP JP20270799A patent/JP3728147B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-11 US US09/613,624 patent/US6477286B1/en not_active Expired - Lifetime
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298167A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 光半導体装置 |
| EP1376180A3 (en) * | 2002-06-28 | 2004-05-19 | Matsushita Electric Industrial Co., Ltd. | Light-reception/emission module with optical and electrical wiring combined therein, method for producing the module, and assembled member including the module |
| US6885788B2 (en) | 2002-06-28 | 2005-04-26 | Matsushita Electric Industrial Co., Ltd. | Light-reception/emission device built-in module with optical and electrical wiring combined therein, method for producing the module and assembling member of the module |
| JP2004071658A (ja) * | 2002-08-01 | 2004-03-04 | Nec Corp | チップ部品を備える電子装置及びその製造方法 |
| US7186928B2 (en) | 2002-08-01 | 2007-03-06 | Nec Corporation | Electronic device including chip parts and a method for manufacturing the same |
| EP1543367A2 (en) * | 2002-09-24 | 2005-06-22 | Intel Corporation | Electrooptic assembly |
| JP2006523428A (ja) * | 2003-04-02 | 2006-10-12 | サン・マイクロシステムズ・インコーポレイテッド | 対面した半導体チップ間の光通信 |
| JP2008523581A (ja) * | 2004-12-07 | 2008-07-03 | リフレックス フォトニックス | 光学的に動作可能な混成半導体パッケージ |
| US7310457B2 (en) | 2005-02-23 | 2007-12-18 | Fuji Xerox Co., Ltd. | Multi-chip module and method for mounting thereof |
| US7473038B2 (en) | 2005-05-25 | 2009-01-06 | Fujikura Ltd. | Optical connector for coupling an optical fiber to a circuit board |
| WO2007013128A1 (ja) * | 2005-07-25 | 2007-02-01 | Fujitsu Limited | 半導体チップモジュール |
| JPWO2007013128A1 (ja) * | 2005-07-25 | 2009-02-05 | 富士通株式会社 | 半導体チップモジュール |
| JP4603581B2 (ja) * | 2005-07-25 | 2010-12-22 | 富士通株式会社 | 半導体チップモジュール |
| US7536066B2 (en) | 2005-07-25 | 2009-05-19 | Fujitsu Limited | Semiconductor chip module |
| JP2007148087A (ja) * | 2005-11-29 | 2007-06-14 | Kyocera Corp | 光電気集積配線基板及び光電気集積配線システム |
| JP4690870B2 (ja) * | 2005-11-29 | 2011-06-01 | 京セラ株式会社 | 光電気集積配線基板及び光電気集積配線システム |
| JP2008111990A (ja) * | 2006-10-30 | 2008-05-15 | Sumitomo Bakelite Co Ltd | 接着剤付き光回路基板、光素子実装用部品及び光素子実装部品 |
| JP2008112030A (ja) * | 2006-10-31 | 2008-05-15 | Sumitomo Bakelite Co Ltd | 接着剤付き光回路基板、光素子実装用部品及び光素子実装部品 |
| JP2008181932A (ja) * | 2007-01-23 | 2008-08-07 | Sanyo Electric Co Ltd | 発光装置及びその製造方法 |
| JP4501961B2 (ja) * | 2007-05-21 | 2010-07-14 | パナソニック電工株式会社 | モジュール集合体 |
| JP2007258740A (ja) * | 2007-05-21 | 2007-10-04 | Matsushita Electric Works Ltd | 電気部品内蔵回路基板及びその製造方法 |
| JP2009043766A (ja) * | 2007-08-06 | 2009-02-26 | Seiko Epson Corp | 光源装置およびその製造方法、プロジェクタ、モニター装置 |
| JP2009075619A (ja) * | 2008-12-25 | 2009-04-09 | Kyocera Corp | 光電気集積配線基板 |
| JP4698728B2 (ja) * | 2008-12-25 | 2011-06-08 | 京セラ株式会社 | 光電気集積配線基板および光電気集積配線システム |
| JP2009237596A (ja) * | 2009-07-22 | 2009-10-15 | Mitsubishi Electric Corp | 光結合構造体および電気配線基板 |
| WO2012011370A1 (ja) * | 2010-07-23 | 2012-01-26 | 日本電気株式会社 | 光接続構造 |
| US9122015B2 (en) | 2010-07-23 | 2015-09-01 | Nec Corporation | Optical interconnect structure |
| JP5790654B2 (ja) * | 2010-07-23 | 2015-10-07 | 日本電気株式会社 | 光接続構造 |
| US10483413B2 (en) | 2014-05-13 | 2019-11-19 | Sony Corporation | Photoelectric module and optical device |
| JP2019536282A (ja) * | 2016-11-16 | 2019-12-12 | テーデーカー エレクトロニクス アーゲー | 欠陥感受性が低減されたパワーモジュール及びその使用 |
| JP2018092094A (ja) * | 2016-12-07 | 2018-06-14 | 富士通株式会社 | 発光素子接合基板及び発光素子接合基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6477286B1 (en) | 2002-11-05 |
| JP3728147B2 (ja) | 2005-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3728147B2 (ja) | 光電気混載配線基板 | |
| US6854901B1 (en) | Optical wiring device | |
| US6836579B2 (en) | Surface optical device apparatus, method of fabricating the same, and apparatus using the same | |
| TWI220542B (en) | Semiconductor device | |
| US6936808B2 (en) | Semiconductor device, optoelectronic board, and production methods therefor | |
| JP3848210B2 (ja) | 電子回路基板 | |
| US9647762B2 (en) | Integrated parallel optical transceiver | |
| US7656926B2 (en) | Optical connection device and method of fabricating the same | |
| JP3684112B2 (ja) | 光電気混載配線基板、その駆動方法、およびそれを用いた電子回路装置 | |
| JP3725453B2 (ja) | 半導体装置 | |
| KR20220129800A (ko) | 광학 모듈 패키지 | |
| CN113841075B (zh) | 连接器插头及利用其的有源光缆组装体 | |
| JP2001042171A (ja) | アクティブ光配線装置 | |
| US20120148190A1 (en) | Optical module and optical transmission device using the same | |
| JP3617116B2 (ja) | ２次元アレイ型光素子モジュール | |
| US20230129104A1 (en) | Visible led-based flex waveguide interconnects | |
| WO2022262551A1 (zh) | 一种光模块 | |
| JP2004031456A (ja) | 光インタコネクション装置及びインタコネクションモジュール | |
| JP2002033505A (ja) | 面型受光素子、その製造方法、およびこれを用いた装置 | |
| JP2007025310A (ja) | 光情報処理装置 | |
| KR20180072287A (ko) | 반도체 기판을 이용한 광학 모듈 | |
| JPH10154828A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050908 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050930 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |