JP2004071658A - チップ部品を備える電子装置及びその製造方法 - Google Patents

チップ部品を備える電子装置及びその製造方法 Download PDF

Info

Publication number
JP2004071658A
JP2004071658A JP2002225416A JP2002225416A JP2004071658A JP 2004071658 A JP2004071658 A JP 2004071658A JP 2002225416 A JP2002225416 A JP 2002225416A JP 2002225416 A JP2002225416 A JP 2002225416A JP 2004071658 A JP2004071658 A JP 2004071658A
Authority
JP
Japan
Prior art keywords
chip component
shield conductor
electronic device
top plate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002225416A
Other languages
English (en)
Other versions
JP3738755B2 (ja
Inventor
Hideo Kikuchi
菊地　秀雄
Junichi Sasaki
佐々木　純一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002225416A priority Critical patent/JP3738755B2/ja
Priority to US10/522,686 priority patent/US7186928B2/en
Publication of JP2004071658A publication Critical patent/JP2004071658A/ja
Application granted granted Critical
Publication of JP3738755B2 publication Critical patent/JP3738755B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/06—Electrostatic or electromagnetic shielding arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/22—Electrostatic or magnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】チップ部品のシールド構造において、シールド効果及び冷却効果を同時に十分に得る。
【解決手段】開示されるチップ部品を備える電子装置は、シールド導体３は、チップ部品１を完全に覆うような大きさの左右方向及び前後方向の寸法を有する天板部４と、この天板部４と一体となり天板部４よりも低位置となるように形成されてチップ部品１の左右方向の両側方に配置される側板部５とから成り、さらにシールド導体３の前後方向の両側端にはチップ部品１の前後方向の両側方を開放する開口部８が形成され、シールド導体３の側板部５は、前後方向に沿って複数のシールド用バンプ１７を介して実装基板１０のグランド導体パターン１１に電気的に接続されている。
【選択図】　　　図２

Description

【０００１】
【発明の属する技術分野】
この発明は、チップ部品を備える電子装置及びその製造方法に係り、詳しくは、チップ部品のＥＭＩ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ　Ｉｎｔｅｒｆｅｒｅｎｃｅ；電磁波妨害）低減を図るチップ部品を備える電子装置及びその製造方法に関する。
【０００２】
【従来の技術】
実装基板上に半導体チップ、チップコンデンサ、チップ抵抗等の各種チップ部品を実装して構成したチップ部品を備える電子装置において、ＥＭＩ低減を図るためにすなわち放射ノイズからチップ部品のシールド効果を得るために、チップ部品を電磁的にシールド（遮蔽）することが一般的に行われている。
【０００３】
例えば特許第２９４０４７８号（特開平１０−１２６７５号公報）（第１の従来技術）には、信号を配線基板の内層を通すことで、信号線路からの電磁波輻射（放射ノイズ）をほとんど完全にカットできるようにしたチップ部品を備える電子装置が開示されている。同電子装置は、図２０に示すように、表面層１０１及び内層として信号層１０２を形成した実装基板１００を用いて、抵抗チップを構成するセラミックダイ１０３の表面をＧＮＤ（グランド）被膜１０４で覆い、ＧＮＤ被膜１０４をＧＮＤ接続端子１０５により表面層１０１に接続する一方、抵抗膜１０６を信号接続端子１０７により信号層１０２に接続するように構成している。
このような構成の電子装置によれば、抵抗膜１０６を通る回路部分である信号層１０２は、外部空間に対して完全にシールドされている表面層１０１の内側に入っているので、外部とシールドすることができる。
【０００４】
また、例えば特開２００１−１５９７６号公報（第２の従来技術）には、シールドキャップ接合部と素子実装部とを実装基板の同一平面上に形成し、シールドキャップの側面に開口部を有するようにしたチップ部品を備える電子装置が開示されている。同電子装置は、図２１（ａ）に示すように、素子（チップ部品）１１１を搭載し半田のような接合パッド１１２を形成した実装基板１１３上に、側面に開口部１１４を設けたシールドキャップ１１５をセットした後、シールドキャップ１１５の接合と素子１１１の実装とを同時に行って、図２１（ｂ）に示すように、シールドキャップ１１５の側面に開口部１１４を有する電子装置を製造するようにしている。このような構成の電子装置によれば、シールドキャップ１１５の側面に開口部１１４を有しているので、半田リフロー時の対流伝熱効率やガス抜け性を良好にした上で、外部とシールドすることができる。
【０００５】
また、例えば特開平９−３０７２７３号公報（第３の従来技術）には、実装基板上の高周波回路及び信号線を、空間及び基板内を伝搬する電磁波から効果的に遮蔽するシールド構造を有するチップ部品を備える電子装置が開示されている。同電子装置は、図２２に示すように、多層基板１２１の表面に形成された多数のチップ部品を含んだ高周波回路１２２を、多層基板１２１の表面に形成されたグランドパターン１２３に接続されたシールドケース１２４で覆い、多層基板１２１の内層及び裏層にともに形成したグランド層１２５をビアホール１２６によりグランドパターン１２３に接続し、多層基板１２１の表裏を貫くようにスリット１２７を形成するように構成したものである。さらに、多層基板１２１の内層を通るように高周波回路１２２の出力信号線１２８を形成する一方、高周波回路１２２と出力信号線１２８とをビアホール１２９により接続するように構成したものである。
このような構成の電子装置によれば、グランドパターン１２３、グランド層１２５、ビアホール１２６により多層基板１２１内に接地面の壁を作り、シールドケース１２４により高周波回路１２２の上面及び側面を覆うことで、高周波回路１２２の周囲を全面グランドで囲むことができる。また、ビアホール１２６の外側にスリット１２７を形成することにより、高周波回路１２２及び出力信号線１２８を多層基板１２１の他の外部回路と分離することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記第１乃至第３の従来技術によるチップ部品を備える電子装置では、いずれにおいてもシールド効果及び冷却効果を同時に十分に得るのが困難である、という問題がある。
すなわち、チップ部品を備える電子装置においては、より高度な機能が要求されるにつれて実装基板上に実装されるチップ部品の数も増加する傾向にあるが、これに伴って電子装置動作時に発生する熱量も必然的に増大することになる。したがって、十分なシールド効果を得ると同時に、十分な放熱対策を講じることが重要な課題となる。このような観点から従来の技術を見た場合、図２０に示した第１の従来技術では、抵抗チップを構成しているセラミックダイ１０３はＧＮＤ被膜１０４で密封されているので、発生した熱は周囲に逃げにくいため十分な冷却効果が得られない。加えて、この第１の技術では信号層１０２を実装基板１００の内層を通しているので、設計の自由度が制約されるという欠点も存在している。
【０００７】
また、図２１に示した第２の従来技術では、シールドキャップ１１５の側面に開口部１１４を有しているので、この開口部１１４を通じて冷却効果が得られるものの、シールド効果は十分でないという欠点がある。また、図２２に示した第３の従来技術では、高周波回路１２２をシールドケース１２４により略密封した構成になっているので、第１の従来技術と同様に発生した熱は周囲に逃げにくいため十分な冷却効果が得られないという欠点がある。
【０００８】
この発明は、上述の事情に鑑みてなされたもので、チップ部品のシールド構造において、シールド効果及び冷却効果を同時に十分に得ることができるようにしたチップ部品を備える電子装置及びその製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、実装基板上にチップ部品が表面実装され、上記チップ部品の上面がシールド導体により覆われて、上記シールド導体が上記実装基板のグランド層に電気的に接続されてなるチップ部品を備える電子装置に係り、上記シールド導体は、上記チップ部品を完全に覆うような大きさの左右方向及び前後方向の寸法を有する天板部と、該天板部と一体となり該天板部よりも低位置となるように形成されて上記チップ部品の左右方向の両側方に配置される側板部とから構成され、さらに上記シールド導体の前後方向の両側端には上記チップ部品の前後方向の両側方を開放する開口部が形成され、上記シールド導体の上記側板部は、上記前後方向に沿って複数の接続手段を介して上記実装基板のグランド層に電気的に接続されていることを特徴としている。
【００１０】
また、請求項２記載の発明は、請求項１記載のチップ部品を備える電子装置に係り、上記チップ部品は、２端子チップ部品から成ることを特徴としている。
【００１１】
また、請求項３記載の発明は、請求項１又は２記載のチップ部品を備える電子装置に係り、上記シールド導体は、該シールド導体幅Ｗが、上記天板部の高さＨと上記天板部の左右方向に沿った上記開口部の長さＬとの調和平均に対して、２倍以上の大きさの分上記チップ部品の端子の存在領域よりも大きな寸法となるように選ばれることを特徴としている。
【００１２】
また、請求項４記載の発明は、請求項１、２又は３記載のチップ部品を備える電子装置に係り、上記複数の接続手段は、４個乃至９個用いられることを特徴としている。
【００１３】
また、請求項５記載の発明は、請求項１乃至４のいずれか１に記載のチップ部品を備える電子装置に係り、上記シールド導体に代えて、シールド導体兼カソード導体が用いられ、該シールド導体兼カソード導体により上記チップ部品の上面、側面及び表面の一部が覆われることを特徴としている。
【００１４】
また、請求項６記載の発明は、請求項１乃至４のいずれか１に記載のチップ部品を備える電子装置に係り、上記シールド導体の上記天板部に、上記チップ部品を露出する空孔部が形成されていることを特徴としている。
【００１５】
また、請求項７記載の発明は、請求項１乃至６のいずれか１に記載のチップ部品を備える電子装置に係り、上記接続手段としてバンプ又は弾力性を有する導電体が用いられることを特徴としている。
【００１６】
また、請求項８記載の発明は、請求項１乃至７のいずれか１に記載のチップ部品を備える電子装置に係り、上記シールド導体として弾力性を有するバネ材が用いられることを特徴としている。
【００１７】
また、請求項９記載の発明は、請求項１乃至８のいずれか１に記載のチップ部品を備える電子装置に係り、上記シールド導体としてバネ性を有する形状記憶金属が用いられ、該形状記憶金属に上記チップ部品を露出する空孔部が形成され、該空孔部の端部の上記バネ性により上記チップ部品を押し付けるように構成されることを特徴としている。
【００１８】
また、請求項１０記載の発明は、請求項１乃至９のいずれか１に記載のチップ部品を備える電子装置に係り、上記チップ部品に代えてアレイ状チップ部品が用いられ、該アレイ状チップ部品は複数の２端子チップ部品が前後方向に沿って集積されていることを特徴としている。
【００１９】
また、請求項１１記載の発明は、請求項１０記載のチップ部品を備える電子装置に係り、上記２端子チップ部品の実装面に２つの電極が形成され、両電極が上記左右方向に沿って形成された表層電気配線に接続されていることを特徴としている。
【００２０】
また、請求項１２記載の発明は、請求項１０記載のチップ部品を備える電子装置に係り、上記アレイ状チップ部品を構成する複数の２端子チップ部品は、実装面に一方の電極のみが形成されていることを特徴としている。
【００２１】
また、請求項１３記載の発明は、請求項１２記載のチップ部品を備える電子装置に係り、上記一方の電極が上記左右方向に沿って形成された表層電気配線に接続され、上記光導波路が上記左右方向に配置されていることを特徴としている。
【００２２】
また、請求項１４記載の発明は、実装基板上にチップ部品が表面実装され、上記チップ部品の上面がシールド導体により覆われて、上記シールド導体が上記実装基板のグランド層に電気的に接続されてなるチップ部品を備える電子装置の製造方法に係り、上記チップ部品を完全に覆うような大きさの左右方向及び前後方向の寸法を有する天板部と、該天板部と一体となり該天板部よりも低位置となるように形成されて上記チップ部品の左右方向の両側方に配置される側板部とから構成されたシールド導体を用い、上記天板部により上記チップ部品の上面を完全に覆うことにより、上記チップ部品を上記シールド導体と一体に組み立てる段階と、グランド層が形成された実装基板を用い、上記チップ部品と一体に組立てられた上記シールド導体を上記実装基板上に配置して、上記チップ部品を上記実装基板上に表面実装すると同時に、上記シールド導体を上記グランド層に電気的に接続する段階とを含むことを特徴としている。
【００２３】
また、請求項１５記載の発明は、実装基板上にチップ部品が表面実装され、上記チップ部品の上面がシールド導体により覆われて、上記シールド導体が上記実装基板のグランド層に電気的に接続されてなるチップ部品を備える電子装置の製造方法に係り、グランド層が形成された実装基板を用い、上記チップ部品を上記実装基板上に配置して、上記チップ部品を上記実装基板上に表面実装する段階と、上記チップ部品を完全に覆うような大きさの左右方向及び前後方向の寸法を有する天板部と、該天板部と一体となり該天板部よりも低位置となるように形成されて上記チップ部品の左右方向の両側方に配置される側板部とから構成されたシールド導体を用い、該シールド導体を上記実装基板上に配置して、上記シールド導体を上記グランド層に電気的に接続すると同時に、上記天板部により上記チップ部品の上面を完全に覆う段階とを含むことを特徴としている。
【００２４】
また、請求項１６記載の発明は、請求項１４又は１５記載のチップ部品を備える電子装置の製造方法に係り、上記シールド導体を上記グランド層に電気的に接続するとき、複数の接続手段を用いることを特徴としている。
【００２５】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行なう。
◇第１実施例
図１は、この発明の第１実施例であるチップ部品を備える電子装置を示す平面図、図２は図１のＡ−Ａ矢視断面図、図３は同電子装置の第１の製造方法を工程順に示す工程図、図４は同電子装置の第２の製造方法を工程順に示す工程図である。
この例のチップ部品を備える電子装置は、図１及び図２に示すように、例えば面発光レーザ（Ｖｅｒｔｉｃａｌ　Ｃａｖｉｔｙ　Ｓｕｒｆａｃｅ　Ｅｍｉｔｔｉｎｇ　Ｌａｓｅｒ；ＶＣＳＥＬ）から成るチップ部品１のカソード２である上面（裏面）がシールド導体３で覆われる一方、チップ部品１の表面が実装基板１０上に表面実装されている。また、シールド導体３の左右方向の両側端面（後述する側板部５の平坦面５Ａ）は、実装基板１０の表面のグランド導体パターン１１に電気的に接続される一方、シールド導体３の前後方向の両側端は開放されて開口部８が形成されている。
【００２６】
実装基板１０は、ガラスエポキシ基板、セラミック基板等の絶縁基板が用いられて、表面にはグランド導体パターン１１が形成され、内部にはグランド層１２が形成され、グランド層１２とグランド導体パターン１１とはビアホール１３により導通されている。また、チップ部品１の実装面である表面には、アノード電極６及びカソード電極７、発光部９が形成され、実装基板１０の表面の上記アノード電極６及びカソード電極７と対向する位置には、それぞれ銅層から成るランドパターン１４が形成されている。また、実装基板１０の表面の前後方向には、チップ部品１の発光部９からの光信号を入力して導波する光導波路１５が形成され、一方その前後方向及び左右方向には、チップ部品１のアノード電極６及びカソード電極７に接続される表層電気配線１６Ａ、１６Ｂが形成されている。光導波路１５は、例えばコア径が５０μｍのマルチモード光導波路構造から成り、発光部９からの光信号を受光する一端部は略４５度の傾斜面を有するように形成される一方、他端部は天板部４の前後方向の開口部８から引き出されように形成されている。この光導波路１５としては、ステップインデックス型、あるいはＧＩ型の光ファイバーを用いることができる。
【００２７】
面発光レーザから成るチップ部品１は一例として、略０．４ｍｍ□で、厚さが略０．２ｍｍの寸法を有し、チップ部品１の略中央部には上記発光部９が形成されている。また、アノード電極６及びカソード電極７は略０．０８ｍｍの寸法を有し、両電極６、７と発光部９とは略０．０５ｍｍの距離を隔てられて配置されている。チップ部品１は、上述したように表面にアノード電極６及びカソード電極７が形成された２端子チップ部品を構成して、両電極６、７同士を結ぶ左右方向に、電流経路が形成されている。
【００２８】
シールド導体３は、銅板、アルミニウム板等の導電板が用いられて、チップ部品１を完全に覆うように、左右方向が０．５〜０．８ｍｍ、前後方向が０．５〜１ｍｍの寸法を有し、チップ部品１の裏面のカソード２を完全に覆う天板部４と、天板部４と一体となり天板部４よりも０．２ｍｍ〜０．４ｍｍだけ低位置となるように屈曲して加工されて、チップ部品１の左右方向の両側方に配置される一対の側板部５とから構成されている。一対の側板部５は、図２に示すように、その平坦面５Ａが前後方向に沿って例えば直径１００μｍの５つのシールド用バンプ（接続手段）１７を介して、実装基板１０の表面のグランド導体パターン１１に電気的に接続されるように構成されている。また、チップ部品１のアノード電極６及びカソード電極７は、例えば直径１００μｍの信号用バンプ１８を介して表層電気配線１６Ａ、１６Ｂに接続されている。電気接点（接続手段）としてのシールド用バンプ１７及び信号用バンプ１８は、それぞれ半田、あるいは金等の球状の導電体が用いられている。また、シールド導体３の側板部５と、実装基板１０のグランド導体パターン１１との間のシールド用バンプ１７が介在されていない位置には、隙間１９が存在している。
【００２９】
次に、図３を参照して、この例のチップ部品を備える電子装置の第１の製造方法について説明する。
まず、図３（ａ）に示すように、予め、裏面にカソード２を形成し、一方実装面である表面にアノード電極６及びカソード電極７、発光部９を形成した面発光レーザから成るチップ部品１を用意するとともに、天板部４と両側板部５とを形成したシールド導体３を用意して、天板部４により導電性接着剤を介してチップ部品１の裏面のカソード２を完全に覆うことにより、チップ部品１をシールド導体３と一体に組み立てる。
【００３０】
次に、図３（ｂ）に示すように、表面にグランド導体パターン１１が形成され、内部にグランド層１２が形成され、グランド層１２とグランド導体パターン１１とがビアホール１３により導通され、さらにランドパターン１４が所望の位置に形成された実装基板１０を用意する。次に、チップ部品１と一体に組み立てられたシールド導体３を実装基板１０上に配置して、シールド導体３の両側板部５の平坦面５Ａを実装基板１０の表面のグランド導体パターン１１に位置決めするとともに、チップ部品１の表面のアノード電極６及びカソード電極７を実装基板１０の表面のランドパターン１４に位置決めする。そして、シールド導体３の平坦面５Ａとグランド導体パターン１１との間にシールド用バンプ１７を介在させると同時に、ランドパターン１４とアノード電極６及びカソード電極７との間に信号用バンプ１８を介在させて、チップ部品１を実装基板１０上に表面実装すると同時に、シールド導体３を実装基板１０のグランド導体パターン１１に電気的に接続して、図１及び図２に示したような、チップ部品を備える電子装置を完成させる。
【００３１】
ここで、前述した平坦面５Ａとグランド導体パターン１１との間、ランドパターン１４とアノード電極６及びカソード電極７との間の接続は、加熱炉を利用して実装基板１０をその内部を通過させて、シールド用バンプ１７及び信号用バンプ１８を加熱変形させることにより行なう。あるいは、圧着法を利用してシールド用バンプ１７及び信号用バンプ１８を変形させることにより行なうこともできる。
【００３２】
上述したような第１の製造方法によれば、予めチップ部品１を一体に組み立てたシールド導体３を用いて、このシールド導体３を実装基板１０上に位置決めして、チップ部品１を信号用バンプ１８により実装基板１０のランドパターン１４に表面実装すると同時に、シールド導体３をシールド用バンプ１７により実装基板１０のグランド導体パターン１１に接続するようにしたので、実装基板１０に対するチップ部品１の表面実装及びシールド導体３の実装基板１０への接続を一つの工程で行なうことができるようになるため、製造工程を簡略化することができる。
【００３３】
次に、図４を参照して、この例のチップ部品を備える電子装置の第２の製造方法について説明する。
まず、図４（ａ）に示すように、予め、裏面にカソード２を形成し、一方実装面である表面にアノード電極６及びカソード電極７、発光部９を形成した面発光レーザから成るチップ部品１を用意するとともに、表面にグランド導体パターン１１が形成され、内部にグランド層１２が形成され、グランド層１２とグランド導体パターン１１とがビアホール１３により導通され、さらにランドパターン１４が所望の位置に形成された実装基板１０を用意する。次に、チップ部品１を実装基板１０上に配置して、アノード電極６及びカソード電極７を実装基板１０の表面のランドパターン１４に位置決めし、アノード電極６及びカソード電極７とランドパターン１４との間に信号用バンプ１８を介在させて、チップ部品１を実装基板１０上に表面実装する。
【００３４】
次に、図４（ｂ）に示すように、天板部４と両側板部５とが形成されたシールド導体３を用意する。次に、シールド導体３を実装基板１０上に配置して、シールド導体３の両側板部５の平坦面５Ａを実装基板１０の表面のグランド導体パターン１１に位置決めするとともに、チップ部品１の裏面とシールド導体３の天板部４とを位置決めする。そして、シールド導体３の平坦面５Ａとグランド導体パターン１１との間にシールド用バンプ１７を介在させると同時に、シールド導体３の天板部４とチップ部品１の裏面との間に導電性接着剤を介在させて、シールド導体３を実装基板１０のグランド導体パターン１１に接続するとともに、チップ部品１の裏面を天板部４に固着して天板部４により完全に覆うことにより、図１及び図２に示したような、チップ部品を備える電子装置を完成させる。
ここで、前述した平坦面５Ａとグランド導体パターン１１との間、ランドパターン１４とアノード電極６及びカソード電極７との間の接続は、第１の製造方法と同様に、加熱炉を利用してあるいは圧着法を利用して、シールド用バンプ１７及び信号用バンプ１８を加熱変形させることにより行なう。
【００３５】
上述したような第２の製造方法によれば、予めチップ部品１を実装基板１０上に表面実装した後に、シールド導体３を実装基板１０上に位置決めして、シールド導体３を実装基板１０に接続すると同時にチップ部品１を覆うようにしたので、チップ部品１の実装をシールド導体３の接続よりも先に行なうため、チップ部品１の実装に自由度を持たせることができる。
【００３６】
上述したような第１及び第２の製造方法により製造されたこの例のチップ部品を備える電子装置によれば、実装基板１０に接続したシールド導体３の前後方向の両側端面に開口部８を形成したことにより、実装基板１０上に表面実装された複数のチップ部品１で発生した熱量は、その開口部８を通じてシールド導体３の外部に放熱させることができるので、十分な放熱効果を得ることができる。また、シールド導体３の形状を、以下に示すような特定の形状に形成することにより、十分な放熱効果と同時に十分なシールド効果も得ることができる。以下、図５及び図６を参照して、十分なシールド効果が得られる原理について説明する。
【００３７】
図５は、この例のチップ部品を備える電子装置に用いられるシールド導体３を概略的に示す図である。同図において、符号Ｗはシールド導体３の幅寸法、符号Ｈはシールド導体３の高さ寸法、符号Ｌはシールド導体３の長さ寸法を示している。また、図６は、シールド導体３を用いた場合の、シールド効果のシミュレーション結果を示し、シールド導体幅Ｗ（横軸）と放射ノイズ（縦軸）との関係を示している。このシミュレーション結果は、放射される電磁界の波長の１／４よりも小さい寸法のシールド導体について計算したものであるが、このシミュレーション結果から以下のことが分かる。
すなわち、チップ部品１から実装基板１０のグランド導体パターン１１に流れる電流は、実装基板１０の面に垂直方向に循環する電流ループを形成して、図５に示すように、波源導体ループＰを形成する。ここで、上述の電流ループは放射ノイズを発生する原因となる。波源導体ループＰから流出する電流がグランド層１２を流れる主要な方向は左右方向となる。放射ノイズを発生する原因となる上記電流の向きは実装基板１０面に垂直方向となるが、その電流の影響は、チップ部品１からの電流ループの方向に平行となる、チップ部品１の裏面を覆っている天板部４と、側板部５と、実装基板１０のグランド導体パターン１１とにより導体ループを形成することで低減することができるようになる。すなわち、そのような導体ループを形成することにより導体ループの側板部５に、チップ部品１に流れる電流と反対方向の電流が誘起されるため、チップ部品１による電流ループの電磁界が打ち消されるようになるので、放射ノイズが低減されるようになる。
【００３８】
図６のシミュレーション結果は、シールド導体高さＨ及びシールド導体長さＬ（左右方向に沿った寸法）をパラメータとした場合、シールド導体幅Ｗ（前後方向に沿った寸法）を変化させたときに放射ノイズがどのように変化するかを示している。図６において、特性ａは、シールド導体高さＨを０．５ｍｍに、シールド導体長さＬを１．０８ｍｍに設定した場合の特性を示し、特性ｂは、シールド導体高さＨを０．４ｍｍに、シールド導体長さＬを０．６８ｍｍに設定した場合の特性を示し、特性ｃは、シールド導体高さＨを０．１ｍｍに、シールド導体長さＬを０．４８ｍｍに設定した場合の特性を示している。
【００３９】
図６から明らかなように、特性ａ、ｂ、ｃのいずれにおいても、シールド導体幅Ｗを増加することにより、放射ノイズを指数関数的に低減することができることが理解される。この現象は、シールド導体３の前後方向の両側端が開放されて開口部８が形成されているにもかかわらず、シールド導体３の天板部４の高さ（すなわち、シールド導体高さＨ）と、天板部４の左右方向に沿った開口部８の長さ（すなわち、シールド導体長さＬ）との調和平均に対して、天板部４の幅（すなわち、シールド導体幅Ｗ）の比が大きいと、放射ノイズを低減することができて、天板部４の幅が広いほどシールド効果が大きくなることを示している。例えば、天板部４の幅を広くして、上記調和平均の２以上の比にした場合には、放射ノイズを略１０００分の１以下に低減することができる。
【００４０】
図６において、例えば特性ｂに注目すると、その調和平均は略０．５ｍｍとなり、Ｂ点におけるシールド導体幅Ｗ（すなわち、天板部４の幅）である略０．９ｍｍの値はその調和平均の値の略２倍になる。そして、Ｂ点においては、シールド導体（すなわち、天板部４）がない場合に比較して、放射ノイズを略１０００分の１以下に低減することができる。このように、シールド導体３を、天板部４の開口部８の長さ（シールド導体長さＬ）よりも天板部４の幅（シールド導体幅Ｗ）を大きくし、かつ天板部４の高さ（シールド導体高さＨ）をチップ部品１の厚さ程度まで低くすることにより、シールド効果を高めることができるようになる。チップ部品の端子数が複数存在する場合は、その端子群の存在領域よりも、上記調和平均の２倍以上大きい天板を用いることで同じ効果が得られる。
このように、シールド導体３の形状を、天板部４の幅が天板部４の長さよりも大きくなるような特定の形状に形成することにより、十分なシールド効果を得ることができる。
【００４１】
また、図１及び図２において、シールド導体３の側板部５と、実装基板１０のグランド導体パターン１１との間のシールド用バンプ１７が介在されていない位置には、隙間１９が存在しているが、このようなシールド構造においても、シミュレーション計算の結果、以下の条件のシールド構造がシールド効果を高める上で最適であることを見い出した。
（１）天板部４と、側板部５と、実装基板１０のグランド導体パターン１１とによる導体ループを形成し、この導体ループの幅が、導体ループの両端間の長さと天板部４の高さとの調和平均の略２倍以上ある場合に、ノイズ源となる電流ループからの放射ノイズを略１０００分の１以下に低減することができる。
（２）（１）の前提条件を維持した上で、シールド導体３の側板部５の平坦面５Ａと、実装基板１０のグランド導体パターン１１とを接続する電気接点としてのシールド用バンプ１７の数は、図７に示すように、４個〜９個配置することにより、良好なシールド効果を得ることができる。
図７において、特性ａはシールド用バンプ１７の幅寸法を０．０４ｍｍに、特性ｂは同バンプ１７の幅寸法を０．１ｍｍに設定した例を示している。図７から明らかなように、シールド用バンプ１７を配置しない場合を基準とすると、特性ａにおいては同バンプ１７を５個配置した場合に、また特性ｂにおいては同バンプ１７を４個配置した場合に、いずれも放射ノイズを略１００分の１以下に低減することができる。
【００４２】
このように、この例のチップ部品を備える電子装置によれば、実装基板１０上にチップ部品１が表面実装され、チップ部品１の裏面がシールド導体３により覆われてこのシールド導体３が実装基板１０のグランド導体パターン１１に電気的に接続されてなる構成において、シールド導体３は、チップ部品１を完全に覆うような大きさの左右方向及び前後方向の寸法を有する天板部４と、この天板部４と一体となり天板部４よりも低位置となるように形成されてチップ部品１の左右方向の両側方に配置される側板部５とから成り、さらにシールド導体３の前後方向の両側端にはチップ部品１の前後方向の両側方を開放する開口部８が形成され、シールド導体３の側板部５は、前後方向に沿って複数のシールド用バンプ１７を介して実装基板１０のグランド導体パターン１１に電気的に接続されているので、シールド導体３の前後方向の両側端が開放されてれているにもかかわらず、天板部４の幅を広くとることにより、シールド効果を大きくすることができる。したがって、チップ部品のシールド構造において、シールド効果及び冷却効果を同時に十分に得ることができる。
【００４３】
図８は、この例のチップ部品を備える電子装置の第１の変形例を示す断面図である。この第１の変形例の構成が、上述の第１実施例のそれと大きく異なるところは、シールド導体を兼ねるカソード導体によりチップ部品の側面を覆うようにした点である。
すなわち、第１の変形例によるチップ部品を備える電子装置は、図８に示すように、銅板、アルミニウム板等の導電板が用いて構成されたシールド導体兼カソード導体２１により、面発光レーザから成るチップ部品１のカソードである裏面、側面及び表面の一部が覆われる一方、チップ部品１の表面が実装基板１０上に表面実装されている。また、シールド導体兼カソード導体２１の左右方向の両側端面（チップ部品１の表面の一部を覆っている平坦面２１Ａ）は、実装基板１０の表面のグランド導体パターン１１に電気的に接続される一方、シールド導体３の前後方向の両側端面は開放されて開口部８が形成されている。
これ以外は、上述した第１実施例と略同様である。それゆえ、図８において、図１及び図２の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【００４４】
この第１の変形例によれば、第１実施例と略同様な効果が得られる他に、実装基板１０のグランド導体パターン１１及びランドパターン１４にそれぞれ対向するチップ部品１の表面が略同じ高さ位置となるように形成されているので、高さの揃ったシールド用バンプ１７及び信号用バンプ１８を用いてチップ部品１の表面実装を行なうことにより、チップ部品１の姿勢を傾かせることなくチップ実装と同時にシールド導体兼カソード導体２１の接続も行なえる。したがって、簡単な方法でチップ部品の実装を行なうことができる。
【００４５】
図９は、この例のチップ部品を備える電子装置の第２の変形例を示す断面図である。この第２の変形例の構成が、上述の第１実施例のそれと大きく異なるところは、シールド導体の天板部に空孔部を形成するようにした点である。
すなわち、第２の変形例によるチップ部品を備える電子装置は、図９に示すように、銅板、アルミニウム板等の導電板が用いて構成されたシールド導体の、チップ部品１のカソードである裏面を覆う天板部４の中央領域にはチップ部品１を露出する空孔部２０が形成されている。
これ以外は、上述した第１実施例と略同様である。それゆえ、図９において、図１及び図２の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【００４６】
この第２の変形例によれば、第１実施例と略同様な効果が得られる他に、シールド導体３の天板部４の中央領域にチップ部品１を露出する空孔部２０が形成されているので、この空孔部２０を通じてチップ部品１の冷却効果をさらに高めることができる。
【００４７】
図１０は、前述した第１の製造方法において、図３（ｂ）に示したように、チップ部品１をシールド導体３と一体に組立てた後、チップ部品１を実装基板１０上に実装する前の段階のシールド導体３の裏面を示す図である。
図１０に示すように、一体化されたチップ部品１及びシールド導体３の不要領域にソルダレジスト２２を印刷して必要領域のみを露出して開口部２３を形成した後、ソルダレジスト２２をマスクとして開口部２３に半田ペーストを印刷し、続いて半田ペーストを加熱溶融することにより、シールド導体３の側板部５の平坦面５Ａ、チップ部品１のアノード電極６及びカソード電極７にそれぞれ半田バンプからなるシールド用バンプ１７及び信号用バンプ１８を形成する。このように、予めシールド導体３及びチップ部品１の必要領域に半田バンプを形成しておくことにより、チップ部品１を実装基板１０上に表面実装する作業、シールド導体３を実装基板１０のグランド導体パターン１１に接続する作業を簡単に行なうことができるようになる。
【００４８】
図１１は、この例のチップ部品を備える電子装置の第３の変形例を示す断面図、図１２は図１１のＢ−Ｂ矢視断面図である。この第３の変形例の構成が、上述の第１実施例のそれと大きく異なるところは、シールド用バンプに代えて弾力性を有する導電体を用いるようにした点である。
すなわち、第３の変形例によるチップ部品を備える電子装置は、図１１及び図１２に示すように、シールド導体３を実装基板１０のグランド導体パターン１１に接続するために、第１実施例で用いていたシールド用バンプ１７に代えて、金属網、導電性プラスチック等の弾力性を有する導電体２４が用いられている。
【００４９】
図１３は、この例のチップ部品を備える電子装置の第４の変形例を示す断面図である。この第４の変形例の構成が、上述の第１実施例のそれと大きく異なるところは、シールド導体の材料として弾力性を有するバネ材を用いるようにした点である。
すなわち、第４の変形例によるチップ部品を備える電子装置は、図１３に示すように、チップ部品１を覆うシールド導体３として、リン青銅、ステンレス鋼等の弾力性を有するバネ材が用いられている。
【００５０】
上述した第３及び第４の変形例によれば、第１実施例と略同様な効果が得られる他に、シールド導体３を実装基板１０に接続する場合、弾力性を有する導電体２４の弾力性を利用して、あるいはシールド導体３自身の弾力性を利用して行なうので、簡単な手段で電気的な接続をとることができる。
【００５１】
図１４は、この例のチップ部品を備える電子装置の第５の変形例を示す断面図、図１５は図１４のＣ−Ｃ矢視断面図である。この第５の変形例の構成が、上述の第１実施例のそれと大きく異なるところは、シールド導体のバネ力によりチップ部品の裏面を押し付けるようにした点である。
すなわち、第５の変形例によるチップ部品を備える電子装置は、図１４及び図１５に示すように、チップ部品１を覆うシールド導体３として、加熱するとバネ性を回復するニッケル・チタン（Ｎｉ−Ｔｉ）合金のような形状記憶金属が用いられ、シールド導体の天板部に空孔部２０を形成して、この空孔部２０内に突出する突出部３Ａのバネ性によりチップ部品１の端部１Ａを押し付けるようにしたものである。ここで、チップ部品１を実装基板１０に対して挿脱する場合は、形状記憶金属を塑性変形させることでチップ部品１を空孔部２０を通じて挿入、取り外しする。これにより、チップ部品１に不良が生じたような場合、部品交換を簡単に行なうことができるようになる。なお、空孔部２０を複数個所に設けることにより、１つのシールド導体３により複数のチップ部品１を押し付けることも可能となる。
【００５２】
上述した第５の変形例によれば、第１実施例と略同様な効果が得られる他に、シールド導体３を実装基板１０に接続したままでシールド導体３を塑性変形させることにより、実装基板１０に対するチップ部品１の挿脱を行なうことができるので、チップ部品の挿脱が簡単となる。
【００５３】
◇第２実施例
図１６は、この発明の第２実施例であるチップ部品を備える電子装置を示す平面図、図１７は図１６のＤ−Ｄ矢視断面図である。この第２実施例の構成が、上述の第１実施例のそれと大きく異なるところは、チップ部品として２端子チップ部品が複数集積されたアレイ状チップ部品を用いるようにした点である。このアレイ状チップ部品としては、アレイ状フォトダイオードやアレイ状の信号増幅回路等に適用することができる。
この例のチップ部品を備える電子装置は、図１６及び図１７に示すように、例えば面発光レーザから成る２端子チップ部品１Ａ、１Ｂ、１Ｃが集積されたアレイ状チップ部品２５の共通のカソード２である裏面がシールド導体３で覆われる一方、アレイ状チップ部品２５の表面が実装基板１０上に表面実装されている。また、シールド導体３の左右方向の両側端面である側板部５の平坦面５Ａは、実装基板１０の表面のグランド導体パターン１１に電気的に接続される一方、シールド導体３の前後方向の両側端は開放されて開口部８が形成されている。
【００５４】
アレイ状チップ部品２５は、複数の２端子チップ部品１Ａ〜１Ｃが前後方向に沿って集積されているので、アレイ状チップ部品２５を完全に覆うシールド導体３の天板部４の幅は、第１実施例に比較して広くとられている。また、アレイ状チップ部品２５の前後方向に沿って最外側に配置されている２端子チップ部品１Ａの各電極６Ａ、７Ａからシールド導体３の前後の端部までの距離は、天板部４の左右の寸法の半分以上となるように設定されている。各２端子チップ部品１Ａ〜１Ｃは、第１実施例と同様に、両電極６Ａ、７Ａ同士を結ぶ左右方向に、電流経路が形成されている。
【００５５】
アレイ状チップ部品２５を構成している２端子チップ部品１Ａ〜１Ｃの実装面である表面には、それぞれアノード電極６Ａ及びカソード電極７Ａが形成され、実装基板１０の表面の上記アノード電極６Ａ及びカソード電極７Ａと対向する位置には、それぞれ銅層から成るランドパターン１４が形成されている。
【００５６】
シールド導体３の一対の側板部５は、その平坦面５Ａが前後方向に沿って８つのシールド用バンプ１７を介して、実装基板１０の表面のグランド導体パターン１１に電気的に接続されるように構成されている。また、各２端子チップ部品１Ａ〜１Ｃのアノード電極６Ａ及びカソード電極７Ａは、シールド導体３の側板部５と実装基板１０のグランド導体パターン１１との間のシールド用バンプ１７が介在されていない隙間１９の位置において、左右方向に沿って形成された表層電気配線２６Ａ、２６Ｂに接続されている。
【００５７】
ここで、シールド導体３の天板部４と実装基板１０との空間領域には、エポキシ樹脂、フェノール樹脂等の誘電率の高い有機樹脂を充填するようにすることができる。このような有機樹脂を充填した場合には、上記空間領域に発生する電磁界の共振を損失させて、その電磁界による影響を減少させることができるという効果が得られる。
【００５８】
このように、この例の構成によれば、第１実施例と比較してシールド導体の天板部の幅を広くとったので、実施例１で説明した理由により、より大きなシールド効果を得ることができる。
【００５９】
◇第３実施例
図１８は、この発明の第３実施例であるチップ部品を備える電子装置を示す平面図、図１９は図１８のＥ−Ｅ矢視断面図である。この第３実施例の構成が、上述の第２実施例のそれと大きく異なるところは、チップ部品として２端子チップ部品が複数集積されたアレイ状チップ部品を用いるようにした構成において、発光部からの光信号を入力して導波する光導波路を左右方向に配置するようにした点である。なお、この例で用いられる２端子チップ部品は、カソード電極は裏面のみに形成されて、実装面にはアノード電極のみが形成されているものとする。
【００６０】
この例のチップ部品を備える電子装置は、図１８及び図１９に示すように、アレイ状チップ部品２５を構成している２端子チップ部品１Ａ〜１Ｃの実装面に形成された発光部９からの光信号を入力して導波する光導波路２７は、シールド導体３の側板部５と実装基板１０のグランド導体パターン１１との間のシールド用バンプ１７が介在されていない左側側板部５の隙間１９の位置において、左右方向に沿って配置されている。一方、２端子チップ部品１Ａ〜１Ｃのアノード電極６Ａは、シールド導体３の側板部５と実装基板１０のグランド導体パターン１１との間のシールド用バンプ１７が介在されていない右側側板部５の隙間１９の位置において、左右方向に沿って形成された表層電気配線２６に接続されている。また、アレイ状チップ部品２５の前後方向に沿って最外側に配置されている２端子チップ部品１Ａのアノード電極６Ａからシールド導体３の端部までの距離は、天板部４の幅の半分以上となるように設定されている。
これ以外は、上述した第２実施例と略同様である。それゆえ、図１８、１９において、図１６、１７の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【００６１】
このように、この例の構成によれば、チップ部品として２端子チップ部品が複数集積されたアレイ状チップ部品を用いるようにし、各２端子チップ部品の実装面に一方の電極のみが形成されている場合に、実施例１で説明した理由により、大きなシールド効果を得ることができる。すなわち、チップ部品１のカソード電極がシールド導体３と電気的に接続され、シールド導体３の左右方向の両側側面である側板部５を経て実装基板１０の表面のグランド導体パターン１１に電気的に接続される。そして、アノード電極６Ａが実装基板１０の表層電気配線２６に接続され、チップ部品１のアノード電極６Ａから直下の実装基板１０の表層電気配線２６まで流れる電流と、左右方向の両側面である側板部５を天板部４から実装基板１０の表面のグランド導体パターン１１まで流れる電流とが対になり、実装基板１０の面に垂直方向に循環する電流ループを形成して、図５に示す波源導体ループＰを形成する。この波源導体ループＰは、天板部４と、側板部５と、実装基板１０のグランド導体パターン１１とによる導体ループに、反対方向の電流が誘起されることでその生ずる電磁界が打ち消されるようになるので、放射ノイズが低減される。
【００６２】
ここで、各端子を流れる電流は、チップ部品１の左端に存在する電極に流れる電流対としては天板部４の左端に接続する側板部５に反対方向の電流が誘起され、チップ部品１の右端に存在する電極に流れる電流に対しては天板部４の右端に接続する側板部５に反対方向の電流が誘起され、電磁界が打ち消されるようになるので、放射ノイズが低減される。そのため、端子１つとカソード電極に接続する側板部５の対が１つの２端子のチップ部品と考えられ、それが複数集積されたアレイ状チップ部品と考えられる。そのため、電源端子とグランド端子と信号端子がチップ部品１の前後端には形成されずに、チップ部品１の上面あるいは、チップ部品１の左右端にのみ存在するチップ部品１に対しては、本実施例のシールド効果が同様に得られる。例えば、電源端子は、チップ部品１の上面のカソード端子と対になる２端子部品と考えられ、その電源端子に流れる電流の生ずる電磁界も打ち消される。そのため、信号端子以外に電源端子が存在する複数回路にも、その全端子がチップ部品１の左右にのみ存在するチップ部品１に対して、本実施例が適用できる。すなわち、特に発熱量が多い信号増幅回路に対しても本実施例が適用できる。
【００６３】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあってもこの発明に含まれる。例えば、各実施例では２端子チップ部品として面発光レーザを用いた例で説明したが、面発光レーザに限らずにチップコンデンサ、チップ抵抗等の他の２端子チップ部品に適用することができる。また、シールド導体としては銅板、アルミニウム板等に限らずに、シリコン基板、導電性樹脂等の他の導体材料を用いることができる。また、各実施例ではシールド導体を実装基板に接続するために半田バンプのようなシールド用バンプを用いる例で説明したが、これに限らずネジ止め、あるいは熱可塑性導電性接着剤等の他の接続手段を用いることができる。また、チップ部品の寸法、シールド導体の寸法、アノード電極及びカソード電極の寸法、シールド用バンプの寸法、信号用バンプの寸法等は一例を示したものであり、バンプを導体ポストあるいは導体リード線に代える等、目的、用途等に応じて変更することができる。
【００６４】
【発明の効果】
以上説明したように、この発明のチップ部品を備える電子装置によれば、実装基板上にチップ部品が表面実装され、チップ部品の上面がシールド導体により覆われてこのシールド導体が実装基板のグランド層に電気的に接続されてなる構成において、シールド導体は、チップ部品を完全に覆うような大きさの左右方向及び前後方向の寸法を有する天板部と、この天板部と一体となり天板部よりも低位置となるように形成されてチップ部品の左右方向の両側方に配置される側板部とから成り、さらにシールド導体の前後方向の両側端にはチップ部品の前後方向の両側方を開放する開口部が形成され、シールド導体の側板部は、前後方向に沿って複数の接続手段を介して実装基板のグランド層に電気的に接続されているので、シールド導体の前後方向の両側端が開放されてれているにもかかわらず、天板部の幅を広くとることにより、シールド効果を大きくすることができる。
したがって、チップ部品のシールド構造において、シールド効果及び冷却効果を同時に十分に得ることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例であるチップ部品を備える電子装置を示す平面図である。
【図２】図１のＡ−Ａ矢視断面図である。
【図３】同電子装置の第１の製造方法を工程順に示す工程図である。
【図４】同電子装置の第２の製造方法を工程順に示す工程図である。
【図５】同電子装置に用いられるシールド導体を概略的に示す図である。
【図６】同シールド導体を用いた場合のシールド効果のシミュレーション結果を示す図である。
【図７】同電子装置においてシールド導体を実装基板にシールド用バンプにより接続する場合の、シールド用バンプの個数（横軸）と放射ノイズ量（縦軸）との関係を示す図である。
【図８】第１実施例の第１の変形例を示す断面図である。
【図９】第１実施例の第２の変形例を示す断面図である。
【図１０】電子装置の第１の製造方法におけるシールド導体及びチップ部品の裏面を示す図である。
【図１１】第１実施例の第３の変形例を示す断面図である。
【図１２】図１１のＢ−Ｂ矢視断面図である。
【図１３】第１実施例の第４の変形例を示す断面図である。
【図１４】第１実施例の第５の変形例を示す断面図である。
【図１５】図１４のＣ−Ｃ矢視断面図である。
【図１６】この発明の第２実施例であるチップ部品を備える電子装置を示す平面図である。
【図１７】図１６のＤ−Ｄ矢視断面図である。
【図１８】この発明の第３実施例であるチップ部品を備える電子装置を示す平面図である。
【図１９】図１８のＥ−Ｅ矢視断面図である。
【図２０】従来のチップ部品を備える電子装置（第１の従来技術）の構成を示す断面図である。
【図２１】従来のチップ部品を備える電子装置（第２の従来技術）の構成を示す斜視図である。
【図２２】従来のチップ部品を備える電子装置（第３の従来技術）の構成を示す断面図である。
【符号の説明】
１　　　チップ部品
２　　　カソード
３　　　シールド導体
４　　　天板部
５　　　側板部
５Ａ、２１Ａ　　　平坦面
６、６Ａ　　　アノード電極
７、７Ａ　　　カソード電極
８、２３　　　開口部
９　　　発光部
１０　　　実装基板
１１　　　グランド導体パターン
１２　　　グランド層
１３　　　ビアホール
１４　　　ランドパターン
１５　　　光導波路
１６Ａ、１６Ｂ、２６、２６Ａ、２６Ｂ　　　表層電気配線
１７　　　シールド用バンプ
１８　　　信号用バンプ
１９　　　隙間
２０　　　空孔部
２１　　　シールド導体兼カソード導体
２２　　　ソルダレジスト
２４　　　弾力性を有する導電体
２５　　　アレイ状チップ部品
２７　　　光導波路

Claims (16)

  1. 実装基板上にチップ部品が表面実装され、前記チップ部品の上面がシールド導体により覆われて、前記シールド導体が前記実装基板のグランド層に電気的に接続されてなるチップ部品を備える電子装置であって、
    前記シールド導体は、前記チップ部品を完全に覆うような大きさの左右方向及び前後方向の寸法を有する天板部と、該天板部と一体となり該天板部よりも低位置となるように形成されて前記チップ部品の左右方向の両側方に配置される側板部とから構成され、さらに前記シールド導体の前後方向の両側端には前記チップ部品の前後方向の両側方を開放する開口部が形成され、
    前記シールド導体の前記側板部は、前記前後方向に沿って複数の接続手段を介して前記実装基板のグランド層に電気的に接続されていることを特徴とするチップ部品を備える電子装置。
  2. 前記チップ部品は、２端子チップ部品から成ることを特徴とする請求項１記載のチップ部品を備える電子装置。
  3. 前記シールド導体は、該シールド導体幅Ｗが、前記天板部の高さＨと前記天板部の左右方向に沿った前記開口部の長さＬとの調和平均に対して、２倍以上の大きさの分前記チップ部品の端子の存在領域よりも大きな寸法となるように選ばれることを特徴とする請求項１又は２記載のチップ部品を備える電子装置。
  4. 前記複数の接続手段は、４個乃至９個用いられることを特徴とする請求項１、２又は３記載のチップ部品を備える電子装置。
  5. 前記シールド導体に代えて、シールド導体兼カソード導体が用いられ、該シールド導体兼カソード導体により前記チップ部品の上面、側面及び表面の一部が覆われることを特徴とする請求項１乃至４のいずれか１に記載のチップ部品を備える電子装置。
  6. 前記シールド導体の前記天板部に、前記チップ部品を露出する空孔部が形成されていることを特徴とする請求項１乃至４のいずれか１に記載のチップ部品を備える電子装置。
  7. 前記接続手段としてバンプ又は弾力性を有する導電体が用いられることを特徴とする請求項１乃至６のいずれか１に記載のチップ部品を備える電子装置。
  8. 前記シールド導体として弾力性を有するバネ材が用いられることを特徴とする請求項１乃至７のいずれか１に記載のチップ部品を備える電子装置。
  9. 前記シールド導体としてバネ性を有する形状記憶金属が用いられ、該形状記憶金属に前記チップ部品を露出する空孔部が形成され、該空孔部の端部の前記バネ性により前記チップ部品を押し付けるように構成されることを特徴とする請求項１乃至８のいずれか１に記載のチップ部品を備える電子装置。
  10. 前記チップ部品に代えてアレイ状チップ部品が用いられ、該アレイ状チップ部品は複数の２端子チップ部品が前後方向に沿って集積されていることを特徴とする請求項１乃至９のいずれか１に記載のチップ部品を備える電子装置。
  11. 前記２端子チップ部品の実装面に２つの電極が形成され、両電極が前記左右方向に沿って形成された表層電気配線に接続されていることを特徴とする請求項１０記載のチップ部品を備える電子装置。
  12. 前記アレイ状チップ部品を構成する複数の２端子チップ部品は、実装面に一方の電極のみが形成されていることを特徴とする請求項１０記載のチップ部品を備える電子装置。
  13. 前記一方の電極が前記左右方向に沿って形成された表層電気配線に接続され、前記光導波路が前記左右方向に配置されていることを特徴とする請求項１２記載のチップ部品を備える電子装置。
  14. 実装基板上にチップ部品が表面実装され、前記チップ部品の上面がシールド導体により覆われて、前記シールド導体が前記実装基板のグランド層に電気的に接続されてなるチップ部品を備える電子装置の製造方法であって、
    前記チップ部品を完全に覆うような大きさの左右方向及び前後方向の寸法を有する天板部と、該天板部と一体となり該天板部よりも低位置となるように形成されて前記チップ部品の左右方向の両側方に配置される側板部とから構成されたシールド導体を用い、前記天板部により前記チップ部品の上面を完全に覆うことにより、前記チップ部品を前記シールド導体と一体に組み立てる段階と、
    グランド層が形成された実装基板を用い、前記チップ部品と一体に組立てられた前記シールド導体を前記実装基板上に配置して、前記チップ部品を前記実装基板上に表面実装すると同時に、前記シールド導体を前記グランド層に電気的に接続する段階と、
    を含むことを特徴とするチップ部品を備える電子装置の製造方法。
  15. 実装基板上にチップ部品が表面実装され、前記チップ部品の上面がシールド導体により覆われて、前記シールド導体が前記実装基板のグランド層に電気的に接続されてなるチップ部品を備える電子装置の製造方法であって、
    グランド層が形成された実装基板を用い、前記チップ部品を前記実装基板上に配置して、前記チップ部品を前記実装基板上に表面実装する段階と、
    前記チップ部品を完全に覆うような大きさの左右方向及び前後方向の寸法を有する天板部と、該天板部と一体となり該天板部よりも低位置となるように形成されて前記チップ部品の左右方向の両側方に配置される側板部とから構成されたシールド導体を用い、該シールド導体を前記実装基板上に配置して、前記シールド導体を前記グランド層に電気的に接続すると同時に、前記天板部により前記チップ部品の上面を完全に覆う段階と、
    を含むことを特徴とするチップ部品を備える電子装置の製造方法。
  16. 前記シールド導体を前記グランド層に電気的に接続するとき、複数の接続手段を用いることを特徴とする請求項１４又は１５記載のチップ部品を備える電子装置の製造方法。
JP2002225416A 2002-08-01 2002-08-01 チップ部品を備える電子装置 Expired - Fee Related JP3738755B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002225416A JP3738755B2 (ja) 2002-08-01 2002-08-01 チップ部品を備える電子装置
US10/522,686 US7186928B2 (en) 2002-08-01 2003-08-01 Electronic device including chip parts and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002225416A JP3738755B2 (ja) 2002-08-01 2002-08-01 チップ部品を備える電子装置

Publications (2)

Publication Number Publication Date
JP2004071658A true JP2004071658A (ja) 2004-03-04
JP3738755B2 JP3738755B2 (ja) 2006-01-25

Family

ID=32013044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002225416A Expired - Fee Related JP3738755B2 (ja) 2002-08-01 2002-08-01 チップ部品を備える電子装置

Country Status (2)

Country Link
US (1) US7186928B2 (ja)
JP (1) JP3738755B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800645B1 (ko) * 2006-08-09 2008-02-01 삼성전자주식회사 적층형 집적 모듈과 그 제조 방법
JP2008277438A (ja) * 2007-04-26 2008-11-13 Ricoh Microelectronics Co Ltd 電子部品、基板、並びに、電子部品及び基板の製造方法
JP2012256853A (ja) * 2011-05-18 2012-12-27 Japan Oclaro Inc アレイ型受光装置、光受信モジュール、及び光トランシーバ
JP2013165153A (ja) * 2012-02-10 2013-08-22 Murata Mfg Co Ltd 電子部品モジュール及び該電子部品モジュールの製造方法
KR101422288B1 (ko) * 2008-01-18 2014-07-22 주식회사 케이티 진공압축을 이용한 반도체칩을 실장하는 전자부품모듈 및실장방법
US8950950B2 (en) 2012-08-09 2015-02-10 Sony Corporation Optical-electrical hybrid module
JP2015184588A (ja) * 2014-03-25 2015-10-22 日本電気株式会社 光電気集積回路及び光インタポーザ
JP2017212379A (ja) * 2016-05-26 2017-11-30 株式会社ジェイテクト 半導体装置
US10008432B2 (en) 2015-08-11 2018-06-26 Socionext Inc. Semiconductor device, manufacturing method thereof, and electronic apparatus
CN109637808A (zh) * 2019-01-11 2019-04-16 广西芯百特微电子有限公司 一种新型电容器及装置
WO2023003148A1 (ko) * 2021-07-23 2023-01-26 삼성전자 주식회사 전자 부품의 차폐를 위한 도전성 레이어가 형성된 기판 및 이를 포함하는 전자 장치

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928538B2 (en) 2006-10-04 2011-04-19 Texas Instruments Incorporated Package-level electromagnetic interference shielding
EP2124253B1 (en) * 2007-03-14 2019-05-22 Mitsubishi Electric Corporation High frequency package
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8379408B2 (en) 2008-02-28 2013-02-19 Nec Corporation Electromagnetic shield structure, wireless device using the structure, and method of manufacturing electromagnetic shield
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP2011018873A (ja) * 2009-05-22 2011-01-27 Sony Ericsson Mobilecommunications Japan Inc 電磁シールド方法および電磁シールド用フィルム
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP5668627B2 (ja) * 2011-07-19 2015-02-12 株式会社村田製作所 回路モジュール
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
CN103400825B (zh) 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
TWI533793B (zh) * 2013-10-25 2016-05-11 緯創資通股份有限公司 電子裝置及其電磁波屏蔽模組
EP3331110B1 (en) * 2015-07-28 2020-01-15 Nippon Telegraph And Telephone Corporation Optical module
JP6933794B2 (ja) * 2016-12-01 2021-09-08 富士通株式会社 光モジュール及び光モジュールの製造方法
US10720751B2 (en) * 2017-09-27 2020-07-21 Advanced Semiconductor Engineering, Inc. Optical package structure, optical module, and method for manufacturing the same
CN112133510B (zh) * 2020-09-04 2022-09-20 广东风华高新科技股份有限公司 一种具备信噪屏蔽功能的电阻及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113341U (ja) * 1989-02-25 1990-09-11
JPH02244661A (ja) * 1989-03-16 1990-09-28 Fujitsu Ltd 半導体装置
EP0812015A1 (en) * 1996-06-04 1997-12-10 MAGNETI MARELLI S.p.A. A heat dissipator for integrated circuits
JP2001036197A (ja) * 1999-07-16 2001-02-09 Canon Inc 光電子集積素子、その駆動方法、該素子を用いた光配線方式、該素子を有する演算処理装置
JP2001358493A (ja) * 2000-04-10 2001-12-26 Hitachi Ltd 電磁波吸収材とその製造法及びそれを用いた各種用途

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113341A (ja) 1988-10-22 1990-04-25 Nec Corp 誤り訂正方式
JPH09307273A (ja) 1996-05-14 1997-11-28 Matsushita Electric Ind Co Ltd シールド構造を備えた高周波回路
JP2940478B2 (ja) 1996-06-21 1999-08-25 日本電気株式会社 シールド付き表面実装部品
JP2001015976A (ja) 1999-06-30 2001-01-19 Ngk Spark Plug Co Ltd シールドキャップ付き配線基板及びその製造方法
EP1146591A2 (en) 2000-04-10 2001-10-17 Hitachi, Ltd. Electromagnetic wave absorber, method of manufacturing the same and appliance using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113341U (ja) * 1989-02-25 1990-09-11
JPH02244661A (ja) * 1989-03-16 1990-09-28 Fujitsu Ltd 半導体装置
EP0812015A1 (en) * 1996-06-04 1997-12-10 MAGNETI MARELLI S.p.A. A heat dissipator for integrated circuits
JP2001036197A (ja) * 1999-07-16 2001-02-09 Canon Inc 光電子集積素子、その駆動方法、該素子を用いた光配線方式、該素子を有する演算処理装置
JP2001358493A (ja) * 2000-04-10 2001-12-26 Hitachi Ltd 電磁波吸収材とその製造法及びそれを用いた各種用途

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800645B1 (ko) * 2006-08-09 2008-02-01 삼성전자주식회사 적층형 집적 모듈과 그 제조 방법
JP2008277438A (ja) * 2007-04-26 2008-11-13 Ricoh Microelectronics Co Ltd 電子部品、基板、並びに、電子部品及び基板の製造方法
KR101422288B1 (ko) * 2008-01-18 2014-07-22 주식회사 케이티 진공압축을 이용한 반도체칩을 실장하는 전자부품모듈 및실장방법
JP2012256853A (ja) * 2011-05-18 2012-12-27 Japan Oclaro Inc アレイ型受光装置、光受信モジュール、及び光トランシーバ
JP2013165153A (ja) * 2012-02-10 2013-08-22 Murata Mfg Co Ltd 電子部品モジュール及び該電子部品モジュールの製造方法
US10761282B2 (en) 2012-08-09 2020-09-01 Sony Corporation Optical-electrical hybrid module
US8950950B2 (en) 2012-08-09 2015-02-10 Sony Corporation Optical-electrical hybrid module
JP2015184588A (ja) * 2014-03-25 2015-10-22 日本電気株式会社 光電気集積回路及び光インタポーザ
US10008432B2 (en) 2015-08-11 2018-06-26 Socionext Inc. Semiconductor device, manufacturing method thereof, and electronic apparatus
JP2017212379A (ja) * 2016-05-26 2017-11-30 株式会社ジェイテクト 半導体装置
CN109637808A (zh) * 2019-01-11 2019-04-16 广西芯百特微电子有限公司 一种新型电容器及装置
CN109637808B (zh) * 2019-01-11 2024-02-23 芯百特微电子(无锡)有限公司 一种新型电容器及装置
WO2023003148A1 (ko) * 2021-07-23 2023-01-26 삼성전자 주식회사 전자 부품의 차폐를 위한 도전성 레이어가 형성된 기판 및 이를 포함하는 전자 장치
US11943862B2 (en) 2021-07-23 2024-03-26 Samsung Electronics Co., Ltd. Board having conductive layer for shielding electronic component and electronic device including the same

Also Published As

Publication number Publication date
US20050248909A1 (en) 2005-11-10
JP3738755B2 (ja) 2006-01-25
US7186928B2 (en) 2007-03-06

Similar Documents

Publication Publication Date Title
JP3738755B2 (ja) チップ部品を備える電子装置
JP3910045B2 (ja) 電子部品内装配線板の製造方法
US8056221B2 (en) Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery
CN104204878B (zh) 通过电介质波导在集成电路之间进行通信的装置
JP2004281830A (ja) 半導体装置用基板及び基板の製造方法及び半導体装置
JP2009158838A (ja) 電子機器
US20060214278A1 (en) Shield and semiconductor die assembly
EP1127479B1 (en) An electrical component and an electrical circuit module having connected ground planes
JP3228841B2 (ja) シールド装置
JPH1131876A (ja) 回路基板
JP2005026263A (ja) 混成集積回路
US6208526B1 (en) Mounting multiple substrate frame and leadless surface mountable assembly using same
JPH08148597A (ja) 半導体モジュール
KR20150117459A (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
JP4411506B2 (ja) 光通信器
JPH05343608A (ja) 混成集積回路装置
JP2007227924A (ja) 回路アセンブリ及び電子アセンブリの製造方法
JP5370883B2 (ja) 配線基板
JP2004153179A (ja) 半導体装置および電子装置
CN110784996B (zh) 布线基板
JPH05315778A (ja) ヒートシンクを備えた電子部品搭載用基板
JP2004327633A (ja) 配線基板
JP2001144246A (ja) 半導体装置
JP5269657B2 (ja) 電子回路ユニット
JPH11260959A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051024

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131111

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees