JPH08148597A - 半導体モジュール - Google Patents

半導体モジュール

Info

Publication number
JPH08148597A
JPH08148597A JP28346894A JP28346894A JPH08148597A JP H08148597 A JPH08148597 A JP H08148597A JP 28346894 A JP28346894 A JP 28346894A JP 28346894 A JP28346894 A JP 28346894A JP H08148597 A JPH08148597 A JP H08148597A
Authority
JP
Japan
Prior art keywords
module
substrate
cap
semiconductor
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28346894A
Other languages
English (en)
Other versions
JP3419915B2 (ja
Inventor
Naoko Ono
直子 小野
Miki Mori
三樹 森
Eiji Takagi
映児 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28346894A priority Critical patent/JP3419915B2/ja
Publication of JPH08148597A publication Critical patent/JPH08148597A/ja
Application granted granted Critical
Publication of JP3419915B2 publication Critical patent/JP3419915B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1423Monolithic Microwave Integrated Circuit [MMIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 (修正有) 【目的】高信頼性および高放熱性を有し、小形・軽量・
低コストの表面実装型半導体モジュールを提供する。 【構成】モジュール基板11、モジュール基板の表面に
実装された半導体素子、および半導体素子が実装された
基板の表面を覆うキャップ13を具備する半導体モジュ
ール10である。キャップ13は、モジュール基板11
の一対の対向する側面において、基板の裏面を越えるよ
うに形成された突出部14を有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体モジュール係
り、特に小形・軽量・低コストの表面実装型半導体モジ
ュールに関する。
【0002】
【従来の技術】近年、情報通信機器等の電子機器の小形
化・軽量化にともなって、機器内部の部品の小形化・軽
量化が要求されつつある。一方、集積化技術の飛躍的な
発展によって、HIC(Hybrid Integra
ted Circuit)、またはMMIC(Micr
owave Monolithic Integrat
ed Circuit)等の形状で、半導体素子および
受動部品を含む機能ブロックをモジュールの形状にまと
め、パッケージとしての完成度を上げることによって、
付加価値を高める傾向にある。
【0003】従来、表面実装型モジュールの外部接続用
電極としては、リード付きタイプのQFP(Quad
Flat Package)等が用いられてきた。しか
しながら、このようなリード付きタイプのモジュール
は、モジュール面積に対する外部接続用電極の占める割
合が大きいので、近年のモジュールの小形化・高密度化
に対応できないおそれがある。
【0004】そこで、外部接続用電極の占有面積を低減
するために、例えば、図14に示すようなノッチ(No
tch)型電極67、または、図15に示すようなLG
A(Land Grid Array)電極72a等の
リードレスタイプの電極が提案されている。
【0005】しかしながら、ノッチ型電極67およびL
GA電極72a等のリードレスタイプの電極は、モジュ
ール基板とマザーボード基板との接続部分である電極の
面積が小さく、かつ、これらの基板の間の距離は非常に
小さい。このため、モジュール基板とマザーボード基板
との熱膨脹係数の違いによってこの接続部分に歪みが発
生し、接続部分の信頼性が低くなるという問題が生じ
る。したがって、モジュール基板とマザーボード基板と
の間隔を大きくし、熱応力を緩和することが必要とされ
るものの、従来の接続法では困難であった。
【0006】また、モジュール内部で発生した熱は、モ
ジュール基板とマザーボード基板との接続部分を経て、
マザーボード基板から放出されるが、上述の半導体モジ
ュールでは、接続部分は電極のみであるため、十分な放
熱が行なわれないという問題が生じる。
【0007】図14および図15に示すような構造を有
するモジュールキャップとモジュール基板との接続は、
はんだ、導電性ペースト、または接着剤等を用いて行わ
れる。この場合には、モジュール基板上にキャップ接続
用エリアが必要となるために、モジュールサイズの増大
が避けられない。
【0008】さらに、高周波向けモジュールの場合に
は、信号線をある特定のインピーダンスに保つことが望
まれており、通常は、特性インピーダンスを50Ωとす
る。LGA電極72a、ノッチ型電極67等の外部接続
用電極およびモジュール基板とマザーボード基板との接
続部分は、特性インピーダンスが不連続となり、装置の
信号通過特性を劣化させる部分となる。この部分の特性
インピーダンスの不連続をなくすためには、信号接続部
分から近傍のグラウンド用接続部までの距離を制御する
ことが必要とされるが、電極のサイズ、ピッチ等の構造
に起因する制約のため、所望の特性インピーダンスを得
ることが困難であった。
【0009】
【発明が解決しようとする課題】上述のように、半導体
モジュールにおいて、リードレスタイプの外部接続用電
極を用い、小形化の達成を試みた場合には、信頼性が低
く、放熱性が悪いという問題があった。
【0010】そこで、本発明は、モジュールの小形化を
達成し、なおかつ、製造工程数を増やすことなく外部接
続部の信頼性を改善し、高放熱化を図ることにより、高
信頼性・高放熱構造を有する、小形・軽量・低コストの
表面実装型半導体モジュールを提供することを目的とす
る。
【0011】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、ジュール基板、前記モジュール基板の表
面に実装された半導体素子、および前記半導体素子が実
装された基板の表面を覆うキャップを具備し、前記キャ
ップは、モジュール基板の一対の対向する側面におい
て、前記基板の裏面を越えるように形成された突出部を
有することを特徴とする半導体モジュールを提供する。
【0012】また、本発明は、表面に半導体素子が実装
された第1の基板と、この基板の表面を覆うように設け
られたキャップとを具備する半導体モジュール、および
この半導体モジュールを実装するための第2の基板を含
み、前記キャップは、前記第1の基板の一対の対向する
側面において、前記第1の基板の裏面を越えるように形
成された突出部を有し、この突出部が前記第2の基板と
接触していることを特徴とする半導体モジュール装置を
提供する。
【0013】
【作用】本発明の半導体モジュールは、モジュール基板
の底面を越えるように形成された突出部を有するキャッ
プにより覆われており、この半導体モジュールをマザー
ボード基板に実装して半導体モジュール装置を製造する
際には、前記突出部がマザーボード基板に接触して接続
される。
【0014】キャップに形成された突出部は、モジュー
ル基板とマザーボード基板との距離を決定する、いわゆ
るスペーサーとして作用する。したがって、新たにスペ
ーサーを形成するための工程を増やすことなく、モジュ
ール基板とマザーボード基板との間の距離を増大させる
ことができる。このため、接続部分に発生する熱ストレ
スを緩和し、接続部分の信頼性を向上させることができ
る。また、モジュール内部で発生した熱を、キャップを
介してマザーボード基板に逃がすことができるので、放
熱性を向上させることができる。
【0015】さらに、キャップの突出部の内側面に爪状
突起を形成した場合には、この爪状突起をモジュール基
板の底面に噛み合わせることによって、モジュール基板
とキャップとを容易に一体化することができるので、キ
ャップを接続するための特別な工程を設ける必要がな
い。また、噛み合わせ部を外すことによって取り外しを
容易に行なうことができ、接着剤を用いたためにキャッ
プのリペアが困難になるという問題を回避することがで
きる。
【0016】特に、キャップの突出部の内側面に、爪状
突起を設けた場合には、モジュール基板裏面のメタルパ
ターン、あるいはバンプ等の電極とキャップ端部との距
離を制御することによって、特性インピーダンスを所望
の値に低下させることができる。
【0017】
【実施例】以下、図面を参照して本発明の半導体モジュ
ールをより詳細に説明する。図1に、本発明の半導体モ
ジュールの第1の実施例の斜視図を示す。図1(a)に
示すように、半導体モジュール10は、モジュール基板
11と、このモジュール基板11を覆うキャップ13と
を具備する。なお、キャップ13は、モジュール基板の
各辺において、基板の底面を越えるように設けられた突
出部14を有する。また、図1(b)に示すように、モ
ジュール基板11の裏面には、外部接続用メタルパター
ン12aが形成されている。
【0018】なお、図1(b)に示した半導体モジュー
ルにおけるキャップ13の突出部14を含む断面(A−
A´)、および、キャップ13の突出部14を含まない
断面(B−B´)は、それぞれ図2および図3に示すと
おりである。
【0019】図2および図3に示すように、モジュール
基板11の表面には、メタルパターン12cが形成され
ており、このメタルパターン12cに接続されるよう
に、半導体素子15および受動部品16が実装されてい
る。半導体素子15および受動部品16は、モジュール
基板11に設けられたヴィア17を介して、基板裏面に
形成されたメタルパターンと電気的に接続されている。
【0020】本発明の半導体モジュールにおいて、モジ
ュール基板11の材質としては、アルミナ、窒化アルミ
ニウム、ポリイミド、SiO2 、テフロン、およびエポ
キシ樹脂等の絶縁材料を使用することができる。なお、
絶縁層の厚みは、例えば、アルミナ場合には、約254
μm以上とすることが好ましい。
【0021】モジュール基板11の表面および裏面のメ
タルパターンは、金、銅、ニッケル、タングステン、ク
ロム、アルミニウム、銀等の金属材料またはその合金、
その他のペースト等の導電性材料により形成することが
できる。このメタルパターンの厚みは2〜35μm程度
とすることが好ましい。
【0022】また、モジュール基板11の表面および裏
面に設けられたメタルパターンを電気的に接続するため
のヴィアは、オープンヴィアまたはフィルドヴィアのい
ずれでもよい。なお、モジュール基板11の裏面パター
ンの一部は、外部接続用電極12aとして用いることが
でき、半導体モジュールと外部とを電気的に接続する役
割を果たしている。
【0023】本発明の半導体モジュールに使用され得る
モジュール基板11の一例の上面図を図4に示す。図4
に示すように、モジュール基板11の各辺には、凹型の
くぼみ11aが形成されている。なお、凹型のくぼみ
は、キャップに設けられた突出部の位置に応じて形成す
ることができる。この凹型のくぼみの側面部には、金、
銅、ニッケル、タングステン、およびクロム等の金属材
料、またはその他の導電性材料が塗布されており、この
導電性材料によって、基板表面のメタルパターン(図示
せず)と基板裏面のメタルパターン(図示せず)とを電
気的に接続することができる。
【0024】モジュール基板11の表面に実装される半
導体素子15としては、半導体チップが表面実装用のパ
ッケージに収められたもの、あるいはパッケージに収め
られていない半導体チップ、いわゆるベアチップをフェ
ースアップ実装、またはフェースダウン実装するものを
使用することができる。半導体素子15は、リード、ワ
イヤボンディング、およびバンプ等を用いてモジュール
基板11に電気的に接続することができる。なお、ベア
チップタイプの半導体素子を用いる場合は、外部からの
ストレスに対する信頼性の向上を図るために、シリコー
ン樹脂、エポキシ樹脂、およびアクリル樹脂等のポッテ
ィング材で実装後の半導体素子を封止することが好まし
い。
【0025】また、受動部品15とは、抵抗、キャパシ
タ、およびインダクタ等を示し、その形状は、1005
タイプ、1608タイプ等のチップ部品、またはその他
の表面実装型の部品であれば特に限定されない。
【0026】本発明の半導体モジュールに用いられるキ
ャップ13は、モジュール基板11表面の周辺部に接触
する形状であり、少なくとも一対の対向する側面におい
て、基板の裏面を越えるように形成された突出部を有す
る。
【0027】この突出部のモジュール基板辺方向の長さ
は、少なくとも0.1mmであり、モジュール基板の辺
の長さ程度であることが好ましい。また、モジュール基
板の辺の任意の位置に設けることができるが、辺の中央
から対象となるように形成することが好ましい。
【0028】また、モジュール基板の裏面から突出する
寸法は、モジュール基板の熱膨脹係数、マザーボード基
板の熱膨脹係数、およびモジュールサイズに依存する外
部接続等の依存性等に応じて適宜選択することができる
が、0.1〜1.5mm程度とすることが好ましい。
0.1mm未満であると、熱ストレスを十分に緩和する
ことができず、一方、1.5mmを越えると、モジュー
ル基板裏面、LGA外部接続用電極部12aにクリーム
はんだを厚くぬることが困難となり、モジュールをマザ
ーボード基板へ実装する際にオープンとなるので、接続
不良を起こしやすくなる。クリームはんだを厚くする
と、量の制御が容易に行えず、リフロー時に隣接電極間
でショートとなり、不良が発生しやすくなるため、電極
の微細化が困難となる。
【0029】なお、キャップ13の材質としては、液晶
ポリマー等の高耐熱性樹脂、あるいはリン青銅、42ア
ロイ、ステンレス等の金属等が挙げられる。また、樹脂
キャップ表面に金属を塗布することにより、導電性を付
与した材料を使用してもよい。この場合、金属は、メッ
キ処理により金属を塗布する、または、メタルペースト
をディッピング等によって塗布することができる。
【0030】特に、キャップ13が導電性材料によって
構成されている場合には、キャップ13とモジュール基
板11の表面あるいは裏面、側面のメタルパターンの一
部とを電気的に接続することによって、キャップ13の
突出部14を、モジュール基板11に設けられたモジュ
ール基板外部接続電極用メタルパターン12aと同様の
電極として用いることもできるので好ましい。
【0031】次に、本発明の第1の実施例に係る半導体
モジュールの製造方法を説明する。まず、モジュール基
板11の表面に、半導体素子15および受動部品16を
実装する。半導体素子15としてベアチップを用いる場
合には、フェースアップ実装により実装することがで
き、はんだまたは導電性接着剤を用いて機械的に接続す
ることができる。また、半導体素子15は、ワイヤボン
ディングによりモジュール基板11と電気的に接続する
ことが好ましい。
【0032】受動部品15は、はんだまたは導電性ペー
ストを使用して、モジュール基板と機械的および電気的
に接続することができる。続いて、キャップ13の突出
部14と、モジュール基板11の所定の辺に形成された
凹型のくぼみ11aとが対応するように、半導体チップ
等が実装されたモジュール基板11と、キャップ13と
を接続する。
【0033】なお、導電性材料により構成されたキャッ
プを使用する場合には、このキャップとモジュール基板
11上のGNDとを電気的に接続することによって、あ
るいはこのキャップとマザーボード上のGNDとを電気
的に接続することによって、モジュールのシールド効果
をより高めることができる。
【0034】以上の工程により、図1に示す半導体モジ
ュール10が得られる。この半導体モジュールは、次の
ようにしてマザーボード基板に実装して、本発明の半導
体モジュール装置を得ることができる。
【0035】図5に、本発明の第1の実施例の半導体モ
ジュールをマザーボード基板16へ実装した状態の断面
図を示す。図5に示されるように、半導体モジュールを
マザーボード基板18へ実装した際には、キャップ13
の突出部14によって、モジュール基板11とマザーボ
ード基板18との間隔が保たれる。このため、前記キャ
ップの突出部14の高さを変化させることによって、モ
ジュール基板11とマザーボード基板18との間隔を制
御することができる。
【0036】この半導体モジュール装置は、通常の表面
実装部品はんだ実装技術を採用して製造することができ
る。まず、マザーボード基板18表面の電極パターン部
分に、クリームはんだを印刷により供給する。ここで印
刷されるクリームはんだの厚みは、キャップ13の突出
部14が、モジュール基板11裏面から突出する量を越
えるように厚くしておくことが好ましい。クリームはん
だの量を多くすることによって、モジュールとマザーボ
ード基板18との接続不良の発生を減少させることがで
きるので、実装歩留まりが高まる。
【0037】上述のようにはんだが供給されたマザーボ
ード基板18上に、モジュールを位置合わせしつつマウ
ントし、リフローによりモジュールをマザーボード基板
18と接続する。このとき、モジュール基板11の裏面
とマザーボード基板18との距離は、キャップの突出部
14がモジュール基板11裏面から突出する長さと等し
くなる。
【0038】なお、マザーボード基板に供給されるはん
だ量を調節することによって、リフロー後のLGA電極
の接続部分19の形状、すなわち、はんだバンプの形状
をつづみ状にして、熱応力に強い構造にすることができ
る。また、はんだを供給する際は、他の方法を用いるこ
ともでき、例えば、モジュールの外部接続電極用メタル
パターン12a側にはんだボールを供給したり、モジュ
ールにキャップをかぶせる前に、モジュール外部接続用
メタルパターン12aに予めクリームはんだを印刷して
もよい。さらに、モジュールの外部接続用メタルパター
ン12a側、およびマザーボード基板18側にはんだを
供給した後、リフローにより接合することもできる。
【0039】導電性を有する材料によってキャップ13
を構成した場合には、前述のスペーサ−としての作用、
および放熱性向上に加えて、次のような効果を付与する
ことができる。すなわち、キャップ13の突出部14を
マザーボード基板18上の導電層と電気的に接続するこ
とによって、シールド効果を付与することもできる。特
に、モジュール基板の外部接続用電極としてLGA電極
12aを用いる場合には、シールドとなるキャップの突
出部14はLGA電極12aを囲むように配置されるた
め、モジュールの外部接続用電極も含めた部分に対し
て、シールド効果を持たせることができる。
【0040】キャップ13をマザーボード基板18上の
導電層と接続するに当たっては、この部分をモジュール
外部接続用電極の一部と見なして、半導体モジュールを
マザーボード基板18へ実装する工程で一括して実装す
ることができる。
【0041】この場合、キャップ13のマザーボード基
板18と接続される部分の面積を、モジュールの外部接
続用電極であるLGA電極12aの面積と等しくする
と、接続部分のはんだの高さが均一になり、接続不良が
少なくなるので好ましい。さらに、接続される部分の形
状を等しくすることによって、クリームはんだの体積が
一定となり、リフロー工程の条件制御が容易になるので
好ましい。
【0042】以上、本発明の半導体モジュールの一実施
例を示して、説明したが、本発明はこれに限定されるも
のではない。本発明の半導体モジュールの第2の実施例
を図6に示す。
【0043】図6に示す半導体モジュールにおいては、
キャップの突出部の内側面に、爪状突起23が設けられ
ている。この爪状突起23の寸法は、基板端とメタルパ
ターンとの最短距離等によって適宜選択することができ
る。
【0044】このように、爪状突起23を有する場合に
は、モジュール基板11の側面にキャップ13の爪を噛
み合わせることによって、モジュール基板11とキャッ
プ13とを一体化し固定することができ、さらに、この
噛み合わせ部をはずすことにより、容易にキャップのリ
ペアを行なうことができる。
【0045】また、キャップの突出部の内側面に爪状突
起を設けることによって、モジュール基板のレイアウト
の自由度を増加させることができる。これは、以下のよ
うに説明することができる。
【0046】モジュールの外部接続用電極部分は、高周
波特性の観点から電気的に不連続な部分であるために、
種々の方法によって、この部分のインピーダンス整合を
とることが提案されている。例えば、外部接続用電極と
してLGA電極12aを用いる場合には、一般的には、
インピーダンス整合が要求される電極と、隣接するグラ
ウンド電極との距離または電極形状を制御することによ
って、インピーダンス整合がとられる。しかしながら、
この場合には、電極間の距離を調節するので、モジュー
ル基板11のレイアウトに制約を加えることになる。
【0047】本実施例のように、キャップ13の突出部
14が導電性を有し、半導体モジュールのグラウンドの
役割を果たしている場合には、インピーダンス整合が要
求される電極と、これに隣接するキャップの爪状突起2
3端との距離を調節することによって、インピーダンス
整合をとることが可能となる。このため、モジュール基
板のレイアウトの自由度を増すことができる。
【0048】さらに、本発明の半導体モジュールの第3
の実施例を図7に示す。図7に示す半導体モジュールに
おいては、モジュール基板26の一対の対向する側面
に、モジュールの外部接続用電極としてのノッチ型電極
27が形成されている。キャップ28は、ノッチ型電極
27を有しない他の側面に、突出部が存在するように取
り付けられている。なお、突出部の内側面には、爪状突
起29が形成されていてもよい。
【0049】このようにモジュール基板11の特定の側
面にノッチ型電極27を設けることによって、マザーボ
ード基板に接続した後の検査を、このノッチ型電極部を
用いて容易に行なうことができる。また、キャップの突
出部が存在する側面に対応するモジュール基板の側面に
ノッチ型電極を形成してもよい。この場合、キャップの
突出部と、ノッチ型電極の位置とが重ならないようにし
ておくことで、モジュール実装の際に、問題なく接続す
ることができる。
【0050】またさらに、本発明の半導体モジュールに
おいては、モジュール基板の表面に実装された半導体素
子および受動部品を個々に分離するように、キャップの
内側をセル状に区切ることも可能である。特に、機能ブ
ロックごとに区切ることが好ましい。図8に、このよう
な構造の半導体モジュールの断面図を示す。この場合に
は、キャップが導電性を有する場合には、モジュール内
部の回路をセルで区切られたブロックごとにシールドす
ることができるという効果が得られる。
【0051】キャップの内側をセル状に区切った部分
を、モジュール基板上にグラウンドパターンと接触また
は接続することによって、モジュール内のブロック毎の
シールド機能をより高めることができるので好ましい。
【0052】本発明の半導体モジュール装置の他の態様
を図9に示す。半導体モジュール装置31においては、
マザーボード基板35キャップ32の突出部33に対応
する部分に凹型の孔37が形成されている。このよう
に、マザーボード基板35に凹型の孔37を形成するこ
とによって、半導体モジュール実装時に位置合わせの役
割を果たすこともできる。
【0053】この凹型の孔は、型抜き、およびエッチン
グ等によってマザーボード基板の表面に形成することが
できる。なお、孔の寸法は、突出部の断面と同程度、ま
たは5割程度大きくすることが好ましく、孔の深さは、
キャップ突出部がモジュール基板裏面を越える高さおよ
び高さのばらつき等に応じて適宜選択することができる
が、好ましくは、0.05〜0.3mm程度である。
【0054】以下、種々のシミュレーション結果を示
し、本発明の半導体モジュールをより詳細に説明する。 (特性インピーダンスの制御)図10に、本シミュレー
ションに用いた半導体モジュールの裏面を表わす底面図
を示す。
【0055】モジュール基板39には、電極用メタルパ
ターン40、および外部接続用メタルパターン41、4
2、および43が形成されている。また、キャップの突
出部44は、メタルパターンの外端から所定の距離を有
してモジュール基板と重なるように、モジュール基板3
9に取り付けられている。なお、メタルパターンの寸法
は、一辺が0.5mmであり、そのピッチd2 は1.0
mm、モジュール基板端とメタルパターンとの最短距離
1 は0.5mmとした。
【0056】図10に示すように、キャップの突出部4
4と、モジュール基板39との基板裏面における重なり
部分の距離をxとし、キャップの突出部44と電極用メ
タルパターン40との最短距離をyとして、これらの距
離を変化させ、モジュール基板39とマザーボード基板
(図示せず)との接続部分の特性インピーダンスZ0
シミュレーションにより求めた。得られた結果を下記表
1に示す。
【0057】
【表1】
【0058】なお、表1に示す比較例としては、キャッ
プの突出部44が、モジュール基板39の裏面を越える
突出部を有しない場合、すなわち、キャップとマザーボ
ードとが接続されていない場合の例を表わす。
【0059】表1に示すように、本発明の半導体モジュ
ールでは、キャップがモジュール基板の裏面に重ならな
い場合(No.1)でも、特性インピーダンスZ0 は6
2.8Ωであり、重なり部分の距離xを大きくし、メタ
ルパターンとキャップとの距離yを小さくするにつれ
て、特性インピーダンスZ0 は低下している。特に、x
=0.4、y=0.1と重なり部分を大きくした場合
(No.7)では、特性インピーダンスZ0 を34.8
Ωまで低下させることができる。
【0060】これに対して、キャップに突出部を有しな
い場合(比較例)では、特性インピーダンスZ0 は7
1.7Ωと大きい。すなわち、キャップに設けられた突
出部の端面をマザーボード基板に接続させて、この突出
部を接地用電極として用いることによって、特性インピ
ーダンスを少なくとも8Ω低下させることができる。
【0061】さらに、キャップの突出部の内側面に爪状
の突起を設けた場合(x>0)には、電極用メタルパタ
ーン40と、キャップ44との距離yを変化させること
によって、62.8Ω以下の任意の特性インピーダンス
を得ることができる。例えば、電極用メタルパターン4
0とキャップ44との距離yを0.22mmに設定する
ことによって、接続部分の特性インピーダンスを、一般
に使用される50Ωとすることができる。
【0062】なお、電極用メタルパターン40の中心に
は、モジュール基板39の表面と裏面とを電気的に接続
するヴィアホール45が形成されている。このヴィアホ
ール45の最外端からモジュール基板端までの距離は、
一定以上の値を有することが製造工程上必要とされる。
すなわち、このヴィアホール45の存在によって、電極
用メタルパターン40からモジュール基板39端までの
最小距離が制限されるので、特性インピーダンスを低下
させるにも限界がある。
【0063】例えば、厚さ0.254mmのアルミナ基
板の場合には、メタルパターン40とモジュール基板3
9端との間の最小距離が0.25mmとなり、キャップ
側面の突起によって作られるインピーダンスは52.3
Ωとなる。上で説明したように、キャップの突出部の内
側面に爪状突起を設けることによって、メタルパターン
とキャップとの距離を小さくすることができるので、5
0Ωをはじめとする52.3Ω以下の任意の特性インピ
ーダンスを得ることが可能となる。 (放熱性の解析)図11に、放熱性の解析に使用したモ
デルである半導体モジュールの底面図を示す。
【0064】モジュール基板47の裏面には、はんだバ
ンプ48が形成されており、基板47の表面には、半導
体チップ49が実装されている。さらに、基板の周囲に
は、42アロイ製のメタルキャップ50が、基板の裏面
周辺部において基板と重なるように取り付けられてい
る。すなわち、キャップの突出部の内側面には、爪状突
起が設けられている。
【0065】なお、この基板の底面の部分拡大図は、図
12(a)に示すとおりであり、この部分の断面図を図
12(b)に示す。図12(b)に示すように、アルミ
ナ製のモジュール基板(厚さ0.25mm)47の表面
に、GaAsからなる半導体チップ(厚さ0.25m
m)49が実装されており、この基板47の表面を覆う
ように、メタルキャップ50が取り付けられている。な
お、半導体チップ49の寸法は、一辺が2mmであり、
チップ表面からキャップ内面までの距離は、0.5mm
である。また、メタルキャップの厚さは、0.25m
m、モジュール基板底面における基板との重なり部分の
距離d3 は、0.5mmとした。
【0066】一方、モジュール基板47の裏面には、一
辺が0.5mm、高さ0.25mmのはんだバンプが形
成されており、このバンプによって、モジュール基板4
7と樹脂(PPE)製マザーボード基板51と接続され
ている。
【0067】半導体チップの発熱量を160mWとし、
樹脂製マザーボード基板の底面の温度を一定として、シ
ミュレーションを行なった結果、キャップ50とマザー
ボード基板51とを接続した場合、マザーボード基板の
底面とチップ表面の発熱源の温度差は9.0℃であっ
た。これに対して、キャップ50がマザーボード基板5
1と接続されていない場合には、前記温度差は14.5
℃であり、キャップをマザーボード基板へ接続すること
によって、熱抵抗を約37.9%低減できることがわか
る。
【0068】このように、キャップ側面の突起をマザー
ボード基板へ接続することにより、放熱性を向上させる
ことができる。以上、シミュレーション結果に基づいて
本発明の半導体モジュールを説明したが、前記半導体モ
ジュールをマザーボード基板に実装した本発明の半導体
モジュール装置は、さらに、以下に示すような効果を有
する。
【0069】本発明の半導体モジュール装置の他の例を
図13に示す。半導体モジュール装置53においては、
キャップ13の突出部14は導電性であり、マザーボー
ド基板18のグラウンドと接続されている。このような
構造において、キャップ13は、モジュール内部のほか
にモジュール外部接続部分に対してシールド機能を有す
る。すなわち、キャップに突出部が形成されていない場
合と比較して、他のモジュール間でのカップリング量C
I を低減することができる。このため、マザーボード基
板上の半導体モジュールを近接して配置することが可能
となり、高密度で実装することができる。
【0070】
【発明の効果】以上詳述したように、本発明によれば、
高信頼性・高放熱性を有する、小形・軽量の表面実装型
半導体モジュールを提供することができる。しかも、製
造工程を増加させることなく、低コストで製造すること
ができ、かかる半導体モジュールは、情報通信機器用と
して特に有効であり、その工業的価値は絶大である。
【図面の簡単な説明】
【図1】本発明の半導体モジュールの一実施例を示す斜
視図。
【図2】本発明の半導体モジュールの一実施例を示す断
面図。
【図3】本発明の半導体モジュールの一実施例を示す断
面図。
【図4】本発明の半導体モジュールに使用され得るモジ
ュール基板の一例を示す平面図。
【図5】本発明の半導体モジュール装置の一実施例を示
す断面図。
【図6】本発明の半導体モジュールの他の実施例を示す
斜視図。
【図7】本発明の半導体モジュールの他の実施例を示す
斜視図。
【図8】本発明の半導体モジュールの他の実施例を示す
斜視図。
【図9】本発明の半導体モジュール装置の他の実施例を
示す断面図。
【図10】本発明のシミュレーションに用いられた半導
体モジュールを示す底面図。
【図11】本発明のシミュレーションに用いられた半導
体モジュールを示す底面図。
【図12】本発明のシミュレーションに用いられた半導
体モジュールを示す部分拡大底面図。
【図13】本発明のシミュレーションに用いられた半導
体モジュールを示す部分断面図。
【図14】従来の半導体モジュール装置を示す断面図。
【図15】従来の半導体モジュール装置を示す断面図。
【符号の説明】
10…半導体モジュール,11…モジュール基板,12
…メタルパターン 13…キャップ,14…突出部,15…半導体チップ,
16…受動部品 17…ヴィア,18…マザーボード,19…LGA電極
の接続部分 20…半導体モジュール装置,21…半導体モジュー
ル,22…キャップ 23…爪状突起,25…半導体モジュール,26…モジ
ュール基板 27…ノッチ電極,28…キャップ,29…爪状突起 31…半導体モジュール装置,32…キャップ,33…
突出部 34…爪状突起,35…マザーボード,36…LGA電
極の接続部分 37…マザーボードの凹部,39…モジュール基板 40…電極用メタルパターン,41…モジュール外部接
続用メタルパターン 42…モジュール外部接続用メタルパターン 43…モジュール外部接続用メタルパターン,44…キ
ャップ 45…ヴィアホール,47…モジュール基板,48…は
んだバンプ 49…半導体チップ,50…キャップ,51…マザーボ
ード基板 53…半導体モジュール装置,55…キャップ,56…
突出部 60…半導体モジュール装置,61…モジュール基板,
62…メタルパターン 63…キャップ,64…半導体素子,65…受動部品,
66…ヴィアホール 67…ノッチ型電極,68…ノッチ型電極の接続部分 69…マザーボード基板,70…半導体モジュール装置 71…モジュール基板,72…メタルパターン,73…
キャップ 74…半導体素子,75…受動部品,76…ヴィアホー
ル 77…マザーボード基板,78…LGA電極の接続部
分。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 モジュール基板、前記モジュール基板の
    表面に実装された半導体素子、および前記半導体素子が
    実装された基板の表面を覆うキャップを具備し、 前記キャップは、モジュール基板の一対の対向する側面
    において、前記基板の裏面を越えるように形成された突
    出部を有することを特徴とする半導体モジュール。
  2. 【請求項2】 表面に半導体素子が実装された第1の基
    板と、この基板の表面を覆うように設けられたキャップ
    とを具備する半導体モジュール、およびこの半導体モジ
    ュールを実装するための第2の基板を含み、 前記キャップは、前記第1の基板の一対の対向する側面
    において、前記第1の基板の裏面を越えるように形成さ
    れた突出部を有し、この突出部が前記第2の基板と接触
    していることを特徴とする半導体モジュール装置。
JP28346894A 1994-11-17 1994-11-17 リードレスタイプ半導体モジュール Expired - Fee Related JP3419915B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28346894A JP3419915B2 (ja) 1994-11-17 1994-11-17 リードレスタイプ半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28346894A JP3419915B2 (ja) 1994-11-17 1994-11-17 リードレスタイプ半導体モジュール

Publications (2)

Publication Number Publication Date
JPH08148597A true JPH08148597A (ja) 1996-06-07
JP3419915B2 JP3419915B2 (ja) 2003-06-23

Family

ID=17665943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28346894A Expired - Fee Related JP3419915B2 (ja) 1994-11-17 1994-11-17 リードレスタイプ半導体モジュール

Country Status (1)

Country Link
JP (1) JP3419915B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242386A (ja) * 1996-02-23 1998-09-11 Denso Corp 表面実装型半導体パッケージ、トランスデューサアッセンブリおよび表面実装型ユニット
WO2000057508A1 (en) * 1999-03-24 2000-09-28 Rohm Co., Ltd. Circuit module for protecting a rechargeable battery and method of manufacture thereof
WO2002063688A1 (fr) * 2001-02-06 2002-08-15 Hitachi, Ltd Dispositif a circuit integre hybride, son procede de fabrication et dispositif electronique
US7130198B2 (en) 2001-12-06 2006-10-31 Rohm Co., Ltd. Resin-packaged protection circuit module for rechargeable batteries and method of making the same
JP2007227778A (ja) * 2006-02-24 2007-09-06 Alps Electric Co Ltd 面実装型電子回路モジュール
US7560811B2 (en) 2005-12-08 2009-07-14 Yamaha Corporation Semiconductor device
WO2010016367A1 (ja) * 2008-08-06 2010-02-11 株式会社村田製作所 複合電子部品
JP2010147054A (ja) * 2008-12-16 2010-07-01 Seiko Instruments Inc 電子部品パッケージ及び電子部品パッケージの製造方法
KR20130019249A (ko) * 2011-08-16 2013-02-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20140136743A (ko) * 2013-05-21 2014-12-01 삼성전기주식회사 고주파 모듈
JP2017163113A (ja) * 2016-03-11 2017-09-14 京セラ株式会社 パワー半導体モジュール
CN111446217A (zh) * 2015-02-09 2020-07-24 株式会社吉帝伟士 半导体装置

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242386A (ja) * 1996-02-23 1998-09-11 Denso Corp 表面実装型半導体パッケージ、トランスデューサアッセンブリおよび表面実装型ユニット
WO2000057508A1 (en) * 1999-03-24 2000-09-28 Rohm Co., Ltd. Circuit module for protecting a rechargeable battery and method of manufacture thereof
EP1179872A1 (en) * 1999-03-24 2002-02-13 Rohm Co., Ltd. Circuit module for protecting a rechargeable battery and method of manufacture thereof
EP1179872A4 (en) * 1999-03-24 2007-06-06 Rohm Co Ltd RECHARGEABLE BATTERY PROTECTION CIRCUIT MODULE AND METHOD OF MANUFACTURING THE SAME
US6654218B1 (en) 1999-03-24 2003-11-25 Rohm Co., Ltd. Protection circuit module for rechargeable battery and method of making the same
KR100441287B1 (ko) * 1999-03-24 2004-07-21 롬 가부시키가이샤 충전전지의 보호회로 모듈 및 그 제조방법
WO2002063688A1 (fr) * 2001-02-06 2002-08-15 Hitachi, Ltd Dispositif a circuit integre hybride, son procede de fabrication et dispositif electronique
US7755182B2 (en) 2001-02-06 2010-07-13 Renesas Technology Corp. Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US8581395B2 (en) 2001-02-06 2013-11-12 Renesas Electronics Corporation Hybrid integrated circuit device and electronic device
US7323770B2 (en) 2001-02-06 2008-01-29 Renesas Technology Corp. Hybrid integrated circuit device, and method for fabricating the same, and electronic device
JP2008160161A (ja) * 2001-02-06 2008-07-10 Renesas Technology Corp 混成集積回路装置及びその製造方法並びに電子装置
US7518228B2 (en) 2001-02-06 2009-04-14 Renesas Technology Corp. Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US8222734B2 (en) 2001-02-06 2012-07-17 Renesas Electronics Corporation Hybrid integrated circuit device and electronic device
US8084852B2 (en) 2001-02-06 2011-12-27 Renesas Electronics Corporation Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US7902656B2 (en) 2001-02-06 2011-03-08 Renesas Electronics Corporation Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US7130198B2 (en) 2001-12-06 2006-10-31 Rohm Co., Ltd. Resin-packaged protection circuit module for rechargeable batteries and method of making the same
US7657998B2 (en) 2001-12-06 2010-02-09 Rohm Co., Ltd. Method of making a resin-packaged protection circuit module for rechargeable batteries
US7560811B2 (en) 2005-12-08 2009-07-14 Yamaha Corporation Semiconductor device
JP2007227778A (ja) * 2006-02-24 2007-09-06 Alps Electric Co Ltd 面実装型電子回路モジュール
WO2010016367A1 (ja) * 2008-08-06 2010-02-11 株式会社村田製作所 複合電子部品
JP2010147054A (ja) * 2008-12-16 2010-07-01 Seiko Instruments Inc 電子部品パッケージ及び電子部品パッケージの製造方法
KR20130019249A (ko) * 2011-08-16 2013-02-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20140136743A (ko) * 2013-05-21 2014-12-01 삼성전기주식회사 고주파 모듈
CN111446217A (zh) * 2015-02-09 2020-07-24 株式会社吉帝伟士 半导体装置
CN111446217B (zh) * 2015-02-09 2024-02-09 安靠科技日本公司 半导体装置
JP2017163113A (ja) * 2016-03-11 2017-09-14 京セラ株式会社 パワー半導体モジュール

Also Published As

Publication number Publication date
JP3419915B2 (ja) 2003-06-23

Similar Documents

Publication Publication Date Title
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
US7087991B2 (en) Integrated circuit package and method of manufacture
US6489687B1 (en) Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
US6479758B1 (en) Wiring board, semiconductor package and semiconductor device
JP2817717B2 (ja) 半導体装置およびその製造方法
US6492199B2 (en) Method of manufacturing a semiconductor package with improved cross talk and grounding
JPH0773152B2 (ja) 電子パッケージおよびその作成方法
JP3419915B2 (ja) リードレスタイプ半導体モジュール
JP2002529920A (ja) グラウンド・プレーンを接続された電気部品および電気回路モジュール
US20110174526A1 (en) Circuit module
JP4494249B2 (ja) 半導体装置
JP4190111B2 (ja) 高周波モジュール
EP1041618A1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US6410977B1 (en) Semiconductor device, circuit board electronic instrument and method of making a semiconductor device
JP4171218B2 (ja) 表面実装モジュール
JP3658162B2 (ja) 半導体装置
JP3058266B2 (ja) 半導体集積回路装置及びその半導体ベアチップ実装方法
JP3912445B2 (ja) 半導体装置
JP3652102B2 (ja) 電子回路モジュール
JP3434228B2 (ja) エリアアレイ電極型デバイスおよびそれを実装する配線基板構造
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法
KR100973268B1 (ko) 인쇄회로기판 및 그의 제조방법
JP3033662B2 (ja) 半導体素子実装用フィルムと半導体素子実装構造
JP2000183275A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20080418

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees