JPH10242386A - 表面実装型半導体パッケージ、トランスデューサアッセンブリおよび表面実装型ユニット - Google Patents

表面実装型半導体パッケージ、トランスデューサアッセンブリおよび表面実装型ユニット

Info

Publication number
JPH10242386A
JPH10242386A JP3668697A JP3668697A JPH10242386A JP H10242386 A JPH10242386 A JP H10242386A JP 3668697 A JP3668697 A JP 3668697A JP 3668697 A JP3668697 A JP 3668697A JP H10242386 A JPH10242386 A JP H10242386A
Authority
JP
Japan
Prior art keywords
circuit board
electrode
package
thickness
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3668697A
Other languages
English (en)
Other versions
JP3849203B2 (ja
Inventor
Tameji Ota
為治 太田
Tomohito Kunda
智仁 薫田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP03668697A priority Critical patent/JP3849203B2/ja
Publication of JPH10242386A publication Critical patent/JPH10242386A/ja
Application granted granted Critical
Publication of JP3849203B2 publication Critical patent/JP3849203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 極めて簡単な構造でありながら、自重の大き
なパッケージであれこれを高い信頼性のもとに実装する
ことのできる表面実装型半導体パッケージ、トランスデ
ューサアッセンブリおよび表面実装型ユニットを提供す
る。 【解決手段】 表面実装型半導体パッケージ１は通常、
同パッケージに内蔵される半導体装置２の各端子と電気
的に接続された信号用電極１１とプリント基板３上に設
けられたランド３１とがはんだバンプ４を通じて接合さ
れることによって同プリント基板３に実装される。ここ
では、同パッケージ１の実装面に、半導体装置２の各端
子とは電気的に接続されずに且つ信号用電極１１よりも
膜厚の厚い電極として形成される補助電極１２（１２
ａ、１２ｂ）及び１３（１３ａ、１３ｂ）を設け、これ
ら補助電極と信号用電極との膜厚差によって、上記信号
用電極１１とランド３１との間のはんだバンプ４のはん
だ厚を確保する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、表面実装型半導
体パッケージ、トランスデューサアッセンブリおよび表
面実装型ユニットに関し、特に大型半導体パッケージ
等、自重の大きなパッケージ等を高い信頼性のもとに表
面実装する上で有益な構造の具現に関する。
【０００２】
【従来の技術】従来、ＩＣやＬＳＩなどの半導体パッケ
ージをプリント基板上に高密度に実装する技術として
は、ワイヤボンディング、テープキャリアボンディン
グ、或いはフリップチップボンディング等々の方法が知
られている。
【０００３】特に、フリップチップボンディングによる
表面実装は、微細なはんだバンプにより上記半導体パッ
ケージを直接プリント基板上に接合する方法であるため
に、極めて高密度な実装を可能とする技術として近年注
目を集めている。図１７に、こうした表面実装型半導体
パッケージの一例並びにそのプリント基板への実装態様
を参考までに示す。
【０００４】この図１７（ａ）に示されるように、半導
体パッケージ９は通常、その裏面に、内部の半導体装置
の入出力端子や給電端子等に電気的に接続された多数の
信号用電極９１を有している。そして、これら電極９１
とプリント基板３上に設けられた部品実装用のランド
（基板電極）３１とが、図１７（ｂ）に示される態様で
はんだバンプ４により接合されることとなる。なお、こ
のはんだバンプ４による半導体パッケージ９の実装には
一般に、はんだペーストを用いたリフロー法が採用され
ている。
【０００５】このリフロー法は、温風リフロー、赤外線
リフロー、ベーパーフェイズソルダリング等々に区分さ
れるが、基本的には何れも、 （１）プリント基板３上のランド３１にはんだペースト
を印刷塗布する。なお、半導体パッケージ９の信号用電
極９１側にも同はんだペーストが印刷塗布されることも
ある。 （２）このプリント基板３に印刷塗布したはんだペース
ト上に半導体パッケージ９を位置決め搭載する。 （３）この状態ではんだを加熱溶融し、上記各ランド３
１及び各信号用電極９１を一括接合する。 といった手順にて、半導体パッケージ９の実装が行われ
る。
【０００６】半導体パッケージのこのような表面実装に
よれば、上記ワイヤボンディングやテープキャリアボン
ディングなどと違い、ワイヤやテープキャリア等の実装
面積が不要となる分、より高い密度での実装が可能とな
る。
【０００７】しかも、これらワイヤボンディングやテー
プキャリアボンディングでは、その信号用電極がパッケ
ージの外周から引き出されるために接続可能な電極数も
自ずと制限されるのに対し、同表面実装型半導体パッケ
ージの場合には、パッケージ底面の全面から信号用電極
を引き出すことができるため、こうした接続可能な電極
数の制限も大幅に緩和されることとなる。
【０００８】
【発明が解決しようとする課題】このように、表面実装
型半導体パッケージによれば、プリント基板上への実装
密度が大きく向上されるとともに、その接続可能な電極
の数も飛躍的に増大し、極めて効率のよい実装構造が実
現されるようになる。
【０００９】ただし、このように効率のよい実装構造で
はあるが、近年のエレクトロニクス技術の急速な発展に
伴って半導体装置の集積化が進み、それらパッケージも
より大型化してくると、同パッケージの自重の増加に起
因する次のような問題が新たに生じる。
【００１０】すなわち、こうしてパッケージの自重が増
加すると、それに伴って上記信号用電極とランド（基板
電極）との接合部におけるはんだ厚が薄肉化し、同部分
の熱応力が増大する。そして、このような熱応力の増大
は、ひいては当該接合部分を断線に至らしめるなど、同
部分の信頼性を大きく損なう要因となる。
【００１１】このため、例えば自動車に搭載される電子
制御装置等、環境温度変化や振動の激しい中にあって且
つ高い信頼性が要求される装置に対しては、こうした半
導体パッケージ並びに同実装構造の採用は困難とされて
いた。
【００１２】なお、例えば特開平５−２１８１３４号公
報や特開平７−７４４５０号公報に記載の電子部品実装
構造にみられるように、ＩＣチップやリードレス部品と
基板との間にボールやスペーサ等を別途配設するように
すれば、上記接合部におけるはんだ厚の薄肉化も確かに
解消されるようにはなる。
【００１３】しかしこの場合、それらボールやスペーサ
等の補助部材、並びに同補助部材を基板上に設けるため
の工程が別途必要になり、装置コスト並びに製造コスト
の面で大きな負担が強いられるとともに、その実装構造
も自ずと複雑なものとなってしまう。
【００１４】この発明は、こうした実情に鑑みてなされ
たものであり、極めて簡単な構造でありながら、自重の
大きなパッケージ等であれ、これを高い信頼性のもとに
実装することのできる表面実装型半導体パッケージ、ト
ランスデューサアッセンブリおよび表面実装型ユニット
を提供することを目的とする。
【００１５】
【課題を解決するための手段】こうした目的を達成する
ため、この発明では、表面実装型半導体パッケージのパ
ッケージ構造として、請求項１記載の発明によるよう
に、 ・半導体パッケージに内蔵される半導体装置の各端子と
電気的に接続される信号用電極と同半導体装置の各端子
とは電気的に接続されない補助電極とをそれぞれ当該半
導体パッケージの実装面に具え、前記補助電極は、前記
信号用電極よりも膜厚の厚い電極として形成される。と
いった構造を採用する。
【００１６】表面実装型半導体パッケージとしてのこう
したパッケージ構造によれば、半導体パッケージをプリ
ント基板上に載置したとき、上記信号用電極とその対応
するプリント基板上のランドとの間には、 補助電極の膜厚−信号用電極の膜厚 に対応した間隙が形成されるようになる。このため、こ
うしたパッケージ構造に対して例えば前述のリフロー法
によるはんだ結合を施すようにすれば、この形成される
間隙部分にはんだが充填され、少なくとも上記信号用電
極とその対応するプリント基板上のランドとの間では、
同間隙の距離に対応した十分なはんだ厚が確保されるこ
ととなる。
【００１７】したがって、たとえ当該半導体パッケージ
が大きな自重を有するものであったとしても、上記信号
用電極とその対応するプリント基板上のランドとの接合
部において前述したはんだ厚の薄肉化等が生じることは
なく、高い信頼性のもとに同パッケージを表面実装する
ことができるようになる。
【００１８】しかも、こうした実装構造は、ボールやス
ペーサ等の補助部材が必要とされることなく上記パッケ
ージ自身の構造に基づいて実現されることから、コスト
的な負担が強いられることもなく且つその実装が極めて
容易でもある。
【００１９】なお、こうしたパッケージ構造に対し、プ
リント基板にも上記補助電極に対応したランドを併せ設
けることがその実装強度を高める上で、若しくは上記信
号用電極とその対応するプリント基板上のランドとの間
でのはんだ厚をより厚く確保する上で有効であることは
云うまでもないが、該プリント基板側の上記補助電極に
対応したランドの配設は同パッケージにとって必須では
ない。
【００２０】すなわち、上記補助電極自体、電気的には
何ら寄与しない電極であるため、同パッケージのプリン
ト基板への実装後、この電極が電気的に浮いていたとし
ても何ら不都合はない。また、プリント基板上に該補助
電極に対応したランドが併せ設けられるにしろ、この発
明はそもそも、同補助電極部でのはんだ接合を犠牲にし
て上記信号用電極とその対応するランドとの間でのはん
だ厚を確保するものであり、この補助電極部でのはんだ
接合の信頼性は低くてよい。そして、上記信号用電極と
その対応するランドとの間でのはんだ厚が上述のように
十分に確保されさえすれば、同補助電極部において必ず
しもはんだ接合がなされなかったとしても、該パッケー
ジの実装強度をはじめ、それら接合部の必要十分な信頼
性は確保されるようになる。
【００２１】また逆に、同補助電極に対応するランドの
配設を積極的に割愛することとすれば、補助電極を有し
ない従来の半導体パッケージ用に予め設計され、製造さ
れている既存のプリント基板をそのまま用いることがで
きることともなる。
【００２２】また、請求項２記載の発明によるように、 ・前記補助電極は、前記信号用電極と同一の膜厚を有し
て前記半導体パッケージに着膜される第１の補助電極
と、この第１の補助電極上に積層着膜される第２の補助
電極との２層構造を有して形成される。といった構造を
採用することとすれば、上記第２の補助電極の膜厚を通
じて上記信号用電極とその対応するプリント基板上のラ
ンドとの間でのはんだ厚を任意に調整することができる
ようになる。
【００２３】なおこの場合、請求項３記載の発明による
ように、 ・前記第２の補助電極は２０μｍ以上の膜厚を有して形
成される。といった構造によれば、上記信号用電極とそ
の対応するプリント基板上のランドとの間でのはんだ厚
もこの２０μｍ以上確保されることとなり、適用対象と
なる半導体パッケージの自重に拘わらず、既存の表面実
装部品程度の信頼性は同接合部において確保されるよう
になる。
【００２４】一方、請求項４記載の発明によるように、 ・前記補助電極は半導体パッケージの端部に対して選択
的に形成される。といった構造によれば、同パッケージ
の例えば前述したリフロー法による実装においてこれを
プリント基板上に位置決め搭載するに際し、上記パッケ
ージ端部に形成された補助電極のみを通じてその載置バ
ランスが保たれるようになる。このため、溶融されたは
んだの流量ばらつき等に起因して同パッケージが傾いた
状態で実装されるなどの不都合も自ずと生じ難くなる。
【００２５】また一方、請求項５記載の発明によるよう
に、 ・前記半導体パッケージは、検出対象となる力学量に対
して直角に配設される梁構造の力学量検出素子が内蔵さ
れた力学量センサパッケージであり、前記信号用電極及
び前記補助電極は、該直立実装されるセンサパッケージ
の実装面に対して形成される。といった実装構造に対し
ては、この発明の上記パッケージ構造が極めて意義ある
ものとなる。
【００２６】すなわち、半導体パッケージがこのように
直立実装される場合には通常、その単位面積当たりの自
重が大きくなり、信号用電極とその対応するランドとの
接合部において前述したはんだ厚の薄肉化も生じ易くな
る。しかし、補助電極が信号用電極よりも膜厚の厚い電
極として形成されるこの発明のパッケージ構造によれ
ば、このような実装構造であれ、上記信号用電極とその
対応するランドとの接合部におけるはんだ厚は好適に確
保されることとなり、同はんだ厚の薄肉化に起因する信
頼性の低下は確実に回避されるようになる。
【００２７】また、こうした実装構造において、請求項
６記載の発明によるように、 ・前記補助電極は、前記直立実装されるセンサパッケー
ジの実装面の短辺部近傍に選択的に形成される。といっ
た構造によれば、同パッケージの例えば前述したリフロ
ー法による実装においてこれをプリント基板上に位置決
め搭載するに際し、この場合もやはり上記パッケージ実
装面の短辺部近傍に形成された補助電極のみを通じて安
定した載置バランスが保たれるようになる。このため、
力学量検出軸の設定など、特に実装角度が問題となる上
記力学量センサにおいても、上述したはんだの流量ばら
つき等に影響されない正確な実装角度を得ることができ
るようになる。
【００２８】またさらに、請求項７記載の発明によるよ
うに、 ・前記補助電極は、信号用電極と同一の膜厚を有して半
導体パッケージに着膜される第１の補助電極と該第１の
補助電極上に堆積着膜される第２の補助電極との２層構
造を有して形成され、少なくとも第２の補助電極は、前
記直立実装されるセンサパッケージの実装面の四隅に対
して選択的に形成される。といった構造によれば、上記
請求項６記載の発明による載置バランスの安定化が更に
助長されることとなり、その実装角度もより正確なもの
となる。
【００２９】しかも同パッケージ構造において、プリン
ト基板上にそれら補助電極に対応したランドが併せ設け
られる場合には、上記第１の補助電極が露出される部分
でも好適なはんだ厚が確保されることから、その実装強
度も更に高まることとなる。加速度センサやヨーレート
センサ等、それら力学量センサが主に自動車等の移動体
に搭載されることを考慮すれば、こうして実装強度が強
化されることの意義は決して小さくない。もっとも、同
パッケージ構造において、こうした補助電極に対応した
ランドの配設が必須でないことは、請求項１記載の発明
に関して上述した通りである。
【００３０】また、請求項８および９記載の発明のトラ
ンスデューサアッセンブリによれば、 ・大きな自重を有するパッケージであっても、パッケー
ジ実装表面に形成された導電性要素とその対応する回路
基板上の実装表面との接合部に、好適な厚みの導電性接
合要素を形成することができるので、高い信頼性のもと
に同パッケージを回路基板に表面実装したトランスデュ
ーサアッセンブリを構成することができる。
【００３１】さらに、回路基板に対するパッケージの安
定性を確保して回路基板表面に対する感度軸を安定化さ
せて指向性の低下を抑制することができる。このため
に、検出軸を合わせるために直立に実装される加速度セ
ンサのセンサパッケージ等、環境温度変化や振動の激し
い中にあって且つ高い信頼性が要求される装置パッケー
ジとしても十分余裕を持って採用することができる。
【００３２】しかも、こうした実装構造のトランスデュ
ーサアッセンブリは、従来必要であったボールやスペー
サ等の補助部材を用いない構成を採るものであるので、
装置コスト並びに製造コストの面で大きな負担が強いら
れることもなく且つその実装が極めて容易となる。
【００３３】また、請求項１０記載の発明によるよう
に、 ・表面実装型装置の表面に供給され、この表面実装型装
置に固定されるチップ素子に電気的に接続される第１の
電極と、 ・表面実装型装置の表面に供給され、第１の電極の膜厚
より大きな膜厚の第２の電極とを有する。といった構造
を採用する。
【００３４】表面実装型ユニットとしてのこうしたユニ
ット構造によれば、表面実装型装置を回路基板上に載置
したとき、両者間には、第２の電極により第１の電極の
厚みが制御され、間隙が形成されるようになる。このた
め、これまで説明してきたように十分なはんだ厚が確保
され、高い信頼性のもとに表面実装型装置を表面実装す
ることができる。また、こうした実装構造は、従来必要
であったボールやスペーサ等の補助部材を用いない構成
を採るものであるので、装置コスト並びに製造コストの
面で大きな負担が強いられることもなく且つその実装が
極めて容易となる。
【００３５】また、請求項１１記載の発明によるよう
に、前記第２の電極は前記表面実装型装置の前記表面の
外周部分に適宜形成されるものとする。といった構造を
採用することとすれば、回路基板上に位置決め搭載する
に際し、溶融されたはんだの流量ばらつき等に起因して
同パッケージが傾いた状態で実装されるなどの不都合も
自ずと生じ難くなる。
【００３６】また一方、請求項１２記載の発明によるよ
うに、前記第２の電極は前記表面実装型装置の前記表面
の短辺に接近して適宜形成されるものとする。といった
構成を採用しても位置決めが容易になる。
【００３７】また、請求項１３記載の発明によるよう
に、第２の電極は、前記表面実装型装置の表面の前記第
１の電極と実質的に同一膜厚として印刷形成された第１
の補助電極と、少なくとも前記第１の補助電極上に積層
印刷形成された第２の補助電極とからなる。といった構
成とすると、はんだ厚を任意に調整することができるよ
うになる。
【００３８】また、請求項１４記載の発明によるよう
に、前記第１の補助電極および第２の補助電極は少なく
とも前記表面実装型装置の前記表面の四隅に適宜形成さ
れるものである。といった構成を採用すると、位置決め
が容易になる。
【００３９】なおこの場合、請求項１５記載の発明によ
るように、 ・前記第２の補助電極は２０μｍ以上の膜厚を有して形
成される。といった構造によれば、適用対象となる表面
実装型装置の自重に拘わらず、既存の表面実装部品程度
の信頼性は同接合部において確保されるようになる。
【００４０】また、請求項１６記載の発明によるよう
に、前記チップ素子は力学量検出素子であり、この力学
量検出素子はその感度軸が前記表面実装型装置の前記表
面に対し実質的に平行になるように前記表面実装型装置
に固定される。といった構成とすることにより、はんだ
厚は好適に確保されることとなり、はんだ厚の薄肉化に
起因する信頼性の低下は確実に回避されるようになる。
【００４１】また、請求項１７記載のように、前記第１
の電極と第２の電極は同一の印刷材料からなる。といっ
た構成にすると、新たな工程の追加などなく製造でき、
量産性が良く、実用上好ましいものとなる。
【００４２】また、請求項１８記載の発明によるよう
に、 ・トランスデューサ素子の主面に対して実質的に垂直な
表面実装型装置の表面に形成され、トランスデューサ素
子の出力信号を伝達する導電性要素と、トランスデュー
サ素子の感度軸が平行となる表面実装型装置の表面が向
かい合った状態で表面実装型装置が配置設定されて、感
度軸が実質的に平行となる表面を有する回路基板と、表
面実装型装置の表面と回路基板の表面との間に適宜供給
された導電性要素よりも厚い補助電極とを備える。とい
った構造を採用する。
【００４３】トランスデューサアッセンブリとしてのこ
うしたアッセンブリ構造によれば、表面実装型装置を回
路基板上に載置したとき、両者間には、補助電極により
導電性要素の厚みが制御され、間隙が形成されるように
なる。このため、これまで説明してきたように十分なは
んだ厚が確保され、高い信頼性のもとに表面実装型装置
を表面実装することができる。また、こうした実装構造
は、従来必要であったボールやスペーサ等の補助部材を
用いない構成を採るものであるので、装置コスト並びに
製造コストの面で大きな負担が強いられることもなく且
つその実装が極めて容易となる。
【００４４】また、請求項１９記載の発明によるよう
に、 ・表面実装型装置の表面に対し実質的に垂直な表面実装
型装置の表面に形成され、トランスデューサ素子の出力
信号を伝達する第１の導電性要素と、 ・表面実装型装置が配置設定され、トランスデューサ素
子の出力信号が入力される第２の導電性要素を有する回
路基板と、 ・表面実装型装置の表面と前記回路基板の表面との間に
適宜供給され、第１の導電性要素よりも厚い補助電極
と、 ・回路基板の表面にトランスデューサ素子の感度軸が実
質的に平行となる状態で表面実装型装置を前記回路基板
に向かい合わせて前記第１の導電性要素と第２の導電性
要素を電気的に接続する導電性接合要素とを備える。と
いった構造を採用する。
【００４５】トランスデューサアッセンブリとしてのこ
うしたアッセンブリ構造によれば、表面実装型装置を回
路基板上に載置したとき、両者間には、補助電極により
導電性要素の厚みが制御され、間隙が形成されるように
なる。このため、これまで説明してきたように十分なは
んだ厚が確保され、高い信頼性のもとに表面実装型装置
を表面実装することができる。また、こうした実装構造
は、従来必要であったボールやスペーサ等の補助部材を
用いない構成を採るものであるので、装置コスト並びに
製造コストの面で大きな負担が強いられることもなく且
つその実装が極めて容易となる。
【００４６】また、請求項２０記載の発明によるよう
に、表面実装型装置は積層セラミック基板若しくは樹脂
若しくは液晶ポリマ若しくはガラスのいずれかからな
る。といった構成を採用すると、より好ましいものにな
る。
【００４７】また、請求項２１記載の発明によるよう
に、前記導電性要素と前記補助電極は同一の印刷材料か
らなる。といった構成を採用すると、新たな工程の追加
などなく製造でき、量産性が良く、実用上好ましいもの
となる。
【００４８】また、請求項２２記載の発明によるよう
に、 ・導電性接合要素の厚みを制御する導電性要素を有し、
表面実装型装置の表面を回路基板の表面に向かい合うよ
うに前記導電性接合要素により配置する。といった構造
を採用する。
【００４９】表面実装型ユニットとしてのこうしたユニ
ット構造によれば、表面実装型装置を回路基板上に載置
したとき、両者間には、導電性要素により導電性接合要
素の厚みが制御され、間隙が形成されるようになる。こ
のため、これまで説明してきたように十分なはんだ厚が
確保され、高い信頼性のもとに表面実装型装置を表面実
装することができる。
【００５０】また、請求項２３記載の発明によるよう
に、 ・更に主面にある角度をなす感度軸を有する力学量検出
素子を有し、感度軸が回路基板の表面に対して所望の位
置関係となるように力学量検出素子が表面実装型装置に
取り付けられる。といった構成を採用すると、はんだ厚
は好適に確保されることとなり、はんだ厚の薄肉化に起
因する信頼性の低下を回避できる。
【００５１】また、請求項２４記載の発明によるよう
に、 ・表面実装型装置の表面は力学量検出素子からの信号を
取り出す信号用電極を介して回路基板の表面に設置設定
されるものであり、信号用電極と導電性要素は同一の印
刷材料からなる。といった構成を採用すると、新たな工
程の追加などなく製造でき、量産性が良く、実用上好ま
しいものとなる。
【００５２】また、請求項２５記載の発明によるよう
に、 ・前記導電性要素は前記信号用電極より厚い膜厚を有す
るといった構成を採用するとよい。
【００５３】また、請求項２６記載の発明によるよう
に、 ・表面実装型装置の表面を回路基板の表面に向かい合わ
せ表面実装型装置と回路基板を電気的に接続する導電性
接合要素と、 ・導電性接合要素の厚みを制御する導電性要素とを有す
る。といった構造を採用する。
【００５４】表面実装型ユニットとしてのこうしたユニ
ット構造によれば、表面実装型装置を回路基板上に載置
したとき、両者間には、導電性要素により導電性接合要
素の厚みが制御され、間隙が形成されるようになる。こ
のため、これまで説明してきたように十分なはんだ厚が
確保され、高い信頼性のもとに表面実装型装置を表面実
装することができる。
【００５５】また、請求項２７記載の発明によるよう
に、 ・更に主面にある角度をなす感度軸を有する力学量検出
素子を有し、 ・感度軸が回路基板の表面に対して所望の位置関係とな
るように力学量検出素子が表面実装型装置に取り付けら
れる。といった構成を採用すると、はんだ厚は好適に確
保されることとなり、はんだ厚の薄肉化に起因する信頼
性の低下を回避できる。
【００５６】また、請求項２８記載の発明によるよう
に、 ・表面実装型装置の表面は力学量検出素子からの信号を
取り出す信号用電極を介して回路基板の表面に設置設定
されるものであり、信号用電極と前記導電性要素は同一
の印刷材料からなるといった構成を採用すると、新たな
工程の追加などなく製造でき、量産性が良く、実用上好
ましいものとなる。
【００５７】また、請求項２９記載の発明によるよう
に、 ・前記導電性要素は前記信号用電極より厚い膜厚を有す
る。といった構成を採用するとよい。
【００５８】また、請求項３０記載の発明によるよう
に、 ・表面実装型装置の表面を回路基板の表面に向かい合う
ように導電性接合要素により配置設定する際に、前記導
電性接合要素の厚みを制御する導電性要素を適宜表面実
装型装置と回路基板との間に設ける。といった構造を採
用する。
【００５９】表面実装型ユニットとしてのこうしたユニ
ット構造によれば、表面実装型装置を回路基板上に載置
したとき、両者間には、導電性要素により導電性接合要
素の厚みが制御され、間隙が形成されるようになる。こ
のため、これまで説明してきたように十分なはんだ厚が
確保され、高い信頼性のもとに表面実装型装置を表面実
装することができる。
【００６０】また、請求項３１記載の発明によるよう
に、 ・更に主面にある角度をなす感度軸を有する力学量検出
素子を有し、前記感度軸が前記回路基板の表面に対して
所望の位置関係となるように前記力学量検出素子が前記
表面実装型装置に取り付けられる。といった構成を採用
すると、はんだ厚は好適に確保されることとなり、はん
だ厚の薄肉化に起因する信頼性の低下を回避できる。
【００６１】また、請求項３２記載の発明によるよう
に、 ・前記表面実装型装置の表面は前記力学量検出素子から
の信号を取り出す信号用電極を介して前記回路基板の表
面に設置設定されるものであり、前記信号用電極と前記
導電性要素は同一の印刷材料からなる。といった構成を
採用すると、新たな工程の追加などなく製造でき、量産
性が良く、実用上好ましいものとなる。
【００６２】また、請求項３３記載の発明によるよう
に、 ・前記導電性要素は前記信号用電極より厚い膜厚を有す
るといった構成を採用するとよい。
【００６３】また、請求項３４記載の発明によるよう
に、 ・表面実装型装置の表面を回路基板の表面に向かい合わ
せ表面実装型装置と回路基板を電気的に接続する導電性
接合要素とを有し、 ・導電性接合要素の厚みが表面実装型装置若しくは回路
基板のいずれかに設けられた凸部によって制御されてい
る。といった構造を採用する。表面実装型ユニットとし
てのこうしたユニット構造によれば、表面実装型装置を
回路基板上に載置したとき、両者間には、凸部により導
電性接合要素の厚みが制御され、間隙が形成されるよう
になる。このため、これまで説明してきたように十分な
はんだ厚が確保され、高い信頼性のもとに表面実装型装
置を表面実装することができる。また、こうした実装構
造は、従来必要であったボールやスペーサ等の補助部材
を用いない構成を採るものであるので、装置コスト並び
に製造コストの面で大きな負担が強いられることもなく
且つその実装が極めて容易となる。
【００６４】また、請求項３５記載の発明によるよう
に、 ・前記表面実装型装置および前記回路基板は、前記凸部
を介して互いに接触しているといった構成を採用すると
よい。
【００６５】また、請求項３６記載の発明によるよう
に、 ・更に主面にある角度をなす感度軸を有する力学量検出
素子を有し、感度軸が前記回路基板の表面に対して所望
の位置関係となるように前記力学量検出素子が前記表面
実装型装置に取り付けられる。といった構成を採用する
と、はんだ厚は好適に確保されることとなり、はんだ厚
の薄肉化に起因する信頼性の低下を回避できる。
【００６６】
【発明の実施の形態】
（第１の実施の形態）図１及び図２に、この発明にかか
る表面実装型半導体パッケージ（本発明の表面実装型パ
ッケージ、表面実装型ユニット、トランスデューサアッ
センブリに該当し、収容部を有するパッケージでなくて
もよい）の一実施形態を示す。
【００６７】この実施形態の表面実装型半導体パッケー
ジは、例えば自動車などの移動体に搭載されてその加速
度を検出する加速度センサのセンサパッケージにこの発
明にかかるパッケージ構造を適用したものとして好適に
構成されている。
【００６８】以下、これら図１及び図２を参照して、同
実施形態のパッケージ構造を詳細に説明する。図１に示
されるように、このセンサパッケージ（本発明の半導体
パッケージ、パッケージ、力学量センサパッケージ、表
面実装型装置に該当し、収容部を有するパッケージでな
くてもよい）１には、半導体装置としての加速度センサ
２が内蔵されている。
【００６９】加速度センサ２は周知のように、梁構造を
有する加速度検出素子２１と、その梁の変位量に基づき
検出される移動体の加速度情報を信号処理する信号処理
回路２２、及び該信号処理用のコンデンサ２３等を基本
的に有して構成されるセンサである。尚、加速度検出素
子２１としては、図１のようなセンサとする必要はな
く、本発明では、力学量を検出できるトランスデューサ
チップ、トランスデューサ素子、力学量検出素子や通常
の処理回路を有するチップ素子であってもよい。
【００７０】なおこうした加速度センサ２にあっては、
移動体が受ける振動等により検出精度が悪化するのを防
ぐために、上記加速度検出素子２１の梁構造がその検出
対象となる加速度の印加方向に対して直角に配設される
必要があるため、これを内蔵するパッケージ１自身も、
図１或いは図２に示されるように、回路基板としてのプ
リント基板３に対して直立して実装されることとなる。
勿論この場合、プリント基板３は、当該移動体の電子制
御装置等に水平に配設されている。因みに、図２におい
て、矢印Ｆ１は、当該移動体の進行方向、すなわち同加
速度センサ２の加速度検出軸を示している。
【００７１】このように加速度センサ２は、その表面に
垂直な加速度検出軸（感度軸）Ｆ１を有している。尚、
同加速度センサ２の感度軸が主面に対して垂直以外の軸
（加速度検出軸Ｆ１とは別の軸）にあった場合でもパッ
ケージ１がプリント基板３に実装された後は、感度軸が
プリント基板３の表面に対して常に所望の角度を向く。
【００７２】このようにして構成されるパッケージ１付
きプリント基板３を車両等の移動体に用いる際には、加
速度が加わる方向に感度軸が向くようにプリント基板３
を固定しさえすれば、その後は常に感度軸の方向性が決
まるようになるものである。
【００７３】また、加速度検出素子２１と信号処理回路
２２とはワイヤ２４にて電気的に接続されている。パッ
ケージ１には配線２６が埋設され、配線２６の一端での
露出部がワイヤ２５により加速度検出素子２１及び信号
処理回路２２と電気的に接続されている。配線２６の他
端はパッケージ１の下面における表面に形成された信号
用電極１１に接続されている。そして、加速度センサ２
の出力信号がワイヤ２４，２５および配線２６により信
号用電極１１に取り出される。
【００７４】一方、同センサパッケージ１が上記プリン
ト基板３に対してこうして直立実装される場合、その単
位面積当たりの自重は著しく増大されるようになる。そ
して、同パッケージ１としての自重が大きい場合、プリ
ント基板３との接合部におけるはんだ厚が薄肉となり、
同部分の熱応力が増大するようになることは前述した通
りである。
【００７５】また、このように接合部の熱応力が増大す
ることによって断線等が起こり易くなるなど、同部分の
信頼性が大きく損なわれるようになることも前述した。
そこで、同実施形態にかかる表面実装型半導体パッケー
ジにあっては、図１に併せ示されるように、上記加速度
センサ２の各端子と電気的に接続される信号用電極１１
の他に、それら各端子とは電気的に接続されない補助電
極１２（１２ａ、１２ｂ）及び１３（１３ａ、１３ｂ）
を別途設け、これら補助電極１２及び１３と信号用電極
１１との膜厚差によって、信号用電極１１とプリント基
板３上の対応するランド３１との間における導電性接合
要素としてのはんだバンプ（導電性バンプ）４のはんだ
厚を確保するようにしている。
【００７６】すなわち、同補助電極１２及び１３はそれ
ぞれ、上記信号用電極１１と等しい膜厚を有する第１の
補助電極１２ａ及び１３ａと、上記はんだ厚を調整する
ための第２の補助電極１２ｂ及び１３ｂとの２層構造と
なっており、当該パッケージ１をプリント基板３上に載
置したとき、信号用電極１１とその対応するプリント基
板３上のランド３１との間には、 補助電極１２、１３の膜厚−信号用電極１１の膜厚 すなわち、上記第２の補助電極１２ｂ及び１３ｂの膜厚
に対応した間隙が形成されるようにしている。
【００７７】換言すると、補助電極１２（１２ａ，１２
ｂ）ははんだバンプ４のはんだ厚を制御するために設け
られるものであり、その厚さは、はんだ寿命を考慮して
適宜決定されるものである。
【００７８】このため、こうしたパッケージ構造に対し
て、例えば前述のリフロー法によるはんだ結合を施すよ
うにすれば、該形成される間隙部分にはんだバンプ４が
充填され、少なくとも上記信号用電極１１とその対応す
るプリント基板３上のランド３１との間では、この間隙
の距離に対応した十分なはんだ厚が確保されるようにな
る。
【００７９】しかも実際には、このはんだ結合に際し、
同図１に示されるように、上記補助電極１２及び１３と
これに対応してプリント基板３上に形成されている補助
電極用ランド３２及び３３との間にもはんだバンプ４が
充填されるようになり、上記信号用電極１１とその対応
するランド３１との間のはんだ厚は、これら補助電極１
２及び１３と補助電極用ランド３２及び３３との間に充
填されるはんだ厚の分だけ更に上乗せされることとな
る。
【００８０】したがって、たとえ該パッケージ１が大き
な自重を有するものであったとしても、上記信号用電極
１１とその対応するランド３１との接合部に前述したは
んだ厚の薄肉化等が生じることはなく、高い信頼性のも
とに同パッケージ１を表面実装することができるように
なる。
【００８１】本実施形態においては、はんだバンプ４、
信号用電極１１、補助電極１２，１３およびランド３１
が導電性要素に該当し、信号用電極１１が第１の導電性
要素に、また、ランド３１が第２の導電性要素に該当す
る。さらに、信号用電極１１が第１の電極に、補助電極
１２，１３が第２の電極に該当する。
【００８２】なお、同実施形態のパッケージにあって
は、上記各電極位置に対応したパッケージ側方にもいわ
ゆる「ぬれ」を有する部分が形成されていることから、
図２に示されるようにフィレットと称される鋸引き状の
はんだ４’が残留されるかたちとなるが、上記パッケー
ジ構造によれば、これらフィレット４’を要しない上記
はんだバンプ４のみによるはんだ接合によっても十分な
実装強度並びに信頼性が確保されるようになることは勿
論である。
【００８３】また、同実施形態のパッケージにあって、
上記センサパッケージ１の材料としては例えばセラミッ
ク基板が用いられ、上記信号用電極１１及び補助電極１
２、１３の材料としては、該セラミック基板と線膨張率
の近い例えばタングステンやモリブデン等が用いられ
る。この場合、それらパッケージと各電極との間の熱応
力を最小限に抑えることができるようになり、上記パッ
ケージ構造とも相まって、上記各接合部の信頼性を更に
高めることができるようになる。
【００８４】このように、本実施形態におけるセンサパ
ッケージ１は、表面に垂直なる感度軸Ｆ１を有する加速
度センサ（トランスデューサチップ）２を内蔵し、同パ
ッケージ１は、加速度センサ２の表面に直交する実装表
面（図１での下面）を有し、この表面には加速度センサ
２の出力信号を取り出すための信号用電極１１（導電性
要素）が形成され、プリント基板（回路基板）３の実装
表面（図１での上面）に対して感度軸Ｆ１が平行となる
状態でプリント基板３の実装表面とパッケージ実装表面
とを対向させ、かつ両実装表面の間に信号用電極１１の
厚みより大きな厚みの補助電極（導電性要素）１２，１
３を設置することではんだ厚を制御したトランスデュー
サアッセンブリを構成している。また、このトランスデ
ューサアッセンブリにおいて、センサパッケージ１は、
加速度センサ２の出力信号を実装表面に取り出すための
ワイヤ２４，２５、配線２６、信号用電極１１（導電性
要素）を有し、この実装表面と、実装表面にランド（導
電性要素）３１を有するプリント基板３における当該表
面との間に、パッケージ実装表面での導電性要素である
信号用電極１１の厚みより大きな厚みの補助電極（導電
性要素）１２，１３を配置し、かつ感度軸Ｆ１がプリン
ト基板３の実装表面に平行となった状態において、信号
用電極１１とランド３１とをはんだバンプ４（導電性接
合要素）にて接続している。
【００８５】図３及び図４に、本発明者等が本出願の前
に開発した加速度センサの構造、並びにその実装形態を
参考までに例示する。すなわち、その加速度センサ２
は、図３に示されるように、上記梁構造を有する加速度
検出素子２１をはじめ、その梁の変位量に基づき検出さ
れる移動体の加速度情報を信号処理する信号処理回路２
２、信号処理用のコンデンサ２３、感度調整用の抵抗２
４等々がセンサハウジング５内に搭載されて構成されて
いる。
【００８６】そして、このセンサハウジング５からは、
同加速度センサ２の各端子に電気的に接続される信号用
リードピン６が導出され、プリント基板３への実装に際
しては、図４に示されるように、 （１）センサハウジング５を同プリント基板３に対して
直角に自立させるための適宜の補助部材７に組み付ける
（ネジ止めする）。 （２）信号用リードピン６をプリント基板３の対応する
接続孔に挿入し、センサハウジング５をこの補助部材７
ごと同基板３上に搭載する。 （３）この挿入した信号用リードピン６をプリント基板
３の裏側からはんだ８によって電気的且つ機械的に結合
する。といったプロセスが採られている。なお、図４に
おいても、矢印Ｆ１は、これが搭載される移動体の進行
方向、すなわち加速度センサ２の加速度検出軸を示して
いる。
【００８７】このような加速度センサにあっては上述の
ように、センサハウジング５を直角に自立させてその加
速度検出軸Ｆ１を当該移動体の進行方向に合わせるため
に上記補助部材７への組付けが必須となっている。この
ため、プリント基板３への部品実装効率が著しく阻害さ
れるとともに、その実装構造も自ずと複雑にならざるを
得ず、またその実装作業も煩雑を余儀なくされていた。
【００８８】この点、図１及び図２に示した実施形態の
上記パッケージ構造によれば、表面実装構造を採用した
ことでプリント基板３への部品実装効率（実装密度）が
大幅に向上されるとともに、その実装構造も極めて簡素
なものとなり、また、前述のはんだリフロー法の採用に
よって、同パッケージの実装作業も大幅に簡略化される
ようになる。
【００８９】しかも、同パッケージ構造によれば上述の
ように、直立実装といった単位面積当たりの自重の大き
な実装構造でありながら、少なくともその信号用電極１
１とプリント基板３上の各対応するランド３１との接合
部においては十分な実装強度と信頼性が確保されること
から、自動車に搭載される電子制御装置等、環境温度変
化や振動の激しい中にあって且つ高い信頼性が要求され
る装置に対しても十分余裕を持って採用することができ
るようになる。
【００９０】次に、図５及び図６を併せ参照して、同実
施形態のこうしたパッケージ構造を得る上で望ましい製
造方法についてその製造プロセスの一例を順に説明す
る。同パッケージ１の製造に際してはまず、セラミック
基板１０ａ〜１０ｅを図５（ａ）に示される態様で打ち
抜き、これをパッケージ基体１０群として接合した後、
基体１０のそれぞれに対し一括して、前記加速度センサ
２を内蔵するための内装配線を施す。なお同図５におい
て、この内装配線の敷設態様については図示を割愛して
いる。
【００９１】その後、それらパッケージ基体１０を図５
（ｂ）に示される態様で切り出し、これら切り出した基
体１０のそれぞれに対し、図５（ｃ）及び（ｄ）に示さ
れる態様で前記信号用電極１１及び補助電極１２、１３
を形成する。
【００９２】これら電極の形成に際してはまず、適宜の
マスクを施した上で、加速度センサ２の各端子と電気的
に接続される信号用電極１１、並びにそれら端子とは電
気的に接続されない第１の補助電極１２ａ及び１３ａと
するタングステンペースト若しくはモリブデンペースト
を図５（ｃ）に示される態様でスクリーン印刷する。
【００９３】次いで、第２層目の印刷として、マスクを
交換した後、今度は前記第２の補助電極１２ｂ及び１３
ｂとするタングステンペースト若しくはモリブデンペー
ストを図５（ｄ）に示される態様でスクリーン印刷す
る。なお、これら第２の補助電極１２ｂ及び１３ｂは、
同図５（ｄ）に示されるように、第１層目の印刷にて形
成された第１の補助電極１２ａ及び１３ａの一部に局部
的に、すなわち各パッケージ基体１０の電極形成面の四
隅（実装表面における外周部）に対して選択的に印刷形
成される。
【００９４】こうして各電極の印刷を終えると次に、そ
れら電極を一括焼成した後、各パッケージ基体１０を図
６（ａ）に示される態様で個々に切断する。そして最後
に、センサパッケージ１としての所望の加工を施した
後、図６（ｂ）に示される態様でその内部に前記各セン
サ部品を組み込み、同加速度センサ２を完成する。
【００９５】センサパッケージ１のこうした製造方法に
よれば、基本的には電極材料の印刷工程を２度繰り返す
だけの極めて簡単、且つ効率のよい処理を通じて、上述
した信頼性の高い表面実装を実現するパッケージ構造を
安定して得ることができるようになる。
【００９６】しかも同製造方法によれば、２度目の印刷
で積層印刷する第２の補助電極１２ｂ及び１３ｂの膜厚
を制御することで信号用電極１１とその対応するランド
３１（図１）との間でのはんだ厚を任意に調整すること
ができるようにもなる。
【００９７】因みにこの場合、同はんだ厚として２０μ
ｍ以上の厚さが確保できれば、既存の表面実装部品程度
の信頼性は確保されることが図７によって明らかであ
る。すなわち図７は、はんだ厚と相当塑性歪みとの関係
を示したものであり、この図７によれば、はんだ厚が薄
いほど相当塑性歪みが増加し、はんだ付けの信頼性も低
下していくことがわかる。そして、相当塑性歪みが約１
１．５％以下、はんだ厚にして約２０μｍ以上であれば
それら接合部の信頼性が確保されることが経験的に確認
されている。
【００９８】また同製造方法にあっては、図５（ｄ）に
示したように、上記第２の補助電極１２ｂ及び１３ｂを
電極形成面の四隅に対して選択的に形成するようにした
ことで、その実装精度も自ずと高められるようになる。
【００９９】すなわち、補助電極１２及び１３をこのよ
うな電極構造とすることにより、同パッケージ１をプリ
ント基板３上に位置決め搭載する際には、これら四隅に
形成された第２の補助電極１２ｂ及び１３ｂを通じてそ
の載置バランスがとられるようになる。そしてその後、
前述のはんだリフローによって各電極とプリント基板３
上の対応するランドとの接合が行われる際も、これら第
２の補助電極１２ｂ及び１３ｂによるより小さい接触面
積を通じて同載置バランスが保持されることとなる。こ
のため、溶融されたはんだの流量ばらつき等に起因して
パッケージ１が傾いた状態で実装されるなどの不都合も
自ずと生じ難くなる。特に加速度センサにとっては、図
２に矢印Ｆ１として付記した加速度検出軸が正確に定ま
ることが重要であり、同パッケージ１のこうした電極構
造によって、該加速度検出軸Ｆ１もより正確に設定され
るようになる。すなわち、同図２に矢印Ｆ２、或いはＦ
３として付記したような傾きは生じ難くなる。もっとも
加速度センサの場合、矢印Ｆ２方向への傾きはある程度
許容できる。
【０１００】この点について更に言及すると、プリント
基板３に対するパッケージ１の安定性を確保し、加速度
検出軸Ｆ１を安定化させることで指向性の低下が抑制さ
れる。つまり、信号用電極１１の厚さより厚い補助電極
１２，１３を有するパッケージ１をプリント基板３上に
配置した時にプリント基板３に対してパッケージ１が実
質的に垂直になるように補助電極１２，１３の形状や配
置場所や配置個数を決定する。具体的には、図６におい
てパッケージ１の下面における四隅に四角形の補助電極
１２ｂ，１３ｂを配置する場合を示したが、他にも、図
８に示すように、パッケージ１の下面における信号用電
極１１に対し帯状の補助電極１１０ａ，１１０ｂを配置
したり、図９に示すように、四角形状の補助電極１１１
ａ，１１１ｂと円状の補助電極１１１ｃ，１１１ｄとを
配置してもよい。また、図１０に示すように、パッケー
ジ１の下面における信号用電極１１に対し十字状の補助
電極１１２を配置したり、図１１に示すように、帯状の
補助電極１１３ａと四角形状の補助電極１１３ｂとを配
置してもよい。さらに、図１２に示すように、パッケー
ジ１の下面における信号用電極１１に対しＩ字状の補助
電極１１４を配置したり、図１３に示すように、円状の
補助電極１１５ａ，１１５ｂ，１１５ｃを配置したり、
図１４に示すように、パッケージ１の下面における信号
用電極１１の無い領域に補助電極１１６を配置してもよ
い。
【０１０１】このようにすると図２のＦ３の方向にパッ
ケージ１が傾くことを好適に回避することができる。Ｆ
３の方向にパッケージ１が傾くことが防止できると、次
のメリットがある。加速度センサにおいてはその検出軸
（感度軸）がパッケージ１の基板配置面（図２では下
面）に平行となる必要があり、仮に図２のＦ２の方向に
パッケージ１が傾いたとしても検出軸方向は何ら変化す
ることがなくパッケージ１が傾いたことによる影響を全
く受けない。これに対し、図２のＦ３の方向にパッケー
ジ１が傾いた場合には検出軸方向はその傾いたことによ
って変化し、検出軸はこの変化分における重力Ｇの影響
（即ち、Ｇ・ｓｉｎθ、但し、θは傾斜角度）を直接受
けることになる。特に、ＡＢＳ（アンチロックブレーキ
システム）用やサスペンション制御用のセンサとして用
いる場合においては、その検出加速度が±１Ｇ程度であ
り、傾いたことによる悪影響を受けやすい。しかしなが
ら、本実施形態においてはＦ３の方向にパッケージ１が
傾くことが防止でき、感度軸方向における加速度を精度
よく検出することができる。
【０１０２】以上のようにして、プリント基板３に対し
て本センサパッケージ１を配置してなる、極めて簡単な
構造でありながらはんだ信頼性が高く且つ指向性の良好
なトランスデューサアッセンブリが組み立てられること
になる。
【０１０３】なお、図２のＦ２の方向とＦ３の方向に同
時にパッケージ１が傾いた場合には、パッケージ１がＦ
３の方向にも傾いていることから前述したＦ３の方向に
のみ傾いた場合と同様のことが言える。
【０１０４】また、補助電極１２及び１３のこのような
電極構造によれば、図１に示されるようにプリント基板
３上にそれら電極に対応したランド３２及び３３が併せ
設けられる場合、上記第１の補助電極１２ａ及び１３ａ
が露出される部分でも好適なはんだ厚が確保され、その
実装強度も更に高まることとなる。この加速度センサが
自動車等の移動体に搭載されることを考慮すれば、すな
わち振動の多い環境で使用されることを考慮すれば、該
実装強度は高いに越したことはない。
【０１０５】尚、上記実施形態ではプリント基板３にパ
ッケージ１を実装した際にプリント基板３表面に対して
感度軸Ｆ１が平行となることを中心に説明したが、実装
の際にプリント基板３表面に対する感度軸が常に所定方
向に定まるようにパッケージ１実装が安定して行われ
ば、加速度の検出が良好に行うことができる。それ故
に、感度軸がプリント基板３表面に平行となる必要は必
ずしもない。
【０１０６】以上説明したように、同実施形態にかかる
表面実装型半導体パッケージ及びそれを用いたトランス
デューサアッセンブリ構造によれば、 （イ）大きな自重を有するパッケージであっても、信号
用電極１１とその対応するプリント基板３上のランド３
１との接合部にはんだ厚の薄肉化等が生じることはな
く、高い信頼性のもとに同パッケージを表面実装するこ
とができる。このパッケージ１とプリント基板３との間
のはんだ厚を大きくしてはんだ寿命を向上させることに
加えて、プリント基板３に対するパッケージ１の安定性
を確保して加速度検出軸（感度軸）Ｆ１を安定化させる
ことで指向性の低下を抑制することができる。 （ロ）またこのため、検出軸を合わせるために直立に実
装される加速度センサのセンサパッケージ等、環境温度
変化や振動の激しい中にあって且つ高い信頼性が要求さ
れる装置パッケージとしても十分余裕を持って採用する
ことができる。 （ハ）しかも、こうした実装構造は、ボールやスペーサ
等の補助部材が必要とされることなく、パッケージ自身
の電極構造に基づいて実現されることから、コスト的な
負担が強いられることもなく且つその実装が極めて容易
でもある。 （ニ）また、同電極構造として、その補助電極１２及び
１３はそれぞれ、信号用電極１１と等しい膜厚を有する
第１の補助電極１２ａ及び１３ａとその上に積層される
第２の補助電極１２ｂ及び１３ｂとの２層構造となって
いるため、この第２の補助電極１２ｂ及び１３ｂの膜厚
を通じて、信号用電極１１とその対応するランド３１と
の間でのはんだ厚を任意に調整することができる。 （ホ）そしてこのとき、上記第２の補助電極１２ｂ及び
１３ｂの膜厚を２０μｍ以上に設定することで、当該パ
ッケージの自重に拘わらず、既存の表面実装部品程度の
信頼性は上記はんだ接合部において好適に確保される。 （ヘ）一方、上記第２の補助電極１２ｂ及び１３ｂにつ
いてはこれを電極形成面の四隅に対して選択的に形成す
るようにしたことで、はんだリフロー等の実施に際して
もその載置バランスが良好に保持されるようになり、同
パッケージの実装精度も自ずと高められる。 （ト）また、補助電極１２及び１３のこうした電極構造
により、第１の補助電極１２ａ及び１３ａが露出される
部分でも、その対応するランド３２及び３３との間では
好適なはんだ厚が確保され、その実装強度も更に高めら
れる。 （チ）上記パッケージ１の材料としてセラミック基板を
用い、上記各電極材料としてタングステンを用いるな
ど、互いに線膨張率の近似した材料を用いたことでそれ
らパッケージと各電極との間の熱応力を最小限に抑える
ことができるようになり、上記パッケージ構造とも相ま
って、上記各接合部の信頼性を更に高めることができ
る。等々、多くの優れた効果が奏せられるようになる。
【０１０７】また、同パッケージの上述した製造方法に
よっても、 （リ）基本的には電極材料の印刷工程を２度繰り返すだ
けの極めて簡単、且つ効率のよい処理を通じて、信頼性
の高い表面実装を実現する上記パッケージ構造を安定し
て得ることができる。など、こうした表面実装型半導体
パッケージの製造方法として極めて望ましい効果が奏せ
られるようになる。
【０１０８】なお、図６に示す半導体パッケージでは、
上記第２の補助電極１２ｂ及び１３ｂを電極形成面の四
隅にのみ選択形成するようにしたが、これら第２の補助
電極１２ｂ及び１３ｂについてはこれを第１の補助電極
１２ａ及び１３ａと同じ大きさを有する電極として形成
するようにしてもよい。少なくとも補助電極１２及び１
３が上記直立実装されるパッケージ１の短辺部近傍に選
択的に形成されることで同パッケージの載置バランスは
保たれるようになる。すなわち、その後、前述のはんだ
リフローによって各電極とプリント基板３上の対応する
ランドとの接合が行われる際も、これら短辺部近傍に形
成された補助電極１２及び１３のみによる比較的小さな
接触面積を通じて、最低限安定した載置バランスは保持
されるようになる。
【０１０９】また、同実施形態では、加速度センサのセ
ンサパッケージにこの発明にかかるパッケージ構造を適
用する場合について示したが、他の振動センサやヨーレ
ートセンサ等、検出対象となる力学量に対して直角に配
設される梁構造の検出素子が内蔵される力学量センサの
センサパッケージにも上記構造は同様に適用することが
できる。そして、同パッケージ構造によれば、直立実装
されることにより単位面積当たりの自重が大きくなるそ
れらセンサパッケージにあって、信号用電極とその対応
するランドとの接合部におけるはんだ厚を好適に確保す
ることができ、ひいては同はんだ厚の薄肉化に起因する
信頼性の低下等も好適に回避することができるようにな
る。 （第２の実施の形態）以上説明した発明にかかる上記パ
ッケージ構造は、これらセンサパッケージに限られるこ
となく、マルチチップモジュール（ＭＣＭ）や先の図１
７に例示したような大面積半導体チップなどの表面実装
型部品にも同様に適用することができる。図１５（ａ）
及び（ｂ）に、図１７に例示した半導体チップにこの発
明のパッケージ構造を適用した場合についてその構造例
を示す。
【０１１０】すなわち、このような大面積半導体チップ
であれ、その底面端部の適宜な位置に補助電極９２、９
３、９４、及び９５（本発明の電極、導電性接合要素に
該当）を設け、それら補助電極の構造を、例えば図１５
（ａ）に示されるように、・信号用電極９１と同一の膜
厚を有して半導体パッケージ９に着膜される第１の補助
電極９２ａ、９３ａ、９４ａ、及び９５ａと、これら第
１の補助電極上に積層着膜される第２の補助電極９２
ｂ、９３ｂ、９４ｂ、及び９５ｂとの２層構造とする。
といった構造とすることで、当該半導体パッケージ９を
回路基板としてのプリント基板上に載置したとき、信号
用電極９１とその対応するプリント基板上のランドとの
間に、 補助電極の膜厚−信号用電極の膜厚 すなわち上記第２の補助電極９２ｂ、９３ｂ、９４ｂ、
及び９５ｂの膜厚に対応した間隙を形成することがで
き、且つこれら第２の補助電極の膜厚を通じて上記信号
用電極９１とその対応するランドとの間での導電性接合
要素としてのはんだ厚を任意に調整することができるよ
うになる。
【０１１１】またさらには、図１５（ｂ）に示されるよ
うに、 ・上記第２の補助電極９２ｂ、９３ｂ、９４ｂ、及び９
５ｂについてはこれを各対応する第１の補助電極上の一
部に局部的に積層形成する。といった電極構造を採用す
ることとすれば、上述したはんだの流量ばらつき等に起
因する実装精度の低下を好適に抑制することができると
ともに、プリント基板上にそれら補助電極に対応したラ
ンド導電性要素が併せ設けられる場合には、上記第１の
補助電極９２ａ、９３ａ、９４ａ、及び９５ａが露出さ
れる部分でも好適なはんだ厚が確保されることから、そ
の実装強度も更に高まることとなる。
【０１１２】なお、こうしたパッケージ構造に対し、プ
リント基板にも上記補助電極に対応したランドを併せ設
けることがその実装強度を高める上で、若しくは上記信
号用電極とその対応するプリント基板上のランドとの間
でのはんだ厚をより厚く確保する上で有効であることは
上述した通りであるが、該プリント基板側の上記補助電
極に対応したランドの配設は同パッケージにとって必須
ではない。
【０１１３】すなわち、上記補助電極自体、電気的には
何ら寄与しない電極であるため、同パッケージのプリン
ト基板への実装後、この電極が電気的に浮いていたとし
ても何ら不都合はない。また、プリント基板上に該補助
電極に対応したランドが併せ設けられるにしろ、この発
明はそもそも、同補助電極部でのはんだ接合を犠牲にし
て上記信号用電極とその対応するランドとの間でのはん
だ厚を確保するものであり、この補助電極部でのはんだ
接合の信頼性は低くてよい。そして、上記信号用電極と
その対応するランドとの間でのはんだ厚が上述のように
十分に確保されさえすれば、同補助電極部において必ず
しもはんだ接合がなされなかったとしても、該パッケー
ジの実装強度をはじめ、それら接合部の必要十分な信頼
性は確保されるようになる。
【０１１４】逆に、同補助電極に対応するランドの配設
を積極的に割愛することとすれば、補助電極を有しない
従来の半導体パッケージ用に予め設計され、製造されて
いる既存のプリント基板をそのまま使用することができ
ることともなる。
【０１１５】また、半導体パッケージに内蔵される半導
体装置の各端子と電気的に接続される信号用電極と補助
電極は、各信号用電極の不都合な短絡状態が回避できれ
ば電気的に接続されていてもよい。
【０１１６】また、以上例示した半導体パッケージにあ
っては、上記補助電極を２層構造とすることによって信
号用電極よりも厚い膜厚を確保することとした。しか
し、信号用電極と補助電極との間のこうした膜厚関係さ
え満たし得るものであれば、上記補助電極としても、１
層構造のもの、或いは３層以上等の任意の構造のものを
採用することができる。
【０１１７】また、上記製造方法にあっては、信号用電
極も含めてそれら電極をスクリーン印刷によって形成す
ることとしたが、その形成手法も任意である。他に例え
ば、パッド印刷、メッキ、ホトスタンプ（接着）、等々
の手法を用いてそれら電極の形成を行うこともできる。
【０１１８】また、半導体パッケージやそれら電極とし
て採用する材料も、上記セラミック基板やタングステン
に限られることなく任意である。パッケージ材料として
は他に、樹脂、液晶ポリマ（ＬＣＰ）、ガラス、等々を
採用することができ、また電極材料としては他に、銅、
銀、金、銀白金、銀パラジウム、アルミニウム、ニッケ
ル、等々を採用することができる。 （第３の実施の形態）以上説明した第１、第２の実施形
態に係る発明は、はんだ寿命を向上させるためにパッケ
ージと回路基板との間のはんだ厚を高くし、また、感度
軸を安定化させる（指向性を低下させない）ためになさ
れたものであって、特に、補助電極の膜厚が信号用電極
の膜厚より厚いことを規定したものである。
【０１１９】本第３の実施形態の発明では、同じ課題を
解決するものでありながら、上記各実施形態の発明の如
く補助電極と信号用電極の両膜厚関係を規定しないで
も、同様の効果が得られるものである。
【０１２０】以下、本第３の実施形態の説明において上
記各実施の形態と相違する部分だけを説明し、共通する
製法、構成などについてはその説明を省略する。又、同
一構成には同一符号を付す。
【０１２１】図１６は第３の実施の形態にかかる表面実
装型半導体パッケージ（本発明の表面実装型パッケー
ジ、表面実装型ユニット、トランスデューサアッセンブ
リに該当し、収容部を有するパッケージでなくてもよ
い）構造の正面図（蓋２０付き）である。
【０１２２】この構成の装置は、上述のような補助部材
や補助電極などの導電性要素は必ずしも必要としない構
造である。具体的には、パッケージ１（本発明の半導体
パッケージ、表面実装型装置に該当し、収容部を有する
パッケージでなくてもよい）の電極形成表面の形状を工
夫するものであり、例えば電極を形成する表面よりプリ
ント基板（回路基板）３側に突出するような凸部１００
をパッケージ１の表面に設け、この凸部１００がプリン
ト基板３に当接するようにパッケージ１をプリント基板
３に位置するものである。これによっても、パッケージ
１をプリント基板３に接合したときには導電性接合要素
としてのはんだ厚みを高く設定することが可能となり、
上記各実施形態の発明と同様のはんだ寿命の向上が期待
できる。
【０１２３】またこの構成によれば、パッケージ１自身
の端部を利用することになるので、プリント基板３に対
するパッケージ１の安定した設置が可能となり、安定し
た感度軸が得られる。
【０１２４】勿論、凸部１００の個数、形状、設置箇所
は図８〜図１４に示される如く適宜選択使用可能であ
り、プリント基板（回路基板）３側に設けてもよい。な
お、凸部は上記構成に限るものではない。例えば、図１
６に示すようなパッケージ側面該当箇所において、通常
の印刷技術によって、パッケージの焼成前にアルミナや
ガラスなどの印刷膜を形成するように凸部（図示せず）
を設けてもよい。また、パッケージの焼成後に樹脂やシ
ルクの印刷膜を形成するように凸部（図示せず）を設け
てもよい。また、パッケージ側面該当箇所に樹脂テープ
を貼り付けることにより凸部（図示せず）を設けてもよ
い。いずれの場合でも、図１６の構成と同様の効果が得
られる。
【０１２５】また、図１６に示される凸部１００とプリ
ント基板３の間に補助部材や補助電極を配置してもよい
ことは言うまでもない。このように本実施の形態におい
ては、表面実装型装置１の表面をプリント基板３の表面
に向かい合わせ表面実装型装置１とプリント基板３を電
気的に接続する導電性接合要素としてのはんだバンプ４
を有し、はんだバンプ４の厚みが表面実装型装置１若し
くはプリント基板３のいずれかに設けられた凸部１００
によって制御されている構造を採用した。
【０１２６】よって、こうした表面実装型ユニットによ
れば、表面実装型装置１をプリント基板３上に載置した
とき、両者間には、凸部１００によりはんだバンプ４の
厚みが制御され、間隙が形成されるようになる。このた
め、これまで説明してきたように十分なはんだ厚が確保
され、高い信頼性のもとに表面実装型装置１を表面実装
することができる。また、こうした実装構造は、ボール
やスペーサ等の補助部材が必要とされることなく上記パ
ッケージ自身の構造に基づいて実現されることから、コ
スト的な負担が強いられることもなく且つその実装が極
めて容易でもある。
【図面の簡単な説明】
【図１】この発明のパッケージ構造についてその一実施
形態を示す正面図。
【図２】同実施形態のパッケージの表面実装形態を示す
斜視図。
【図３】従来の加速度センサの構造を示す正面図。
【図４】従来の加速度センサの実装形態を示す斜視図。
【図５】上記実施形態のパッケージの製造プロセスを示
す斜視図。
【図６】上記実施形態のパッケージの製造プロセスを示
す斜視図。
【図７】はんだ厚さと相当塑性歪みとの関係を示すグラ
フ。
【図８】補助電極の配置例を示す平面図。
【図９】補助電極の配置例を示す平面図。
【図１０】補助電極の配置例を示す平面図。
【図１１】補助電極の配置例を示す平面図。
【図１２】補助電極の配置例を示す平面図。
【図１３】補助電極の配置例を示す平面図。
【図１４】補助電極の配置例を示す平面図。
【図１５】この発明のパッケージ構造の他の例を示す斜
視図。
【図１６】この発明のパッケージ構造の他の例を示す正
面図（フタ付）。
【図１７】従来の表面実装型部品のパッケージ構造例を
示す底面及び正面図。
【符号の説明】
１…センサパッケージ（半導体パッケージ）、１０…パ
ッケージ基体、１１…信号用電極、１２（１２ａ、１２
ｂ）、１３（１３ａ、１３ｂ）…補助電極、２…加速度
センサ（半導体装置）、２１…加速度検出素子、２２…
信号処理回路、２３…信号処理用コンデンサ、２４…感
度調整用抵抗、３…プリント基板、３１…ランド、３
２、３３…補助電極用ランド、４…はんだバンプ、５…
センサハウジング、６…信号用リードピン、７…補助部
材、８…はんだ、９…半導体パッケージ、９１…信号用
電極、９２（９２ａ、９２ｂ）〜９５（９５ａ、９５
ｂ）…補助電極。

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】プリント基板（３）上に導電性バンプ
    （４）により表面実装される表面実装型半導体パッケー
    ジにおいて、 半導体パッケージ（１）に内蔵される半導体装置（２）
    の各端子と電気的に接続される信号用電極（１１）と同
    半導体装置（２）の各端子とは電気的に接続されない補
    助電極（１２，１３）とをそれぞれ当該半導体パッケー
    ジ（１）の実装面に具え、 前記補助電極（１２，１３）は、前記信号用電極（１
    １）よりも膜厚の厚い電極として形成されることを特徴
    とする表面実装型半導体パッケージ。
  2. 【請求項２】前記補助電極（１２，１３）は、前記信号
    用電極（１１）と同一の膜厚を有して前記半導体パッケ
    ージ（１）に着膜される第１の補助電極（１２ａ，１３
    ａ）と、この第１の補助電極（１２ａ，１３ａ）上に積
    層着膜される第２の補助電極（１２ｂ，１３ｂ）との２
    層構造を有して形成される請求項１記載の表面実装型半
    導体パッケージ。
  3. 【請求項３】前記第２の補助電極（１２ｂ，１３ｂ）は
    ２０μｍ以上の膜厚を有して形成される請求項２記載の
    表面実装型半導体パッケージ。
  4. 【請求項４】前記補助電極（１２，１３）は、前記半導
    体パッケージ（１）の端部に対して選択的に形成される
    請求項１または２または３記載の表面実装型半導体パッ
    ケージ。
  5. 【請求項５】前記半導体パッケージ（１）は、検出対象
    となる力学量に対して直角に配設される梁構造の力学量
    検出素子（２１）が内蔵された力学量センサパッケージ
    であり、前記信号用電極（１１）及び前記補助電極（１
    ２，１３）は、該直立実装されるセンサパッケージ
    （１）の実装面に対して形成される請求項１〜４の何れ
    かに記載の表面実装型半導体パッケージ。
  6. 【請求項６】前記補助電極（１２，１３）は、前記直立
    実装されるセンサパッケージ（１）の実装面の短辺部近
    傍に選択的に形成される請求項５記載の表面実装型半導
    体パッケージ。
  7. 【請求項７】前記補助電極（１２，１３）は、前記信号
    用電極（１１）と同一の膜厚を有して前記半導体パッケ
    ージ（１）に着膜される第１の補助電極（１２ａ，１３
    ａ）とこの第１の補助電極（１２ａ，１３ａ）上に堆積
    着膜される第２の補助電極（１２ｂ，１３ｂ）との２層
    構造を有して形成され、少なくとも前記第２の補助電極
    （１２ｂ，１３ｂ）は、前記直立実装されるセンサパッ
    ケージ（１）の実装面の四隅に対して選択的に形成され
    る請求項６記載の表面実装型半導体パッケージ。
  8. 【請求項８】表面に垂直なる感度軸（Ｆ１）を有するト
    ランスデューサチップ（２１）を内蔵したパッケージ
    （１）を用いたトランスデューサアッセンブリであっ
    て、 前記トランスデューサチップ（２１）の表面に直交する
    パッケージ実装表面を有し、このパッケージ実装表面に
    は前記トランスデューサチップ（２１）の出力信号を取
    り出すための導電性要素（１１）が形成され、回路基板
    （３）の実装表面に対して前記感度軸（Ｆ１）が平行と
    なる状態で回路基板（３）の実装表面と前記パッケージ
    実装表面とを対向させ、かつ両実装表面の間に前記導電
    性要素（１１）の厚みより大きな厚みの導電性要素（１
    ２，１３）を適宜設置したことを特徴とするトランスデ
    ューサアッセンブリ。
  9. 【請求項９】表面に垂直なる感度軸（Ｆ１）を有するト
    ランスデューサチップ（２１）を内蔵したパッケージ
    （１）を用いたトランスデューサアッセンブリであっ
    て、 前記トランスデューサチップ（２１）の出力信号をパッ
    ケージ実装表面に取り出すための導電性要素（１１）を
    有し、 この実装表面と、実装表面に導電性要素（３１）を有す
    る回路基板（３）における当該基板実装表面との間に、
    前記パッケージ実装表面での導電性要素（１１）の厚み
    より大きな厚みの導電性要素（１２，１３）を適宜配置
    し、かつ前記感度軸（Ｆ１）が前記基板実装表面に平行
    となった状態において、前記パッケージ実装表面での導
    電性要素（１１）と回路基板（３）での導電性要素（３
    １）とを導電性接合要素（４）にて接続したことを特徴
    とするトランスデューサアッセンブリ。
  10. 【請求項１０】導電性要素（４，１１，３１）により回
    路基板（３）上に表面実装される表面実装型ユニットに
    おいて、 表面実装型装置（１）の表面に供給され、この表面実装
    型装置（１）に固定されるチップ素子（２１）に電気的
    に接続される第１の電極（１１）と、 前記表面実装型装置（１）の表面に供給され、前記第１
    の電極（１１）の膜厚より大きな膜厚の第２の電極（１
    ２，１３）とを有することを特徴とする表面実装型ユニ
    ット。
  11. 【請求項１１】前記第２の電極（１２，１３）は前記表
    面実装型装置（１）の前記表面の外周部分に適宜形成さ
    れるものであることを特徴とする請求項１０に記載の表
    面実装型ユニット。
  12. 【請求項１２】前記第２の電極（１２，１３）は前記表
    面実装型装置（１）の前記表面の短辺に接近して適宜形
    成されるものであることを特徴とする請求項１０に記載
    の表面実装型ユニット。
  13. 【請求項１３】前記第２の電極（１２，１３）は、 前記表面実装型装置（１）の表面の前記第１の電極（１
    １）と実質的に同一膜厚として印刷形成された第１の補
    助電極（１２ａ，１３ａ）と、 少なくとも前記第１の補助電極（１２ａ，１３ａ）上に
    積層印刷形成された第２の補助電極（１２ｂ，１３ｂ）
    とからなることを特徴とする請求項１０〜１２の何れか
    に記載の表面実装型ユニット。
  14. 【請求項１４】前記第１の補助電極（１２ａ，１３ａ）
    および第２の補助電極（１２ｂ，１３ｂ）は少なくとも
    前記表面実装型装置（１）の前記表面の四隅に適宜形成
    されるものであることを特徴とする請求項１３に記載の
    表面実装型ユニット。
  15. 【請求項１５】前記第２の補助電極（１２ｂ，１３ｂ）
    は２０μｍ以上の膜厚を有することを特徴とする請求項
    １３または１４に記載の表面実装型ユニット。
  16. 【請求項１６】前記チップ素子（２１）は力学量検出素
    子であり、この力学量検出素子はその感度軸（Ｆ１）が
    前記表面実装型装置（１）の前記表面に対し実質的に平
    行になるように前記表面実装型装置（１）に固定される
    ことを特徴とする請求項１０〜１５の何れかに記載の表
    面実装型ユニット。
  17. 【請求項１７】前記第１の電極（１１）と第２の電極
    （１２，１３）は同一の印刷材料からなることを特徴と
    する請求項１０〜１６の何れかに記載の表面実装型ユニ
    ット。
  18. 【請求項１８】主面に垂直な感度軸（Ｆ１）を有するト
    ランスデューサ素子（２１）が固定された表面実装型装
    置（１）を用いたトランスデューサアッセンブリであっ
    て、 前記トランスデューサ素子（２１）の前記主面に対して
    実質的に垂直な前記表面実装型装置（１）の表面に形成
    され、前記トランスデューサ素子（２１）の出力信号を
    伝達する導電性要素（１１）と、 前記トランスデューサ素子（２１）の感度軸（Ｆ１）が
    平行となる前記表面実装型装置（１）の前記表面が向か
    い合った状態で前記表面実装型装置（１）が配置設定さ
    れて、前記感度軸（Ｆ１）が実質的に平行となる表面を
    有する回路基板（３）と、 前記表面実装型装置（１）の表面と前記回路基板（３）
    の表面との間に適宜供給された前記導電性要素（１１）
    よりも厚い補助電極（１２，１３）とを備えることを特
    徴とするトランスデューサアッセンブリ。
  19. 【請求項１９】主面に垂直な感度軸（Ｆ１）を有するト
    ランスデューサ素子（２１）が固定された表面実装型装
    置（１）を用いたトランスデューサアッセンブリであっ
    て、 前記表面実装型装置（１）の表面に対し実質的に垂直な
    前記表面実装型装置（１）の表面に形成され、前記トラ
    ンスデューサ素子（２１）の出力信号を伝達する第１の
    導電性要素（１１）と、 前記表面実装型装置（１）が配置設定され、前記トラン
    スデューサ素子（２１）の出力信号が入力される第２の
    導電性要素（３１）を有する回路基板（３）と、 前記表面実装型装置（１）の表面と前記回路基板（３）
    の表面との間に適宜供給され、前記第１の導電性要素
    （１１）よりも厚い補助電極（１２，１３）と、 前記回路基板（３）の表面に前記トランスデューサ素子
    （２１）の感度軸（Ｆ１）が実質的に平行となる状態で
    前記表面実装型装置（１）を前記回路基板（３）に向か
    い合わせて前記第１の導電性要素（１１）と前記第２の
    導電性要素（３１）を電気的に接続する導電性接合要素
    （４）とを備えることを特徴とするトランスデューサア
    ッセンブリ。
  20. 【請求項２０】前記表面実装型装置（１）は積層セラミ
    ック基板若しくは樹脂若しくは液晶ポリマ若しくはガラ
    スのいずれかからなることを特徴とする請求項１８また
    は１９に記載のトランスデューサアッセンブリ。
  21. 【請求項２１】前記導電性要素（１１，３１）と前記補
    助電極（１２，１３）は同一の印刷材料からなることを
    特徴とする請求項１８〜２０の何れかに記載のトランス
    デューサアッセンブリ。
  22. 【請求項２２】導電性接合要素（４）の厚みを制御する
    導電性要素（１２，１３）を有し、表面実装型装置
    （１）の表面を回路基板（３）の表面に向かい合うよう
    に前記導電性接合要素（４）により配置してなる表面実
    装型ユニット。
  23. 【請求項２３】更に主面にある角度をなす感度軸（Ｆ
    １）を有する力学量検出素子（２１）を有し、 前記感度軸（Ｆ１）が前記回路基板（３）の表面に対し
    て所望の位置関係となるように前記力学量検出素子（２
    １）が前記表面実装型装置（１）に取り付けられること
    を特徴とする請求項２２に記載の表面実装型ユニット。
  24. 【請求項２４】前記表面実装型装置（１）の表面は前記
    力学量検出素子（２１）からの信号を取り出す信号用電
    極（１１）を介して前記回路基板（３）の表面に設置設
    定されるものであり、前記信号用電極（１１）と前記導
    電性要素（１２，１３）は同一の印刷材料からなること
    を特徴とする請求項２２または２３に記載の表面実装型
    ユニット。
  25. 【請求項２５】前記導電性要素（１２，１３）は前記信
    号用電極（１１）より厚い膜厚を有することを特徴とす
    る請求項２２〜２４の何れかに記載の表面実装型ユニッ
    ト。
  26. 【請求項２６】表面実装型装置（１）と、 回路基板（３）と、 前記表面実装型装置（１）の表面を回路基板（３）の表
    面に向かい合わせ前記表面実装型装置（１）と前記回路
    基板（３）を電気的に接続する導電性接合要素（４）
    と、 前記導電性接合要素（４）の厚みを制御する導電性要素
    （１２，１３）とを有することを特徴とする表面実装型
    ユニット。
  27. 【請求項２７】更に主面にある角度をなす感度軸（Ｆ
    １）を有する力学量検出素子（２１）を有し、 前記感度軸（Ｆ１）が前記回路基板（３）の表面に対し
    て所望の位置関係となるように前記力学量検出素子（２
    １）が前記表面実装型装置（１）に取り付けられること
    を特徴とする請求項２６に記載の表面実装型ユニット。
  28. 【請求項２８】前記表面実装型装置（１）の表面は前記
    力学量検出素子（２１）からの信号を取り出す信号用電
    極（１１）を介して前記回路基板（３）の表面に設置設
    定されるものであり、前記信号用電極（１１）と前記導
    電性要素（１２，１３）は同一の印刷材料からなること
    を特徴とする請求項２６または２７に記載の表面実装型
    ユニット。
  29. 【請求項２９】前記導電性要素（１２，１３）は前記信
    号用電極（１１）より厚い膜厚を有することを特徴とす
    る請求項２６〜２８の何れかに記載の表面実装型ユニッ
    ト。
  30. 【請求項３０】表面実装型装置（１）の表面を回路基板
    （３）の表面に向かい合うように導電性接合要素（４）
    により配置設定する際に、前記導電性接合要素（４）の
    厚みを制御する導電性要素（１２，１３）を適宜表面実
    装型装置（１）と回路基板（３）との間に設けることを
    特徴とする表面実装型ユニット。
  31. 【請求項３１】更に主面にある角度をなす感度軸（Ｆ
    １）を有する力学量検出素子（２１）を有し、 前記感度軸（Ｆ１）が前記回路基板（３）の表面に対し
    て所望の位置関係となるように前記力学量検出素子（２
    １）が前記表面実装型装置（１）に取り付けられること
    を特徴とする請求項３０に記載の表面実装型ユニット。
  32. 【請求項３２】前記表面実装型装置（１）の表面は前記
    力学量検出素子（２１）からの信号を取り出す信号用電
    極（１１）を介して前記回路基板（３）の表面に設置設
    定されるものであり、前記信号用電極（１１）と前記導
    電性要素（１２，１３）は同一の印刷材料からなること
    を特徴とする請求項３０または３１に記載の表面実装型
    ユニット。
  33. 【請求項３３】前記導電性要素（１２，１３）は前記信
    号用電極（１１）より厚い膜厚を有することを特徴とす
    る請求項３０〜３２の何れかに記載の表面実装型ユニッ
    ト。
  34. 【請求項３４】表面実装型装置（１）と、 回路基板（３）と、 前記表面実装型装置（１）の表面を回路基板（３）の表
    面に向かい合わせ前記表面実装型装置（１）と前記回路
    基板（３）を電気的に接続する導電性接合要素（４）と
    を有し、 前記導電性接合要素（４）の厚みが前記表面実装型装置
    （１）若しくは前記回路基板（３）のいずれかに設けら
    れた凸部（１００）によって制御されていることを特徴
    とする表面実装型ユニット。
  35. 【請求項３５】前記表面実装型装置（１）および前記回
    路基板（３）は、前記凸部（１００）を介して互いに接
    触していることを特徴とする請求項３４に記載の表面実
    装型ユニット。
  36. 【請求項３６】更に主面にある角度をなす感度軸（Ｆ
    １）を有する力学量検出素子（２１）を有し、 前記感度軸（Ｆ１）が前記回路基板（３）の表面に対し
    て所望の位置関係となるように前記力学量検出素子（２
    １）が前記表面実装型装置（１）に取り付けられること
    を特徴とする請求項３４または３５に記載の表面実装型
    ユニット。
JP03668697A 1996-02-23 1997-02-20 表面実装型半導体パッケージ、トランスデューサアッセンブリおよび表面実装型ユニット Expired - Fee Related JP3849203B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03668697A JP3849203B2 (ja) 1996-02-23 1997-02-20 表面実装型半導体パッケージ、トランスデューサアッセンブリおよび表面実装型ユニット

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP3635396 1996-02-23
JP8-36353 1996-02-23
JP34402596 1996-12-24
JP8-344025 1996-12-24
JP03668697A JP3849203B2 (ja) 1996-02-23 1997-02-20 表面実装型半導体パッケージ、トランスデューサアッセンブリおよび表面実装型ユニット

Publications (2)

Publication Number Publication Date
JPH10242386A true JPH10242386A (ja) 1998-09-11
JP3849203B2 JP3849203B2 (ja) 2006-11-22

Family

ID=27289063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03668697A Expired - Fee Related JP3849203B2 (ja) 1996-02-23 1997-02-20 表面実装型半導体パッケージ、トランスデューサアッセンブリおよび表面実装型ユニット

Country Status (1)

Country Link
JP (1) JP3849203B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123521A (ja) * 2005-10-27 2007-05-17 Kyocera Corp 多数個取り配線基板
JP2007155714A (ja) * 2005-11-10 2007-06-21 Honeywell Internatl Inc センサ感知軸線の移動用小型パッケージ
JP2011233626A (ja) * 2010-04-26 2011-11-17 Denso Corp 表面実装型半導体パッケージの実装構造

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04269834A (ja) * 1991-02-26 1992-09-25 Citizen Watch Co Ltd ハンダバンプの形成方法
JPH05206324A (ja) * 1992-01-29 1993-08-13 Matsushita Electric Ind Co Ltd 縦型電子部品
JPH05327163A (ja) * 1992-05-20 1993-12-10 Fujitsu Ltd 電子部品の実装構造
JPH07249707A (ja) * 1994-03-09 1995-09-26 Fujitsu Ltd 半導体パッケージ
JPH08148597A (ja) * 1994-11-17 1996-06-07 Toshiba Corp 半導体モジュール
JPH1062446A (ja) * 1996-08-14 1998-03-06 Hitachi Ltd 加速度センサ及び実装用プリント基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04269834A (ja) * 1991-02-26 1992-09-25 Citizen Watch Co Ltd ハンダバンプの形成方法
JPH05206324A (ja) * 1992-01-29 1993-08-13 Matsushita Electric Ind Co Ltd 縦型電子部品
JPH05327163A (ja) * 1992-05-20 1993-12-10 Fujitsu Ltd 電子部品の実装構造
JPH07249707A (ja) * 1994-03-09 1995-09-26 Fujitsu Ltd 半導体パッケージ
JPH08148597A (ja) * 1994-11-17 1996-06-07 Toshiba Corp 半導体モジュール
JPH1062446A (ja) * 1996-08-14 1998-03-06 Hitachi Ltd 加速度センサ及び実装用プリント基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123521A (ja) * 2005-10-27 2007-05-17 Kyocera Corp 多数個取り配線基板
JP4606303B2 (ja) * 2005-10-27 2011-01-05 京セラ株式会社 多数個取り配線基板、電子装置の製造方法
JP2007155714A (ja) * 2005-11-10 2007-06-21 Honeywell Internatl Inc センサ感知軸線の移動用小型パッケージ
JP2011233626A (ja) * 2010-04-26 2011-11-17 Denso Corp 表面実装型半導体パッケージの実装構造

Also Published As

Publication number Publication date
JP3849203B2 (ja) 2006-11-22

Similar Documents

Publication Publication Date Title
JP3176307B2 (ja) 集積回路装置の実装構造およびその製造方法
JP2641869B2 (ja) 半導体装置の製造方法
JP4828164B2 (ja) インタポーザおよび半導体装置
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000332055A (ja) フリップチップ実装構造及び実装方法
US6060780A (en) Surface mount type unit and transducer assembly using same
JPH11233684A (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP2000277649A (ja) 半導体装置及びその製造方法
JPS62230027A (ja) 半導体装置の製造方法
JP3849203B2 (ja) 表面実装型半導体パッケージ、トランスデューサアッセンブリおよび表面実装型ユニット
JP3553195B2 (ja) 半導体装置とその製造方法
JP3904058B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH104125A (ja) 半導体メモリ装置及びその製造方法
JP2001307555A (ja) 異方性導電フィルム及びこれを用いた実装方法ならびに配線用の基板
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
CN112830448B (zh) 麦克风封装工艺和麦克风封装结构
JP3331146B2 (ja) Ｂｇａ型半導体装置の製造方法
JPH0433348A (ja) 半導体装置
JPH10189655A (ja) 配線基板、半導体装置及び電子部品の実装方法
JP3604250B2 (ja) 半導体装置実装体
JP3176325B2 (ja) 実装構造体とその製造方法
JP3258564B2 (ja) 半導体装置およびその製造方法
JP2004228162A (ja) 電子制御装置
JP3982124B2 (ja) フリップチップ及びフリップチップの取り付け方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060821

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees