KR100441287B1 - 충전전지의 보호회로 모듈 및 그 제조방법 - Google Patents

충전전지의 보호회로 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR100441287B1
KR100441287B1 KR10-2001-7011982A KR20017011982A KR100441287B1 KR 100441287 B1 KR100441287 B1 KR 100441287B1 KR 20017011982 A KR20017011982 A KR 20017011982A KR 100441287 B1 KR100441287 B1 KR 100441287B1
Authority
KR
South Korea
Prior art keywords
circuit board
circuit
board
terminal
pair
Prior art date
Application number
KR10-2001-7011982A
Other languages
English (en)
Other versions
KR20020035475A (ko
Inventor
요코야마에이지
나카무라케이고
나오야 다나카
Original Assignee
롬 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11078914A external-priority patent/JP2000277163A/ja
Priority claimed from JP11755299A external-priority patent/JP3993336B2/ja
Application filed by 롬 가부시키가이샤 filed Critical 롬 가부시키가이샤
Publication of KR20020035475A publication Critical patent/KR20020035475A/ko
Application granted granted Critical
Publication of KR100441287B1 publication Critical patent/KR100441287B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M10/4257—Smart batteries, e.g. electronic circuits inside the housing of the cells or batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Battery Mounting, Suspending (AREA)
  • Secondary Cells (AREA)

Abstract

회로기판(1)과, 이 회로기판(1)에 실장된 적어도 방충전용의 전계효과트랜지스터를 포함하는 임의의 수의 반도체회로부품(5a,5b,6)과, 마찬가지로 이 회로기판에 실장된 임의의 수의 수동회로부품(7,8a∼8c,9a∼9g)을 구비하고 있고, 상기 반도체회로부품(5a,5b,6)은, 베어 칩의 상태로 상기 회로기판(1)에 페이스다운 실장되어 있다.

Description

충전전지의 보호회로 모듈 및 그 제조방법{CIRCUIT MODULE FOR PROTECTING A RECHARGEABLE BATTERY AND METHOD OF MANUFACTURE THEREOF}
예를 들면, 리튬이온 배터리 등의 충전전지 팩에는 과충전을 방지하는 등의 목적으로 보호회로가 내장되어 있다.
이러한 보호회로를 구성하는 종래의 보호회로 모듈은, 제 5도에 도시한 바와 같이 기판본체(51a)와 이 기판본체(51a)의 구석부로부터 돌출하는 돌출부(51b)로 이루어지는 회로기판(51)을 구비하고 있다. 회로기판(51) 상에는, 충전전지로써 리튬이온 배터리(도시하지 않음)의 양극 또는 음극에 직접 또는 다른 도체를 통하여 전기적으로 접속되는 도체판(52,53)의 일단부가 납땜 등에 의해 취부되어 있다. 회로기판(51) 상에는, 또 배선패턴(도시하지 않음)이 형성되어 있음과 동시에, 단자대(54)나 보호회로를 구성하는 각종 전자부품이 실장(實裝)되어 있다. 단자대(54)에는, 충전전지 팩 외부와의 사이에 전력의 입출력을 위한 단자를 구성하는 도체판(54a∼54d)이 배설되어 있다. 상기 전자부품은, 반도체회로부품으로써의 전계효과트랜지스터(55a.55b) 및 제어용 IC(integrated circuit)(56)와, 복수의 수동회로부품(57a∼57k)이다. 수동회로부품(57a∼a 57k)은, 예를 들면, 저항기, 축전기, 서미스터 등이다. 전계효과트랜지스터(55a,55b) 및 제어용 IC(56)는, 각각 수지패키지된 것이 사용되고 있고, 수지패키지로부터 돌출된 리드단자를 회로기판(51)에 납땜함으로써 실장되어 있다.
또, 도체판(52)은, 회로기판(51) 상의 배선패턴을 통하여 도체판(54a)에 전기적으로 직접 접속되어 있고, 도체판(53)은, 회로기판(51)상의 배선패턴이나 회로기판(51) 상에 실장된 전계효과트랜지스터(55a,55b) 등을 통하여 도체판(54d)에 전기적으로 접속되어 있다.
그러나 이러한 종래의 구성으로는, 수지팩키지된 전계효과트랜지스터(55a,55b) 및 제어용 IC(56)를 회로기판(51)에 실장되어 있는 것에 기인하여, 아래와 같은 문제가 있었다.
첫째, 전계효과트랜지스터(55a,55b)의 온(on)저항을 충분히 낮출 수 없다. 즉, 패키지품(品)으로는 베어 칩(bare chip)과 리드단자를 와이어본딩에 의해 접속하고 있기 때문에, 와이어의 저항을 없앨 수 없고, 이 때문에 온저항을 충분히 낮출 수 없는 점에서, 전력손실을 충분히 저감시킬 수 없다. 또, 복수개의 와이어를 병렬로 본딩함으로써 저항값을 어느 정도 저감시킬 수 있는 것은 가능하지만, 이것으로는 제조코스트를 상승시켜 버린다.
둘째, 패키지품으로는 베어 칩과 비교해서 패키지의 수치가 상당히 크기 때문에, 보호회로 모듈, 나아가서는 충전전지 팩의 박형화 및 소형화를 충분히 실현할 수 없다.
셋째, 일반적으로 보호회로 모듈은 내수성을 향상시키기 위해서 실장이 끝난회로기판(51) 전체를 보호용 수지로 덮는데, 수지패키지된 전계효과트랜지스터(55a,55b)나 제어용 IC(56)를 이용한 경우, 수지패키지 자체가 보호용 수지의 기능을 갖고 있으므로 보호용 수지가 이중으로 되어, 불필요하게 제조코스트를 상승시키는 결과가 된다.
넷째, 수지패키지된 전계효과트랜지스터(55a,55b)나 제어용 IC(56)은, 베어 칩과 비교해서 고가이어서 그만큼 보호회로 모듈의 제조코스트가 상승한다.
추가로, 상기한 종래의 구성으로는, 도체판(52)과, 도체판(54a)이 전기적으로는 직접적으로 접속되어있음에도 불구하고, 도체판(52)을 회로기판(51) 상에 납땜 등에 의해 접속하고, 도체판(52)과 도체판(54a)을 회로기판(51) 상의 배선기판을 통하여 접속하고 있는 것에 기인하여, 도체판(52)의 취부공간이나 배선패턴의 배치공간이 여분으로 필요하고, 회로기판이 대형화되는 결과, 충전전지 팩의 소형화 및 경량화에 방해가 되고, 또 도체판(52)을 회로기판(51) 상에 접속하는 작업이 필요해지는 등, 제조코스트 저감에 방해가 된다는 문제도 있었다.
본 발명은 충전전지의 보호회로 모듈, 및 그 제조방법에 관한 것이다.
제 1도는 본 발명에 관한 충전전지의 보호회로 모듈의 일 실시예의 개략 구성도이다.
제 2도는 제 1도에 나타낸 보호회로 모듈에 있어서 반도체회로부품의 확대정면도이다.
제 3도는 본 발명에 관한 충전전지의 보호회로 모듈의 다른 실시예에 있어서의 회로기판 부분의 평면도이다.
제 4도는 제 3도에 나타낸 회로기판 부분의 정면도이다.
제 5도는 종래의 충전전지의 보호회로 모듈의 개략 구성도이다.
본 발명은, 상술한 종래의 구성문제를 해결 또는 경감하기 위해 제안된 것으로, 전계효과트랜지스터의 온저항을 양호하게 저감할 수 있고, 또한 충전팩의 박형화, 경량화 및 제조코스트의 저감을 꾀할 수 있는 충전전지의 보호회로 모듈, 및 그 제조방법을 제공하는 것을 그 과제로 한다.
본 발명의 제 1의 측면도에 의해 제공되는 보호회로 모듈은, 회로기판과, 이 회로기판에 실장된 적어도 방충전용의 전계효과트랜지스터를 포함하는 임의의 수의반도체회로부품과, 마찬가지로 회로기판에 실장된 임의의 수의 수동회로부품을 갖추고 있고, 상기 반도체회로부품은 베어 칩의 상태로 상기 회로기판에 페이스다운(face down) 실장되어 있는 것을 특징으로 한다.
바람직하게는, 반도체회로부품 및 수동회로부품은 보호막에 의해 덮여있다.
본 발명의 제 2측면도에 의해 제공되는 보호회로 모듈의 제조방법은, 회로기판과, 이 회로기판에 실장된 적어도 방충전용의 전계효과트랜지스터를 포함하는 임의의 수의 반도체회로부품과, 마찬가지로 이 회로기판에 실장된 임의의 수의 수동회로부품을 구비한 충전전지의 보호회로 모듈을 제조하는 제조방법으로, 상기 반도체회로부품으로써 땜납범프(bumps)를 갖는 베어 칩을 이용하고, 이 베어 칩과 상기 수동회로부품을 일괄하여 리플로(reflow)납땜에 의해 상기 회로기판에 실장하는 것을 특징으로 한다.
이와 같이, 본 발명의 제 1 및 제 2의 측면도에 의하면, 반도체회로부품을, 베어 칩의 상태로 회로기판에 페이스다운 실장하였으므로, 전계효과트랜지스터의 온저항을 양호하게 저감할 수 있고, 또한 충전전지 팩의 박형화, 소형화 및 제조코스트의 저감을 꾀할 수 있다.
즉, 전계효과트랜지스터의 베어 칩을 회로기판에 직접 실장하였으므로, 와이어본딩의 와이어에 의한 저항을 없앨 수 있고, 전계효과트랜지스터의 온저항을 양호하게 저감할 수 있는 결과, 전력손실을 충분히 저감할 수 있다. 또한 팩키지가 없으므로 보호회로 모듈을 박형화, 소형화할 수 있고, 그 결과 충전전지 팩을 박형화, 소형화 할 수 있다. 나아가서 베어 칩은 팩키지품과 비교해서 저가이고, 그 결과 충전전지의 보호회로 모듈을 저가로 제조할 수 있다.
또, 반도체회로부품으로써, 땜납범프를 갖는 베어 칩을 이용하고, 이 베어 칩과 수동회로부품을 일괄하여 리플로납땜에 의해 회로기판에 실장하면, 전계효과트랜지스터의 베어 칩을 회로기판에 직접 실장하는 것에 의한 상기 효과를 더하여, 납땜붙이기작업을 극히 효율적으로 행할 수 있고, 생산성의 향상 및 제조코스트의 저감을 실현할 수 있다.
본 발명의 제 3측면도에 의해 제공되는 보호회로 모듈은, 회로기판과 이 회로기판에 부착되고, 충전전지에 전기적으로 접속되는 제 1도체판과, 마찬가지로 이 회로기판에 부착되어 상기 제 1도체판에 전기적으로 접속되는 제 2도체와, 이 제 2도체가 단자로써 배설된 단자대를 구비하고, 상기 제 1도체판과 상기 제 2도체판은 1의 도체판에 의해 일체화되어 있는 것을 특징으로 한다.
바람직하게는 도체판은, 일단부(一端部)가 단자대에 위치하고, 타단부(他端部)가 회로기판 상으로부터 바깥쪽으로 돌출한다.
이와 같이 본 발명의 제 3측면도에 의하면, 제 1도체판과 제 2도체판을 일체화한 도체판을 설치하였기 때문에, 제 1도체판을 회로기판에 부착하기 위한 부착공간이나 제 1도체판과 제 2도체판을 전기적으로 접속하기 위한 배선패턴의 배치공간이 불필요해지고, 회로기판을 소형화할 수 있는 결과, 충전전지 팩의 소형화 및 경량화를 꾀할 수 있다. 또, 제 1도체판을 회로기판에 부착하는 작업이 불필요해져, 제조코스트를 저감할 수 있다.
본 발명의 제 4측면도에 의해 제공되는 충전전지의 보호회로 모듈은, 회로기판과, 이 회로기판에 실장된 적어도 방충전용의 전계효과트랜지스터를 포함하는 임의의 수의 반도체회로부품과, 마찬가지로 이 회로기판에 실장된 임의의 수의 수동회로부품과, 마찬가지로 이 회로기판에 부착되고, 충전전지에 전기적으로 접속되는 제 1도체판과, 마찬가지로 이 회로기판에 부착되고, 상기 제 1도체판에 전기적으로 접속되는 제 2도체와, 이 제 2도체가 단자로써 배설된 단자대를 구비하고, 상기 제 1도체판과 상기 제 2도체판은 1의 도체판에 의해 일체화되어있음과 동시에, 상기 반도체회로부품은 베어 칩의 상태로 상기 회로기판에 페이스다운 실장되어 있는 것을 특징으로 한다.
이 구성에 의하면 본 발명의 제 1측면도와 제 3측면도에 의한 이점의 쌍방을 취합할 수 있다.
본 발명의 기타 특징 및 이점은 첨부 도면을 참조하여 아래와 같이 행하는 상세한 설명에 의해 보다 명백해질 것이다.
이하, 본 발명의 바람직한 실시예를 도 1∼도 4를 참조해서 구체적으로 설명한다.
제 1도는 본 발명에 관한 충전전지의 보호회로 모듈의 일 실시예의 개략 구성도로, 회로기판(1) 상의 구석부에는, 충전전지로써의 리튬이온배터리(도시하지 않음)의 양극 또는 음극에 직접 또는 다른 도체를 통하여 전기적으로 접속되는 도체판(2)의 일단부가 납땜 등에 의해 부착되어 있다. 이 도체판(2)은, 예를 들면 니켈판에 의해 구성되어 있다. 회로기판(1) 상에는, 또 단자대(3)나 보호회로를 구성하는 전계효과트랜지스터 등의 각종 전자부품(도시하지 않음)이 부착되어 있음과 동시에, 배선패턴(도시하지 않음)이 형성되어 있다. 단자대(3)에는 충전전지 팩의 외부와의 사이의 전력 입출력을 위한 단자를 구성하는 도체판(4a∼4d)이 배설되어 있다.
도체판(4a)은, 가늘고 긴 장방형으로, 길이가, 다른 도체판(4b∼4d)보다도 길고, 일단부가 단자대(3) 상에 위치하고, 타단부가 회로기판(1) 상으로부터 바깥쪽으로 돌출하여 있다.
이 도체판(4a)은, 예를 들면 니켈판에 금도금을 실시한 것으로, 충전전지로써의 리튬이온 배터리(도시하지 않음)의 양극 또는 음극에 직접 또는 다른 도체를 통하여 전기적으로 접속된다. 도체판(2)은 회로기판(1) 상에 실장된 전계효과트랜지스터나 회로기판(1) 상에 형성된 배선패턴을 통하여 도체판(4d)에 전기적으로 접속되고 있다.
회로기판(1) 상에는, 반도체회로부품(5a, 5b, 6)과 수동회로부품(7,8a∼8c, 9a∼9g)이 실장되어 있다. 반도체회로부품(5a,5b)은, 전계효과트랜지스터의 베어 칩이다. 반도체회로부품(6)은, 제어용 IC의 베어 칩이다. 수동회로부품(7)은 서미스터이다. 수동회로부품(8a∼8c)은 저항기이다. 수동회로부품(9a∼9g)은 축전기이다. 이들 반도체회로부품(5a,5b,6) 및 수동회로부품(7,8a∼8c,9a∼9g)은 수지제의 보호막(10)에 의해 덮여있다.
제 2도는 반도체회로부품(5a)의 정면도이다. 반도체회로부품(5a) 즉 전계효과트랜지스터는, 복수의 땜납범프(11)를 가지고 있고, 베어 칩 부분의 두께는 0.27㎜, 땜납범프(11) 부분의 두께는 0.1㎜이다. 이 치수에 대해서는 반도체회로부품(5b) 및 반도체회로부품(6)에 대해서도 마찬가지이다. 복수의 땜납범프(11)는 소스전극, 드레인전극, 게이트전극을 구성하고 있다. 각 땜납범프(11)는, 예를 들면 중량비로 96퍼센트의 납과, 중량비로 4퍼센트의 주석으로 이루어진 고융점 땜납에 의해 구성되어 있다.
반도체회로부품(5a,5b) 및 반도체회로부품(6)은, 땜납범프(11)를 이용해서 수동회로부품(7), 수동회로부품(8a∼8c) 및 수동회로부품(9a∼9g)과 일괄해서 리플로납땜에 의해 회로기판(1) 상에 페이스다운 실장되어 있다. 그리고 이 실장 후, 반도체회로부품(5a,5b,6) 및 수동회로부품(7,8a∼8c,9a∼9g)의 전체를 덮는 보호막(10)이 도포되고, 보호막(10)에 의해 충전전지로부터 누출된 액이나 전자기기 외부로부터의 물 등의 침입을 방지할 수 있다.
이러한 충전전지의 보호회로 모듈에 의하면, 제 5도에 나타낸 종래의 도체판(52)과 도체판(54a)을 일체화한 도체판(4a)을 설치하였으므로, 도체판(52)을 회로기판(51)에 부착하기 위한 공간이나 도체판(52)과 도체판(54a)을 전기적으로 접속하기 위한 배선패턴의 배치공간이 불필요해지고, 회로기판(1)을 소형화할 수 있는 결과, 충전전지 팩의 소형화 및 경량화를 꾀할 수 있고, 또, 도체판(52)을 회로기판(51)에 부착하는 작업이 불필요해져, 제조코스트를 저감할 수 있다.
그리고, 반도체회로부품(5a,5b) 및 반도체회로부품(6)을 베어 칩의 상태로 회로기판(1)에 페이스다운 실장하였으므로, 반도체회로부품(5a,5b)에 의해 구성된 전계효과트랜지스터의 온저항을 양호하게 저감할 수 있다. 즉, 팩키지품과 같이 베어 칩과 리드단자를 금선 등을 이용해서 와이어본딩할 필요가 없으므로, 와이어의 저항이 없어지고, 전계효과트랜지스터의 온저항이 양호하게 저감하는 결과, 전력손실을 경감할 수 있다. 또한 베어 칩은 팩키지품과 비교해서 사이즈가 극히 작기 때문에, 충전전지의 보호회로 모듈을 박형화 및 소형화할 수 있고, 이 결과 충전전지팩의 박형화, 소형화를 실현할 수 있다. 게다가, 베어 칩은 패키지품과 비교해서 저가이기 때문에, 부품코스트를 저감할 수 있고, 제조코스트의 저감을 꾀할 수 있다. 물론, 반도체회로부품(5a,5b,6) 및 수동회로부품(7,8a∼8c,9a∼9g)의 전체가 보호막(10)에 의해 보호되기 때문에, 패키지품을 이용하지 않고도, 베어 칩의 반도체회로부품(5a,5b,6)을 충분히 보호할 수 있다.
제 3도는 다른 실시예에 있어서 충전전지의 보호회로 모듈에 있어서 회로기판의 평면도, 제 4도는 같은 정면도로 이 실시예에서는 단자대(3)가 설치되어 있지않다. 회로기판(21) 상에는, 반도체회로부품(22a,22b), 반도체회로부품(23), 수동회로부품(24), 수동회로부품(25) 및 수동회로부품(26a∼26c)이 실장되어 있다. 반도체회로부품(22a,22b)은 전계효과트랜지스터의 베어 칩이다. 반도체회로부품(23)은 제어용 IC의 베어 칩이다. 수동회로부품(24)은 서미스터이다. 수동회로부품(25)은 저항기이다. 수동회로부품(26a∼26c)은 축전기이다. 이들 반도체회로부품(22a,22b,23) 및 수동회로부품(24,25,26a∼26c)은 수지제의 보호막(27)에 의해 덮여있다.
반도체회로부품(22a,22b) 및 반도체회로부품(23)은, 땜납범프(28)를 이용해서, 수동회로부품(24), 수동회로부품(25) 및 수동회로부품(26a∼26c)과 일괄해서 리플로납땜에 의해 회로기판(21) 상에 페이스다운 실장되어 있다. 그리고, 이 실장 후, 반도체회로부품(22a,22b,23) 및 수동회로부품(24,25,26a∼26c)의 전체를 덮는 보호막(27)이 도포되어, 보호막(27)에 의해 충전전지로부터 누설된 액이나 전자기기 외부로부터의 물 등의 침입을 저지할 수 있다.
이 실시예에 있어서는, 제 1도 및 제 2도에 나타낸 실시예에 있어서의 효과에 부가하여, 단자대(3)를 설치하지 않음으로써, 박형화 및 소형화의 효과가 극히 현저하다.
또, 상기 각 실시예에 있어서는, 충전전지로써 리튬이온배터리를 이용하는데, 리튬폴리머 배터리 등, 다른 충전전지를 이용하여도 된다.

Claims (6)

  1. 회로기판과,
    충방전용 전계효과트랜지스터를 포함하는 복수의 반도체회로부품과,
    복수의 수동회로부품과,
    상기 회로기판에 부착된 제 1 페어로서의 인접하는 단자판과,
    상기 회로기판에 부착됨과 동시에, 상기 제 1 페어의 단자판으로부터 소정의 틈새를 두어 이격되는 제 2 페어로서의 인접하는 단자판과,
    상기 회로기판의 테두리부(緣部)에 부착됨과 동시에, 당해 테두리부로부터 연장되도록 설치된 도체판을 구비하고 있고,
    상기 제 1 페어의 단자판 중에 하나는 다른 어느 쪽의 단자판보다도 길고, 또한 상기 회로기판의 상기 테두리부를 넘어서 연장되도록 설치되어 있으며,
    상기 반도체 회로부품 및 상기 수동회로 부품의 전부는 상기 회로기판 상에 있어 상기 틈새의 영역 내에 설치되어 있고,
    상기 반도체 회로 부품은 베어칩의 상태로 상기 회로기판에 페이스다운 실장되어 있는 것을 특징으로 하는 충전전지의 보호회로 모듈.
  2. 제 1항에 있어서,
    상기 반도체회로부품 및 상기 수동회로부품의 모두는, 상기 틈새 내에 위치하는 단일 보호막에 의해 일괄하여 덮여있는 충전전지의 보호회로 모듈.
  3. 제 1항에 있어서,
    추가로, 상기 회로기판에 부착된 단자대를 구비하는 구성에 있어서, 상기 제 1 페어의 단자판 중의 상기 하나는 상기 단자대로부터 상기 회로기판의 상기 테두리부를 넘어서 연장되어 있는 충전전지의 보호회로 모듈.
  4. 회로기판과; 충방전용의 전계 효과 트랜지스터를 포함하는 복수의 반도체 회로 부품과; 복수의 수동회로 부품과; 상기 회로기판에 부착된 제 1 페어로서의 인접하는 단자판과; 상기 회로기판에 부착됨과 동시에, 상기 제 1 페어의 단자판으로부터 소정의 틈새를 두어 이격되는 제 2 페어로서의 인접하는 단자판과; 상기 회로기판의 테두리부에 부착됨과 동시에 당해 테두리부로부터 연장되도록 설치된 도체판;을 구비하고 있고, 상기 제 1 페어의 단자판 중의 하나가 다른 어느 쪽의 단자판보다도 길고, 또한 상기 회로기판의 상기 테두리부를 넘어서 연장되도록 설치되어 있는 충전전지의 보호회로 모듈을 제조하는 방법이며,
    상기 반도체 회로 부품으로서의 땜납범프(半田범프)를 가지는 복수의 베어칩 및 상기 수동회로부품의 모두를 상기 회로기판 상에서의 상기 틈새의 영역 내에 배치하는 공정과,
    상기 베어칩 및 상기 수동회로 부품을 일괄하여 리플로 납땜에 의해 상기 회로기판에 실장하는 공정을 포함하는 것을 특징으로 하는 충전전지의 보호회로 모듈의 제조방법.
  5. 제 4항에 있어서,
    추가로, 상기 반도체회로부품 및 상기 수동회로부품의 모두를 일괄하여 덮을 수 있도록 보호막을 형성하는 공정을 포함하는 충전전지의 보호회로 모듈의 제조방법.
  6. 삭제
KR10-2001-7011982A 1999-03-24 2000-03-21 충전전지의 보호회로 모듈 및 그 제조방법 KR100441287B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00078914 1999-03-24
JP11078914A JP2000277163A (ja) 1999-03-24 1999-03-24 充電電池の保護回路モジュール
JPJP-P-1999-00117552 1999-04-26
JP11755299A JP3993336B2 (ja) 1999-04-26 1999-04-26 充電電池の保護回路モジュール

Publications (2)

Publication Number Publication Date
KR20020035475A KR20020035475A (ko) 2002-05-11
KR100441287B1 true KR100441287B1 (ko) 2004-07-21

Family

ID=26419971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7011982A KR100441287B1 (ko) 1999-03-24 2000-03-21 충전전지의 보호회로 모듈 및 그 제조방법

Country Status (5)

Country Link
US (1) US6654218B1 (ko)
EP (1) EP1179872A4 (ko)
KR (1) KR100441287B1 (ko)
TW (1) TW558863B (ko)
WO (1) WO2000057508A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649657B1 (ko) * 2005-06-14 2006-11-27 넥스콘 테크놀러지 주식회사 배터리팩용 보호회로기판의 동페이스트 연결단자 형성 방법및 그 연결단자 구조
KR100850866B1 (ko) * 2005-12-27 2008-08-07 주식회사 엘지화학 전지팩 제조용 프레임 부재
JP5089314B2 (ja) * 2007-10-01 2012-12-05 株式会社リコー 二次電池の保護回路モジュール
KR101040079B1 (ko) * 2009-01-23 2011-06-09 주식회사알에프윈도우 이동통신 중계기
KR101040078B1 (ko) * 2009-01-23 2011-06-09 주식회사알에프윈도우 이동통신 중계기
KR101411584B1 (ko) * 2013-04-12 2014-06-24 김영대 배터리 보호 장치 제조 방법 및 배터리 보호 장치
DE102016208062A1 (de) * 2016-05-11 2017-11-16 Bayerische Motoren Werke Aktiengesellschaft Beheizbare Batterie
US10950912B2 (en) 2017-06-14 2021-03-16 Milwaukee Electric Tool Corporation Arrangements for inhibiting intrusion into battery pack electrical components

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148597A (ja) * 1994-11-17 1996-06-07 Toshiba Corp 半導体モジュール
JPH09130980A (ja) * 1995-11-01 1997-05-16 Nemic Lambda Kk 充放電モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4431604A1 (de) * 1994-09-05 1996-03-07 Siemens Ag Schaltungsanordnung mit einem Chipkartenmodul und einer damit verbundenen Spule
EP0897256B1 (en) * 1996-04-24 2004-01-28 Okamura, Susumu Semiconductor device
JP3504134B2 (ja) * 1997-03-05 2004-03-08 セイコーインスツルメンツ株式会社 実装方法
JPH1117106A (ja) 1997-06-20 1999-01-22 Sony Corp 電子デバイスおよびその製造方法
US6025995A (en) * 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method
JPH11288751A (ja) * 1998-04-03 1999-10-19 Alps Electric Co Ltd プリント配線基板への端子の取付構造
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148597A (ja) * 1994-11-17 1996-06-07 Toshiba Corp 半導体モジュール
JPH09130980A (ja) * 1995-11-01 1997-05-16 Nemic Lambda Kk 充放電モジュール

Also Published As

Publication number Publication date
KR20020035475A (ko) 2002-05-11
EP1179872A1 (en) 2002-02-13
US6654218B1 (en) 2003-11-25
TW558863B (en) 2003-10-21
WO2000057508A1 (en) 2000-09-28
EP1179872A4 (en) 2007-06-06

Similar Documents

Publication Publication Date Title
US6538313B1 (en) IC package with integral substrate capacitor
US6476500B2 (en) Semiconductor device
US6610923B1 (en) Multi-chip module utilizing leadframe
KR101450221B1 (ko) 배터리 보호회로 모듈 패키지
KR100535181B1 (ko) 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
US6054764A (en) Integrated circuit with tightly coupled passive components
JP2005011986A (ja) 半導体装置
KR0177395B1 (ko) 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법
JP2007013019A (ja) 電子部品実装体の製造方法、電子部品実装体、二次電池の保護回路モジュール及び電池パック
JP4775676B2 (ja) 電池保護装置
KR100441287B1 (ko) 충전전지의 보호회로 모듈 및 그 제조방법
US7606046B2 (en) Semiconductor device and method for mitigating electrostatic discharge (ESD)
CN106952880B (zh) 半导体装置及使用其的便携式设备
KR101434224B1 (ko) 배터리 보호회로 및 배터리 보호회로 모듈 패키지
JP3993336B2 (ja) 充電電池の保護回路モジュール
KR101288059B1 (ko) 배터리 보호회로의 패키지 모듈
JPH07147378A (ja) 半導体モジュールおよびこれに使用されるｉｃパッケージ
JP2996375B2 (ja) ヒューズの樹脂封止方法
JP2002314029A (ja) モジュール電子部品
KR20210105212A (ko) 배터리 제어 시스템 인 패키지 및 그 제조 방법
JP2002141506A (ja) 双方向スイッチの実装構造と双方向スイッチを備える保護回路
KR101487958B1 (ko) 배터리 보호회로 모듈 패키지 및 그 제조방법
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
JPH04186667A (ja) 半導体装置
CN113345876A (zh) 笔记本电脑电池保护电路封装件及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee