JPH1117106A - 電子デバイスおよびその製造方法 - Google Patents
電子デバイスおよびその製造方法Info
- Publication number
- JPH1117106A JPH1117106A JP9163572A JP16357297A JPH1117106A JP H1117106 A JPH1117106 A JP H1117106A JP 9163572 A JP9163572 A JP 9163572A JP 16357297 A JP16357297 A JP 16357297A JP H1117106 A JPH1117106 A JP H1117106A
- Authority
- JP
- Japan
- Prior art keywords
- mounting substrate
- solar cell
- chip
- silicon
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体デバイス・チップと実装基板との熱膨
張係数を整合させて電子デバイスの長期信頼性を改善
し、かつ外付けの電源部品を小型低容量化する。 【解決手段】 Ｓｉ実装基板１のデバイス・チップ実装
面に半導体デバイス・チップ２をベアチップ実装し、反
対側の面に太陽電池６を配することで、実装基板自身に
電力供給機能の少なくとも一部を担わせる。半導体デバ
イス・チップ２またはその他の部品と太陽電池６との電
気的接続には、スルーホール４を介してＳｉ実装基板１
の両面に延在された導電膜パターン３を用いる。二次電
池５は余剰電力の蓄電および電力の安定供給に用いる。
太陽電池６は既製のチップを導電膜パターン３へボンデ
ィングするか、または光電変換機能を有する半導体積層
膜をパターニングすることで、Ｓｉ実装基板１の上に直
接作り込む。
張係数を整合させて電子デバイスの長期信頼性を改善
し、かつ外付けの電源部品を小型低容量化する。 【解決手段】 Ｓｉ実装基板１のデバイス・チップ実装
面に半導体デバイス・チップ２をベアチップ実装し、反
対側の面に太陽電池６を配することで、実装基板自身に
電力供給機能の少なくとも一部を担わせる。半導体デバ
イス・チップ２またはその他の部品と太陽電池６との電
気的接続には、スルーホール４を介してＳｉ実装基板１
の両面に延在された導電膜パターン３を用いる。二次電
池５は余剰電力の蓄電および電力の安定供給に用いる。
太陽電池６は既製のチップを導電膜パターン３へボンデ
ィングするか、または光電変換機能を有する半導体積層
膜をパターニングすることで、Ｓｉ実装基板１の上に直
接作り込む。
Description
【０００１】
【発明の属する技術分野】本発明は、長期信頼性、高集
積性、小型軽量性、性能、省エネルギー性に優れる電子
デバイスと、その簡便な製造方法に関する。
積性、小型軽量性、性能、省エネルギー性に優れる電子
デバイスと、その簡便な製造方法に関する。
【０００２】
【従来の技術】電子デバイスの小型化をより一層進展さ
せるためには、部品実装密度をいかに向上させるかが重
要なポイントとなる。この部品のひとつ、半導体デバイ
ス・チップについても、ボンディング・ワイヤとリード
・フレームとを用いた従来のパッケージ実装に代わり、
パッケージを持たないチップ（ベアチップ）を直接に実
装基板上の導電膜パターンに接続するベアチップ実装法
が提案されている。ベアチップ実装法では、予め実装基
板上に形成された導電膜パターンの接続パッド部に、ボ
ンディング・ワイヤ、ハンダや金属球等からなるバン
プ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接
続手段を用いて半導体デバイス・チップが実装される。
チップがパッケージに封入されていない分、チップと実
装基板上の導電膜パターンとの間の接続経路を単純化か
つ短縮することができ、また実装密度が向上できる分、
他チップとの間の距離も短縮することができる。したが
って、小型軽量化はもちろん、信号処理の高速化も期待
することができる。
せるためには、部品実装密度をいかに向上させるかが重
要なポイントとなる。この部品のひとつ、半導体デバイ
ス・チップについても、ボンディング・ワイヤとリード
・フレームとを用いた従来のパッケージ実装に代わり、
パッケージを持たないチップ（ベアチップ）を直接に実
装基板上の導電膜パターンに接続するベアチップ実装法
が提案されている。ベアチップ実装法では、予め実装基
板上に形成された導電膜パターンの接続パッド部に、ボ
ンディング・ワイヤ、ハンダや金属球等からなるバン
プ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接
続手段を用いて半導体デバイス・チップが実装される。
チップがパッケージに封入されていない分、チップと実
装基板上の導電膜パターンとの間の接続経路を単純化か
つ短縮することができ、また実装密度が向上できる分、
他チップとの間の距離も短縮することができる。したが
って、小型軽量化はもちろん、信号処理の高速化も期待
することができる。
【０００３】従来、実装基板として最も多く用いられて
いるものは、ガラス繊維強化エポキシ樹脂やポリイミド
樹脂等の樹脂材料からなる有機基板である。それは、こ
れらの基板が安価で衝撃にも比較的強いため、民生用機
器に採用しやすいからである。この有機基板上には印刷
またはエッチングにより銅（Ｃｕ）膜に代表される導電
膜パターンが形成されており、半導体デバイス・チップ
その他の部品は、その接続端子をこの導電膜パターンの
末端に形成されている接続パッド部に位置合わせしなが
ら実装される。
いるものは、ガラス繊維強化エポキシ樹脂やポリイミド
樹脂等の樹脂材料からなる有機基板である。それは、こ
れらの基板が安価で衝撃にも比較的強いため、民生用機
器に採用しやすいからである。この有機基板上には印刷
またはエッチングにより銅（Ｃｕ）膜に代表される導電
膜パターンが形成されており、半導体デバイス・チップ
その他の部品は、その接続端子をこの導電膜パターンの
末端に形成されている接続パッド部に位置合わせしなが
ら実装される。
【０００４】
【発明が解決しようとする課題】ところで、ベアチップ
実装される半導体デバイス・チップがシリコン系のデバ
スイ・チップである場合、シリコンの熱膨張係数は３ｐ
ｐｍ程度である。これに対し、上記有機基板の熱膨張係
数は１０〜１５ｐｐｍ程度と大きい。有機基板上にシリ
コン系半導体デバイス・チップを実装した場合、両者の
熱膨張係数にこのように大きな不整合が生じていると、
使用環境に大きな温度変化が生じるたびに両者の接合部
において引っ張り応力や圧縮応力が働く。この結果、接
合部に疲労が蓄積され、結果的に電子デバイスの長期信
頼性が損われる原因となっていた。
実装される半導体デバイス・チップがシリコン系のデバ
スイ・チップである場合、シリコンの熱膨張係数は３ｐ
ｐｍ程度である。これに対し、上記有機基板の熱膨張係
数は１０〜１５ｐｐｍ程度と大きい。有機基板上にシリ
コン系半導体デバイス・チップを実装した場合、両者の
熱膨張係数にこのように大きな不整合が生じていると、
使用環境に大きな温度変化が生じるたびに両者の接合部
において引っ張り応力や圧縮応力が働く。この結果、接
合部に疲労が蓄積され、結果的に電子デバイスの長期信
頼性が損われる原因となっていた。
【０００５】実装基板としてシリコン実装基板を用いれ
ば、基板とチップの熱膨張係数が一致するため、上述の
ような問題は回避することができる。シリコン基板には
この他、表面が鏡面仕上げされているために薄膜配線形
成に適し、熱伝導性に優れるといったメリットもある。
反面、シリコン実装基板は有機基板に比べて高価であ
り、また機械的に脆いため別にパッケージが必要となる
等の問題があり、一般ユーザ向けの民生機器への応用は
まだ開発途上である。従来のシリコン実装基板の利用分
野は、スーパーコンピュータ、あるいは宇宙開発・軍事
用途向けのＭＣＭ（マルチ・チップ・モジュール）が中
心であった。
ば、基板とチップの熱膨張係数が一致するため、上述の
ような問題は回避することができる。シリコン基板には
この他、表面が鏡面仕上げされているために薄膜配線形
成に適し、熱伝導性に優れるといったメリットもある。
反面、シリコン実装基板は有機基板に比べて高価であ
り、また機械的に脆いため別にパッケージが必要となる
等の問題があり、一般ユーザ向けの民生機器への応用は
まだ開発途上である。従来のシリコン実装基板の利用分
野は、スーパーコンピュータ、あるいは宇宙開発・軍事
用途向けのＭＣＭ（マルチ・チップ・モジュール）が中
心であった。
【０００６】このようなベアチップ実装に直接関連した
問題点の他にも、電子デバイスの小型軽量化、高機能集
積化を図る上では電源に関する考慮が不可欠である。半
導体デバイス・チップをはじめとする基板上の各実装部
品に高速性、高性能を求めようとすると、電源部品の電
気容量は必然的に増大する。このために、電子デバイス
全体に占める電源部品の体積，重量，コストの比が増大
し、小型軽量化、高機能集積化の目標に反する結果とな
るばかりか、コスト的な不利も生ずる。そこで本発明
は、これらの実情に鑑み、長期信頼性、高集積性、小型
軽量性、性能、省エネルギー性に優れる電子デバイス
と、その簡便な製造方法を提供することを目的とする。
問題点の他にも、電子デバイスの小型軽量化、高機能集
積化を図る上では電源に関する考慮が不可欠である。半
導体デバイス・チップをはじめとする基板上の各実装部
品に高速性、高性能を求めようとすると、電源部品の電
気容量は必然的に増大する。このために、電子デバイス
全体に占める電源部品の体積，重量，コストの比が増大
し、小型軽量化、高機能集積化の目標に反する結果とな
るばかりか、コスト的な不利も生ずる。そこで本発明
は、これらの実情に鑑み、長期信頼性、高集積性、小型
軽量性、性能、省エネルギー性に優れる電子デバイス
と、その簡便な製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、ベアチップ実
装用の実装基板としてシリコン基板を使用し、かつこの
実装基板の一部に電力供給機能を持たせることで、上述
の目標を達成使用とするものである。すなわち、本発明
の電子デバイスは、予め導電膜パターンが形成されたシ
リコン実装基板上の半導体デバイス・チップがベアチッ
プ実装され、このベアチップ実装面またはその反対面側
に、半導体デバイス・チップもしくはその他の実装部品
に電力を供給するための太陽電池がボンディングまたは
直接作り込みにより配されてなるものである。このシリ
コン実装基板上には、上記太陽電池の出力を蓄電するた
めの二次電池が配されていても良い。
装用の実装基板としてシリコン基板を使用し、かつこの
実装基板の一部に電力供給機能を持たせることで、上述
の目標を達成使用とするものである。すなわち、本発明
の電子デバイスは、予め導電膜パターンが形成されたシ
リコン実装基板上の半導体デバイス・チップがベアチッ
プ実装され、このベアチップ実装面またはその反対面側
に、半導体デバイス・チップもしくはその他の実装部品
に電力を供給するための太陽電池がボンディングまたは
直接作り込みにより配されてなるものである。このシリ
コン実装基板上には、上記太陽電池の出力を蓄電するた
めの二次電池が配されていても良い。
【０００８】特に、上記太陽電池をシリコン実装基板に
作り込む場合には、シリコン実装基板上で活性層のパタ
ーニングを行うか、あるいはシリコン実装基板の内部に
不純物拡散を行って活性層を形成するかのいずれかの方
法で、本発明の電子デバイスを製造する。前者の場合に
は、シリコン実装基板上に成膜された導電膜をパターニ
ングする際に半導体デバイス・チップのベアチップ実装
用の接続パッド部と太陽電池の背面電極部とを同時に形
成し、この背面電極部上で少なくとも光電変換機能を有
する半導体積層膜をパターニングする。また後者の場合
には、シリコン実装基板の所定領域にｐ型不純物および
ｎ型不純物をそれぞれ所定の深さに導入して太陽電池の
活性層を形成した後、太陽電池の受光面側となるシリコ
ン実装基板の主面上に透明電極層を形成する一方で、受
光面側とは反対側の主面上に上記活性層の背面電極と半
導体デバイス・チップのベアチップ実装用の接続パッド
部とを兼ねた導電膜パターンを形成し、この接続パッド
部に半導体デバイス・チップをベアチップ実装する。
作り込む場合には、シリコン実装基板上で活性層のパタ
ーニングを行うか、あるいはシリコン実装基板の内部に
不純物拡散を行って活性層を形成するかのいずれかの方
法で、本発明の電子デバイスを製造する。前者の場合に
は、シリコン実装基板上に成膜された導電膜をパターニ
ングする際に半導体デバイス・チップのベアチップ実装
用の接続パッド部と太陽電池の背面電極部とを同時に形
成し、この背面電極部上で少なくとも光電変換機能を有
する半導体積層膜をパターニングする。また後者の場合
には、シリコン実装基板の所定領域にｐ型不純物および
ｎ型不純物をそれぞれ所定の深さに導入して太陽電池の
活性層を形成した後、太陽電池の受光面側となるシリコ
ン実装基板の主面上に透明電極層を形成する一方で、受
光面側とは反対側の主面上に上記活性層の背面電極と半
導体デバイス・チップのベアチップ実装用の接続パッド
部とを兼ねた導電膜パターンを形成し、この接続パッド
部に半導体デバイス・チップをベアチップ実装する。
【０００９】
【発明の実施の形態】本発明の電子デバイスでは、実装
基板にシリコン基板を用いるため、半導体デバイス・チ
ップがシリコン系のデバイス・チップであればチップと
実装基板の熱膨張係数は一致することになる。化合物半
導体からなるデバイス・チップを用いる場合でも、チッ
プと実装基板の熱膨張係数の不整合は、有機基板を用い
る場合よりも遥かに小さくなる。したがって、温度環境
変化によるチップ−基板接合部の疲労の問題が解消さ
れ、長期信頼性が向上する。本発明で用いるシリコン実
装基板としては、単結晶シリコン基板、ポリシリコン基
板、アモルファス・シリコン基板を挙げることができ
る。特に、シリコン実装基板の内部に不純物を拡散させ
て太陽電池の活性層を作成する場合には、アモルファス
・シリコン基板を用いることが好適であり、ポリシリコ
ン基板を用いる場合よりも低コスト化が実現できる。
基板にシリコン基板を用いるため、半導体デバイス・チ
ップがシリコン系のデバイス・チップであればチップと
実装基板の熱膨張係数は一致することになる。化合物半
導体からなるデバイス・チップを用いる場合でも、チッ
プと実装基板の熱膨張係数の不整合は、有機基板を用い
る場合よりも遥かに小さくなる。したがって、温度環境
変化によるチップ−基板接合部の疲労の問題が解消さ
れ、長期信頼性が向上する。本発明で用いるシリコン実
装基板としては、単結晶シリコン基板、ポリシリコン基
板、アモルファス・シリコン基板を挙げることができ
る。特に、シリコン実装基板の内部に不純物を拡散させ
て太陽電池の活性層を作成する場合には、アモルファス
・シリコン基板を用いることが好適であり、ポリシリコ
ン基板を用いる場合よりも低コスト化が実現できる。
【００１０】本発明の電子デバイスは、シリコン実装基
板に太陽電池が配されているために、実装基板自身が電
力供給機能を備えたものとなっている。上記太陽電池
は、電子デバイスの主電源あるいは補助電源のいずれで
あっても構わないが、いずれにしても、総電気容量の同
じ電子デバイス同士で比較すれば、電力供給機能を持た
ない実装基板を用いた従来品よりも外部電源部品を小型
低容量化することができる。したがって、シリコン基板
を使用することによるコスト増は、この電力供給機能の
付加価値で相殺されることになる。
板に太陽電池が配されているために、実装基板自身が電
力供給機能を備えたものとなっている。上記太陽電池
は、電子デバイスの主電源あるいは補助電源のいずれで
あっても構わないが、いずれにしても、総電気容量の同
じ電子デバイス同士で比較すれば、電力供給機能を持た
ない実装基板を用いた従来品よりも外部電源部品を小型
低容量化することができる。したがって、シリコン基板
を使用することによるコスト増は、この電力供給機能の
付加価値で相殺されることになる。
【００１１】本発明で使用する太陽電池は、従来公知の
あらゆる種類のものを用いることができる。たとえば、
ｐｉｎ接合型のアモルファス・シリコン（ａ−Ｓｉ）多
層膜を受光側の透明電極層とその反対側の背面電極層で
挟んだｐｉｎ型ａ−Ｓｉ太陽電池、上記ａ−Ｓｉ多層膜
の積層順を逆にした反転ｐｉｎ型ａ−Ｓｉ太陽電池、上
記ａ−Ｓｉ多層膜のｐ型ａ−Ｓｉ層をｐ型ＳｉＣ層に替
え、かつ基板にステンレス鋼を用いたａ−ＳｉＣ／ａ−
Ｓｉヘテロ接合太陽電池、あるいはＧａＡｓやＩｎＰ等
の化合物半導体を用いた太陽電池を挙げることができ
る。
あらゆる種類のものを用いることができる。たとえば、
ｐｉｎ接合型のアモルファス・シリコン（ａ−Ｓｉ）多
層膜を受光側の透明電極層とその反対側の背面電極層で
挟んだｐｉｎ型ａ−Ｓｉ太陽電池、上記ａ−Ｓｉ多層膜
の積層順を逆にした反転ｐｉｎ型ａ−Ｓｉ太陽電池、上
記ａ−Ｓｉ多層膜のｐ型ａ−Ｓｉ層をｐ型ＳｉＣ層に替
え、かつ基板にステンレス鋼を用いたａ−ＳｉＣ／ａ−
Ｓｉヘテロ接合太陽電池、あるいはＧａＡｓやＩｎＰ等
の化合物半導体を用いた太陽電池を挙げることができ
る。
【００１２】本発明では、実装基板に対する太陽電池の
配設面が（ｉ）デバイス・チップ実装面の反対側の面と
（ii）デバイス・チップ実装面のいずれであるか、また
太陽電池の取付け方が（ａ）ボンディングと（ｂ）直接
作り込みのいずれであるかの組合せにより、大別して４
通りの配設様式が存在することになる。これらの配設様
式の選択は、採用される太陽電池の種類によっても当然
異なってくる。たとえば、上記のｐｉｎ型ａ−Ｓｉ太陽
電池、反転ｐｉｎ型ａ−Ｓｉ太陽電池、ＧａＡｓ系太陽
電池、ＩｎＰ系太陽電池は薄膜形成技術およびパターニ
ング技術を用いてシリコン実装基板上に直接に作り込む
ことができ、またｐｉｎ型ａ−Ｓｉ太陽電池と反転ｐｉ
ｎ型ａ−Ｓｉ太陽電池についてはシリコン実装基板の内
部に直接作り込むこともできる。しかし、ａ−ＳｉＣ／
ａ−Ｓｉヘテロ接合太陽電池のように既に他の材料から
なる基板と接続端子を持つものは、シリコン実装基板上
にボンディングされることになる。このときのボンディ
ング方法は特に制限されるものではなく、個々の太陽電
池に対して推奨される手順を採用すればよい。
配設面が（ｉ）デバイス・チップ実装面の反対側の面と
（ii）デバイス・チップ実装面のいずれであるか、また
太陽電池の取付け方が（ａ）ボンディングと（ｂ）直接
作り込みのいずれであるかの組合せにより、大別して４
通りの配設様式が存在することになる。これらの配設様
式の選択は、採用される太陽電池の種類によっても当然
異なってくる。たとえば、上記のｐｉｎ型ａ−Ｓｉ太陽
電池、反転ｐｉｎ型ａ−Ｓｉ太陽電池、ＧａＡｓ系太陽
電池、ＩｎＰ系太陽電池は薄膜形成技術およびパターニ
ング技術を用いてシリコン実装基板上に直接に作り込む
ことができ、またｐｉｎ型ａ−Ｓｉ太陽電池と反転ｐｉ
ｎ型ａ−Ｓｉ太陽電池についてはシリコン実装基板の内
部に直接作り込むこともできる。しかし、ａ−ＳｉＣ／
ａ−Ｓｉヘテロ接合太陽電池のように既に他の材料から
なる基板と接続端子を持つものは、シリコン実装基板上
にボンディングされることになる。このときのボンディ
ング方法は特に制限されるものではなく、個々の太陽電
池に対して推奨される手順を採用すればよい。
【００１３】なお、デバイス・チップ実装面の反対側の
面に太陽電池を配する場合には、デバイス・チップ実装
面にベアチップ実装される半導体デバイス・チップと太
陽電池とを電気的に接続するための経路として、シリコ
ン実装基板を貫通するスルーホールが必要である。この
スルーホールは、貫通孔を導電材料で埋め込んだもので
あっても、あるいは孔の内壁面に導電材料をメッキした
ものであっても良い。
面に太陽電池を配する場合には、デバイス・チップ実装
面にベアチップ実装される半導体デバイス・チップと太
陽電池とを電気的に接続するための経路として、シリコ
ン実装基板を貫通するスルーホールが必要である。この
スルーホールは、貫通孔を導電材料で埋め込んだもので
あっても、あるいは孔の内壁面に導電材料をメッキした
ものであっても良い。
【００１４】ところで、一般に太陽電池を含む電源系で
は、二次電池が併設されることが多い。これは、日照時
あるいは電子デバイスの消費電力が少ない時に、太陽電
池の出力を負荷に供給すると同時に一部を二次電池に蓄
電しておき、日陰時や夜間、あるいは消費電力の多い時
にこの二次電池から負荷へ電力を供給することで、照度
や電力需要の変動による電子デバイスの動作の低下や中
断を防止するためである。特に、半導体デバイス・チッ
プとしてたとえばＤＲＡＭを使用し、上記太陽電池の出
力をこのＤＲＡＭの記憶保持に用いる場合には、二次電
池は不可欠である。二次電池の代表例は、Ｌｉイオン電
池やニッカド（Ｎｉ−Ｃｄ）電池である。上記二次電池
は、充放電モードを繰り返す上に温度変化によっても端
子電圧が変動するため、負荷に一定電圧を供給するため
の電圧安定化回路を併設することが特に望ましい。
は、二次電池が併設されることが多い。これは、日照時
あるいは電子デバイスの消費電力が少ない時に、太陽電
池の出力を負荷に供給すると同時に一部を二次電池に蓄
電しておき、日陰時や夜間、あるいは消費電力の多い時
にこの二次電池から負荷へ電力を供給することで、照度
や電力需要の変動による電子デバイスの動作の低下や中
断を防止するためである。特に、半導体デバイス・チッ
プとしてたとえばＤＲＡＭを使用し、上記太陽電池の出
力をこのＤＲＡＭの記憶保持に用いる場合には、二次電
池は不可欠である。二次電池の代表例は、Ｌｉイオン電
池やニッカド（Ｎｉ−Ｃｄ）電池である。上記二次電池
は、充放電モードを繰り返す上に温度変化によっても端
子電圧が変動するため、負荷に一定電圧を供給するため
の電圧安定化回路を併設することが特に望ましい。
【００１５】第１の実施の形態 ここでは、デバイス・チップ実装面と反対側の面に太陽
電池を配した電子デバイスの構成例について、図１およ
び図２を参照しながら説明する。図１（ａ）に示される
この電子デバイスのデバイス・チップ実装面には、印
刷、メッキ、パターニング等の方法により予め導電膜パ
ターン３が形成されたシリコン実装基板１上に、半導体
デバイス・チップ２がベアチップ実装されている。この
ベアチップ実装が図示されるようなフェイスダウン式の
ボンディングにより行われている場合には、上記導電膜
パターン３の末端に形成された図示されない接続パッド
部と、半導体デバイス・チップ２の片面に形成された接
続端子とを位置合わせして接続部が形成される。このと
きの接続部には、ハンダ・ボール、異方性導電膜、導電
性接着剤、光収縮性樹脂等の接続手段が用いられる。こ
の他に、ボンディング・ワイヤやＴＡＢテープを用いた
フェイスアップ式のボンディングも可能である。また、
デバイス・チップ実装面の一角には二次電池５が接続さ
れている。この二次電池５は、たとえばＬｉイオン電池
である。
電池を配した電子デバイスの構成例について、図１およ
び図２を参照しながら説明する。図１（ａ）に示される
この電子デバイスのデバイス・チップ実装面には、印
刷、メッキ、パターニング等の方法により予め導電膜パ
ターン３が形成されたシリコン実装基板１上に、半導体
デバイス・チップ２がベアチップ実装されている。この
ベアチップ実装が図示されるようなフェイスダウン式の
ボンディングにより行われている場合には、上記導電膜
パターン３の末端に形成された図示されない接続パッド
部と、半導体デバイス・チップ２の片面に形成された接
続端子とを位置合わせして接続部が形成される。このと
きの接続部には、ハンダ・ボール、異方性導電膜、導電
性接着剤、光収縮性樹脂等の接続手段が用いられる。こ
の他に、ボンディング・ワイヤやＴＡＢテープを用いた
フェイスアップ式のボンディングも可能である。また、
デバイス・チップ実装面の一角には二次電池５が接続さ
れている。この二次電池５は、たとえばＬｉイオン電池
である。
【００１６】一方、図１（ｂ）に示される反対側の面に
は、導電膜パターン３を介して直列に接続された複数の
太陽電池６が配されている。上記導電膜パターン３は、
デバイス・チップ実装面側の導電膜パターン３とスルー
ホール４を通じて電気的に接続されており、これにより
太陽電池６で発電された電力が半導体デバイス・チップ
２またはその他の部品へ供給されるようになされてい
る。また、電子デバイスの動作状況に応じ、消費電力が
少ない時には発電電力の一部が二次電池５に蓄電され、
電流供給効率を高めるようになされている。
は、導電膜パターン３を介して直列に接続された複数の
太陽電池６が配されている。上記導電膜パターン３は、
デバイス・チップ実装面側の導電膜パターン３とスルー
ホール４を通じて電気的に接続されており、これにより
太陽電池６で発電された電力が半導体デバイス・チップ
２またはその他の部品へ供給されるようになされてい
る。また、電子デバイスの動作状況に応じ、消費電力が
少ない時には発電電力の一部が二次電池５に蓄電され、
電流供給効率を高めるようになされている。
【００１７】上記太陽電池６は、既製のパッケージをボ
ンディングしたものであっても、あるいはＳｉ実装基板
１に直接作り込まれたものであってもよい。直接作り込
んだものについては第２の実施の形態で後述するので、
ここではボンディングした例について図２を参照しなが
ら説明する。図２は、Ｓｉ実装基板の両面に半導体デバ
イス・チップと太陽電池とを共にボンディングにより実
装した例を概念的に示した断面図である。ここで、半導
体デバイス・チップ２はハンダ・ボール７を介して、ま
た太陽電池６は接続端子６ａを介して、それぞれ導電膜
パターン３に接続されている。
ンディングしたものであっても、あるいはＳｉ実装基板
１に直接作り込まれたものであってもよい。直接作り込
んだものについては第２の実施の形態で後述するので、
ここではボンディングした例について図２を参照しなが
ら説明する。図２は、Ｓｉ実装基板の両面に半導体デバ
イス・チップと太陽電池とを共にボンディングにより実
装した例を概念的に示した断面図である。ここで、半導
体デバイス・チップ２はハンダ・ボール７を介して、ま
た太陽電池６は接続端子６ａを介して、それぞれ導電膜
パターン３に接続されている。
【００１８】上述のような構成は、Ｓｉ実装基板１の片
方の主面全体を太陽電池６の実装面として利用すること
ができるので、太陽電池６の総面積を大きく確保して大
きな電力を取り出す上で有利である。なお、本発明によ
り製造される電子デバイスは、太陽電池６の実装面側が
受光面となるような使用形態であれば、マザーボードと
して電子機器に搭載されても、あるいはＭＣＭとしてさ
らに別の基板に実装されても良い。ＭＣＭを構成する場
合には、上記Ｓｉ実装基板１をさらにたとえばセラミッ
ク・パッケージに収容し、このパッケージに外部入出力
端子を形成する。
方の主面全体を太陽電池６の実装面として利用すること
ができるので、太陽電池６の総面積を大きく確保して大
きな電力を取り出す上で有利である。なお、本発明によ
り製造される電子デバイスは、太陽電池６の実装面側が
受光面となるような使用形態であれば、マザーボードと
して電子機器に搭載されても、あるいはＭＣＭとしてさ
らに別の基板に実装されても良い。ＭＣＭを構成する場
合には、上記Ｓｉ実装基板１をさらにたとえばセラミッ
ク・パッケージに収容し、このパッケージに外部入出力
端子を形成する。
【００１９】第２の実施の形態 ここでは、デバイス・チップ実装面の空きスペースに太
陽電池を配した電子デバイスの構成例について、図３お
よび図４を参照しながら説明する。この構成では、図３
に示されるように、デバイス・チップ実装面の空きスペ
ースに太陽電池８が形成されている。この太陽電池８で
生成された電力は、ニッカド電池等の二次電池９を介し
て半導体デバイス・チップ２およびその他の部品に供給
される。
陽電池を配した電子デバイスの構成例について、図３お
よび図４を参照しながら説明する。この構成では、図３
に示されるように、デバイス・チップ実装面の空きスペ
ースに太陽電池８が形成されている。この太陽電池８で
生成された電力は、ニッカド電池等の二次電池９を介し
て半導体デバイス・チップ２およびその他の部品に供給
される。
【００２０】上記太陽電池８として既製のチップを用い
る場合には、図４に示されるように、その接続端子８ａ
を導電膜パターン３と位置合わせした状態でボンディン
グする。このような方法は、たとえばステンレス基板を
持つヘテロ接合型ａ−Ｓｉ太陽電池の実装に好適であ
る。しかし、図３に示されるような任意の形状の太陽電
池６を形成するには、Ｓｉ実装基板１上に直接作り込ん
だ方が好都合である。次の実施の形態では、その方法に
ついて説明する。
る場合には、図４に示されるように、その接続端子８ａ
を導電膜パターン３と位置合わせした状態でボンディン
グする。このような方法は、たとえばステンレス基板を
持つヘテロ接合型ａ−Ｓｉ太陽電池の実装に好適であ
る。しかし、図３に示されるような任意の形状の太陽電
池６を形成するには、Ｓｉ実装基板１上に直接作り込ん
だ方が好都合である。次の実施の形態では、その方法に
ついて説明する。
【００２１】第３の実施の形態 ここでは、ｐｉｎ型ａ−Ｓｉ太陽電池の活性層をＳｉ実
装基板上でパターニングして太陽電池を作り込む方法に
ついて、図５ないし図７を参照しながら説明する。ま
ず、図５に示されるように、Ｓｉ実装基板１上に全面成
膜されたＡｌ膜等の導電膜をパターニングし、導電膜パ
ターン３を形成する。この導電膜パターン３には、後工
程で半導体デバイス・チップ２が実装される接続パッド
部３ａと、太陽電池の背面電極部とが形成されている。
装基板上でパターニングして太陽電池を作り込む方法に
ついて、図５ないし図７を参照しながら説明する。ま
ず、図５に示されるように、Ｓｉ実装基板１上に全面成
膜されたＡｌ膜等の導電膜をパターニングし、導電膜パ
ターン３を形成する。この導電膜パターン３には、後工
程で半導体デバイス・チップ２が実装される接続パッド
部３ａと、太陽電池の背面電極部とが形成されている。
【００２２】次に、基体の半導体積層膜１００と透明電
極層１０４と保護膜１０５とを順次積層し、これらを一
括してパターニングすることにより、太陽電池１０を形
成する。上記半導体積層膜１００は、たとえば下層側か
ら順にｎ型ａ−Ｓｉ層１０１、ｉ型ａ−Ｓｉ層１０２、
ｐ型ａ−Ｓｉ層１０３が積層されたものである。これら
３層の積層順を逆として反転ｐｉｎ型ａ−Ｓｉ太陽電池
を構成しても良い。上記透明電極層１０４は、たとえば
ＩＴＯ（インジウム・錫酸化物）からなり、受光効率を
高めるために櫛形に形成されている。また、上記保護層
１０５は、たとえばガラス層である。この後、必要に応
じて適当なパッシベーションを施した後、図７に示され
るように、接続パッド部３ａに半導体デバイス・チップ
２を位置合わせしてボンディングすると、本発明の電子
デバイスが完成する。
極層１０４と保護膜１０５とを順次積層し、これらを一
括してパターニングすることにより、太陽電池１０を形
成する。上記半導体積層膜１００は、たとえば下層側か
ら順にｎ型ａ−Ｓｉ層１０１、ｉ型ａ−Ｓｉ層１０２、
ｐ型ａ−Ｓｉ層１０３が積層されたものである。これら
３層の積層順を逆として反転ｐｉｎ型ａ−Ｓｉ太陽電池
を構成しても良い。上記透明電極層１０４は、たとえば
ＩＴＯ（インジウム・錫酸化物）からなり、受光効率を
高めるために櫛形に形成されている。また、上記保護層
１０５は、たとえばガラス層である。この後、必要に応
じて適当なパッシベーションを施した後、図７に示され
るように、接続パッド部３ａに半導体デバイス・チップ
２を位置合わせしてボンディングすると、本発明の電子
デバイスが完成する。
【００２３】第４の実施の形態 ここでは、Ｓｉ実装基板の内部にｐｉｎ接合部よりなる
活性層を作り込むことにより太陽電池を配した電子デバ
イスの製造方法について、図８ないし図１０を参照しな
がら説明する。まず、図８に示されるように、アモルフ
ァス・シリコン（ａ−Ｓｉ）実装基板２１の所定領域に
図示されないマスクを介してイオン注入または固相拡散
を行うことにより、ｎ型ａ−Ｓｉ層２０１、ｉ型ａ−Ｓ
ｉ層２０２、およびｐ型ａ−Ｓｉ層２０３からなる活性
層２００を形成する。なお、図８ではこの活性層２００
は基板表面側からみてｐｉｎ型接合を有するが、反転ｐ
ｉｎ型としても良い。
活性層を作り込むことにより太陽電池を配した電子デバ
イスの製造方法について、図８ないし図１０を参照しな
がら説明する。まず、図８に示されるように、アモルフ
ァス・シリコン（ａ−Ｓｉ）実装基板２１の所定領域に
図示されないマスクを介してイオン注入または固相拡散
を行うことにより、ｎ型ａ−Ｓｉ層２０１、ｉ型ａ−Ｓ
ｉ層２０２、およびｐ型ａ−Ｓｉ層２０３からなる活性
層２００を形成する。なお、図８ではこの活性層２００
は基板表面側からみてｐｉｎ型接合を有するが、反転ｐ
ｉｎ型としても良い。
【００２４】次に、図９に示されるように、基体の全面
に透明電極層２０４と保護膜２０５とを順次積層する。
次に、上記の基体を反転させてａ−Ｓｉ実装基板２１の
裏面側からこれを加工することにより、図１０に示され
るような透明電極層２０４およびｎ型ａ−Ｓｉ層２０１
に臨む接続孔を形成し、さらにこれらの接続孔を導電膜
パターン２２ａ，２２ｂで埋め込んで太陽電池２０を形
成する。最後に、図１１に示されるように上記導電膜パ
ターン２２ａ，２２ｂにたとえばハンダ・ボール７を介
して半導体デバイス・チップ２をベアチップ実装し、本
発明の電子デバイスを完成させる。
に透明電極層２０４と保護膜２０５とを順次積層する。
次に、上記の基体を反転させてａ−Ｓｉ実装基板２１の
裏面側からこれを加工することにより、図１０に示され
るような透明電極層２０４およびｎ型ａ−Ｓｉ層２０１
に臨む接続孔を形成し、さらにこれらの接続孔を導電膜
パターン２２ａ，２２ｂで埋め込んで太陽電池２０を形
成する。最後に、図１１に示されるように上記導電膜パ
ターン２２ａ，２２ｂにたとえばハンダ・ボール７を介
して半導体デバイス・チップ２をベアチップ実装し、本
発明の電子デバイスを完成させる。
【００２５】以上、本発明の実施の形態を４例挙げた
が、本発明はこれらの実施の形態に何ら限定されるもの
ではない。たとえば、Ｓｉ実装基板上における半導体デ
バイス・チップやその他の部品や太陽電池のレイアウ
ト、半導体デバイス・チップのベアチップ実装方法、太
陽電池の実装方法や形成方法、太陽電池の種類について
は、適宜変更、選択、組合せが可能である。
が、本発明はこれらの実施の形態に何ら限定されるもの
ではない。たとえば、Ｓｉ実装基板上における半導体デ
バイス・チップやその他の部品や太陽電池のレイアウ
ト、半導体デバイス・チップのベアチップ実装方法、太
陽電池の実装方法や形成方法、太陽電池の種類について
は、適宜変更、選択、組合せが可能である。
【００２６】
【発明の効果】以上の説明からも明らかなように、本発
明によれば半導体デバイス・チップとの熱膨張係数を整
合させることが可能なＳｉ実装基板を用いた場合にも、
この実装基板自身に電力供給機能を持たせることでコス
トに対して付加価値の高い電子デバイスを提供すること
が可能となる。したがって本発明は、電子デバイスの長
期信頼性を向上させると共に、電源部品の小型低容量化
を通じて電子デバイスの小型軽量化を図る上で極めて有
意義である。
明によれば半導体デバイス・チップとの熱膨張係数を整
合させることが可能なＳｉ実装基板を用いた場合にも、
この実装基板自身に電力供給機能を持たせることでコス
トに対して付加価値の高い電子デバイスを提供すること
が可能となる。したがって本発明は、電子デバイスの長
期信頼性を向上させると共に、電源部品の小型低容量化
を通じて電子デバイスの小型軽量化を図る上で極めて有
意義である。
【図１】デバイス・チップ実装面と反対側の面に太陽電
池を配した電子デバイスの一構成例を示す概略斜視図で
あり、（ａ）はデバイス・チップ実装面、（ｂ）は反対
側の面をそれぞれ表す。
池を配した電子デバイスの一構成例を示す概略斜視図で
あり、（ａ）はデバイス・チップ実装面、（ｂ）は反対
側の面をそれぞれ表す。
【図２】Ｓｉ実装基板の両面にデバイスチップと太陽電
池をボンディングした電子デバイスの一部を拡大して示
す模式的断面図である。
池をボンディングした電子デバイスの一部を拡大して示
す模式的断面図である。
【図３】デバイス・チップ実装面の空きスペースに太陽
電池を配した電子デバイスの一構成例を示す概略斜視図
である。
電池を配した電子デバイスの一構成例を示す概略斜視図
である。
【図４】Ｓｉ実装基板の片面に半導体デバイス・チップ
と太陽電池をボンディングした電子デバイスの一部を拡
大して示す模式的断面図である。
と太陽電池をボンディングした電子デバイスの一部を拡
大して示す模式的断面図である。
【図５】Ｓｉ実装基板上における半導体積層膜のパター
ニングにより太陽電池を直接作り込む本発明の電子デバ
イスの製造方法において、導電膜をパターニングした状
態を示す模式的断面図である。
ニングにより太陽電池を直接作り込む本発明の電子デバ
イスの製造方法において、導電膜をパターニングした状
態を示す模式的断面図である。
【図６】図５の導電膜パターンの背面電極部の上で半導
体積層膜およびその他の膜をパターニングして太陽電池
を形成した状態を示す模式的断面図である。
体積層膜およびその他の膜をパターニングして太陽電池
を形成した状態を示す模式的断面図である。
【図７】図６の接続パッド部に半導体デバイス・チップ
をボンディングした状態を示す模式的断面図である。
をボンディングした状態を示す模式的断面図である。
【図８】ａ−Ｓｉ実装基板の内部へ太陽電池を作り込む
本発明の電子デバイスの製造方法において、不純物導入
により太陽電池の活性層を形成した状態を示す模式的断
面図である。
本発明の電子デバイスの製造方法において、不純物導入
により太陽電池の活性層を形成した状態を示す模式的断
面図である。
【図９】図８の基体の全面に透明電極層と保護層を順次
積層した状態を示す模式的断面図である。
積層した状態を示す模式的断面図である。
【図１０】図９の基体の裏面において導電膜パターンを
形成した状態を示す模式的断面図である。
形成した状態を示す模式的断面図である。
【図１１】図１０の導電膜パターンに半導体デバイス・
チップをボンディングした状態を示す模式的断面図であ
る。
チップをボンディングした状態を示す模式的断面図であ
る。
１…シリコン実装基板 ２…半導体デバイス・チップ
３，２２ａ，２２ｂ…導電膜パターン ３ａ…接続パッ
ド部 ３ｂ…背面電極部 ４…スルーホール ５，９…
二次電池 ６，８，１０，２０…太陽電池 ７…ハンダ
・ボール １００…半導体積層膜 ２００…活性層
３，２２ａ，２２ｂ…導電膜パターン ３ａ…接続パッ
ド部 ３ｂ…背面電極部 ４…スルーホール ５，９…
二次電池 ６，８，１０，２０…太陽電池 ７…ハンダ
・ボール １００…半導体積層膜 ２００…活性層
Claims (7)
- 【請求項１】 導電膜パターンが形成されたシリコン実
装基板と、 前記シリコン実装基板の上にベアチップ実装される半導
体デバイス・チップと、 前記シリコン実装基板に配され前記半導体デバイス・チ
ップもしくは他の実装部品に電力を供給するための太陽
電池とを備えることを特徴とする電子デバイス。 - 【請求項２】 前記太陽電池は、前記シリコン実装基板
のデバイス・チップ実装面とは反対側の面に配されてい
ることを特徴とする請求項１記載の電子デバイス。 - 【請求項３】 前記太陽電池は、前記シリコン実装基板
のデバイス・チップ実装面の空きスペースに配されてい
ることを特徴とする請求項１記載の電子デバイス。 - 【請求項４】 前記太陽電池は、前記シリコン実装基板
の表面もしくは内部に直接作り込まれていることを特徴
とする請求項１記載の電子デバイス。 - 【請求項５】 前記シリコン実装基板の上に前記太陽電
池の出力を蓄電するための二次電池が配されてなること
を特徴とする請求項１記載の電子デバイス。 - 【請求項６】 シリコン実装基板の上に成膜された導電
膜をパターニングして半導体デバイス・チップのベアチ
ップ実装用の接続パッド部と太陽電池の背面電極部とを
有する導電膜パターンを形成する第１工程と、 前記太陽電池の背面電極部上で少なくとも光電変換機能
を有する半導体積層膜をパターニングすることにより、
前記シリコン実装基板の表面に太陽電池を作り込む第２
工程と、 前記接続パッド部に半導体デバイス・チップをベアチッ
プ実装する第３工程とを有することを特徴とする電子デ
バイスの製造方法。 - 【請求項７】 シリコン実装基板の所定領域にｐ型不純
物およびｎ型不純物をそれぞれ所定の深さに導入して太
陽電池の活性層を形成する第１工程と、 前記太陽電池の受光面側となる前記シリコン実装基板の
主面上に透明電極層を形成する第２工程と、 前記受光面側とは反対側の前記シリコン実装基板の主面
上に、前記活性層の背面電極と半導体デバイス・チップ
のベアチップ実装用の接続パッド部とを兼ねた導電膜パ
ターンを形成する第３工程と、 前記接続パッド部に半導体デバイス・チップをベアチッ
プ実装する第４工程とを有することを特徴とする電子デ
バイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9163572A JPH1117106A (ja) | 1997-06-20 | 1997-06-20 | 電子デバイスおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9163572A JPH1117106A (ja) | 1997-06-20 | 1997-06-20 | 電子デバイスおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1117106A true JPH1117106A (ja) | 1999-01-22 |
Family
ID=15776468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9163572A Abandoned JPH1117106A (ja) | 1997-06-20 | 1997-06-20 | 電子デバイスおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1117106A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1179872A1 (en) * | 1999-03-24 | 2002-02-13 | Rohm Co., Ltd. | Circuit module for protecting a rechargeable battery and method of manufacture thereof |
| JP2002217357A (ja) * | 2001-01-19 | 2002-08-02 | Kyocera Corp | 半導体装置 |
| JP2003533892A (ja) * | 2000-05-15 | 2003-11-11 | バッテル・メモリアル・インスティチュート | 封入されたマイクロ電子デバイス |
| WO2008041502A1 (fr) * | 2006-09-28 | 2008-04-10 | Sharp Kabushiki Kaisha | Cellule solaire, module de génération de puissance photovoltaïque à concentration de lumière, unité de génération de puissance photovoltaïque à concentration de lumière, procédé de fabrication de cellule solaire et appareil de fabrication de cellule solaire |
| US8900366B2 (en) | 2002-04-15 | 2014-12-02 | Samsung Display Co., Ltd. | Apparatus for depositing a multilayer coating on discrete sheets |
| US10950821B2 (en) | 2007-01-26 | 2021-03-16 | Samsung Display Co., Ltd. | Method of encapsulating an environmentally sensitive device |
| US11594652B2 (en) | 2014-04-07 | 2023-02-28 | Solaero Technologies Corp. | Interconnection of neighboring solar cells on a flexible supporting film |
-
1997
- 1997-06-20 JP JP9163572A patent/JPH1117106A/ja not_active Abandoned
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1179872A1 (en) * | 1999-03-24 | 2002-02-13 | Rohm Co., Ltd. | Circuit module for protecting a rechargeable battery and method of manufacture thereof |
| US6654218B1 (en) | 1999-03-24 | 2003-11-25 | Rohm Co., Ltd. | Protection circuit module for rechargeable battery and method of making the same |
| EP1179872A4 (en) * | 1999-03-24 | 2007-06-06 | Rohm Co Ltd | RECHARGEABLE BATTERY PROTECTION CIRCUIT MODULE AND METHOD OF MANUFACTURING THE SAME |
| JP2003533892A (ja) * | 2000-05-15 | 2003-11-11 | バッテル・メモリアル・インスティチュート | 封入されたマイクロ電子デバイス |
| JP4750339B2 (ja) * | 2000-05-15 | 2011-08-17 | 三星モバイルディスプレイ株式會社 | 封入されたマイクロ電子デバイス |
| JP2002217357A (ja) * | 2001-01-19 | 2002-08-02 | Kyocera Corp | 半導体装置 |
| US8900366B2 (en) | 2002-04-15 | 2014-12-02 | Samsung Display Co., Ltd. | Apparatus for depositing a multilayer coating on discrete sheets |
| WO2008041502A1 (fr) * | 2006-09-28 | 2008-04-10 | Sharp Kabushiki Kaisha | Cellule solaire, module de génération de puissance photovoltaïque à concentration de lumière, unité de génération de puissance photovoltaïque à concentration de lumière, procédé de fabrication de cellule solaire et appareil de fabrication de cellule solaire |
| US10950821B2 (en) | 2007-01-26 | 2021-03-16 | Samsung Display Co., Ltd. | Method of encapsulating an environmentally sensitive device |
| US11594652B2 (en) | 2014-04-07 | 2023-02-28 | Solaero Technologies Corp. | Interconnection of neighboring solar cells on a flexible supporting film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9466748B2 (en) | Optoelectronic device with heat spreader unit | |
| US5460659A (en) | Concentrating photovoltaic module and fabrication method | |
| US7592536B2 (en) | Solar cell structure with integrated discrete by-pass diode | |
| US6353175B1 (en) | Two-terminal cell-interconnected-circuits using mechanically-stacked photovoltaic cells for line-focus concentrator arrays | |
| KR20150100145A (ko) | 태양 전지 모듈의 제조 방법 | |
| KR20100135200A (ko) | Ⅲ―ⅴ 반도체 태양 전지용 집광형 광기전 시스템 리시버 | |
| TW200812051A (en) | Stacked structure of chips and wafer structure for making same | |
| US20140048900A1 (en) | Integrated circuit combination of a target integrated circuit, photovoltaic cells and light sensitive diodes connected to enable a self-sufficient light detector device | |
| US20230044021A1 (en) | Solar cells having junctions retracted from cleaved edges | |
| US20050061361A1 (en) | Solar cell device having a charge pump | |
| JP5518664B2 (ja) | 太陽電池モジュール、太陽電池モジュールの製造方法、および携帯電子機器 | |
| JPH1117106A (ja) | 電子デバイスおよびその製造方法 | |
| US10121771B2 (en) | Target integrated circuit combined with a plurality of photovoltaic cells | |
| US6765152B2 (en) | Multichip module having chips on two sides | |
| KR20020024624A (ko) | 칩 수준의 크기를 갖는 적층 패키지와 그 제조 방법 | |
| JP2002141506A (ja) | 双方向スイッチの実装構造と双方向スイッチを備える保護回路 | |
| US11901468B2 (en) | Semiconductor packaging including photovoltaic particles having a core-shell structure | |
| KR101099585B1 (ko) | 솔라 셀 반도체 패키지 | |
| US8952473B2 (en) | Integrated circuit combination of a target integrated circuit and a plurality of cells connected thereto using the top conductive layer | |
| US11646383B2 (en) | Back contact solar cell assemblies | |
| JP2002158324A (ja) | 半導体素子及び太陽電池 | |
| US20240234607A9 (en) | Anti-shading photovoltaic cell assembly | |
| US8502361B1 (en) | Concentrated photovoltaic receiver package with stacked internal support features | |
| US6404060B1 (en) | Semiconductor device having a chip-on-chip structure | |
| JP2002237613A (ja) | 太陽電池の端子箱 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050506 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050524 |