JP2002217357A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002217357A JP2002217357A JP2001011693A JP2001011693A JP2002217357A JP 2002217357 A JP2002217357 A JP 2002217357A JP 2001011693 A JP2001011693 A JP 2001011693A JP 2001011693 A JP2001011693 A JP 2001011693A JP 2002217357 A JP2002217357 A JP 2002217357A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating substrate
- electrically insulating
- semiconductor
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
密度・高集積は困難となっており、より一層の高集積化
が達成されかつ高信頼性を有する半導体装置が必要とさ
れている。 【解決手段】 基体1上に、下層から第1半導体素子
2、電気絶縁性基板4、第2半導体素子3の順に配され
それぞれが固着され、ワイヤ6を用いて第1半導体素子
2、電気絶縁性基板4、第2半導体素子3および外部端
子5が電気的に接続された後、樹脂被覆材7で被覆され
た半導体装置8において、電気絶縁性基板4の熱膨張率
を電気絶縁性基板4の上下に積層された第1半導体素子
2および第2半導体素子3のそれぞれの熱膨張率の間の
値に設定することにより、電子回路のより一層の高集積
化が図れると同時に、高信頼性を有する半導体装置8を
得ることができる。
Description
帯電話等の電子装置に実装される半導体装置に関するも
のである。
携帯電話等の電子装置に実装される樹脂被覆タイプの半
導体装置は、一般に、半導体素子と、鉄−ニッケル−コ
バルト合金・鉄−ニッケル合金・銅等の金属材料から成
る基体および複数個の外部端子と、エポキシ樹脂等の熱
硬化樹脂から成る樹脂被覆材とから構成されており、基
体上に半導体素子を金−シリコン共晶合金等のロウ材や
導電性または電気絶縁性のペーストを介して固定すると
ともに半導体素子の各電極パッドを外部端子にボンディ
ング用の金属ワイヤを介して電気的に接続し、しかる
後、これら半導体素子、基体および外部端子の一部を樹
脂被覆材で被覆することによって製作されている。
部を外部電気回路基板の配線導体に半田等の接合材を介
し接合することによって外部電気回路基板上に実装さ
れ、同時に半導体素子の各電極パッドが外部端子を介し
て外部電気回路に電気的に接続されるようになってい
る。
置は小型化・情報処理の高速化・高機能化が急激に進
み、これら電子装置に実装される半導体装置を形成する
半導体素子を高密度・高集積化することが強く要求され
ている。
型化が進んでいるためこれ以上の電子回路の形成が難し
くなってきており、またその電子回路を形成するための
微細化技術も高度化・複雑化しているため、一個の半導
体素子で超高集積化を図るためには多くのコストがかか
り、そのため一個の半導体素子でより一層の電子回路の
高密度・高集積を図ることは困難となっている。
2に断面図で示すような電気絶縁性基体21の上下両面に
半導体素子22をロウ材等で接着固定するとともに、各半
導体素子22の電極パッド23を基体21の接続パッド(不図
示)等にワイヤ24を介して電気的に接続し、しかる後、
半導体素子21、基体22および必要に応じて外部端子25の
一部を樹脂被覆材26で被覆して成る半導体装置27が提案
されている。
が基体21の上下両面にそれぞれ実装されていることか
ら、半導体装置27の平面面積を増加させることなく、容
易に半導体装置27における電子回路の高密度・高集積化
を図ることができる。
は、まず一個の半導体素子22を基体21の上面にロウ材等
を介して接着固定するとともに、この半導体素子22の電
極パッドを基体21の接続パッド等にワイヤ24を介して接
続し、次に基体21を裏返して基体21下面に他の半導体素
子22を接着固定するとともに、この基体21下面に固定し
た半導体素子22の電極パッドを基体21の下面に形成した
接続パッド等にワイヤを介して接続しなければならず、
製造工程が複雑で長く、生産性が悪いという問題点を有
する。
半導体素子22を接着固定するとともに、この基体21下面
に固定した半導体素子22の電極パッドを基体21の下面に
形成した接続パッド等にワイヤを介して接続する際、基
体21の上面側に固定された半導体素子22に接続されてい
るワイヤが外れたり切れたりして、製品としての半導体
装置27の信頼性および歩留まりが大きく低下するという
問題点を有する。
を接着固定する際、および基体21下面に接着固定した半
導体素子22の電極パッドと基体21の下面に形成した接続
パッド等とをワイヤを介して接続する際に、上面側に半
導体素子22が接着固定されている基体21を保持するのに
上面側の半導体素子22の形状を考慮した特殊な冶具が個
々に必要となってしまい、この汎用性のない特殊な冶具
の使用によって製品としての半導体装置27を高価として
しまうという問題点を有する。
な、金属等から成る基体31の上面に2個の半導体素子32
・33を上下に積層し、接着固定するとともに、各半導体
素子32・33の電極パッド34を基体31の接続パッド(不図
示)や外部端子35にワイヤ36を介して電気的に接続し、
しかる後、半導体素子32・33および基体31の一部を樹脂
被覆材37で被覆して成る半導体装置38が提案されてい
る。
素子32・33がともに基体31の上面に積層して固定されて
いることから、半導体装置38の平面面積を増加させるこ
となく容易に半導体装置38の高密度化を図ることができ
る。また同時に、この半導体装置38は基体31の同一面に
2個の半導体素子32・33が接着固定されているため基体
31に半導体素子32を接着固定する際、あるいは各半導体
素子32・33の電極パッド34を基体31の接続パッドや外部
端子35にワイヤ36を介して電気的に接続する際等におい
て、基体31をそのつど裏返す必要は全くなく、その結
果、基体31を保持するのに汎用性のない特殊な冶具の使
用が不要となるとともに基体31の接続パッドや外部端子
35と各半導体素子32・33の電極パッド34とを接続するワ
イヤ36に外れや切断が生じることはほとんどなくなり、
製品としての半導体装置38の信頼性および歩留まり・生
産性を大きく向上させることができる。
個の半導体素子32・33を積層した半導体装置38は、各半
導体素子32・33の電子回路が極めて高密度・高集積に形
成されているため電極パッド34の形成位置についての自
由度が低く、所望する任意の場所に所定の電極パッド34
を形成することができない。そのため、上下に積層した
各半導体素子32・33の電極パッド34をワイヤ36で接続す
る際、あるいは各半導体素子32・33の電極パッド34と基
体31の接続パッドや外部端子35とをワイヤ36で接続する
際に、複数のワイヤ36が交差したり、また、ワイヤ36が
不要に長くなって変形しやすくなり、例えば、半導体素
子32・33を樹脂被覆材37で被覆する場合に、樹脂の圧力
がワイヤ36に作用するとワイヤ36が容易に倒れて隣接す
るワイヤ36同士が接触し、隣接する電極パッド34間に電
気的短絡が生じて半導体装置38としての機能を喪失した
り、特性が不安定となって半導体素子32・33を常に正常
に動作させることができないという問題点を誘発するも
のであった。
の半導体素子32・33の材質が異なる場合は、半導体素子
32・33それぞれの熱膨張率の違いによる熱膨張差を起因
として半導体素子32・33間に発生する熱応力によって、
上層の半導体素子33の剥離を引き起こす、あるいは半導
体素子に用いられる材料は非常にもろくわずかな応力で
も影響を受けるため、上下層の各半導体素子32・33の破
壊を引き起こすという問題点があった。
い場合においても、半導体素子32・33間の熱応力によっ
て下層の半導体素子32表面の電子回路部が歪み、その結
果、半導体素子32の誤動作や動作不良を引き起こすとい
う問題点もあった。
決すべく完成されたものであり、その目的は、小面積に
して多数の電子回路を高密度・高集積に形成することが
でき、かつ半導体素子の電極パッドと外部端子等とを接
続するワイヤの接触を有効に防止すると同時に、上下に
積層し、接着固定した各半導体素子の熱膨張率の違いに
よる熱膨張差を起因とするそれらの半導体素子間に発生
する熱応力を緩和し、半導体素子を長期間にわたり正常
かつ安定に動作させることができる小型・高信頼性の半
導体装置を提供することにある。
外部端子と、基体と、該基体上に配され、上面に複数個
の電極パッドを有する第1半導体素子と、該第1半導体
素子上に配され、表面に複数個の接続パッドを有する電
気絶縁性基板と、該電気絶縁性基板上に配され、上面に
複数個の電極パッドを有する第2半導体素子と、前記第
1半導体素子および第2半導体素子の電極パッドと外部
端子と接続パッドとを電気的に接続するワイヤと、前記
第1半導体素子および第2半導体素子を被覆する樹脂被
覆材とから成る半導体装置であって、前記電気絶縁性基
板の熱膨張率が前記第1半導体素子および第2半導体素
子のそれぞれの熱膨張率の間の値であることを特徴とす
るものである。
1半導体素子および第2半導体素子の2個の半導体素子
を、間に電気絶縁性基板を介在させて上下に積層すると
ともに、第1半導体素子の上面および第2半導体素子の
上面の電極パッドと電気絶縁性基板の上面に設けた接続
パッドとを電気的に接続していることから、半導体装置
の平面面積を増加させることなく半導体装置における電
子回路の高密度化・高集積化を図ることができる。
の同一面に2個の半導体素子が接着固定されているた
め、基体に半導体素子を接着固定する際、あるいは各半
導体素子の電極パッドを外部端子等にワイヤを介して電
気的に接続する際等において、基体をそのつど裏返す必
要が全くなく、その結果、基体を保持するのに汎用性の
ない特殊な冶具の使用が不要となるとともに、外部端子
等と各半導体素子の電極パッドとを接続するワイヤに外
れや切断が生じることはほとんどなくなり、製品として
の半導体装置の信頼性および歩留まり・生産性を大きく
向上させることができる。
下に位置する半導体素子間に、接続パッドの形成位置を
任意に設定できる電気絶縁性基板を配したことから、電
気絶縁性基板の接続パッドの形成位置を半導体素子の電
極パッドの形成位置や外部端子の位置に対応させて形成
しておくことによって、半導体素子の電極パッドおよび
外部端子と電気絶縁性基板の接続パッドとを近距離とな
すことができ、その結果、半導体素子の電極パッドと電
気絶縁性基板との接続パッドとを、また電気絶縁性基板
の接続パッドと外部端子等とをワイヤを介して接続した
際に、複数のワイヤが交差することなく、また、ワイヤ
の長さは短くて、変形し難いものとなり、ワイヤに外力
が作用してもワイヤは容易に倒れることがなるので、隣
接するワイヤ同士の接触に起因する半導体素子の電極パ
ッド間の電気的短絡が有効に防止され、これによって半
導体素子を長期間にわたり正常かつ安定に動作させるこ
とが可能になることから半導体装置を高信頼性のものと
なすことができる。
絶縁性基板の熱膨張率を第1半導体素子および第2半導
体素子のそれぞれの熱膨張率の間の値となるように設定
したことから、電気絶縁性基板と第1半導体素子および
第2半導体素子との熱膨張差が小さくなることに伴って
それらの熱による変位量差が小さくなり、その結果、こ
の電気絶縁性基板が、電気絶縁性基板の上下に積層して
接着固定された各半導体素子の熱膨張率の差を起因とす
る、各半導体素子に発生し半導体素子の剥離あるいは半
導体素子の誤動作や破壊を引き起こす熱応力を効果的に
低減でき、その結果、長期にわたり正常かつ安定に動作
する小型・高信頼性の半導体装置を得ることができる。
細に説明する。
の一例を示す断面図である。1は基体、2は第1半導体
素子、3は第2半導体素子、4は第1半導体素子2と第
2半導体素子3との間に介在する電気絶縁性基板、5は
外部端子、6はボンディング用のワイヤ、7は樹脂被覆
材であり、これらの基体1・第1半導体素子2・第2半
導体素子3・電気絶縁性基板4・外部端子5・ワイヤ6
・樹脂被覆材7により半導体装置8が構成される。
素子3および電気絶縁性基板4を搭載し、支持する機能
を有し、銅・銅合金・鉄−ニッケル合金・鉄−ニッケル
−コバルト合金・アルミニウム・アルミニウム合金等の
金属材料により形成されている。
るインゴット(塊)に対し適当な圧延加工・打抜き加工
等の金属加工を施すことによって形成される。
が搭載されており、この第1半導体素子2はロウ材やガ
ラス・有機樹脂等の接着材を介して基体1の上面に接着
固定されている。
外部端子5が配されており、この外部端子5は第1半導
体素子2および第2半導体素子3の電子回路を外部の電
気回路に接続するためのものである。
合金・鉄−ニッケル−コバルト合金・アルミニウム・ア
ルミニウム合金等の金属材料からなり、基体1と同様の
方法によって所定の形状に形成される。
材料により形成され、基体1とは吊りリード等を介して
一体化されている。
電極パッド2aが形成されており、これら電極パッド2
aは第1半導体素子2の電子回路を外部端子5や後述す
る電気絶縁性基板4に設けた接続パッド4aに接続する
際の端子として機能し、ボンディング用のワイヤ6が接
合される。
は、表面に複数個の接続パッド4aを有する電気絶縁性
基板4が配されている。
2上に第2半導体素子3を電気的絶縁を保って支持する
とともに、第1半導体素子2の電極パッド2aや第2半
導体素子3の電極パッド3aがボンディング用のワイヤ
6を介して接続される接続パッド4aの支持部材として
機能する。
ウム質焼結体・窒化アルミニウム質焼結体・ムライト質
焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラス
セラミックス焼結体・エポキシ樹脂・ポリイミド樹脂・
フッソ樹脂・ガラス−エポキシ樹脂複合体等の電気絶縁
材料から成る板状体であり、その内部および表面に配線
導体4bを有している。
ミニウム質焼結体から成る場合は、酸化アルミニウム・
酸化珪素・酸化マグネシウム・酸化カルシウム等の原料
粉末に適当な有機バインダ・溶剤・可塑剤・分散材等を
添加混合して泥漿状となすとともに、これを従来周知の
ドクターブレード法を採用してシート状となすことによ
り、複数枚のセラミックグリーンシートを得、しかる
後、このセラミックグリーンシートに適当な打抜き加工
を施すとともに、タングステン・モリブデン・マンガン
・銅・銀・ニッケル・パラジウム・金等の金属材料粉末
に適当な有機バインダ・溶剤を混合して成る導電ペース
トを前記グリーンシートに予めスクリーン印刷法等によ
り所定パターンに印刷塗布することによって接続パッド
4aおよび配線導体4bを形成後、このグリーンシート
を必要に応じて上下に積層し、これを約1600℃の温度で
焼成することによって製作される。
性基板4の上下に積層された第1半導体素子2および第
2半導体素子3のそれぞれの熱膨張率の間の値、すなわ
ちそれぞれの熱膨張率を最大値および最小値とする範囲
の間の値に設定することが必要である。
が第1半導体素子2および第2半導体素子3のいずれの
熱膨張率よりも大きい場合には、第1半導体素子2およ
び第2半導体素子3のいずれか熱膨張率の小さい半導体
素子との間に高い熱応力が発生し、その半導体素子の破
壊やあるいは誤動作や動作不良を引き起こす恐れがあ
る。
半導体素子2および第2半導体素子3のいずれの熱膨張
率よりも小さい場合には、第1半導体素子2および第2
半導体素子3のいずれか熱膨張率の大きい半導体素子と
の間に高い熱応力が発生し、その半導体素子の破壊やあ
るいは誤動作や動作不良を引き起こす恐れがある。
部材は樹脂被覆材7を除き、全て基体1の上面に形成さ
れ、その基体1上面の形成部材の熱膨張率は樹脂被覆材
7の熱膨張率より低いため、基体1の上面と下面の半導
体装置8を形成する部材の熱膨張量が異なることにな
り、その結果、樹脂被覆材7に応力が発生するが、これ
については樹脂被覆材7の弾性率を低く設定することに
よってその応力を緩和している。
率が第1半導体素子2および第2半導体素子3のいずれ
の熱膨張率よりもさらに小さい場合には、基体1の上面
と下面との熱膨張量差がさらに広がり、その結果、樹脂
被覆材7の弾性率を低減するだけでは緩和できなくなる
ような大きい応力が基体1と樹脂被覆材7との間に発生
することによって、樹脂被覆材7にクラック等が発生す
る恐れがある。
1半導体素子2と第2半導体素子3のそれぞれの熱膨張
値の間の値に設定することが必要である。
第1半導体素子2と第2半導体素子3のそれぞれの熱膨
張値の中間の値よりも第1半導体素子2の熱膨張率によ
り近い値に設定することが好ましい。電気絶縁性基板4
の外形寸法は、電気絶縁性基板4や第1半導体素子2に
ワイヤ6を用いて第1半導体素子2および第2半導体素
子3と電気的接続を行なうための電極パッド2aや接続
パッド4aを形成することが必要なために第1半導体素
子2より小さく、また、第2半導体素子3より大きく形
成され、電気絶縁性基板4と接する面積は第2半導体素
子3より第1半導体素子2の方が大きい。そのため、電
気絶縁性基板4の熱膨張率を各半導体素子の熱膨張率の
中間の値とした場合に、電気絶縁性基板4と各半導体素
子2・3が接する部分の熱膨張量が大きく異なり、電気
絶縁性基板4と第1半導体素子2間により大きい応力が
発生する。この応力を小さくするためには、電気絶縁性
基板4の熱膨張率は第1半導体素子2と第2半導体素子
3のそれぞれの熱膨張値の中間の値よりも第1半導体素
子2の熱膨張率により近い値に設定することが必要であ
る。その熱膨張率値は、電気絶縁性基板4と第1半導体
素子2および第2半導体素子3のそれぞれの外形寸法か
ら設定され、例えば、同じ外形寸法の半導体素子2・3
に対して、ある大きさの外形寸法の電気絶縁性基板4を
用いる場合と、それより大きい外形寸法の電気絶縁性基
板4を用いる場合とを比較すると、上述の理由により後
者の電気絶縁性基板4の熱膨張率をさらに第1半導体素
子2の熱膨張率に近く設定することが必要である。その
熱膨張率は、第1半導体素子2と第2半導体素子3のそ
れぞれの熱膨張率の中間の値と、この値と第1半導体素
子2の熱膨張率の値との中間の値までの値に設定するこ
とが好ましい。
3の材質が同じであり熱膨張率が同じ場合は、電気絶縁
性基板4の熱膨張率は各半導体素子2・3と同じ値にす
ることとなる。
あるエポキシ樹脂から成る場合は、マトリックスとなる
エポキシ樹脂中に酸化シリコン等の無機物から成る粒子
を充填材として混合させることによって、電気絶縁性基
板4の熱膨張率を制御することができ、その結果、熱膨
張率を電気絶縁性基板4の上下に積層された第1半導体
素子2および第2半導体素子3のそれぞれの熱膨張率の
間の値に設定することができる。
のに限られることはなく、例えば内部の組成を漸次変更
させたり、または近似の組成の材料を複数積層すること
によって熱膨張率等が一つの部材内で漸次変わってい
き、部材の表裏で物性が異なる材料、いわゆる傾斜材料
であってもかまわない。例えば、電気絶縁性基板4の第
1半導体素子2と接する側の熱膨張率は第1半導体素子
2と同じまたは近似となるように形成し、一方、第2半
導体素子3と接する側の熱膨張率は第2半導体素子3と
同じまたは近似となるように形成する。これによって、
電気絶縁性基板4と第1半導体素子2および第2半導体
素子3との熱膨張率差を起因とする応力の発生を抑制す
ることができる。このような傾斜材料を形成するために
は、原料の調合割合を厚み方向に漸次変える粉末合成法
や原料粉末の組成等をわずかずつ変更した複数のセラミ
ックグリーンシートを積層する方法を用いることができ
る。
のトータル厚みを考慮した場合は薄い方が好ましい。ま
た、半導体装置8を形成する形成部材は樹脂被覆材7を
除き、全て基体1の上面に形成される。そのため、樹脂
被覆材7内部の形成部材の有無による弾性が異なること
を原因とする応力が基体1と樹脂被覆材7との間に発生
し、その結果、樹脂被覆材7にクラック等が発生するお
それがある。その点からも電気絶縁性基板4は薄い方が
好ましい。
4の厚みを薄くした場合は、電気絶縁性基板4の内部熱
抵抗値が小さくなり、その結果、この電気絶縁性基板4
が下層の第1半導体素子2あるいは上層の第2半導体素
子3が動作する際に発生した熱の他方の半導体素子への
伝熱を効果的に遮断あるいは抑制できず、第1半導体素
子2および第2半導体素子3は自らが動作する際に発生
した熱に加えて他方の半導体素子が発生する熱の影響を
受けることになり、正常動作可能な温度を超え、その結
果、第1半導体素子2および第2半導体素子3が誤動作
あるいは機能破壊を引き起こす恐れがある。
せないためには配線導体4bを電気絶縁性基板4の表面
だけでなく内部に設ける必要があり、そのためには電気
絶縁性基板4のその内部を多層化させる必要があること
から、電気絶縁性基板4の厚みはある一定以上必要とな
る。その際の電気絶縁性基板4の厚みは60μm以上が好
ましい。
子2・電気絶縁性基板4および第2半導体素子3の外形
寸法をそれぞれT1、T2およびT3としたとき、T1
>T2、T2>T3、かつ40≧T1−T2≧1.3(m
m)、40≧T2−T3≧2(mm)としておくことが好
ましい。
性基板4および第2半導体素子3の外形寸法をそれぞれ
T1、T2およびT3としたとき、T1>T2、T2>
T3、かつ40≧T1−T2≧1.3(mm)、40≧T2−
T3≧2(mm)としておくと、基体1上に第1半導体
素子2・電気絶縁性基板4・第2半導体素子3を順次接
着して固定したとき、第1半導体素子2の上面の外周縁
および電気絶縁性基板4の上面の外周縁に電極パッド2
aや接続パッド4aを特別な設計をすることなく、また
複雑な位置配列を行なうことなく形成することができ、
かつこれら電極パッド2a等にワイヤ6を接合するため
のボンディング装置のキャピラリ等が入り込むのに十分
なスペースを確保することができ、これによって第1半
導体素子2および第2半導体素子3のそれぞれに電極パ
ッド2a・3aを、電気絶縁性基板4に接続パッド4a
をそれぞれ確実に形成することが可能となるとともに、
第1半導体素子2および第2半導体素子3の電極パッド
2a・3aと電気絶縁性基板4の接続パッド4aとをワ
イヤ6を介して確実に接続することができる。
T2<1.3(mm)またはT2−T3<2(mm)とな
ると、第1半導体素子2の上面外周縁および電気絶縁性
基板4の上面外周縁に確保できるスペースが狭くなり、
第1半導体素子2に電極パッド2aを、電気絶縁性基板
4に接続パッド4aを形成するのが困難となるととも
に、第1半導体素子2の電極パッド2aおよび電気絶縁
性基板4の接続パッド4aにワイヤ6をボンディング装
置を用いて接続することが困難となってしまう傾向があ
る。
T1−T2(mm)または40<T2−T3(mm)とな
ると、第1半導体素子2の上面外周縁に形成されるスペ
ースおよび電気絶縁性基板4の上面外周縁に形成される
スペースが必要以上に大きくなりすぎ、第1半導体素子
2の電極パッド2aと電気絶縁性基板4の接続パッド4
aとを接続するワイヤ6や、電気絶縁性基板4の接続パ
ッド4aと第2半導体素子3の電極パッド3aとを接続
するワイヤ6の長さが不要に長くなって、ワイヤ倒れや
ワイヤ切断が起こりやすくなり、半導体装置8の信頼性
が低下してしまう傾向がある。
複数個の接続パッド4aは、その一部が電気絶縁性基板
4の表面および内部に形成した配線導体4bに電気的に
接続されており、その配線導体4bは、接続パッド4a
にボンディング用のワイヤ6を介して接続されている第
1半導体素子2の電子回路と第2半導体素子3の電子回
路とを、または第2半導体素子3と基体1とを電気的に
接続する。
子3が搭載されており、この第2半導体素子3はロウ材
やガラス・有機樹脂等の接着材を介して第1半導体素子
2の上面に接着固定されている。
電極パッド3aが形成されており、これら電極パッド3
aは第2半導体素子3の電子回路を第1半導体素子2や
外部端子5に接続する際の端子として機能し、ボンディ
ング用のワイヤ6が接合される。
の材料は、半導体素子として用いられている全ての材料
を用いることができる。半導体素子の材料は、例えばシ
リコン・ゲルマニウム等や化合物半導体であるガリウム
砒素・インジウムリン・ゲルマニウムシリコン・窒化ガ
リウム等があり、これらの半導体素子の熱膨張率はそれ
ぞれ異なるが、電気絶縁性基板4の熱膨張率を電気絶縁
性基板4の上下に積層された第1半導体素子2および第
2半導体素子3のそれぞれの熱膨張率の間の値に設定す
ることにより、これらの半導体素子を全て用いることが
できる。
素子2と電気絶縁性基板4と第2半導体素子3とを上下
に積層しておくことが重要である。基体1の上面に第1
半導体素子2と電気絶縁性基板4と第2半導体素子3を
順次積層すると、半導体装置8の平面面積を増加させる
ことなく半導体装置8における電子回路の高密度化・高
集積化を図ることができる。
体素子2・3が接着固定されているため、基体1に半導
体素子2・3を接着固定する際、あるいは各半導体素子
2・3の電極パッド2a・3aを外部端子5等にワイヤ
6を介して電気的に接続する際等において、基体1をそ
のつど裏返す必要が全くなく、その結果、基体1を保持
するのに汎用性のない特殊な冶具の使用が不要となると
ともに、外部端子5等と各半導体素子2・3の電極パッ
ド2a・3aとを接続するワイヤ6に外れや切断が生じ
ることはほとんどなくなり、製品としての半導体装置8
の信頼性および歩留まり・生産性を大きく向上させるこ
とができる。
子2と第2半導体素子3との間に電気絶縁性基板4を配
しておくことが重要である。第1半導体素子2と第2半
導体素子3との間に電気絶縁性基板4を配しておくと、
この電気絶縁性基板4には表面に複数個の接続パッド4
aが、また内部および表面に接続パッド4a同士を接続
する配線導体4bが形成されているだけで、接続パッド
4aの形成位置に自由度があることから、接続パッド4
aを第1半導体素子2および第2半導体素子3の電極パ
ッド2a・3aに近接する任意の場所に形成することが
でき、その結果、第1半導体素子2の電極パッド2aお
よび第2半導体素子3の電極パッド3aと電気絶縁性基
板4の接続パッド4aとを、また電気絶縁性基板4の接
続パッド4aと外部端子5等とをワイヤ6を介して接続
した際に、ワイヤ6は短くて、変形し難いものとなり、
ワイヤ6に外力が作用してもワイヤ6は容易に倒れるこ
とがなく、隣接するワイヤ6同士の接触に起因する第1
半導体素子2および第2半導体素子3の各電極パッド2
a・3a間の電気的短絡が有効に防止され、これによっ
て第1半導体素子2および第2半導体素子3を長期間に
わたり正常かつ安定に動作させることが可能になり、半
導体装置8を高信頼性のものとなすことができる。
1上に固定されている第1半導体素子2・電気絶縁性基
板4および第2半導体素子3とは、樹脂被覆材7で被覆
されており、この樹脂被覆材7によって第1半導体素子
2および第2半導体素子3が封止されている。
ン樹脂・ポリアミド樹脂・ポリイミド樹脂等の樹脂、ま
たはこれらの樹脂に適当な充填材を混合したものが用い
られる。例えば、熱硬化性のエポキシ樹脂から成る場合
であれば、所定の金型内に外部端子5と、上面に第1半
導体素子2、電気絶縁性基板4および第2半導体素子3
が順次積層されている基体1とをセットするとともに金
型内にエポキシ樹脂等の液状樹脂を注入し、しかる後、
注入した樹脂に180℃程度の温度を加えて熱硬化させる
ことによって、外部端子5の一部と、基体1と、この基
体1上に固定されている第1半導体素子2・電気絶縁性
基板4および第2半導体素子3との表面に被着される。
せるため無機物の粒子が添加される。このような無機物
の粒子としては、例えば、酸化珪素・酸化アルミニウム
・窒化珪素・窒化アルミニウム等を用いることができ、
その添加量は1wt%から90wt%の割合で添加するこ
とが望ましい。
いると樹脂被覆材7の熱伝導率が高くなり、熱を伝導し
やすいものとなって第1半導体素子2および第2半導体
素子2が動作時に発する熱を樹脂被覆材7を介して大気
中に良好に放散することができ、半導体装置8の信頼性
をより一層良好とすることができる。
5の外部導出端部を外部電気回路基板の配線導体に半田
等の接合材を介し接合することによって外部電気回路基
板上に実装され、同時に第1半導体素子2および第2半
導体素子3の各電極パッド2a・3aが外部端子5を介
して外部電気回路に電気的に接続されるようになってい
る。
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。上述の例において第
1半導体素子2および第2半導体素子3は、それぞれが
メモリー素子等の同種の機能を有する半導体素子であっ
ても、また制御素子とメモリー素子等、異種の機能を有
する半導体素子であってもよい。
2および第2半導体素子3の機能や性能あるいは半導体
装置8の用途等に応じて各半導体素子2・3が良好に動
作できる最適な材質を選択すればよく、例えば、信号を
高速伝達させるために電気絶縁性基板4の誘電率を低く
抑えたい場合にはガラスセラミックス焼結体や低誘電率
樹脂を使用すればよく、半導体装置の機械的強度を重視
する場合には酸化アルミニウム質焼結体を使用すればよ
い。
れば、基体上に第1半導体素子および第2半導体素子の
2個の半導体素子を、間に電気絶縁性基板を介在させて
上下に積層するとともに、第1半導体素子の上面および
第2半導体素子の上面の電極パッドと電気絶縁性基板の
上面に設けた接続パッドとを電気的に接続していること
から、半導体装置の平面面積を増加させることなく半導
体装置における電子回路の高密度化・高集積化を図るこ
とができる。
の同一面に2個の半導体素子が接着固定されているた
め、基体に半導体素子を接着固定する際、あるいは各半
導体素子の電極パッドを外部端子等にワイヤを介して電
気的に接続する際等において、基体をそのつど裏返す必
要は全くなく、その結果、基体を保持するのに汎用性の
ない特殊な冶具の使用が不要となるとともに外部端子等
と各半導体素子の電極パッドとを接続するワイヤに外れ
や切断が生じることはほとんどなくなり、製品としての
半導体装置の信頼性および歩留まり・生産性を大きく向
上させることができる。
下に位置する半導体素子間に接続パッドの形成位置が任
意の電気絶縁性基板を配したことから、電気絶縁性基板
の接続パッドの形成位置を半導体素子の電極パッドの形
成位置や外部端子の位置に対応させて形成しておくこと
によって半導体素子の電極パッドおよび外部端子と電気
絶縁性基板の接続パッドとを近距離となすことができ、
その結果、半導体素子の電極パッドと電気絶縁性基板の
接続パッドとを、また電気絶縁性基板の接続パッドと外
部端子等とをワイヤを介して接続した際、複数のワイヤ
が交差することがなく、またそのワイヤは短くて、変形
し難いものとなり、ワイヤに外力が作用してもワイヤは
容易に倒れることがなく、隣接するワイヤ同士の接触に
起因する半導体素子の電極パッド間の電気的短絡が有効
に防止され、これによって、半導体素子が長期間にわた
り正常かつ安定に動作させることが可能になることか
ら、半導体装置を高信頼性のものとなすことができる。
絶縁性基板の熱膨張率を電気絶縁性基板の上下に積層さ
れた第1半導体素子および第2半導体素子のそれぞれの
熱膨張率の間の値に設定したことから、電気絶縁性基板
と第1半導体素子および第2半導体素子との熱膨張率差
が小さくなることに伴ってそれらの熱による変位量差が
小さくなり、その結果、この電気絶縁性基板が、電気絶
縁性基板の上下に積層して接着固定された各半導体素子
の熱膨張率の差を起因とする、半導体素子の剥離あるい
は半導体素子の誤動作や破壊を引き起こす熱応力を効果
的に低減でき、その結果、長期にわたり正常かつ安定に
動作する小型・高信頼性の半導体装置を得ることができ
る。
断面図である。
る。
Claims (1)
- 【請求項1】 外部端子と、基体と、該基体上に配さ
れ、上面に複数個の電極パッドを有する第1半導体素子
と、該第1半導体素子上に配され、表面に複数個の接続
パッドを有する電気絶縁性基板と、該電気絶縁性基板上
に配され、上面に複数個の電極パッドを有する第2半導
体素子と、前記第1半導体素子および第2半導体素子の
電極パッドと前記外部端子と前記接続パッドとを電気的
に接続するワイヤと、前記第1半導体素子および第2半
導体素子を被覆する樹脂被覆材とから成る半導体装置で
あって、前記電気絶縁性基板の熱膨張率が前記第1半導
体素子および第2半導体素子のそれぞれの熱膨張率の間
の値であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001011693A JP2002217357A (ja) | 2001-01-19 | 2001-01-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001011693A JP2002217357A (ja) | 2001-01-19 | 2001-01-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002217357A true JP2002217357A (ja) | 2002-08-02 |
Family
ID=18878799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001011693A Pending JP2002217357A (ja) | 2001-01-19 | 2001-01-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002217357A (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5081475A (ja) * | 1973-11-19 | 1975-07-02 | ||
JPS5947753A (ja) * | 1982-09-10 | 1984-03-17 | Hitachi Ltd | 半導体装置 |
JPH08153832A (ja) * | 1994-11-29 | 1996-06-11 | Toshiba Corp | 樹脂封止型半導体装置、電子回路装置およびこの製造方法 |
JPH08340081A (ja) * | 1995-06-14 | 1996-12-24 | Matsushita Electron Corp | 半導体装置とその製造方法 |
JPH09321168A (ja) * | 1996-03-22 | 1997-12-12 | Shinko Electric Ind Co Ltd | 半導体パッケージ及び半導体装置 |
JPH1070232A (ja) * | 1996-07-26 | 1998-03-10 | Honeywell Inc | チップ・スタックおよびコンデンサ取付の配置 |
JPH1117106A (ja) * | 1997-06-20 | 1999-01-22 | Sony Corp | 電子デバイスおよびその製造方法 |
JPH11168157A (ja) * | 1997-10-01 | 1999-06-22 | Toshiba Corp | マルチチップ半導体装置 |
JP2000269411A (ja) * | 1999-03-17 | 2000-09-29 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2001007278A (ja) * | 1999-06-18 | 2001-01-12 | Nec Corp | 半導体記憶装置 |
-
2001
- 2001-01-19 JP JP2001011693A patent/JP2002217357A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5081475A (ja) * | 1973-11-19 | 1975-07-02 | ||
JPS5947753A (ja) * | 1982-09-10 | 1984-03-17 | Hitachi Ltd | 半導体装置 |
JPH08153832A (ja) * | 1994-11-29 | 1996-06-11 | Toshiba Corp | 樹脂封止型半導体装置、電子回路装置およびこの製造方法 |
JPH08340081A (ja) * | 1995-06-14 | 1996-12-24 | Matsushita Electron Corp | 半導体装置とその製造方法 |
JPH09321168A (ja) * | 1996-03-22 | 1997-12-12 | Shinko Electric Ind Co Ltd | 半導体パッケージ及び半導体装置 |
JPH1070232A (ja) * | 1996-07-26 | 1998-03-10 | Honeywell Inc | チップ・スタックおよびコンデンサ取付の配置 |
JPH1117106A (ja) * | 1997-06-20 | 1999-01-22 | Sony Corp | 電子デバイスおよびその製造方法 |
JPH11168157A (ja) * | 1997-10-01 | 1999-06-22 | Toshiba Corp | マルチチップ半導体装置 |
JP2000269411A (ja) * | 1999-03-17 | 2000-09-29 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2001007278A (ja) * | 1999-06-18 | 2001-01-12 | Nec Corp | 半導体記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
US20070053167A1 (en) | Electronic circuit module and manufacturing method thereof | |
JP6140834B2 (ja) | 配線基板および電子装置 | |
JP2006196709A (ja) | 半導体装置およびその製造方法 | |
EP3136430B1 (en) | Wiring board, electronic device, and electronic module | |
JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008124072A (ja) | 半導体装置 | |
JP2003318330A (ja) | セラミック回路基板 | |
JP2002217357A (ja) | 半導体装置 | |
JP2001102475A (ja) | 半導体素子用パッケージおよびその実装構造 | |
JP4369582B2 (ja) | 半導体装置およびその製造方法 | |
JP2002217355A (ja) | 半導体装置 | |
JP2002217360A (ja) | 半導体装置 | |
JP2000340716A (ja) | 配線基板 | |
JP2002190566A (ja) | 半導体装置 | |
JP2012064616A (ja) | 高放熱型電子部品収納用パッケージ | |
JP2003068973A (ja) | 半導体装置 | |
JPH10135637A (ja) | セラミック多層配線基板 | |
JP2002198486A (ja) | 半導体装置 | |
JPH10275878A (ja) | 半導体パッケージ | |
JP2002190567A (ja) | 半導体装置 | |
JP2001185675A (ja) | 半導体装置 | |
JP4167576B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2002222915A (ja) | 半導体装置 | |
JPH1154532A (ja) | 半導体素子用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100713 |