JP2002190566A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002190566A
JP2002190566A JP2000387856A JP2000387856A JP2002190566A JP 2002190566 A JP2002190566 A JP 2002190566A JP 2000387856 A JP2000387856 A JP 2000387856A JP 2000387856 A JP2000387856 A JP 2000387856A JP 2002190566 A JP2002190566 A JP 2002190566A
Authority
JP
Japan
Prior art keywords
semiconductor element
base
semiconductor
semiconductor device
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000387856A
Other languages
English (en)
Inventor
Shingo Sato
慎吾 佐藤
Yoshihiro Basho
義博 芭蕉
Seigo Matsuzono
清吾 松園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000387856A priority Critical patent/JP2002190566A/ja
Publication of JP2002190566A publication Critical patent/JP2002190566A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】半導体素子の電子回路の高密度化、高集積化に
限界があり、電子装置の要求に対応できない。 【解決手段】外部端子５と、基体１と、該基体１上に配
され、上面に複数個の電極パッド２ａを有する第１半導
体素子２と、該第１半導体素子２上に配され、表面に複
数個の接続パッド４ａを有する電気絶縁性基板４と、該
電気絶縁性基板４上に配され、上面に複数個の電極パッ
ド３ａを有する第２半導体素子３と、前記第１半導体素
子２及び第２半導体素子３の電極パッド２ａ、３ａと外
部端子５と接続パッド４ａとを電気的に接続するワイヤ
６と、前記第１半導体素子２及び第２半導体素子３を被
覆する樹脂被覆材７とから成る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は情報処理装置や、携
帯電話等の電子装置に実装される半導体装置に関するも
のである。
【０００２】
【従来の技術】従来、コンピュータなどの情報処理装置
や携帯電話等の電子装置に実装される樹脂被覆タイプの
半導体装置は、一般に、半導体素子と、鉄−ニッケル−
コバルト合金や鉄−ニッケル合金等の金属材料から成る
基体及び複数個の外部端子と、エポキシ樹脂等の熱硬化
樹脂から成る樹脂被覆材とから構成されており、基体上
に半導体素子を金−シリコン共晶合金等のロウ材を介し
て固定するとともに半導体素子の各電極パッドを外部端
子にボンディング用のワイヤを介して電気的に接続し、
しかる後、前記半導体素子、基体及び外部端子の一部を
樹脂被覆材で被覆することによって製作されている。
【０００３】前記半導体装置は、外部端子の外部導出端
部を外部電気回路基板の配線導体に半田等の接合材を介
し接合することによって外部電気回路基板上に実装さ
れ、同時に半導体素子の各電極パッドが外部端子を介し
て外部電気回路に電気的に接続されるようになってい
る。
【０００４】近年、コンピュータや携帯電話等の電子装
置は小型化、情報処理の高速化、高機能化が急激に進
み、これら電子装置に実装される半導体装置も半導体素
子に形成される電子回路を高密度、高集積化することが
強く要求されている。
【０００５】しかしながら、一個の半導体素子に多数の
電子回路を高密度、高集積に形成するには限界があり、
一個の半導体素子で電子装置の要求を達成することは困
難となってきている。
【０００６】そこで上記欠点を解消するために図２に示
すような電気絶縁性の基体２１の上下両面に半導体素子
２２をロウ材等で接着固定するとともに、各半導体素子
２２の電極パッド２３を基体２１の接続パッド等にワイ
ヤ２４を介して電気的に接続し、しかる後、半導体素子
２１、基体２２および必要に応じて外部端子２５の一部
を樹脂被覆材２６で被覆して成る半導体装置２７が提案
されている。
【０００７】この半導体装置２７によれば、半導体素子
２２が基体２１の上下両面にそれぞれ実装されているこ
とから半導体装置の平面面積を増加させることなく、容
易に半導体装置における電子回路の高密度、高集積化を
図ることができる。
【０００８】しかしながら、上記半導体装置２７におい
ては、まず１個の半導体素子２２を基体２１の上面にロ
ウ材等を介して接着固定するとともに、この半導体素子
２２の電極パッドを基体２１の接続パッド等にワイヤ２
４を介して接続し、次に前記基体２１を裏返して基体２
１下面に他の半導体素子２２を接着固定するとともに、
この基体２１下面に固定した半導体素子２２の電極パッ
ドを基体２１の下面に形成した接続パッド等にワイヤを
介して接続しなければならず製造工程が複雑で長く、生
産性が悪いという欠点を有する。
【０００９】また基体２１を裏返して基体２１下面に他
の半導体素子２２を接着固定するとともに、この基体２
１下面に固定した半導体素子２２の電極パッドを基体２
１の下面に形成した接続パッド等にワイヤを介して接続
する際、基体２１の上面側に固定された半導体素子２２
に接続されているワイヤが外れたり、切れたりして製品
としての半導体装置の信頼性および歩留まりが大きく低
下するという欠点を有する。
【００１０】更に基体２１の下面に他の半導体素子２２
を接着固定する際、及び基体２１下面に接着固定した半
導体素子２２の電極パッドと基体２１の下面に形成した
接続パッド等とをワイヤを介して接続する際、上面側に
半導体素子２２が接着固定されている基体２１を保持す
るのに上面側の半導体素子２２の形状を考慮した特殊な
冶具が個々に必要となってしまい、この汎用性のない特
殊な冶具の使用によって製品としての半導体装置を高価
としてしまう欠点を有する。
【００１１】そこで更に、図３に示すような、基体３１
の上面に半導体素子３２を上下に積層、接着して固定す
るとともに各半導体素子３２の電極パッド３３を、基体
３１の接続パッド（不図示）や外部端子３４にワイヤ３
５を介して電気的に接続し、しかる後、半導体素子３２
および基体３１の一部を樹脂被覆材３６で被覆して成る
半導体装置３７が提案されている。
【００１２】この半導体装置３７によれば、２個の半導
体素子３２がともに基体３１の上面に積層して固定され
ていることから、半導体装置の平面面積を増加させるこ
となく容易に半導体装置の高密度化を図ることができ
る。また同時にこの半導体装置３７は基体３１の同一面
に２個の半導体素子３２が接着固定されているため基体
３１に半導体素子３２を接着固定する際、或いは各半導
体素子３２の電極パッド３３を、基体３１の接続パッド
（不図示）や外部端子３４にワイヤ３５を介して電気的
に接続する際等において基体３１をいちいち裏返す必要
は全くなく、その結果、基体３１を保持するのに汎用性
のない特殊な冶具の使用が不要となるとともに基体３１
の接続パッド（不図示）や外部端子３４と各半導体素子
３２の電極パッド３３とを接続するワイヤ３５に外れや
切断が生じることはほとんどなくなり、製品としての半
導体装置の信頼性および歩留まり、生産性を大きく向上
させることができる。
【００１３】
【発明が解決しようとする課題】しかしながら、上記複
数個の半導体素子を積層した半導体装置は各々の半導体
素子の電子回路が極めて高密度、高集積に形成されてい
るため電極パッドの形成の自由度が低く、所望する任意
の場所に所定の電極パッドを形成することができない。
そのため上下に積層した各々の半導体素子の電極パッド
をワイヤで接続する際、或いは各半導体素子の電極パッ
ドと基体の接続パッドや外部端子とをワイヤで接続する
際、ワイヤが不要に長くなって変形し易くなり、例え
ば、半導体素子を樹脂被覆材で被覆する場合に樹脂の圧
力がワイヤに作用するとワイヤが容易に倒れて隣接する
ワイヤ同士が接触し、隣接する電極パッド間に電気的短
絡が生じて半導体装置としての機能が喪失したり特性が
不安定となって半導体素子を常に正常に作動させること
ができないという欠点を誘発してしまう。
【００１４】本発明は、上記諸欠点に鑑みて案出された
もので、その目的は小面積にして多数の電子回路を高密
度に、高集積に形成することができ、かつ半導体素子の
電極パッドと外部端子等とを接続するワイヤの接触を有
効に防止し、半導体素子を長期間にわたり正常、安定に
作動させることができる小型、高信頼性の半導体装置を
提供することにある。
【００１５】
【課題を解決するための手段】本発明の半導体装置は、
外部端子と、基体と、該基体上に配され、上面に複数個
の電極パッドを有する第１半導体素子と、該第１半導体
素子上に配され、表面に複数個の接続パッドを有する電
気絶縁性基板と、該電気絶縁性基板上に配され、上面に
複数個の電極パッドを有する第２半導体素子と、前記第
１半導体素子及び第２半導体素子の電極パッドと外部端
子と接続パッドとを電気的に接続するワイヤと、前記第
１半導体素子及び第２半導体素子を被覆する樹脂被覆材
とから成ることを特徴とするものである。
【００１６】本発明の半導体装置によれば、基体上に第
１半導体素子、第２半導体素子の２個の半導体素子を、
間に電気絶縁性基板を介在させて、上下に積層するとと
もに、第１半導体素子上面および第２半導体素子上面の
電極パッドと電気絶縁性基板の上面に設けた接続パッド
とを電気的に接続していることから、半導体装置の平面
面積を増加させることなく半導体装置における電子回路
の高密度化、高集積化を図ることができる。
【００１７】また本発明の半導体装置によれば、基体の
同一面に２個の半導体素子が接着固定されているため基
体に半導体素子を接着固定する際、或いは各半導体素子
の電極パッドを外部端子等にワイヤを介して電気的に接
続する際等において、基体をいちいち裏返す必要は全く
なく、その結果、基体を保持するのに汎用性のない特殊
な冶具の使用が不要となるとともに外部端子等と各半導
体素子の電極パッドとを接続するワイヤに外れや切断が
生じることはほとんどなくなり、製品としての半導体装
置の信頼性および歩留まり、生産性を大きく向上させる
ことができる。
【００１８】更に本発明の半導体装置によれば、上下に
位置する半導体素子間に、接続パッドの形成位置が任意
の電気絶縁性基板を配したことから電気絶縁性基板の接
続パッドの形成位置を半導体素子の電極パッドの形成位
置や外部端子の位置に対応させて形成しておくことによ
って半導体素子の電極パッド及び外部端子と電気絶縁性
基板の接続パッドとを近距離となすことができ、その結
果、半導体素子の電極パッドと電気絶縁性基板の接続パ
ッド、電気絶縁性基板の接続パッドと外部端子等とをワ
イヤを介して接続した際、ワイヤは短く、変形し難いも
のとなり、ワイヤに外力が作用してもワイヤは容易に倒
れることがなく、隣接するワイヤ同士の接触に起因する
半導体素子の電極パッド間の電気的短絡が有効に防止さ
れ、これによって半導体素子を長期間にわたり正常、か
つ安定に作動させることを可能として半導体装置を高信
頼性のものとなすことができる。
【００１９】
【発明の実施の形態】次に本発明の半導体装置につい
て、添付の図面を基に詳細に説明する。
【００２０】図１は本発明の半導体装置の一実施例を示
す断面図であり、図１において、１は基体、２は第１半
導体素子、３は第２半導体素子、４は第１半導体素子と
第２半導体素子との間に介在する電気絶縁性基板、５は
外部端子、６はボンディング用のワイヤ、７は樹脂被覆
材であり、これらの基体１、第１半導体素子２、第２半
導体素子３、電気絶縁性基板４、外部端子５、ワイヤ
６、樹脂被覆材７により半導体装置８が形成される。
【００２１】前記基体１は、第１半導体素子２、第２半
導体素子３を搭載、支持する作用をなし、銅、銅合金、
鉄−ニッケル合金、鉄−ニッケル−コバルト合金、アル
ミニウム、アルミニウム合金等の金属材料により形成さ
れている。
【００２２】前記基体１は、例えば、銅等の金属材料か
ら成るインゴット（塊）に対し適当な圧延加工、打抜き
加工等の金属加工を施すことによって形成される。
【００２３】また前記基体１の外側にはリード端子等の
外部端子５が配されており、該外部端子５は第１半導体
素子２および第２半導体素子３の電子回路を外部の電気
回路に接続する作用をなす。
【００２４】前記外部端子５は、銅、銅合金、鉄−ニッ
ケル合金、鉄−ニッケル−コバルト合金、アルミニウ
ム、アルミニウム合金等の金属材料からなり、基体１と
同様の方法によって所定の形状に形成される。
【００２５】なお前記外部端子５は通常、基体１と同種
の材料により形成され、基体１とは吊りリード等を介し
て一体化している。
【００２６】また前記基体１の上面には第１半導体素子
２が搭載されており、該第１半導体素子２はロウ材やガ
ラス、有機樹脂等の接着材を介して基体１の上面に接着
固定されている。この場合、接着材は弾性系数の低い有
機樹脂等を使用することが望ましく、接着材として弾性
系数が低い有機樹脂を使用すると第１半導体素子２と基
体１との熱膨張系数の差に起因して生じる熱応力を接着
材が効果的に吸収緩和し、第１半導体素子２と基体１と
の間に発生する熱応力によって第１半導体素子２にクラ
ック等の機械的な破壊が生じるのを有効に防止すること
ができる。
【００２７】更に前記第１半導体素子２は、その上面に
複数個の電極パッド２ａが形成されており、該電極パッ
ド２ａは第１半導体素子２の電子回路を外部端子５や後
述する電気絶縁性基板４に設けた接続パッド４ａに接続
する際の端子として作用し、ボンディング用のワイヤ６
が接合される。
【００２８】また更に前記第１半導体素子２の上面には
表面に複数個の接続パッド４ａを有する電気絶縁性基板
４が配されている。
【００２９】前記電気絶縁性基板４は第１半導体素子２
上に第２半導体素子３を電気的絶縁を保って支持すると
ともに第１半導体素子２の電極パッド２ａや第２半導体
素子３の電極パッド３ａがボンディング用のワイヤ６を
介して接続される接続パッド４ａの支持部材として作用
する。
【００３０】前記電気絶縁性基板４は酸化アルミニウム
質焼結体、ムライト質焼結体、窒化アルミニウム質焼結
体、ガラスセラミック焼結体、エポキシ樹脂、ガラス−
エポキシ樹脂複合材料等の電気絶縁性材料から成り、例
えば、酸化アルミニウム質焼結体から成る場合であれ
ば、酸化アルミニウム等の原料粉末に適当な助材、着色
材等を添加するとともにドクターブレード法等でシート
状に成形して得たセラミックグリーンシートを、打抜き
加工等で適当な寸法となし、必要に応じて複数枚を積層
するとともに高温で焼成することによって製作される。
【００３１】また前記複数個の接続パッド４ａは、タン
グステン、モリブデン、マンガン、銅、銀、パラジウム
等の金属材料からなり、例えば、タングステン、モリブ
デン、マンガン等の高融点金属から成る場合であれば、
これらの金属材料の粉末に適当な有機溶剤、バインダー
を添加して得た金属ペーストを電気絶縁性基板４となる
セラミックグリーンシートの表面に予めスクリーン印刷
法等で印刷塗布しておくことによって形成される。
【００３２】更に前記複数個の接続パッド４ａはその一
部が電気絶縁性基板４の表面及び／又は内部に形成した
配線層により接続されており、該配線層は接続パッド４
ａにボンディング用のワイヤ６を介して接続されている
第１半導体素子２の電子回路と第２半導体素子３の電子
回路とを電気的に接続する作用をなす。
【００３３】前記配線層はメタライズ層、めっき金属
層、金属線、導電性の有機樹脂等を使用することによつ
て形成され、メタライズ層で形成されている場合であれ
ば、上述の電気絶縁性基板４に接続パッド４ａを形成す
るのと同じ方法、具体的には金属材料粉末に適当な有機
溶剤、バインダーを添加して得た金属ペーストを電気絶
縁性基板４となるセラミックグリーンシートに予め印刷
塗布しておくことによって所定形状に形成される。
【００３４】更に前記電気絶縁性基板４の上面には第２
半導体素子３が搭載されており、該第２半導体素子３は
ロウ材やガラス、有機樹脂等の接着材を介して電気絶縁
性基板４の上面に接着固定されている。この場合、接着
材は弾性系数の低い有機樹脂等を使用することが望まし
く、接着材として弾性系数が低い有機樹脂を使用すると
第２半導体素子３と電気絶縁性基板４との熱膨張系数の
差に起因して生じる熱応力を接着材が効果的に吸収緩和
し、第２半導体素子３と電気絶縁性基板４との間に発生
する熱応力によって第２半導体素子３にクラック等の機
械的な破壊が生じるのを有効に防止することができる。
【００３５】また更に前記第２半導体素子３は、その上
面に複数個の電極パッド３ａが形成されており、該電極
パッド３ａは第２半導体素子３の電子回路を第１半導体
素子２や外部端子５に接続する際の端子として作用し、
ボンディング用のワイヤ６が接合される。
【００３６】本発明においては基体1上に第1半導体素子
２と電気絶縁性基板４と第２半導体素子３とを上下に積
層しておくことが重要である。基体1の上面に第1半導体
素子２と電気絶縁性基板４と第２半導体素子３を順次積
層すると半導体装置８の平面面積を増加させることなく
半導体装置８における電子回路の高密度化、高集積化を
図ることができる。
【００３７】また同時に基体１の同一面に２個の半導体
素子２，３が接着固定されているため基体１に半導体素
子２，３を接着固定する際、或いは各半導体素子２，３
の電極パッド２ａ，３ａを外部端子５等にワイヤ６を介
して電気的に接続する際等において、基体１をいちいち
裏返す必要は全くなく、その結果、基体１を保持するの
に汎用性のない特殊な冶具の使用が不要となるとともに
外部端子５等と各半導体素子２，３の電極パッド２ａ，
３ａとを接続するワイヤ６に外れや切断が生じることは
ほとんどなくなり、製品としての半導体装置８の信頼性
および歩留まり、生産性を大きく向上させることができ
る。
【００３８】更に本発明においては第1半導体素子２と
第２半導体素子３との間に電気絶縁性基板４を配してお
くことが重要である。第1半導体素子２と第２半導体素
子３との間に電気絶縁性基板４を配しておくと該電気絶
縁性基板４には表面に複数個の接続パッド４ａが、内部
及び／又は表面に接続パッド４ａ同士を接続する配線層
が形成されているだけで、接続パッド４ａの形成位置に
自由度があることから接続パッド４ａを第1半導体素子
２及び第２半導体素子３の電極パッド２ａ，３ａに近接
する任意の場所に形成することができ、その結果、第１
半導体素子２の電極パッド２ａ及び第２半導体素子３の
電極パッド３ａと電気絶縁性基板４の接続パッド４ａ、
電気絶縁性基板４の接続パッド４ａと外部端子５等とを
ワイヤ６を介して接続した際、ワイヤ６は短く、変形し
難いものとなり、ワイヤ６に外力が作用してもワイヤ６
は容易に倒れることがなく、隣接するワイヤ６同士の接
触に起因する第１半導体素子2及び第２半導体素子３の
各電極パッド２ａ，３ａ間の電気的短絡が有効に防止さ
れ、これによって第１半導体素子2及び第２半導体素子
３を長期間にわたり正常、かつ安定に作動させることを
可能として半導体装置８を高信頼性のものとなすことが
できる。
【００３９】前記外部端子５の一部、基体１、該基体１
上に固定されている第１半導体素子2、電気絶縁性基板
４及び第２半導体素子３は更にその表面が樹脂被覆材７
で被覆されており、該樹脂被覆材７によって第１半導体
素子2及び第２半導体素子３が気密に封止されている。
【００４０】前記樹脂被覆材７はエポキシ樹脂、シリコ
ーン樹脂、ポリアミド樹脂、ポリイミド樹脂等の樹脂、
またはこれらの樹脂に適当な充填材を混合したものが用
いられ、例えば、熱硬化性のエポキシ樹脂からなる場合
であれば、所定の金型内に外部端子５と、上面に第１半
導体素子２、電気絶縁性基板４及び第２半導体素子３が
順次積層されている基体１とをセットするとともに金型
内にエポキシ樹脂等の液状樹脂を注入し、しかる後、注
入した樹脂に１８０℃程度の温度を加えて熱硬化させる
ことによって外部端子５の一部、基体１、該基体１上に
固定されている第１半導体素子2、電気絶縁性基板４及
び第２半導体素子３の表面に被着される。この場合、基
体１をアルミニウムもしくは銅を主成分とする金属で形
成しておくと該アルミニウム等はエポキシ樹脂から成る
樹脂被覆材７と密着性が良いことから基体１表面に樹脂
被覆材７を極めて強固に接合させることができる。従っ
て、樹脂被覆材７をエポキシ樹脂で形成する場合には、
基体１はアルミニウムもしくは銅を主成分とする金属で
形成しておくことが好ましい。
【００４１】また前記樹脂被覆材７は、その内部に熱伝
導率が５０W／ｍ・K以上の無機物もしくは金属粉末を２
乃至３０重量％の割合で添加しておくと樹脂被覆材７の
熱伝導率が高く、熱を伝導しやすいものとなって第１半
導体素子２および第２半導体素子２が作動時に発する熱
を樹脂被覆材７を介して大気中に良好に放散することが
でき、半導体装置８の信頼性をより一層良好とすること
ができる。従って、前記樹脂被覆材７は、その内部に熱
伝導率が５０W／ｍ・K以上の無機物もしくは金属粉末を
２乃至３０重量％の割合で添加しておくことが好まし
い。なおこの樹脂被覆材７に添加する熱伝導率が５０W
／ｍ・K以上の無機物もしくは金属粉末としては、窒化
アルミニウム粉末、炭化珪素粉末、窒化ホウ素粉末等の
無機物粉末、あるいはアルミニウム、銅もしくはその合
金等の金属粉末が好適に使用される。
【００４２】かくして上述の半導体装置８は外部端子５
の外部導出端部を外部電気回路基板の配線導体に半田等
の接合材を介し接合することによって外部電気回路基板
上に実装され、同時に第１半導体素子2及び第２半導体
素子３の各電極パッド２ａ、３ａが外部端子５を介して
外部電気回路に電気的に接続されるようになっている。
【００４３】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、上述の実施例において第１半
導体素子２及び第２半導体素子３は、それぞれがメモリ
ー素子等の同種の機能を有する半導体素子であっても、
また制御素子とメモリー素子等、異種の機能を有する半
導体素子であってもよい。
【００４４】また前記電気絶縁性基板４は、第１半導体
素子２及び第２半導体素子３の機能、性能、半導体装置
８の用途等に応じて適宜選択すればよく、機械的強度を
重視する場合には酸化アルミニウム質焼結体を使用し、
駆動信号を高速伝達させるために誘電率を低く抑えたい
場合にはガラスセラミック焼結体を使用すればよい。
【００４５】
【発明の効果】本発明の半導体装置によれば、基体上に
第１半導体素子、第２半導体素子の２個の半導体素子
を、間に電気絶縁性基板を介在させて、上下に積層する
とともに、第１半導体素子上面および第２半導体素子上
面の電極パッドと電気絶縁性基板の上面に設けた接続パ
ッドとを電気的に接続していることから、半導体装置の
平面面積を増加させることなく半導体装置における電子
回路の高密度化、高集積化を図ることができる。
【００４６】また本発明の半導体装置によれば、基体の
同一面に２個の半導体素子が接着固定されているため基
体に半導体素子を接着固定する際、或いは各半導体素子
の電極パッドを外部端子等にワイヤを介して電気的に接
続する際等において、基体をいちいち裏返す必要は全く
なく、その結果、基体を保持するのに汎用性のない特殊
な冶具の使用が不要となるとともに外部端子等と各半導
体素子の電極パッドとを接続するワイヤに外れや切断が
生じることはほとんどなくなり、製品としての半導体装
置の信頼性および歩留まり、生産性を大きく向上させる
ことができる。
【００４７】更に本発明の半導体装置によれば、上下に
位置する半導体素子間に、接続パッドの形成位置が任意
の電気絶縁性基板を配したことから電気絶縁性基板の接
続パッドの形成位置を半導体素子の電極パッドの形成位
置や外部端子の位置に対応させて形成しておくことによ
って半導体素子の電極パッド及び外部端子と電気絶縁性
基板の接続パッドとを近距離となすことができ、その結
果、半導体素子の電極パッドと電気絶縁性基板の接続パ
ッド、電気絶縁性基板の接続パッドと外部端子等とをワ
イヤを介して接続した際、ワイヤは短く、変形し難いも
のとなり、ワイヤに外力が作用してもワイヤは容易に倒
れることがなく、隣接するワイヤ同士の接触に起因する
半導体素子の電極パッド間の電気的短絡が有効に防止さ
れ、これによって半導体素子を長期間にわたり正常、か
つ安定に作動させることを可能として半導体装置を高信
頼性のものとなすことができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
【図２】従来の半導体装置の一例を示す断面図である。
【図３】従来の半導体装置の他の例を示す断面図であ
る。
【符号の説明】
１・・・・・・・基体 ２・・・・・・・第１半導体素子 ３・・・・・・・第２半導体素子 ２ａ、３ａ・・・電極パッド ４・・・・・・・電気絶縁性基板 ４ａ・・・・・・接続パッド ５・・・・・・・外部端子 ６・・・・・・・ワイヤ ７・・・・・・・樹脂被覆材 ８・・・・・・・半導体装置

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】外部端子と、基体と、該基体上に配され、
    上面に複数個の電極パッドを有する第１半導体素子と、
    該第１半導体素子上に配され、表面に複数個の接続パッ
    ドを有する電気絶縁性基板と、該電気絶縁性基板上に配
    され、上面に複数個の電極パッドを有する第２半導体素
    子と、前記第１半導体素子及び第２半導体素子の電極パ
    ッドと外部端子と接続パッドとを電気的に接続するワイ
    ヤと、前記第１半導体素子及び第２半導体素子を被覆す
    る樹脂被覆材とから成る半導体装置。
JP2000387856A 2000-12-20 2000-12-20 半導体装置 Pending JP2002190566A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000387856A JP2002190566A (ja) 2000-12-20 2000-12-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000387856A JP2002190566A (ja) 2000-12-20 2000-12-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2002190566A true JP2002190566A (ja) 2002-07-05

Family

ID=18854699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000387856A Pending JP2002190566A (ja) 2000-12-20 2000-12-20 半導体装置

Country Status (1)

Country Link
JP (1) JP2002190566A (ja)

Similar Documents

Publication Publication Date Title
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
WO2006114986A1 (ja) 電子部品搭載用基板及びそれを用いた電子装置
JP2000340687A (ja) 半導体素子収納用パッケージ
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP2003347460A (ja) 電子装置
JP2001102475A (ja) 半導体素子用パッケージおよびその実装構造
US6225700B1 (en) Package for a semiconductor element having depressions containing solder terminals
JP2002190566A (ja) 半導体装置
JP2002190567A (ja) 半導体装置
JP2002198486A (ja) 半導体装置
JP2002222915A (ja) 半導体装置
JP3441194B2 (ja) 半導体装置及びその製造方法
JPH11186689A (ja) 配線基板の接続構造
JP3420362B2 (ja) 半導体装置の実装構造
JP2004281470A (ja) 配線基板
JP2784129B2 (ja) 半導体素子収納用パッケージ
JP2001185675A (ja) 半導体装置
JP2002217360A (ja) 半導体装置
JP4377748B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2002217357A (ja) 半導体装置
JP2002217355A (ja) 半導体装置
JP2000277872A (ja) 配線基板
JP3287965B2 (ja) 半導体素子収納用パッケージ
JP2001102492A (ja) 配線基板およびその実装構造
JP2003068973A (ja) 半導体装置