JPH09307273A - シールド構造を備えた高周波回路 - Google Patents
シールド構造を備えた高周波回路Info
- Publication number
- JPH09307273A JPH09307273A JP11882896A JP11882896A JPH09307273A JP H09307273 A JPH09307273 A JP H09307273A JP 11882896 A JP11882896 A JP 11882896A JP 11882896 A JP11882896 A JP 11882896A JP H09307273 A JPH09307273 A JP H09307273A
- Authority
- JP
- Japan
- Prior art keywords
- frequency circuit
- ground
- high frequency
- ground pattern
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 多層基板を有効に用いて、基板上の高周波回
路及び信号線を、空間及び基板内を伝搬する電磁波から
効果的に遮蔽するシールド構造を備えた高周波回路を提
供する 【解決手段】 多層基板の表層に高周波回路１０１及び
これを囲むグランドパターン１０２が構成され、高周波
回路１０１及びグランドパターン１０２下の内層または
裏面にグランド層１０３が形成されている。高周波回路
１０１の上方及び側方を囲みグランドパターン１０２に
接地するシールドケース１０５を備え、高周波回路１０
１の周囲にはグランドパターン１０２及びグランド層１
０３を接続する複数のビアホール１０４が設けられてい
る。高周波回路の信号線１０７は基板の内層に位置して
グランドパターン１０２及びグランド層１０３に挟ま
れ、その両側には複数のビアホール１０４が位置する。
路及び信号線を、空間及び基板内を伝搬する電磁波から
効果的に遮蔽するシールド構造を備えた高周波回路を提
供する 【解決手段】 多層基板の表層に高周波回路１０１及び
これを囲むグランドパターン１０２が構成され、高周波
回路１０１及びグランドパターン１０２下の内層または
裏面にグランド層１０３が形成されている。高周波回路
１０１の上方及び側方を囲みグランドパターン１０２に
接地するシールドケース１０５を備え、高周波回路１０
１の周囲にはグランドパターン１０２及びグランド層１
０３を接続する複数のビアホール１０４が設けられてい
る。高周波回路の信号線１０７は基板の内層に位置して
グランドパターン１０２及びグランド層１０３に挟ま
れ、その両側には複数のビアホール１０４が位置する。
Description
【０００１】
【発明属する技術分野】本発明は、主として多層基板上
の高周波回路及びその信号線を、周辺空間及び基板内を
伝搬する電磁波から遮蔽するためのシールド構造を備え
た高周波回路に関する。
の高周波回路及びその信号線を、周辺空間及び基板内を
伝搬する電磁波から遮蔽するためのシールド構造を備え
た高周波回路に関する。
【０００２】
【従来の技術】高周波回路を遮蔽する場合、高周波回路
の周囲にある基板表層のグランドパターンに接地したシ
ールドケースによって、空間を伝搬する電磁波から高周
波回路を遮蔽をすることがよく行われる。従来のシール
ド構造を備えた高周波回路の一例を図６及び７に示す。
図６は平面図であり、図７は斜視図（外観図）である。
これらの図において、６０１は基板表層に形成された遮
蔽されるべき高周波回路であり、６０２は高周波回路６
０１の周囲に形成された基板表層のグランドパターンで
ある。６０３は、高周波回路６０１の上方及び側方を囲
むシールドケースであり、グランドパターン６０２に接
地している。但し、図６の平面図においてシールドケー
６０３は天面を除いた側壁だけが描かれている。６０４
は高周波回路６０１の入力信号線、６０５は高周波回路
６０１の出力信号線である。６０６は基板裏面にあるグ
ランド層である。
の周囲にある基板表層のグランドパターンに接地したシ
ールドケースによって、空間を伝搬する電磁波から高周
波回路を遮蔽をすることがよく行われる。従来のシール
ド構造を備えた高周波回路の一例を図６及び７に示す。
図６は平面図であり、図７は斜視図（外観図）である。
これらの図において、６０１は基板表層に形成された遮
蔽されるべき高周波回路であり、６０２は高周波回路６
０１の周囲に形成された基板表層のグランドパターンで
ある。６０３は、高周波回路６０１の上方及び側方を囲
むシールドケースであり、グランドパターン６０２に接
地している。但し、図６の平面図においてシールドケー
６０３は天面を除いた側壁だけが描かれている。６０４
は高周波回路６０１の入力信号線、６０５は高周波回路
６０１の出力信号線である。６０６は基板裏面にあるグ
ランド層である。
【０００３】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、信号線を通すためにシールドケース６０
３に開口部を設ける必要があり、シールドケース６０３
の効果が弱まるという問題点がある。特に、高周波回路
６０１の入出力線である信号線６０４、６０５は遮蔽さ
れていない。また基板内部は遮蔽されていないので高周
波回路６０１の遮蔽効果も小さい。
うな構成では、信号線を通すためにシールドケース６０
３に開口部を設ける必要があり、シールドケース６０３
の効果が弱まるという問題点がある。特に、高周波回路
６０１の入出力線である信号線６０４、６０５は遮蔽さ
れていない。また基板内部は遮蔽されていないので高周
波回路６０１の遮蔽効果も小さい。
【０００４】本発明は上記問題点に鑑み、基板上の高周
波回路及び信号線を、空間を伝搬する電磁波だけでなく
基板内を伝搬する電磁波からも効果的に遮蔽するシール
ド構造を備えた高周波回路を提供することを目的とす
る。
波回路及び信号線を、空間を伝搬する電磁波だけでなく
基板内を伝搬する電磁波からも効果的に遮蔽するシール
ド構造を備えた高周波回路を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるシールド構造を備えた高周波回路は、
高周波回路の周囲に表層のグランドパターンを備え、高
周波回路及びグランドパターンの下の内層または裏面に
グランド層を備えている。そして高周波回路の上方およ
び側方を囲みグランドパターンに接地しているシールド
ケースと、前記グランドパターン及びグランド層を接続
する複数のビアホールとが設けられている。また高周波
回路に接続する信号線は多層基板の内層に位置してグラ
ンドパターンとグランド層とに挟まれ、その両側にはグ
ランドパターンおよびグランド層を接続するビアホール
が位置している。
に、本発明によるシールド構造を備えた高周波回路は、
高周波回路の周囲に表層のグランドパターンを備え、高
周波回路及びグランドパターンの下の内層または裏面に
グランド層を備えている。そして高周波回路の上方およ
び側方を囲みグランドパターンに接地しているシールド
ケースと、前記グランドパターン及びグランド層を接続
する複数のビアホールとが設けられている。また高周波
回路に接続する信号線は多層基板の内層に位置してグラ
ンドパターンとグランド層とに挟まれ、その両側にはグ
ランドパターンおよびグランド層を接続するビアホール
が位置している。
【０００６】このような構造を備えた高周波回路は、シ
ールドケースによって、空間を伝搬する電磁波から遮蔽
されると共に、グランドパターン、グランド層、及びこ
れらを接続する複数のビアホールによって、基板内を伝
搬する電磁波からも遮蔽される。また、信号線を基板の
内層に通すことにより、シールドケースに囲まれた高周
波回路とシールドケース外部とを、シールドケースに開
口部を設けることなく信号線で接続することができる。
そして、信号線は、上側のグランドパターン、下側のグ
ランド層、および両側のビアホールによって効果的に遮
蔽される。
ールドケースによって、空間を伝搬する電磁波から遮蔽
されると共に、グランドパターン、グランド層、及びこ
れらを接続する複数のビアホールによって、基板内を伝
搬する電磁波からも遮蔽される。また、信号線を基板の
内層に通すことにより、シールドケースに囲まれた高周
波回路とシールドケース外部とを、シールドケースに開
口部を設けることなく信号線で接続することができる。
そして、信号線は、上側のグランドパターン、下側のグ
ランド層、および両側のビアホールによって効果的に遮
蔽される。
【０００７】さらに、前記高周波回路の周囲及び前記高
周波回路に接続する信号線の両側に位置するビアホール
の外側に、前記多層基板の表裏を貫くスリットが設けら
れていることが好ましい。このスリットの働きによっ
て、高周波回路およびその信号線を基板の他の部分から
遮蔽する効果が高められる。
周波回路に接続する信号線の両側に位置するビアホール
の外側に、前記多層基板の表裏を貫くスリットが設けら
れていることが好ましい。このスリットの働きによっ
て、高周波回路およびその信号線を基板の他の部分から
遮蔽する効果が高められる。
【０００８】上記のような高周波回路を複数備えた構成
にも本発明を適用することができ、、この場合、複数の
高周波回路を接続する信号線は多層基板の内層に位置し
て前記グランドパターンおよびグランド層に挟まれ、前
記信号線の両側に前記グランドパターンおよびグランド
層を接続する複数のビアホールが位置することになる。
なお、複数の高周波回路のうち少なくとも一つが発振回
路を含んでいる場合に本発明を適用する効果が高い。例
えば、発振回路を含む複数の高周波回路と、スイッチ回
路を含む高周波回路とを備え，前記複数の発振回路は同
一または近接した周波数で発振し、前記スイッチ回路が
前記発振回路のいずれかの出力を選択して出力するよう
な構成に本発明を適用することが好ましい。
にも本発明を適用することができ、、この場合、複数の
高周波回路を接続する信号線は多層基板の内層に位置し
て前記グランドパターンおよびグランド層に挟まれ、前
記信号線の両側に前記グランドパターンおよびグランド
層を接続する複数のビアホールが位置することになる。
なお、複数の高周波回路のうち少なくとも一つが発振回
路を含んでいる場合に本発明を適用する効果が高い。例
えば、発振回路を含む複数の高周波回路と、スイッチ回
路を含む高周波回路とを備え，前記複数の発振回路は同
一または近接した周波数で発振し、前記スイッチ回路が
前記発振回路のいずれかの出力を選択して出力するよう
な構成に本発明を適用することが好ましい。
【０００９】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。図１は本発明の第１
の実施形態に係るシールド構造を備えた高周波回路の構
造を示す平面図である。また、図２は図１のＡ−Ａ断面
図、図３は同じくＢ−Ｂ断面図、そして図４は同じくＣ
−Ｃ断面図である。
て、図面を参照しながら説明する。図１は本発明の第１
の実施形態に係るシールド構造を備えた高周波回路の構
造を示す平面図である。また、図２は図１のＡ−Ａ断面
図、図３は同じくＢ−Ｂ断面図、そして図４は同じくＣ
−Ｃ断面図である。
【００１０】図１〜４において、１０１は多層基板の表
層に形成された高周波回路である。１０２は高周波回路
１０１の周囲に設けられた表層のグランドパターン、１
０３は高周波回路１０１及びグランドパターン１０２の
下に位置する内層及び裏層のグランド層、１０４はグラ
ンドパターン１０２とグランド層１０３を接続している
ビアホールである。１０５はシールドケースで高周波回
路１０１の上部を覆い、グランドパターン１０２に接地
している。１０６は基板の表裏を貫くスリットである。
１０７は高周波回路１０１の出力信号線であり、基板の
内層を通っている。１０８は高周波回路１０１と出力信
号線１０７を接続するビアホールである。
層に形成された高周波回路である。１０２は高周波回路
１０１の周囲に設けられた表層のグランドパターン、１
０３は高周波回路１０１及びグランドパターン１０２の
下に位置する内層及び裏層のグランド層、１０４はグラ
ンドパターン１０２とグランド層１０３を接続している
ビアホールである。１０５はシールドケースで高周波回
路１０１の上部を覆い、グランドパターン１０２に接地
している。１０６は基板の表裏を貫くスリットである。
１０７は高周波回路１０１の出力信号線であり、基板の
内層を通っている。１０８は高周波回路１０１と出力信
号線１０７を接続するビアホールである。
【００１１】高周波回路１０１は、シールドケース１０
５により、空間を伝搬する電磁波から遮蔽されている。
また、グランドパターン１０２、グランド層１０３、ビ
アホール１０４により、高周波回路１０１は基板内部を
伝搬する電磁波からも遮蔽されている。出力信号線１０
７は、シールドケース１０５の内外に設けられたビアホ
ール１０４とグランドパターン１０２とグランド層１０
３とにより空間及び基板内部を伝搬する電磁波から遮蔽
されている。またスリット１０６により、高周波回路１
０１及び出力信号線１０７が基板の他の部分から分離さ
れ、遮蔽効果を高めている。
５により、空間を伝搬する電磁波から遮蔽されている。
また、グランドパターン１０２、グランド層１０３、ビ
アホール１０４により、高周波回路１０１は基板内部を
伝搬する電磁波からも遮蔽されている。出力信号線１０
７は、シールドケース１０５の内外に設けられたビアホ
ール１０４とグランドパターン１０２とグランド層１０
３とにより空間及び基板内部を伝搬する電磁波から遮蔽
されている。またスリット１０６により、高周波回路１
０１及び出力信号線１０７が基板の他の部分から分離さ
れ、遮蔽効果を高めている。
【００１２】以上のように本実施形態によれば、グラン
ドパターン１０２、グランド層１０３、ビアホール１０
４により基板内に接地面の壁を作り、シールドケース１
０５により高周波回路１０１の上面及び側面を覆うこと
で、高周波回路１０１の周囲を全面グランドで囲むこと
ができる。また、ビアホール１０４の外側にスリット１
０６を設けることにより、高周波回路１０１及び出力信
号線１０７を基板の他の外部回路と分離することができ
る。これにより高周波回路１０１及び出力信号線１０７
に対し高い遮蔽効果を実現する。また、信号線が基板の
内層を通っていることにより、従来のように信号線を通
すための開口部をシールドケースに設ける必要もなくな
り、シールドケースによるシールド効果の低下を防ぐこ
とができる。
ドパターン１０２、グランド層１０３、ビアホール１０
４により基板内に接地面の壁を作り、シールドケース１
０５により高周波回路１０１の上面及び側面を覆うこと
で、高周波回路１０１の周囲を全面グランドで囲むこと
ができる。また、ビアホール１０４の外側にスリット１
０６を設けることにより、高周波回路１０１及び出力信
号線１０７を基板の他の外部回路と分離することができ
る。これにより高周波回路１０１及び出力信号線１０７
に対し高い遮蔽効果を実現する。また、信号線が基板の
内層を通っていることにより、従来のように信号線を通
すための開口部をシールドケースに設ける必要もなくな
り、シールドケースによるシールド効果の低下を防ぐこ
とができる。
【００１３】次に、本発明の第２の実施形態に係るシー
ルド構造を備えた高周波回路を図５に示す。この実施形
態における高周波回路は二つの周波数シンセサイザを含
み、二つの周波数シンセサイザが発生する二つの信号の
うちの一方をスイッチ回路によって選択して出力すると
いった動作を行う。
ルド構造を備えた高周波回路を図５に示す。この実施形
態における高周波回路は二つの周波数シンセサイザを含
み、二つの周波数シンセサイザが発生する二つの信号の
うちの一方をスイッチ回路によって選択して出力すると
いった動作を行う。
【００１４】この高周波回路が構成される多層基板は、
図１〜４で説明した第１の実施形態と同様の構造のもの
である。図５において、５０１、５０２、および５０３
は基板の表層のグランドパターンと内層のグランド層と
を接続するビアホール、５０４、５０５、および５０６
はシールドケース、５０７はスリットであり、これらは
図１のビアホール１０４、シールドケース１０５、スリ
ット１０６と同様のものである。５０８および５０９は
発振回路を含む周波数シンセサイザであり、それぞれが
同一または近接した周波数で発振する。５１０は周波数
シンセサイザ５０８、５０９のいずれかを信号を選択し
て出力するスイッチ回路である。５１１および５１２は
周波数シンセサイザ５０８、５０９とスイッチ回路５１
０とを接続する信号線、５１３はスイッチ回路５１０の
出力信号線である。５１４は信号線５１１、５１２と周
波数シンセサイザとを接続するビアホールであり、５１
５は信号線５１１、５１２、５１３とスイッチ回路とを
接続するビアホールである。
図１〜４で説明した第１の実施形態と同様の構造のもの
である。図５において、５０１、５０２、および５０３
は基板の表層のグランドパターンと内層のグランド層と
を接続するビアホール、５０４、５０５、および５０６
はシールドケース、５０７はスリットであり、これらは
図１のビアホール１０４、シールドケース１０５、スリ
ット１０６と同様のものである。５０８および５０９は
発振回路を含む周波数シンセサイザであり、それぞれが
同一または近接した周波数で発振する。５１０は周波数
シンセサイザ５０８、５０９のいずれかを信号を選択し
て出力するスイッチ回路である。５１１および５１２は
周波数シンセサイザ５０８、５０９とスイッチ回路５１
０とを接続する信号線、５１３はスイッチ回路５１０の
出力信号線である。５１４は信号線５１１、５１２と周
波数シンセサイザとを接続するビアホールであり、５１
５は信号線５１１、５１２、５１３とスイッチ回路とを
接続するビアホールである。
【００１５】このようなシールド構造を備えた高周波回
路において、ビアホール５０１、５０２、５０３、シー
ルドケース５０４、５０５、５０６、そしてスリット５
０７によって得られる効果は第一の実施形態のビアホー
ル１０４、シールドケース１０５、およびスリット１０
６によって得られる効果と同様である。周波数シンセサ
イザ５０８、５０９のそれぞれが各別のシールド構造を
備えていることにより、スイッチ回路５１０で選択され
た側の周波数シンセサイザの出力信号を非選択側の周波
数シンセサイザ及びその出力信号線から遮蔽することが
できる。また、スイッチ回路５１０にもシールド構造を
備えさせたことにより、スイッチ５１０回路の出力部及
びスイッチの出力信号線５１３を非選択側の周波数シン
セサイザの出力信号から遮蔽することができる。
路において、ビアホール５０１、５０２、５０３、シー
ルドケース５０４、５０５、５０６、そしてスリット５
０７によって得られる効果は第一の実施形態のビアホー
ル１０４、シールドケース１０５、およびスリット１０
６によって得られる効果と同様である。周波数シンセサ
イザ５０８、５０９のそれぞれが各別のシールド構造を
備えていることにより、スイッチ回路５１０で選択され
た側の周波数シンセサイザの出力信号を非選択側の周波
数シンセサイザ及びその出力信号線から遮蔽することが
できる。また、スイッチ回路５１０にもシールド構造を
備えさせたことにより、スイッチ５１０回路の出力部及
びスイッチの出力信号線５１３を非選択側の周波数シン
セサイザの出力信号から遮蔽することができる。
【００１６】本実施形態のように、複数の高周波回路の
それぞれがシールド構造を備えた高周波回路であること
により、それぞれの高周波回路を他の高周波回路の信号
から遮蔽することができる。
それぞれがシールド構造を備えた高周波回路であること
により、それぞれの高周波回路を他の高周波回路の信号
から遮蔽することができる。
【００１７】なお、上記の第１および第２の実施形態に
おいて、高周波回路の信号線として、高周波信号の信号
線のみを記載したが、制御信号の信号線や直流電源線に
ついても、同様の構造によってシールド効果が得られ
る。
おいて、高周波回路の信号線として、高周波信号の信号
線のみを記載したが、制御信号の信号線や直流電源線に
ついても、同様の構造によってシールド効果が得られ
る。
【００１８】また、高周波回路及び基板表層のグランド
パターンの下に位置するグランド層は、基板内層及び裏
面の層のうち、少なくとも一層に形成されておればよ
い。
パターンの下に位置するグランド層は、基板内層及び裏
面の層のうち、少なくとも一層に形成されておればよ
い。
【００１９】
【発明の効果】以上のように本発明によれば、多層基板
上の高周波回路及びその信号線を囲む基板の表層のグラ
ンドパターン、基板の内層または裏面のグランド層、及
びグランドパターンとグランド層とを接合するビアホー
ルにより基板内を伝搬する電磁波から高周波回路を遮蔽
することができ、高周波回路の上方及び側方を囲みグラ
ンドパターンに接地しているシールドケースにより、空
間を伝搬する電磁波から高周波回路を遮蔽することがで
きる。また基板の表裏を貫くスリットを設けることによ
り高周波回路と他の部分との分離をより確実なものとす
ることができる。。
上の高周波回路及びその信号線を囲む基板の表層のグラ
ンドパターン、基板の内層または裏面のグランド層、及
びグランドパターンとグランド層とを接合するビアホー
ルにより基板内を伝搬する電磁波から高周波回路を遮蔽
することができ、高周波回路の上方及び側方を囲みグラ
ンドパターンに接地しているシールドケースにより、空
間を伝搬する電磁波から高周波回路を遮蔽することがで
きる。また基板の表裏を貫くスリットを設けることによ
り高周波回路と他の部分との分離をより確実なものとす
ることができる。。
【図１】本発明の第１の実施形態に係るシールド構造を
備えた高周波回路の平面概略構成図
備えた高周波回路の平面概略構成図
【図２】図１の高周波回路のＡ−Ａ断面図
【図３】図１の高周波回路のＢ−Ｂ断面図
【図４】図１の高周波回路のＣ−Ｃ断面図
【図５】本発明の第２の実施形態に係るシールド構造を
備えた高周波回路の平面概略構成図
備えた高周波回路の平面概略構成図
【図６】従来のシールド構造を備えた高周波回路の平面
概略構成図
概略構成図
【図７】図６の高周波回路の斜視図
１０１ 高周波回路 １０２ グランドパターン １０３ グランド層 １０４，５０１，５０２，５０３ ビアホール １０５，５０４，５０５，５０６ シールドケース １０６，５０７ スリット １０７ 出力信号線 １０８ ビアホール ５０８，５０９ 周波数シンセサイザ ５１０ 選択スイッチ回路 ５１１，５１２，５１３ 信号線 ５１４，５１５ ビアホール ６０１ 高周波回路 ６０２ グランドパターン ６０３ シールドケース ６０４ 入力信号線 ６０５ 出力信号線 ６０６ グランド層
フロントページの続き (72)発明者 末吉 達也 横浜市港北区網島東四丁目３番１号 松下 通信工業株式会社内
Claims (5)
- 【請求項１】 多層基板の表層に構成された高周波回路
と、この高周波回路を囲む表層のグランドパターンと、
前記高周波回路及びグランドパターンの下の内層または
裏面に形成されたグランド層と、前記グランドパターン
に接地して前記高周波回路の上方及び側方を囲むシール
ドケースと、前記グランドパターンおよびグランド層を
接続する複数のビアホールとを備え、 前記高周波回路に接続する信号線は前記多層基板の内層
に位置して前記グランドパターンおよびグランド層に挟
まれ、 さらに、前記信号線の両側に前記グランドパターンおよ
びグランド層を接続する複数のビアホールが位置してい
ることを特徴とするシールド構造を備えた高周波回路。 - 【請求項２】 前記高周波回路の周囲及び前記高周波回
路に接続する信号線の両側に位置するビアホールの外側
に、前記多層基板の表裏を貫くスリットが設けられてい
る請求項１記載のシールド構造を備えた高周波回路。 - 【請求項３】 前記グランドパターン、グランド層、シ
ールドケース、およびビアホールによって囲まれた高周
波回路を複数備え、前記複数の高周波回路を接続する信
号線は多層基板の内層に位置して前記グランドパターン
およびグランド層に挟まれ、前記信号線の両側に前記グ
ランドパターンおよびグランド層を接続する複数のビア
ホールが位置している請求項１または２記載のシールド
構造を備えた高周波回路。 - 【請求項４】 前記複数の高周波回路のうち少なくとも
一つは発振回路を含んでいる請求項３記載のシールド構
造を備えた高周波回路。 - 【請求項５】 発振回路を含む複数の高周波回路と、ス
イッチ回路を含む高周波回路とを備え，前記複数の発振
回路は同一または近接した周波数で発振し、前記スイッ
チ回路は前記発振回路のいずれかの出力を選択して出力
する請求項４記載のシールド構造を備えた高周波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11882896A JPH09307273A (ja) | 1996-05-14 | 1996-05-14 | シールド構造を備えた高周波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11882896A JPH09307273A (ja) | 1996-05-14 | 1996-05-14 | シールド構造を備えた高周波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09307273A true JPH09307273A (ja) | 1997-11-28 |
Family
ID=14746167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11882896A Withdrawn JPH09307273A (ja) | 1996-05-14 | 1996-05-14 | シールド構造を備えた高周波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09307273A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7186928B2 (en) | 2002-08-01 | 2007-03-06 | Nec Corporation | Electronic device including chip parts and a method for manufacturing the same |
| US8723374B2 (en) | 2009-01-30 | 2014-05-13 | Murata Manufacturing Co., Ltd. | Non-contact power receiving apparatus |
| JP2015053298A (ja) * | 2013-08-07 | 2015-03-19 | 太陽誘電株式会社 | 回路モジュール |
| WO2023003148A1 (ko) * | 2021-07-23 | 2023-01-26 | 삼성전자 주식회사 | 전자 부품의 차폐를 위한 도전성 레이어가 형성된 기판 및 이를 포함하는 전자 장치 |
| WO2023083095A1 (zh) * | 2021-11-10 | 2023-05-19 | 华为技术有限公司 | 一种电路板封装结构、电路板组件以及电子设备 |
-
1996
- 1996-05-14 JP JP11882896A patent/JPH09307273A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7186928B2 (en) | 2002-08-01 | 2007-03-06 | Nec Corporation | Electronic device including chip parts and a method for manufacturing the same |
| US8723374B2 (en) | 2009-01-30 | 2014-05-13 | Murata Manufacturing Co., Ltd. | Non-contact power receiving apparatus |
| JP2015053298A (ja) * | 2013-08-07 | 2015-03-19 | 太陽誘電株式会社 | 回路モジュール |
| WO2023003148A1 (ko) * | 2021-07-23 | 2023-01-26 | 삼성전자 주식회사 | 전자 부품의 차폐를 위한 도전성 레이어가 형성된 기판 및 이를 포함하는 전자 장치 |
| US11943862B2 (en) | 2021-07-23 | 2024-03-26 | Samsung Electronics Co., Ltd. | Board having conductive layer for shielding electronic component and electronic device including the same |
| WO2023083095A1 (zh) * | 2021-11-10 | 2023-05-19 | 华为技术有限公司 | 一种电路板封装结构、电路板组件以及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10200288A (ja) | 電磁シールド構造 | |
| JPH06216541A (ja) | プリント基板 | |
| JPH09307273A (ja) | シールド構造を備えた高周波回路 | |
| JP2000208939A (ja) | 多層配線基板およびそれを用いた電子装置 | |
| JPH10326993A (ja) | 電子回路シールド装置 | |
| JPH09205290A (ja) | 低ｅｍｉ構造を有する回路基板 | |
| JPH088573A (ja) | シールドケース構造 | |
| JPH0682891B2 (ja) | 混成集積回路 | |
| JP2001102789A (ja) | 高周波遮蔽回路構造 | |
| JPH07307779A (ja) | 携帯電話機のシールド構造 | |
| JP3121544U (ja) | 電磁波干渉防止用回路板装置 | |
| JP2005302799A (ja) | 多層プリント配線板 | |
| JP3599948B2 (ja) | Ｒｆ変調器内蔵型ｔｖチューナ | |
| JP2003219291A (ja) | チューナ用集積回路及び該チューナ用集積回路を用いたテレビジョンチューナ | |
| JP2957426B2 (ja) | 高周波機器のシールドケース | |
| US11602042B2 (en) | Electronic apparatus | |
| JPH03286559A (ja) | 高周波集積回路 | |
| JPH1041709A (ja) | マイクロ波回路用シールドケース | |
| JP2001332919A (ja) | Ｇｐｓセンサ | |
| JPH09260883A (ja) | Ｌｎｂの電磁波遮蔽装置 | |
| JP2000138425A (ja) | 接続配線構造 | |
| JPH11112156A (ja) | プリント配線板 | |
| JPH06275986A (ja) | 電子楽器における電波漏れ防止構造 | |
| JPH0310408A (ja) | 半導体集積回路 | |
| JP2518395B2 (ja) | 液晶ディスプレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20060303 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060323 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060518 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060711 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060726 |