JP2000510288A - 集積回路及びその製造方法 - Google Patents
集積回路及びその製造方法Info
- Publication number
- JP2000510288A JP2000510288A JP10520556A JP52055698A JP2000510288A JP 2000510288 A JP2000510288 A JP 2000510288A JP 10520556 A JP10520556 A JP 10520556A JP 52055698 A JP52055698 A JP 52055698A JP 2000510288 A JP2000510288 A JP 2000510288A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- integrated circuit
- wafer
- contact
- dies
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 239000000463 material Substances 0.000 claims abstract description 85
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 135
- 238000005530 etching Methods 0.000 claims description 42
- 239000004020 conductor Substances 0.000 claims description 39
- 239000004065 semiconductor Substances 0.000 claims description 31
- 238000001020 plasma etching Methods 0.000 claims description 10
- 239000003989 dielectric material Substances 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 238000007689 inspection Methods 0.000 claims description 5
- 125000001153 fluoro group Chemical group F* 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 52
- 239000002184 metal Substances 0.000 abstract description 52
- 239000012212 insulator Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 98
- 239000010410 layer Substances 0.000 description 50
- 229910000679 solder Inorganic materials 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052782 aluminium Inorganic materials 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 17
- 239000000758 substrate Substances 0.000 description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 230000008018 melting Effects 0.000 description 12
- 238000002844 melting Methods 0.000 description 12
- 239000005380 borophosphosilicate glass Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 238000010292 electrical insulation Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000004070 electrodeposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000004821 Contact adhesive Substances 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 235000013555 soy sauce Nutrition 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
- H01L21/441—Deposition of conductive or insulating materials for electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
縦型集積回路において用いるのに適した背面側コンタクトパッドを製造するために、ウエハ（１１０）の表面側にビアが形成され、誘電体（１４０）及びコンタクトパッド金属（１５０）がそのビア内に堆積する。その後その金属が露出するまで（１５０Ｃ）ウエハ背面側がエッチングされる。そのエッチングによりビア底面（１４０Ａ、１４０Ｂ）において絶縁体が露出するとき、その絶縁体はウエハ材料（例えばシリコン）より遅くエッチングされる。それゆえ誘電体がエッチング除去され、金属が露出するとき、誘電体は、その露出した金属コンタクトパッド周囲において、ある実施例では約８μｍだけウエハ背面側から下方に突出する。コンタクトパッドが下側をなす回路にはんだ付けされるとき、突出した誘電体部分がウエハとコンタクトパッドとの間の絶縁性を改善する。
Description
【発明の詳細な説明】
集積回路及びその製造方法発明の背景
本発明は集積回路に関連し、より詳細にはチップ相互接続及び半導体チップ背
面側へのコンタクトパッドの形成、さらに回路索子製造後の集積回路の薄型化に
関連する。
チップ「第２面」側にコンタクトを形成するためのいくつかの方法が、Bertin
等に１９９３年１２月１４日に付与された「Three Dimensional Multichip Pack
age Methods of Fabricaion」というタイトルの米国特許第５，２７０，２６１
号に開示される。さらに別の技術が望まれている。発明の概要
本発明は半導体ダイ（或いは「チップ」）において背面側コンタクトパッドを
形成するための方法を提供する。背面側コンタクトパッドは、ダイを、そのダイ
の下側をなすダイに接続し、マルチダイ縦型集積回路を形成するのに適している
。また本発明は縦型集積回路を提供する。さらに本発明は、ダイが縦型集積回路
の一部であるか否かにかかわらず個々のダイを薄型化するための方法を提供する
。
本発明のいくつかの実施例では、背面側コンタクトパッドは以下のように形成
される。半導体ウエハの表面側をマスクを用いてエッチングすることにより、背
面側コンタクトパッドが形成されるべき各位置においてビアが形成される。誘電
体がそのビア上に堆積し、導電性層（例えば金属）がその誘電体上に堆積する。
各ビアにおける導電性層の底面部分が背面側コンタクトパッドを形成することに
なる。
集積回路が形成された後、背面側コンタクトパッドが露出するまで、ウエハが
背面側からエッチングされる。そのエッチングにより、基板を
パッドから分離する誘電体がエッチングされるのよりも速くウエハ基板がエッチ
ングされる。それゆえ誘電体が各背面側コンタクトパッド周囲の基板に対して下
方に突出するようになり、ウエハ基板は誘電体より低くなる。こうして誘電体は
基板から背面側コンタクトパッドを絶縁する。
いくつかの実施例では、ウエハは背面側エッチング中に非接触ウエハホルダに
より保持される。ウエハの表面側はそのホルダに物理的に接触はしない。それゆ
えエッチング中にウエハを保護するために表面側を保護層で覆う必要はない。さ
らにホルダが表面側回路をエッチングから保護する。
ウエハは、背面側エッチング前後にダイにダイシングされる。
いくつかの実施例では、背面側コンタクトパッドは縦型集積化に用いられる。
いくつかの実施例では、ダイは縦型集積回路には用いられない。そのダイはそ
の縦方向寸法を低減するために薄型化される。
他の実施例及び変形例も本発明の範囲内にある。図面の簡単な説明
第１図−第７図、第８Ａ図並びに第８Ｂ図は、背面側コンタクトパッドの製造
工程における半導体ウエハを示す断面図である。
第９図及び第１０図は、第８Ａ図の背面側コンタクトパッドを有する３つのダ
イを示す。ダイは縦型集積回路において互いに接続されている。
第１１図−第１３図は、背面側コンタクトパッドの形成工程における半導体ウ
エハを示す断面図である。
第１４図及び第１５図は、それぞれ縦型集積回路内に接続される３つのダイを
示す。
第１６図は、背面側エッチングにより半導体ウエハを薄型化するため
の方法及び装置を示す。
第１７図及び第１８図は、個々のダイを薄型化工程を示す。好適な実施例の詳細な説明
第１図は、背面側コンタクトパッドを備えた集積回路を有するダイをその一部
に設けたウエハ１０４を示す。背面側コンタクトパッドは、そのダイと下側をな
すダイとを接続し、「縦型集積回路」を形成するのに適している。２つのダイが
互いの上側に積層され、その回路が占有する横方向面積を低減するであろう。
ウエハ１０４はシリコン基板１１０を含む。いくつかの実施例ではウエハは、
基板１１０内、基板１１０上並びにまた基板１１０下に、トランジスタ、コンデ
ンサ、抵抗、導電線並びにまた他の回路素子、或いは回路素子の一部を形成する
ように処理されている。他の実施例では、いかなる回路素子の部分も形成されて
いない。ウエハの厚さは、製造されるダイの厚さより厚くなる。いくつかの実施
例では、ウエハ１０４は６００−７５０μｍ厚（寸法Ｗが６００−７５０μｍ)
である。集積回路の製造が完了するとき、ウエハはウエハ背面側１０４Ｂをエッ
チングすることにより薄型化されるであろう。いくつかの実施例では、ダイの最
終的な厚さは１００−３５０μｍ以下である。他の実施例では、他の厚さが実現
される。製造の初めの段階においてより厚いウエハを与えることにより、ウエハ
の強度が増し、その結果、製造歩留りが改善される。
第１図−第３図は、背面側コンタクトパッドが製造されるビアを形成するため
のウエハ表面側上のシリコン基板１１０のエッチング処理を示す。第１図に示さ
れるように、アルミニウム層１２０がシリコン１１０上に堆積する。いくつかの
実施例では、アルミニウム層は０．８−１．２μｍ厚であり、別の実施例では１
μｍ厚である。他の実施例では、他
の厚さが用いられる。フォトレジスト（図示せず）が堆積し、パターニングされ
る。アルミニウム１２０はエッチングされ、シリコン１１０を露出する開口部１
２４を形成する。いくつかの実施例では、アルミニウム１２０は酸浸漬によりエ
ッチングされる。いくつかの実施例では、アルミニウム１２０はＣｌ系真空プラ
ズマエッチングによりエッチングされる。Ｃｌ系真空プラズマエッチングは、「
VLSI Electronic Microstructure Science」、Vol.「Plasma Processing for VL
SI」(edited by Norman G.Einspruch,Academic Press,Inc.1984)に記載されてお
り、ここで参照して本明細書の一部としている。他の実施例では、他のアルミニ
ウムエッチングが用いられる。
開口部１２４の幅がＡとして示される。いくつかの実施例では、開口部１２４
は直径Ａの円である。他の実施例では、開口部は一辺がＡを有する正方形である
。他の実施例では、他の開口部形状が用いられる。開口部の中央部は、対応する
背面側コンタクトの中央部真上に位置する。開口部寸法は、開口部下側に形成さ
れる背面側コンタクトパッドの寸法以下である。
開口部１２４と同様の他の開口部が、各背面側コンタクトパッドの位置に同時
に形成される。種々の開口部が、同一のウエハにおいて異なる形状及び寸法を有
する場合もある。
フォトレジストは剥離され、アルミニウム１２０をマスクとして、シリコン１
１０がエッチングされる（第２図）。いくつかの実施例では、シリコンエッチン
グは、上記Vol.「Plasma Processing for VLSI」に記載される等方性真空プラズ
マエッチングである。他の実施例では、他の既知のエッチングが用いられる。エ
ッチングにより、各背面側コンタクトパッドの位置に深さＢのビア１３０が形成
される。第２図及び第３図には１つのビア１３０のみが示される。ビアの深さＢ
は、製造されるダ
イの最終的な厚さと少なくとも同じ厚さである。いくつかの実施例では、ビア１
３０の底面側は、アルミニウム１２０の対応する開口部１２４と同じ形状及び寸
法を有する。ビアは上側に行くに従って大きくなる。第３図に示されるように、
いくつかの等方性エッチング実施例では、ビア１３０の上側の寸法は、ビア底面
のそれぞれの寸法より２Ｂだけ大きくなる。他の実施例では上側寸法はＡ＋２Ｃ
である。ただしＣ□０であり、例えば０□Ｃ□Ｂである。エッチングが完全に異
方性縦方向エッチングである場合（例えば水平方向エッチングレートが０である
場合。これはいくつかの既知の反応性イオンエッチングの場合に有効である。）
、Ｃ＝０である。
アルミニウム１２０は、酸浸漬或いは当技術分野において既知の別の方法で除
去される（第３図）。
いくつかの実施例では、ビア１３０のエッチングにおいて用いられるマスクは
フォトレジストからなる。アルミニウムはマスクとして用いられない。しかしな
がら、ビアの深さＢが２０μｍを超える実施例では、マスクはアルミニウム、或
いはビア１３０のシリコンエッチングに対して十分な耐性を有する他の材料から
形成される。
誘電体層１４０（第４図）はウエハ上に堆積する。他の実施例では、層１４０
はドープされない二酸化シリコン並びにまたＢＰＳＧであり、１−２μｍ厚、例
えば１μｍ厚である。他の実施例では、他の材料或いは厚さが用いられる。第４
図では、層１４０は常圧で化学気相成長することにより形成されるＢＰＳＧであ
る。シリコン１１０上側とビア１３０下側との間の距離はＢに等しいままである
。他の実施例では、熱酸化を含む他の成膜技術が用いられる。
導電性層１５０（第５図）は誘電体１４０上に堆積する。いくつかの実施例で
は、層１５０はアルミニウム、金或いはニッケルからなる０．
８−１．２μｍ（例えば１μｍ）層である。これらの金属は真空スパッタリング
により堆積させることができる。他の実施例では、層１５０は、コンタクトパッ
ドのためにＶＬＳＩにおいて用いられる他の金属或いは合金、例えばシリコン或
いは銅、またはその両方をドープされたアルミニウムである。Ａｌ／Ｓｉ／Ｃｕ
を用いる実施例では、層１５０の厚さは０．８−１．２μｍである。ビア１３０
内の層１５０の底面部分１５０Ｃが背面側コンタクトパッドを形成するであろう
。
ビア１３０内の底面部分１５０Ｃは、それぞれの開口部１２４（第１図）と同
じ寸法（例えばＡ）を有する。
二酸化シリコンガラス層１６０（第６図）はＴＥＯＳから堆積し、ビア１３０
を充填するためにウエハ上にスピンオンされる。酸化物１６０は平坦な上側表面
を有する。いくつかの実施例では、ビア内に空隙は残されない。余剰の酸化物１
６０はブランケットエッチングによりウエハからエッチング除去され、酸化物は
ビア１３０内には残されるが、ビアの外側には残されず、ウエハの上側表面は平
坦になる。
他の実施例では、ビア１３０を充填するために他の材料及び処理が用いられる
。
導電性層１５０は標準的なフォトリトグラフィ技術によりパターニングされ、
ビア１３０の背面側コンタクトパッド１５０Ｃを集積回路素子に接続する導電線
（図示せず）を形成する（これらの素子の形成はこの時点ではまだ完了していな
い場合もある）。
いくつかの実施例では層１５０は、酸化物１６０の堆積後ではなく、酸化物１
６０の堆積前に第５図の段階にパターニングされる。金属１５０をパターニング
するために用いられるフォトレジストマスク（図示せず）がビア１３０内部の金
属を保護する。パターニング後、マスクは除去され、スピンオンガラス（ＳＯＧ
）１６０がＴＥＯＳから堆積する。
ガラス１６０はウエハを平坦化するために用いられる。
その後のステップは、他の回路素子及び特に表面側コンタクトパッドを形成し
て、集積回路の製造を完了するために実行される。第７図の実施例では、これら
のステップは以下のものを含む。
１． 誘電体層１７０（ドープされない二酸化シリコン並びにまたＢＰＳＧ、
１μｍ厚）の化学気相成長。層１７０は必要に応じて回路を製造するためにパタ
ーニングされる。
２． 誘電体１７０上への最終的な金属層１８０（例えばＡｌ／Ｓｉからなる
０．８−１．２μｍ層）の堆積。金属１８０は表面側コンタクトパッドを形成す
るためにパターニングされる。第７図の実施例では、１つのそのようなパッド１
８０Ｃが背面側パッド１５０Ｃの上側をなす。
３． 層１８０上への保護誘電体１９０（ドープされない二酸化シリコン並び
にまたＢＰＳＧ、１μｍ厚）の堆積。
４． 金属１８０において下側をなすコンタクトパッドを露出するための誘電
体１９０のマスクエッチング。
その後ウエハ１０４背面が、常圧プラズマエッチングによりエッチングされる
・常圧プラズマエツチングはO．Siniaguine,「Plasma Jet Etching at Atmosphe
ric Pressure for Semiconductor Production」，1996 1st International Symp
osium on Plasma Process-Induced Damage,May 13-14,1996,California,U.S.A.,
pages 151-153に記載されており、ここで参照して本明細書の一部としている。
適当なエッチング剤は、IPEC/Precision，Inc．of Bethel，Connecticutから購
入できるPaceJet II（登録商標）であり、以下の付録に記載される。また参照し
て本明細書の一部としている「PACEJET II‐The Revolutionary，Enabling Tech
nology for Material Removal」(IPEC/Precision，1996)も参照されたい。別の適
当なエッチング剤は、「Plasma Jet Etching．
Technology and Equipment．Silicon Wafer Thinning & Isotropical Etching
at Atmospheric Pressure」(Az Corporation，Geneva，Switzerland,SEMICON
/EUROPA'95),April 1995に記載されるタイプPLASM-AZ-05のプラズマエッチング
剤である。また参照して本明細書の一部としているＰＣＴ出願、１９９６年６月
１８日公告のＷＯ９６／２１９４３、１９９２年６月２３日公告のＷＯ９２／１
２６１０、１９９２年６月２３日公告のＷＯ９２／１２２７３も参照されたい。
プラズマは、常圧に保持されたフッ素含有プラズマである。エッチングパラメー
タは以下のようになる。常圧で周囲温度においてＡｒ（１ｓｌｍ）＋ＣＦ４（３
ｓｌｍ）プラズマである（「Ｓｌｍ」は標準ｌ／ｍｉｎを表す）。ＤＣ電力は１
２ｋＷである。ウエハ温度は約３００℃である。シリコンエッチング速度は、８
インチウエハの場合約１０μｍ／ｍｉｎである。こうしてウエハを１時間で７２
０μｍ厚から１２０μｍ厚までエッチングすることがてきる。別法では、１時間
当たり１．６ウエハを、７２０μｍから３６０μｍまでエッチングすることがで
きる。そのエッチングは以下に記載される第１６図に示される。
このエッチングにより、ＢＰＳＧ１４０はシリコンよの約１０分の１の速度で
エッチングされる。
そのエッチングにより、層１５０のアルミニウム、金或いはニッケルはエッチ
ングされない。
その結果形成される構造体が第８Ａ図に示される。背面側エッチング中に二酸
化シリコン１４０が露出するとき、そのエッチングにより、二酸化シリコン１４
０はシリコン１１０の約８分の１〜１０分の１の速度でエッチングされる。それ
ゆえ、二酸化シリコンが背面側コンタクトパッド１５０Ｃからエッチング除去さ
れるとき、金属１５０周囲の二酸化シリコンの底面部分１４０Ａ及び１４０Ｂは
、シリコン１１０よりさら
に下方に突出する。この突出部分１４０Ａ及び１４０Ｂにより、シリコン基板１
１０が金属１５０から絶縁されるようになる。酸化物１４０が１μｍ厚であるい
くつかの実施例では、１０μｍのシリコンが、１μｍの酸化物１４０が背面側コ
ンタクトパッド１５０Ｃからエッチング除去される間にエッチングされる。こう
して突出する酸化物部分１４０Ａ及び１４０Ｂの縦方向寸法Ｖは８−１０μｍ（
いくつかの実施例では少なくとも９μｍ）であり、いくつかの実施例において、
背面側コンタクトパッド１５０Ｃをシリコン基板から十分に絶縁する。
いくつかの実施例では酸化物１４０はさらに厚く、コンタクトパッド１５０Ｃ
露出後に残される突出部分１４０Ａ及び１４０Ｂの縦方向寸法Ｖはより大きくな
る。
いくつかの実施例では、プラズマ処理を継続して、ウエハ背面側上に誘電体層
１９２（第８Ｂ図）を成長させる。詳細には、そのエッチングが完了するとき、
フッ素含有ガス（例えばＣＦ4）は、プラズマ反応器において止められる。酸素
（或いは水蒸気）、または窒素、または酸素及び窒素の両方（例えば空気）が、
そのプラズマを供給される。酸素並びにまた窒素はシリコン１１０と反応し、酸
化シリコン（ＳｉＯ或いはＳｉＯ2）、窒化シリコンＳｉＮx（例えばＳｉ3Ｎ4）
並びにまた酸窒化物ＳｉＯxＮyを形成する。
いくつかの実施例では、誘電体１９２は０．０１−０．０２μｍ厚であり、５
Ｖ未満の供給電圧で駆動されるパッケージ後の縦型集積回路において信頼性の高
い電気的絶縁性をもたらす。
第８Ｂ図のいくつかの実施例では、絶縁体１９２が３００−５００℃のウエハ
温度で成長する。酸素並びにまた窒素の濃度は２０−８０％である。窒素を用い
ずに酸素を用いるいくつかの実施例では、０．０２μｍ厚の酸化シリコンを成長
させるための処理時間は約１０分である。層
１９２の厚さは、ウエハ温度を高く、酸素並びにまた窒素濃度を高く或いは処理
時間を長くすることにより厚くすることができる。
層１９２を有する実施例では、金属１５０は、層１９２製造中にその下側表面
上に非導電性層を形成しないように選択される。こうしていくつかの実施例では
金属層１５０は、層１９２を形成するために用いられる化学種（酸素或いは窒素
）と反応しない金、プラチナ或いは他の金属である。別の実施例では、金属１５
０はチタン或いは他の金属であり、誘電体１９２が成長するとき、その金属が導
電性層（例えばＴｉＮ）を形成する。さらに別の実施例では、金属１５０は、積
層体の下側層がその表面上に非導電性材料を形成しないような金属層の積層体で
ある。例えばいくつかの実施例では、下側層は金、プラチナ或いはチタンであり
、上側層はアルミニウムである。
集積回路素子の製造ステップは、任意の適切な方法において第１図−第７図、
第８Ａ図、第８Ｂ図の背面側コンタクトパッド製造ステップと混在させることが
できる。
その後ウエハ１０４はダイにダイシングされる。第９図−第１０図は３つのダ
イ２００．１、２００．２、２００．３の縦方向相互接続部を示しており、それ
らは第１図−第７図、第８Ａ図並びに第８Ｂ図も含む場合があるウエハ処理から
得られる（層１９２は第９図−第１０図には示されないが、いくつかの実施例で
は存在する）。異なるダイ２００は異なる集積回路を含む場合もあり、異なるウ
エハ１０４から得られる場合もある。第９図−第１０図の参照番号における添字
「．ｉ」（ｉ＝１、２、３）は、ダイ２００．ｉにおける第１図−第７図、第８
Ａ図、第８Ｂ図の同一番号への対応を示す。例えば、１５０Ｃ．３はダイ２００
．３における背面側コンタクトパッドを示す。
ウエハがダイシングされた後、はんだボール２１０．ｉ（第９図）が
金属１８０．ｉの各表面側コンタクトパッド上に自動装置により配置される。は
んだ２１０は、金属１５０或いはダイ内に存在する可能性がある任意の他の金属
より低い融点を有する。いくつかの実施例では、はんだ２００．ｉはすず、鉛或
いはその合金からなる。いくつかの実施例では、はんだの融点は１２０−１８０
℃である。
いくつかの実施例では、はんだの代わりに導電性エポキシ或いは導電性ポリマ
が用いられる。
下側をなすダイに接続される各背面側コンタクトパッド１５０Ｃが、下側をな
すダイのそれぞれのはんだボール２１０上に配置されるようにダイが配列される
。例えばコンタクトパッド１５０Ｃ．３は、はんだボール２１０．２上に配置さ
れる。いくつかの実施例では、他のダイ（図示せず）が、ダイ２００．３の上側
及びダイ２００．１の下側をなす。ダイは互いに押圧され、加熱される。加熱温
度ははんだ２１０を溶融或いは軟化するのに十分な温度である。いくつかの実施
例では、加熱温度は１２０〜１８０℃である。圧力は、金属１８０の表面側パッ
ドと下側をなす背面側パッド１５０Ｃとの間の良好な電気的なコンタクトを形成
するのに十分な圧力である。いくつかの実施例では、ウエハを互いに押圧するた
めに加えられる力は１００−２００ｇである。
はんだ２１０及び金属１８０の表面側コンタクトパッドを露出する誘電体１９
０開口部の寸法は、溶融したはんだが背面側コンタクトパッド１５０Ｃの横方向
端部に達しないように選択される。例えば、溶融したはんだ２１０．２は、コン
タクトパッド１５０Ｃ．３の端部１５０Ｃ．Ｅ．３には達しない。対応する背面
側コンタクトパッド１５０Ｃに接触する溶融したはんだは、はんだとパッドとの
間の境界面において作用する表面張力により背面側コンタクトパッドの中央部に
保持される。その結果はんだ２１０は、上側をなすウエハのシリコン１１０に接
触しない。
突出部分１４０Ａ及び１４０Ｂ（第８Ａ図）は、露出した金属１５０とシリコン
１１０との間の距離を増加させる。はんだは金属には付着するが、酸化物１４０
には付着しないため、突出部分１４０Ａ及び１４０Ｂにより、はんだ２１０がシ
リコン１１０に接触するのを防ぐことができる。誘電体１９２（第８Ｂ図）を用
いる実施例では、誘電体１９２により、シリコン１１０がはんだと接触するのを
さらに防ぐことができる。
その後その構造体は冷却される。ダイは縦型集積回路において互いに接続され
たままである。
その構造体を強化するために、構造体は真空チャンバ内に配置され、誘電体接
着剤２２０が、当分野における既知の方法によりダイ２００間に導入される。接
着剤は、はんだ２１０により形成されるコンタクト間の空間を充填する。
第１０図は、はんだ２１０上に固定された背面側コンタクトパッド１５０Ｃを
有する構造体を示す。いくつかの実施例では、表面側コンタクトパッドを露出す
る誘電体１９０の各開口部の幅Ｗ１０は５０−１００μｍである。いくつかの実
施例では各開口部は円であり、その開口部幅は開口部直径である。他の実施例で
は開口部は正方形であり、その幅はその１辺の長さである。各背面側コンタクト
パッド１５０Ｃの幅Ｗ１１は３０−５０μｍである。その幅は、誘電体１９０の
開口部の場合に上記したように、直径或いは１辺の長さである。隣接するダイの
シリコン基板１１０の下側表面間距離Ｄ１０は５０μｍ未満である。各ビア１３
０のアスペクト比はいくつかの実施例では２：１より小さく、ある実施例では約
１：１である。アスペクト比が低いため歩留りが改善される。誘電体１９０の開
口部及びコンタクトパッド１５０Ｃの幅をより大きくすることにより、すなわち
はんだ接続部の面積を大きくすることにより、局部的な加熱が生じる際の熱放散
を改善する。
その後マルチダイ構造体は、当技術分野における既知の方法を用いて、プラス
チック或いはセラミックパッケージ、または他のパッケージ内に封入される。
第１１図−第１３図では、ビア１３０を充填する材料１６０は二酸化シリコン
ではなく金属である。第１１図では、ウエハは第１図−第５図に示されるように
処理される。金属ボール１６０は、当技術分野における既知の方法を用いて各ビ
ア１３０内に自動装置により配置される。別法では、金属１６０は電着により堆
積する。電着処理前に、ウエハ表面側は誘電体マスク（図示せず）によりマスク
される。いくつかの実施例では、マスクはフォトレジストからなる。開口部は各
ビア１３０領域のマスク内に形成される。その後電着が実行され、開口部を介し
てビア内に金属１６０を堆積させる。その後マスクは除去される。他の実施例に
では、金属１６０を堆積させるために他の方法が用いられる。
金属１６０は、ダイ間を接触させるために用いられるはんだ２１０（第９図）
より高い融点を有する。しかしながら、金属１６０は層１５０より低い融点を有
する。適当な金属は、すず（融点２３２℃）、亜鉛（融点４２０℃）並びにその
合金を含む。相互接続部としてアルミニウムを用いるいくつかの実施例では、金
属１６０融点は６００℃以下である（アルミニウム融点は６６０℃である）。
いくつかの実施例では、各ビア１３０内の金属１６０の体積はビアの容積より
小さくし、金属１６０が溶融するとき、そのビアから溢れ出さないようにする。
ウエハは、層１５０を溶融することなく金属１６０（第１２図）を溶融するよ
うに加熱される。第１２図では、金属充填物１６０の上側表面は、ビア外側の金
属１５０の上側表面と同一平面になるか、或いはそれより低くなる。いくつかの
実施例では、金属１６０はビアから溢れ出し、
ビア外側のウエハの上側表面上に広がる。
その後第１３図に示されるように、任意の他の回路素子をビア表面上に形成す
ることができる。詳細にはいくつかの実施例では、金属層１５０がパターニング
され、第６図の実施例の場合に上記したような導電線を形成する。金属１５０が
エッチングされるとき、ビア１３０から溢れ出た上側をなす金属１６０が同時に
エッチングされる。
誘電体１７０（例えばＢＰＳＧ）、表面側コンタクトパッドを実現する最終的
な金属１８０（例えばＡｌ／Ｓｉ）並びに誘電体１９０（例えばＢＰＳＧ、第１
３図参照）が堆積し、第７図の実施例と同様にフォトリソグラフィを用いてパタ
ーニングされる。いくつかの実施例では、金属１８０は、真空スパッタリング或
いは熱蒸着によるアルミニウム堆積物である。堆積中のウエハ温度は２５０−３
００℃以下である。ウエハ温度は金属１６０の融点以下である。
第８Ａ図に関連して上記したように、ウエハは薄型化される。いくつかの実施
例では、第８Ｂ図に関連して上記したように、誘電体１９２が堆積する。他の実
施例では誘電体１９２は省略される。その後の製造は第９図及び第１０図に示し
たように行われる。はんだ２１０の溶融或いは軟化を含む第８Ａ図、第８Ｂ図、
第９図、第１０図の全ての処理ステップは、金属１６０の融点より低い温度で実
行される。
金属１６０は集積回路の機械的強度を増加させる。また金属１６０は、局部加
熱が生じる際の熱放散を改善する。
第１４図では、充填物１６０が省略される。第５図の構造体の製造後、誘電体
１９０（いくつかの実施例ではＢＰＳＧ）が導電性層１５０上に堆積する。誘電
体１９０はマスクエッチングによりビア１３０内から除去される。またエッチン
グにより、領域１５０Ｆのように、金属１５０の選択された領域から誘電体１９
０が除去され、ビア１３０から離隔して表面側コンタクトパッドを形
成する。
ウエハはダイにダイシングされる。ビア１３０の深さより大きな直径のはんだ
ボール２１０がビア内に配置される。またはんだは、上側をなすダイの背面側コ
ンタクトパッド１５０Ｃに接続される表面側コンタクトパッド１５０Ｆ上にも配
置される。はんだが溶融或いは軟化するとき、そのはんだの上側表面が、コンタ
クト１５０Ｆ上のはんだ部分（図示せず）の上側表面と概ね同じ高さになるよう
に、ビア１３０内のはんだ２１０は十分に厚くされる。第９図一第10図に記載し
たように、ダイ２00は整列され、互いに押圧され、加熱される。はんだが溶融或
いは軟化し、隣接するダイとの間のコンタクトを形成する。
いくつかの実施例では、上側ダイを除く各ダイの層１９０は、シリコン基板１
１０或いは（存在する場合には）隣接する上側をなすダイの誘電体１９２と接触
する。層１９０とシリコン１１０或いは誘電体１９２との間の摩擦力がせん断力
に対する十分な耐性をもたらすため、いくつかの実施例では接着剤は省略される
。
いくつかの実施例では、上側の各ビア１３０の幅Ｗ１４は９０−１５０μｍで
ある。各背面側コンタクトパッド１５０Ｃの幅Ｗ１１は３０−５０μｍである。
隣接するダイ上の同様の点間、例えば隣接するダイの基板１１０の下側表面間距
離Ｄ１４は３０−５０μｍである。
第１５図では、表面側コンタクトパッドはビア１３０の上側にはない。表面側
コンタクトパッド１５０Ｆはビア１３０外側に形成される。パッド１５０Ｆは、
第１４図に記載したようなＡｌ／Ｓｉ層１５０から、或いは他の金属層から形成
される。いくつかの実施例では充填物１６０は省略されるが、別の実施例では存
在する。はんだボール２１０はコンタクトパッド１５０Ｆ上のＢＰＳＧ１９０開
口部に配置される。対応する表面側コンタクトパッド１５０Ｆ上に背面側コンタ
クトパッド１５０Ｃ
が配置されるように、ダイが配列される。第９図、第１０図並びに第１４図に関
連して上記したように、ダイは加熱され、互いに押圧される。
はんだ２１０はコンタクトパッド間のコンタクトを形成する。第９図及び第１
０図に関連して上記したように、接着剤（図示せず）がダイ間の空間に導入され
る。第１５図のいくつかの実施例では、誘電体１９２（第８Ｂ図）が存在するが
、他の実施例では存在しない。
いくつかの実施例では、誘電体１９０の上側表面から背面側コンタクトパッド
１５０Ｃの下側表面までで計測したダイ厚Ｔ１５は２５μｍである。他の実施例
では他の厚さが用いられる。
第１６図は、コンタクトパッド１５０Ｃ及び（選択的に）誘電体１９２の堆積
物を露出するエッチングを含む背面側プラズマ処理を示す。その処理は、IPEC/P
recision,Incから購入できるエッチング剤PaceJet IIにおいて或いは第８Ａ図に
関連して上記したような他のエッチング剤において常圧で実行される。エッチン
グ及び堆積中に、ウエハ１０４は非接触ウエハホルダ１６１０に保持される。ウ
エハ表面側はホルダ１６１０の方に向けられる。ホルダ１６１０は、ウエハと物
理的に接触することなく上側からウエハを保持する。参照して本明細書の一部と
している１９８０年５月８日に公告された発明者A.F.Andreev及びR.A.LuusのＵ
ＳＳＲ発明者証第７３２１９８号も参照されたい。ウエハホルダ１６１０とウエ
ハ１０４との間の円形ガス流（渦流）１６１４により、ウエハはホルダに近接し
て保持されるが、ウエハはホルダに接触することはない。それゆえウエハ表面側
上の回路１６１８が、ホルダと物理的に接触するのを防ぐために、またはエッチ
ングされるのを、或いは逆にプラズマジェット１６２４により損傷を受けるのを
防ぐために保護層を設ける必要はない。発生器により発生したプラズマジェット
１６２４がウエハ背面側１０４Ｂを走査するように、プラズマジェット発生器１
６２
０は水平方向に移動する。
第１７図−第１８図は、ウエハを薄型化するために適した別の常圧プロセスを
示す。第１７図は、第１７Ａ図−第１７Ｄ図からなる。第１７Ａ図は、薄型化処
理直前のウエハ１０４を示す。回路１６１８はウエハ表面側上に製造されている
。いくつかの実施例では、ウエハ厚さは６００−７２０μｍである。シリコンが
既知の方法（例えば機械研削）によりウエハ背面から除去され、ウエハ厚が１５
０−３５０μｍに減少する。その結果形成されるウエハが第１７Ｂ図に示される
。ウエハはチップ２００にダイシングされる（第１７Ｃ図）。各チップの厚さは
１５０−３５０μｍである。チップは、当技術分野における既知の方法により検
査され、選別される。チップは常圧のフッ素含有プラズマによりさらに薄型化さ
れ、（選択的に）誘電体１９２が、第１８図において示されるようにエッチング
直後に背面側に堆積する。第１８図のエッチング剤及び処理は第１６図のものと
同様であるが、第１８図では非接触チップホルダ１６１０が、ウエハではなく個
々のチップ（第１８図では３チップ）を保持する。各チップはホルダ１６１０の
個々のセグメント内に配置され、第１６図と同様のガス流１６１４により適所に
保持される。ビア底面における誘電体１４０が除去され、（選択的に）誘電体１
９２が堆積するまで、プラズマジェット１６２４が背面側から全てのチップを走
査する。回路１６１８用の保護層は必要ない。
チップの常圧背面側エッチングにより、チップの厚さは５０μｍ未満に減少す
る（第１７Ｄ図）。
チップ２００は、第１０図、第１４図、第１５図に関連して上記したように積
層してパッケージ化されることができる。
第１７図の二段階処理（例えば機械研削、その後プラズマ処理）は、いくつか
の実施例では製造コストを低減する。実際には製造歩留りに依
存するが、未使用領域と共に「不良」ダイにより占有されるウエハの面積は相当
量、例えばウエハの５０％になる場合もある。ウエハが、薄型化が第１７図の処
理のように完了する以前にダイシングされ、さらに「良好な」ダイのみが薄型化
され、（選択的に）誘電体１９２を設けられる場合には、ウエハ全体を薄型化し
、かつウエハ全体に誘電体１９２を堆積するのに比べて薄型化及び堆積における
時間及び原料が低減される。さらに５０μｍまで薄型化された６−８インチウエ
ハは、同じ厚さを有しているが、より小さな横方向寸法（いくつかの実施例では
１インチ未満）を有するダイより壊れやすい。このことが、第１７図の実施例に
おいて製造コストが低減されるのとは別の本発明の利点である。
いくつかの実施例では、第１６図、第１７図並びに第１８図の処理を用いて、
縦型集積回路には用いられないウエハ或いはダイを薄型化する。いくつかの実施
例では、背面側エッチングにより、導電性コンタクトが露出する場合も露出しな
い場合もある。第１６図−第１８図の処理は、各ダイ或いはウエハの表面側内に
或いはその上側に、１つ或いはそれ以上の回路素子を製造する工程に後続する。
それゆえ回路素子の製造が、ウエハが最終的な厚さより厚いとき実行されるため
、機械的に強固になる。
上記実施例は例示であり、本発明を制限するものではない。詳細には、本発明
は、縦型集積回路のダイの数（ダイの数は、２以上の任意の数にすることができ
る）により、或いは任意の特定の厚さ、開口部幅或いは他の寸法により制限され
ない。また本発明は任意の特定の材料により制限されるものではない。いくつか
の実施例では、シリコン以外のウエハが用いられる。付録
材料除去のためのPaceJet II技術
IPEC/Precisionから市販されるPaceJet IIは、背面薄膜除去及びウエハ薄型化の
ための方法を提供する。PaceJet IIは、処理ステップを削除することによりウエ
ハ或いはデバイスの製造コストを低減する非接触材料除去システムである。また
PaceJet IIにより、背面側研削装置の制限を超えるレベルまでウエハを薄型化す
ることができる。
PaceJet IIは、IPEC's Plasma Assisted Chemical Etchingの常圧変形例、す
なわちPACE，Technologyを用いる。この方法は、ウエハ基板或いは表面側デバイ
スを損傷することなく高いエッチング速度を達成する。
PaceJet IIはPACE Technologyを非接触ウエハ保持技術と組み合わせて、従来
の研削及びウエット化学エッチングに関して著しい利点を提供する。特徴及び利点 応用例 性能 ウエハサイズ及び材料除去に基づくウエハ処理スループット Ｓｉ除去深さに基づく表面粗さ Ｓｉ除去深さ及びウエハサイズに依存しない追加の材料除去非一様性：＜０．５
μｍ
カセット−カセット間、全自動化動作。
システムフットプリント：約８４ｃｍ（Ｗ）×１５６ｃｍ（Ｄ）
【手続補正書】特許法第１８４条の８第１項
【提出日】平成１１年２月１０日（１９９９．２．１０）
【補正内容】
１２．各コンタクト周囲の前記誘電体が、前記第２の側に垂直な方向において少
なくとも８μｍだけ前記第２の側の前記半導体材料から突出することを特徴とす
る請求項１１に記載の集積回路。
１３．前記コンタクトを除いて、前記回路の前記第２の側を被覆する誘電体をさ
らに備えることを特徴とする請求項１１に記載の集積回路。
１４．前記コンタクトの少なくとも１つが別の集積回路上の導電性コンタクトと
接触するように１つ或いはそれ以上の他の集積回路と結合して、前記結合により
縦型集積回路が形成されることを特徴とする請求項−１１に記載の集積回路。
１５．集積回路を製造するための方法であって、
第１の側に１つ或いはそれ以上の開口部を有する本体を設ける過程と、
前記各開口部内の導体が第１の誘電体により前記本体から隔離されるように、
前記１つ或いはそれ以上の各開口部内に前記第１の誘電体及び前記導体を形成す
る過程と、
前記本体の第２の側から材料を除去し、各開口部の前記導体を露出する過程と
、
１つ或いはそれ以上の露出した導体上に誘電体層を形成しない処理により、前
記本体の前記第２の側上に誘電体層を形成する過程とを有することを特徴とする
方法。
１６．前記本体の前記第２の側上に前記誘電体層を形成する過程が、前記第２の
側を、前記本体の前記材料と反応する化学種を含むプラズマに暴露し、前記１つ
或いはそれ以上の露出した導体上に誘電体を形成することなく前記誘電体層を形
成する過程からなることを特徴とする請求項１５に記載の方法。
１７．縦型集積回路を製造するための方法であって、
複数の個別の集積回路を製造する過程を有し、
前記個別の集積回路の製造が完了した後、さらに個別の集積回路が前記回路の
最終厚に製造され、前記個別の集積回路を互いに付着し、縦型集積回路を形成し
、
前記個別の集積回路を製造する過程が、前記個別の回路が非接触ホルダ内に保
持され、前記個別の回路の少なくとも１つを背面側エッチングする過程からなる
ことを特徴とする方法。
１９．集積回路を製造するための方法であって、
半導体ウエハから複数の集積回路を製造する過程であって、前記集積回路を有
する前記ウエハが各集積回路の前記最終厚より厚い、該製造過程と、
前記ウエハをダイにダイシングする過程と、
１つ或いはそれ以上のダイが非接触ホルダ内に保持され、前記ウエハから得ら
れる前記１つ或いはそれ以上のダイを薄型化する過程とを有することを特徴とす
る方法。
２０．複数の集積回路を製造する過程が、前記ウエハの第１の側内に或いはその
上に１つ或いはそれ以上の回路素子を製造する過程からなり、各ダイが前記ウエ
ハの前記第１の側の一部である第１の側を有し、
前記薄型化処理中に、前記１つ或いはそれ以上の各ダイの前記第１の側が、前
記１つ或いはそれ以上のダイの前記第１の側内に或いはその上に製造される１つ
或いはそれ以上の回路素子がエッチングされるのを防ぐ前記非接触ホルダに面す
ることを特徴とする請求項１９に記載の方法。
２１．前記エッチング処理が、常圧におけるフッ素含有プラズマエッチングであ
ることを特徴とする請求項１９に記載の方法。
２２．前記ウエハがシリコンからなることを特徴とする請求項１９に記載の方法
。
２３．前記１つ或いはそれ以上のダイの前記薄型化過程に先行して、前
記集積回路が検査され、前記検査に合格したダイにおいてのみ薄型化が実行され
ることを特徴とする請求項１９に記載の方法。
２４．前記処理が、材料の前記除去過程において除去される前記第１の誘電体の
総量の少なくとも実質的な一部を除去することを特徴とする請求項１乃至１０の
いずれか一項に記載の方法。
２５．材料の前記除去過程において除去される全ての前記第１の誘電体が、前記
本体の材料の除去と同時に、しかしながら前記本体の前記材料より遅い速度で除
去されることを特徴とする請求項１乃至１０のいずれか一項に記載の方法。
２６．材料の前記除去過程において除去される全ての前記第１の誘電体が、前記
本体の半導体材料の除去と同時に、しかしながら前記本体の前記半導体材料より
遅い除去速度で除去されることを特徴とする請求項１乃至１０のいずれか一項に
記載の方法。
２７．前記半導体材料がシリコンであることを特徴とする請求項２６に記載の方
法。
２８．前記第２の側からみて、前記各開口部の前記第１の誘電体が前記本体の半
導体材料により横方向に包囲され、
前記第１の誘電体が前記各開口部において除去され、前記第２の側から前記導
体が露出するとき、前記本体の前記横方向に包囲する半導体材料が同時に、しか
も前記第１の誘電体より速い速度で除去されることを特徴とする請求項１乃至１
０のいずれか一項に記載の方法。
２９．前記本体の前記材料より遅い速度で前記第１の誘電体を除去する過程が、
前記各開口部における前記導体と前記本体との間の電気的絶縁性を改善すること
を特徴とする請求項１乃至１０のいずれか一項に記載の方法。
３０．前記第２の側に露出した少なくとも１つの導体を、はんだを用い
て別の導体に取着する過程をさらに有し、前記第１の誘電体が前記露出した導体
周囲において前記第２の側から突出し、前記はんだと前記本体との間の電気的絶
縁性を改善することを特徴とする請求項１乃至１０のいずれか一項に記載の方法
。
３１．材料を除去する前記処理が、少なくとも前記導体が前記各開口部において
露出するまで、前記第２の側において露出した前記材料の全てを除去する、マス
クを用いないエッチングであることを特徴とする請求項１乃至１０のいずれか一
項に記載の方法。
３２．前記各開口部の前記導体が露出した後、前記処理を継続して、前記本体の
前記材料を除去すると同時に、前記本体の前記材料より遅い速度で前記第１の誘
電体を除去することを特徴とする請求項１乃至１０のいずれか一項に記載の方法
。
【手続補正書】
【提出日】平成１１年８月２日（１９９９．８．２）
【補正内容】請求の範囲
１．集積回路を製造するための方法であって、
第１の側に１つ或いはそれ以上の開口部を有する本体を設ける過程と、
前記１つ或いはそれ以上の各開口部内に第１の誘電体及び導体を形成する過程
であって、前記各開口部内の前記導体が、前記第１の誘電体により前記本体から
隔離される、該過程と、
前記本体の第２の側から材料を除去し、前記各開口部の前記導体を露出させる
過程とを有し、前記材料の前記除去過程が、前記第１の誘電体の除去速度が前記
本体の材料の除去速度より遅くなる処理からなることを特徴とする方法。
２．前記処理において、前記第１の誘電体の前記処理速度が、前記本体の前記材
料の前記処理速度の約１０分の１であることを特徴とする請求項１に記載の方法
。
３．前記処理において、前記誘電体の前記処理速度が前記導体の前記処理速度よ
り速いことを特徴とする請求項１に記載の方法。
４．前記本体の前記第２の側からの前記材料の除去に後続して、前記第２の側上
に露出した前記導体上を除いて、前記本体の前記第２の側上に第２の誘電体を形
成する過程を有することを特徴とする請求項１に記載の方法。
５．前記第２の側から材料を除去する過程が、前記本体が非接触ホルダ内に保持
され、概ね常圧で前記本体の前記第２の側をプラズマエッチングする過程からな
ることを特徴とする請求項１に記載の方法。
６．前記第２の側からの前記材料の除去が完了する前に、前記本体をダイシング
する過程をさらに有し、
前記第２の側から材料を除去する過程が、個々のダイから材料を除去する過程
からなることを特徴とする請求項１に記載の方法。
７．前記第２の側から材料を除去する過程が、
前記本体がダイシングされる前に前記第２の側から材料を除去する過程と、
前記本体がダイシングされた後に個々のダイから材料を除去する過程とからな
ることを特徴とする請求項６に記載の方法。
８．個々のダイから材料を除去する過程に先行して、前記本体の前記ダイを検査
する過程を有し、個々のダイから前記材料を除去する過程が、前記検査に合格し
たダイ上でのみ実行されることを特徴とする請求項６に記載の方法。
９．前記本体が半導体材料からなることを特徴とする請求項１に記載の方法。
１０．前記第２の側からの前記材料の除去後に、別の集積回路のコンタクトパッ
ドと接触する少なくとも１つの露出した導体を用いて、前記本体の少なくとも１
つの集積回路を１つ或いはそれ以上の他の集積回路に接続し、縦型集積回路を形
成する過程をさらに有することを特徴とする請求項１に記載の方法。
１１．集積回路であって、
本体の第１の側内に或いはその上に形成される１つ或いはそれ以上の回路素子
を有する半導体本体と、
前記本体の第２の側から突出する１つ或いはそれ以上の導電性コンタクトであ
って、少なくとも１つのコンタクトが、１つ或いはそれ以上の導電線により前記
第１の側内に或いはその上に形成される１つ或いはそれ以上の回路素子に接続さ
れる、該導電性コンタクトと、
各コンタクトを前記本体から隔離する誘電体であって、各コンタクトに隣接す
る前記誘電体が、各コンタクト周囲の前記第２の側の前記半導体材料から突出す
る、該誘電体とを有することを特徴とする集積回路。
１２．各コンタクト周囲の前記誘電体が、前記第２の側に垂直な方向において少
なくとも８μｍだけ前記第２の側の前記半導体材料から突出することを特徴とす
る請求項１１に記載の集積回路。
１３．前記コンタクトを除いて、前記回路の前記第２の側を被覆する誘電体をさ
らに備えることを特徴とする請求項１１に記載の集積回路。
１４．前記コンタクトの少なくとも１つが別の集積回路上の導電性コンタクトと
接触するように１つ或いはそれ以上の他の集積回路と結合して、前記結合により
縦型集積回路が形成されることを特徴とする請求項１１に記載の集積回路。
１５．集積回路を製造するための方法であって、
第１の側に１つ或いはそれ以上の開口部を有する本体を設ける過程と、
前記各開口部内の導体が第１の誘電体により前記本体から隔離されるように、
前記１つ或いはそれ以上の各開口部内に前記第１の誘電体及び前記導体を形成す
る過程と、
前記本体の第２の側から材料を除去し、各開口部の前記導体を露出する過程と
、
１つ或いはそれ以上の露出した導体上に誘電体層を形成しない処理により、前
記本体の前記第２の側上に誘電体層を形成する過程とを有することを特徴とする
方法。
１６．前記本体の前記第２の側上に前記誘電体層を形成する過程が、前記第２の
側を、前記本体の前記材料と反応する化学種を含むプラズマに暴露し、前記１つ
或いはそれ以上の露出した導体上に誘電体を形成することなく前記誘電体層を形
成する過程からなることを特徴とする請求項１５に記載の方法。
１７．縦型集積回路を製造するための方法であって、
複数の個別の集積回路を製造する過程を有し、
前記個別の集積回路の製造が完了した後、さらに個別の集積回路が前記回路の
最終厚に製造され、前記個別の集積回路を互いに付着し、縦型集積回路を形成し
、
前記個別の集積回路を製造する過程が、前記個別の回路が非接触ホルダ内に保
持され、前記個別の回路の少なくとも１つを背面側エッチングする過程からなる
ことを特徴とする方法。１８
．集積回路を製造するための方法であって、
半導体ウエハから複数の集積回路を製造する過程であって、前記集積回路を有
する前記ウエハが各集積回路の前記最終厚より厚い、該製造過程と、
前記ウエハをダイにダイシングする過程と、
１つ或いはそれ以上のダイが非接触ホルダ内に保持され、前記ウエハから得ら
れる前記１つ或いはそれ以上のダイを薄型化する過程とを有することを特徴とす
る方法。１９
．複数の集積回路を製造する過程が、前記ウエハの第１の側内に或いはその
上に１つ或いはそれ以上の回路素子を製造する過程からなり、各ダイが前記ウエ
ハの前記第１の側の一部である第１の側を有し、
前記薄型化処理中に、前記１つ或いはそれ以上の各ダイの前記第１の側が、前
記１つ或いはそれ以上のダイの前記第１の側内に或いはその上に製造される１つ
或いはそれ以上の回路素子がエッチングされるのを防ぐ前記非接触ホルダに面す
ることを特徴とする請求項１８に記載の方法。２０
．前記エッチング処理が、常圧におけるフッ素含有プラズマエッチングであ
ることを特徴とする請求項１８に記載の方法。２１
．前記ウエハがシリコンからなることを特徴とする請求項１８に記載の方法
。２２
．前記１つ或いはそれ以上のダイの前記薄型化過程に先行して、前記集積回
路が検査され、前記検査に合格したダイにおいてのみ薄型化が実行されることを
特徴とする請求項１８に記載の方法。２３
．前記処理が、材料の前記除去過程において除去される前記第１の誘電体の
総量の少なくとも実質的な一部を除去することを特徴とする請求項１乃至１０の
いずれか一項に記載の方法。２４
．材料の前記除去過程において除去される全ての前記第１の誘電体が、前記
本体の材料の除去と同時に、しかしながら前記本体の前記材料より遅い速度で除
去されることを特徴とする請求項１乃至１０のいずれか一項に記載の方法。２５
．材料の前記除去過程において除去される全ての前記第１の誘電体が、前記
本体の半導体材料の除去と同時に、しかしながら前記本体の前記半導体材料より
遅い除去速度で除去されることを特徴とする請求項１乃至１０のいずれか一項に
記載の方法。２６
．前記半導体材料がシリコンであることを特徴とする請求項２５に記載の方
法。２７
．前記第２の側からみて、前記各開口部の前記第１の誘電体が前記本体の半
導体材料により横方向に包囲され、
前記第１の誘電体が前記各開口部において除去され、前記第２の側から前記導
体が露出するとき、前記本体の前記横方向に包囲する半導体材料が同時に、しか
も前記第１の誘電体より速い速度で除去されることを特徴とする請求項１乃至１
０のいずれか一項に記載の方法。２８
．前記本体の前記材料より遅い速度で前記第１の誘電体を除去する過程が、
前記各開口部における前記導体と前記本体との間の電気的絶縁性を改善すること
を特徴とする請求項１乃至１０のいずれか一項に記載の方法。２９
．前記第２の側に露出した少なくとも１つの導体を、はんだを用いて別の導
体に取着する過程をさらに有し、前記第１の誘電体が前記露出した導体周囲にお
いて前記第２の側から突出し、前記はんだと前記本体との間の電気的絶縁性を改
善することを特徴とする請求項１乃至１０のいずれか一項に記載の方法。３０
．材料を除去する前記処理が、少なくとも前記導体が前記各開口部において
露出するまで、前記第２の側において露出した前記材料の全てを除去する、マス
クを用いないエッチングであることを特徴とする請求項１乃至１０のいずれか一
項に記載の方法。３１
．前記各開口部の前記導体が露出した後、前記処理を継続して、前記本体の
前記材料を除去すると同時に、前記本体の前記材料より遅い速度で前記第１の誘
電体を除去することを特徴とする請求項１乃至１０のいずれか一項に記載の方法
。
Claims (1)
- 【特許請求の範囲】 １．集積回路を製造するための方法であって、 第１の側に１つ或いはそれ以上の開口部を有する本体を設ける過程と、 前記１つ或いはそれ以上の各開口部内に第１の誘電体及び導体を形成する過程 であって、前記各開口部内の前記導体が、前記第１の誘電体により前記本体から 隔離される、該過程と、 前記本体の第２の側から材料を除去し、前記各開口部の前記導体を露出させる 過程とを有し、前記材料の前記除去過程が、前記第１の誘電体の除去速度が前記 本体の材料の除去速度より遅くなる処理からなることを特徴とする方法。 ２．前記処理において、前記第１の誘電体の前記処理速度が、前記本体の前記材 料の前記処理速度の約１０分の１であることを特徴とする請求項１に記載の方法 。 ３．前記処理において、前記誘電体の前記処理速度が前記導体の前記処理速度よ り速いことを特徴とする請求項１に記載の方法。 ４．前記本体の前記第２の側からの前記材料の除去に後続して、前記第２の側上 に露出した前記導体上を除いて、前記本体の前記第２の側上に第２の誘電体を形 成する過程を有することを特徴とする請求項１に記載の方法。 ５．前記第２の側から材料を除去する過程が、前記本体が非接触ホルダ内に保持 され、概ね常圧で前記本体の前記第２の側をプラズマエッチングする過程からな ることを特徴とする請求項１に記載の方法。 ６．前記第２の側からの前記材料の除去が完了する前に、前記本体をダイシング する過程をさらに有し、 前記第２の側から材料を除去する過程が、個々のダイから材料を除去する過程 からなることを特徴とする請求項１に記載の方法。 ７．前記第２の側から材料を除去する過程が、 前記本体がダイシングされる前に前記第２の側から材料を除去する過程と、 前記本体がダイシングされた後に個々のダイから材料を除去する過程とからな ることを特徴とする請求項６に記載の方法。 ８．個々のダイから材料を除去する過程に先行して、前記本体の前記ダイを検査 する過程を有し、個々のダイから前記材料を除去する過程が、前記検査に合格し たダイ上でのみ実行されることを特徴とする請求項６に記載の方法。 ９．前記本体が半導体材料からなることを特徴とする請求項１に記載の方法。 １０．前記第２の側からの前記材料の除去後に、別の集積回路のコンタクトパッ ドと接触する少なくとも１つの露出した導体を用いて、前記本体の少なくとも１ つの集積回路を１つ或いはそれ以上の他の集積回路に接続し、縦型集積回路を形 成する過程をさらに有することを特徴とする請求項１に記載の方法。 １１．集積回路であって、 本体の第１の側内に或いはその上に形成される１つ或いはそれ以上の回路素子 を有する半導体本体と、 前記本体の第２の側から突出する１つ或いはそれ以上の導電性コンタクトであ って、少なくとも１つのコンタクトが、１つ或いはそれ以上の導電線により前記 第１の側内に或いはその上に形成される１つ或いはそれ以上の回路素子に接続さ れる、該導電性コンタクトと、 各コンタクトを前記本体から隔離する誘電体であって、各コンタクトに隣接す る前記誘電体が、各コンタクト周囲の前記第２の側の前記半導体材料から突出す る、該誘電体とを有することを特徴とする集積回路。 １２．各コンタクト周囲の前記誘電体が、前記第２の側に垂直な方向において少 なくとも８μｍだけ前記第２の側の前記半導体材料から突出することを特徴とす る請求項１１に記載の集積回路。 １３．前記コンタクトを除いて、前記回路の前記第２の側を被覆する誘電体をさ らに備えることを特徴とする請求項１１に記載の集積回路。 １４．前記コンタクトの少なくとも１つが別の集積回路上の導電性コンタクトと 接触するように１つ或いはそれ以上の他の集積回路と結合して、前記結合により 縦型集積回路が形成されることを特徴とする請求項１１に記載の集積回路。 １５．集積回路を製造するための方法であって、 第１の側に１つ或いはそれ以上の開口部を有する本体を設ける過程と、 前記各開口部内の導体が第１の誘電体により前記本体から隔離されるように、 前記１つ或いはそれ以上の各開口部内に前記第１の誘電体及び前記導体を形成す る過程と、 前記本体の第２の側から材料を除去し、各開口部の前記導体を露出する過程と 、 １つ或いはそれ以上のコンタクト上に誘電体層を形成しない処理により、前記 本体の前記第２の側上に誘電体層を形成する過程とを有することを特徴とする方 法。 １６．前記本体の前記第２の側上に前記誘電体層を形成する過程が、前記第２の 側を、前記本体の前記材料と反応する化学種を含むプラズマに暴露し、前記１つ 或いはそれ以上のコンタクト上に誘電体を形成することなく前記誘電体層を形成 する過程からなることを特徴とする請求項１５に記載の方法。 １７．縦型集積回路を製造するための方法であって、 複数の個別の集積回路を製造する過程を有し、 前記個別の集積回路の製造が完了した後、さらに個別の集積回路が前記回路の 最終厚に製造され、前記個別の集積回路を互いに付着し、縦型集積回路を形成す ることを特徴とする方法。 １８．前記個別の集積回路を製造する過程が、前記回路が非接触ホルダ内に保持 され、前記個別の回路の少なくとも１つを背面側エッチングする過程からなるこ とを特徴とする請求項１７に記載の方法。 １９．集積回路を製造するための方法であって、 半導体ウエハから複数の集積回路を製造する過程であって、前記集積回路を有 する前記ウエハが各集積回路の前記最終厚より厚い、該製造過程と、 前記ウエハをダイにダイシングする過程と、 １つ或いはそれ以上のダイが非接触ホルダ内に保持され、前記ウエハから得ら れる前記１つ或いはそれ以上のダイを薄型化する過程とを有することを特徴とす る方法。 ２０．複数の集積回路を製造する過程が、前記ウエハの第１の側内に或いはその 上に１つ或いはそれ以上の回路素子を製造する過程からなり、各ダイが前記ウエ ハの前記第１の側の一部である第１の側を有し、 前記薄型化処理中に、前記１つ或いはそれ以上の各ダイの前記第１の側が、前 記１つ或いはそれ以上のダイの前記第１の側内に或いはその上に製造される１つ 或いはそれ以上の回路素子がエッチングされるのを防ぐ前記非接触ホルダに面す ることを特徴とする請求項１９に記載の方法。 ２１．前記エッチング処理が、常圧におけるフッ素含有プラズマエッチングであ ることを特徴とする請求項１９に記載の方法。 ２２．前記ウエハがシリコンからなることを特徴とする請求項１９に記載の方法 。 ２３．前記１つ或いはそれ以上のダイの前記薄型化過程に先行して、前 記集積回路が検査され、前記検査に合格したダイにおいてのみ薄型化が実行され ることを特徴とする請求項１９に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US3042596P | 1996-10-29 | 1996-10-29 | |
| US60/030,425 | 1996-10-29 | ||
| PCT/US1997/018979 WO1998019337A1 (en) | 1996-10-29 | 1997-10-27 | Integrated circuits and methods for their fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000510288A true JP2000510288A (ja) | 2000-08-08 |
| JP3537447B2 JP3537447B2 (ja) | 2004-06-14 |
Family
ID=21854150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52055698A Expired - Lifetime JP3537447B2 (ja) | 1996-10-29 | 1997-10-27 | 集積回路及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US6184060B1 (ja) |
| EP (3) | EP2270845A3 (ja) |
| JP (1) | JP3537447B2 (ja) |
| KR (1) | KR100377033B1 (ja) |
| WO (1) | WO1998019337A1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6953748B2 (en) | 2003-07-31 | 2005-10-11 | Seiko Epson Corporation | Method of manufacturing semiconductor device |
| US7214615B2 (en) | 2003-03-17 | 2007-05-08 | Seiko Epson Corporation | Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus |
| US7233413B2 (en) | 2002-11-22 | 2007-06-19 | E. I. Du Pont De Nemours And Company | Gamut description and visualization |
| US7259454B2 (en) | 2004-08-20 | 2007-08-21 | Rohm Co., Ltd. | Semiconductor chip manufacturing method, semiconductor chip, semiconductor device manufacturing method, and semiconductor device |
| JP2009049349A (ja) * | 2007-08-16 | 2009-03-05 | Hynix Semiconductor Inc | 半導体パッケージ用貫通電極及びこれを有する半導体パッケージ |
| JP2015179848A (ja) * | 2008-09-09 | 2015-10-08 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | ３−ｄ積層型デバイスのｅｓｄ保護を可能にするシステム及び方法 |
Families Citing this family (318)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6882030B2 (en) | 1996-10-29 | 2005-04-19 | Tru-Si Technologies, Inc. | Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate |
| US6498074B2 (en) | 1996-10-29 | 2002-12-24 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
| EP2270845A3 (en) | 1996-10-29 | 2013-04-03 | Invensas Corporation | Integrated circuits and methods for their fabrication |
| US6809421B1 (en) * | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
| US5767627A (en) | 1997-01-09 | 1998-06-16 | Trusi Technologies, Llc | Plasma generation and plasma processing of materials |
| US7885697B2 (en) * | 2004-07-13 | 2011-02-08 | Dexcom, Inc. | Transcutaneous analyte sensor |
| US6551857B2 (en) | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
| US5915167A (en) * | 1997-04-04 | 1999-06-22 | Elm Technology Corporation | Three dimensional structure memory |
| US6542720B1 (en) | 1999-03-01 | 2003-04-01 | Micron Technology, Inc. | Microelectronic devices, methods of operating microelectronic devices, and methods of providing microelectronic devices |
| US6287976B1 (en) | 1999-05-19 | 2001-09-11 | Tru-Si Technologies, Inc. | Plasma processing methods and apparatus |
| US6294469B1 (en) * | 1999-05-21 | 2001-09-25 | Plasmasil, Llc | Silicon wafering process flow |
| US7211877B1 (en) | 1999-09-13 | 2007-05-01 | Vishay-Siliconix | Chip scale surface mount package for semiconductor device and process of fabricating the same |
| US6271060B1 (en) | 1999-09-13 | 2001-08-07 | Vishay Intertechnology, Inc. | Process of fabricating a chip scale surface mount package for semiconductor device |
| KR100462980B1 (ko) | 1999-09-13 | 2004-12-23 | 비쉐이 메저먼츠 그룹, 인코포레이티드 | 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정 |
| US6316287B1 (en) | 1999-09-13 | 2001-11-13 | Vishay Intertechnology, Inc. | Chip scale surface mount packages for semiconductor device and process of fabricating the same |
| US6322903B1 (en) | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
| ES2231449T5 (es) * | 2000-01-25 | 2010-04-19 | Pilkington Italia S.P.A. | Cristal con terminal electrico. |
| US6710454B1 (en) * | 2000-02-16 | 2004-03-23 | Micron Technology, Inc. | Adhesive layer for an electronic apparatus having multiple semiconductor devices |
| EP1148546A1 (de) * | 2000-04-19 | 2001-10-24 | Infineon Technologies AG | Verfahren zur Justierung von Strukturen auf einem Halbleiter-substrat |
| US6631935B1 (en) * | 2000-08-04 | 2003-10-14 | Tru-Si Technologies, Inc. | Detection and handling of semiconductor wafer and wafer-like objects |
| US6423923B1 (en) | 2000-08-04 | 2002-07-23 | Tru-Si Technologies, Inc. | Monitoring and controlling separate plasma jets to achieve desired properties in a combined stream |
| US6720270B1 (en) * | 2000-09-13 | 2004-04-13 | Siliconware Precision Industries Co., Ltd. | Method for reducing size of semiconductor unit in packaging process |
| US6674161B1 (en) * | 2000-10-03 | 2004-01-06 | Rambus Inc. | Semiconductor stacked die devices |
| JP3735526B2 (ja) | 2000-10-04 | 2006-01-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6749764B1 (en) | 2000-11-14 | 2004-06-15 | Tru-Si Technologies, Inc. | Plasma processing comprising three rotational motions of an article being processed |
| JP2002299462A (ja) * | 2001-01-26 | 2002-10-11 | Nokia Mobile Phones Ltd | 半導体装置 |
| US6498381B2 (en) | 2001-02-22 | 2002-12-24 | Tru-Si Technologies, Inc. | Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same |
| US6717254B2 (en) | 2001-02-22 | 2004-04-06 | Tru-Si Technologies, Inc. | Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture |
| US20020163072A1 (en) * | 2001-05-01 | 2002-11-07 | Subhash Gupta | Method for bonding wafers to produce stacked integrated circuits |
| JP3788268B2 (ja) * | 2001-05-14 | 2006-06-21 | ソニー株式会社 | 半導体装置の製造方法 |
| US6956268B2 (en) * | 2001-05-18 | 2005-10-18 | Reveo, Inc. | MEMS and method of manufacturing MEMS |
| US7045878B2 (en) * | 2001-05-18 | 2006-05-16 | Reveo, Inc. | Selectively bonded thin film layer and substrate layer for processing of useful devices |
| JP4468609B2 (ja) * | 2001-05-21 | 2010-05-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6878608B2 (en) * | 2001-05-31 | 2005-04-12 | International Business Machines Corporation | Method of manufacture of silicon based package |
| US7189595B2 (en) * | 2001-05-31 | 2007-03-13 | International Business Machines Corporation | Method of manufacture of silicon based package and devices manufactured thereby |
| JP2003022850A (ja) * | 2001-07-09 | 2003-01-24 | Tokyo Electron Ltd | フィードスルーの製造方法およびフィードスルー |
| US6615113B2 (en) | 2001-07-13 | 2003-09-02 | Tru-Si Technologies, Inc. | Articles holders with sensors detecting a type of article held by the holder |
| US6638004B2 (en) | 2001-07-13 | 2003-10-28 | Tru-Si Technologies, Inc. | Article holders and article positioning methods |
| US6935830B2 (en) * | 2001-07-13 | 2005-08-30 | Tru-Si Technologies, Inc. | Alignment of semiconductor wafers and other articles |
| US7033910B2 (en) * | 2001-09-12 | 2006-04-25 | Reveo, Inc. | Method of fabricating multi layer MEMS and microfluidic devices |
| US6875671B2 (en) * | 2001-09-12 | 2005-04-05 | Reveo, Inc. | Method of fabricating vertical integrated circuits |
| US7163826B2 (en) * | 2001-09-12 | 2007-01-16 | Reveo, Inc | Method of fabricating multi layer devices on buried oxide layer substrates |
| US6787916B2 (en) | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
| US6794272B2 (en) | 2001-10-26 | 2004-09-21 | Ifire Technologies, Inc. | Wafer thinning using magnetic mirror plasma |
| US6797537B2 (en) * | 2001-10-30 | 2004-09-28 | Irvine Sensors Corporation | Method of making stackable layers containing encapsulated integrated circuit chips with one or more overlaying interconnect layers |
| US6624048B1 (en) * | 2001-12-05 | 2003-09-23 | Lsi Logic Corporation | Die attach back grinding |
| US6599778B2 (en) * | 2001-12-19 | 2003-07-29 | International Business Machines Corporation | Chip and wafer integration process using vertical connections |
| US20030119308A1 (en) * | 2001-12-20 | 2003-06-26 | Geefay Frank S. | Sloped via contacts |
| US20060246621A1 (en) * | 2002-02-14 | 2006-11-02 | Intel Corporation | Microelectronic die including thermally conductive structure in a substrate thereof and method of forming same |
| US6762076B2 (en) * | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
| JP4129643B2 (ja) * | 2002-03-19 | 2008-08-06 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4110390B2 (ja) * | 2002-03-19 | 2008-07-02 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6908845B2 (en) * | 2002-03-28 | 2005-06-21 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
| US6848177B2 (en) | 2002-03-28 | 2005-02-01 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
| US20030183943A1 (en) * | 2002-03-28 | 2003-10-02 | Swan Johanna M. | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
| US7026223B2 (en) * | 2002-03-28 | 2006-04-11 | M/A-Com, Inc | Hermetic electric component package |
| TWI232560B (en) * | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
| JP4285629B2 (ja) * | 2002-04-25 | 2009-06-24 | 富士通株式会社 | 集積回路を搭載するインターポーザ基板の作製方法 |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| TWI229435B (en) | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
| JP4081666B2 (ja) * | 2002-09-24 | 2008-04-30 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP3908147B2 (ja) * | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 積層型半導体装置及びその製造方法 |
| JP3908146B2 (ja) * | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 半導体装置及び積層型半導体装置 |
| JP3908148B2 (ja) * | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 積層型半導体装置 |
| TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
| KR100464856B1 (ko) * | 2002-11-07 | 2005-01-05 | 삼성전자주식회사 | 표면 식각 방법 및 실리콘 기판 이면 식각 방법. |
| JP3972813B2 (ja) * | 2002-12-24 | 2007-09-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4213478B2 (ja) * | 2003-01-14 | 2009-01-21 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| TW200500290A (en) * | 2003-02-10 | 2005-01-01 | Reveo Inc | Micro-nozzle, nano-nozzle, manufacturing methods therefor, applications therefor |
| US7067907B2 (en) * | 2003-03-27 | 2006-06-27 | Freescale Semiconductor, Inc. | Semiconductor package having angulated interconnect surfaces |
| JP2004297019A (ja) * | 2003-03-28 | 2004-10-21 | Seiko Epson Corp | 半導体装置、回路基板及び電子機器 |
| EP1465246B1 (en) | 2003-04-03 | 2013-12-18 | Imec | Method for producing electrical through hole interconnects |
| US6759341B1 (en) | 2003-04-09 | 2004-07-06 | Tru-Si Technologies, Inc. | Wafering method comprising a plasma etch with a gas emitting wafer holder |
| US6897148B2 (en) | 2003-04-09 | 2005-05-24 | Tru-Si Technologies, Inc. | Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby |
| JP4248928B2 (ja) | 2003-05-13 | 2009-04-02 | ローム株式会社 | 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置 |
| DE10326507A1 (de) * | 2003-06-12 | 2005-01-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines bruchfesten scheibenförmigen Gegenstands sowie zugehörige Halbleiterschaltungsanordung |
| DE10326508A1 (de) * | 2003-06-12 | 2005-01-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines bruchfesten scheibenförmigen Gegenstands sowie zugehörige Halbleiterschaltungsanordnung |
| JP4401181B2 (ja) | 2003-08-06 | 2010-01-20 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| US7176128B2 (en) * | 2004-01-12 | 2007-02-13 | Infineon Technologies Ag | Method for fabrication of a contact structure |
| DE102004009296B4 (de) * | 2004-02-26 | 2011-01-27 | Siemens Ag | Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements |
| JP3945493B2 (ja) * | 2004-04-16 | 2007-07-18 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| US20050247894A1 (en) | 2004-05-05 | 2005-11-10 | Watkins Charles M | Systems and methods for forming apertures in microfeature workpieces |
| US7232754B2 (en) | 2004-06-29 | 2007-06-19 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
| US7351448B1 (en) * | 2004-07-27 | 2008-04-01 | The United States Of America As Represented By The Secretary Of The Navy | Anti-reflective coating on patterned metals or metallic surfaces |
| US7521363B2 (en) | 2004-08-09 | 2009-04-21 | Analog Devices, Inc. | MEMS device with non-standard profile |
| US7416984B2 (en) | 2004-08-09 | 2008-08-26 | Analog Devices, Inc. | Method of producing a MEMS device |
| US20060046499A1 (en) * | 2004-08-20 | 2006-03-02 | Dolechek Kert L | Apparatus for use in thinning a semiconductor workpiece |
| US20060040111A1 (en) * | 2004-08-20 | 2006-02-23 | Dolechek Kert L | Process chamber and system for thinning a semiconductor workpiece |
| US7354649B2 (en) | 2004-08-20 | 2008-04-08 | Semitool, Inc. | Semiconductor workpiece |
| US7193295B2 (en) * | 2004-08-20 | 2007-03-20 | Semitool, Inc. | Process and apparatus for thinning a semiconductor workpiece |
| US7288489B2 (en) * | 2004-08-20 | 2007-10-30 | Semitool, Inc. | Process for thinning a semiconductor workpiece |
| US7598167B2 (en) * | 2004-08-24 | 2009-10-06 | Micron Technology, Inc. | Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures |
| SG120200A1 (en) | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
| US7491582B2 (en) * | 2004-08-31 | 2009-02-17 | Seiko Epson Corporation | Method for manufacturing semiconductor device and semiconductor device |
| US7109068B2 (en) * | 2004-08-31 | 2006-09-19 | Micron Technology, Inc. | Through-substrate interconnect fabrication methods |
| US7300857B2 (en) | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US7279407B2 (en) | 2004-09-02 | 2007-10-09 | Micron Technology, Inc. | Selective nickel plating of aluminum, copper, and tungsten structures |
| US7361581B2 (en) * | 2004-11-23 | 2008-04-22 | International Business Machines Corporation | High surface area aluminum bond pad for through-wafer connections to an electronic package |
| US7371676B2 (en) * | 2005-04-08 | 2008-05-13 | Micron Technology, Inc. | Method for fabricating semiconductor components with through wire interconnects |
| US7393770B2 (en) | 2005-05-19 | 2008-07-01 | Micron Technology, Inc. | Backside method for fabricating semiconductor components with conductive interconnects |
| US7317256B2 (en) * | 2005-06-01 | 2008-01-08 | Intel Corporation | Electronic packaging including die with through silicon via |
| US7795134B2 (en) * | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US7429529B2 (en) * | 2005-08-05 | 2008-09-30 | Farnworth Warren M | Methods of forming through-wafer interconnects and structures resulting therefrom |
| US7488680B2 (en) | 2005-08-30 | 2009-02-10 | International Business Machines Corporation | Conductive through via process for electronic device carriers |
| US7262134B2 (en) | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7517798B2 (en) * | 2005-09-01 | 2009-04-14 | Micron Technology, Inc. | Methods for forming through-wafer interconnects and structures resulting therefrom |
| US7622377B2 (en) * | 2005-09-01 | 2009-11-24 | Micron Technology, Inc. | Microfeature workpiece substrates having through-substrate vias, and associated methods of formation |
| US7786572B2 (en) * | 2005-09-13 | 2010-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | System in package (SIP) structure |
| US7633167B2 (en) * | 2005-09-29 | 2009-12-15 | Nec Electronics Corporation | Semiconductor device and method for manufacturing same |
| US7307348B2 (en) | 2005-12-07 | 2007-12-11 | Micron Technology, Inc. | Semiconductor components having through wire interconnects (TWI) |
| TWI324800B (en) * | 2005-12-28 | 2010-05-11 | Sanyo Electric Co | Method for manufacturing semiconductor device |
| TWI293499B (en) * | 2006-01-25 | 2008-02-11 | Advanced Semiconductor Eng | Three dimensional package and method of making the same |
| TW200737506A (en) * | 2006-03-07 | 2007-10-01 | Sanyo Electric Co | Semiconductor device and manufacturing method of the same |
| US7659612B2 (en) * | 2006-04-24 | 2010-02-09 | Micron Technology, Inc. | Semiconductor components having encapsulated through wire interconnects (TWI) |
| US7510928B2 (en) * | 2006-05-05 | 2009-03-31 | Tru-Si Technologies, Inc. | Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques |
| JP5258567B2 (ja) * | 2006-08-11 | 2013-08-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法 |
| US7629249B2 (en) | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
| US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| JP5010247B2 (ja) * | 2006-11-20 | 2012-08-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| US7528492B2 (en) * | 2007-05-24 | 2009-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test patterns for detecting misalignment of through-wafer vias |
| US8476735B2 (en) | 2007-05-29 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Programmable semiconductor interposer for electronic package and method of forming |
| US7939941B2 (en) * | 2007-06-27 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of through via before contact processing |
| US7825517B2 (en) | 2007-07-16 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for packaging semiconductor dies having through-silicon vias |
| US7977798B2 (en) * | 2007-07-26 | 2011-07-12 | Infineon Technologies Ag | Integrated circuit having a semiconductor substrate with a barrier layer |
| US7932179B2 (en) * | 2007-07-27 | 2011-04-26 | Micron Technology, Inc. | Method for fabricating semiconductor device having backside redistribution layers |
| KR101538648B1 (ko) * | 2007-07-31 | 2015-07-22 | 인벤사스 코포레이션 | 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정 |
| JP2009043992A (ja) | 2007-08-09 | 2009-02-26 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| US7973413B2 (en) | 2007-08-24 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via for semiconductor device |
| SG150410A1 (en) | 2007-08-31 | 2009-03-30 | Micron Technology Inc | Partitioned through-layer via and associated systems and methods |
| US8476769B2 (en) * | 2007-10-17 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon vias and methods for forming the same |
| US8227902B2 (en) * | 2007-11-26 | 2012-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structures for preventing cross-talk between through-silicon vias and integrated circuits |
| US7588993B2 (en) | 2007-12-06 | 2009-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment for backside illumination sensor |
| US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US7843064B2 (en) | 2007-12-21 | 2010-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and process for the formation of TSVs |
| US8671476B2 (en) * | 2008-02-05 | 2014-03-18 | Standard Textile Co., Inc. | Woven contoured bed sheet with elastomeric yarns |
| US8853830B2 (en) * | 2008-05-14 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | System, structure, and method of manufacturing a semiconductor substrate stack |
| US8288872B2 (en) | 2008-08-05 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via layout |
| US8399273B2 (en) * | 2008-08-18 | 2013-03-19 | Tsmc Solid State Lighting Ltd. | Light-emitting diode with current-spreading region |
| US20100062693A1 (en) * | 2008-09-05 | 2010-03-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Two step method and apparatus for polishing metal and other films in semiconductor manufacturing |
| US8278152B2 (en) * | 2008-09-08 | 2012-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding process for CMOS image sensor |
| US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
| US8653648B2 (en) * | 2008-10-03 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Zigzag pattern for TSV copper adhesion |
| US7928534B2 (en) | 2008-10-09 | 2011-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad connection to redistribution lines having tapered profiles |
| US8307897B2 (en) * | 2008-10-10 | 2012-11-13 | Halliburton Energy Services, Inc. | Geochemical control of fracturing fluids |
| TWI468093B (zh) | 2008-10-31 | 2015-01-01 | Princo Corp | 多層基板之導孔結構及其製造方法 |
| CN101728355A (zh) * | 2008-11-03 | 2010-06-09 | 巨擘科技股份有限公司 | 多层基板的导孔结构及其制造方法 |
| US8624360B2 (en) | 2008-11-13 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cooling channels in 3DIC stacks |
| US8158456B2 (en) * | 2008-12-05 | 2012-04-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming stacked dies |
| US8168470B2 (en) | 2008-12-08 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound |
| US7989318B2 (en) | 2008-12-08 | 2011-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for stacking semiconductor dies |
| US8513119B2 (en) | 2008-12-10 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming bump structure having tapered sidewalls for stacked dies |
| US8736050B2 (en) | 2009-09-03 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
| US8264077B2 (en) * | 2008-12-29 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside metal of redistribution line with silicide layer on through-silicon via of semiconductor chips |
| US7910473B2 (en) * | 2008-12-31 | 2011-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with air gap |
| US20100171197A1 (en) * | 2009-01-05 | 2010-07-08 | Hung-Pin Chang | Isolation Structure for Stacked Dies |
| US8749027B2 (en) * | 2009-01-07 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust TSV structure |
| US8399354B2 (en) | 2009-01-13 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with low-K dielectric liner |
| US8501587B2 (en) | 2009-01-13 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked integrated chips and methods of fabrication thereof |
| US8314483B2 (en) | 2009-01-26 | 2012-11-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | On-chip heat spreader |
| US8168529B2 (en) * | 2009-01-26 | 2012-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming seal ring in an integrated circuit die |
| US8820728B2 (en) * | 2009-02-02 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer carrier |
| US8704375B2 (en) * | 2009-02-04 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier structures and methods for through substrate vias |
| US9142586B2 (en) | 2009-02-24 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for backside illuminated image sensor |
| US8531565B2 (en) * | 2009-02-24 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side implanted guard ring structure for backside illuminated image sensor |
| US7932608B2 (en) * | 2009-02-24 | 2011-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via formed with a post passivation interconnect structure |
| US8643149B2 (en) * | 2009-03-03 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress barrier structures for semiconductor chips |
| US8487444B2 (en) * | 2009-03-06 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional system-in-package architecture |
| US8344513B2 (en) | 2009-03-23 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier for through-silicon via |
| US8329578B2 (en) | 2009-03-27 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via structure and via etching process of forming the same |
| US8232140B2 (en) * | 2009-03-27 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for ultra thin wafer handling and processing |
| US8552563B2 (en) | 2009-04-07 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional semiconductor architecture |
| US8691664B2 (en) * | 2009-04-20 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside process for a substrate |
| US8759949B2 (en) * | 2009-04-30 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside structures having copper pillars |
| US8432038B2 (en) * | 2009-06-12 | 2013-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via structure and a process for forming the same |
| US8158489B2 (en) * | 2009-06-26 | 2012-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of TSV backside interconnects by modifying carrier wafers |
| US9305769B2 (en) | 2009-06-30 | 2016-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling method |
| US8871609B2 (en) * | 2009-06-30 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling structure and method |
| US8247906B2 (en) | 2009-07-06 | 2012-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Supplying power to integrated circuits using a grid matrix formed of through-silicon vias |
| US8264066B2 (en) | 2009-07-08 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Liner formation in 3DIC structures |
| US11134598B2 (en) | 2009-07-20 | 2021-09-28 | Set North America, Llc | 3D packaging with low-force thermocompression bonding of oxidizable materials |
| US8377816B2 (en) * | 2009-07-30 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming electrical connections |
| US8841766B2 (en) | 2009-07-30 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
| US8859424B2 (en) | 2009-08-14 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer carrier and method of manufacturing |
| US8324738B2 (en) | 2009-09-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
| US8252665B2 (en) | 2009-09-14 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection layer for adhesive material at wafer edge |
| US8791549B2 (en) | 2009-09-22 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside interconnect structure connected to TSVs |
| CN102033877A (zh) * | 2009-09-27 | 2011-04-27 | 阿里巴巴集团控股有限公司 | 检索方法和装置 |
| US8647925B2 (en) * | 2009-10-01 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Surface modification for handling wafer thinning process |
| US8264067B2 (en) * | 2009-10-09 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via (TSV) wire bond architecture |
| US7969013B2 (en) * | 2009-10-22 | 2011-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via with dummy structure and method for forming the same |
| US8659155B2 (en) * | 2009-11-05 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps |
| US8283745B2 (en) | 2009-11-06 | 2012-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating backside-illuminated image sensor |
| US8405201B2 (en) | 2009-11-09 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via structure |
| CN102082376B (zh) * | 2009-11-30 | 2013-02-13 | 欣兴电子股份有限公司 | 电连接器 |
| US10297550B2 (en) | 2010-02-05 | 2019-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC architecture with interposer and interconnect structure for bonding dies |
| US8610270B2 (en) | 2010-02-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and semiconductor assembly with lead-free solder |
| US8252682B2 (en) * | 2010-02-12 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for thinning a wafer |
| US8237272B2 (en) * | 2010-02-16 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive pillar structure for semiconductor substrate and method of manufacture |
| US8390009B2 (en) | 2010-02-16 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitting diode (LED) package systems |
| US8466059B2 (en) | 2010-03-30 | 2013-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layer interconnect structure for stacked dies |
| US8222139B2 (en) | 2010-03-30 | 2012-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously |
| US8507940B2 (en) | 2010-04-05 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat dissipation by through silicon plugs |
| US8174124B2 (en) | 2010-04-08 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dummy pattern in wafer backside routing |
| US8455995B2 (en) | 2010-04-16 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSVs with different sizes in interposers for bonding dies |
| US8519538B2 (en) | 2010-04-28 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Laser etch via formation |
| US9293366B2 (en) | 2010-04-28 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate vias with improved connections |
| US8441124B2 (en) | 2010-04-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
| US8866301B2 (en) | 2010-05-18 | 2014-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers with interconnection structures |
| US9048233B2 (en) | 2010-05-26 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers |
| US9059026B2 (en) | 2010-06-01 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3-D inductor and transformer |
| US8471358B2 (en) | 2010-06-01 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D inductor and transformer |
| US9018758B2 (en) | 2010-06-02 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall spacer and metal top cap |
| US8362591B2 (en) | 2010-06-08 | 2013-01-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuits and methods of forming the same |
| US8411459B2 (en) | 2010-06-10 | 2013-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd | Interposer-on-glass package structures |
| US8500182B2 (en) | 2010-06-17 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vacuum wafer carriers for strengthening thin wafers |
| US8896136B2 (en) | 2010-06-30 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment mark and method of formation |
| US8319336B2 (en) | 2010-07-08 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of etch microloading for through silicon vias |
| US8338939B2 (en) | 2010-07-12 | 2012-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV formation processes using TSV-last approach |
| US8999179B2 (en) | 2010-07-13 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive vias in a substrate |
| US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
| US8722540B2 (en) | 2010-07-22 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling defects in thin wafer handling |
| US8598695B2 (en) | 2010-07-23 | 2013-12-03 | Tessera, Inc. | Active chip on carrier or laminated chip having microelectronic element embedded therein |
| US9299594B2 (en) | 2010-07-27 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate bonding system and method of modifying the same |
| US8674510B2 (en) | 2010-07-29 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional integrated circuit structure having improved power and thermal management |
| US8846499B2 (en) | 2010-08-17 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite carrier structure |
| US8546254B2 (en) | 2010-08-19 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps using patterned anodes |
| US8507358B2 (en) | 2010-08-27 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite wafer semiconductor |
| US8693163B2 (en) | 2010-09-01 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cylindrical embedded capacitors |
| US8928159B2 (en) | 2010-09-02 | 2015-01-06 | Taiwan Semiconductor Manufacturing & Company, Ltd. | Alignment marks in substrate having through-substrate via (TSV) |
| US8502338B2 (en) | 2010-09-09 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via waveguides |
| US8928127B2 (en) | 2010-09-24 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Noise decoupling structure with through-substrate vias |
| US8525343B2 (en) | 2010-09-28 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device with through-silicon via (TSV) and method of forming the same |
| US8580682B2 (en) | 2010-09-30 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cost-effective TSV formation |
| US9190325B2 (en) | 2010-09-30 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV formation |
| US8836116B2 (en) | 2010-10-21 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level packaging of micro-electro-mechanical systems (MEMS) and complementary metal-oxide-semiconductor (CMOS) substrates |
| US8519409B2 (en) | 2010-11-15 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light emitting diode components integrated with thermoelectric devices |
| US8567837B2 (en) | 2010-11-24 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reconfigurable guide pin design for centering wafers having different sizes |
| US9153462B2 (en) | 2010-12-09 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spin chuck for thin wafer cleaning |
| US8773866B2 (en) | 2010-12-10 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Radio-frequency packaging with reduced RF loss |
| US8236584B1 (en) | 2011-02-11 | 2012-08-07 | Tsmc Solid State Lighting Ltd. | Method of forming a light emitting diode emitter substrate with highly reflective metal bonding |
| US9059262B2 (en) | 2011-02-24 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including conductive structures through a substrate and methods of making the same |
| US8487410B2 (en) | 2011-04-13 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon vias for semicondcutor substrate and method of manufacture |
| US8716128B2 (en) | 2011-04-14 | 2014-05-06 | Tsmc Solid State Lighting Ltd. | Methods of forming through silicon via openings |
| KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
| US8546235B2 (en) | 2011-05-05 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including metal-insulator-metal capacitors and methods of forming the same |
| US8674883B2 (en) | 2011-05-24 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Antenna using through-silicon via |
| US8900994B2 (en) | 2011-06-09 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for producing a protective structure |
| US8552485B2 (en) | 2011-06-15 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having metal-insulator-metal capacitor structure |
| US8587127B2 (en) | 2011-06-15 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods of forming the same |
| US8766409B2 (en) | 2011-06-24 | 2014-07-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for through-silicon via (TSV) with diffused isolation well |
| US8531035B2 (en) | 2011-07-01 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect barrier structure and method |
| US8872345B2 (en) | 2011-07-07 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming grounded through-silicon vias in a semiconductor substrate |
| US8604491B2 (en) | 2011-07-21 | 2013-12-10 | Tsmc Solid State Lighting Ltd. | Wafer level photonic device die structure and method of making the same |
| US8445296B2 (en) | 2011-07-22 | 2013-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for end point determination in reactive ion etching |
| US8809073B2 (en) | 2011-08-03 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for de-embedding through substrate vias |
| US9159907B2 (en) | 2011-08-04 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid film for protecting MTJ stacks of MRAM |
| US8748284B2 (en) | 2011-08-12 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing decoupling MIM capacitor designs for interposers |
| US8525278B2 (en) | 2011-08-19 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device having chip scale packaging |
| US8546886B2 (en) | 2011-08-24 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling the device performance by forming a stressed backside dielectric layer |
| US8604619B2 (en) | 2011-08-31 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via keep out zone formation along different crystal orientations |
| US8803322B2 (en) | 2011-10-13 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through substrate via structures and methods of forming the same |
| US8404520B1 (en) | 2011-10-17 | 2013-03-26 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US8610247B2 (en) | 2011-12-30 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a transformer with magnetic features |
| US9087838B2 (en) | 2011-10-25 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a high-K transformer with capacitive coupling |
| US8659126B2 (en) | 2011-12-07 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit ground shielding structure |
| US8896089B2 (en) | 2011-11-09 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposers for semiconductor devices and methods of manufacture thereof |
| US10381254B2 (en) | 2011-11-29 | 2019-08-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer debonding and cleaning apparatus and method |
| US11264262B2 (en) | 2011-11-29 | 2022-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer debonding and cleaning apparatus |
| US9390949B2 (en) | 2011-11-29 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer debonding and cleaning apparatus and method of use |
| US8803316B2 (en) | 2011-12-06 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV structures and methods for forming the same |
| US8546953B2 (en) | 2011-12-13 | 2013-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Through silicon via (TSV) isolation structures for noise reduction in 3D integrated circuit |
| US8890293B2 (en) | 2011-12-16 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Guard ring for through vias |
| US8580647B2 (en) | 2011-12-19 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductors with through VIAS |
| DE102012002129A1 (de) * | 2012-02-03 | 2013-08-08 | Hq-Dielectrics Gmbh | Verfahren und vorrichtung zum freilegen von in einem halbleiter-substrat ausgebildeten durchkontaktierungen |
| US8618631B2 (en) | 2012-02-14 | 2013-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | On-chip ferrite bead inductor |
| US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9618712B2 (en) | 2012-02-23 | 2017-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical bench on substrate and method of making the same |
| US10180547B2 (en) | 2012-02-23 | 2019-01-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical bench on substrate |
| US9293521B2 (en) | 2012-03-02 | 2016-03-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Concentric capacitor structure |
| US8860114B2 (en) | 2012-03-02 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a fishbone differential capacitor |
| WO2013134054A1 (en) * | 2012-03-04 | 2013-09-12 | Set North America, Llc | 3d packaging with low-force thermocompression bonding of oxidizable materials |
| US9312432B2 (en) | 2012-03-13 | 2016-04-12 | Tsmc Solid State Lighting Ltd. | Growing an improved P-GaN layer of an LED through pressure ramping |
| US20130241057A1 (en) * | 2012-03-14 | 2013-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus for Direct Connections to Through Vias |
| US9139420B2 (en) | 2012-04-18 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device structure and methods of forming same |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9583365B2 (en) | 2012-05-25 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming interconnects for three dimensional integrated circuit |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US10283854B2 (en) | 2012-10-08 | 2019-05-07 | Taoglas Group Holdings Limited | Low-cost ultra wideband LTE antenna |
| US20140145345A1 (en) * | 2012-11-27 | 2014-05-29 | Infineon Technologies Ag | Method of forming a semiconductor structure, and a semiconductor structure |
| US9490133B2 (en) | 2013-01-24 | 2016-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching apparatus |
| US9484211B2 (en) | 2013-01-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etchant and etching process |
| US9041152B2 (en) | 2013-03-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor with magnetic material |
| US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
| US20150050792A1 (en) * | 2013-08-13 | 2015-02-19 | Globalfoundries Inc. | Extra narrow diffusion break for 3d finfet technologies |
| JP2016528738A (ja) * | 2013-08-21 | 2016-09-15 | ジーティーエイティー・コーポレーション | 金属片を太陽電池へ連結するためのアクティブはんだの使用 |
| US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| JP6120176B2 (ja) * | 2014-05-08 | 2017-04-26 | パナソニックＩｐマネジメント株式会社 | 半導体製造方法および半導体製造装置 |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| EP3218923A4 (en) | 2014-11-12 | 2018-07-25 | Ontos Equipment Systems | Simultaneous hydrophilization of photoresist surface and metal surface preparation: methods, systems, and products |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
| US9755310B2 (en) | 2015-11-20 | 2017-09-05 | Taoglas Limited | Ten-frequency band antenna |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US9748106B2 (en) * | 2016-01-21 | 2017-08-29 | Micron Technology, Inc. | Method for fabricating semiconductor package |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| KR20210142583A (ko) | 2019-03-22 | 2021-11-25 | 주식회사 다이셀 | 반도체 웨이퍼 표면의 친수화 처리액 |
Family Cites Families (113)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US399317A (en) * | 1889-03-12 | Post-hole-boring machine | ||
| US4139401A (en) | 1963-12-04 | 1979-02-13 | Rockwell International Corporation | Method of producing electrically isolated semiconductor devices on common crystalline substrate |
| US3761782A (en) * | 1971-05-19 | 1973-09-25 | Signetics Corp | Semiconductor structure, assembly and method |
| US3739463A (en) | 1971-10-18 | 1973-06-19 | Gen Electric | Method for lead attachment to pellets mounted in wafer alignment |
| US3811117A (en) | 1972-10-19 | 1974-05-14 | Ibm | Time ordered memory system and operation |
| US3838501A (en) | 1973-02-09 | 1974-10-01 | Honeywell Inf Systems | Method in microcircuit package assembly providing nonabrasive, electrically passive edges on integrated circuit chips |
| US3881884A (en) | 1973-10-12 | 1975-05-06 | Ibm | Method for the formation of corrosion resistant electronic interconnections |
| JPS5157283A (en) | 1974-11-15 | 1976-05-19 | Nippon Electric Co | Handotaikibanno bunkatsuhoho |
| US3993917A (en) | 1975-05-29 | 1976-11-23 | International Business Machines Corporation | Parameter independent FET sense amplifier |
| FR2328286A1 (fr) * | 1975-10-14 | 1977-05-13 | Thomson Csf | Procede de fabrication de dispositifs a semiconducteurs, presentant une tres faible resistance thermique, et dispositifs obtenus par ledit procede |
| DE8022820U1 (de) | 1980-08-27 | 1981-01-22 | Weisert, Loser & Sohn Gmbh & Co, 7500 Karlsruhe | Vorrichtung zum einfuehren einer aus einer foerdereinrichtung gedrueckten bonbon-fuellung in eine strangformmaschine |
| US4368106A (en) | 1980-10-27 | 1983-01-11 | General Electric Company | Implantation of electrical feed-through conductors |
| US4394712A (en) | 1981-03-18 | 1983-07-19 | General Electric Company | Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers |
| US4467518A (en) | 1981-05-19 | 1984-08-28 | Ibm Corporation | Process for fabrication of stacked, complementary MOS field effect transistor circuits |
| US4463336A (en) | 1981-12-28 | 1984-07-31 | United Technologies Corporation | Ultra-thin microelectronic pressure sensors |
| US4954458A (en) * | 1982-06-03 | 1990-09-04 | Texas Instruments Incorporated | Method of forming a three dimensional integrated circuit structure |
| JPS607149A (ja) | 1983-06-24 | 1985-01-14 | Nec Corp | 半導体装置の製造方法 |
| US4603341A (en) | 1983-09-08 | 1986-07-29 | International Business Machines Corporation | Stacked double dense read only memory |
| GB2150749B (en) * | 1983-12-03 | 1987-09-23 | Standard Telephones Cables Ltd | Integrated circuits |
| JPS6130059A (ja) | 1984-07-20 | 1986-02-12 | Nec Corp | 半導体装置の製造方法 |
| US4628174A (en) | 1984-09-17 | 1986-12-09 | General Electric Company | Forming electrical conductors in long microdiameter holes |
| JPS61112345A (ja) | 1984-11-07 | 1986-05-30 | Toshiba Corp | 半導体装置の製造方法 |
| US4807021A (en) | 1986-03-10 | 1989-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device having stacking structure |
| JPS62219954A (ja) | 1986-03-20 | 1987-09-28 | Fujitsu Ltd | 三次元ｉｃの製造方法 |
| KR900008647B1 (ko) | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
| US4897708A (en) | 1986-07-17 | 1990-01-30 | Laser Dynamics, Inc. | Semiconductor wafer array |
| JPS63149531A (ja) | 1986-12-12 | 1988-06-22 | Fuji Electric Co Ltd | 静電容量式圧力センサ |
| US4729971A (en) | 1987-03-31 | 1988-03-08 | Microwave Semiconductor Corporation | Semiconductor wafer dicing techniques |
| US4842669A (en) | 1987-07-23 | 1989-06-27 | The Original Lincoln Logs Ltd. | Method of manufacture and assembly system for a structural wall panel |
| US4822755A (en) | 1988-04-25 | 1989-04-18 | Xerox Corporation | Method of fabricating large area semiconductor arrays |
| US4842699A (en) | 1988-05-10 | 1989-06-27 | Avantek, Inc. | Method of selective via-hole and heat sink plating using a metal mask |
| US5323035A (en) | 1992-10-13 | 1994-06-21 | Glenn Leedy | Interconnection structure for integrated circuits and method for making same |
| US5225771A (en) | 1988-05-16 | 1993-07-06 | Dri Technology Corp. | Making and testing an integrated circuit using high density probe points |
| DE3827587A1 (de) * | 1988-08-13 | 1990-03-01 | Basf Lacke & Farben | Aminogruppenhaltige copolymerisate, verfahren zu ihrer herstellung sowie ihre verwendung in beschichtungsmitteln |
| US5191405A (en) | 1988-12-23 | 1993-03-02 | Matsushita Electric Industrial Co., Ltd. | Three-dimensional stacked lsi |
| US5463246A (en) * | 1988-12-29 | 1995-10-31 | Sharp Kabushiki Kaisha | Large scale high density semiconductor apparatus |
| US4978639A (en) | 1989-01-10 | 1990-12-18 | Avantek, Inc. | Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips |
| DE19538634C2 (de) | 1995-10-17 | 1997-09-04 | Itt Ind Gmbh Deutsche | Verfahren zum Vereinzeln von elektronischen Elementen aus einem Halbleiterwafer |
| DE3911711A1 (de) | 1989-04-10 | 1990-10-11 | Ibm | Modul-aufbau mit integriertem halbleiterchip und chiptraeger |
| JPH0750700B2 (ja) | 1989-06-27 | 1995-05-31 | 三菱電機株式会社 | 半導体チップの製造方法 |
| US5071792A (en) | 1990-11-05 | 1991-12-10 | Harris Corporation | Process for forming extremely thin integrated circuit dice |
| US5399898A (en) | 1992-07-17 | 1995-03-21 | Lsi Logic Corporation | Multi-chip semiconductor arrangements using flip chip dies |
| US5160987A (en) | 1989-10-26 | 1992-11-03 | International Business Machines Corporation | Three-dimensional semiconductor structures formed from planar layers |
| US5064771A (en) | 1990-04-13 | 1991-11-12 | Grumman Aerospace Corporation | Method of forming crystal array |
| JPH0425122A (ja) | 1990-05-18 | 1992-01-28 | Fujitsu Ltd | 半導体処理装置 |
| US5135878A (en) * | 1990-08-28 | 1992-08-04 | Solid State Devices, Inc. | Schottky diode |
| GB9018766D0 (en) * | 1990-08-28 | 1990-10-10 | Lsi Logic Europ | Stacking of integrated circuits |
| JPH04133472A (ja) * | 1990-09-26 | 1992-05-07 | Toshiba Corp | 化合物半導体装置及びその製造方法 |
| US5166097A (en) | 1990-11-26 | 1992-11-24 | The Boeing Company | Silicon wafers containing conductive feedthroughs |
| WO1992012273A1 (en) | 1990-12-26 | 1992-07-23 | Inzhenerny Tsentr ''plazmodinamika'' | Method and device for plasma processing of material |
| GB2271044B (en) | 1990-12-26 | 1995-06-21 | Opa | Apparatus for plasma-arc machining |
| DE4105751A1 (de) | 1991-02-23 | 1992-08-27 | Bayer Ag | Substituierte pyridylpyrimidine, deren herstellung und ihre verwendung und neue zwischenprodukte |
| JPH04276645A (ja) | 1991-03-04 | 1992-10-01 | Toshiba Corp | 化合物半導体ウエーハのダイシング方法 |
| US5229647A (en) | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
| US5270261A (en) | 1991-09-13 | 1993-12-14 | International Business Machines Corporation | Three dimensional multichip package methods of fabrication |
| JPH0715969B2 (ja) | 1991-09-30 | 1995-02-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マルチチツプ集積回路パツケージ及びそのシステム |
| FR2684513B1 (fr) | 1991-11-29 | 1994-01-07 | Alcatel Cit | Bati d'equipements electroniques, notamment de telecommunications. |
| JPH05183019A (ja) * | 1991-12-27 | 1993-07-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5467305A (en) | 1992-03-12 | 1995-11-14 | International Business Machines Corporation | Three-dimensional direct-write EEPROM arrays and fabrication methods |
| US5259924A (en) | 1992-04-08 | 1993-11-09 | Micron Technology, Inc. | Integrated circuit fabrication process to reduce critical dimension loss during etching |
| JPH0779144B2 (ja) | 1992-04-21 | 1995-08-23 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 耐熱性半導体チップ・パッケージ |
| US5414637A (en) | 1992-06-24 | 1995-05-09 | International Business Machines Corporation | Intra-module spare routing for high density electronic packages |
| US5489554A (en) * | 1992-07-21 | 1996-02-06 | Hughes Aircraft Company | Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer |
| US5268326A (en) | 1992-09-28 | 1993-12-07 | Motorola, Inc. | Method of making dielectric and conductive isolated island |
| US5313097A (en) | 1992-11-16 | 1994-05-17 | International Business Machines, Corp. | High density memory module |
| US5322816A (en) | 1993-01-19 | 1994-06-21 | Hughes Aircraft Company | Method for forming deep conductive feedthroughs |
| US5340771A (en) | 1993-03-18 | 1994-08-23 | Lsi Logic Corporation | Techniques for providing high I/O count connections to semiconductor dies |
| DE4310206C2 (de) | 1993-03-29 | 1995-03-09 | Siemens Ag | Verfahren zur Herstellung einer Solarzelle aus einer Substratscheibe |
| DE4314907C1 (de) | 1993-05-05 | 1994-08-25 | Siemens Ag | Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen |
| DE4314913C1 (de) | 1993-05-05 | 1994-08-25 | Siemens Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen |
| CA2118994A1 (en) | 1993-06-21 | 1994-12-22 | Claude L. Bertin | Polyimide-insulated cube package of stacked semiconductor device chips |
| US5502667A (en) | 1993-09-13 | 1996-03-26 | International Business Machines Corporation | Integrated multichip memory module structure |
| US5561622A (en) | 1993-09-13 | 1996-10-01 | International Business Machines Corporation | Integrated memory cube structure |
| US5560086A (en) * | 1994-03-14 | 1996-10-01 | Huang; Han-Ching | Strapping mechanism having a safety device |
| US5380681A (en) | 1994-03-21 | 1995-01-10 | United Microelectronics Corporation | Three-dimensional multichip package and methods of fabricating |
| US5502333A (en) | 1994-03-30 | 1996-03-26 | International Business Machines Corporation | Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit |
| US5979475A (en) | 1994-04-28 | 1999-11-09 | Hitachi, Ltd. | Specimen holding method and fluid treatment method of specimen surface and systems therefor |
| US5627106A (en) * | 1994-05-06 | 1997-05-06 | United Microelectronics Corporation | Trench method for three dimensional chip connecting during IC fabrication |
| BE1008384A3 (nl) * | 1994-05-24 | 1996-04-02 | Koninkl Philips Electronics Nv | Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met halfgeleiderelementen gevormd in een op een dragerplak aangebrachte laag halfgeleidermateriaal. |
| US5517754A (en) | 1994-06-02 | 1996-05-21 | International Business Machines Corporation | Fabrication processes for monolithic electronic modules |
| JPH10508430A (ja) | 1994-06-09 | 1998-08-18 | チップスケール・インコーポレーテッド | 抵抗器の製造 |
| US5472914A (en) * | 1994-07-14 | 1995-12-05 | The United States Of America As Represented By The Secretary Of The Air Force | Wafer joined optoelectronic integrated circuits and method |
| US5550942A (en) | 1994-07-18 | 1996-08-27 | Sheem; Sang K. | Micromachined holes for optical fiber connection |
| MY114888A (en) | 1994-08-22 | 2003-02-28 | Ibm | Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips |
| US5596226A (en) | 1994-09-06 | 1997-01-21 | International Business Machines Corporation | Semiconductor chip having a chip metal layer and a transfer metal and corresponding electronic module |
| US5567653A (en) | 1994-09-14 | 1996-10-22 | International Business Machines Corporation | Process for aligning etch masks on an integrated circuit surface using electromagnetic energy |
| DE4433846C2 (de) * | 1994-09-22 | 1999-06-02 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur |
| US5506753A (en) | 1994-09-26 | 1996-04-09 | International Business Machines Corporation | Method and apparatus for a stress relieved electronic module |
| US5567654A (en) | 1994-09-28 | 1996-10-22 | International Business Machines Corporation | Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging |
| US5466634A (en) | 1994-12-20 | 1995-11-14 | International Business Machines Corporation | Electronic modules with interconnected surface metallization layers and fabrication methods therefore |
| RU2075135C1 (ru) | 1995-01-13 | 1997-03-10 | Акционерное общество Научно-производственная фирма "А3" | Установка для плазмоструйной обработки пластин |
| JPH08201432A (ja) * | 1995-01-25 | 1996-08-09 | Matsushita Electric Ind Co Ltd | プローブシート及びその製造方法 |
| JP3197788B2 (ja) | 1995-05-18 | 2001-08-13 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US5646067A (en) | 1995-06-05 | 1997-07-08 | Harris Corporation | Method of bonding wafers having vias including conductive material |
| US5618752A (en) * | 1995-06-05 | 1997-04-08 | Harris Corporation | Method of fabrication of surface mountable integrated circuits |
| US5648684A (en) | 1995-07-26 | 1997-07-15 | International Business Machines Corporation | Endcap chip with conductive, monolithic L-connect for multichip stack |
| US5691248A (en) | 1995-07-26 | 1997-11-25 | International Business Machines Corporation | Methods for precise definition of integrated circuit chip edges |
| TW374211B (en) | 1995-08-03 | 1999-11-11 | Ibm | Machine structures fabricated of multiple microstructure layers |
| US5603556A (en) | 1995-11-20 | 1997-02-18 | Technical Services And Marketing, Inc. | Rail car load sensor |
| US5851845A (en) | 1995-12-18 | 1998-12-22 | Micron Technology, Inc. | Process for packaging a semiconductor die using dicing and testing |
| US5707485A (en) | 1995-12-20 | 1998-01-13 | Micron Technology, Inc. | Method and apparatus for facilitating removal of material from the backside of wafers via a plasma etch |
| US6083811A (en) | 1996-02-07 | 2000-07-04 | Northrop Grumman Corporation | Method for producing thin dice from fragile materials |
| DE19613561C2 (de) | 1996-04-04 | 2002-04-11 | Micronas Gmbh | Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen |
| WO1997045862A1 (en) | 1996-05-31 | 1997-12-04 | Ipec Precision, Inc. | Non-contact holder for wafer-like articles |
| KR20000016136A (ko) | 1996-05-31 | 2000-03-25 | 피터 무몰라 | 플라즈마 제트로 제품을 처리하는 방법 |
| US5858256A (en) | 1996-07-11 | 1999-01-12 | The Board Of Trustees Of The Leland Stanford, Jr. University | Method of forming small aperture |
| EP2270845A3 (en) | 1996-10-29 | 2013-04-03 | Invensas Corporation | Integrated circuits and methods for their fabrication |
| KR100222299B1 (ko) | 1996-12-16 | 1999-10-01 | 윤종용 | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법 |
| DE19707887C2 (de) | 1997-02-27 | 2002-07-11 | Micronas Semiconductor Holding | Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen |
| JP3955659B2 (ja) | 1997-06-12 | 2007-08-08 | リンテック株式会社 | 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置 |
| JPH1140520A (ja) | 1997-07-23 | 1999-02-12 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
| US5998292A (en) | 1997-11-12 | 1999-12-07 | International Business Machines Corporation | Method for making three dimensional circuit integration |
| US6036872A (en) | 1998-03-31 | 2000-03-14 | Honeywell Inc. | Method for making a wafer-pair having sealed chambers |
-
1997
- 1997-10-27 EP EP10179553A patent/EP2270845A3/en not_active Withdrawn
- 1997-10-27 JP JP52055698A patent/JP3537447B2/ja not_active Expired - Lifetime
- 1997-10-27 WO PCT/US1997/018979 patent/WO1998019337A1/en active IP Right Grant
- 1997-10-27 EP EP97911823A patent/EP0948808A4/en not_active Withdrawn
- 1997-10-27 KR KR10-1999-7003711A patent/KR100377033B1/ko not_active IP Right Cessation
- 1997-10-27 EP EP10179557A patent/EP2270846A3/en not_active Withdrawn
-
1998
- 1998-05-22 US US09/083,927 patent/US6184060B1/en not_active Expired - Lifetime
-
1999
- 1999-12-17 US US09/466,535 patent/US6639303B2/en not_active Expired - Lifetime
-
2000
- 2000-03-29 US US09/538,869 patent/US6420209B1/en not_active Expired - Lifetime
-
2002
- 2002-04-26 US US10/133,595 patent/US6740582B2/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233413B2 (en) | 2002-11-22 | 2007-06-19 | E. I. Du Pont De Nemours And Company | Gamut description and visualization |
| US7214615B2 (en) | 2003-03-17 | 2007-05-08 | Seiko Epson Corporation | Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus |
| US6953748B2 (en) | 2003-07-31 | 2005-10-11 | Seiko Epson Corporation | Method of manufacturing semiconductor device |
| US7259454B2 (en) | 2004-08-20 | 2007-08-21 | Rohm Co., Ltd. | Semiconductor chip manufacturing method, semiconductor chip, semiconductor device manufacturing method, and semiconductor device |
| US7432196B2 (en) | 2004-08-20 | 2008-10-07 | Rohm Co., Ltd. | Semiconductor chip manufacturing method, semiconductor chip, semiconductor device manufacturing method, and semiconductor device |
| CN100461371C (zh) * | 2004-08-20 | 2009-02-11 | 罗姆股份有限公司 | 半导体芯片及其制造方法、半导体装置及其制造方法 |
| JP2009049349A (ja) * | 2007-08-16 | 2009-03-05 | Hynix Semiconductor Inc | 半導体パッケージ用貫通電極及びこれを有する半導体パッケージ |
| JP2015179848A (ja) * | 2008-09-09 | 2015-10-08 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | ３−ｄ積層型デバイスのｅｓｄ保護を可能にするシステム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2270846A3 (en) | 2011-12-21 |
| KR20000052865A (ko) | 2000-08-25 |
| US6420209B1 (en) | 2002-07-16 |
| US20020127868A1 (en) | 2002-09-12 |
| EP2270846A2 (en) | 2011-01-05 |
| KR100377033B1 (ko) | 2003-03-26 |
| US6639303B2 (en) | 2003-10-28 |
| US6740582B2 (en) | 2004-05-25 |
| EP2270845A2 (en) | 2011-01-05 |
| US20020063311A1 (en) | 2002-05-30 |
| WO1998019337A1 (en) | 1998-05-07 |
| US6184060B1 (en) | 2001-02-06 |
| EP0948808A4 (en) | 2000-05-10 |
| EP0948808A1 (en) | 1999-10-13 |
| EP2270845A3 (en) | 2013-04-03 |
| JP3537447B2 (ja) | 2004-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000510288A (ja) | 集積回路及びその製造方法 | |
| EP3803972B1 (en) | Die stacking for multi-tier 3d integration | |
| US6518092B2 (en) | Semiconductor device and method for manufacturing | |
| CN100428455C (zh) | 半导体装置及其制造方法 | |
| TW200905842A (en) | Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom | |
| KR20080055762A (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI701792B (zh) | 半導體元件及其製備方法 | |
| CN112736069A (zh) | 晶粒组件及其制备方法 | |
| US6130149A (en) | Approach for aluminum bump process | |
| JP2004273591A (ja) | 半導体装置及びその製造方法 | |
| US20020086518A1 (en) | Methods for producing electrode and semiconductor device | |
| JP2013537363A (ja) | 犠牲材料を使用して半導体構造体中にウェーハ貫通相互接続部を形成する方法、及びかかる方法により形成される半導体構造体 | |
| CN112563251A (zh) | 半导体结构 | |
| EP1387401A2 (en) | Integrated circuits and methods for their fabrication | |
| US10796956B2 (en) | Contact fabrication to mitigate undercut | |
| US20240332130A1 (en) | High density vertical interconnect | |
| US20240096771A1 (en) | Wafer based molded flip chip routable ic package | |
| TW202435414A (zh) | 封裝結構及其製造方法 | |
| CN118335695A (zh) | 半导体结构及其形成方法、封装结构 | |
| CN114823556A (zh) | 半导体封装件及其形成方法 | |
| CN117616558A (zh) | 贯通晶片沟槽隔离 | |
| Neysmith et al. | High Density Through-Wafer Electrical Interconnects for Direct-Chip-Attach, Device-Scale MEMS Packaging |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040317 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |