JP2009049349A - 半導体パッケージ用貫通電極及びこれを有する半導体パッケージ - Google Patents

半導体パッケージ用貫通電極及びこれを有する半導体パッケージ Download PDF

Info

Publication number
JP2009049349A
JP2009049349A JP2007267007A JP2007267007A JP2009049349A JP 2009049349 A JP2009049349 A JP 2009049349A JP 2007267007 A JP2007267007 A JP 2007267007A JP 2007267007 A JP2007267007 A JP 2007267007A JP 2009049349 A JP2009049349 A JP 2009049349A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor package
semiconductor chip
package according
chip body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007267007A
Other languages
English (en)
Inventor
Min Seok Seo
▲敏▼ 碩 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009049349A publication Critical patent/JP2009049349A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

【課題】 積層半導体パッケージに適した半導体パッケージ用貫通電極、及び前記貫通電極を有する半導体パッケージを提供する。
【解決手段】 半導体パッケージ用貫通電極は、半導体チップを貫通して、内部にリセス部が形成された第１の電極、及び前記リセス部内に配置された第２の電極を含む。半導体パッケージは、回路部を有する半導体チップ本体及び前記回路部と連結されたボンディングパッドを有する半導体チップ、並びに、前記ボンディングパッド及び前記ボンディングパッドと対応する前記半導体チップ本体を貫通し、内部にリセス部を有する第１の電極、及び前記リセス部の内部に配置された第２の電極を有する貫通電極を含む。
【選択図】 図１

Description

本発明は、半導体パッケージ用貫通電極及びこれを有する半導体パッケージ に関するものである。
一般に、半導体パッケージは半導体チップ製造工程、電気的検査工程及びパッケージ工程によって製造される。半導体チップ製造工程はトランジスタ、抵抗、キャパシタなどのような素子をウェハー上に形成する。電気的検査工程は半導体チップを電気的に検査して、良品半導体チップ及び不良半導体チップを区分する。パッケージ工程は脆弱な半導体チップを外部から加えられた衝撃及び／又は振動から保護する。
半導体素子を含む半導体パッケージはパソコン、テレビジョン受信機、家電製品、情報通信機器などに適用されている。
最近、半導体パッケージの技術開発に伴って、半導体チップサイズの１００〜１０５％に過ぎないサイズを有する“チップスケールパッケージ”が開発されている。これに加えて、最近は複数の半導体チップ及び／又は半導体パッケージを積層して、データ貯蔵容量及びデータ処理速度を向上させた“積層半導体パッケージ”が開発されている。
最近開発された積層半導体パッケージは、半導体チップに貫通電極を形成し、貫通電極を有する複数の半導体チップを積層して製造される。
積層半導体パッケージを製造するために半導体チップに形成される貫通電極は一般に銅のような高融点金属が使用される。
従って、高融点金属から成る貫通電極を有する半導体チップを電気的に連結するために、隣接した半導体チップに形成された貫通電極をソルダのような低融点金属で連結できる。
しかしながら、積層半導体パッケージでは、隣接した半導体チップにそれぞれ形成された貫通電極を電気的に連結するソルダによって、積層された半導体チップの間にギャップが形成される。積層半導体パッケージに形成されたギャップは、積層半導体パッケージの信頼性を大きく減少させる。
積層半導体パッケージの信頼性が低下することを防止するために、半導体チップの間にアンダーフィル物質を注入できる。しかしながら、従来積層半導体パッケージは、半導体チップの間の狭いギャップにアンダーフィル物質を注入しにくいという問題点を有する。
上記のような問題点を克服するために、隣接した半導体チップの貫通電極を直接電気的に連結できるが、隣接した半導体チップの貫通電極を直接電気的に連結するためには、貫通電極を高温、高圧でボンディングしなければならないという問題点がある。
上記のような従来技術の問題点を解決するために、本発明は、積層半導体パッケージに適した半導体パッケージ用貫通電極を提供することを目的とする。
また、本発明は、前記貫通電極を有する半導体パッケージを提供することを目的とする。
上記の目的を達成するために、一実施形態では、本発明による半導体パッケージ用貫通電極は、半導体チップを貫通して、内部にリセス部が形成された第１の電極及び前記リセス部内に配置された第２の電極を含む。
半導体パッケージ用貫通電極の前記第１の電極は、第１の硬度を有する第１の金属を含み、前記第２の電極は前記第１の硬度よりも低い第２の硬度を有する第２の金属を含む。
半導体パッケージ用貫通電極の前記第１の電極は、第１の溶融点を有する第１の金属を含み、前記第２の電極は前記第１の溶融点よりも低い第２の溶融点を有する第２の金属を含む。
半導体パッケージ用貫通電極の前記第１の電極は銅、アルミニウム、アルミニウム合金及び金属合金から成る群から選択される何れか一つを含む。
半導体パッケージ用貫通電極の前記第２の電極は、鉛を含むソルダである。
半導体パッケージ用貫通電極の前記第１の電極の長さは、前記半導体チップの厚さよりも長く形成される。
半導体パッケージ用貫通電極の前記第１の電極は、一側端部が閉じたパイプ状を有する。
半導体パッケージ用貫通電極の前記第１の電極の一側端部に対向する他側端部は、拡張された第１の拡張部を有し、前記第２の電極は、前記第１の拡張部と対応して拡張された第２の拡張部を有する。
本発明による半導体パッケージは、回路部を有する半導体チップ本体及び前記回路部と連結されたボンディングパッドを有する半導体チップ、並びに、前記ボンディングパッド及び前記ボンディングパッドと対応する前記半導体チップ本体を貫通し、内部にリセス部を有する第１の電極、及び前記リセス部の内部に配置された第２の電極を有する貫通電極を含む。
半導体パッケージの前記第１の電極は、第１の硬度を有する第１の金属を含み、前記第２の電極は前記第１の硬度よりも低い第２の硬度を有する第２の金属を含む。
半導体パッケージの前記第１の電極は、第１の溶融点を有する第１の金属を含み、前記第２の電極は前記第１の溶融点よりも低い第２の溶融点を有する第２の金属を含む。
半導体パッケージの前記第１の電極は銅、アルミニウム、アルミニウム合金及び金属合金から成る群から選択される何れか一つを含み、前記第２の電極は鉛を含むソルダである。
半導体パッケージの前記第１の電極の長さは、前記半導体チップ本体の厚さよりも長く形成される。
半導体パッケージの前記第１の電極は、前記ボンディングパッドと電気的に接続され、端部が開口されたパイプ状を有する。
半導体パッケージの前記第１の電極の前記端部は、拡張された第１の拡張部を有し、前記第２の電極は、前記第１の拡張部と対応して拡張された第２の拡張部を有する。
半導体パッケージの前記ボンディングパッドは、前記半導体チップ本体の上面の中央部に配置される。
半導体パッケージの前記ボンディングパッドは、前記半導体チップ本体の上面のエッジに配置される。
半導体パッケージの前記半導体チップは、前記半導体チップ本体上に配置されて前記ボンディングパッド、前記第１の電極及び前記第２の電極を覆う絶縁膜を含む。
半導体パッケージの前記絶縁膜は、前記第２の電極を露出する開口を含む。
半導体パッケージの前記半導体チップ本体は、前記回路部をリペアするためのヒューズ、及び前記ヒューズを覆って絶縁するヒューズ絶縁部材を含む。
半導体パッケージは、前記貫通電極と接続される接続パッド、前記接続パッド上に配置されたソルダ層を有する基板、及び前記基板と前記半導体チップ本体との間に介在するアンダーフィル部材を更に含む。
本発明による半導体パッケージは、回路部を有する半導体チップ本体、及び前記回路部と連結され、前記半導体チップ本体の中央に配置されたボンディングパッドを有する半導体チップ、前記半導体チップ本体のエッジを貫通し、内部にリセス部を有する第１の電極、及び前記リセス部の内部に配置された第２の電極を有する貫通電極、並びに、前記ボンディングパッド及び前記貫通電極を電気的に連結し、前記第２の電極を露出する開口を有する。
半導体パッケージの前記第１の電極は、第１の硬度を有する第１の金属を含み、前記第２の電極は前記第１の硬度よりも低い第２の硬度を有する第２の金属を含む。
半導体パッケージの前記第１の電極は、第１の溶融点を有する第１の金属を含み、前記第２の電極は前記第１の溶融点よりも低い第２の溶融点を有する第２の金属を含む。
半導体パッケージの前記第１の電極は銅、アルミニウム、アルミニウム合金及び金属合金から成る群から選択される何れか一つを含み、前記第２の電極は鉛を含むソルダである。
半導体パッケージの前記第１の電極の長さは、前記半導体チップ本体の厚さよりも長く形成される。
半導体パッケージの前記第１の電極は、前記半導体チップ本体の表面部分で拡張された第１の拡張部を有し、前記第２の電極は、前記第１の拡張部と対応して拡張された第２の拡張部を有する。
半導体パッケージの前記半導体チップは、前記半導体チップ本体上に配置されて、前記ボンディングパッド、前記第１の電極及び前記第２の電極を覆う絶縁膜を含む。
半導体パッケージの前記絶縁膜は、前記第２の電極を露出する開口を有する。
半導体パッケージの再配線はシード金属パターンを更に含む。
半導体パッケージの前記再配線及び前記ボンディングパッドの間には、前記第１の電極と同一の物質を含む連結パターンが配置される。
半導体パッケージの前記半導体チップ本体は、前記回路部をリペアするためのヒューズ、及び前記ヒューズを覆うヒューズ絶縁パターンを含む。
半導体パッケージは、前記貫通電極と接続される接続パッド、前記接続パッド上に配置されたソルダ層を有する基板、及び前記基板と前記半導体チップ本体との間に介在するアンダーフィル部材を更に含む。
本発明によれば、半導体チップ本体を貫通する貫通電極を、第１の硬度及び／又は第１の溶融点を有する第１の金属、及び第１の硬度及び／又は第１の溶融点よりも低い第２の硬度及び／又は第２の溶融点を有する第２の金属で形成して、複数の半導体パッケージを容易に積層することができる。
以下、添付した図面を参照して本発明の好ましい実施形態を詳細に説明する。
図１は、本発明の一実施形態による半導体パッケージ用貫通電極を示した断面図である。
図１に示した半導体パッケージ用貫通電極は、複数のウェハーレベル半導体パッケージを積層することに適する。
図１を参照すれば、半導体チップ１は、例えば直六面体状を有する。半導体チップ１は第１の面２、第１の面２に対向する第２の面３を有する。
貫通電極１０は半導体チップ１を貫通する。貫通電極１０は、例えば半導体チップ１の第１の面２について垂直な方向に貫通する。貫通電極１０の長さは半導体チップ１の厚さよりも長く、この結果、貫通電極１０の端部は半導体チップ１から突出する。
本実施形態で、貫通電極１０の第１の端部（１０ａ）は、半導体チップ１の第１の面２と実質的に同一の平面上に配置され、貫通電極１０の第１の端部（１０ａ）に対向する第２の端部（１０ｂ）は、半導体チップ１の第２の面３から突出する。
貫通電極１０は、第１の電極１１及び第２の電極１４を含む。すなわち、貫通電極１０は二重電極構造を有する。
貫通電極１０の第１の電極１１は、内部にリセス部１２を有する。リセス部１２を有する第１の電極１１は、例えば一側端部が閉じたパイプ状を有する。第１の電極１１の長さは半導体チップ１の厚さよりも長く、この結果、第１の電極１１は半導体チップ１の第２の面３から突出する。
貫通電極１０の第２の電極１４は、第１の電極１１のリセス部１２内に配置される。例えば、第２の電極１４は第１の電極１１のリセス部１２に充填される。
第１の電極１１は、例えば第１の硬度を有する第１の金属を含むことができ、第２の電極１４は、第１の電極１１の第１の硬度よりも相対的に低い第２の硬度を有する第２の金属を含むことができる。
これとは違って、第１の電極１１は、例えば第１の溶融点を有する第１の金属を含むことができ、第２の電極１４は、第１の電極１１の第１の溶融点よりも相対的に低い第２の溶融点を有する第２の金属を含むことができる。
第１の硬度及び／又は第１の溶融点を有する第１の電極１１として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の硬度及び／又は第２の溶融点を有する第２の電極１１として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
一方、第１の電極１１の開口された第１の端部（１０ａ）は、リセス部１２の嵩を増加させるための第１の拡張部（１１ａ）を有し、第２の電極１４は、第１の拡張部（１１ａ）に対応して面積が増加する第２の拡張部（１４ａ）を有する。
図２は、図１に示した貫通電極を有する半導体パッケージを示す平面図である。図３は図２のＩ−Ｉ´線に沿って切断した断面図である。
図２及び図３を参照すれば、半導体パッケージ１００は半導体チップ１１０及び貫通電極１２０を含む。
半導体チップ１１０は、半導体チップ本体１１２及びボンディングパッド１１４を含む。これに加えて、半導体チップ１１０は、ボンディングパッド１１４を露出する開口を有する保護膜１１５を含むことができる。
半導体チップ本体１１２は、例えば直六面体状を有する。半導体チップ本体１１２は、第１の面（１１２ａ）及び第１の面（１１２ａ）に対向する第２の面（１１２ｂ）を有する。
半導体チップ本体１１２は、例えば少なくとも一つの回路部１１１を含む。各回路部１１１は、例えばデータを貯蔵するためのデータ貯蔵部（図示せず）、及びデータを処理するデータ処理部（図示せず）を含む。本実施形態では、回路部１１１は、例えば半導体チップ本体１１２に４個がマトリックス形態に配置される。
ボンディングパッド１１４は、半導体チップ本体１１２の第１の面（１１２ａ）上に配置される。本実施形態では、複数のボンディングパッド１１４は第１の面（１１２ａ）の中央部に配置される。
ボンディングパッド１１４は、半導体チップ本体１１２の回路部１１１のデータ貯蔵部及び／又はデータ処理部と電気的に接続される。
貫通電極１２０は、ボンディングパッド１１４、及びボンディングパッド１１４と対応する半導体チップ本体１１２を貫通する。貫通電極１２０の一部はボンディングパッド１１４と電気的に連結され、貫通電極１２０の一側端部は半導体チップ本体１１２の第２の面（１１２ｂ）から所定高さで突出する。
貫通電極１２０は、第１の電極１２２及び第２の電極１２４を含む。これに加えて、貫通電極１２０は、第１の電極１２２の表面を覆うシード金属層（図示せず）を含むことができる。シード金属層は、第１の電極１２２を鍍金方法で形成するために、第１の電極１２２の表面に選択的に形成される。
貫通電極１２０の第１の電極１２２は、ボンディングパッド１１４及び半導体チップ本体１１２を貫通する。
第１の電極１２２は、第２の電極１２４を収納するためのリセス部１２１を有し、リセス部１２１を有する第１の電極１２２は、例えば一側端部が閉じ、一側端部に対向する他側端部が開口されたパイプ状を有する。貫通電極１２０の第１の電極１２２の一部は、ボンディングパッド１１４と電気的に接続される。第１の電極１２２の一部は、保護膜パターン１１５によって露出されたボンディングパッド１１４の上面を覆う。
第２の電極１２４は、第１の電極１２２のリセス部１２１内に配置される。
第１の電極１２２は、例えば第１の硬度を有する第１の金属を含むことができ、第２の電極１２４は、第１の電極１２２の第１の硬度よりも相対的に低い第２の硬度を有する第２の金属を含むことができる。第１の硬度を有する第１の電極１２２として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極１２４として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
これとは違って、第１の電極１２２は、例えば第１の溶融点を有する第１の金属を含むことができ、第２の電極１２４は、第１の電極１２２の第１の溶融点よりも相対的に低い第２の溶融点を有する第２の金属を含むことができる。第１の溶融点を有する第１の電極１２２として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極１２４として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
一方、第１の電極１２２の入口は第１の拡張部（１２２ａ）を有し、第２の電極１２４は、第１の拡張部（１２２ａ）に対応して面積が増加する第２の拡張部（１２４ａ）を有する。
図４は、本発明の一実施形態による半導体パッケージを示した平面図である。図５は図４のＩＩ−ＩＩ´線に沿って切断した断面図である。
図４及び図５を参照すれば、半導体パッケージ１００は半導体チップ１１０及び貫通電極１２０を含む。
半導体チップ１１０は、半導体チップ本体１１２及びボンディングパッド１１６を含む。これに加えて、半導体チップ１１０は、ボンディングパッド１１６を露出する開口を有する保護膜１１５を含むことができる。
半導体チップ本体１１２は、データを貯蔵するためのデータ貯蔵部（図示せず）、及びデータを処理するデータ処理部（図示せず）を有する少なくとも一つの回路部１１１を含む。本実施形態では、回路部１１１は、半導体チップ本体１１２に４個が２×２行列形態で配置される。
回路部１１１を有する半導体チップ本体１１２は、例えば直六面体状を有する。
半導体チップ本体１１２は、第１の面（１１２ａ）及び第１の面（１１２ａ）に対向する第２の面（１１２ｂ）を有する。
ボンディングパッド１１６は、例えば半導体チップ本体１１２の第１の面（１１２ａ）上に配置される。本実施形態では、複数のボンディングパッド１１６は回路部１１１の外側に配置される。
ボンディングパッド１１６は、半導体チップ本体１１２のデータ貯蔵部及び／又はデータ処理部と電気的に接続される。
貫通電極１２０は、半導体チップ本体１１２のエッジに沿って配置された各ボンディングパッド１１６、及び各ボンディングパッド１１６と対応する半導体チップ本体１１２を貫通する。ボンディングパッド１１６及び半導体チップ本体１１２を貫通する貫通電極１２０は、ボンディングパッド１１６と直接電気的に連結され、貫通電極１２０の端部は半導体チップ本体１１２の第２の面（１１２ｂ）から突出する。
貫通電極１２０は二重電極構造を有する。二重電極構造を有する貫通電極１２０は、例えばカップ状を有する第１の電極１２２、及び第１の電極１２２の内部に収納された第２の電極１２４を含む。
ボンディングパッド１１６及び半導体チップ本体１１２を貫通する第１の電極１２２は、リセス部１２１を有し、リセス部１２１を有する第１の電極１２２は、例えばカップ状を有する。カップ状を有する第１の電極１２２の一部はボンディングパッド１１６と電気的に直接接続される。
第２の電極１２４は、第１の電極１２２のリセス部１２１内に配置される。
第１の電極１２２は、例えば第１の硬度を有する第１の金属を含むことができ、第２の電極１２４は、第１の電極１２２の第１の硬度よりも相対的に低い第２の硬度を有する第２の金属を含むことができる。第１の硬度を有する第１の電極１２２として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第１の硬度よりも低い第２の硬度を有する第２の電極１２４として使用できる物質の例としては鉛を含むソルダなどを挙げることができる。
これとは違って、第１の電極１２２は、例えば第１の溶融点を有する第１の金属を含むことができ、第２の電極１２４は、第１の電極１２２の第１の溶融点よりも相対的に低い第２の溶融点を有する第２の金属を含むことができる。第１の溶融点を有する第１の電極１２２として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第１の溶融点よりも低い第２の溶融点を有する第２の電極１２４として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
一方、第１の電極１２２の開口された端部は、リセス部１２１の嵩を拡張するための第１の拡張部（１２２ａ）を有し、第２の電極１２４は、第１の拡張部（１２２ａ）に対応して面積が増加する第２の拡張部（１２４ａ）を有する。
図６は、本発明の一実施形態による半導体パッケージを示す平面図である。図７は、図２のＩＩＩ−ＩＩＩ´線に沿って切断した断面図である。図８は、図７の‘Ａ’部分拡大図である。
図６〜図８を参照すれば、半導体パッケージ１００は半導体チップ１１０及び貫通電極１２０を含む。
半導体チップ１１０は、半導体チップ本体１１２、ボンディングパッド１１４、ヒューズ１１７及びヒューズ絶縁部材１１８を含む。これに加えて、半導体チップ１１０は、ボンディングパッド１１４を露出する開口を有する保護膜１１５を含むことができる。
半導体チップ本体１１２は、例えば直六面体状を有する。半導体チップ本体１１２は、第１の面（１１２ａ）及び第１の面（１１２ａ）に対向する第２の面（１１２ｂ）を有する。
半導体チップ本体１１２は回路部１１１を含む。回路部１１１は、例えばデータを貯蔵するためのデータ貯蔵部（図示せず）、及びデータを処理するデータ処理部（図示せず）を含む。本実施形態では、回路部１１１は、例えば４個から成り、回路部１１１は２×２行列状に半導体チップ本体１１２上に配置される。
ボンディングパッド１１４は、例えば半導体チップ本体１１２の第１の面（１１２ａ）上に配置される。本実施形態では、複数のボンディングパッド１１４は隣接した一対の回路部１１１の間に配置される。
ボンディングパッド１１４は、半導体チップ本体１１２の回路部１１１のデータ貯蔵部及び／又はデータ処理部と電気的に接続される。
ヒューズ１１７は、ボンディングパッド１１４及び回路部１１１の間に配置される。複数のヒューズ１１７は回路部１１１をリペアする。ヒューズ絶縁部材１１８はヒューズ１１７を絶縁する。ヒューズ絶縁部材１１８は、例えば有機物を含むことができる。ヒューズ絶縁部材１１８は、ヒューズ１１７と対応する所に選択的に形成できる。ヒューズ絶縁部材１１８の上面は、例えば保護膜パターン１１５と実質的に同一の平面上に配置できる。
貫通電極１２０は、半導体チップ１１０のボンディングパッド１１４、及びボンディングパッド１１４と対応する半導体チップ本体１１２を貫通する。貫通電極１２０はボンディングパッド１１４と直接電気的に連結され、貫通電極１２０の端部は、半導体チップ本体１１２の第２の面（１１２ｂ）から突出する。
貫通電極１２０は、第１の電極１２２及び第２の電極１２４を含む。
貫通電極１２０の第１の電極１２２は、ボンディングパッド１１４及び半導体チップ本体１１２を貫通する。第１の電極１２２はリセス部１２１を有し、リセス部１２１を有する第１の電極１２２は、例えばパイプ状を有する。第１の電極１２２の一部は、ボンディングパッド１１４と電気的に直接接続される。第１の電極１２２の一部は、保護膜パターン１１５によって露出されたボンディングパッド１１４を覆う。
第２の電極１２４は、第１の電極１２２のリセス部１２１内に配置される。
本実施形態では、露出された第１の電極１２２及び第２の電極１２４の端部は、例えば保護膜パターン１１５と実質的に同一の平面上に配置され、第１の電極１２２は、保護膜パターン１１５によって露出されたボンディングパッド１１４の上面を覆う。
第１の電極１２２は、例えば第１の硬度を有する第１の金属を含むことができ、第２の電極１２４は、第１の電極１２２の第１の硬度よりも相対的に低い第２の硬度を有する第２の金属を含むことができる。第１の電極１２２として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極１２４として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
これとは違って、第１の電極１２２は、例えば第１の溶融点を有する第１の金属を含むことができ、第２の電極１２４は、第１の電極１２２の第１の溶融点よりも相対的に低い第２の溶融点を有する第２の金属を含むことができる。第１の電極１２２として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極１２４として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
一方、第１の電極１２２の開口された端部は、リセス部１２１の嵩を拡張するための第１の拡張部（１２２ａ）を有し、第２の電極１２４は、第１の拡張部（１２２ａ）に対応して面積が増加する第２の拡張部（１２４ａ）を有する。
図９は、本発明の一実施形態による半導体パッケージを示す断面図である。
図９に示した半導体パッケージは、特に、少なくとも２個の半導体パッケージを積層して積層半導体パッケージを製造することに適する。
図９を参照すれば、半導体パッケージ１００は半導体チップ１１０、貫通電極１２０及び絶縁膜１３０を含む。
半導体チップ１１０は半導体チップ本体１１２、ボンディングパッド１１４を含む。これに加えて、半導体チップ１１０は、ボンディングパッド１１４を露出する開口を有する保護膜パターン１１５を含むことができる。
半導体チップ本体１１２は、データ貯蔵部及びデータ処理部を有する回路部１１１を含む。
回路部１１１を有する半導体チップ本体１１２は、例えば直六面体状を有する。
半導体チップ本体１１２は、第１の面（１１２ａ）及び第１の面（１１２ａ）に対向する第２の面（１１２ｂ）を有する。
ボンディングパッド１１４は、例えば半導体チップ本体１１２の第１の面（１１２ａ）上に配置される。本実施形態では、複数のボンディングパッド１１４は隣接した一対の回路部１１１の間に配置される。
ボンディングパッド１１４は、半導体チップ本体１１２の回路部１１１のデータ貯蔵部及び／又はデータ処理部と電気的に接続される。
貫通電極１２０は、半導体チップ１１０のボンディングパッド１１４、及びボンディングパッド１１４と対応する半導体チップ本体１１２を貫通する。ボンディングパッド１１４及び半導体チップ本体１１２を貫通する貫通電極１２０は、ボンディングパッド１１４と直接電気的に連結され、貫通電極１２０の端部は、半導体チップ本体１１２の第２の面（１１２ｂ）から突出する。
貫通電極１２０は、第１の電極１２２及び第２の電極１２４を含む。
第１の電極１２２は、ボンディングパッド１１４及び半導体チップ本体１１２を貫通する。第１の電極１２２はリセス部１２１を有し、リセス部１２１を有する第１の電極１２２は、一側端部が閉じ、一側端部に対向する他側端部が開口されたパイプ状を有する。第１の電極１２２の一部はボンディングパッド１１４と電気的に直接接続される。
第２の電極１２４は、第１の電極１２２のリセス部１２１内に配置される。
第１の電極１２２は、例えば第１の硬度を有する第１の金属を含むことができ、第２の電極１２４は、第１の電極１２２の第１の硬度よりも相対的に低い第２の硬度を有する第２の金属を含むことができる。第１の電極１２２として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極１２４として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
これとは違って、第１の電極１２２は、例えば第１の溶融点を有する第１の金属を含むことができ、第２の電極１２４は、第１の電極１２２の第１の溶融点よりも相対的に低い第２の溶融点を有する第２の金属を含むことができる。第１の電極１２２として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極１２４として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
一方、第１の電極１２２の開口された端部は、リセス部１２１の嵩を拡張するための第１の拡張部（１２２ａ）を有し、第２の電極１２４は、第１の拡張部（１２２ａ）に対応して面積が増加する第２の拡張部（１２４ａ）を有する。
絶縁膜１３０は、半導体チップ本体１１２の第１の面（１１２ａ）を覆って、半導体チップ本体１１２の第１の面（１１２ａ）から露出された貫通電極１２０の第１の電極１２２及び第２の電極１２４を覆う。絶縁膜１３０は、例えば有機膜でありうる。絶縁膜１３０の厚さは、半導体チップ本体１１２の第２の面（１１２ｂ）から突出した貫通電極１２０の突出した長さよりも薄く形成される。
図１０は、図９に示した絶縁膜に形成された開口を示す断面図である。
図１０を参照すれば、半導体チップ本体１１２の第１の面（１１２ａ）を覆う絶縁膜１３０は、貫通電極１２０の第２の電極１２４を露出する開口１３２を有する。本実施形態では、絶縁膜１３０の開口１３２は、選択的に貫通電極１２０の第２の電極１２４を露出できる。これとは違って、絶縁膜１３０の開口１３２は、第２の電極１２４だけでなく、第１の電極１２２も一緒に露出することができる。
図１１は、図１に示した貫通電極を有する積層半導体パッケージを示す断面図である。
図１１を参照すれば、積層半導体パッケージ１９９は、下部半導体パッケージ１８０、上部半導体パッケージ１９０及び基板１５０を含む。これに加えて、積層半導体パッケージ１９９は、ダミーチップサポート部材１５７を含むことができる。
下部半導体パッケージ１８０は、下部半導体チップ本体１８１及びボンディングパッド１８２を含む。
下部半導体チップ本体１８１は、データを貯蔵するためのデータ貯蔵部（図示せず）、及びデータを処理するデータ処理部（図示せず）を有する回路部（図示せず）を含む。
下部半導体チップ本体１８１の上面にはボンディングパッド１８２が配置される。本実施形態では、複数のボンディングパッド１８２は下部半導体チップ本体１８１の上面の中央部に配置され、回路部はボンディングパッド１８２の両側に配置される。
ボンディングパッド１８２は、下部半導体チップ本体１８１の回路部のデータ貯蔵部及び／又はデータ処理部と電気的に接続される。
下部貫通電極１８５は、ボンディングパッド１８２、及びボンディングパッド１８２と対応する下部半導体チップ本体１８１を貫通する。ボンディングパッド１８２及び下部半導体チップ本体１８１を貫通する下部貫通電極１８５は、ボンディングパッド１８２と直接電気的に連結され、下部貫通電極１８５の端部は下部半導体チップ本体１８１の下面から突出する。
下部貫通電極１８５は、第１の電極１８４及び第２の電極１８６を含む。
第１の電極１８４は、ボンディングパッド１８２及び下部半導体チップ本体１８１を貫通する。第１の電極１８４はリセス部を有し、第１の電極１８４の一部はボンディングパッド１８２を覆う。
第２の電極１８６は、第１の電極１８４のリセス部内に配置される。
第１の電極１８４は、例えば第１の硬度を有する第１の金属を含むことができ、第２の電極１８６は、第１の電極１８４の第１の硬度よりも相対的に低い第２の硬度を有する第２の金属を含むことができる。
第１の電極１８４として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極１８６として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
これとは違って、第１の電極１８４は、例えば第１の溶融点を有する第１の金属を含むことができ、第２の電極１８６は、第１の電極１８４の第１の溶融点よりも相対的に低い第２の溶融点を有する第２の金属を含むことができる。
第１の電極１８４として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極１８６として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
下部半導体パッケージ１８０の下部半導体チップ本体１８１の上面には、上面を覆う絶縁膜１８７が配置される。
上部半導体パッケージ１９０は、下部半導体パッケージ１８０の上に配置される。
上部半導体パッケージ１９０は、上部半導体チップ本体１９１及びボンディングパッド１９２を含む。
上部半導体チップ本体１９１は、データを貯蔵するためのデータ貯蔵部（図示せず）、及びデータを処理するデータ処理部（図示せず）を有する回路部（図示せず）を含む。上部半導体チップ本体１９１の上面にはボンディングパッド１９２が配置される。本実施形態では、複数のボンディングパッド１９２は、上部半導体チップ本体１９１の上面の中央部に配置される。上部半導体チップ本体１９１のボンディングパッド１９２は、下部半導体チップ本体１８１のボンディングパッド１９２と対応する位置に配置される。
上部半導体チップ本体１９１のボンディングパッド１９２は、回路部のデータ貯蔵部及び／又はデータ処理部と電気的に接続される。
上部貫通電極１９５は、ボンディングパッド１９２、及びボンディングパッド１９２と対応する上部半導体チップ本体１９１を貫通する。上部貫通電極１９５は、ボンディングパッド１９２と直接電気的に連結され、上部貫通電極１９５の端部は、上部半導体チップ本体１９１の下面から突出する。上部貫通電極１９５は、絶縁膜１８７を貫通して下部貫通電極１８５と電気的に連結される。
上部貫通電極１９５は、第１の電極１９４及び第２の電極１９６を含む。
第１の電極１９４は、ボンディングパッド１９２、及び上部半導体チップ本体１９１を貫通する。第１の電極１９４はリセス部を有し、リセス部を有する第１の電極１９４はパイプ状を有する。第１の電極１９４の一部はボンディングパッド１９２を覆う。
第２の電極１９６は、第１の電極１９４のリセス部内に配置される。
第１の電極１９４は、例えば第１の硬度を有する第１の金属を含むことができ、第２の電極１９６は、第１の電極１９４の第１の硬度よりも相対的に低い第２の硬度を有する第２の金属を含むことができる。
第１の電極１９４として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極１９６として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
これとは違って、第１の電極１９４は、例えば第１の溶融点を有する第１の金属を含むことができ、第２の電極１９６は、第１の電極１９４の第１の溶融点よりも相対的に低い第２の溶融点を有する第２の金属を含むことができる。
第１の電極１９４として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極１９６として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
上部半導体パッケージ１９０の上部半導体チップ本体１９１の上面には、上面を覆う絶縁膜１９７が配置される。
上部半導体パッケージ１９０の上部貫通電極１９５の第１の電極１９４は、下部半導体パッケージ１８０の上面に配置された絶縁膜１８７を貫通して、下部半導体パッケージ１８０の下部貫通電極１８５の第２の電極１８６と電気的に接続され、この時絶縁膜１８７によって、上部半導体パッケージ１９０及び下部半導体パッケージ１８０の間にギャップを形成することなく、上部及び下部半導体パッケージ１８０、１９０は積層される。
基板１５０は、下部半導体パッケージ１８０と電気的に接続される。基板１５０は、基板本体１５１、基板本体１５１の上面に配置された接続パッド１５２、接続パッド１５２上に配置されたソルダ層１５３、基板本体１５１の上面に対向する下面に配置されたボールランド１５４、及びボールランド１５４に配置されたソルダボール１５５を含む。
接続パッド１５２は、下部半導体パッケージ１８０の下部半導体チップ本体１８１の後面から突出した下部貫通電極１８５の第１の電極１８４と、電気的に接続される。下部貫通電極１８５の第１の電極１８４は、接続パッド１５２上に配置されたソルダ層１５３と電気的に接続される。
ダミーチップサポート部材１５７は、下部半導体パッケージ１８０及び基板１５０の間に介在する。ダミーチップサポート部材１５７は、例えば下部半導体パッケージ１８０のエッジに沿って複数が配置できる。ダミーチップサポート部材１５７は、例えばダミーソルダボール、ダミーバンプ、及び閉ループ状を有するダミーサポート部材でありうる。ダミーチップサポート部材１５７は、下部半導体パッケージ１８０及び基板１５０の間に介在して、下部半導体パッケージ１８０を安定的にサポートする。
一方、基板１５０及び下部半導体パッケージ１８０の間に空間が形成されることを防止するために、基板１５０及び下部半導体パッケージ１８０の間にはアンダーフィル部材１５６が配置できる。
図１２は、本発明の一実施形態による半導体パッケージを示す平面図である。図１３は図１２のＩＶ−ＩＶ´線に沿って切断した断面図である。
図１２及び図１３を参照すれば、半導体パッケージ２００は、半導体チップ２１０、貫通電極２２０及び再配線２３０を含む。
半導体チップ２１０は、半導体チップ本体２１２及びボンディングパッド２１４を含む。これに加えて、半導体チップ２１０は、ボンディングパッド２１４を露出する開口を有する保護膜パターン２１５を含むことができる。
半導体チップ本体２１２は回路部２１１を含む。回路部２１１は、例えばデータを貯蔵するためのデータ貯蔵部（図示せず）、及びデータを処理するデータ処理部（図示せず）を含む。
回路部２１１を有する半導体チップ本体２１２は、例えば直六面体状を有する。
半導体チップ本体２１２は、第１の面（２１２ａ）、及び第１の面（２１２ａ）に対向する第２の面（２１２ｂ）を有する。
ボンディングパッド２１４は、例えば半導体チップ本体２１２の第１の面（２１２ａ）上に配置される。本実施形態では、複数のボンディングパッド２１４は第１の面（２１２ａ）の中央部に配置される。
ボンディングパッド２１４は、半導体チップ本体２１２の回路部２１１のデータ貯蔵部及び／又はデータ処理部と、電気的に接続される。
貫通電極２２０は、半導体チップ２１０の半導体チップ本体２１２を貫通する。半導体チップ本体２１２を貫通する貫通電極２２０は、例えばボンディングパッド２１４と離隔された半導体チップ本体２１２のエッジを貫通する。貫通電極２２０の端部は、半導体チップ本体２１２の第２の面（２１２ｂ）から突出する。
貫通電極２２０は、第１の電極２２２及び第２の電極２２４を含む。これに加えて、貫通電極２２０は、第１の電極２２２の表面に配置されたシード金属層（図示せず）を更に含むことができる。シード金属層は、第１の電極２２２を鍍金方法で形成するとき、第１の電極２２２の表面に選択的に形成できる。
第１の電極２２２は、半導体チップ本体２１２を貫通する。第１の電極２２２はリセス部２２１を有し、リセス部２２１を有する第１の電極２２２は、一側端部が開口されたパイプ状を有する。
第２の電極２２４は、第１の電極２２２のリセス部２２１内に配置される。
第１の電極２２２は、例えば第１の硬度を有する第１の金属を含むことができ、第２の電極２２４は、第１の電極２２２の第１の硬度よりも相対的に低い第２の硬度を有する第２の金属を含むことができる。
第１の電極２２２として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極２２４として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
これとは違って、第１の電極２２２は、例えば第１の溶融点を有する第１の金属を含むことができ、第２の電極２２４は、第１の電極２２２の第１の溶融点よりも相対的に低い第２の溶融点を有する第２の金属を含むことができる。
第１の電極２２２として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極２２４として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
一方、第１の電極２２２の開口された端部は、リセス部２２１の嵩を拡張するための第１の拡張部（２２２ａ）を有し、第２の電極２２４は、第１の拡張部（２２２ａ）に対応して面積が増加する第２の拡張部（２２４ａ）を有する。
再配線２３０は、半導体チップ本体２１２の第１の面（２１２ａ）上に配置される。再配線２３０は、半導体チップ本体２１２の中央部に配置されたボンディングパッド２１４、及び半導体チップ本体２１２のエッジに配置された貫通電極２２０を電気的に連結する。再配線パターン２３０は、平面上から見たとき、バー状を有する。
本実施形態では、再配線２３０及び半導体チップ本体２１２の間には、シード金属パターン２３２が配置できる。シード金属パターン２３２は、再配線パターン２３０を鍍金方法によって形成するために、半導体チップ本体２１２及び再配線２３０の間に介在する。
シード金属パターン２３２は、再配線２３０と同一の形状及び同一の大きさを有する。
再配線２３０として使用できる物質の例としては、銅、アルミニウム、金及び金属合金などを挙げることができる。
再配線２３０及びボンディングパッド２１４の間には、連結パターン２３４が配置される。連結パターン２３４の上面は、保護膜パターン２１５の上面と実質的に同一な平面上に配置される。連結パターン２３４は、貫通電極２２０の第１の電極２２２と実質的に同一の物質を含む。
再配線２３０は、貫通電極２２０の第２の電極２２４を選択的に露出する開口２３１を含むことができる。
図１４は、図１３に示した半導体パッケージに絶縁膜が配置されたことを示す断面図である。
図１４を参照すれば、半導体パッケージ１００の半導体チップ本体２１２の第１の面（２１２ａ）上には、全面にわたって絶縁膜２３７が配置されて、貫通電極２２０の端部及び再配線２３０は、絶縁膜２３７によって覆われる。本実施形態では、絶縁膜２３７は、例えば有機物を含む。
図１５は、図１４に示した絶縁膜に形成された開口を示す断面図である。
図１５を参照すれば、半導体パッケージ１００の半導体チップ本体２１２の第１の面（２１２ａ）上には、貫通電極２２０の第２の電極２２４を選択的に露出する開口２３８を更に含むことができる。
図１６は、本発明の一実施形態による半導体パッケージを示す断面図である。本発明の一実施形態による半導体パッケージは、ヒューズ及びヒューズ絶縁部材を除外すれば、前述の図１３を参照して説明した半導体パッケージと実質的に同一である。従って、同一の部分についての重複した説明は省略し、同一の部分については同一の参照符号及び名称を付与する。
図１６を参照すれば、半導体パッケージ２００は、半導体チップ２１０及び貫通電極２２０を含む。
半導体チップ２１０は、半導体チップ本体２１２、ボンディングパッド２１４、ヒューズ（２１９ａ）及びヒューズ絶縁部材（２１９ｂ）を含む。これに加えて、半導体チップ２１０は、ボンディングパッド２１４を露出する開口を有する保護膜パターン２１５を含むことができる。
半導体チップ本体２１２は、例えば回路部（図示せず）を含む。回路部は、例えばデータを貯蔵するためのデータ貯蔵部（図示せず）、及びデータを処理するデータ処理部（図示せず）を含む。本実施形態では、複数の回路部は半導体チップ本体２１２のエッジ部分に配置される。
回路部を有する半導体チップ本体２１２は、例えば直六面体状を有する。半導体チップ本体２１２は、第１の面（２１２ａ）、及び第１の面（２１２ａ）に対向する第２の面（２１２ｂ）を有する。
ボンディングパッド２１４は、例えば半導体チップ本体２１２の第１の面（２１２ａ）のエッジ上に配置される。
ボンディングパッド２１４は、半導体チップ本体２１２の回路部のデータ貯蔵部及び／又はデータ処理部と、電気的に接続される。
ヒューズ（１１９ａ）は、ボンディングパッド２１４及び回路部２１１の間に配置される。複数のヒューズ（１１９ａ）は回路部をリペアする。ヒューズ絶縁部材（１１９ｂ）は、再配線２３０及びヒューズ（１１９ａ）が電気的にショートされることを防止する。ヒューズ絶縁部材（１１９ｂ）は、例えば有機物を含むことができる。ヒューズ絶縁部材（１１９ｂ）は、ヒューズ（１１９ａ）と対応する所に選択的に形成できる。ヒューズ絶縁部材（１１９ｂ）の上面は、例えば保護膜パターン２１５と実質的に同一の平面上に配置できる。
図１７は、本発明の実施形態による半導体パッケージを示す断面図である。
図１７を参照すれば、半導体パッケージ２００は、下部半導体パッケージ２８０、上部半導体パッケージ２９０、及び基板３００を含む。これに加えて、半導体パッケージ２００は、ダミーチップサポート部材３５７を更に含むことができる。
下部半導体パッケージ２８０は、下部半導体チップ本体２８１及びボンディングパッド２８２を含む。
下部半導体チップ本体２８１は、データを貯蔵するためのデータ貯蔵部（図示せず）、及びデータを処理するデータ処理部（図示せず）を有する回路部（図示せず）を含む。
下部半導体チップ本体２８１の上面には、ボンディングパッド２８２が配置される。本実施形態では、複数のボンディングパッド２８２は下部半導体チップ本体２８１の上面の中央部に配置される。
ボンディングパッド２８２は、下部半導体チップ本体２８１の回路部のデータ貯蔵部及び／又はデータ処理部と、電気的に接続される。
下部貫通電極２８５は、ボンディングパッド２８２と離隔された下部半導体チップ本体２８１のエッジを貫通する。下部半導体チップ本体２８１のエッジを貫通する下部貫通電極２８５の端部は、下部半導体チップ本体２８１の下面から突出する。
下部貫通電極２８５は、第１の電極２８４及び第２の電極２８６を含む。
第１の電極２８４は、下部半導体チップ本体２８１を貫通する。第１の電極２８４はリセス部を有し、リセス部を有する第１の電極２８４はパイプ状を有する。
第２の電極２８６は、第１の電極２８４のリセス部内に配置される。
第１の電極２８４は、例えば第１の硬度を有する第１の金属を含むことができ、第２の電極２８６は、第１の電極２８４の第１の硬度よりも相対的に低い第２の硬度を有する第２の金属を含むことができる。
第１の電極２８４として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極２８６として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
これとは違って、第１の電極２８４は、例えば第１の溶融点を有する第１の金属を含むことができ、第２の電極２８６は、第１の電極２８４の第１の溶融点よりも相対的に低い第２の溶融点を有する第２の金属を含むことができる。
第１の電極２８４として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極２８６として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
再配線２８８は、下部半導体チップ本体２８１の中央部に配置されたボンディングパッド２８２、及び下部半導体チップ本体２８１のエッジに配置された貫通電極２８５を電気的に連結する。再配線２８８は、貫通電極２８５の第２の電極２８６を露出する開口を有する。
下部半導体パッケージ２８０の下部半導体チップ本体２８１の上面には、上面を覆う絶縁膜２８７が配置される。
上部半導体パッケージ２９０は、下部半導体パッケージ２８０の上に配置される。
上部半導体パッケージ２９０は、上部半導体チップ本体２９１及びボンディングパッド２９２を含む。
上部半導体チップ本体２９１は、データを貯蔵するためのデータ貯蔵部（図示せず）、及びデータを処理するデータ処理部（図示せず）を有する回路部（図示せず）を含む。
上部半導体チップ本体２９１の上面には、ボンディングパッド２９２が配置される。本実施形態では、複数のボンディングパッド２９２は上部半導体チップ本体２９１の上面の中央部に配置される。上部半導体チップ本体２９１のボンディングパッド２９２は、下部半導体チップ本体２８１のボンディングパッド２８２と対応する位置に配置される。
ボンディングパッド２９２は、上部半導体チップ本体２９１の回路部のデータ貯蔵部及び／又はデータ処理部と、電気的に接続される。
上部貫通電極２９５は、上部半導体チップ本体２９１のエッジを貫通する。上部半導体チップ本体２９１のエッジを貫通する上部貫通電極２９５は、上部半導体チップ本体２９１の下面から突出する。上部貫通電極２９５は、下部貫通電極２８５と電気的に接続される。
上部貫通電極２９５は、第１の電極２９４及び第２の電極２９６を含む。
第１の電極２９４は、上部半導体チップ本体２９１を貫通する。第１の電極２９４はリセス部を有し、リセス部を有する第１の電極２９４はパイプ状を有する。
第２の電極２９６は、第１の電極２９４のリセス部内に配置される。
第１の電極２９４は、例えば第１の硬度を有する第１の金属を含むことができ、第２の電極２９６は、第１の電極２９４の第１の硬度よりも相対的に低い第２の硬度を有する第２の金属を含むことができる。
第１の電極２９４として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極２９６として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
これとは違って、第１の電極２９４は、例えば第１の溶融点を有する第１の金属を含むことができ、第２の電極２９６は、第１の電極２９４の第１の溶融点よりも相対的に低い第２の溶融点を有する第２の金属を含むことができる。
第１の電極２９４として使用できる物質の例としては、銅、アルミニウム、アルミニウム合金及び金属合金などを挙げることができる。第２の電極２９６として使用できる物質の例としては、鉛を含むソルダなどを挙げることができる。
上部半導体パッケージ２９０の上部半導体チップ本体２９１の上面には、上面を覆う絶縁膜２９７が配置される。
上部半導体パッケージ２９０の上部貫通電極２９５の第１の電極２９４は、下部半導体パッケージ２８０の上面に配置された絶縁膜２８７を貫通して、下部半導体パッケージ２８０の下部貫通電極２８５の第２の電極２８６と電気的に接続され、この時絶縁膜２８７によって、上部半導体パッケージ２９０及び下部半導体パッケージ２８０の間にギャップを形成することなく、上部及び下部半導体パッケージ２８０、２９０は積層される。
基板３００は、下部半導体パッケージ２８０と電気的に接続される。基板３００は、基板本体３５１、基板本体３５１の上面に配置された接続パッド３５２、接続パッド３５２上に配置されたソルダ層３５３、基板本体３５１の上面に対向する下面に配置されたボールランド３５４、及びボールランド３５４に配置されたソルダボール３５５を含む。
接続パッド３５２は、下部半導体パッケージ２８０の下部半導体チップ本体２８１の後面から突出した下部貫通電極２８５の第１の電極２８４と、電気的に接続される。下部貫通電極２８５の第１の電極２８４は、接続パッド３５２上に配置されたソルダ層３５３と電気的に接続される。
ダミーチップサポート部材３５７は、下部半導体パッケージ２８０及び基板３５０の間に介在する。ダミーチップサポート部材３５７は、例えば下部半導体パッケージ２８０の中央部に複数が配置できる。ダミーチップサポート部材３５７は、例えばダミーソルダボール、ダミーバンプ、及び閉ループ状を有するダミーサポート部材でありうる。ダミーチップサポート部材３５７は、下部半導体パッケージ２８０及び基板３００の間に介在して、下部半導体パッケージ２８０を安定的にサポートする。
一方、基板３００及び下部半導体パッケージ２８０の間に空間が形成されることを防止するために、基板３００及び下部半導体パッケージ２８０の間にはアンダーフィル部材３５６が配置できる。
以上、ここでは本発明を特定実施形態に関連して示して説明したが、本発明はそれに限定されるものではなく、本発明の特許請求の範囲に記載した本発明の精神と分野を離脱しない限度内で本発明が多様に改造及び変形できるということを、当業者は容易に理解することができる。
本発明の一実施形態による半導体パッケージ用貫通電極を示す断面図である。 図１に示した貫通電極を有する半導体パッケージを示す平面図である。 図２のＩ−Ｉ´線に沿って切断した断面図である。 本発明の一実施形態による半導体パッケージを示す平面図である。 図４のＩＩ−ＩＩ´線に沿って切断した断面図である。 本発明の一実施形態による半導体パッケージを示す平面図である。 図６のＩＩＩ−ＩＩＩ´線に沿って切断した断面図である。 図７の‘Ａ’部分拡大図である。 本発明の一実施形態による半導体パッケージを示す断面図である。 図９に示した絶縁膜に形成された開口を示す断面図である。 図１に示した貫通電極を有する積層半導体パッケージを示す断面図である。 本発明の一実施形態による半導体パッケージを示す平面図である。 図１２のＩＶ−ＩＶ´線に沿って切断した断面図である。 図１３に示した半導体パッケージに絶縁膜が配置されたことを示す断面図である。 図１４に示した絶縁膜に形成された開口を示す断面図である。 本発明の一実施形態による半導体パッケージを示す断面図である。 本発明の一実施形態による半導体パッケージを示す断面図である。
符号の説明
１ 半導体チップ
１０ 貫通電極
１１ 第１の電極
１１ａ 第１の拡張部
１２ リセス部
１４ 第２の電極
１４ａ 第２の拡張部

Claims (39)

  1. 半導体チップを貫通して、内部にリセス部が形成された第１の電極、及び
    前記リセス部内に配置された第２の電極を含むことを特徴とする半導体パッケージ用貫通電極。
  2. 前記第１の電極は、第１の硬度を有する第１の金属を含み、前記第２の電極は前記第１の硬度よりも低い第２の硬度を有する第２の金属を含むことを特徴とする請求項１に記載の半導体パッケージ用貫通電極。
  3. 前記第１の電極は、第１の溶融点を有する第１の金属を含み、前記第２の電極は前記第１の溶融点よりも低い第２の溶融点を有する第２の金属を含むことを特徴とする請求項１に記載の半導体パッケージ用貫通電極。
  4. 前記第１の電極は、銅、アルミニウム、アルミニウム合金及び金属合金から成る群から選択される何れか一つを含むことを特徴とする請求項１に記載の半導体パッケージ用貫通電極。
  5. 前記第２の電極は、鉛を含むソルダであることを特徴とする請求項１に記載の半導体パッケージ用貫通電極。
  6. 前記第１の電極の長さは、前記半導体チップの厚さよりも長いことを特徴とする請求項１に記載の半導体パッケージ用貫通電極。
  7. 前記第１の電極は、一側端部が閉じたパイプ状を有することを特徴とする請求項１に記載の半導体パッケージ用貫通電極。
  8. 前記第１の電極は、前記一側端部に対向する他側端部に、拡張された第１の拡張部を有し、前記第２の電極は、前記第１の拡張部と対応して拡張された第２の拡張部を有することを特徴とする請求項１に記載の半導体パッケージ用貫通電極。
  9. 前記第１の電極の外側面にはシード金属層が形成されることを特徴とする請求項１に記載の半導体パッケージ用貫通電極。
  10. 回路部を有する半導体チップ本体及び前記回路部と連結されたボンディングパッドを有する半導体チップ、並びに
    前記ボンディングパッド及び前記ボンディングパッドと対応する前記半導体チップ本体を貫通し、内部にリセス部を有する第１の電極、及び前記リセス部の内部に配置された第２の電極を有する貫通電極を含むことを特徴とする半導体パッケージ。
  11. 前記第１の電極は、第１の硬度を有する第１の金属を含み、前記第２の電極は、前記第１の硬度よりも低い第２の硬度を有する第２の金属を含むことを特徴とする請求項１０に記載の半導体パッケージ。
  12. 前記第１の電極は、第１の溶融点を有する第１の金属を含み、前記第２の電極は、前記第１の溶融点よりも低い第２の溶融点を有する第２の金属を含むことを特徴とする請求項１０に記載の半導体パッケージ。
  13. 前記第１の電極は、銅、アルミニウム、アルミニウム合金及び金属合金から成る群から選択される何れか一つを含み、前記第２の電極は、鉛を含むソルダであることを特徴とする請求項１０に記載の半導体パッケージ。
  14. 前記第１の電極の長さは、前記半導体チップ本体の厚さよりも長いことを特徴とする請求項１０に記載の半導体パッケージ。
  15. 前記第１の電極は、前記ボンディングパッドと電気的に接続され、端部が開口されたパイプ状を有することを特徴とする請求項１０に記載の半導体パッケージ。
  16. 前記第１の電極の前記端部は、拡張された第１の拡張部を有し、前記第２の電極は、前記第１の拡張部と対応して拡張された第２の拡張部を有することを特徴とする請求項１５に記載の半導体パッケージ。
  17. 前記ボンディングパッドは、前記半導体チップ本体の上面の中央部に配置されることを特徴とする請求項１０に記載の半導体パッケージ。
  18. 前記ボンディングパッドは、前記半導体チップ本体の上面のエッジに配置されることを特徴とする請求項１０に記載の半導体パッケージ。
  19. 前記半導体チップは、前記半導体チップ本体上に配置されて前記ボンディングパッド、前記第１の電極及び前記第２の電極を覆う絶縁膜を含むことを特徴とする請求項１０に記載の半導体パッケージ。
  20. 前記絶縁膜は、前記第２の電極を露出する開口を含むことを特徴とする請求項１９に記載の半導体パッケージ。
  21. 前記半導体チップ本体は、前記回路部をリペアするためのヒューズ、及び前記ヒューズを覆って絶縁するヒューズ絶縁部材を含むことを特徴とする請求項１０に記載の半導体パッケージ。
  22. 前記貫通電極と接続される接続パッド、前記接続パッド上に配置されたソルダ層を有する基板、及び前記基板と前記半導体チップ本体の間に介在するアンダーフィル部材を更に含むことを特徴とする請求項１０に記載の半導体パッケージ。
  23. 前記基板及び前記半導体チップ本体の間には、前記半導体チップ本体を安定的にサポートするためのダミーチップサポート部材が介在することを特徴とする請求項２２に記載の半導体パッケージ。
  24. 前記ダミーチップサポート部材は、ダミーソルダボール、ダミーバンプ及び閉ループ状を有するダミーサポート部材のうち何れか一つであることを特徴とする請求項２３に記載の半導体パッケージ。
  25. 回路部を有する半導体チップ本体、及び前記回路部と連結され、前記半導体チップ本体の中央に配置されたボンディングパッドを有する半導体チップ、
    前記半導体チップ本体のエッジを貫通し、内部にリセス部を有する第１の電極、及び前記リセス部の内部に配置された第２の電極を有する貫通電極、並びに
    前記ボンディングパッド及び前記貫通電極を電気的に連結する再配線を含むことを特徴とする半導体パッケージ。
  26. 前記再配線は、前記第２の電極を露出する開口を有することを特徴とする請求項２５に記載の半導体パッケージ。
  27. 前記第１の電極は、第１の硬度を有する第１の金属を含み、前記第２の電極は、前記第１の硬度よりも低い第２の硬度を有する第２の金属を含むことを特徴とする請求項２５に記載の半導体パッケージ。
  28. 前記第１の電極は、第１の溶融点を有する第１の金属を含み、前記第２の電極は、前記第１の溶融点よりも低い第２の溶融点を有する第２の金属を含むことを特徴とする請求項２５に記載の半導体パッケージ。
  29. 前記第１の電極は、銅、アルミニウム、アルミニウム合金及び金属合金から成る群から選択される何れか一つを含み、前記第２の電極は、鉛を含むソルダであることを特徴とする請求項２５に記載の半導体パッケージ。
  30. 前記第１の電極の長さは、前記半導体チップ本体の厚さよりも長いことを特徴とする請求項２５に記載の半導体パッケージ。
  31. 前記第１の電極は、前記半導体チップ本体の表面部分で拡張された第１の拡張部を有し、前記第２の電極は、前記第１の拡張部と対応して拡張された第２の拡張部を有することを特徴とする請求項２５に記載の半導体パッケージ。
  32. 前記半導体チップは、前記半導体チップ本体上に配置されて、前記ボンディングパッド、前記第１の電極及び前記第２の電極を覆う絶縁膜を含むことを特徴とする請求項２５に記載の半導体パッケージ。
  33. 前記絶縁膜は、前記第２の電極を露出する開口を有することを特徴とする請求項３２に記載の半導体パッケージ。
  34. 前記再配線はシード金属パターンを含むことを特徴とする請求項２５に記載の半導体パッケージ。
  35. 前記再配線及び前記ボンディングパッドの間には、前記第１の電極と同一の物質を含む連結パターンが配置されることを特徴とする請求項２５に記載の半導体パッケージ。
  36. 前記半導体チップ本体は、前記回路部をリペアするためのヒューズ、及び前記ヒューズを覆うヒューズ絶縁パターンを含むことを特徴とする請求項２５に記載の半導体パッケージ。
  37. 前記貫通電極と接続される接続パッド、前記接続パッド上に配置されたソルダ層を有する基板、及び前記基板と前記半導体チップ本体との間に介在するアンダーフィル部材を更に含むことを特徴とする請求項２５に記載の半導体パッケージ。
  38. 前記基板及び前記半導体チップ本体の間には、前記半導体チップ本体を安定的にサポートするためのダミーチップサポート部材が介在することを特徴とする請求項３７に記載の半導体パッケージ。
  39. 前記ダミーチップサポート部材は、ダミーソルダボール、ダミーバンプ及び閉ループ状を有するダミーサポート部材のうち何れか一つであることを特徴とする請求項３８に記載の半導体パッケージ。
JP2007267007A 2007-08-16 2007-10-12 半導体パッケージ用貫通電極及びこれを有する半導体パッケージ Pending JP2009049349A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070082437A KR100905784B1 (ko) 2007-08-16 2007-08-16 반도체 패키지용 관통 전극 및 이를 갖는 반도체 패키지

Publications (1)

Publication Number Publication Date
JP2009049349A true JP2009049349A (ja) 2009-03-05

Family

ID=40362310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007267007A Pending JP2009049349A (ja) 2007-08-16 2007-10-12 半導体パッケージ用貫通電極及びこれを有する半導体パッケージ

Country Status (5)

Country Link
US (2) US7973414B2 (ja)
JP (1) JP2009049349A (ja)
KR (1) KR100905784B1 (ja)
CN (2) CN101369566B (ja)
TW (1) TW200910567A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114350A (ja) * 2008-11-10 2010-05-20 Hitachi Ltd 半導体装置の製造方法および半導体装置
WO2024063161A1 (ja) * 2022-09-22 2024-03-28 国立研究開発法人産業技術総合研究所 貫通電極、これを用いた構造体及び３次元積層構造体

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120292367A1 (en) 2006-01-31 2012-11-22 Ethicon Endo-Surgery, Inc. Robotically-controlled end effector
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
EP2575166A3 (en) 2007-03-05 2014-04-09 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
KR101458538B1 (ko) 2007-07-27 2014-11-07 테세라, 인코포레이티드 적층형 마이크로 전자 유닛, 및 이의 제조방법
US8193615B2 (en) 2007-07-31 2012-06-05 DigitalOptics Corporation Europe Limited Semiconductor packaging process using through silicon vias
KR101533663B1 (ko) 2007-08-03 2015-07-03 테세라, 인코포레이티드 재구성된 웨이퍼를 이용한 스택 패키지
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
WO2009154761A1 (en) 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
KR101019709B1 (ko) * 2009-03-03 2011-03-07 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US8466542B2 (en) * 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
KR20100117977A (ko) 2009-04-27 2010-11-04 삼성전자주식회사 반도체 패키지
US20110193212A1 (en) * 2010-02-08 2011-08-11 Qualcomm Incorporated Systems and Methods Providing Arrangements of Vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US9301753B2 (en) 2010-09-30 2016-04-05 Ethicon Endo-Surgery, Llc Expandable tissue thickness compensator
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP2012156327A (ja) * 2011-01-26 2012-08-16 Elpida Memory Inc 半導体装置、及び積層型半導体装置
KR102033789B1 (ko) 2013-07-25 2019-10-17 에스케이하이닉스 주식회사 적층형 패키지 및 그 제조방법
KR20150053088A (ko) * 2013-11-07 2015-05-15 에스케이하이닉스 주식회사 반도체 소자 및 제조 방법
US9962161B2 (en) 2014-02-12 2018-05-08 Ethicon Llc Deliverable surgical instrument
US10327764B2 (en) 2014-09-26 2019-06-25 Ethicon Llc Method for creating a flexible staple line
US10335149B2 (en) 2015-06-18 2019-07-02 Ethicon Llc Articulatable surgical instruments with composite firing beam structures with center firing support member for articulation support
US10076326B2 (en) 2015-09-23 2018-09-18 Ethicon Llc Surgical stapler having current mirror-based motor control
US10186467B2 (en) * 2016-07-15 2019-01-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US20230307418A1 (en) * 2022-03-23 2023-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with enhanced bonding force

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000510288A (ja) * 1996-10-29 2000-08-08 トルーサイ・テクノロジーズ・エルエルシー 集積回路及びその製造方法
US20070184654A1 (en) * 2006-02-03 2007-08-09 Salman Akram Methods for fabricating and filling conductive vias and conductive vias so formed

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP2001135785A (ja) 1999-11-08 2001-05-18 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法
JP3972846B2 (ja) * 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
US6897148B2 (en) * 2003-04-09 2005-05-24 Tru-Si Technologies, Inc. Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
EP1553625B1 (en) * 2004-01-12 2014-05-07 Infineon Technologies AG Method for fabrication of a contact structure
CN100343964C (zh) 2004-02-13 2007-10-17 旺宏电子股份有限公司 多芯片封装结构
KR100618838B1 (ko) 2004-06-24 2006-09-01 삼성전자주식회사 상하 연결 능력을 개선할 수 있는 스택형 멀티칩 패키지
KR20070051165A (ko) * 2005-11-14 2007-05-17 삼성전자주식회사 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
US7781892B2 (en) * 2005-12-22 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000510288A (ja) * 1996-10-29 2000-08-08 トルーサイ・テクノロジーズ・エルエルシー 集積回路及びその製造方法
US20070184654A1 (en) * 2006-02-03 2007-08-09 Salman Akram Methods for fabricating and filling conductive vias and conductive vias so formed

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114350A (ja) * 2008-11-10 2010-05-20 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP4696152B2 (ja) * 2008-11-10 2011-06-08 株式会社日立製作所 半導体装置の製造方法および半導体装置
WO2024063161A1 (ja) * 2022-09-22 2024-03-28 国立研究開発法人産業技術総合研究所 貫通電極、これを用いた構造体及び３次元積層構造体

Also Published As

Publication number Publication date
CN102176439A (zh) 2011-09-07
CN101369566A (zh) 2009-02-18
US20090045504A1 (en) 2009-02-19
US8232654B2 (en) 2012-07-31
CN101369566B (zh) 2013-04-24
KR20090017915A (ko) 2009-02-19
KR100905784B1 (ko) 2009-07-02
US7973414B2 (en) 2011-07-05
US20110198722A1 (en) 2011-08-18
TW200910567A (en) 2009-03-01

Similar Documents

Publication Publication Date Title
JP2009049349A (ja) 半導体パッケージ用貫通電極及びこれを有する半導体パッケージ
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
US10475749B2 (en) Semiconductor package
US7317256B2 (en) Electronic packaging including die with through silicon via
US9397034B2 (en) Multi-chip package having a stacked plurality of different sized semiconductor chips, and method of manufacturing the same
US7374972B2 (en) Micro-package, multi-stack micro-package, and manufacturing method therefor
KR20060074796A (ko) 반도체 소자 패키지
KR102532205B1 (ko) 반도체 칩 및 그 반도체 칩을 포함한 반도체 패키지
US20230378148A1 (en) Semiconductor packages and methods for forming the same
JP2014072487A (ja) 半導体装置およびその製造方法
US7898834B2 (en) Semiconductor chip with chip selection structure and stacked semiconductor package having the same
KR101142339B1 (ko) 반도체 칩
KR20100095901A (ko) 적층형 반도체 패키지
US9230915B2 (en) Semiconductor packages including through electrodes and methods of manufacturing the same
KR101142336B1 (ko) 반도체 칩 및 이를 이용한 스택 패키지
JP2002314034A (ja) 半導体装置
US11482509B2 (en) Semiconductor package
US11373933B2 (en) Semiconductor package including composite molding structure
US20230060946A1 (en) Semiconductor package
US20210320085A1 (en) Semiconductor package
US20240234325A1 (en) Semiconductor package
KR101096446B1 (ko) 스택 패키지
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
JP4764196B2 (ja) 半導体装置の製造方法
KR100914980B1 (ko) 적층 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101005

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120227

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806