TW200910567A - Semiconductor package through-electrode suitable for a stacked semiconductor package and semiconductor package having the same - Google Patents

Semiconductor package through-electrode suitable for a stacked semiconductor package and semiconductor package having the same Download PDF

Info

Publication number
TW200910567A
TW200910567A TW096137764A TW96137764A TW200910567A TW 200910567 A TW200910567 A TW 200910567A TW 096137764 A TW096137764 A TW 096137764A TW 96137764 A TW96137764 A TW 96137764A TW 200910567 A TW200910567 A TW 200910567A
Authority
TW
Taiwan
Prior art keywords
electrode
semiconductor
semiconductor wafer
semiconductor package
package
Prior art date
Application number
TW096137764A
Other languages
English (en)
Inventor
Min-Suk Suh
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200910567A publication Critical patent/TW200910567A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

200910567 九、發明說明： 【發明所屬之技術領域】 本發明係關於—種半導體料之 具有相同電極之半導體封裝。 am 【先前技術】 半導體封裝一般係經過包含半導體晶片製程、 電：二製程、及封裝製程之三步驟製程製造 。半導體晶片製程係產生由各種 、斬六Μ Λ ^ 合禋兀件（例如：電晶體 用：t…及電容器)組成之晶圓。該電測試製程係 =測試各半導體晶片並且將晶片分為優良或； =二體晶片。該封裂製程係保護脆弱之半導體晶 片不文外部侵害和（或）振動。 半導體封裝，包含丰導體；μ 個人電腦、電視接收: 被應用於 等各種ϋ。 賈^、及f訊通訊機 :於半導體封裝技術之進步，已經產生現有之 + W晶片之尺寸之！⑼％至1()5%之「晶片尺寸封 技：由堆疊多件半導體晶片和(或)半導體封裝，： 資：广Λ展已造就一種能提昇資料儲存能力和 貝枓處理速率之「疊層半導體封裝」。 曰近來發展之疊層半導體封農，係經由在半導體 曰曰片上形成一通過電極並且將數片具有通過電極之 200910567 半導體晶片堆疊而製成。 一種高熔點金屬 S亥半導體晶片上形成 ，例如銅，一般係用以形成在 之通過電極。 口，於相鄰之各半導體晶片上形成之通過電 極可藉由一低熔點金屬，例如一銲料彼此相互連接 «亥半V肢晶片之尚熔點通過電極並不受低熔點銲 料之影響，並且彼此電性連接。 田然而，由於用來電性連接各通過電極之銲料， 各疊層半導體晶片之間可能會產生一間隙。由於該 銲料而形成之間隙，係大大地減少該疊層半導體封裝 之可信賴性。 一底膠材料可被注入受到銲接之半導體晶片之 間’以_由於銲接過程中形成之間隙而造成之可 ^賴性之降低n無法將該底膠材料注入先前之 s層半導體封裝之窄間隙。 有可能克服上述問題並且使相鄰之各半導體晶 片之通過電極彼此直接電性連接。^，由於通過電 =必須在高溫和高壓下連結以使各通過電極彼此直 接電性連接，因此會造成另一問題。 【發明内容】 本發明之具體貫施例倍接征 . ^丁、权倂—適合用於一疊層 半導體封裝之半導體封裝之通過電極。 200910567 根據本發明之一具體實施例，一半導體封裝之通 過電極，係包括一具有凹槽部份之第一電極以通過一 半導體晶片，和一設置於該凹槽部份之第二電極。 在該半導體封裝之通過電極，第一電極係包括一 具有第一硬度之第一金屬，第二電極係包括一具有低 於第一硬度之第二硬度之第二金屬。 該半導體封裝之通過電極，第一電極係包括一具 有第一熔點之第一金屬，第二電極係包括一具有低於 第一熔點之第二熔點之第二金屬。 該半導體封裝之通過電極之第一電極係包括銅 、鋁、鋁合金或金屬合金等其中一者。 該半導體封裝之通過電極之第二電極係包括一 含有鉛（Pb)之銲料。 該半導體封裝之通過電極之第一電極之長度大 於該半導體晶片之厚度。 該半導體封裝之通過電極之第一電極係呈管狀， 其一端被封閉。 在該半導體封裝之通過電極，第一電極係具有 一延伸與一端相對之另一端之第一延伸部，第二電極 具有一對應延伸至第一延伸部之第二延伸部。 本發明係提供一具有通過電極之半導體封裝。 根據本發明之一半導體封裝係包括一半導體晶 片，係具有一包含一電路單元和一連接該電路單元之 200910567 銲墊之半導體晶片體；及一通過電極，係具有包含 一凹槽部份之第一電極和一設置在該凹槽部份之 第二電極，以通過該銲墊和與該銲墊相對應之半導 體晶片體。 在該半導體封裝，第一電極係包括一具有第一硬 度之第一金屬，第二電極係包括一具有低於第一硬度 之第二硬度之第二金屬。 在該半導體封裝，第一電極係包括一具有第一熔 點之第一金屬，第二電極係包括一具有低於第一熔點 之第二熔點之第二金屬。 該半導體封裝，第一電極係包括銅、鋁、鋁合金、 及金屬合金等其中之一者，該第二電極係包括一含有 鉛（Pb)之銲料。 該半導體封裝之第一電極之長度大於該半導體 晶片體之厚度。 在該半導體封裝，第一電極係電連接至該銲墊， 該第一電極係呈管狀，其一端被封閉。 在該半導體封裝，第一電極具有一延伸半導體晶 片體之表面部分之第一延伸部，第二電極具有一對應 延伸至第一延伸部之第二延伸部。 該半導體封裝之銲墊，係設置於該半導體晶片體 之頂面之中間部分。 該半導體封裝之銲墊，係設置於該半導體晶片體 200910567 之頂面之一邊緣。 該半導體封裝之半導體晶片係包括一於該半導 體晶片體上形成之絕緣膜，以覆蓋該銲墊、第一電 極、及第二電極。 該半導體封裝之絕緣膜又包括一能使第二電極 曝光之孔口。 • 該半導體封裝之半導體晶片體係包括一用以修 / - 復該電路單元之熔斷器和一用以覆蓋並且使該熔斷
C 器絕緣之熔斷器絕緣構件。 該半導體封裝又包括一連接該通過電極之連接 點、一具有設置在該連接點上之銲錫層之基板、及一 設置於基板和半導體晶片體之間之底膠構件。 根據本發明之半導體封裝係包括一半導體晶片， 係具有一包含一電路單元和一設置在該半導體晶片 體之中間部分之銲墊之半導體晶片體，以連接至該電 1; 路單元；一通過電極，係具有形成有一凹槽部份之第 一電極和一設置在該凹槽部份之第二電極，以通過半 • 導體晶片體之一邊緣；及一重新散佈層，係電性連接 該銲塾和通過電極。 在該半導體封裝，第一電極係包括一具有第一硬 度之第一金屬，第二電極係包括一具有低於第一硬度 之第二硬度之第二金屬。 在該半導體封裝，第一電極係包括一具有第一熔 200910567 點之第一金屬，第二電極係包括一具有低於第一熔點 之第二熔點之第二金屬。 在該半導體封裝，第一電極係包括銅、鋁、鋁合 金或金屬合金等其中一者，該第二電極係包括一含有 鉛（Pb)之銲料。 該半導體封裝之第一電極之長度大於該半導體 晶片體之厚度。 在該半導體封裝，第一電極具有一延伸半導體晶 片體之表面部分之第一延伸部，第二電極具有一對應 延伸至第一延伸部之第二延伸部。 該半導體封裝之半導體晶片係包括一於該半導 體晶片體上形成之絕緣膜，以覆蓋該銲墊、第一電 極、及第二電極。 該半導體封裝之絕緣膜係包括一能使第二電極 曝光之孔口。 該半導體封裝之重新散佈層又包括一金屬種晶 圖案。 在該半導體封裝，一含有和第一電極一樣之材 料之連接圖案係設置於該重新散佈層和銲墊之間。 該半導體封裝之半導體晶片體係包括一用以修 復該電路單元之熔斷器和一用以覆蓋該熔斷器之熔 斷器絕緣構件。 該半導體封裝又包括一連接至該通過電極之連 200910567 接點、-具有設置於該連接點上之銲錫層之基板、及 一設置於該基板和半導體晶片體之間之底膠構件。 1J 式 方 實 …"1圖係況明根據本發明之一具體實施例之 半導體封裝之通過電極的剖面圖。 第1圖係顯示一適合於堆疊數個晶圓級半導體 封裝之丰導體封裝之通過電極。 參照第1圖，一矩形之半導體晶片1係作為說明 之用。半導體晶片1係具有一第一表面2和一位於第 一表面2之相反面之第二表面3。 丄通過電極10,係延伸通過半導體晶片丨。舉例而 =’該通過電極1G係於垂直方向通過半導體晶片以 第一表面2。該通過電極1〇之長度大於半 之厚度，該通過電極10係由半導體晶片！之第二=面3 向外突出。 根據本發明之具體實施例，通過電極丨〇之第一端 心係與半導體晶片！之第-表面2共面。與通過電極 10之第一端10a相反之第二端10b係由半導體晶片 第二表面3向外突出。 h通過電極10，係具有一包含一第一電極U和一 第二電極14之雙電極結構。 、通過電極10之第一電極11，係具有一於其中形 成之凹槽部份12。該具有凹槽部份12之第一電極u 12 200910567 係呈管狀，其一端被封閉。該第一電極u之長度大於 半Ϊ體晶片1之厚度’該第—電極11係由半導體晶片i 之第一表面3向外突出。 通過電極10之第二電極14，係設置於第_電極 11之凹槽部份12。第二電極14可設置而填佈第一電 極11之凹槽部份12。 第一電極11，彳包含一具有第一硬度之第一金 屬。第二電極U可包含一具有低於第一電極^之 第一硬度之第二硬度之第二金屬。 〃或者’第一電極U可包含—具有第一炫點之 第一金屬，第二電極14可包含一具有低於第一電極 11之第一熔點之第二熔點之第二金屬。 銅、鋁、鋁合金、及金屬合金等材料，可 具有第一硬度和（或）第—熔點之第一電極11。含有 錯（Pb)之薛料等材料可作為具有第二硬度 熔點之第二電極;14。 -)第一 此時’第一電極11之寿 增加凹槽部份12之總容積3 極14具有一第二延伸部14a 11a對應之增大區域。 苐2圖係顯示一具有第 封裝之平面圖。第3圖係暴 剖面圖。… 一開端10a係具有—用以 第一延伸部11a。第二電 ，係具有一與第一延伸部 1圖之通過電極之半導體 示延著第2圖之1_1，線之 200910567
參照第2和第3圖， 片110和通過電極12〇 半導體封裝100係包含半導 半導體晶片11〇，孫七人 仏包含一半導體晶片體1U禾 -知塾U4。該半導體晶片11〇 一偵 銲塾m曝光之孔口之鈍化膜115。 -有
:導體晶片體112，舉例而言，係呈一矩形。該 晶片體112’係具有一第一表面u2a和一位於 第一表面112a之相反面之第二表面u2^ 半導體晶片體112 ’係包含至少—電路單元 ▲ 1 包路單元111係包含一用以儲存資料之資料 儲5單兀(圖中未顯不)和-用以處理資料之資料處 理單元（圖中未顯示）。根據本發明之具體實施例，四 個包路單7L 111係以—矩陣之形式配置於半導體晶 體112上。 在干墊114，係設置於半導體晶片體j 12之第一表 面112a上。在本發明之具體實施例，數個銲墊（μ係 設置於第一表面112&之中間部分。 ’、 ^銲墊114，係電性連接至在半導體晶片體丨12之 电路單元1 1 1之資料儲存單元和（或）資料處理單元。 通過電極120，係通過銲墊114和與該銲墊114 相對應之半導體晶片體丨12。一部分之通過電極 你電性連接至銲墊1 14，該通過電極12〇之—端係由 半V體晶片體112之第二表面112b向外突出一預定 14 200910567 向度。 通過電極120，係包含第一電極ι22和第二電極 124。该通過電極12〇亦可包含一金屬種晶層（圖中未 顯示）以覆蓋第一電極122之—表面。該金屬種晶層係 於第屯極122之一表面形成以藉由一電鍍法形成第 一電極122。
通過電極120之第一電極122，係通過銲墊114 和半導體晶片體112。 第一電極122，係具有一用以接收第二電極124 ^ :槽部份121。該具有凹槽部份121之第一電極122 係呈管狀，其一端被封閉。該通過電極12〇一部份第 一電極122係電性連接至銲墊114。一部份之第一電 極122係覆蓋受到—純化職案115曝光之銲塾114 Ο 第二電極124， 份12卜 係設置於第一電極122之凹槽部 屬Γ:Γ122,可包含一具有第-硬度之第-金 屬。第二電極124可以包且 之第-硬度之第二硬度的第一；第-電極122 及金屬合金等材料可作為具一有广 122。含有筆)之銲料等材料可作極 硬度之第二硬度之第二電極124。4具有低於第- 或者帛電極122，係包含一具有第一炼點之 15 200910567 f22之第第一電極124可包含一具有低於第一電極 合點之第二炫點的第二金屬。.銅、紹、銘 ♦極122土合金等材料可作為具有第一熔點之第一 第一 有錯（Pb)之銲料等材料可作為具有低於 弟4點之第二溶點之第二電極124。 此:寺’第一電極122之入口具有一第一延伸部 22 弟二電極124具有一第一 π你如 Μβψ, Μ 第—延伸部124a，系具有 第一延伸部U2a之增大區域。 半導係顯示一根據本發明之-具體實施例之 II 11，唆2之平面圖。第5圖係顯示—沿著第4圖之 u-il線之剖面圖。 Η 參照第4和第5圖，丰莫；^私壯Ί 導體晶片U0和一通過電極120:、00係包含-半 一半導體晶片、uo，係包含-半導體晶片體112和 :墊116。該半導體晶片11〇亦可包含一具有一使 在干墊116曝光之孔口之鈍化膜i丨5。 半導體晶片體U2,舉例而言， ， 半導體晶片體112係具有—第一异 — >。遠 表面112a和一位於 第一表面112a之相反面之第二表面112卜 、 半導體晶片體112係包含至少—電路單元⑴。 各電路單元111係包含-用以儲存資料之 元(圖中未顯示)和-用以處理資料之資料處理： (圖中未顯示）。 胃寸斗處理早兀 16 200910567 根據本發明之具體實施例，四個電路單元1 Η係 以2X2之矩陣形式配置於半導體晶片體112上。 知墊116，係設置於半導體晶片體112之第一表 面112a上。在本發明之具體實施例數個銲墊ιΐ6係以 2x2之矩陣形式沿著電路單元lu之反面設置。 _銲墊116，係電性連接至半導體晶片體112之電 路單7L 111之資料儲存單元和（或）資料處理單元。 〇 通過電極120，係通過各銲墊116和與各銲墊 116對應之半導體晶片體U2。一部份之通過電極 係直接電性連接至銲墊116，該通過電極12〇之一端 如由半導體晶片體U2之第二表面112b向外突出一 預定南度。 ★通過電極120 ’係具有一包含一第一電極122和 一第二電極124之雙電極結構。該第一電極122之長 度大於半導體晶片體112之厚度’該第一電極M2係 〇 由半導體晶片體η2之第二表面112b向外突出。 . 第一電極122，係通過銲墊116和半導體晶片體 112。5亥第一電極122係具有一用以接收該第二電極 LI之凹槽部份121。具有凹槽部份i2i之第一電極Η] 係呈管狀’其一端被封閉而另一端開放。通過電極 之部分第一電極122係電性連接至該銲墊丨16。一 4刀之第一電極122係覆蓋受到一鈍化膜圖案ιΐ5曝 光之銲墊116之頂面。 200910567 12卜 第二電極m係設置於第—電極i22之凹槽部份 第一電極122可包含一具有裳一 · 屬。第二電極124可包含一且有 又之第一金 览^ ^ ^ 具有低於第一電極Ϊ22之 弟：，度之弟二硬度之第二金屬。銅、!呂、叙人金、 屬合金等材料可作為具有第-硬度之第“極 :二之含第有：)之銲料等材_ 更度之弟一硬度之第二電極124。 :者：第-電極122係包含—具有第一炫點之第 一五屬:弟二電極124可包含—具有低於第一電極 =之弟一炼點之第二溶點之第二金屬。銅、銘、銘 口金、及金屬合金等材料可作為具有第—熔點之第一 々，極122。含有錯（Pb)之銲料等材料可作為具有低於 第一炫點之第二熔點之第二電極124。
L 此時，第—電極U2之入口係具有—用以增加該 凹槽部份121之總容積之第一延伸份12。。第二電極 124具有一第二延伸份12乜，係具有一與第一延伸部 122a對應之增大區域。 一第6圖係顯示一根據本發明之一具體實施例之 半導組封4之平面圖。第7圖係顯示一沿著第6圖之 ΠΙ-ΠΓ線之剖面圖。第8圖係一第7圖之‘A，之部分放 大圖。 參照第6〜8圖，半導體封裝100係包含一半導體 200910567 晶片110和數個通過電極12 〇。 半導體晶片11〇’係包含一半導體晶片體112、 含一半導體晶片體112、一銲墊114、一熔斷器 117、及一炫斷器絕緣構件118。該半導體晶片11〇亦 可包含-純化膜115具有一使銲塾114曝光之孔口。 半導體晶片體112’舉例而言，係為一矩形。該 半導體晶片體112係具有—第—表面仙和一位於 第一表面112a之相反面之第二表面112b。 半^體晶片體112，係包含數個電路單元111。 各電路早7G 111係包含一用以儲存資料之資料儲存單 7C (圖中未顯示）和一用以處理資料之資料處理單元 圖中未顯不）。根據本發明之具體實施例，四個電路 早凡* 111 係'^ 2 X 2 5 之 πφ ji4 -1? λ：3· t 您矩陣形式配置於半導體晶片體 112 上。 銲墊114’係設置於半導體晶片體112之第一表 ° 面112a上。在本發明之具體實施例，數個銲墊m 係設置於二相鄰之電路單元u i之間。 鲜塾114係電性連接至在半導體晶片體112之電 路單元111之資料儲存單元和（或）資料處理單元。 熔斷器117 ’係設置於銲墊114和電路單元ln之 間。數個熔斷器117可修復該電路單元1U。1熔斷 器絕緣構件118係使炫斷器117絕緣。炫斷器料構 件118係包含有機材料。該溶斷器絕緣構件118可選 19 200910567 ==也在—對應之㈣器上形成。㈣斷器絕緣 18可具有一實際上與該鈍化膜圖案115共面之 頂面。 通過％極120，係通過銲墊114和與各銲墊114 對應之半導體晶片體112。一部分之通過電極12〇係 •直接電f生連接至銲塾j 14，該通過電極12〇之一端係 由=導體晶片體112之第二表面U2b向外突出一預 $: 定高度。 、 一#通過電極120,係具有一包含一第一電極122和 一第二電極124之雙電極結構。該第一電極122之 長度大於半導體晶片體112之厚度，該第一電極係由 半導體晶片體112之第二表面112b向外突出。 苐黾極12 2，係通過薛塾u 4和半導體晶片 2 »亥第龟極122係具有一用以接收第二電極^24 之凹槽部份121。該具有凹槽部份121之第一電極122 〇 係呈管狀，其一端被封閉而另一端開放。一部分之第 一電極122係直接電性連接至銲墊丨14。一部分之第 一電極122係覆蓋該受到鈍化膜圖案115曝光之銲墊 114之頂面。 第二電極124，係設置於第—電極122之凹槽部 份 121。 根據此具體實施例，曝光之第一電極122和第二 電極124之一端實際上和鈍化骐圖案115共面。該第 20 200910567 一電極122係覆蓋該受到鈍化膜圖案115曝光之銲墊 114之頂面。 第一電極122可包含一具有第一硬度之第一金 屬。第二電極124可包含一具有低於第一電極122之 第硬度之第一硬度之第二金屬。銅、鋁、鋁合金、 及金屬合金等材料可作為具有第一硬度之第一電極 122。含有鉛（Pb)之銲料等材料可作為具有低於第一 硬度之第二硬度之第二電極124。 或者，第一電極122係包含一具有第一熔點之第 一金屬。第二電極124可包含一具有低於第一電極 122之第一熔點之第二熔點的第二金屬，、鋁、鋁 合金、及金屬合金等材料可作為具有第一熔點之第一 ，極122。含有錯（Pb)之銲料等材料可作為具有低於 弟一熔點之第二熔點之第二電極124。 Ο 此時，第-電極122之入口係具有一用以增加該 凹才曰部份121之總容積之第一延伸部122a。第二電極 124具有一第二延伸部12 ^ 抑又、，心办積之第一延伸部 122a。第二電極124具有一第~ M 4 ^弟一延伸部124a，係具 有一與弟一延伸部122a對應之增大區域。 第9圖係顯示一根據本發每 半導體封裝之剖面圖。 具…例之 第9圖所示之丰導贈本+驻 .s ,, 〈千¥組封衣，係適合經由相互堆 豐至少二半導體封步於1 ^ 訂衣夂其上方而製造一疊層半導體 21 200910567 封裝。 爹照第9圖，半導體封裝100係包含一半導體晶 片U〇、一通過電極12〇、及一絕緣膜130。 半導體晶片11〇,係包含一半導體晶片體112和 -録墊114。該半導體晶片UQ亦可包含—具有一使 在干墊114曝光之孔口之鈍化膜圖案115。 半導體晶片體112，舉例而言，係呈一矩形。 半導體晶片體U2,係具有一第一表面112“口 一位於第一表面112a之相反面之第二表面η几。 —半導體晶片體112，係包含一具有一資料儲存單 元和一資料處理單元之電路單元1 1 1。 知墊114，係設置於半導體晶片體112之第一表 面112a。在本發明之具體實施例，數個銲墊^4係設 置於二相鄰之電路單元111之間。 銲墊114’係電性連接至在半導體晶片體ιΐ2之 電路單元111之資料儲存單元和（或）資料處理單元。 通過電極120，係通過銲墊114和與各銲墊ιΐ4 對應之半導體晶片體112。一部分之通過電極η。係 直接電性連接至銲墊114，該通過電極12〇之一端係 由半導體晶片體112之第二表面U2b向外突出一 定高度。 通過電極120,係具有一包含一第一電極122和 第一包極124之雙電極結構。該第一電極122之長度 22 200910567 大於半導體晶片體112之厚度，該第一電極122係由半 導體晶片體112之第二表面U2b向外突出。 第電極122’係通過該銲墊114和半導體晶片體 12 °亥第一电極係具有一用以接收第二電極 之凹，部份121。該具有凹槽部份121之第一電極 係呈管狀，其一端被封閉而另一端開放。一部分之第 一電極122係直接電性連接至銲墊114。一部份之第一 電極122係覆蓋該受到鈍化膜圖案j 15曝 114之頂面。 干势 份⑵第二電極124,係設置於第一電極122之凹槽部 第-電極122’可包含—具有第一硬度之第一金 : 電極124可包含—具有低於第-電極122之第 一硬度之第二硬度的笫— 金屬合金等材料可作H二鋼、1呂、紹合金、及 Ο :，。含_之鲜料等材料可作為具有低於= 更又之弟一硬度之第二電極124。 二者，第一電極122係包含一具有第一熔 一孟屬。第二電極124可包含__且古 苐 少坌^ 具有低於第一電極122 及入:1點之第二炫點的第二金屬。鋼、銘、銘合金、 及:屬：金等材料可作為具有第一硬 極 122。含有錯㈣之銲料等材料可作為具有低於； 熔點之第一雷搞〗”人丄 巧”另低於第一 電極122。含有錯㈣之鮮錫等材料可作 23 200910567 為具有低於第一熔點之第二熔點之第二電極124。 此時’第一電極122之入口係具有一用以增加該 凹槽部份121之總容積之第一延伸部122a。第二電極 124具有一第二延伸部i24a ’係具有一與第一延伸部 122a對應之增大區域。 絕緣膜130，係於半導體晶片體112之鈍化層115 . 上形成，以覆蓋經由鈍化層115曝光之通過電極12〇 fi 之第一電極122和第二電極124。該絕緣膜130可為一 有機膜。該絕緣膜130之厚度，係小於由半導體晶片 體112之第一表面ii2b突出之通過電極之長度。 第10圖係顯示一於第9圖所示之絕緣膜形成之 孔口之剖面圖。 參照第10圖，覆蓋該半導體晶片體i 12之鈍化層 115之絕緣膜130，係具有一孔口丨32。在本發明之具 『 體貫施例，該絕緣膜13〇之孔口 i 32可選擇性地使通過 ϋ 電極120之第二電極124曝光。或者，該絕緣膜13〇之 孔口 132亦可使第二電極124和第一電極122曝光。 第11圖係顯示一具有第1圖所示之通過電極之 疊層半導體封裝之剖面圖。 參照第11圖，疊層半導體封裝ι99係包含一下半 導體封裝180、一上半導體封裝19〇、及一基板15〇。 該疊層半導體封裝199亦可包含一虛擬晶片支撐構件 157 ° 24 200910567 下半導體封裝;[80，孫句含__ 1Γ 、《· •J衣丄iSU知巴s 下+導體晶片體 181和一銲墊182。 :半導體封裝體181，係包含一電路單元（圖中 未顯示）具有一用以儲存資料之資料儲存單元（圖中 未顯示）和一用以處理資料之資料處理單元（圖中未 顯示）。
銲墊182，係設置於下半導體晶片體i8i之頂 面。在本發明之具體實施例，數個銲墊182係設置於 下半導體晶片體181之頂面之中間部分。數個電路單 元係設置於銲墊182之兩邊。 ^塾182係電性連接至在下半導體晶片體181之 電路單元之資料儲存單元和（或）資料處理單元。 下通過電極185 ’係通過銲墊182和與銲塾 應之下半^體晶片體181。一部分之下通過電極1丨 係直接電性連接至銲墊182,該下通過電極185之一: 係由下半導體晶片體181之底面向外突出。 :通過電極185,係具有一包含一第一電極1; 和一弟二電極186之雙電極結構。該第一電極184. 長度大於該下半導體晶片體181之厚度，該第一電; 184係由下半導體晶片體181之底面向外突出。包 第电極184，係通過銲墊182和下半導雕曰 體181。該第一電極184係具有一用以接收第 186之凹槽部份。一部分之第一電極184係覆蓋該 25 200910567 墊182 份 第二電極186，係設置於第一 極184之凹槽部 屬。第第二電極184，可包含—具有第-硬度之第-金 二更产一二極186可包含一具有低於第-電極m之第 更度之弟二硬度之第二金屬。 有第二1呂、1呂合金、及金屬合金等材料可作為具 ==第-電極184。含有摩)之銲料等材 186 有低於第—硬度之第二硬度之第二電極 :者，第一電極184係包含一具有第一溶點之第 隹屬。第二電極186可包含一且古 ⑻之第，之第二炫點:；二=低於第一電極 有第麵、紹、紹合金、及金屬合金等― 點之第一電極⑻。含有摩)之銲料等材 ^可作為具有低於第—炫點之第二炫點之第二電極 1 〇 6 ° 絕緣膜187，係於下半導體封裝180之下半導體 晶片體181之頂面形成以覆蓋該頂面。 " 上半導體封裳190，係設置於下半導體 之下方。 上半導體封裝19〇，係包含一上半導體晶片體 191和一銲墊192。 26
端係由上半導體晶片體191之底面向外突出。該上通 過電極195係通過下半導體晶片封裝18〇之絕緣膜187 200910567 一上半導體晶片體191，係包含一具有—用以儲存 資料之資料儲存單元（圖中未顯示）和一用以處理資 料之資料處理單元（圖中未顯示）之電路單元中未 顯示）。該銲墊192係設置於該上半導體晶片裝191之 頂面。在本發明之具體實施例，數個銲墊I%係設置 於該上半導體晶片體191之頂面之中間部分。::導 體晶片體191之銲墊192係設置於一與下半導體晶片 肢181之知墊1 § 2相對應之位置。數個電路單 凡 置於該銲㈣2之兩早7^ 3又 ^上半導體晶片體191之銲墊192，係電性連接至 該電路單元之資料儲存單元和（或）資料處理單元。 上通過電極195’係通過銲塾192和與銲塾192相 對應之下半導體晶片體191。一部分之上通過電極195 係直接電性連接至銲墊192，該上通過電極195之一 以電性連接至下通過電極185。 上通過電極195，係具有一包含一第一電極194 和一第二電極196之雙電極結構。該第一電極194之 長度大於該上半導體晶片體191之厚度，該第一電極 194k由上半導體晶片體j9工之底面向外突出。 第一電極194 ’係通過銲墊192和上半導體晶片體 191。該第一電極194係具有一用以接收該第二電極 27 200910567 196之凹槽部份。一部分之第一電極194係覆蓋該銲墊 192 ° 第二電極196，係設置於第一電極194之凹槽部 份。 第一電極194,可包含一具有第一硬度之第一金 屬。第二電極196可包含一具有低於第一電極194之第 一硬度之第二硬度之第二金屬。
Ο 一銅、鋁、鋁合金、及金屬合金等材料可作為具 有第一硬度之第一金屬。含有鉛（pb)之銲料等材料可 作為具有低於第一硬度之第二硬度的第二電極196。 或者/第一電極194係包含一具有第一熔點之第 一金屬。第二電極196可包含一具有低於第一電極194 之第一溶點之第二溶點的第二金屬。 —銅、鋁、鋁合金、及金屬合金等材料可作為具 有第-溶點之第-電極194。含有錯㈣之銲料等材 料可作為具有低於第一炼點之第二炫點之第二電極 絕緣膜197 ’係於上半導體封裝19〇之下半導體晶 片體191之頂面形成以覆蓋該頂面。 上半導耻封裝190之上通過電極195之第一電極 於下半導體封们紙頂面形成之絕緣膜 1電性連接至下半導體封裝⑽之下通過電㈣5 一電極186。因此，該上半導體封裝19〇和下半導 28 200910567 體封裝180可經由使用絕緣膜187而相互堆疊，而不需 該上半導體封裝19〇和下半導體封裝18〇之間之間隙。 基板150，係電性連接至下半導體封裝180。基板 150係包含一基板主體151、一設置該基板主體ΐ5ι之 頂面之連接點152、一設置在該連接點152上之銲錫層 153、一設置在和底面相對之基板主體151之頂面之球 凸槽154、及一放置於球凸槽154上之焊錫球。 f) 該連接點I52係電性連接至由下半導體晶片體 181之底面突出之下通過電極185之第一電極184。該 下通過電極185之第一電極184係電性連接至設置於 該連接點152上之銲錫層153。 一虛擬晶片支撐構件丨57，係設置於下半導體封 裝180和基板150之間。數個虛擬晶片支撐構件157可 著下半V體封裝18 0之一邊緣設置。該虛擬晶片之 支撐構件157可為一假焊錫球、一假焊凸塊或一封閉 迴路外型虛擬支撐構件。該虛擬晶片支撐構件157係 設置於下半導體封裝18〇和基板15〇之間，以穩固地支 撐該下半導體封裝1 80。 接著’一底膠構件156可設置於基板150和下半 導體封裝180之間，用以防止基板15〇和下半導體封裝 18 0之間形成一無用空間。 第12圖係顯示一根據本發明之一具體實施例之 半‘肢封裝之平面圖。第丨3圖係顯示一沿著第丨2圖 29 200910567 之IV-IV’線之剖面圖。 參照第12和第13圖’半導體封裝2〇〇係包含— 半導體晶片210、-通過電極22〇、及一重新散佈居 230。 曰 半導體晶片210，係包含一半導體晶片212和一 鋅墊214。該半導體晶片21〇亦可包含一具有一使 知塾214曝光之孔口之鈍化膜215。 f) 半導體晶片體112，舉例而言，係呈一矩形。 々半V體晶片體212係具有一第一表面212&和一位 於第一表面212a之相反面之第二表面21几。 ^半‘體日日片體212，係包含一電路單元211。該 電路單元211又包含一用以儲存資料之資料儲存單元 (圖中未顯示）和一用以處理資料之資料處理單元（圖 中未顯示）。 (、 鋅墊214，係設置於半導體晶片體212之第一表 .面2l2a。在本發明之具體實施例，數個銲墊214係 • 設置於第一表面212a之中間部分。 •輝塾214 ’係電性連接至在半導體晶片體212之 電路單元211之資料儲存單元和（或）資料處理單元。 曰通過電極220，係通過半導體晶片21〇之半導體 :片體212。該通過電極22〇係通過與銲墊214遠遠相 隔之半導體晶片體212之一邊緣。該通過電極22〇之 一端係由該半導體晶片體212之第二表面212b向外 200910567 突出。 通過電極220，係包含一第一電極222和一第二 電極224。該通過電極220亦可包含一設置於第一電 極222之表面之金屬種晶層（圖中未顯示）。當第一電 極222形成時，該金屬種晶層可選擇性地經由一電鍍 法而在該第一電極2 2 2之表面上形成。 • 第一電極222，係通過半導體晶片體212。該第一 r； 電極222係具有一用以接收第二電極224之凹槽部份 1 221。該具有凹槽部份221之第一電極222係呈管狀， 其一端被封閉而另一端開放。 第二表面224，係設置於第一電極222之凹槽單 元 221。 第一電極222，可包含一具有第一硬度之第一金 屬。第二電極224可包含一具有低於第一電極222之 第一硬度之第二硬度的第二金屬。 J 銅、鋁、鋁合金、及金屬合金等材料可作為具 . 有第一硬度之第一電極222。含有鉛（Pb)之銲料等材 ' 料可作為具有低於第一硬度之第二硬度之第二電極 224 ° 或者，第一電極222係包含一具有第一；)：容點之第 一金屬。第二電極224可包含一具有低於第一電極 222之第一熔點之第二熔點的第二金屬。 銅、銘、銘合金、及金屬合金等材料可作為具有 31 200910567 第熔點之有第一熔點之第一電極222。含有鉛（Pb) 之如料等材料可作為具有低於第一熔點之第二熔點 之第二電極224。 此N· ’第一電極222之入口係具有一用以增加該 凹牝。卩伤2 21之總容積之第一延伸部2 2 2 a。第二電極 224具有—第二延伸部22“，係具有一與第一延伸部 222a對應之增大區域。 重新散佈層230，係配置在半導體晶片體212之 第一表面212a之鈍化層215上。該重新散佈層230係 連接5又置於半導體晶片體212之中間部分之銲墊214 和/〇著半導體晶片體212之一邊緣設置之通過電極 220。在平面圖上看來，該重新散佈層23〇呈一線形。 根據本發明之具體實施例，一金屬種晶層232可 配置於該重新散佈層230和半導體晶片體212之間。 該金屬種晶層232係插設於半導體晶片體212和重新 散佈層230之間，以經由一電鍍法形成該重新散佈層 230 〇 該金屬種晶層2 3 2具有和重新散佈層2 3 0 —樣之 形狀和尺寸。 銅、鋁、金、及金屬合金等材料可用作重新散佈 層。 連接圖案234係配置於該重新散佈層230和銲塾 214之間。該連接圖案234具有一設置於實際上與該鈍 32 200910567 化膜圖案215之頂面共面之頂面上。該連接圖案234 實際上含有和通過電極22〇之第一電極222一樣之材 料0 . . 重新散佈層2 3 0 ’可包含一能選擇性使通過電極 220之第二電極224曝光之孔口 231。 第14圖係顯示一於第13圖所示之半導體封裝上 形成之絕緣層2 3 7之剖面圖。
參照第14圖，一絕緣膜237係於半導體封裝1〇〇 之半導體晶片體212之第一表面212a上方形成。該 通過電極220之一端和重新散佈層23〇係受到絕緣膜 237之覆蓋。在本發明之具體實施例，絕緣膜係包 含有機材料。 第15圖係顯示一於第丨4圖所示之絕緣層形成之 孔口之剖面圖。 參照第15圖，半導體封裝200之半導體晶片體212 又包含一在第一表面212a上之孔口 238，係選擇性地 使通過電極220之第二電極224曝光。 、…第16圖係顯示—㈣本發明之—具體實施例之 半導體封裝之剖面圖。除了㈣器和溶斷器絕緣構 件之外’根據本發明之—具體實施例之半導體封裂 其部件實質上與先前說明之第15圖一樣。因此： 省略該相同部件之却日a 吐 ' < °兄明。第1 3圖中之圖號和部件义 稱將用來指稱第16圖之相同部件。 石 200910567 參照第16圖，半導體封裝2〇〇係包含一半導體晶 片2 10和一通過電極220。 半導體晶片210係包含一半導體晶片體212、一 銲墊214、一熔斷器219a、及一熔斷器絕緣構件以外。 該半導體晶片210亦可包含一具有一能使銲墊214曝 光之孔口之鈍化膜215。 半導體晶片體212係包含一電路單元（圖中未顯 不）。该電路單元又包含一用以儲存資料之資料儲存 單元（圖中未顯示）和一用以處理資料之資料處理單 元（圖中未顯示）。在本發明之具體實施例中，數個電 路單疋係設置於半導體晶片體212之一邊緣部分。 半導體晶片體212 ’舉例而言，係呈一矩形。該 半導體晶片體212係具有一第一表面212a和一位於 第一表面212a之相反面之第二表面212b。 焊塾214係設置於半導體晶片體212之第一表面 J 212a之一邊緣。 • 銲墊214，係電性連接至在半導體晶片體212之 電路單元之資料儲存單元和（或）資料處理單元。 熔斷器219a，係設置於該銲墊214和通過電極22〇 之間。數個熔斷器219a可修該電路單元211。熔斷器 、’、巴、’彖構件219b可防止重新散佈層23〇和溶斷器219a短 路。該熔斷器絕緣構件219b係含有有機材料。該熔斷 器絕緣構件219b可選擇性地在與熔斷器2l9a對應之 34 200910567 一位置上形成。該溶斷涔 為、，、邑、，豪構件219b係具有一實質 上與鈍化膜215共面之頂面。 、 具體實施例之 第1 7圖係顯示一根據本發明之 半導體封裝之剖面圖。 參照第Π圖，半導體封農2〇〇係包含 封裝280、一上半導俨封卜千V耻 道蝴 千¥虹封裝29〇、及一基板300。該半 體封裝2 0 0亦包含一卢种曰u丄上 ^ 5虛梃晶片支撐構件357。 下半導體封裝2 8 0，传句各 ir丄…& a 如匕3 一下+導體晶片體281 和一銲墊2 8 2。 下半導體晶片體281，係包含一具有一用以儲存 2料=資料儲存單元（圖中未顯示）和一用以處理資 之貝料處理早兀(圖中未顯示)之電路單元(圖中未 顯示）。 銲墊282 ’係設置於下半導體晶片體281之頂面 、。在本發明之具體實施例，數個銲墊282係設置於下 ϋ 半導體晶片體281之頂面之中間部份。 • “ f墊282係電性連接至在下半導體晶片體281之 電路單7C之資料儲存單元和（或）資料處理單元。 下通過電極285，係通過與該銲墊282遠遠相隔 之:半導體晶片體281。一部份之下通過電極285係由 下半導體晶片體281之底面向外突出。 一:通過電極285，係具有一包含—第一電極2料 和一第二電極286之雙電極結構。該第一電極284之 35 200910567 長度大於該下半導體晶片體281之厚度，該第一電極 284係由下半導體晶片體281之底面向外突出。 第一電極284係通過下半導體晶片體281。該第 一電極284係具有一用以接收第二電極286之凹槽部 份。 第二電極286係設置於第一電極284之凹槽部份。 第一電極284可包含一具有第一硬度之第一金層 。第二電極286可包含一具有低於第一電極284之第 一硬度之第二硬度的第二金屬。 銅、铭、铭合金、及金屬合金等材料可作為具 有第一硬度之第一電極284。含有鉛（Pb)之銲料等材 料可作為具有第二硬度之第二電極286。 或者，第一電極284係包含一具有第一熔點之第 一金屬。第二電極286可包含一具有低於第一電極 284之第一熔點之第二熔點的第二金屬。 銅、鋁、鋁合金、及金屬合金等材料可作為具 有第一熔點之第一電極284。含有鉛（Pb)之銲料等材 料可作為具有低於第一熔點之第二熔點之第二電極 286。 一重新散佈層288，係將設置於下半導體晶片體 281之中間部分之銲墊282，與設置於下半導體晶片 體281之一邊緣之通過電極285電性連接。該重新散 佈層288係具有一孔口而使通過電極285之第二電極 36 200910567 2 8 6曝光。 一絕緣膜287，係於下半導體封裝280之下半導 體晶片體281之頂面形成以覆蓋該頂面。 上半導體封裝290，係設置於下半導體晶片體280 上方。 上半導體封裝290,係包含一上半導體晶片體291 和一銲墊292。 上半導體晶片體291，係包含一電路單元（圖中 未顯示）具有一用以儲存資料之資料儲存單元（圖中 未顯示）和一用以處理資料之資料處理單元（圖中未 顯示）。 銲墊292，係設置於上半導體晶片體291之頂 面。在本發明之具體實施例，數個銲墊292係設置於 上半導體晶片體291之頂面之中間部份。該上半導體 晶片體291之銲墊292係設置於一與下半導體晶片體 281之銲墊282相對應之位置。 銲墊292，係電性連接至在上半導體晶片體291 之電路單元之資料儲存單元和（或）資料處理單元。 上通過電極295，係通過上半導體晶片體291。一 部份之下通過電極295係由下半導體晶片體281之底 面向外突出。該上通過電極295係電性連接至下通過 電極2 8 5。 上通過電極295，係具有一包含一第一電極294 37 200910567 和一第二電極296之雙電極結構。該第一電極294之長 度大於該上半導體晶片體291之厚度，該第一電極294 係由上半導體晶片體291之底面向外突出。 第一電極294，係通過上半導體晶片體291。該 第一電極294係具有一用以接收第二電極296之凹槽 部份。 第二電極296，係設置於第一電極294之凹槽部 - 份。 f) ⑺ 第一電極294可包含一具有第一硬度之第一金 屬。第二電極296可包含一具有低於第一電極294之第 一硬度之第二硬度的第二金屬。 銅、铭、紹合金、及金屬合金等材料可作為具 有第一硬度之第一電極294。含有鉛（Pb)之銲料等材 料可作為具有第二硬度之第二電極296。 或者，第一電極294係包括一具有第一熔點之第 U 一金屬。第二電極296可包含一具有低於第一電極 294之第一熔點之第二熔點的第二金屬。 銅、紹、I呂合金、及金屬合金等材料可作為具 有第一硬度之第一電極294。含有鉛（Pb)之銲料等材 料可作為具有低於第一熔點之第二熔點之第二電極 296 ° 一絕緣膜297,係於上半導體封裝290之上半導體 晶片體291之頂面形成以覆蓋該頂面。 38 200910567 上半導體封裝290之上通過電極295之第一電極 294，係通過下半導體封裝280之頂面形成之絕緣膜 287，以電性連接下半導體封裝280之下通過電極285 之第二電極286。因此，該上半導體封裝290和下半導 體封裝280可經由使用絕緣膜287而相互堆疊，而不需 要上半導體封裝290和下半導體封裝280之間之一間 • 隙。 基板300，係與下半導體封裝280電性連接。該基 板300係包含一基板主體351、一設置於基板主體351 .之頂面之連接點352、一設置於該連接點352上之銲錫 層353、一設置於與基板主體351之頂面相反之底面之 球凸槽354、及一放置於球凸槽354上之銲錫球355。 連接點352，係電性連接至該由該下半導體晶片 體之底面突出之下通過電極285之第一電極284。下通 過電極285之第一電極284係電性連接至設置於該連 Ο 接點352上之銲錫層353。 一虛擬晶片支撐構件3 5 7，係插設於下半導體封 - 裝280和基板350之間。數個虛擬晶片支撐構件357可 設置於下半導體封裝280之中間部分。該虛擬晶片支 撐構件357可為一假焊錫球、假焊凸快或封閉迴路外 型虛擬支撐構件。該虛擬晶片支撐構件357係插設於 下半導體封裝280和基板300之間，以穩固地支撐該下 半導體封裝280。 39 200910567 ’ 一底膠構件356可插設於基板獅和下半 V組封名2 8 0之間，以防止在美^ 裝之間形成之無用空間。在土板咖和下半導體封 匕上所述’該通過半導體晶片體之通過電極， 1且有广有第一硬度和(或)第—熔點之第-金屬和 一具有低於第一硬度和（岑）筮 …笛 * 1度矛（幻弟-熔點之第二硬度和 (芝）一熔點之第二金屬一起形成， 體封《輕易地堆疊。 便歡個 雖然本發明較佳具體實施例主要作為說明之 用那些熟悉本技術的人將察覺到各種修改、增加及 替換：而沒有偏離揭示於下之申請專利範圍中白:範圍 和精神，均有其可能性。 200910567 【圖式簡單說明】 弟1圖係顯示根據本發明之—具施半 ¥體封震之通過電極的剖面圖； · 第2圖係顯示具有第i圖之通過電極之半導體 封裴之平面圖； 第3圖係-沿著第2圖之1-1，線之剖面圖； 半
第4圖係顯示一根據本發明之一具體實施例之 體封裝之平面圖； 第5圖係顯示—沿著第4圖之II_ir線之剖面 弟6圖係顯示一根據本發明之一具體實施例之 半導體封裝之平面圖；
第7圖係顯示一沿宴笛9 ISl + ΤΤΤ TT °者第2圖之ΙΠ-ΙΙΓ線之刳
f 8圖仏—第7圖所示之‘A’之部份放大圖； 弟9圖係顯示根據—本發明之一具體實施例之 半導體封裝之剖面圖； 第1〇圖係顯示—在第9圖所示之—絕緣層上 形成之孔口之剖面圖； 丄第11圖係顯示一具有第1圖之通過電極之疊層 半導體封裝之剖面圖； 半^^圖係顯示—根據本發明之—具體實施例之 半導體封策之平面圖； 第圖係顯示一沿著第12圖之ιν_ιν，線之剖面 41 200910567 圖； 第14圖係顯示一在第1 3圖所示之半導體封裝上 形成之絕緣層之剖面圖； 第15圖係顯示一在第14圖之絕緣層上形成之孔口之剖面 圖， 第16圖係顯示一根據本發明之一具體實施例之 半導體封裝之剖面圖； 第17圖係顯示一根據本發明之另一具體實施例 之半導體封裝之剖面圖。 42 200910567 【主要元件符號說明】 14a :第二延伸部 11 a :第一延伸部 10a :通過電極10之第一端 I 0 :通過電極 II :第一電極 14 :第二電極 12 :凹槽部份 10b :通過電極10之第二端 2 :第 一表面 1 :半 導體晶片 3 :第 二表面 120 ： 通過電極 122 ： 第一電極 124 ： 第二電極 111 ： 電路單元 110 ： 半導體晶片 100 ： 半導體封裝 122a :第一延伸部 124a :第二延伸部 121 ： 凹槽部份 114 ： 銲墊 115 ： 鈍化膜 112a :半導體晶片體112之第一 表面 112b :半導體晶片體112之第二 表面 112 ： 半導體晶片體 116 ： 焊塾 117 ： 熔斷器 118 ： 熔斷器絕緣構件 130 ： 絕緣膜 132 ： 孔口 187 ： 絕緣膜 185 ： 下通過電極 186 ： 第二電極 184 ： 第一電極 195 ： 上通過電極 194 ： 第一電極 第二電極 192 :銲墊 196 200910567 182 銲墊 190 上半導體封裝 180 下半導體封裝 150 基板 151 基板主體 152 連接點 154 凸槽 200 半導體封裝 230 重新散佈層 224 第二電極 211 電路單元 212 半導體晶片 19 7 :絕緣膜 191 :下半導體晶片體 181 :下半導體晶片體 156 :底膠構件 199 :疊層半導體封裴 15 3 ·鲜錫層 15 5 ·鲜錫球 Ο
157 :虛擬晶片支撐構件 214 :銲墊 220 :通過電極 222 :第一電極 210 :半導體晶片 212a:半導體晶片體212之第一表面 212b:半導體晶片體212之第二表面 234 :連接圖案 232 :金屬種晶層 222a .第一電極222之第一延伸部 231.第二電極224曝光之孔口 224a :第一電極222之第二延伸部 215 .純化膜 2 3 7 :絕緣層 238 :半導體晶片體212之孔口 219b :熔斷器絕緣構件

Claims (1)

  1. 200910567 申請專利範圍： —種經由一介於第一表面和位 面之第二表面之間之半導體晶片¥肢日日片之反 、 日日片而形成之半導體 于竣之通過電極，該半導體封袭 j衣芝通過電極包括： 一第一電極，係具有凹楫卹 體晶片；丨 冑則“分以通過該半導 分；一第二電極’係設置於第-電極之凹槽部 極，係設 其中设置在第一電極内之第二 置在半導體晶片之第一表面；及 其中該半導體晶片之第二 極封閉。 π衣面被苐一電 2. 如申請專利範圍第i項之 極，盆中兮笛^ 心千绔脰封裝之通過電 上亥第-電極係包括—具有第一硬 u 金屬，該第二電極係包括 之第二硬度之第二金屬。/、有低於第-硬度 3. 如申請專利範圍 極甘士 弟1項之半導體封裝之通過電 2 = 1極係包括-具有第--點二 之第二炫包括—具有低於第一炼點 ::申：1項之半導體封裝之通過電 金屬合金其中極係包括甸、〜呂合金、及 45 200910567 5. 如申請專利範圍帛1項之半導體封裝之通 極’其中該第二電極係包括一銲料。 6. 如申請專利範圍帛1項之半導體封裝之通過電 極，其中該第一電極之長度大於該半導體 厚度。 之 ό J 7.如申請專利範圍第1項之半導體封裝之通過電 極，其中該第一電極係呈管狀，其一端被封閉。 8·如申請專利範圍帛！項之半導體封裝之通 極，其中該第-電極具有一第一延伸部，係延 與半導體晶片之第二表面相反之第一表面之，該 第二電極具有一第二延伸部，係對應延伸至在^ 導體晶片之第一表面之第一延伸部。 9.如申請專利範圍帛！項之半導體封裝之通過電 極，其中-金屬種晶層於第一電極之外表 二 10. —種半導體封裝，包括： 一半導體晶片’具有包含一電路單元和一 接至該電路單元之銲墊之半導體晶片體；及 電極 和一設置於該凹槽部分之第二電極； 其中該通過電極係通過該銲塾和與該輝塾 半導體晶片體之一氓坫。 ’ 通過電極，係具有含有一凹槽部分之第— 應之半導體晶片體之一區域 11.如申請專利範圍第10項之半導體封裝，其中該 一電極係包括一具有第一硬度之第一金屬，第/二 46 200910567 电極係包括—具有低於第一硬度之第 二金屬。 更度之第 12. = 4專利範圍第1()項之半導體封| 一毛極係包括-具有第-熔點之第-金屬，：第 $極係包括—具有低於第一熔點之一 二金屬。 疋點之苐 請專利範圍第1〇項之半導體封L 一電極包括：銅、|g、 μ苐 中-者； 紹° 1及金屬合金等其 其中該第二電極係包括一銲料。 。項之半導體封農 …ί 大於該半導體晶片體之厚度。 :專利乾圍第10項之半導體封 -電極呈管狀，並且在半導體晶片之第二中：： 該第-電極在該開端係電：：：面處封閉，其中 认如申請專利範圍第鲜塾。 —_ ι右 員之半導體封裝，其中該第 电極具有一延伸該開 電極具有-對應延伸該第:部，該第二 第二延伸部。 ^•極至第一延伸部之 17.如申請專利範圍第w 塾係設置在該半導體晶片體^體封裝，其尹該薛 18.如申請專利範圍㈣項 面之中間部分。 干^體封裝，其中該銲 200910567 墊係設置在該半導體晶片體之一表面之邊緣。 19. 如If專利範圍第1〇項之半導體封裝，其中該半 導體晶片又包括一於該半導體晶片體上形成 緣膜以覆蓋該銲塾、第一電極、及第二電極。、 20. 如申請專利範圍第19項之半導體封裝，其中該γ 緣膜又包括一使第二電極曝光之孔口。 巴 2!.如申請專利範圍第1〇項之半導體封裝，其中該 C 導體晶片體又自括一-m p； /jt ^ 匕括用以修復㈣路單元之熔斷 、::：用以覆蓋並且使該炫斷器絕緣之炫斷器絕 22.如申請專利範圍第1Ό $之半導體封裝，其又勺 括： 匕 一基板’具有連接點； 鋅錫層，係設置在該連接點上；及 體之間底勝構件’係設置於該基板和半導體晶片 點。八Λ通過電極係藉由銲錫層連接至該連接 = : = :圍第22項之半導體封裝，其又包括 片：之I;，用撐構件係設置於該基板和半導體晶 24.如申請專利範 曰片體。 擬晶片支撐構件二導體封裝’其中該虛 牛如包括一假焊錫球、一假焊凸 48 200910567 塊、及一封閉迴路外型虛擬支樓構件等其中一者。 25. —種半導體封裝，包括： 一半導體晶片，係具有半導體晶片體，包含 將連接至該電路單元之一電路單元和一設置於該 半導體晶片體之中間部分之鲜塾； 一通過電極，係具有第一電極和一於第一電
    極刑成之凹槽部分，和一設置於凹槽部分之第二 電極；及 一重新散佈層，係於該半導體晶片體之一表 面上形成，並且使該鐸墊和通過電極電性連接； 其中該通過電極，係通過該半導體晶片體之 一邊緣部分。 26·如申請專利範圍» 25項之半導體封裝，其中該重 新散佈層具有一使第二電極曝光之孔口。 27.如”專利_ 25項之半導體封裝，其中該第 -：極係包括一具有第一硬度之第一金屬，該第 ;電極係包括一具有低於第-硬度之第二硬度之 第二金屬。 28·如3專利範圍第25項之半導體封裝，其中該第 系包括一具有第—炫點之第一金屬，該第 c括一具有低於第一溶點之第二溶點的 罘一金屬。 29.如申請專利範圍第 25項之半導體封裝，其中該第 49 200910567 一电極係包括鋼、 人 一者，今黛 .·σ孟、及金屬合金其中 ^第一電極係包括一銲料。 3 0.如申清專利範園楚9 ς -電朽J : 項之半導體封裝，其中該第 如申^ 於半導體晶片體之厚度。 •:專利範圍第25項之半導 ;電:;有:Γ伸通過電極之第-端之第= 第二延 具有一對應延伸至第-延伸部之 32. 如申請專利範圍第25 導體晶片又包括-於該半導=;裝，其中該半 緣膜以覆蓋鲜塾、第體土形成之絕 33. 如申請專利範 第一电極。 項之+導體封裝，苴中螻頌 、.彖膜係包括-使第二電極曝光之孔口。〃 、 34. ^申請專利範圍第25項之半導體封裳，豆中該重 新散佈層又包括一金屬種晶圖案。 35. =!ϋ範圍第25項之半導體封裂，其中-含 會㈣^極一樣之材料之連接圖案係設置於該 重新政佈層和銲墊之間。 36,2Π:範圍第25項之半導體封裂，其中該半 。广虹又包括一用以修復該電路單元之熔斷 器和-用以覆蓋該熔斷器之熔斷器絕緣構件。 37.如申請專利範圍第25狀半導體封裝，其又包 括： 200910567 之間 —基板’係具有連接點； 一銲錫層，係設置於該連接點上；及 了底谬構件，係設置於基板和半導體 晶片 體 其中該通過電極係藉由 銲錫層連接至該連接 38. 39. 如申請專利範圍第37項之半導體封I，其又包括 财虛擬晶片支撐構件係設置於基板和半導體晶片 體之間，以穩固地支撐該半導體晶片體。 如申請專利範圍第38項之半導體封裝，其中該虛 擬晶片支撐構件係包括一假焊錫球、一假焊凸 塊、及一封閉迴路外型虛擬支撐構件等其中一者。
TW096137764A 2007-08-16 2007-10-09 Semiconductor package through-electrode suitable for a stacked semiconductor package and semiconductor package having the same TW200910567A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070082437A KR100905784B1 (ko) 2007-08-16 2007-08-16 반도체 패키지용 관통 전극 및 이를 갖는 반도체 패키지

Publications (1)

Publication Number Publication Date
TW200910567A true TW200910567A (en) 2009-03-01

Family

ID=40362310

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096137764A TW200910567A (en) 2007-08-16 2007-10-09 Semiconductor package through-electrode suitable for a stacked semiconductor package and semiconductor package having the same

Country Status (5)

Country Link
US (2) US7973414B2 (zh)
JP (1) JP2009049349A (zh)
KR (1) KR100905784B1 (zh)
CN (2) CN101369566B (zh)
TW (1) TW200910567A (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120292367A1 (en) 2006-01-31 2012-11-22 Ethicon Endo-Surgery, Inc. Robotically-controlled end effector
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
WO2008108970A2 (en) 2007-03-05 2008-09-12 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
KR101458538B1 (ko) 2007-07-27 2014-11-07 테세라, 인코포레이티드 적층형 마이크로 전자 유닛, 및 이의 제조방법
KR101538648B1 (ko) 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
CN102067310B (zh) 2008-06-16 2013-08-21 泰塞拉公司 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
JP4696152B2 (ja) * 2008-11-10 2011-06-08 株式会社日立製作所 半導体装置の製造方法および半導体装置
KR101019709B1 (ko) * 2009-03-03 2011-03-07 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
EP2406821A2 (en) * 2009-03-13 2012-01-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
KR20100117977A (ko) 2009-04-27 2010-11-04 삼성전자주식회사 반도체 패키지
US20110193212A1 (en) * 2010-02-08 2011-08-11 Qualcomm Incorporated Systems and Methods Providing Arrangements of Vias
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US9204880B2 (en) 2012-03-28 2015-12-08 Ethicon Endo-Surgery, Inc. Tissue thickness compensator comprising capsules defining a low pressure environment
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP2012156327A (ja) * 2011-01-26 2012-08-16 Elpida Memory Inc 半導体装置、及び積層型半導体装置
KR102033789B1 (ko) 2013-07-25 2019-10-17 에스케이하이닉스 주식회사 적층형 패키지 및 그 제조방법
KR20150053088A (ko) * 2013-11-07 2015-05-15 에스케이하이닉스 주식회사 반도체 소자 및 제조 방법
US9962161B2 (en) 2014-02-12 2018-05-08 Ethicon Llc Deliverable surgical instrument
US9801628B2 (en) 2014-09-26 2017-10-31 Ethicon Llc Surgical staple and driver arrangements for staple cartridges
US10335149B2 (en) 2015-06-18 2019-07-02 Ethicon Llc Articulatable surgical instruments with composite firing beam structures with center firing support member for articulation support
US10076326B2 (en) 2015-09-23 2018-09-18 Ethicon Llc Surgical stapler having current mirror-based motor control
US10777478B2 (en) 2016-07-15 2020-09-15 Advanced Semiconductor Engineering, Inc. Semiconductor package device for power device
US20230307418A1 (en) * 2022-03-23 2023-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with enhanced bonding force
JP2024046525A (ja) * 2022-09-22 2024-04-03 国立研究開発法人産業技術総合研究所 貫通電極、これを用いた構造体及び３次元積層構造体

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3537447B2 (ja) * 1996-10-29 2004-06-14 トル‐シ・テクノロジーズ・インコーポレイテッド 集積回路及びその製造方法
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP2001135785A (ja) 1999-11-08 2001-05-18 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法
JP3972846B2 (ja) * 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
US6897148B2 (en) * 2003-04-09 2005-05-24 Tru-Si Technologies, Inc. Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7176128B2 (en) * 2004-01-12 2007-02-13 Infineon Technologies Ag Method for fabrication of a contact structure
CN100343964C (zh) 2004-02-13 2007-10-17 旺宏电子股份有限公司 多芯片封装结构
KR100618838B1 (ko) 2004-06-24 2006-09-01 삼성전자주식회사 상하 연결 능력을 개선할 수 있는 스택형 멀티칩 패키지
KR20070051165A (ko) * 2005-11-14 2007-05-17 삼성전자주식회사 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
US7781892B2 (en) * 2005-12-22 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed

Also Published As

Publication number Publication date
US20090045504A1 (en) 2009-02-19
JP2009049349A (ja) 2009-03-05
CN101369566B (zh) 2013-04-24
US7973414B2 (en) 2011-07-05
US20110198722A1 (en) 2011-08-18
CN102176439A (zh) 2011-09-07
US8232654B2 (en) 2012-07-31
CN101369566A (zh) 2009-02-18
KR20090017915A (ko) 2009-02-19
KR100905784B1 (ko) 2009-07-02

Similar Documents

Publication Publication Date Title
TW200910567A (en) Semiconductor package through-electrode suitable for a stacked semiconductor package and semiconductor package having the same
TWI248140B (en) Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
JP5612486B2 (ja) 固体薄膜バッテリー、および装置
TW569411B (en) Semiconductor device and manufacturing method thereof
TWI339432B (en) Magnetic shielding package structure of a magnetic memory device
TW200307354A (en) Light thin stacked package semiconductor device and process for fabrication thereof
US9299665B2 (en) Formation of alpha particle shields in chip packaging
TW200529384A (en) Semiconductor device and method of manufacturing the same
TW200847307A (en) Semiconductor device and fabricating method thereof
CN103165484B (zh) 堆迭式封装及其制造方法
TW201128749A (en) Pillar structure having a non-planar surface for semiconductor devices
TW201214642A (en) Chip having metal pillar and package having the same
CN106328632A (zh) 电子封装件及其制法
KR20150073192A (ko) 유리 또는 세라믹 기판을 포함하는 박막 전지
CN106463472B (zh) 半导体器件及制造其的方法
TW200903678A (en) Highly reliable low-cost structure for wafer-level ball grid array packaging
TW202117969A (zh) 半導體裝置及其製造方法
CN106471612A (zh) 半导体器件及其制造方法
JP2010272737A (ja) 半導体装置の製造方法
US8269347B2 (en) Semiconductor chip, electrode structure therefor and method for forming same
CN108010889A (zh) 芯片封装结构及封装方法
TWI302812B (en) Pcb electrical connection terminal structure and manufacturing method thereof
Zhang et al. Copper pillar bump structure optimization for flip chip packaging with Cu/Low-K stack
CN106463426A (zh) 半导体器件及其制造方法
US20100084755A1 (en) Semiconductor Chip Package System Vertical Interconnect