CN118335695A - 半导体结构及其形成方法、封装结构 - Google Patents
半导体结构及其形成方法、封装结构 Download PDFInfo
- Publication number
- CN118335695A CN118335695A CN202310014876.0A CN202310014876A CN118335695A CN 118335695 A CN118335695 A CN 118335695A CN 202310014876 A CN202310014876 A CN 202310014876A CN 118335695 A CN118335695 A CN 118335695A
- Authority
- CN
- China
- Prior art keywords
- layer
- protective layer
- initial
- thickness
- device layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004806 packaging method and process Methods 0.000 title abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 481
- 239000011241 protective layer Substances 0.000 claims abstract description 168
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000000463 material Substances 0.000 claims description 53
- 230000008569 process Effects 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 230000009286 beneficial effect Effects 0.000 abstract description 20
- 239000004020 conductor Substances 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开实施例提供一种半导体结构及其形成方法、封装结构,半导体结构包括:器件层,器件层具有相对的第一面和第二面,器件层包括基底;重布线层,重布线层位于部分第一面,且重布线层暴露出部分第一面;保护层,保护层位于重布线层顶面以及侧面,且还位于重布线层露出的第一面;其中,器件层包括与重布线层相连接的金属层,沿第二面指向第一面的方向上,器件层的厚度与保护层的最大厚度的比值为第一比值,金属层的厚度与重布线层的厚度的比值为第二比值,第一比值与第二比值成反比。本公开实施例至少有利于提高半导体结构的结构稳定性。
Description
技术领域
本公开实施例涉及半导体技术领域,特别涉及半导体结构及其形成方法、封装结构。
背景技术
随着半导体技术的发展,晶圆制程中对缩小尺寸的需求高涨,使得晶圆的厚度越来越薄。
减薄处理为将晶圆减薄至较薄尺寸的工艺,由于目前主流的减薄工艺为磨削工艺,其本身就是一种施压、损坏、破裂以及移除的物理性损失工艺,晶圆在减薄处理过程中通过砂轮与晶圆表面的接触磨削,不断从晶圆表面剥离出一些细小的碎粒和粉尘,以达到降低晶圆厚度的目的。因而,这种机械式的磨削方法不可避免地对晶圆产生损伤,使得减薄后的晶圆表面压力释放不均导致晶圆出现翘曲。翘曲的晶圆或翘曲的晶圆切片后所形成的芯片具有较差的结构稳定性,不仅会导致后续的制备工艺无法稳定进行,还增加了后续制备工艺中的碎片风险。
发明内容
本公开实施例提供的半导体结构及其形成方法、封装结构,至少有利于提高半导体结构的结构稳定性。
本公开实施例一方面提供一种半导体结构,包括:器件层,器件层具有相对的第一面和第二面,器件层包括基底;重布线层,重布线层位于部分第一面,且暴露出部分第一面;保护层,保护层位于重布线层顶面以及侧面,且还位于重布线层露出的第一面;其中,器件层包括与重布线层相连接的金属层,沿第二面指向第一面的方向上,器件层的厚度与保护层的最大厚度的比值为第一比值,金属层的厚度与重布线层的厚度的比值为第二比值,第一比值与第二比值成反比。
在一些实施例中,沿第二面指向第一面的方向上,金属层的厚度与重布线层的厚度相同,器件层的厚度与保护层的最大厚度相同。
在一些实施例中,基底的热膨胀系数与保护层的热膨胀系数的比值为0.8~1.2。
在一些实施例中,基底的热膨胀系数与保护层的热膨胀系数相同。
在一些实施例中,基底的材料与保护层的材料相同。
在一些实施例中,基底的材料包括硅,保护层的材料包括硅、氮化硅或者氧化硅中的至少一种。
在一些实施例中,沿第二面指向第一面的方向上,金属层的厚度与重布线层的厚度的比值为0.5~1。
在一些实施例中,保护层具有多个通孔,沿第二面指向第一面的方向上,通孔贯穿保护层,以露出重布线层远离器件层的部分表面。
在一些实施例中,沿第二面指向第一面的方向上,器件层的厚度小于保护层的最大厚度。
在一些实施例中,沿第二面指向第一面的方向上,保护层包括依次层叠的第一保护层和第二保护层;沿第二面指向第一面的方向上,第二保护层的厚度小于第一保护层的最大厚度。
在一些实施例中,器件层为晶圆或者芯片。
相应的,本公开实施例另一方面还提供了一种封装结构,包括:上述实施例中任一项所述的半导体结构。
相应的,本公开实施例另一方面还提供了一种半导体结构的形成方法,包括:提供初始器件层,初始器件层具有相对的第一面和第二面,初始器件层包括初始基底,初始器件层的第一面上具有重布线层,重布线层暴露出部分初始器件层的第一面;形成保护层,保护层位于重布线层顶面以及侧面,且还位于重布线层露出的初始器件层的第一面;沿初始器件层的第二面指向初始器件层的第一面的方向,对初始器件层进行减薄处理,以获得器件层,器件层具有相对的第一面和第二面,器件层包括与重布线层相连接的金属层,沿第二面指向第一面的方向上,器件层的厚度与保护层的最大厚度的比值为第一比值,金属层的厚度与重布线层的厚度的比值为第二比值,第一比值与第二比值成反比。
在一些实施例中,初始器件层为初始晶圆,器件层为晶圆。
在一些实施例中,进行减薄处理后还包括:对具有保护层和重布线层的器件层进行切片处理,以获得多个芯片。
在一些实施例中,保护层具有多个通孔,沿初始器件层的第一面指向初始器件层的第二面的方向上,通孔贯穿保护层,以露出重布线层远离初始器件层的部分表面,形成保护层包括:形成初始保护层,初始保护层位于重布线层顶面以及侧面,且还位于重布线层露出的初始器件层的第一面;图形化初始保护层,以形成通孔,剩余初始保护层作为保护层。
在一些实施例中,沿初始器件层的第一面指向初始器件层的第二面的方向上,保护层包括依次层叠的第一保护层和第二保护层,保护层具有多个通孔,通孔贯穿保护层,以露出重布线层远离初始器件层的部分表面,且通孔包括贯穿第一保护层的初始通孔,形成保护层包括:形成初始第一保护层,初始第一保护层位于重布线层顶面以及侧面,且还位于重布线层露出的初始器件层的第一面;图形化初始第一保护层,以形成具有初始通孔的第一保护层;在第一保护层远离初始器件层的表面形成第二保护层,以形成具有通孔的保护层。
在一些实施例中,进行减薄处理之前还包括:将载板与保护层远离初始器件层的表面相键合;进行减薄处理后包括:将载板与保护层远离器件层的表面剥离。
本公开实施例提供的技术方案至少具有以下优点:半导体结构中的器件层可以为减薄后的晶圆或减薄后的晶圆切片处理后所获得的芯片,器件层包括基底,基底用于承载器件层内的电路结构或者器件结构,器件层的第一面上具有用于引出器件层内电路结构或者器件结构的重布线层,位于重布线层顶面、重布线层侧面以及重布线层露出的第一面的保护层用于对重布线层以及重布线层露出的器件层的第一面进行保护,防止水汽或者杂质对器件层内的器件结构、电路结构或者引出线的性能造成影响。设置第一比值与第二比值呈反比,即器件层的厚度与保护层的最大厚度之比越大,则金属层的厚度与重布线层的厚度之比越小,使得金属层的厚度相较于重布线层的厚度不至于过大,防止由于位于器件层中的金属层对位于保护层中的重布线层的产生过大的作用力而导致保护层发生翘曲的问题。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,除非有特别申明,附图中的图不构成比例限制;为了更清楚地说明本公开实施例或传统技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的一种半导体结构的结构示意图;
图2为本公开实施例提供的另一种半导体结构的结构示意图;
图3为本公开实施例提供的又一种半导体结构的结构示意图;
图4为本公开实施例提供的一种半导体结构的局部结构示意图;
图5至图10为本公开实施例提供的一种半导体结构的形成方法的各步骤示意图。
具体实施方式
由背景技术可知,减薄处理后的晶圆或减薄处理后的晶圆切片后所形成的芯片容易出现翘曲问题。
为解决上述问题,本公开实施例提供了一种半导体结构及其形成方法、封装结构,半导体结构中的器件层可以为减薄后的晶圆或减薄后的晶圆切片处理后所获得的芯片,器件层包括基底,基底用于承载器件层内的电路结构或者器件结构,重布线层位于器件层的第一面上,用于引出器件层内电路结构或者器件结构。保护层位于重布线层顶面、重布线层侧面以及重布线层露出的第一面,用于对重布线层以及重布线层露出的器件层的第一面进行保护,防止水汽或者杂质对器件层内的器件结构、电路结构或者引出线的性能造成影响。设置第一比值与第二比值呈反比,即器件层的厚度与保护层的最大厚度之比越大,则金属层的厚度与重布线层的厚度之比越小,使得金属层的厚度相较于重布线层的厚度不至于过大,防止由于位于器件层中的金属层对位于保护层中的重布线层的产生过大的作用力而导致保护层发生翘曲的问题。
下面将结合附图对本公开各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本公开各实施例中,为了使读者更好地理解本公开实施例而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本公开实施例所要求保护的技术方案。
图1为本公开实施例提供的一种半导体结构的结构示意图;图2为本公开实施例提供的另一种半导体结构的结构示意图;图3为本公开实施例提供的又一种半导体结构的结构示意图;图4为本公开实施例提供的一种半导体结构的局部结构示意图。
参考图1至图4,半导体结构包括:器件层100,器件层100具有相对的第一面101和第二面102,器件层100包括基底110;重布线层130,重布线层130位于部分第一面101,且暴露出部分第一面101;保护层140,保护层140位于重布线层130顶面以及侧面,且还位于重布线层130露出的第一面101。其中,器件层100包括与重布线层130相连接的金属层120,沿第二面102指向第一面101的方向上,器件层100的厚度与保护层140的最大厚度的比值为第一比值,金属层120的厚度与重布线层130的厚度的比值为第二比值。
器件层100为包括电路或者器件的结构,在一些实施例中,器件层100为厚度较薄的进行减薄处理后的晶圆。在另一些实施例中,器件层100也可以为是减薄处理后的晶圆进行切片处理后所获得的芯片。
器件层100包括基底110和器件结构或者电路结构,基底110用于承载器件结构或电路结构,器件层100的第一面101可以为器件结构或者电路结构远离基底110的顶面,器件层100的第二面102可以为基底110远离器件结构或电路结构的底面。器件层100的第二面102也可以是进行减薄处理后的器件层100的表面。
在一些实施例中,基底110的材料为硅。在另一些实施例中,基底110的材料也可以为可其他直接进入制造环节的生产半导体器件的材料,例如,基底110的材料可以为绝缘衬底上的硅(SOI)、锗、碳化硅、砷化镓或者蓝宝石等材料中的至少一种。
器件层100的第一面101上可以具有多个重布线层130,重布线层130用于改变器件层100内器件结构或电路结构原本的引出线的接点位置,使器件层100能适用于不同的封装形式。在一些实施例中,重布线层130为通过金属布线制程形成的导电结构,金属布线制程是在原本的器件层100上涂布一层绝缘层,再以曝光显影的方式定义新的导线图案,然后利用电镀技术制作新的导电结构,以连接器件结构或电路结构原本的引出线,达到线路重新分布的目的。
重布线层130的材料为金属导电材料,例如,重布线层130的材料可以为铜、铝、钨、钛中的一种或者上述材料的合金。重布线层130可以由一层金属导电材料构成,也可以由多层不同的金属导电材料层叠构成。本公开实施例对此不做限定。
保护层140用于对重布线层130以及不具有重布线层130的第一面101进行保护,防止水汽或者杂质对器件层100内的器件结构、电路结构或者引出线的性能造成影响。金属层120可以为器件层100内的器件结构和或者电路结构原本的引出线构成的布线层,金属层120的材料为导电材料,例如,可以为铜、氮化钛或钨中的至少一种。
若器件层100和金属层120所构成的整体结构对保护层140和重布线层130所构成的整体结构的应力为第一作用力,保护层140和重布线层130所构成的整体结构对器件层100和金属层120所构成的整体结构的应力为第二作用力,对称结构中的第一作用力和第二作用力的大小相同且方向相反。若第一作用力大于第二作用力,则保护层140容易发生翘曲。不难理解,由于金属层120与位于保护层中的重布线层130相连接,因此,金属层120给保护层一个内部的作用力,若该内部作用力过大,将会加剧保护层140发生翘曲的风险。基于此,设置第一比值与第二比值呈反比,即器件层的厚度与保护层的最大厚度之比越大,则金属层的厚度与重布线层的厚度之比越小,使得金属层的厚度相较于重布线层的厚度不至于过大,防止由于位于器件层中的金属层对位于保护层中的重布线层的产生过大的作用力而导致保护层发生翘曲的问题。
需要说明的是,参考图1,若定义器件层100的第二面102指向器件层100的第一面101的方向为第一方向X,沿第一方向X上,定义器件层100的厚度为L1,保护层140的最大厚度为L2,L2为位于器件层100的第一面101上的保护层140的厚度,L2也是保护层140和重布线层130所构成的整体结构的厚度。
在一个例子中,L1可以为6~12μm,例如,可以为6μm、6.5μm、7μm或者10μm等。L2可以为7~13μm,例如,可以为7μm、7.5μm、8μm或者11μm等。
在一些实施例中,参考图1,沿第一方向X上,器件层100的厚度L1和保护层140的最大厚度L2的差值小于2μm,L1与L2的差值越小,保护层140和重布线层130所构成的整体结构与器件层100形成对称结构的稳定性越好,有利于进一步改善半导体结构的翘曲问题,进而有利于提高半导体结构的结构稳定性。
在一些实施例中,参考图1至图4,沿第一方向X上,金属层120的厚度L3与重布线层130的厚度L4的比值为0.5~1。如此,使得金属层120和重布线层130也构成对称结构,有利于进一步提高保护层140和重布线层130所构成的整体结构与器件层100之间的对称性,进而有利于改善半导体结构的翘曲问题。在一个例子中,L3可以为3~5μm,例如,可以为3μm、3.5μm、4μm或者5μm等。L2可以为3~5μm,例如,可以为3μm、3.5μm、4μm或者5μm等。
在一些实施例中,参考图1,沿第一方向X上,金属层120的厚度与重布线层130的厚度相同,器件层100的厚度L1与保护层140的最大厚度L2相同。相较于器件层100的厚度L1与保护层140的最大厚度L2之间的差值最大的情况,器件层100的厚度L1与保护层140的最大厚度L2相同时,保护层140和重布线层130所构成的整体结构与器件层100形成的对称结构的稳定性更好,有利于改善半导体结构的翘曲问题,进而有利于提高半导体结构的结构稳定性。同时,设置金属层120的厚度与重布线层130的厚度相同,使得金属层120与重布线层130给对方的作用力接近或者相同,从而抵消相互作用力,进一步改善翘曲问题。
在一些实施例中,参考图2和图3,保护层140具有多个通孔141,沿第二面102指向第一面101的方向上,通孔141贯穿保护层140,以露出重布线层130远离器件层100的部分表面。如此,设置延伸进通孔141的引线与重布线层130相连接,即可引出重布线层130,并利用引线和重布线层130为器件层100内的器件结构或者电路结构提供电信号。因此,通孔141的设置有利于降低引出重布线层130的难度。
在一些实施例中,参考图2和图3,保护层140具有多个通孔141,沿第一方向X上,器件层100的厚度小于保护层140的最大厚度。由于保护层140具有通孔141,若沿第一方向上X,保护层140的最大厚度L2与器件层100的厚度L1相同,那么保护层140和重布线层130所构成的整体结构与器件层100则无法完全对称,因此,在L2与L1的比值在一定范围的情况下,将保护层140的最大厚度L2设置为大于器件层100的厚度L1,有利于弥补通孔141造成的不对称情况,进而有利于改善半导体结构的翘曲问题。
在一些实施例中,参考图3,保护层140具有多个通孔141,沿第一方向X上,保护层140包括依次层叠的第一保护层143和第二保护层144;沿第二面102指向第一面101的方向上,第二保护层144的厚度小于第一保护层143的最大厚度。其中,第一保护层143和第二保护层144为在不同步骤中所形成膜层,第二保护层144用于对保护层140的整体厚度进行调节,具体的,可以根据通孔141的数量以及尺寸,利用第二保护层144对保护层140的整体厚度进行调节,以保证保护层140和重布线层130所构成的整体结构与器件层100具有较高的对称性。
除了通过L1控制第一作用力以及通过L2控制第二作用力外,还可以通过器件层100的材料控制第一作用力,以及通过保护层140和重布线层130所构成的整体结构的材料控制控制第二作用力,相较于器件层100内的器件结构的材料或者电路结构的材料,器件层100的基底110的材料为器件层100内占比较高的材料,且相较于重布线层130的材料,保护层140的材料为保护层140和器件层100所构成的整体结构内占比较高的材料,因此,在一些实施例中,可以通过控制保护层140的材料与基底110材料的关系控制第一作用力和第二作用力的关系。具体的,可以将选择热膨胀系数接近的两个材料分别作为基底110材料和保护层140的材料,在一些实施例中,基底110的热膨胀系数与保护层140的热膨胀系数的比值为0.8~1.2,如此,保证基底110的热膨胀系数与保护层140的热膨胀系数之间具有较小的差异,进而保证第一作用力的大小和第二作用力的大小具有较小的差异,使得第一作用力和第二作用力相互抵消,进而使得保护层140和重布线层130所构成的整体结构与器件层100形成的对称结构具有较优的稳定性,有利于改善半导体结构的翘曲问题。在一个具体的例子中,基底110的热膨胀系数与保护层140的热膨胀系数的比值为1,如此,使得第一作用力的大小和第二作用力相同或者接近相同,进一步改善半导体结构的翘曲问题。
在一些实施例中,基底110的热膨胀系数与保护层140的热膨胀系数相同。如此,保证了第一作用力和第二作用力之间具有更小的差异,进而保证第一作用力和第二作用力完全相互抵消,使得保护层140和重布线层130所构成的整体结构与器件层100具有较高的对称性,有利于进一步改善半导体结构的翘曲问题。
保护层140的材料可以为具有较优阻挡能力且散热性能较佳的无机材料,相较于现有技术中采用PI(Polyimide聚酰亚胺)作为保护层的情况,无机材料具有更优的散热能力,有利于提高半导体结构的散热性,进而有利于改善半导体结构的性能。
在一些实施例中,基底110的材料与保护层140的材料相同。例如,基底110的材料和保护层140的材料可以均为硅,如此,即可保证基底110的热膨胀系数与保护层140的热膨胀系数相同,有利于保证保护层140和重布线层130所构成的整体结构与器件层100具有较高的对称性,进而有利于改善半导体结构的翘曲问题。此外,选择与基底110材料相同的材料作为保护层140材料,有利于降低保护层140材料的选材难度。
在一些实施例中,基底110的材料包括硅,保护层140的材料包括硅、氮化硅或者氧化硅中的至少一种。硅、氮化硅或者氧化硅均为散热性较佳的无机材料,选择上述材料作为保护层140的材料有利于提高半导体结构的散热能力,并且,硅、氮化硅以及氧化硅为在当前半导体制程中较易制备的材料,采用硅作为基底110材料,以及采用硅、氮化硅或者氧化硅作为保护层140材料,不仅有利于提高保护层140和重布线层130所构成的整体结构与器件层100具有较高的对称性,还有利于降低保护层140以及基底110的制备难度。
上述实施例提供的半导体结构包括器件层100、位于器件层100的第一面101上的重布线层130以及保护层140,其中,器件层100的厚度与保护层140的最大厚度的比值为第一比值,金属层120的厚度与重布线层130的厚度的比值为第二比值,第一比值与第二比值成反比。即器件层100的厚度与保护层140的最大厚度之比越大,则金属层120的厚度与重布线层130的厚度之比越小,使得金属层120的厚度相较于重布线层130的厚度不至于过大,防止由于位于器件层100中的金属层对位于保护层140中的重布线层130的产生过大的作用力而导致保护层140发生翘曲的问题,有利于提高半导体结构的结构稳定性。
相应的,本公开实施例另一方面还提供了一种封装结构,包括:上述实施例中任一项的半导体结构,在一些实施例中,封装结构还包括:基板和塑封层,基板用于承载一个或者多个半导体结构,塑封层用于覆盖基板上的半导体结构,以对半导体结构进行封装保护。
在一些实施例中,器件层100为晶圆,封装结构为晶圆级封装结构,晶圆级封装结构的制造步骤均在晶圆被切片之前制作完成,在对晶圆的前道工艺制作完成后直接对晶圆进行晶圆级的封装,并在晶圆上进行互联凸点和测试,不仅有利于提高加工效率,晶圆级封装结构还具有封装尺寸轻薄短小以及电热性能好等优点。在另一些实施例中,器件层100也可以为由晶圆进行切片处理所获得的芯片,封装结构为芯片级封装结构。
本公开实施例另一方面还提供一种半导体结构的形成方法,以下将结合附图对本公开实施例提供的半导体结构的形成方法进行详细说明。需要说明的是,与前述实施例相同或者相应的部分,可参考前述实施例的详细说明,以下将不做赘述。
图5至图10为本公开实施例提供的一种半导体结构的形成方法的各步骤示意图。
半导体结构的形成方法包括:参考图5,提供初始器件层200,初始器件层200具有相对的第一面201和第二面202,初始器件层200包括初始基底210,初始器件层200的第一面201上具有重布线层130,重布线层130暴露出部分初始器件层200的第一面201。
在一些实施例中,初始器件层200为初始晶圆,初始晶圆为未进行减薄处理的晶圆,初始器件层200的第二面202可以为待减薄的初始晶圆的背面,与初始器件层200的第二面202正对的初始器件层200的第一面201为初始晶圆的正面,初始器件层200包括邻近第一面201的器件结构以及电路结构,以及包括用于承载器件结构或电路结构的初始基底210。
重布线层130用于引出初始器件层200内的器件结构或者电路结构,以改变初始器件层200内器件结构或电路结构原本的引出线的接点位置,使后续形成的器件层能适用于不同的封装形式。重布线层130的材料为金属导电材料,例如,重布线层130的材料可以为铜、铝、钨、钛中的一种或者上述材料的合金。
参考图6至图8,形成保护层140,保护层140位于重布线层130顶面以及侧面,且还位于重布线层130露出的初始器件层200的第一面201,保护层140用于对重布线层130以及不具有重布线层130的后续形成的器件层的第一面进行保护,防止水汽或者杂质对器件层内的器件结构、电路结构或者引出线的性能造成影响。
具体的,可以采用化学气相沉积工艺、原子层沉积工艺或者其他镀膜工艺在具有重布线层130的初始器件层200的第一面201上形成保护层140,并且,基于初始基底210的材料选择相应的保护层140的材料,以及可以将保护层140的最大厚度设置为预设厚度,以保证保护层140和重布线层130构成的整体结构可以与后续形成的器件层构成对称结构。其中,预设厚度可以为后续形成的器件层的厚度,器件层的厚度为沿器件层的第二面指向器件层的第一面的方向上的器件层的厚度。保护层140的最大厚度为沿初始器件层200的第二面202指向初始器件层200的第一面201的方向上的保护层140的最大厚度,可以理解的是,若后续的器件层的第二面指向器件层的第一面的方向为第一方向X,初始器件层200的第二面202指向初始器件层200的第一面201的方向与第一方向X相同,因此,可以将初始器件层200的第二面202指向初始器件层200的第一面201的方向也定义为第一方向X。
在一些实施例中,参考图8,保护层140具有多个通孔141,沿第一方向X上,通孔141贯穿保护层140,以露出重布线层130远离初始器件层200的部分表面。参考图6至图8,形成保护层140包括:形成初始保护层142,初始保护层142位于重布线层130顶面以及侧面,且还位于重布线层130露出的初始器件层200的第一面201;图形化初始保护层142,以形成通孔141,剩余初始保护层142作为保护层140。其中,图形化初始保护层142的步骤可以包括:参考图7,在初始保护层142远离初始器件层200的表面形成具有刻蚀窗口的掩膜层160,对刻蚀窗口露出的初始保护层142进行刻蚀,直至形成露出重布线层130的通孔141。需要说明的是,保护层140具有通孔141时,沿第一方向X上,可以设置保护层140的最大厚度大于预设厚度,以弥补通孔141造成的不对称情况。
在一些实施例中,参考图3,保护层140具有多个通孔141,保护层140包括层叠的第一保护层143和第二保护层144,且通孔包括贯穿第一保护层143的初始通孔(未示出),形成具有通孔141的保护层140的步骤也可以包括:形成初始第一保护层(未示出),初始第一保护层位于重布线层130顶面以及侧面,且还位于重布线层130露出的初始器件层200的第一面201;在初始第一保护层143的顶面形成具有刻蚀窗口的掩膜层,利用掩膜层对初始第一保护层进行图形化处理,以形成具有初始通孔的第一保护层143,初始通孔用于形成后续的通孔141;在第一保护层143远离初始器件层200的表面形成第二保护层144,第二保护层144对初始通孔141进行延伸,以形成贯穿保护层140的通孔141。其中,第二保护层144用于对保护层140的整体厚度进行调节,具体的,可以根据初始通孔的数量以及尺寸,利用第二保护层144对保护层140的整体厚度进行调节,以保证保护层140和重布线层130所构成的整体结构与后续形成的器件层具有较高的对称性。
在一些实施例中,参考图9,形成保护层140后,进行减薄处理之前还包括:将载板300与保护层140远离初始器件层200的表面相键合。其中,载板300可以是与初始器件层200的形状大小相同的承载晶圆,承载晶圆用于为初始器件层200提供机械支持保护,如此,有利于避免初始器件层200在减薄处理的过程中,在减薄机台的作用下发生断裂或形变。具体的,可以采用粘合层将载板300与保护层140远离初始器件层200的表面键合在一起,进而使得初始器件层200固定在载板300上。
参考图10,沿第一方向X上,对初始器件层200进行减薄处理,以获得器件层100,器件层100具有相对的第一面101和第二面102。其中,器件层100为减薄处理后的晶圆,器件层100的第一面101为具有保护层140和重布线层130的晶圆的正面,器件层100的第二面102为减薄处理后的晶圆的背面,减薄处理有利于减小半导体结构的尺寸。器件层100包括与重布线层130相连接的金属层120,沿第二面102指向第一面101的方向上,器件层100的厚度与保护层140的最大厚度的比值为第一比值,金属层120的厚度与重布线层130的厚度的比值为第二比值。设置第一比值与第二比值呈反比,即器件层的厚度与保护层的最大厚度之比越大,则金属层的厚度与重布线层的厚度之比越小,使得金属层的厚度相较于重布线层的厚度不至于过大,防止由于位于器件层中的金属层对位于保护层中的重布线层的产生过大的作用力而导致保护层发生翘曲的问题。
金属层120可以为器件层100内的器件结构和或者电路结构原本的引出线构成的布线层,金属层120的材料为导电材料,例如,可以为铜、氮化钛或钨中的至少一种。在一些实施例中,金属层120可以在形成初始器件层200的步骤中形成,具体可以在形成重布线层130的步骤之前形成,如此,有利于形成重布线层130与金属层120的对准连接。
在一些实施例中,沿第一方向X上,形成的金属层120的厚度与形成的重布线层130的厚度相同,形成的器件层100的厚度L1与形成的保护层140的最大厚度L2相同。如此,可以提高保护层140和重布线层130所构成的整体结构与器件层100的对称性,有利于防止减薄处理后的厚度较薄的半导体结构发生翘曲,进而有利于提高半导体结构的结构稳定性。同时,设置金属层120的厚度与重布线层130的厚度相同,使得金属层120与重布线层130给对方的作用力接近或者相同,从而抵消相互作用力,进一步改善翘曲问题。
参考图2,进行减薄处理后还包括:将载板300与保护层140远离器件层100的表面剥离。
在一些实施例中,进行减薄处理后还包括:对具有保护层140和重布线层130的器件层100进行切片处理,以获得多个芯片。切片处理步骤形成的多个芯片对应于后续的芯片级封装,可以理解的是,在另一些实施例中,进行减薄处理后也可以直接对具有保护层140和重布线层130的器件层100进行封装,对应于形成晶圆级封装结构。
上述实施例提供的半导体结构的形成方法中,沿第一方向X上,通过形成具有预设厚度的保护层140,保证保护层140的最大厚度与后续减薄处理所形成的器件层100的厚度具有较小的差异,使位于器件层100的第一面101上的保护层140和重布线层130所构成的整体结构的厚度和器件层100的厚度具有较小的差异,进而使得保护层140和重布线层130所构成的整体结构与器件层100形成对称结构,如此,有利于防止减薄处理后的厚度较薄的半导体结构发生翘曲,进而有利于提高半导体结构的结构稳定性。
本领域的普通技术人员可以理解,上述各实施方式是实现本公开的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本公开的精神和范围。任何本领域技术人员,在不脱离本公开的精神和范围内,均可作各自变动与修改,因此本公开的保护范围应当以权利要求限定的范围为准。
Claims (18)
1.一种半导体结构,其特征在于,包括:
器件层,所述器件层具有相对的第一面和第二面,所述器件层包括基底;
重布线层,所述重布线层位于部分所述第一面,且所述重布线层暴露出部分所述第一面;保护层,所述保护层位于所述重布线层顶面以及侧面,且还位于所述重布线层露出的所述第一面;
其中,所述器件层包括与所述重布线层相连接的金属层,沿所述第二面指向所述第一面的方向上,所述器件层的厚度与所述保护层的最大厚度的比值为第一比值,所述金属层的厚度与所述重布线层的厚度的比值为第二比值,所述第一比值与所述第二比值成反比。
2.如权利要求1所述半导体结构,其特征在于,沿所述第二面指向所述第一面的方向上,所述金属层的厚度与所述重布线层的厚度相同,所述器件层的厚度与所述保护层的最大厚度相同。
3.如权利要求1所述半导体结构,其特征在于,所述基底的热膨胀系数与所述保护层的热膨胀系数的比值为0.8~1.2。
4.如权利要求3所述半导体结构,其特征在于,所述基底的热膨胀系数与所述保护层的热膨胀系数相同。
5.如权利要求1所述半导体结构,其特征在于,所述基底的材料与所述保护层的材料相同。
6.如权利要求1所述半导体结构,其特征在于,所述基底的材料包括硅,所述保护层的材料包括硅、氮化硅或者氧化硅中的至少一种。
7.如权利要求1所述半导体结构,其特征在于,所述金属层的厚度与所述重布线层的厚度的比值为0.5~1。
8.如权利要求1所述半导体结构,其特征在于,所述保护层具有多个通孔,沿所述第二面指向所述第一面的方向上,所述通孔贯穿所述保护层,以露出所述重布线层远离所述器件层的部分表面。
9.如权利要求8所述半导体结构,其特征在于,沿所述第二面指向所述第一面的方向上,所述器件层的厚度小于所述保护层的最大厚度。
10.如权利要求8所述半导体结构,其特征在于,沿所述第二面指向所述第一面的方向上,所述保护层包括依次层叠的第一保护层和第二保护层;
沿所述第二面指向所述第一面的方向上,所述第二保护层的厚度小于所述第一保护层的最大厚度。
11.如权利要求1所述半导体结构,其特征在于,所述器件层为晶圆或者芯片。
12.一种半导体结构的形成方法,其特征在于,包括:
提供初始器件层,所述初始器件层具有相对的第一面和第二面,所述初始器件层包括初始基底,所述初始器件层的第一面上具有重布线层,所述重布线层暴露出部分所述初始器件层的第一面;
形成保护层,所述保护层位于所述重布线层顶面以及侧面,且还位于所述重布线层露出的所述初始器件层的第一面;
沿所述初始器件层的第二面指向所述初始器件层的第一面的方向,对所述初始器件层进行减薄处理,以获得器件层,所述器件层具有相对的第一面和第二面,所述器件层包括与所述重布线层相连接的金属层,沿所述第二面指向所述第一面的方向上,所述器件层的厚度与所述保护层的最大厚度的比值为第一比值,所述金属层的厚度与所述重布线层的厚度的比值为第二比值,所述第一比值与所述第二比值成反比。
13.如权利要求12所述半导体结构的形成方法,其特征在于,所述保护层具有多个通孔,沿所述初始器件层的第一面指向所述初始器件层的第二面的方向上,所述通孔贯穿所述保护层,以露出所述重布线层远离所述初始器件层的部分表面,形成所述保护层包括:
形成初始保护层,所述初始保护层位于所述重布线层顶面以及侧面,且还位于所述重布线层露出的所述初始器件层的第一面;
图形化所述初始保护层,以形成所述通孔,剩余所述初始保护层作为所述保护层。
14.如权利要求12所述半导体结构的形成方法,其特征在于,沿所述初始器件层的第一面指向所述初始器件层的第二面的方向上,所述保护层包括依次层叠的第一保护层和第二保护层,所述保护层具有多个通孔,所述通孔贯穿所述保护层,以露出所述重布线层远离所述初始器件层的部分表面,且所述通孔包括贯穿所述第一保护层的初始通孔,形成所述保护层包括:
形成初始第一保护层,所述初始第一保护层位于所述重布线层顶面以及侧面,且还位于所述重布线层露出的所述初始器件层的第一面;
图形化所述初始第一保护层,以形成具有所述初始通孔的所述第一保护层;
在所述第一保护层远离所述初始器件层的表面形成所述第二保护层,以形成具有所述通孔的所述保护层。
15.如权利要求12所述半导体结构的形成方法,其特征在于,进行所述减薄处理之前还包括:将载板与所述保护层远离所述初始器件层的表面相键合;
进行所述减薄处理后包括:将所述载板与所述保护层远离所述器件层的表面剥离。
16.如权利要求12所述半导体结构的形成方法,其特征在于,所述初始器件层为初始晶圆,所述器件层为晶圆。
17.如权利要求16所述半导体结构的形成方法,其特征在于,进行所述减薄处理后还包括:对具有所述保护层和所述重布线层的所述器件层进行切片处理,以获得多个芯片。
18.一种封装结构,其特征在于,包括:权利要求1~11中任一项所述的半导体结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310014876.0A CN118335695A (zh) | 2023-01-04 | 2023-01-04 | 半导体结构及其形成方法、封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310014876.0A CN118335695A (zh) | 2023-01-04 | 2023-01-04 | 半导体结构及其形成方法、封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118335695A true CN118335695A (zh) | 2024-07-12 |
Family
ID=91770898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310014876.0A Pending CN118335695A (zh) | 2023-01-04 | 2023-01-04 | 半导体结构及其形成方法、封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118335695A (zh) |
-
2023
- 2023-01-04 CN CN202310014876.0A patent/CN118335695A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3803972B1 (en) | Die stacking for multi-tier 3d integration | |
US10879140B2 (en) | System and method for bonding package lid | |
US6900110B1 (en) | Chip scale package with compliant leads | |
KR100945504B1 (ko) | 스택 패키지 및 그의 제조 방법 | |
TWI511253B (zh) | 晶片封裝體 | |
US7633159B2 (en) | Semiconductor device assemblies and packages with edge contacts and sacrificial substrates and other intermediate structures used or formed in fabricating the assemblies or packages | |
US9337097B2 (en) | Chip package and method for forming the same | |
US8097955B2 (en) | Interconnect structures and methods | |
TWI575664B (zh) | 封裝結構及其形成方法 | |
US5904496A (en) | Wafer fabrication of inside-wrapped contacts for electronic devices | |
US20090218698A1 (en) | Wafer-Level Integrated Circuit Package with Top and Bottom Side Electrical Connections | |
TWI582913B (zh) | 半導體封裝件及其製法 | |
KR20110106915A (ko) | 쓰루-실리콘 비아들을 노출 및 접촉시키는 고-수율 방법 | |
KR100886706B1 (ko) | 적층 패키지 및 그의 제조 방법 | |
TWI767287B (zh) | 半導體封裝結構 | |
KR102618919B1 (ko) | 통합 팬 아웃 패키지 및 방법 | |
TWI557853B (zh) | 半導體封裝件及其製法 | |
CN108122788A (zh) | 半导体封装结构的制造方法 | |
US11545469B2 (en) | Semiconductor package and manufacturing method thereof | |
JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ | |
CN118335695A (zh) | 半导体结构及其形成方法、封装结构 | |
JP5559773B2 (ja) | 積層半導体装置の製造方法 | |
JP2013065582A (ja) | 半導体ウエハ及び半導体装置並びに半導体装置の製造方法 | |
US20230317613A1 (en) | Semiconductor package and method of forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |