JP2000183356A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000183356A5 JP2000183356A5 JP1998361689A JP36168998A JP2000183356A5 JP 2000183356 A5 JP2000183356 A5 JP 2000183356A5 JP 1998361689 A JP1998361689 A JP 1998361689A JP 36168998 A JP36168998 A JP 36168998A JP 2000183356 A5 JP2000183356 A5 JP 2000183356A5
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductive layer
- semiconductor device
- tft
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 description 31
- 239000012535 impurity Substances 0.000 description 17
- 239000011159 matrix material Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical class [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Description
【特許請求の範囲】
【請求項１】
Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとで形成されたＣＭＯＳ回路を含む半導体装置であって、
前記ＣＭＯＳ回路は前記Ｎチャネル型ＴＦＴのみ、絶縁層を介して第１配線および第２配線によって活性層が挟まれた構造を有し、
前記活性層はチャネル形成領域に接して低濃度不純物領域を含んでおり、
前記チャネル形成領域は前記第１配線および前記第２配線に重なり、
前記低濃度不純物領域は前記第１配線に重なり、且つ、前記第２配線に重ならないように形成されていることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１配線と前記第２配線とは電気的に接続されていることを特徴とする半導体装置。
【請求項３】
第１配線と、第２配線とを含むＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとで形成されたＣＭＯＳ回路を有する半導体装置であって、
前記ＣＭＯＳ回路は前記Ｎチャネル型ＴＦＴのみ、絶縁層を介して前記第１配線および前記第２配線によって活性層が挟まれた構造を有し、
前記活性層はチャネル形成領域に接して低濃度不純物領域を含んでおり、
前記チャネル形成領域は前記第１配線および前記第２配線に重なり、
前記低濃度不純物領域は前記第１配線に重なり、且つ、前記第２配線に重ならないように形成され、
前記第２配線は、第１導電層と第２導電層との積層構造からなる部分と、前記第１導電層と前記第１導電層上に形成された第３導電層と前記第３導電層を覆って前記第１導電層上に形成された前記第２導電層とからなる部分とを有することを特徴とする半導体装置。
【請求項４】
請求項３において、
前記第３導電層は、第１導電層または前記第２導電層よりも抵抗値が低いことを特徴とする半導体装置。
【請求項５】
請求項３または請求項４において、
前記第１導電層または前記第２導電層は、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、またはシリコン（Ｓｉ）から選ばれた元素を主成分とする導電膜、或いは前記元素を組み合わせた合金膜やシリサイド膜であることを特徴とする半導体装置。
【請求項６】
請求項３乃至請求項５のいずれか一項において、
前記第３導電層は、アルミニウムまたは銅を主成分とする膜であることを特徴とする半導体装置。
【請求項７】
Ｎチャネル型ＴＦＴで形成された画素ＴＦＴと保持容量とを有する画素マトリクス回路を含む半導体装置であって、
前記画素ＴＦＴは絶縁層を介して第１配線および第２配線によって活性層が挟まれた構造を有し、
前記活性層はチャネル形成領域に接して低濃度不純物領域を含んでおり、
前記チャネル形成領域は前記第１配線および前記第２配線に重なり、
前記低濃度不純物領域は前記第１配線に重なり、且つ、前記第２配線に重ならないように形成されていることを特徴とする半導体装置。
【請求項８】
請求項７において、
前記第１配線は接地電位またはソース電源電位に保持されることを特徴とする半導体装置。
【請求項９】
請求項７において、
前記第１配線はフローティング電位に保持されることを特徴とする半導体装置。
【請求項１０】
Ｎチャネル型ＴＦＴで形成された画素ＴＦＴを有する画素マトリクス回路を含む半導体装置であって、
前記画素ＴＦＴは絶縁層を介して第１配線および第２配線によって活性層が挟まれた構造を有し、
前記活性層はチャネル形成領域に接して低濃度不純物領域を含んでおり、
前記チャネル形成領域は前記第１配線および前記第２配線に重なり、
前記低濃度不純物領域は前記第１配線に重なり、且つ、前記第２配線に重ならないように形成され、
前記第２配線は、第１導電層と第２導電層との積層構造からなる部分と、前記第１導電層と前記第１導電層上に形成された第３導電層と前記第３導電層を覆って前記第１導電層上に形成された前記第２導電層とからなる部分とを有することを特徴とする半導体装置。
【請求項１１】
請求項１０において、
前記第３導電層は、前記第１導電層または前記第２導電層よりも抵抗値が低いことを特徴とする半導体装置。
【請求項１２】
請求項１０または請求項１１において、
前記第１導電層または前記第２導電層は、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、またはシリコン（Ｓｉ）から選ばれた元素を主成分とする導電膜、或いは前記元素を組み合わせた合金膜やシリサイド膜であることを特徴とする半導体装置。
【請求項１３】
請求項１０乃至請求項１２のいずれか一項において、
前記第３導電層は、アルミニウムまたは銅を主成分とする導電膜であることを特徴とする半導体装置。
【請求項１４】
同一基板上に形成された画素マトリクス回路とドライバー回路とを有する半導体装置であって、
前記画素マトリクス回路に含まれる画素ＴＦＴと前記ドライバー回路に含まれるＮチャネル型ＴＦＴは、絶縁層を介して第１配線および第２配線によって活性層が挟まれた構造を有し、
前記活性層はチャネル形成領域に接して低濃度不純物領域を含んでおり、
前記チャネル形成領域は前記第１配線および前記第２配線に重なり、
前記低濃度不純物領域は前記第１配線に重なり、且つ、前記第２配線に重ならないように形成され、
前記画素ＴＦＴが有する第１配線は固定電位またはフローティング電位に保持され、前記ドライバー回路に含まれるＮチャネル型ＴＦＴが有する第１配線は、該ドライバー回路に含まれるＮチャネル型ＴＦＴが有する第２配線と同電位に保持されることを特徴とする半導体装置。
【請求項１５】
請求項１４において、
前記固定電位は、接地電位またはソース電源電位であることを特徴とする半導体装置。
【請求項１６】
請求項１４または請求項１５において、
前記第２配線は、第１導電層と第２導電層との積層構造からなる部分と、前記第１導電層と前記第１導電層上に形成された第３導電層と前記第３導電層を覆って前記第１導電層上に形成された前記第２導電層とからなる部分とを有することを特徴とする半導体装置。
【請求項１７】
請求項１６において、
前記第３導電層は、前記第１導電層または前記第２導電層よりも抵抗値が低いことを特徴とする半導体装置。
【請求項１８】
請求項１６または請求項１７において、
前記第１導電層または前記第２導電層は、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、またはシリコン（Ｓｉ）から選ばれた元素を主成分とする導電膜、或いは前記元素を組み合わせた合金膜やシリサイド膜であることを特徴とする半導体装置。
【請求項１９】
請求項１６乃至請求項１８のいずれか一項において、
前記第３導電層は、アルミニウムまたは銅を主成分とする導電膜であることを特徴とする半導体装置。
【請求項２０】
請求項１乃至請求項１９に記載された半導体装置とは、アクティブマトリクス型液晶ディスプレイまたはアクティブマトリクス型ＥＬディスプレイであることを特徴とする半導体装置。
【請求項２１】
請求項１乃至請求項１９に記載された半導体装置とは、ビデオカメラ、デジタルカメラ、プロジェクター、プロジェクションＴＶ、ゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末であることを特徴とする半導体装置。
【請求項２２】
Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとで形成されたＣＭＯＳ回路を含む半導体装置の作製方法であって、
基板上に第１配線を形成し、
前記第１配線の上に第１絶縁層を形成し、
前記第１絶縁層の上に前記Ｎチャネル型ＴＦＴの活性層および前記Ｐチャネル型ＴＦＴの活性層を形成し、
前記Ｎチャネル型ＴＦＴの活性層および前記Ｐチャネル型ＴＦＴの活性層を覆って第２絶縁層を形成し、
前記第２絶縁層の上に導電層を形成し、
第１のレジストマスクを用いて前記導電層をエッチングすることで前記Ｎチャネル型ＴＦＴの第２配線を形成し、
前記第１のレジストマスクを用い不純物を添加することで前記Ｎチャネル型ＴＦＴの活性層に低濃度不純物領域を形成し、
第２のレジストマスクを用いて前記導電層をエッチングすることで前記Ｐチャネル型ＴＦＴの配線を形成し、
前記第２のレジストマスクを用い不純物を添加することで前記Ｐチャネル型ＴＦＴの活性層に不純物領域を形成し、
裏面露光によって前記第２の配線上に形成された第３のレジストマスクを用い不純物を添加することで前記低濃度不純物領域にソースおよびドレイン領域を形成し、
前記第１配線は前記Ｎチャネル型ＴＦＴの活性層のみと交差するように形成され、
前記Ｎチャネル型ＴＦＴの前記低濃度不純物領域は前記第１配線に重なり、且つ、前記第２配線に重ならないように形成されることを特徴とする半導体装置の作製方法。
【請求項２３】
請求項２２において、
前記導電層は、第１導電層および第２導電層を有することを特徴とする半導体装置の作製方法。
【請求項１】
Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとで形成されたＣＭＯＳ回路を含む半導体装置であって、
前記ＣＭＯＳ回路は前記Ｎチャネル型ＴＦＴのみ、絶縁層を介して第１配線および第２配線によって活性層が挟まれた構造を有し、
前記活性層はチャネル形成領域に接して低濃度不純物領域を含んでおり、
前記チャネル形成領域は前記第１配線および前記第２配線に重なり、
前記低濃度不純物領域は前記第１配線に重なり、且つ、前記第２配線に重ならないように形成されていることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１配線と前記第２配線とは電気的に接続されていることを特徴とする半導体装置。
【請求項３】
第１配線と、第２配線とを含むＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとで形成されたＣＭＯＳ回路を有する半導体装置であって、
前記ＣＭＯＳ回路は前記Ｎチャネル型ＴＦＴのみ、絶縁層を介して前記第１配線および前記第２配線によって活性層が挟まれた構造を有し、
前記活性層はチャネル形成領域に接して低濃度不純物領域を含んでおり、
前記チャネル形成領域は前記第１配線および前記第２配線に重なり、
前記低濃度不純物領域は前記第１配線に重なり、且つ、前記第２配線に重ならないように形成され、
前記第２配線は、第１導電層と第２導電層との積層構造からなる部分と、前記第１導電層と前記第１導電層上に形成された第３導電層と前記第３導電層を覆って前記第１導電層上に形成された前記第２導電層とからなる部分とを有することを特徴とする半導体装置。
【請求項４】
請求項３において、
前記第３導電層は、第１導電層または前記第２導電層よりも抵抗値が低いことを特徴とする半導体装置。
【請求項５】
請求項３または請求項４において、
前記第１導電層または前記第２導電層は、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、またはシリコン（Ｓｉ）から選ばれた元素を主成分とする導電膜、或いは前記元素を組み合わせた合金膜やシリサイド膜であることを特徴とする半導体装置。
【請求項６】
請求項３乃至請求項５のいずれか一項において、
前記第３導電層は、アルミニウムまたは銅を主成分とする膜であることを特徴とする半導体装置。
【請求項７】
Ｎチャネル型ＴＦＴで形成された画素ＴＦＴと保持容量とを有する画素マトリクス回路を含む半導体装置であって、
前記画素ＴＦＴは絶縁層を介して第１配線および第２配線によって活性層が挟まれた構造を有し、
前記活性層はチャネル形成領域に接して低濃度不純物領域を含んでおり、
前記チャネル形成領域は前記第１配線および前記第２配線に重なり、
前記低濃度不純物領域は前記第１配線に重なり、且つ、前記第２配線に重ならないように形成されていることを特徴とする半導体装置。
【請求項８】
請求項７において、
前記第１配線は接地電位またはソース電源電位に保持されることを特徴とする半導体装置。
【請求項９】
請求項７において、
前記第１配線はフローティング電位に保持されることを特徴とする半導体装置。
【請求項１０】
Ｎチャネル型ＴＦＴで形成された画素ＴＦＴを有する画素マトリクス回路を含む半導体装置であって、
前記画素ＴＦＴは絶縁層を介して第１配線および第２配線によって活性層が挟まれた構造を有し、
前記活性層はチャネル形成領域に接して低濃度不純物領域を含んでおり、
前記チャネル形成領域は前記第１配線および前記第２配線に重なり、
前記低濃度不純物領域は前記第１配線に重なり、且つ、前記第２配線に重ならないように形成され、
前記第２配線は、第１導電層と第２導電層との積層構造からなる部分と、前記第１導電層と前記第１導電層上に形成された第３導電層と前記第３導電層を覆って前記第１導電層上に形成された前記第２導電層とからなる部分とを有することを特徴とする半導体装置。
【請求項１１】
請求項１０において、
前記第３導電層は、前記第１導電層または前記第２導電層よりも抵抗値が低いことを特徴とする半導体装置。
【請求項１２】
請求項１０または請求項１１において、
前記第１導電層または前記第２導電層は、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、またはシリコン（Ｓｉ）から選ばれた元素を主成分とする導電膜、或いは前記元素を組み合わせた合金膜やシリサイド膜であることを特徴とする半導体装置。
【請求項１３】
請求項１０乃至請求項１２のいずれか一項において、
前記第３導電層は、アルミニウムまたは銅を主成分とする導電膜であることを特徴とする半導体装置。
【請求項１４】
同一基板上に形成された画素マトリクス回路とドライバー回路とを有する半導体装置であって、
前記画素マトリクス回路に含まれる画素ＴＦＴと前記ドライバー回路に含まれるＮチャネル型ＴＦＴは、絶縁層を介して第１配線および第２配線によって活性層が挟まれた構造を有し、
前記活性層はチャネル形成領域に接して低濃度不純物領域を含んでおり、
前記チャネル形成領域は前記第１配線および前記第２配線に重なり、
前記低濃度不純物領域は前記第１配線に重なり、且つ、前記第２配線に重ならないように形成され、
前記画素ＴＦＴが有する第１配線は固定電位またはフローティング電位に保持され、前記ドライバー回路に含まれるＮチャネル型ＴＦＴが有する第１配線は、該ドライバー回路に含まれるＮチャネル型ＴＦＴが有する第２配線と同電位に保持されることを特徴とする半導体装置。
【請求項１５】
請求項１４において、
前記固定電位は、接地電位またはソース電源電位であることを特徴とする半導体装置。
【請求項１６】
請求項１４または請求項１５において、
前記第２配線は、第１導電層と第２導電層との積層構造からなる部分と、前記第１導電層と前記第１導電層上に形成された第３導電層と前記第３導電層を覆って前記第１導電層上に形成された前記第２導電層とからなる部分とを有することを特徴とする半導体装置。
【請求項１７】
請求項１６において、
前記第３導電層は、前記第１導電層または前記第２導電層よりも抵抗値が低いことを特徴とする半導体装置。
【請求項１８】
請求項１６または請求項１７において、
前記第１導電層または前記第２導電層は、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、またはシリコン（Ｓｉ）から選ばれた元素を主成分とする導電膜、或いは前記元素を組み合わせた合金膜やシリサイド膜であることを特徴とする半導体装置。
【請求項１９】
請求項１６乃至請求項１８のいずれか一項において、
前記第３導電層は、アルミニウムまたは銅を主成分とする導電膜であることを特徴とする半導体装置。
【請求項２０】
請求項１乃至請求項１９に記載された半導体装置とは、アクティブマトリクス型液晶ディスプレイまたはアクティブマトリクス型ＥＬディスプレイであることを特徴とする半導体装置。
【請求項２１】
請求項１乃至請求項１９に記載された半導体装置とは、ビデオカメラ、デジタルカメラ、プロジェクター、プロジェクションＴＶ、ゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末であることを特徴とする半導体装置。
【請求項２２】
Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとで形成されたＣＭＯＳ回路を含む半導体装置の作製方法であって、
基板上に第１配線を形成し、
前記第１配線の上に第１絶縁層を形成し、
前記第１絶縁層の上に前記Ｎチャネル型ＴＦＴの活性層および前記Ｐチャネル型ＴＦＴの活性層を形成し、
前記Ｎチャネル型ＴＦＴの活性層および前記Ｐチャネル型ＴＦＴの活性層を覆って第２絶縁層を形成し、
前記第２絶縁層の上に導電層を形成し、
第１のレジストマスクを用いて前記導電層をエッチングすることで前記Ｎチャネル型ＴＦＴの第２配線を形成し、
前記第１のレジストマスクを用い不純物を添加することで前記Ｎチャネル型ＴＦＴの活性層に低濃度不純物領域を形成し、
第２のレジストマスクを用いて前記導電層をエッチングすることで前記Ｐチャネル型ＴＦＴの配線を形成し、
前記第２のレジストマスクを用い不純物を添加することで前記Ｐチャネル型ＴＦＴの活性層に不純物領域を形成し、
裏面露光によって前記第２の配線上に形成された第３のレジストマスクを用い不純物を添加することで前記低濃度不純物領域にソースおよびドレイン領域を形成し、
前記第１配線は前記Ｎチャネル型ＴＦＴの活性層のみと交差するように形成され、
前記Ｎチャネル型ＴＦＴの前記低濃度不純物領域は前記第１配線に重なり、且つ、前記第２配線に重ならないように形成されることを特徴とする半導体装置の作製方法。
【請求項２３】
請求項２２において、
前記導電層は、第１導電層および第２導電層を有することを特徴とする半導体装置の作製方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36168998A JP4076648B2 (ja) | 1998-12-18 | 1998-12-18 | 半導体装置 |
| US09/837,552 US6914302B2 (en) | 1998-12-18 | 2001-04-19 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36168998A JP4076648B2 (ja) | 1998-12-18 | 1998-12-18 | 半導体装置 |
| US09/837,552 US6914302B2 (en) | 1998-12-18 | 2001-04-19 | Semiconductor device and manufacturing method thereof |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007208107A Division JP4298768B2 (ja) | 2007-08-09 | 2007-08-09 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000183356A JP2000183356A (ja) | 2000-06-30 |
| JP2000183356A5 true JP2000183356A5 (ja) | 2006-03-09 |
| JP4076648B2 JP4076648B2 (ja) | 2008-04-16 |
Family
ID=26581308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36168998A Expired - Fee Related JP4076648B2 (ja) | 1998-12-18 | 1998-12-18 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6914302B2 (ja) |
| JP (1) | JP4076648B2 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6420758B1 (en) | 1998-11-17 | 2002-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity region overlapping a gate electrode |
| US6277679B1 (en) | 1998-11-25 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor |
| JP4076648B2 (ja) | 1998-12-18 | 2008-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4008133B2 (ja) | 1998-12-25 | 2007-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8158980B2 (en) | 2001-04-19 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor |
| JP4202502B2 (ja) | 1998-12-28 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US6590229B1 (en) | 1999-01-21 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US6639265B2 (en) | 2000-01-26 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| EP1168451A3 (en) * | 2000-06-27 | 2005-11-09 | Canon Kabushiki Kaisha | Semiconductor device, and radiation detection device and radiation detection system having same |
| JP4596101B2 (ja) * | 2000-10-18 | 2010-12-08 | 日本電気株式会社 | 液晶表示装置 |
| KR100929666B1 (ko) * | 2002-01-03 | 2009-12-03 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP2004040735A (ja) * | 2002-07-08 | 2004-02-05 | Toyota Industries Corp | 半導体集積回路及び半導体集積回路の製造方法 |
| KR100796298B1 (ko) * | 2002-08-30 | 2008-01-21 | 삼성전자주식회사 | 액정표시장치 |
| CN100449779C (zh) * | 2002-10-07 | 2009-01-07 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| KR101061853B1 (ko) * | 2003-08-29 | 2011-09-02 | 삼성전자주식회사 | 표시 장치 및 그 표시판 |
| JP4377640B2 (ja) * | 2003-09-19 | 2009-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| US20060024870A1 (en) * | 2004-07-27 | 2006-02-02 | Wen-Chun Wang | Manufacturing method for low temperature polycrystalline silicon cell |
| US7615495B2 (en) | 2005-11-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| JP2007157986A (ja) * | 2005-12-05 | 2007-06-21 | Sharp Corp | トランジスタを備えた装置 |
| JP4844133B2 (ja) * | 2006-01-25 | 2011-12-28 | ソニー株式会社 | 半導体装置 |
| EP1818989A3 (en) * | 2006-02-10 | 2010-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device and manufacturing method thereof |
| KR101488516B1 (ko) * | 2006-03-21 | 2015-02-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 불휘발성 반도체 기억장치 |
| EP1837917A1 (en) * | 2006-03-21 | 2007-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| EP1837900A3 (en) * | 2006-03-21 | 2008-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| TWI416738B (zh) * | 2006-03-21 | 2013-11-21 | Semiconductor Energy Lab | 非揮發性半導體記憶體裝置 |
| US8022460B2 (en) * | 2006-03-31 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7786526B2 (en) * | 2006-03-31 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| EP1840947A3 (en) * | 2006-03-31 | 2008-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7554854B2 (en) * | 2006-03-31 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for deleting data from NAND type nonvolatile memory |
| KR101623958B1 (ko) * | 2008-10-01 | 2016-05-25 | 삼성전자주식회사 | 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로 |
| US8384439B2 (en) | 2008-11-28 | 2013-02-26 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
| CN102576736B (zh) * | 2009-10-09 | 2015-05-13 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| KR101772639B1 (ko) * | 2009-10-16 | 2017-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR102211967B1 (ko) * | 2013-10-28 | 2021-02-05 | 삼성디스플레이 주식회사 | 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치 |
| CN104882414B (zh) * | 2015-05-06 | 2018-07-10 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
Family Cites Families (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5732641A (en) | 1980-08-06 | 1982-02-22 | Seiko Epson Corp | Semiconductor device |
| JPS58115850A (ja) | 1981-12-28 | 1983-07-09 | Seiko Epson Corp | アクテイブマトリツクスパネル |
| JPS59204274A (ja) | 1983-05-06 | 1984-11-19 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS6081869A (ja) | 1983-10-12 | 1985-05-09 | Seiko Epson Corp | 薄膜トランジスタの駆動方法 |
| JPH0727975B2 (ja) | 1984-01-25 | 1995-03-29 | セイコーエプソン株式会社 | 相補型薄膜トランジスタの製造方法 |
| US4727044A (en) | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| JPS6167269A (ja) | 1984-09-07 | 1986-04-07 | Sharp Corp | 半導体素子 |
| JPS6188565A (ja) | 1984-10-05 | 1986-05-06 | Sony Corp | 電界効果型トランジスタ |
| EP0178447B1 (en) | 1984-10-09 | 1993-02-17 | Fujitsu Limited | A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology |
| US4748485A (en) | 1985-03-21 | 1988-05-31 | Hughes Aircraft Company | Opposed dual-gate hybrid structure for three-dimensional integrated circuits |
| JPS61220371A (ja) | 1985-03-26 | 1986-09-30 | Toshiba Corp | 絶縁基板上ｍｏｓ形集積回路装置 |
| JPS625661A (ja) | 1985-07-01 | 1987-01-12 | Nec Corp | 薄膜トランジスタ |
| JPH0680799B2 (ja) | 1985-11-18 | 1994-10-12 | 富士通株式会社 | 相補形ｍｏｓ集積回路 |
| JPH0777264B2 (ja) | 1986-04-02 | 1995-08-16 | 三菱電機株式会社 | 薄膜トランジスタの製造方法 |
| JP2620240B2 (ja) | 1987-06-10 | 1997-06-11 | 株式会社日立製作所 | 液晶表示装置 |
| JPS6419761A (en) | 1987-07-14 | 1989-01-23 | Ricoh Kk | Thin film transistor |
| US5140391A (en) | 1987-08-24 | 1992-08-18 | Sony Corporation | Thin film MOS transistor having pair of gate electrodes opposing across semiconductor layer |
| JPS6453460A (en) | 1987-08-24 | 1989-03-01 | Sony Corp | Mos transistor |
| JP2737780B2 (ja) | 1987-08-24 | 1998-04-08 | ソニー株式会社 | Ｍｏｓトランジスタ |
| JP2666293B2 (ja) | 1987-08-31 | 1997-10-22 | ソニー株式会社 | Ｍｏｓトランジスタの製造方法 |
| US5327001A (en) | 1987-09-09 | 1994-07-05 | Casio Computer Co., Ltd. | Thin film transistor array having single light shield layer over transistors and gate and drain lines |
| GB2211022B (en) | 1987-10-09 | 1991-10-09 | Marconi Electronic Devices | A semiconductor device and a process for making the device |
| US4977105A (en) | 1988-03-15 | 1990-12-11 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing interconnection structure in semiconductor device |
| JPH0215676A (ja) | 1988-07-01 | 1990-01-19 | Ricoh Co Ltd | 薄膜 トランジスタ |
| JPH02109341A (ja) | 1988-10-19 | 1990-04-23 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
| JP2817246B2 (ja) | 1989-08-25 | 1998-10-30 | カシオ計算機株式会社 | フォトセンサ |
| US4996575A (en) | 1989-08-29 | 1991-02-26 | David Sarnoff Research Center, Inc. | Low leakage silicon-on-insulator CMOS structure and method of making same |
| US5103277A (en) | 1989-09-11 | 1992-04-07 | Allied-Signal Inc. | Radiation hard CMOS circuits in silicon-on-insulator films |
| US5275972A (en) | 1990-02-19 | 1994-01-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window |
| US5124769A (en) | 1990-03-02 | 1992-06-23 | Nippon Telegraph And Telephone Corporation | Thin film transistor |
| JPH03256365A (ja) | 1990-03-06 | 1991-11-15 | Sharp Corp | 半導体装置およびその製造方法 |
| US5198379A (en) | 1990-04-27 | 1993-03-30 | Sharp Kabushiki Kaisha | Method of making a MOS thin film transistor with self-aligned asymmetrical structure |
| FR2664095B1 (fr) | 1990-06-28 | 1993-12-17 | Commissariat A Energie Atomique | Procede de fabrication d'un contact electrique sur un element actif d'un circuit integre mis. |
| KR920008834A (ko) | 1990-10-09 | 1992-05-28 | 아이자와 스스무 | 박막 반도체 장치 |
| JPH0824193B2 (ja) | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
| US5376561A (en) * | 1990-12-31 | 1994-12-27 | Kopin Corporation | High density electronic circuit modules |
| US5420048A (en) | 1991-01-09 | 1995-05-30 | Canon Kabushiki Kaisha | Manufacturing method for SOI-type thin film transistor |
| US5521107A (en) | 1991-02-16 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a field-effect transistor including anodic oxidation of the gate |
| CA2061796C (en) | 1991-03-28 | 2002-12-24 | Kalluri R. Sarma | High mobility integrated drivers for active matrix displays |
| JP2776059B2 (ja) | 1991-06-11 | 1998-07-16 | 日本電気株式会社 | 絶縁ゲート電界効果トランジスタ |
| US5185535A (en) | 1991-06-17 | 1993-02-09 | Hughes Aircraft Company | Control of backgate bias for low power high speed CMOS/SOI devices |
| EP0523856A3 (en) | 1991-06-28 | 1993-03-17 | Sgs-Thomson Microelectronics, Inc. | Method of via formation for multilevel interconnect integrated circuits |
| JPH0590586A (ja) | 1991-09-30 | 1993-04-09 | Nec Corp | 薄膜トランジスタ |
| US5273921A (en) | 1991-12-27 | 1993-12-28 | Purdue Research Foundation | Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor |
| US5485019A (en) | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP3133140B2 (ja) | 1992-04-01 | 2001-02-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| GB9208324D0 (en) | 1992-04-15 | 1992-06-03 | British Tech Group | Semiconductor devices |
| US5807772A (en) | 1992-06-09 | 1998-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming semiconductor device with bottom gate connected to source or drain |
| JP3254007B2 (ja) | 1992-06-09 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 薄膜状半導体装置およびその作製方法 |
| US5359219A (en) | 1992-12-04 | 1994-10-25 | Texas Instruments Incorporated | Silicon on insulator device comprising improved substrate doping |
| JPH0799251A (ja) | 1992-12-10 | 1995-04-11 | Sony Corp | 半導体メモリセル |
| KR100203982B1 (ko) | 1993-03-12 | 1999-06-15 | 야마자끼 순페이 | 반도체장치 및 그의 제작방법 |
| US5818076A (en) | 1993-05-26 | 1998-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device |
| US5604368A (en) | 1994-07-15 | 1997-02-18 | International Business Machines Corporation | Self-aligned double-gate MOSFET by selective lateral epitaxy |
| US5497019A (en) | 1994-09-22 | 1996-03-05 | The Aerospace Corporation | Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods |
| JP3942651B2 (ja) | 1994-10-07 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3535615B2 (ja) * | 1995-07-18 | 2004-06-07 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| KR100193987B1 (ko) | 1996-05-11 | 1999-06-15 | 구자홍 | 구동회로 일체형 액정표시소자 및 제조방법 |
| US6054734A (en) | 1996-07-26 | 2000-04-25 | Sony Corporation | Non-volatile memory cell having dual gate electrodes |
| JP3716580B2 (ja) * | 1997-02-27 | 2005-11-16 | セイコーエプソン株式会社 | 液晶装置及びその製造方法、並びに投写型表示装置 |
| TW379360B (en) | 1997-03-03 | 2000-01-11 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| US6320204B1 (en) * | 1997-12-25 | 2001-11-20 | Seiko Epson Corporation | Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device |
| TW418539B (en) * | 1998-05-29 | 2001-01-11 | Samsung Electronics Co Ltd | A method for forming TFT in liquid crystal display |
| JP3702096B2 (ja) | 1998-06-08 | 2005-10-05 | 三洋電機株式会社 | 薄膜トランジスタ及び表示装置 |
| JP2001051292A (ja) | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体表示装置 |
| JP4076648B2 (ja) | 1998-12-18 | 2008-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4008133B2 (ja) | 1998-12-25 | 2007-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4202502B2 (ja) | 1998-12-28 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1998
- 1998-12-18 JP JP36168998A patent/JP4076648B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-19 US US09/837,552 patent/US6914302B2/en not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000183356A5 (ja) | ||
| JP2000196093A5 (ja) | ||
| JP2000194014A5 (ja) | ||
| US8552431B2 (en) | Semiconductor device comprising pixel portion | |
| JP4076648B2 (ja) | 半導体装置 | |
| JP3856889B2 (ja) | 反射型表示装置および電子デバイス | |
| JP2003273361A (ja) | 半導体装置およびその製造方法 | |
| JP2000156504A5 (ja) | ||
| US6891270B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2000228527A5 (ja) | ||
| JP2001013518A (ja) | 液晶表示装置およびその製造方法 | |
| US6563136B2 (en) | Thin-film semiconductor device having a thin-film transistor for circuits that differs from a thin-film transistor for pixels | |
| JP2010217926A (ja) | 液晶表示装置 | |
| JP2001066638A (ja) | 液晶表示装置およびその製造方法 | |
| JP2005166757A (ja) | 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置 | |
| JP2009049244A (ja) | 液晶表示装置 | |
| JP2000236097A5 (ja) | ||
| JP2000216399A5 (ja) | ||
| JP2000243975A5 (ja) | ||
| JP2004119862A (ja) | 半導体装置の作製方法 | |
| JP2005064344A (ja) | 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置及び電子機器 | |
| JP4298768B2 (ja) | 半導体装置 | |
| JP2003037271A5 (ja) | ||
| JP2006013524A (ja) | 半導体装置およびその作製方法 | |
| JP4481363B2 (ja) | 表示装置及び電子デバイス |