JP2004040735A - 半導体集積回路及び半導体集積回路の製造方法 - Google Patents
半導体集積回路及び半導体集積回路の製造方法 Download PDFInfo
- Publication number
- JP2004040735A JP2004040735A JP2002198928A JP2002198928A JP2004040735A JP 2004040735 A JP2004040735 A JP 2004040735A JP 2002198928 A JP2002198928 A JP 2002198928A JP 2002198928 A JP2002198928 A JP 2002198928A JP 2004040735 A JP2004040735 A JP 2004040735A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- channel mosfet
- mosfet
- semiconductor integrated
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/306—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage being a parallel resonance circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
【課題】ＡＭ放送信号を増幅する増幅回路と、ＣＭＯＳデジタル回路とを１チップに集積する。
【解決手段】ＡＭ放送信号を増幅するＲＦ増幅回路２１を、カスコード接続されたＰチャネルＭＯＳＦＥＴ４及び５で構成する。カスコード接続することでＰチャネルＭＯＳＦＥＴ４のソース、ゲート間の帰還容量を小さくし、安定に動作させることができる。さらに、ＡＭ放送信号の増幅回路をＰチャネルＭＯＳＦＥＴで構成することで、フリッカ雑音を低減し、かつＣＭＯＳデジタル回路と同じＣＭＯＳプロセスで製造することができる。
【選択図】 図１
【解決手段】ＡＭ放送信号を増幅するＲＦ増幅回路２１を、カスコード接続されたＰチャネルＭＯＳＦＥＴ４及び５で構成する。カスコード接続することでＰチャネルＭＯＳＦＥＴ４のソース、ゲート間の帰還容量を小さくし、安定に動作させることができる。さらに、ＡＭ放送信号の増幅回路をＰチャネルＭＯＳＦＥＴで構成することで、フリッカ雑音を低減し、かつＣＭＯＳデジタル回路と同じＣＭＯＳプロセスで製造することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＡＭ放送信号を増幅する増幅回路を有する半導体集積回路及びその製造方法に関する。
【０００２】
【従来技術】
図５に、従来のＡＭ放送受信回路の構成を示す。図５（ａ）は同調回路形式の構成を示し、図５（ｂ）は非同調回路形式の構成を示す。
図５（ａ）に示す同調回路形式のＡＭ放送受信回路は、コンデンサ１０１と、抵抗１０２と、信号増幅用のＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１０３と、同調回路１０４と、ＩＣ１０６とから構成されている。このうちコンデンサ１０１、抵抗１０２、信号増幅用のＦＥＴ１０３および同調回路１０４によってＲＦアンプが構成される。
【０００３】
ここで、コンデンサ１０１は、図示しないアンテナから入力されるＡＭ放送信号の直流分をカットするためのものであり、同調コンデンサＣ１および同調コイルＬ１，Ｌ２により構成される。この同調回路１０４の一端は電源Ｖｃｃに接続されている。また、ＩＣ１０６は、同調回路１０４から出力されたＲＦ増幅信号を入力し、ミキシング、周波数変換などを含むＡＭ放送受信に必要な後段の信号処理を行うものである。
【０００４】
また、図５（ｂ）に示すように、非同調回路形式のＡＭ放送受信回路は、コンデンサ１０１と、抵抗１０２と、信号増幅用ＦＥＴ１０３と、結合コンデンサ１０５と、ＩＣ１０６と、コイル１０７とから構成されている。このうちコンデンサ１０１、抵抗１０２、信号増幅用ＦＥＴ１０３、結合コンデンサ１０５およびコイル１０７によってＲＦアンプが構成される。
【０００５】
【発明が解決しようとする課題】
近年、２．４ＧＨｚ帯や５ＧＨｚ帯などの高周波信号を扱う無線端末において、ＲＦ回路の集積化が進められ、これまでアナログの個別部品としてチップ外に実装されていたＲＦ回路をＭＯＳ技術により１チップにまとめたＬＳＩが開発されている。また、７６Ｍ〜９０ＭＨｚの周波数帯を使用するＦＭ放送用の受信機においても、ＲＦ回路をＭＯＳ技術で集積したＬＳＩが開発されている。これらの１チップに集積されるＲＦ回路の中にはＲＦ受信アンプも含まれている。
【０００６】
これに対して、５３０Ｋ〜１７１０ＫＨｚの中波帯、１５３Ｋ〜２７９ＫＨｚの長波帯などの低周波信号を使うＡＭ放送の受信機では、その周波数帯がフリッカ雑音成分の大きい領域にあるので、ＭＯＳＦＥＴでＲＦアンプを構成することが難しいと考えられていた。
【０００７】
そのため、従来は、図５に示すようにＲＦアンプに接合型ＦＥＴ（ＪＦＥＴ）１０３を用い、あるいはＪＦＥＴとバイポーラトランジスタを組み合わせてＡＭ放送受信機のＲＦアンプを設計していた。
しかしながら、ＪＦＥＴは、ＭＯＳとは製造プロセスが異なるために１チップに集積化できず、ＩＣ１０６のチップ外に個別部品として実装されていた。その結果、高周波無線端末のＲＦ回路を小型化することができないという問題点があった。
【０００８】
また、ＡＭ増幅回路は微少信号の増幅を行うので、電源電圧の変動等に対して安定したバイアスをＦＥＴに与えることが望まれている。
本発明の課題は、ＡＭ放送信号を増幅する増幅回路と、ＣＭＯデジタル回路とを１チップに集積することである。
【０００９】
本発明の他の課題は、ＡＭ増幅回路のバイアスを安定化することである。
【００１０】
【課題を解決するための手段】
本発明の半導体集積回路は、ＡＭ放送信号を増幅する第１のＰチャネルＭＯＳＦＥＴと、前記第１のＰチャネルＭＯＳＦＥＴとカスコード接続される第２のＰチャネルＭＯＳＦＥＴとからなるＡＭ放送信号の増幅回路と、ＣＭＯＳデジタル回路とを備える。
【００１１】
この発明によれば、ＰチャネルＭＯＳＦＥＴを使用することでＡＭ放送信号を増幅する増幅回路のフリッカノイズを低減させ、さらにＡＭ放送信号の増幅回路とＣＭＯＳデジタル回路を、例えば、ＣＭＯＳプロセスにより１チップに集積することができる。
【００１２】
本発明の他の半導体集積回路は、ＡＭ放送信号を増幅する第１のＰチャネルＭＯＳＦＥＴと、前記第１のＰチャネルＭＯＳＦＥＴに一定のバイアスを与えるバイアス回路とからなるＡＭ放送信号の増幅回路と、ＣＭＯＳデジタル回路とを備え、前記第１ＰチャネルＭＯＳＦＥＴ、バイアス回路及びＣＭＯＳデジタル回路をＣＭＯＳプロセスにより同一回路基板上に形成した。
【００１３】
この発明によれば、ＡＭ放送信号を増幅する増幅回路のフリッカノイズを低減させ、かつＡＭ放送信号の増幅回路とＣＭＯＳデジタル回路をＣＭＯＳプロセスにより１チップに集積することができる。また、電源電圧の変動等に対して安定したバイアスを第１のＰチャネルＭＯＳＦＥＴに与えることができる。
【００１４】
上記の発明において、前記第２のＰチャネルＭＯＳＦＥＴの増幅度を制御するＡＧＣ回路を備える。
このように構成することで、例えば、受信信号レベルに応じて第２のＰチャネルＭＯＳＦＥＴの増幅度をＡＧＣ制御することができる。
【００１５】
上記の発明において、前記バイアス回路は、前記第１のＰチャネルＭＯＳＦＥＴとカレントミラー回路を構成する第３のＭＯＳＦＥＴを有する。
このように構成することで、例えば、第１のＰチャネルＭＯＳＦＥＴを流れる電流と、第３のＭＯＳＦＥＴを流れる電流を一定の比例関係に設定できる。これにより、電源電圧の変動等に対して第１のＰチャネルＭＯＳＦＥＴのバイアスを安定化できる。
【００１６】
上記の発明において、前記バイアス回路は、前記第１のＰチャネルＭＯＳＦＥＴとカレントミラー回路を構成する第３のＭＯＳＦＥＴを有し、該第３のＭＯＳＦＥＴのチャネル幅と、前記第１のＰチャネルＭＯＳＦＥＴのチャネル幅との比が１：ｋ（ｋ≧１）の関係となるようにする。
【００１７】
このように構成することで、例えば、チャネル長を同一にしたときに、第３のＭＯＳＦＥＴに流れる電流のｋ倍の電流を第１のＰチャネルＭＯＳＦＥＴに流すことができ、かつ第１のＰチャネルＭＯＳＦＥＴのバイアスを安定化できる。
上記の発明において、前記バイアス回路は、ソースが電源電圧に接続され、ドレインが定電流源に接続され、該定電流源にゲートが接続されている。
【００１８】
このように構成することで、第３のＭＯＳＦＥＴに流れる電流を一定にできるので、第１のＰチャネルＭＯＳＦＥＴに流れる電流を一定に保つことができる。これにより、電源電圧の変動等に対して第１のＰチャネルＭＯＳＦＥＴの動作点を安定にできる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
図１は、本発明の第１の実施形態のＡＭ放送信号を増幅するＲＦ増幅回路２１の回路構成を示す図である。
【００２０】
図１に示すように、コンデンサ１の一端には、図示しないアンテナで受信されるＡＭ放送信号が入力される。このコンデンサ１の他端はＰチャネルＭＯＳＦＥＴ（第１のＰチャネルＭＯＳＦＥＴ）４のゲートに接続されている。コンデンサ１は、ＡＭ放送信号の直流分をカットするためのものである。
【００２１】
ＰチャネルＭＯＳＦＥＴ４のゲートには、電源電圧を抵抗２と抵抗７とにより分圧した電圧がバイアス電圧として供給される。抵抗２と抵抗７は直列に接続され、抵抗２の他端は電源Ｖｃｃに接続され、抵抗７の他端は接地されている。
ＰチャネルＭＯＳＦＥＴ（第２のＰチャネルＭＯＳＦＥＴ）５は、ＰチャネルＭＯＳＦＥＴ４とカスケード接続されている。ＰチャネルＭＯＳＦＥＴ５のゲートには、電源Ｖｃｃに接続された抵抗３と、後述するＮチャネルＭＯＳＦＥＴ９のドレインが接続されている。さらに、ＰチャネルＭＯＳＦＥＴ５のゲートにはバイパスコンデンサ１０が接続され、そのコンデンサ１０の他端は接地されている。
【００２２】
ＰチャネルＭＯＳＦＥＴ４とＰチャンネルＭＯＳＦＥＴ５とをカスコード接続することで、ＰチャネルＭＯＳＦＥＴ４のゲートとソース間の帰還容量を小さくし、ＰチャネルＭＯＳＦＥＴ４の高周波特性を改善している。
ＰチャネルＭＯＳＦＥＴ５のドレインには同調回路６が接続されている。同調回路６は、同調コンデンサＣ１および同調コイルＬ１，Ｌ２により構成され、ＰチャネルＭＯＳＦＥＴ５から出力されるＡＧＣ制御されたＡＭ放送信号を周波数選択して出力する回路である。なお、同調コンデンサＣ１及び同調コイルＬ１，Ｌ２の他端は接地されている。
【００２３】
上記のＰチャネルＭＯＳＦＥＴ４及び５でＡＭ放送信号を増幅するＲＦ増幅回路２１を構成している。
ＮチャネルＭＯＳＦＥＴ８のドレインには、図示しないＡＧＣ（Ａｕｔｏ Ｇａｉｎ ｃｏｎｔｒｏｌ）回路から、ＲＦ増幅回路２１のゲインを制御するためのＡＧＣ電流ＩＡＧＣが入力している。ＮチャネルＭＯＳＦＥＴ８のドレインとゲートは接続され、ソースは接地されている。
【００２４】
ＮチャネルＭＯＳＦＥＴ９のゲートは、ＮチャネルＭＯＳＦＥＴ８のゲートと接続されている。さらに、ドレインはＰチャネルＭＯＳＦＥＴ５のゲートに接続され、ソースは接地されている。
ＮチャネルＭＯＳＦＥＴ８とＮチャネルＭＯＳＦＥＴ９はカレントミラー回路を構成しており、ＮチャネルＭＯＳＦＥＴ８のドレインに流入するＡＧＣ電流ＩＡＧＣに比例した電流がＮチャネルＭＯＳＦＥＴ９を流れる。
【００２５】
これにより、ＡＧＣ回路から出力されるＡＧＣ電流ＩＡＧＣによりＰチャネルＭＯＳＦＥＴ５のバイアス電圧が変化し、ＰチャネルＭＯＳＦＥＴ５の増幅度が制御され、出力されるＲＦ信号のレベルが変化する。
なお、ＰチャネルＭＯＳＦＥＴ５のゲートは必ずしもＡＧＣ制御する必要はなく、例えば固定バイアスであっても良い。
【００２６】
上述したＲＦ増幅回路２１は、ミキシング、周波数変換などを含むＡＭ放送受信に必要な後段の信号処理を行う回路並びに後述するラッチ回路、シフトレジスタ等のデジタル回路と共に１チップに集積され、同調回路６の出力信号は、後述するミキサ回路等に出力される。
【００２７】
次に、上記のように構成したＲＦ増幅回路２１の動作を説明する。
図示しないアンテナより入力したＡＭ放送信号は、直流成分がコンデンサ１でカットされ、交流成分がＰチャネルＭＯＳＦＥＴ４で増幅される。そして、ＰチャネルＭＯＳＦＥＴ４から出力されるＲＦ信号が、ＡＧＣ制御されたＰチャネルＭＯＳＦＥＴ５により一定レベルに増幅され同調回路６に出力される。
【００２８】
すなわち、ＮチャネルＭＯＳＦＥＴ８のソース電流ＩＡＧＣに対応する電流Ｉ１がＮチャネルＭＯＳＦＥＴ９のドレインに流れる。電流ＩＡＧＣの値が大きくなると、対応する電流Ｉ１の値も大きくなり、ＰチャネルＭＯＳＦＥＴ５のバイアス電圧が変化する。これにより、ＰチャネルＭＯＳＦＥＴ４のドレインーソース間電圧ＶＤＳが変化し、このＶＤＳを下げてゲインを制御する。
【００２９】
第１の実施形態のＡＭ放送用増幅回路によれば、ＰチャネルＭＯＳＦＥＴ４とＰチャネルＭＯＳＦＥＴ５をカスコード接続することで、ＰチャネルＭＯＳＦＥＴ４のソース−ゲート間の帰還容量Ｃｇｄを小さくできる。これにより、ＰチャネルＭＯＳＦＥＴ４の高周波特性を改善し、増幅回路２１の安定度を高めることができる。
【００３０】
さらに、ＰチャネルＭＯＳＦＥＴ５のゲートにＡＧＣ回路の出力を接続することで、ＡＧＣ信号によりＰチャネルＭＯＳＦＥＴ５の増幅度を制御してＲＦ信号のレベルを一定にすることができる。
同調回路６は、第２のＰチャネルＭＯＳＦＥＴ５から出力された一定レベルのＲＦ信号を高周波増幅して、次段の図示しないミキサに出力する。ミキサや周波数変換部を含む以降の信号処理回路（図示せず）では、ＡＭ放送受信に必要な残りの処理を行って入力信号の選局を行うとともに、出力段において増幅、検波などを行って音声信号として出力する。
【００３１】
図２は、ＰチャネルＭＯＳＦＥＴからなるＡＭ放送用増幅回路２１と、ＣＭＯＳデジタル回路とを１チップに集積したＡＭ受信機用ＩＣ（半導体集積回路）３１のブロック図である。
このＡＭ受信機用ＩＣ３１は、アンテナ１２から入力される信号に対して周波数選択等を行う入力回路２３と、ＡＭ放送信号を増幅するＲＦ増幅回路２１と、ＲＦ増幅回路２１で増幅されたＡＭ放送信号を中間周波数に変換するＭＩＸ回路２４等からなるＦＭ、ＡＭ受信回路と、ラッチ回路２５，シフトレジスタ２６、ＰＬＬシンセサイザー２７，周波数カウンタ２８等からなるＣＭＯＳデジタル回路とを、ＣＭＯＳプロセスにより１チップ上に形成している。
【００３２】
次に、図３は、ＪＦＥＴと、ＰチャネルＭＯＳＦＥＴと、ＮチャネルＭＯＳＦＥＴのフリッカ雑音特性を示す図である。
図３に示すように、ＭＯＳ半導体の内部雑音であるフリッカ雑音は、そのノイズレベルが周波数に反比例して大きくなる。したがって、扱う信号がＡＭ放送のような低周波信号の場合にＲＦアンプをＭＯＳ回路で構成すると、ノイズレベルはＪＦＥＴを用いる場合に比べて大きくなる。
【００３３】
しかし、ＮチャネルＭＯＳＦＥＴとＰチャネルＭＯＳＦＥＴとを比較した場合、ＰチャネルＭＯＳＦＥＴはＮチャネルＭＯＳＦＥＴに比べて低周波領域でもノイズレベルが小さくなっている。本実施の形態では、ＡＭ放送信号の増幅を行うＲＦ増幅回路２１をＰチャネルＭＯＳＦＥＴにより構成することで、フリッカ雑音のレベルを比較的小さく抑えている。
【００３４】
しかも、ＰチャネルＭＯＳＦＥＴは、ＣＭＯＳの製造プロセスで作ることができるので、ＲＦ増幅回路２１を含むＡＭ放送信号の受信回路及びラッチ回路２５、シフトレジスタ２６等のＣＭＯＳデジタル回路を１チップに集積することができ、受信機の回路を小型化できる。また、同じＣＭＯＳプロセスで無線機の回路全体を製造することができるので、製造工程を簡略化して製造コストを削減することもできる。
【００３５】
次に、図４は、本発明の第２の実施の形態のＲＦ増幅回路３１の構成を示す図である。なお、図４の説明において、図１と同じ部分には、同じ符号を付けてその説明を省略する。
図４の回路と、図１の回路の異なる点は、ＰチャネルＭＯＳＦＥＴ５のゲートに、図示しないＡＧＣ回路から出力されるＡＧＣ制御電圧ＶＡＧＣが入力している点と、ＰチャネルＭＯＳＦＥＴ４とカレントミラー回路を構成するバイアス回路４２を設けた点である。
【００３６】
図４において、ＰチャネルＭＯＳＦＥＴ５のゲートには、抵抗４０を介してＡＧＣ制御電圧ＶＡＧＣが入力している、このＡＧＣ制御電圧ＶＡＧＣに応じてＰチャネルＭＯＳＦＥＴ４のドレイン−ソース間電圧ＶＤＳが変化し、このＶＤＳを下げてゲインを制御している。なお、ＶＤＳ＝Ｖｃｃ−（ＶＡＧＣ＋ＶＧＳ５）であり、ＶＧＳ５は、ＰチャネルＭＯＳＦＥＴ５のゲート−ソース間電圧である。
【００３７】
バイアス回路４２は、定電流源４４を含むＰチャネルＭＯＳＦＥＴ４３からなる。
ＰチャネルＭＯＳＦＥＴ４３は、ソースが電源Ｖｃｃに直接接続され、ドレインが定電流源４４に接続され、ゲートがドレインと接続されている。さらに、ＰチャネルＭＯＳＦＥＴ４のゲートは、抵抗４５を介してＰチャネルＭＯＳＦＥＴ４のゲートに接続されている。
【００３８】
ＰチャネルＭＯＳＦＥＴ４３のゲートに直列に接続される抵抗４５は、ＡＭ放送信号がＰチャネルＭＯＳＦＥＴ４３側に回り込まないようにするためと、ＰチャネルＭＯＳＦＥＴ４の入力インピーダンスを上げるためのものである。
ＰチャネルＭＯＳＦＥＴ４とＰチャネルＭＯＳＦＥＴ４３はカレントミラー回路を構成しているので、両者のチャネル面積が等しいときには流れる電流は等しくなる。
【００３９】
そこで、ＰチャネルＭＯＳＦＥＴ４のチャネル長をＬ１、チャネル幅をＷ１、ＰチャネルＭＯＳＦＥＴ４３のチャネル長をＬ２、チャネル幅をＷ２としたときに、Ｌ１＝Ｌ２、Ｗ１＝ｋ・Ｗ２（ｋ≧１，実施の形態では、ｋは１より大きな定数）の関係が成り立つようにそれぞれのチャネル長及びチャネル幅を設定する。なお、定数ｋはカスコード接続された第１のＰチャネルＭＯＳＦＥＴ４のゲインが最適となるように設定する。
【００４０】
第２の実施の形態のＲＦ増幅回路４１は、上述した第１の実施の形態と同様に、ＡＭ放送信号を増幅するためのＰチャネルＭＯＳＦＥＴ４とＰチャネルＭＯＳＦＥＴ５をカスコード接続することで、ＰチャネルＭＯＳＦＥＴ４の帰還容量を小さくしてＲＦ増幅回路４１の安定度を高めることができる。
【００４１】
また、ＰチャネルＭＯＳＦＥＴ４とバイアス回路４２のＰチャネルＭＯＳＦＥＴ４３とでカレントミラー回路を構成することで、ＰチャネルＭＯＳＦＥＴ４に安定したバイアスを供給することができる。これにより、電源電圧の変動等に対してＰチャネルＭＯＳＦＥＴ４のバイアスを安定化できる。
【００４２】
さらに、バイアス回路４２のＰチャネルＭＯＳＦＥＴ４３のチャネル幅を、ＰチャネルＭＯＳＦＥＴ４のチャネル幅の１／ｋに設定することで、ＰチャネルＭＯＳＦＥＴ４３に１／ｋの電流を流したときに、ＰチャネルＭＯＳＦＥＴ４にそのｋ倍の電流を流すことができる。また、ＰチャネルＭＯＳＦＥＴ４３のドレインに定電流源４４を接続することで、ＰチャネルＭＯＳＦＥＴ４３に流れる電流を一定にできる。これにより、電源電圧の変動、温度変化等に対してＰチャネルＭＯＳＦＥＴ４の動作点を安定化できる。
【００４３】
本発明は、上述した実施の形態に限らず、以下のように構成しても良い。
（１）本発明に係るＡＭ放送信号の増幅回路は、ＡＭ受信機用ＩＣに限らず、より高い周波数に対応した無線回路を有する、携帯電話機及び無線ＬＡＮ等に用いられる通信用ＩＣに搭載しても良い。
（２）バイアス回路４２は、ＰチャネルＭＯＳＦＥＴ、あるいはＮチャネルＭＯＳＦＥＴと、電流源４４とからなるカレントミラー回路に限らず、バイアスを安定化できる回路であればどのような回路でも良い。
【００４４】
【発明の効果】
本発明によれば、ＡＭ放送の周波数帯域におけるフリッカノイズを抑制し、かつＡＭ放送信号の増幅回路とＣＭＯＳデジタル回路とを１チップに集積することができる。さらに、バイアス回路を設けることで、電圧電圧の変動等に対してバイアスを安定化できる。
【図面の簡単な説明】
【図１】第１の実施の形態のＲＦ増幅回路の回路構成を示す図である。
【図２】第１の実施の形態のＡＭ受信機用ＩＣのブロック図である、
【図３】フリッカノイズの説明図である。
【図４】第２の実施の形態のＲＦ増幅回路の回路構成を示す図である。
【図５】従来のＡＭ放送受信回路の構成を示す図である。
【符号の説明】
４，５、４３ ＰチャネルＭＯＳＦＥＴ
８，９ ＮチャネルＭＯＳＦＥＴ
６ 同調回路
２１，４１ ＲＦ増幅回路
２５ ラッチ回路
２６ シフトレジスタ
２７ ＰＬＬシンセサイザー
４４ 定電流源
【発明の属する技術分野】
本発明は、ＡＭ放送信号を増幅する増幅回路を有する半導体集積回路及びその製造方法に関する。
【０００２】
【従来技術】
図５に、従来のＡＭ放送受信回路の構成を示す。図５（ａ）は同調回路形式の構成を示し、図５（ｂ）は非同調回路形式の構成を示す。
図５（ａ）に示す同調回路形式のＡＭ放送受信回路は、コンデンサ１０１と、抵抗１０２と、信号増幅用のＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１０３と、同調回路１０４と、ＩＣ１０６とから構成されている。このうちコンデンサ１０１、抵抗１０２、信号増幅用のＦＥＴ１０３および同調回路１０４によってＲＦアンプが構成される。
【０００３】
ここで、コンデンサ１０１は、図示しないアンテナから入力されるＡＭ放送信号の直流分をカットするためのものであり、同調コンデンサＣ１および同調コイルＬ１，Ｌ２により構成される。この同調回路１０４の一端は電源Ｖｃｃに接続されている。また、ＩＣ１０６は、同調回路１０４から出力されたＲＦ増幅信号を入力し、ミキシング、周波数変換などを含むＡＭ放送受信に必要な後段の信号処理を行うものである。
【０００４】
また、図５（ｂ）に示すように、非同調回路形式のＡＭ放送受信回路は、コンデンサ１０１と、抵抗１０２と、信号増幅用ＦＥＴ１０３と、結合コンデンサ１０５と、ＩＣ１０６と、コイル１０７とから構成されている。このうちコンデンサ１０１、抵抗１０２、信号増幅用ＦＥＴ１０３、結合コンデンサ１０５およびコイル１０７によってＲＦアンプが構成される。
【０００５】
【発明が解決しようとする課題】
近年、２．４ＧＨｚ帯や５ＧＨｚ帯などの高周波信号を扱う無線端末において、ＲＦ回路の集積化が進められ、これまでアナログの個別部品としてチップ外に実装されていたＲＦ回路をＭＯＳ技術により１チップにまとめたＬＳＩが開発されている。また、７６Ｍ〜９０ＭＨｚの周波数帯を使用するＦＭ放送用の受信機においても、ＲＦ回路をＭＯＳ技術で集積したＬＳＩが開発されている。これらの１チップに集積されるＲＦ回路の中にはＲＦ受信アンプも含まれている。
【０００６】
これに対して、５３０Ｋ〜１７１０ＫＨｚの中波帯、１５３Ｋ〜２７９ＫＨｚの長波帯などの低周波信号を使うＡＭ放送の受信機では、その周波数帯がフリッカ雑音成分の大きい領域にあるので、ＭＯＳＦＥＴでＲＦアンプを構成することが難しいと考えられていた。
【０００７】
そのため、従来は、図５に示すようにＲＦアンプに接合型ＦＥＴ（ＪＦＥＴ）１０３を用い、あるいはＪＦＥＴとバイポーラトランジスタを組み合わせてＡＭ放送受信機のＲＦアンプを設計していた。
しかしながら、ＪＦＥＴは、ＭＯＳとは製造プロセスが異なるために１チップに集積化できず、ＩＣ１０６のチップ外に個別部品として実装されていた。その結果、高周波無線端末のＲＦ回路を小型化することができないという問題点があった。
【０００８】
また、ＡＭ増幅回路は微少信号の増幅を行うので、電源電圧の変動等に対して安定したバイアスをＦＥＴに与えることが望まれている。
本発明の課題は、ＡＭ放送信号を増幅する増幅回路と、ＣＭＯデジタル回路とを１チップに集積することである。
【０００９】
本発明の他の課題は、ＡＭ増幅回路のバイアスを安定化することである。
【００１０】
【課題を解決するための手段】
本発明の半導体集積回路は、ＡＭ放送信号を増幅する第１のＰチャネルＭＯＳＦＥＴと、前記第１のＰチャネルＭＯＳＦＥＴとカスコード接続される第２のＰチャネルＭＯＳＦＥＴとからなるＡＭ放送信号の増幅回路と、ＣＭＯＳデジタル回路とを備える。
【００１１】
この発明によれば、ＰチャネルＭＯＳＦＥＴを使用することでＡＭ放送信号を増幅する増幅回路のフリッカノイズを低減させ、さらにＡＭ放送信号の増幅回路とＣＭＯＳデジタル回路を、例えば、ＣＭＯＳプロセスにより１チップに集積することができる。
【００１２】
本発明の他の半導体集積回路は、ＡＭ放送信号を増幅する第１のＰチャネルＭＯＳＦＥＴと、前記第１のＰチャネルＭＯＳＦＥＴに一定のバイアスを与えるバイアス回路とからなるＡＭ放送信号の増幅回路と、ＣＭＯＳデジタル回路とを備え、前記第１ＰチャネルＭＯＳＦＥＴ、バイアス回路及びＣＭＯＳデジタル回路をＣＭＯＳプロセスにより同一回路基板上に形成した。
【００１３】
この発明によれば、ＡＭ放送信号を増幅する増幅回路のフリッカノイズを低減させ、かつＡＭ放送信号の増幅回路とＣＭＯＳデジタル回路をＣＭＯＳプロセスにより１チップに集積することができる。また、電源電圧の変動等に対して安定したバイアスを第１のＰチャネルＭＯＳＦＥＴに与えることができる。
【００１４】
上記の発明において、前記第２のＰチャネルＭＯＳＦＥＴの増幅度を制御するＡＧＣ回路を備える。
このように構成することで、例えば、受信信号レベルに応じて第２のＰチャネルＭＯＳＦＥＴの増幅度をＡＧＣ制御することができる。
【００１５】
上記の発明において、前記バイアス回路は、前記第１のＰチャネルＭＯＳＦＥＴとカレントミラー回路を構成する第３のＭＯＳＦＥＴを有する。
このように構成することで、例えば、第１のＰチャネルＭＯＳＦＥＴを流れる電流と、第３のＭＯＳＦＥＴを流れる電流を一定の比例関係に設定できる。これにより、電源電圧の変動等に対して第１のＰチャネルＭＯＳＦＥＴのバイアスを安定化できる。
【００１６】
上記の発明において、前記バイアス回路は、前記第１のＰチャネルＭＯＳＦＥＴとカレントミラー回路を構成する第３のＭＯＳＦＥＴを有し、該第３のＭＯＳＦＥＴのチャネル幅と、前記第１のＰチャネルＭＯＳＦＥＴのチャネル幅との比が１：ｋ（ｋ≧１）の関係となるようにする。
【００１７】
このように構成することで、例えば、チャネル長を同一にしたときに、第３のＭＯＳＦＥＴに流れる電流のｋ倍の電流を第１のＰチャネルＭＯＳＦＥＴに流すことができ、かつ第１のＰチャネルＭＯＳＦＥＴのバイアスを安定化できる。
上記の発明において、前記バイアス回路は、ソースが電源電圧に接続され、ドレインが定電流源に接続され、該定電流源にゲートが接続されている。
【００１８】
このように構成することで、第３のＭＯＳＦＥＴに流れる電流を一定にできるので、第１のＰチャネルＭＯＳＦＥＴに流れる電流を一定に保つことができる。これにより、電源電圧の変動等に対して第１のＰチャネルＭＯＳＦＥＴの動作点を安定にできる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
図１は、本発明の第１の実施形態のＡＭ放送信号を増幅するＲＦ増幅回路２１の回路構成を示す図である。
【００２０】
図１に示すように、コンデンサ１の一端には、図示しないアンテナで受信されるＡＭ放送信号が入力される。このコンデンサ１の他端はＰチャネルＭＯＳＦＥＴ（第１のＰチャネルＭＯＳＦＥＴ）４のゲートに接続されている。コンデンサ１は、ＡＭ放送信号の直流分をカットするためのものである。
【００２１】
ＰチャネルＭＯＳＦＥＴ４のゲートには、電源電圧を抵抗２と抵抗７とにより分圧した電圧がバイアス電圧として供給される。抵抗２と抵抗７は直列に接続され、抵抗２の他端は電源Ｖｃｃに接続され、抵抗７の他端は接地されている。
ＰチャネルＭＯＳＦＥＴ（第２のＰチャネルＭＯＳＦＥＴ）５は、ＰチャネルＭＯＳＦＥＴ４とカスケード接続されている。ＰチャネルＭＯＳＦＥＴ５のゲートには、電源Ｖｃｃに接続された抵抗３と、後述するＮチャネルＭＯＳＦＥＴ９のドレインが接続されている。さらに、ＰチャネルＭＯＳＦＥＴ５のゲートにはバイパスコンデンサ１０が接続され、そのコンデンサ１０の他端は接地されている。
【００２２】
ＰチャネルＭＯＳＦＥＴ４とＰチャンネルＭＯＳＦＥＴ５とをカスコード接続することで、ＰチャネルＭＯＳＦＥＴ４のゲートとソース間の帰還容量を小さくし、ＰチャネルＭＯＳＦＥＴ４の高周波特性を改善している。
ＰチャネルＭＯＳＦＥＴ５のドレインには同調回路６が接続されている。同調回路６は、同調コンデンサＣ１および同調コイルＬ１，Ｌ２により構成され、ＰチャネルＭＯＳＦＥＴ５から出力されるＡＧＣ制御されたＡＭ放送信号を周波数選択して出力する回路である。なお、同調コンデンサＣ１及び同調コイルＬ１，Ｌ２の他端は接地されている。
【００２３】
上記のＰチャネルＭＯＳＦＥＴ４及び５でＡＭ放送信号を増幅するＲＦ増幅回路２１を構成している。
ＮチャネルＭＯＳＦＥＴ８のドレインには、図示しないＡＧＣ（Ａｕｔｏ Ｇａｉｎ ｃｏｎｔｒｏｌ）回路から、ＲＦ増幅回路２１のゲインを制御するためのＡＧＣ電流ＩＡＧＣが入力している。ＮチャネルＭＯＳＦＥＴ８のドレインとゲートは接続され、ソースは接地されている。
【００２４】
ＮチャネルＭＯＳＦＥＴ９のゲートは、ＮチャネルＭＯＳＦＥＴ８のゲートと接続されている。さらに、ドレインはＰチャネルＭＯＳＦＥＴ５のゲートに接続され、ソースは接地されている。
ＮチャネルＭＯＳＦＥＴ８とＮチャネルＭＯＳＦＥＴ９はカレントミラー回路を構成しており、ＮチャネルＭＯＳＦＥＴ８のドレインに流入するＡＧＣ電流ＩＡＧＣに比例した電流がＮチャネルＭＯＳＦＥＴ９を流れる。
【００２５】
これにより、ＡＧＣ回路から出力されるＡＧＣ電流ＩＡＧＣによりＰチャネルＭＯＳＦＥＴ５のバイアス電圧が変化し、ＰチャネルＭＯＳＦＥＴ５の増幅度が制御され、出力されるＲＦ信号のレベルが変化する。
なお、ＰチャネルＭＯＳＦＥＴ５のゲートは必ずしもＡＧＣ制御する必要はなく、例えば固定バイアスであっても良い。
【００２６】
上述したＲＦ増幅回路２１は、ミキシング、周波数変換などを含むＡＭ放送受信に必要な後段の信号処理を行う回路並びに後述するラッチ回路、シフトレジスタ等のデジタル回路と共に１チップに集積され、同調回路６の出力信号は、後述するミキサ回路等に出力される。
【００２７】
次に、上記のように構成したＲＦ増幅回路２１の動作を説明する。
図示しないアンテナより入力したＡＭ放送信号は、直流成分がコンデンサ１でカットされ、交流成分がＰチャネルＭＯＳＦＥＴ４で増幅される。そして、ＰチャネルＭＯＳＦＥＴ４から出力されるＲＦ信号が、ＡＧＣ制御されたＰチャネルＭＯＳＦＥＴ５により一定レベルに増幅され同調回路６に出力される。
【００２８】
すなわち、ＮチャネルＭＯＳＦＥＴ８のソース電流ＩＡＧＣに対応する電流Ｉ１がＮチャネルＭＯＳＦＥＴ９のドレインに流れる。電流ＩＡＧＣの値が大きくなると、対応する電流Ｉ１の値も大きくなり、ＰチャネルＭＯＳＦＥＴ５のバイアス電圧が変化する。これにより、ＰチャネルＭＯＳＦＥＴ４のドレインーソース間電圧ＶＤＳが変化し、このＶＤＳを下げてゲインを制御する。
【００２９】
第１の実施形態のＡＭ放送用増幅回路によれば、ＰチャネルＭＯＳＦＥＴ４とＰチャネルＭＯＳＦＥＴ５をカスコード接続することで、ＰチャネルＭＯＳＦＥＴ４のソース−ゲート間の帰還容量Ｃｇｄを小さくできる。これにより、ＰチャネルＭＯＳＦＥＴ４の高周波特性を改善し、増幅回路２１の安定度を高めることができる。
【００３０】
さらに、ＰチャネルＭＯＳＦＥＴ５のゲートにＡＧＣ回路の出力を接続することで、ＡＧＣ信号によりＰチャネルＭＯＳＦＥＴ５の増幅度を制御してＲＦ信号のレベルを一定にすることができる。
同調回路６は、第２のＰチャネルＭＯＳＦＥＴ５から出力された一定レベルのＲＦ信号を高周波増幅して、次段の図示しないミキサに出力する。ミキサや周波数変換部を含む以降の信号処理回路（図示せず）では、ＡＭ放送受信に必要な残りの処理を行って入力信号の選局を行うとともに、出力段において増幅、検波などを行って音声信号として出力する。
【００３１】
図２は、ＰチャネルＭＯＳＦＥＴからなるＡＭ放送用増幅回路２１と、ＣＭＯＳデジタル回路とを１チップに集積したＡＭ受信機用ＩＣ（半導体集積回路）３１のブロック図である。
このＡＭ受信機用ＩＣ３１は、アンテナ１２から入力される信号に対して周波数選択等を行う入力回路２３と、ＡＭ放送信号を増幅するＲＦ増幅回路２１と、ＲＦ増幅回路２１で増幅されたＡＭ放送信号を中間周波数に変換するＭＩＸ回路２４等からなるＦＭ、ＡＭ受信回路と、ラッチ回路２５，シフトレジスタ２６、ＰＬＬシンセサイザー２７，周波数カウンタ２８等からなるＣＭＯＳデジタル回路とを、ＣＭＯＳプロセスにより１チップ上に形成している。
【００３２】
次に、図３は、ＪＦＥＴと、ＰチャネルＭＯＳＦＥＴと、ＮチャネルＭＯＳＦＥＴのフリッカ雑音特性を示す図である。
図３に示すように、ＭＯＳ半導体の内部雑音であるフリッカ雑音は、そのノイズレベルが周波数に反比例して大きくなる。したがって、扱う信号がＡＭ放送のような低周波信号の場合にＲＦアンプをＭＯＳ回路で構成すると、ノイズレベルはＪＦＥＴを用いる場合に比べて大きくなる。
【００３３】
しかし、ＮチャネルＭＯＳＦＥＴとＰチャネルＭＯＳＦＥＴとを比較した場合、ＰチャネルＭＯＳＦＥＴはＮチャネルＭＯＳＦＥＴに比べて低周波領域でもノイズレベルが小さくなっている。本実施の形態では、ＡＭ放送信号の増幅を行うＲＦ増幅回路２１をＰチャネルＭＯＳＦＥＴにより構成することで、フリッカ雑音のレベルを比較的小さく抑えている。
【００３４】
しかも、ＰチャネルＭＯＳＦＥＴは、ＣＭＯＳの製造プロセスで作ることができるので、ＲＦ増幅回路２１を含むＡＭ放送信号の受信回路及びラッチ回路２５、シフトレジスタ２６等のＣＭＯＳデジタル回路を１チップに集積することができ、受信機の回路を小型化できる。また、同じＣＭＯＳプロセスで無線機の回路全体を製造することができるので、製造工程を簡略化して製造コストを削減することもできる。
【００３５】
次に、図４は、本発明の第２の実施の形態のＲＦ増幅回路３１の構成を示す図である。なお、図４の説明において、図１と同じ部分には、同じ符号を付けてその説明を省略する。
図４の回路と、図１の回路の異なる点は、ＰチャネルＭＯＳＦＥＴ５のゲートに、図示しないＡＧＣ回路から出力されるＡＧＣ制御電圧ＶＡＧＣが入力している点と、ＰチャネルＭＯＳＦＥＴ４とカレントミラー回路を構成するバイアス回路４２を設けた点である。
【００３６】
図４において、ＰチャネルＭＯＳＦＥＴ５のゲートには、抵抗４０を介してＡＧＣ制御電圧ＶＡＧＣが入力している、このＡＧＣ制御電圧ＶＡＧＣに応じてＰチャネルＭＯＳＦＥＴ４のドレイン−ソース間電圧ＶＤＳが変化し、このＶＤＳを下げてゲインを制御している。なお、ＶＤＳ＝Ｖｃｃ−（ＶＡＧＣ＋ＶＧＳ５）であり、ＶＧＳ５は、ＰチャネルＭＯＳＦＥＴ５のゲート−ソース間電圧である。
【００３７】
バイアス回路４２は、定電流源４４を含むＰチャネルＭＯＳＦＥＴ４３からなる。
ＰチャネルＭＯＳＦＥＴ４３は、ソースが電源Ｖｃｃに直接接続され、ドレインが定電流源４４に接続され、ゲートがドレインと接続されている。さらに、ＰチャネルＭＯＳＦＥＴ４のゲートは、抵抗４５を介してＰチャネルＭＯＳＦＥＴ４のゲートに接続されている。
【００３８】
ＰチャネルＭＯＳＦＥＴ４３のゲートに直列に接続される抵抗４５は、ＡＭ放送信号がＰチャネルＭＯＳＦＥＴ４３側に回り込まないようにするためと、ＰチャネルＭＯＳＦＥＴ４の入力インピーダンスを上げるためのものである。
ＰチャネルＭＯＳＦＥＴ４とＰチャネルＭＯＳＦＥＴ４３はカレントミラー回路を構成しているので、両者のチャネル面積が等しいときには流れる電流は等しくなる。
【００３９】
そこで、ＰチャネルＭＯＳＦＥＴ４のチャネル長をＬ１、チャネル幅をＷ１、ＰチャネルＭＯＳＦＥＴ４３のチャネル長をＬ２、チャネル幅をＷ２としたときに、Ｌ１＝Ｌ２、Ｗ１＝ｋ・Ｗ２（ｋ≧１，実施の形態では、ｋは１より大きな定数）の関係が成り立つようにそれぞれのチャネル長及びチャネル幅を設定する。なお、定数ｋはカスコード接続された第１のＰチャネルＭＯＳＦＥＴ４のゲインが最適となるように設定する。
【００４０】
第２の実施の形態のＲＦ増幅回路４１は、上述した第１の実施の形態と同様に、ＡＭ放送信号を増幅するためのＰチャネルＭＯＳＦＥＴ４とＰチャネルＭＯＳＦＥＴ５をカスコード接続することで、ＰチャネルＭＯＳＦＥＴ４の帰還容量を小さくしてＲＦ増幅回路４１の安定度を高めることができる。
【００４１】
また、ＰチャネルＭＯＳＦＥＴ４とバイアス回路４２のＰチャネルＭＯＳＦＥＴ４３とでカレントミラー回路を構成することで、ＰチャネルＭＯＳＦＥＴ４に安定したバイアスを供給することができる。これにより、電源電圧の変動等に対してＰチャネルＭＯＳＦＥＴ４のバイアスを安定化できる。
【００４２】
さらに、バイアス回路４２のＰチャネルＭＯＳＦＥＴ４３のチャネル幅を、ＰチャネルＭＯＳＦＥＴ４のチャネル幅の１／ｋに設定することで、ＰチャネルＭＯＳＦＥＴ４３に１／ｋの電流を流したときに、ＰチャネルＭＯＳＦＥＴ４にそのｋ倍の電流を流すことができる。また、ＰチャネルＭＯＳＦＥＴ４３のドレインに定電流源４４を接続することで、ＰチャネルＭＯＳＦＥＴ４３に流れる電流を一定にできる。これにより、電源電圧の変動、温度変化等に対してＰチャネルＭＯＳＦＥＴ４の動作点を安定化できる。
【００４３】
本発明は、上述した実施の形態に限らず、以下のように構成しても良い。
（１）本発明に係るＡＭ放送信号の増幅回路は、ＡＭ受信機用ＩＣに限らず、より高い周波数に対応した無線回路を有する、携帯電話機及び無線ＬＡＮ等に用いられる通信用ＩＣに搭載しても良い。
（２）バイアス回路４２は、ＰチャネルＭＯＳＦＥＴ、あるいはＮチャネルＭＯＳＦＥＴと、電流源４４とからなるカレントミラー回路に限らず、バイアスを安定化できる回路であればどのような回路でも良い。
【００４４】
【発明の効果】
本発明によれば、ＡＭ放送の周波数帯域におけるフリッカノイズを抑制し、かつＡＭ放送信号の増幅回路とＣＭＯＳデジタル回路とを１チップに集積することができる。さらに、バイアス回路を設けることで、電圧電圧の変動等に対してバイアスを安定化できる。
【図面の簡単な説明】
【図１】第１の実施の形態のＲＦ増幅回路の回路構成を示す図である。
【図２】第１の実施の形態のＡＭ受信機用ＩＣのブロック図である、
【図３】フリッカノイズの説明図である。
【図４】第２の実施の形態のＲＦ増幅回路の回路構成を示す図である。
【図５】従来のＡＭ放送受信回路の構成を示す図である。
【符号の説明】
４，５、４３ ＰチャネルＭＯＳＦＥＴ
８，９ ＮチャネルＭＯＳＦＥＴ
６ 同調回路
２１，４１ ＲＦ増幅回路
２５ ラッチ回路
２６ シフトレジスタ
２７ ＰＬＬシンセサイザー
４４ 定電流源
Claims (11)
- ＡＭ放送信号を増幅する第１のＰチャネルＭＯＳＦＥＴと、
前記第１のＰチャネルＭＯＳＦＥＴとカスコード接続される第２のＰチャネルＭＯＳＦＥＴとからなるＡＭ放送信号の増幅回路と、
ＣＭＯＳデジタル回路とを備える半導体集積回路。 - ＡＭ放送信号を増幅する第１のＰチャネルＭＯＳＦＥＴと、
前記第１のＰチャネルＭＯＳＦＥＴとカスコード接続される第２のＰチャネルＭＯＳＦＥＴとからなるＡＭ放送信号の増幅回路と、
ＣＭＯＳデジタル回路とを備え、
前記第１のＰチャネルＭＯＳＦＥＴ、第２のＰチャネルＭＯＳＦＥＴ及びＣＭＯＳデジタル回路をＣＭＯＳプロセスにより同一回路基板上に形成する半導体集積回路。 - ＡＭ放送信号を増幅する第１のＰチャネルＭＯＳＦＥＴと、
前記第１のＰチャネルＭＯＳＦＥＴに一定のバイアスを与えるバイアス回路とからなるＡＭ放送信号の増幅回路と、
ＣＭＯＳデジタル回路とを備え、
前記第１ＰチャネルＭＯＳＦＥＴ、バイアス回路及びＣＭＯＳデジタル回路をＣＭＯＳプロセスにより同一回路基板上に形成する半導体集積回路。 - ＡＭ放送信号を増幅する第１のＰチャネルＭＯＳＦＥＴと、
前記第１のＰチャネルＭＯＳＦＥＴとカスコード接続される第２のＰチャネルＭＯＳＦＥＴと、
前記第１のＰチャネルＭＯＳＦＥＴに一定のバイアスを与えるバイアス回路とからなるＡＭ放送信号の増幅回路と、
ＣＭＯＳデジタル回路とを備え、
前記第１ＰチャネルＭＯＳＦＥＴ、第２ＰチャネルＭＯＳＦＥＴ、バイアス回路及びＣＭＯＳデジタル回路をＣＭＯＳプロセスにより同一回路基板上に形成する半導体集積回路。 - 前記第２のＰチャネルＭＯＳＦＥＴの増幅度を制御するＡＧＣ回路を備える請求項１、２または４記載の半導体集積回路。
- 前記バイアス回路は、前記第１のＰチャネルＭＯＳＦＥＴとカレントミラー回路を構成する第３のＭＯＳＦＥＴを有する請求項２，３，４または５記載の半導体集積回路。
- 前記バイアス回路は、前記第１のＰチャネルＭＯＳＦＥＴとカレントミラー回路を構成する第３のＭＯＳＦＥＴを有し、該第３のＭＯＳＦＥＴのチャネル幅と、前記第１のＰチャネルＭＯＳＦＥＴのチャネル幅との比が１：ｋ（ｋ≧１）の関係となるようにした請求項６記載の半導体集積回路。
- 前記バイアス回路は、ソースが電源電圧に接続され、ドレインが定電流源に接続され、該定電流源にゲートが接続されている請求項６または７記載の半導体集積回路。
- ＡＭ放送信号を増幅する第１のＰチャネルＭＯＳＦＥＴと、
前記第１のＰチャネルＭＯＳＦＥＴとカスコード接続される第２のＰチャネルＭＯＳＦＥＴと、
ＣＭＯＳデジタル回路とをＣＭＯＳプロセスにより同一回路基板上に形成する半導体集積回路の製造方法。 - 前記第２のＰチャネルＭＯＳＦＥＴの増幅度を制御するＡＧＣ回路を設ける請求項９記載の半導体集積回路の製造方法。
- 前記第２のＰチャネルＭＯＳＦＥＴとカレントミラー回路を構成する第３のＭＯＳＦＥＴを形成し、該第３のＭＯＳＦＥＴのチャネル幅と、前記第１のＰチャネルＭＯＳＦＥＴのチャネル幅との比が１：ｋ（ｋ≧１）の関係となるようにした請求項９記載の半導体集積回路の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002198928A JP2004040735A (ja) | 2002-07-08 | 2002-07-08 | 半導体集積回路及び半導体集積回路の製造方法 |
| EP03736297A EP1533894A4 (en) | 2002-07-08 | 2003-06-27 | INTEGRATED SEMICONDUCTOR CIRCUIT AND METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT |
| PCT/JP2003/008227 WO2004006429A1 (ja) | 2002-07-08 | 2003-06-27 | 半導体集積回路及び半導体集積回路の製造方法 |
| CN03815845.0A CN1666410A (zh) | 2002-07-08 | 2003-06-27 | 半导体集成电路及半导体集成电路的制造方法 |
| US10/520,510 US20060099751A1 (en) | 2002-07-08 | 2003-06-27 | Semiconductor integrated circuit and semiconductor integrated circuit manufacturing method |
| TW092118310A TWI227054B (en) | 2002-07-08 | 2003-07-04 | Semiconductor integrated circuit and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002198928A JP2004040735A (ja) | 2002-07-08 | 2002-07-08 | 半導体集積回路及び半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004040735A true JP2004040735A (ja) | 2004-02-05 |
Family
ID=30112439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002198928A Withdrawn JP2004040735A (ja) | 2002-07-08 | 2002-07-08 | 半導体集積回路及び半導体集積回路の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20060099751A1 (ja) |
| EP (1) | EP1533894A4 (ja) |
| JP (1) | JP2004040735A (ja) |
| CN (1) | CN1666410A (ja) |
| TW (1) | TWI227054B (ja) |
| WO (1) | WO2004006429A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067012A (ja) * | 2005-08-29 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080185625A1 (en) * | 2004-09-10 | 2008-08-07 | University Of Florida Research Foundation, Inc. | Source/Drain to Gate Capacitive Switches and Wide Tuning Range Varactors |
| JP4877998B2 (ja) * | 2007-03-30 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| US7663437B2 (en) * | 2007-04-16 | 2010-02-16 | Realtek Semiconductor Corp. | Low flicker noise operational amplifier |
| US9704881B2 (en) * | 2015-09-21 | 2017-07-11 | Globalfoundries Inc. | Semiconductor device with reduced poly spacing effect |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3260948A (en) * | 1963-04-19 | 1966-07-12 | Rca Corp | Field-effect transistor translating circuit |
| JPS60229404A (ja) * | 1984-04-26 | 1985-11-14 | Toshiba Corp | 増幅回路 |
| JPS6335337U (ja) * | 1986-08-25 | 1988-03-07 | ||
| US5105165A (en) * | 1990-12-17 | 1992-04-14 | At&T Bell Laboratories | Low distortion, low noise, amplifier |
| JP3292956B2 (ja) * | 1991-08-15 | 2002-06-17 | チューナー株式会社 | ラジオ受信機 |
| US5412336A (en) * | 1993-11-10 | 1995-05-02 | Motorola, Inc. | Self-biasing boot-strapped cascode amplifier |
| JP3357790B2 (ja) * | 1996-07-08 | 2002-12-16 | 三洋電機株式会社 | ラジオ受信機の電界強度検出回路 |
| GB2322042B (en) * | 1997-02-05 | 2002-02-06 | Ericsson Telefon Ab L M | Radio architecture |
| JP4076648B2 (ja) * | 1998-12-18 | 2008-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3631426B2 (ja) * | 2000-09-25 | 2005-03-23 | 株式会社東芝 | 高出力増幅器 |
| US6509799B1 (en) * | 2000-11-09 | 2003-01-21 | Intel Corporation | Electrically tuned integrated amplifier for wireless communications |
| US6636119B2 (en) * | 2000-12-21 | 2003-10-21 | Koninklijke Philips Electronics N.V. | Compact cascode radio frequency CMOS power amplifier |
| JP2002204129A (ja) * | 2000-12-28 | 2002-07-19 | Niigata Seimitsu Kk | Ａｍ放送用増幅回路 |
-
2002
- 2002-07-08 JP JP2002198928A patent/JP2004040735A/ja not_active Withdrawn
-
2003
- 2003-06-27 CN CN03815845.0A patent/CN1666410A/zh active Pending
- 2003-06-27 US US10/520,510 patent/US20060099751A1/en not_active Abandoned
- 2003-06-27 WO PCT/JP2003/008227 patent/WO2004006429A1/ja not_active Application Discontinuation
- 2003-06-27 EP EP03736297A patent/EP1533894A4/en not_active Withdrawn
- 2003-07-04 TW TW092118310A patent/TWI227054B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067012A (ja) * | 2005-08-29 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200402870A (en) | 2004-02-16 |
| CN1666410A (zh) | 2005-09-07 |
| TWI227054B (en) | 2005-01-21 |
| WO2004006429A1 (ja) | 2004-01-15 |
| EP1533894A1 (en) | 2005-05-25 |
| US20060099751A1 (en) | 2006-05-11 |
| EP1533894A4 (en) | 2006-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224228B2 (en) | Semiconductor integrated circuit for high frequency power amplifier, electronic component for high frequency power amplifier, and radio communication system | |
| EP1719243B1 (en) | Radio frequency low noise amplifier with automatic gain control | |
| US7439811B2 (en) | Broadband low noise amplifier and RF signal amplification method of the same | |
| US7102411B2 (en) | High linearity passive mixer and associated LO buffer | |
| US6606489B2 (en) | Differential to single-ended converter with large output swing | |
| JP2004304775A (ja) | 可変インピーダンス回路、可変利得型差動増幅器、乗算器、高周波回路および差動分布型増幅器 | |
| US8008973B2 (en) | Amplifier for amplifying a high-frequency signal | |
| JP2004522350A (ja) | 無線端末のための可変利得低雑音増幅器 | |
| US7323937B2 (en) | Variable-gain amplifier | |
| JP4566182B2 (ja) | 周波数混合器 | |
| US11139785B2 (en) | Low noise amplifier circuit | |
| US7826565B2 (en) | Blocker performance in a radio receiver | |
| JP2004248252A (ja) | デュアルゲート低雑音増幅器 | |
| JP2004040735A (ja) | 半導体集積回路及び半導体集積回路の製造方法 | |
| US20070018727A1 (en) | Variable gain amplifier and wireless communication apparatus including the same | |
| WO2002054582A1 (fr) | Circuit d'amplificateur pour diffusion am | |
| JP2002141758A (ja) | 利得可変低雑音増幅器 | |
| US20060172718A1 (en) | Mixer stage and method for mixing signals of different frequencies | |
| JP2001102877A (ja) | 増幅回路およびこれを用いた無線装置 | |
| KR20050016695A (ko) | 반도체 집적 회로 및 반도체 집적 회로의 제조방법 | |
| US6590431B1 (en) | Maintaining substantially constant trans-conductance without substantially changing power consumption | |
| JP3442619B2 (ja) | 高周波ミキサおよび高周波ミキサ集積回路 | |
| JP2006101072A (ja) | 高周波電力増幅回路 | |
| JP2001223560A (ja) | 可変アッテネータ回路およびこれを用いた高周波半導体装置 | |
| JP2003283254A (ja) | 周波数変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060824 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061102 |