TWI227054B - Semiconductor integrated circuit and its manufacturing method - Google Patents

Description

1227054 玖、發明說明： (一） 發明所屬之技術領域 本發明係關於一種具有放大A Μ播送信號放大電路之半 導體積體電路及其製造方法者。 (二） 先前技術 第5圖所示者，係習用調幅（AM)播送受信電路之構成。 其中第5(a)圖爲調諧電路型式之構成，第5(b)圖爲非調諧 電路型式之構成。 如第5 (a)圖所示調諧電路型式之調幅播送受信電路，係 由電容器101、電阻102、信號放大用之場效電晶體（Field Effect Transistor，下稱 FET) 103、調諧電路 104、及積體 電路（下稱1C) 106等所構成。其中係以電容器101、電阻 102、信號放大用之FET 103、及調諧電路104構成射頻（RF) 放大器。 電容器1 〇 1係用以去掉由圖中未示之天線所輸入調幅播 放信號之直流成分，而調諧電路1 04則係由調諧電路C 1 及調諧線圈L 1，L2等所構成。該調諧電路1 04之一端係連 接於電源Vcc。又，調諧電路104所輸出之射頻放大信號 係輸入該I C 1 0 6，以遂行因調幅、播放受信所須之信號處 理，諸如混合（mixing)、頻率數變換等。 又，如第5 (b)圖所示，非調諧電路型式之調幅播送受信 電路，係由電容器1〇1、電阻102、信號放大用FET103、 結合電容器105、1C 106、及線圈107等所構成。其中射頻 放大器則係由電容器1〇1、電阻102、信號放大用FET1 03 -6- 1227054 、結合電容器1 0 5、及線圈1 0 7等構成之。 近年’在無線終端中，係以2.4GHz及5GHz頻帶之高頻 信號作操作，進而使射頻電路積體化，迄今，作爲類比式 之組件者，係把晶片（chip)外所實裝之射頻電路，藉金屬氧 化物（下稱MOS)技術，予以開發成以一個晶片之大規模積 體電路（下稱LSI)即予搞定。又，在使用76MHz〜90MHz頻 帶之調頻播放用之受信機中，亦係把射頻電路以MOS技術 開發爲積體之LSI，集積於一個晶片上之射頻電路中，含 有射頻受信放大器。 對此，就使用530KHz〜1710KHZ之中頻、153KHz〜279KHz 之寬頻等低頻信號的調幅播放受信機而言，因該等頻帶係 處於具有較大閃變效應雜音（flicker noise)成份之領域，故 難以在金屬氧化物場效電晶體（下稱MOSFET)上構成以射 頻放大器。 爲此，如第5圖所示，習用者乃在射頻放大器上使用接 合型FET(JFET)103,或是，將JFET與雙極電晶體（Bi-polar t r a n s i s t o r)加以組合，以設計成調幅播放受信機之射頻放大 器。 但是，因JFET之製造過程異於MOS，故無法集積化於 一個晶片，只能在I C 1 0 6之晶片外，以另一個組件實裝之 。結果，即產生了無法令高頻無線終端之射頻電路小型化 的問題。 又，因調幅放大電路係執行微小信號之放大，故又希望 設有FET，依其偏壓（bias)以對電源電壓之變動等產生穩定 1227054 作用。 (三）發明內容 本發明之課題，係將用以放大調幅播放信號之放大電路 及 CMOS(Compleme n tary Metal Oxide Semiconductor，互 補金屬氧化物半導體，下稱CMOS)數位電路等兩者集積於 一個晶片。本發明之另一課題，即是令調幅電路之偏壓穩 定化者。 依本發明之半導體積體電路，係具有··第1P型通道 MOSFET(下稱P-MOSFET)，用以放大調幅播送信號；調幅 播送信號放大電路，係由該第1 MOSFET、以串級（cascode) 連接之第2 P-MOSFET、及CMOS數位電路等所組成。 倘依本發明，因使用了 P-MOSFET，故可減低用以放大 調幅播放信號放大電路之閃變效應雜音，再者，可令調幅 播送信號之放大電路及C Μ 0 S數位電路兩者，以例如C Μ 0 S 之製造方式予以集積於一個晶片者。 依本發明另一實施例之半導體積體電路，則具有··放大 調幅播送信號之第1 P-M0SFET ;調幅播放信號放大電路， 係在該第1 P-M0SFET上施加一定偏壓之偏壓電路所形成 :及CMOS數位電路等。而該第1 P-M0SFET、偏壓電路 、及CMOS數位電路等係依CMOS之製造方法形成於同一 電路基板上。 倘依本發明，除了可減低放大調幅播送信號放大電路之 閃變效應雜音外，並可將調幅播放信號之放大電路及C Μ Ο S 數位電路依CMOS之製造方式集積於一個晶片。又，藉該第 •8- 1227054 1之P-M OS FET所賦與之偏壓，對電源電壓之變動具有穩 定之作用。 本發明中，具有用以控制該第2 P-M0SFET放大量之 AGC(自動增益控制）電路。 依此種構成，則依受信信號準位之第2 P-M0SFET的放 大量，即可用AGC控制之。 上述之本發明中，該偏壓電路電路中，具有以該第1 P-MOSFET與電流反射鏡（current mirror)電路構成之第3 MOSFET。 依此種構成，當第1 P-MOSFET流通電流時，流通於第3 MOSFE丁之電流即設定爲一定的比例關係。依此，以第1 P-MOSFET之偏壓即可對電源電壓之變動予以穩定化。 此種發明中，該偏壓電路具有第3 MOSFET，係由該第1 P-MOSFET與該電流反射鏡電路所構成，該第3 MOSFET 之頻寬、及該第1 P-MOSFET之頻寬、兩者之比例爲l:k(k 2 1)之關係。 依此種方式之構成，例如，頻帶長相同時，可令流通於 第3 MOSFET之電流以k倍之電流値流通於第1 P-MOSFET ，亦可令第1 P-MOSFET之偏壓穩定化。 上述發明中，該偏壓電路之連接方式爲，源極（source) 連接電源電壓，洩極（drain)連接定電流源，閘極（gate)則連 接該定電流源。 依此種方式之構成中，因第3 MOSFET流通之電流爲一 定，故可確保流通於第1 P-MOSFET之電流爲一定。依此 1227054 ，第1 P - Μ O S F E T對於電源電壓之變動等的動作點，即可 ， 予以穩定之。 (四）實施方式 以下，就本發明之實施形態佐以附圖說明之。 如第1圖所示，電容器1之一端係輸入自圖中未示之天 線所受信之調幅播放信號，此一電容器1之另端連接於 P-MOSFET(第1 P-MOSFET)4之閘極。電容器1係用以切 除調幅播放信號之直流成分。 φ 以電阻2及7將電源電壓分壓後之電壓，係作爲偏壓供 給於P-MOSFET 4之閘極。電阻2與7係成串接，電阻2 之另端接於電源Vcc，電阻7之另端則接地。P-MOSFET 5 (第 2 P-MOSFET)與 P-MOSFET 4 係作串級（cascode)連接。 P-M0SFET 5之閘極連接有接於電源Vcc之電阻3、及將於 後述之N - Μ 0 S F E T 9的洩極。此外，P - Μ 0 S F E T 5之閘極係 連接傍通電容器（by-passcondenseOlO，此一電容器1〇之 另端接地。 隹 P-MOSFET 4與P-MOSFET 5連接成串級時’可減小 P-MOSFET 4之閘、源極間的回授量，而可改善P-MOSFET 4之高頻特性。 P - Μ Ο S F E T 5之洩極係連接調諧電路6 〇調諧電路6係以 調諧電容器C 1及調諧線圈L 1，L 2構成，係一種用以將來 自Ρ - Μ 0 S F Ε Τ輸出、經A G C控制之調幅播放信號，選擇其 頻率數輸出之電路者。又，調諧電容器c 1及調諧線圈L 1， L2之另端均爲接地。 -10- 1227054 調幅放大電路21係用以放大該P-M 0 SFET 4及5之調幅 播放信號。 來自圖中未示之AGC(自動增益控制，Auto Gain Control) 電路、用以控制射頻放大電路21之增益的AGC電流IAGC ，係輸入於N-MOSFET 8之洩極。N-MOSFET 8之洩極與 閘極相連接，源極則接地。 N-MOSFET 9之閘極係接於N-MOSFET 8之閘極，又， 洩極則接於P-MOSFET 5之閘極，源極接地。 N-MOSFET 8及N-MOSFET 9係構成電流反射鏡電路， 以比例於流入N-MOSFET 8洩極之AGC電流IAGC流入於 N-MOSFET 9。 依此，藉來自AGC電路輸出之AGC電流IAGC， P-MOSFET 5之偏壓電壓即變化，乃控制P-MOSFET之放 大量，則輸出之射頻信號準位即變化。 又，倘不用P - Μ 0 S F E T 5之閘極時，則亦不須作A G C控 制，例如，可爲固定之偏壓。 上述之射頻放大電路21，可和含有混合、頻率數變換等 遂行調幅播放受信所須之後段信號處理電路，以及後述之 鎖存（latch)電路、移位寄存器（shift register)等之數位電路 ，均集積於一個晶片，而調諧電路6之輸出信號，則係輸 入於後述之混合器電路等。 其次，說明依上述方式構成之射頻放大電路2 1動作。 由圖中未示之天線所輸入之調幅播放信號，其直流成分 係以電容器1除去之，交流成份則在P-MOSFET 4放大之 1227054 。因之，自Ρ-MOSFET輸出之射頻信號，經AGC控制後係 由P - Μ Ο S F E T以一定準位放大而輸入於調諧電路6。 亦即，對應於N-M0SFET 8之源極電流IAGC的電流II ，係流入N-M0SFET 9之源極。電源IAGC之値較大時， 對應之電流II値亦成爲較大，P-M0SFET 5之偏壓電壓即 變化。依此，P-M0SFET 4之洩極-源極間電壓VDS乃變化 ，控制閘極即可令VDS下降。 倘依第1實施例之調幅播放用放大電路，因P-MOSFET 4 與P-MOSFET5係作串級連接，故可減小P-MOSFET4之 源極-閘極間的回授容量Cgd。依此，可改善P-MOSFET 4 之高頻特性，而提高放大電路21之穩定度。 再者，因P-MOSFET 5閘極連接AGC電路之輸出，故藉 該AGC信號即可控制P-MOSFET 5之放大量，使射頻信號 之準位爲一定。 調諧電路6係將第2 P-MOSFET 5所輸出之一定準位的 射頻信號放大爲高頻，而輸出至圖中未示之次一階段的混 合器（mixer)。含有混合器及頻率數變換部等以後之信號處 理電路（圖中未示）者，係調幅播送受信中遂行必要的後段 處理，以作輸入信號之擇取，同時，在輸出段中，則係實 行放大及檢波，以輸出聲音信號。 第2圖係將：以P-MOSFET所形成之調幅播放用放大電 路21、及CMOS數位電路兩者集積於一個晶片後，作爲調 幅受信機用1C(半導體積體電路）31之方塊圖。 此種調幅受信機用I C 3 1係將：輸入電路2 3，用以對來 1227054 自天線1 2所輸入信號遂行頻率數之選擇等；射頻放大電路 2 1，用以大調幅播放信號；調頻、調幅受信電路，係由把 射頻放大電路2 1所放大之調幅播放電路變換爲中頻之混 合（MIX)電路24等所形成；及CMOS數位電路，係由鎖存 電路25、移位寄存器26、PLL合成器27、頻率數計數器 28所形成；等諸項電路依CMOS之製造方式形成於一個晶 片上。

其次，如第3圖所示，係JFET、P-MOSFET、及N-MOSFET 之閃變效應雜音特性圖。 如第3圖所示，屬MO S半導體內部雜音之閃變效應雜音 者，其雜音準位係與頻率數成反比例增大。因之，倘動作 信號爲調幅播放方式之低頻信號時，如以MO S電路構成射 頻放大器，就雜音準位而言，比使用JFET者爲大。 惟如比較N-MOSFET及P-MOSFET兩者，在低頻領域中 ，P-MOSFET比N-MOSFET之雜音爲小。本實施例中，係 以P-MOSFET構成用以放大調幅播放信號之射幅放大電路 2 1，故可將閃變效應雜音之準位予以抑制爲比較小。 如是，因P-MOSFET係以CMOS之製造方式作成，故即 可將含射頻放大電路2 1之調幅播放信號放大電路及鎖存 電路25、移位寄存器26、等之CMOS數位電路予以集積爲 1個晶片，使受信機之電路小型化。又，因可依相同之CMOS 製造方法用以製造無線機之全體電路，故亦可使製造過程 簡略化而減少製造成本。 其次，第4圖爲本發明第2實施例之射頻電路41電路構 -13- 1227054 成圖。第4圖之說明中，其與第1圖之元件相同者，以相 同元件符號表示，惟其說明則予省略。 第4圖之電路不同於第1圖者有二點，其中一點爲： P-MOSFET5之閘極處，係輸入有來自圖中未示AGC電路 輸出之AGC控制電壓VAGC;另一點爲：設計有P-MOSFET 4與電流反射鏡電路構成之偏壓電路42。

第4圖中，P-MOSFET 5之閘極，係輸入有經電阻40之 AGC控制電壓VAGOP-MOSFET 4之洩極-源極間電壓VDS ，乃隨該AGC控制電壓VAGC而變化，該VDS下降時， 閘極即被控制。又，VDS = Vcc-(VAGC + VGS 5)式中，VGS 5 爲P-MOSFET閘極與源極間之電壓。 偏壓電路42係由含定電流源44之P-MOSFET 43所構成。 P - Μ Ο S F E T 4 3係’源極直接接於電源v c c，洩極接方令定 電流源4 4，而閘極則接於洩極。又者，ρ - μ Ο S F Ε Τ 4 3之閘 極，係經電阻4 5接於Ρ - Μ Ο S F Ε Τ 4之閘極。

串接於Ρ - Μ Ο S F Ε Τ 4 3閘極之電阻4 5，因可阻卻播送信號 迂迴進入P-MOSFET 43側，故可提高P-MOSFET4之輸入 阻抗。 因P-MOSFET 4與P-MOSFET 43兩者係以電流鏡電路構 成’兩者通道（channel)面積相等時，所流通之電流亦相等。 此處’把P-MOSFET4之溝道長設爲L1，通道寬設爲 W1 ;把P-MOSFET 43之通道43之通道長設爲L2，通道寬 設爲W2時’則以L1=L2，Wl=k· W2(kgl，實施例中，k 爲大於1之常數）之關係分別設定通道長及通道寬。又，常 -14- 1227054 數κ係以最適合以串級連接之第1 P - Μ O S F Ε Τ 4閘極的數 .’ 値設定之。 第2實施例之射頻放大電路4 1，與上述第1實施例同樣 的，係將用以放大調幅播送信號之P - Μ Ο S F E T 4與 P-MOSFET 5連接成串級型式，可令P-MOSFET 4之回授容 墓減小’以提局射頻電路4 1之穩定度。 又，因P-MOSFET 4與偏壓電路42之P-MOSFET43係 構成爲電流反射鏡電路，故Ρ - Μ Ο S F Ε Τ 4上即可供給穩定 φ 之偏壓。依此，即使電源電壓有所變動，亦可令ρ - Μ Ο S F Ε Τ 4之偏壓穩定化。 此外，把偏壓電路42之P-MOSFET 43的通道寬設定爲 P-MOSFET 4通道寬之Ι/k’貝IJ Ι/k之電流流通方令P-MOSFET 43時，k倍之電流即流通於P-MOSFET 4。又，因P-MOSFET 4 3之洩極係接於定電流源4 4，故P · Μ Ο S F E T 4 3所流通之 電流亦爲一定。依此，即或電源電壓有變動、溫度有變化 ，但P-MOSFET 4之動作點仍極安定。 · 本發明不僅限制於上述實施例之形態，亦可依下述之構 成： (1) 關於本發明調幅播送信號之放大電路，不僅限制爲調 幅受信機用之1C，亦可搭載具有對應較高頻率數之無線電 路、用於攜帶式電話機及手線LAN(區域網路，Local Area Network)等用之通信用IC ;

(2) 偏壓電路42並不侷限於P-MOSFET、或N-MOSFET 、電流源44等所形成之電流反射鏡電路，任何一種可令偏 -15- 1227054 壓穩定化之電路均可使用之。 依本發明，除了可抑制調幅播送之頻帶領域內的閃變效 應雜音外，復可將調幅播放信號之放大電路及CMOS數位 電路予以集積爲1個晶片。又，因設有偏壓電路，故亦可 對電源電壓之變動，將偏壓予以安定化。 (五）圖式簡單說明 第1圖爲第1實施例射頻放大電路之電路構成圖。

第2圖爲第1實施例調幅受信機用1C方塊圖。 第3圖爲閃變效應雜訊之說明圖。 第4圖爲第2實施射頻放大電路之電路構成圖。 第5圖爲習用調幅播送信電路構成圖。 主要部分之代表符號說明 1 電容器 2 電阻 3 電阻 4 金屬氧化物場效電晶體 5 金屬氧化物場效電晶體 6 調諧電路 7 電阻 8 金屬氧化物場效電晶體 9 金屬氧化物場效電晶體 1〇 傍通電容器 21 射頻放大電路 22 天線 -16- 輸入電路 混合電路 鎖存電路 移位寄存器 PLL合成器 頻率數計算器 電阻 射頻放大電路 偏壓電路 P型通道金屬氧化物場效電晶體 定流電源 電阻 電容器 電阻 信號放大用場效電晶體 調諧電路 電容器 積體電路 線圈 調諧線圈 調諧線圈 電容器 -17-

Claims (1)

1. 々年f月Θ日 修正本 修正 拾、申請專利範圍： 第92 11 83 10號「半導體積體電路及半導體積體電路的製 造方法」專利案 (93年9月23日修正） 1 · 一種半導體積體電路、係具備有： 放大電路，係用以放大調幅播送信號，其由用以 放大調幅（AM)播送信號之第1 Ρ型通道金屬氧化半 導體場效電晶體（P-MOSFET)之放大電路、及與該 第1 P-MOSFET作串級連接之第2P-MOSFET所構 成；和 C Μ Ο S數位電路。 2 . —種半導體積體電路、係具備有： 放大電路，係用以放大調幅播送信號、其由用以 放大調幅（AM)播送信號之第1 P-MOSFET之放大電 路、及與該第1 P-MOSFET作串級連接之第2 P-MOSFET所構成； C Μ 0 S數位電路； 其中該第1 P-MOSFET、第2 P-MOSFET、以及 CMOS數位電路，係依CMOS製程形成在同一電路 基板上。 3 . —種半導體積體電路、係具備有： 放大電路，係用以放大調幅播送信號，其由用以 放大調幅（AM)播送信號之第1 P-M0SFET之放大電 路、及對該第1 P-M0SFET賦予一定偏壓之偏壓電

   路所構成；和 C Μ 0 S數位電路； 其中該第1 P-MOSFET、偏壓電路、以及CMOS 數位電路、係依CMOS製程形成在同一電路基板上 〇 4.一種半導體積體電路、係具備有： 放大電路，係用以放大調幅播送信號，其由用以 放大調幅（AM)播送信號之第1 P-MOSFET之放大電 路、和與該第1 P-MOSFET作串級連接之第2 P-MOSFET、以及對該第’1 P-MOSFET賦予一定偏壓 之偏壓電路所構成；和 C Μ 0 S數位電路； 其中該第1 P-MOSFET、第2 P-MOSFET、偏壓 電路、以及C Μ 0 S數位電路，係依C Μ 0 S製程形成 在同一電路基板上。 5 .如申請專利範圍第1項之半導體積體電路，其中 尙具有自動增益控制（AGC)電路，用以控制該第2 P-MOSFET之放大量者。 6 ·如申請專利範圍第2項之半導體積體電路，其中尙 具有自動增益控制（AGC)電路，用以控制該第2 P-MOSFET之放大量者。 7 .如申請專利範圍第4項之半導體積體電路，其中尙 具有自動增益控制（A G C )電路，用以控制該第2?-Μ〇S F E T之放大量者。 1227正替換頁I _年f月d日 8 .如申請專利範圍第2項至第7項中任一項之半導 體積體電路，其中該偏壓電路具有：由該第1 p-MOSFET與電流反射鏡（current mirror)電路構成之 第 3 MOSFET 者。 9 .如申請專利範圍第8項之半導體積體電路，其中

   該偏壓電路具有由該第1 P-MOSFET與該電流反射 鏡電路所構成之第3 MOSFET，而該第3 MOSFET 之通道寬與該第1 P-MOSFET之通道寬的比例關係 爲 1 :k(k g 1 )者。 1 0 ·如申請專利範圍第8項之半導體積體電路，其中 該偏壓電路中’浅極（drain)或源極（source)中之一 者係接於電源電壓，洩極或源極之另一者係接於定 電流源，而閘極（gate)則接於該定電流源者。

   1 1 ·如申請專利範圍第9項之半導體積體電路，其中 該偏壓電路中，洩極（drain)或源極（source)中之一 者係接於電源電壓，洩極或源極之另一者係接於定 電流源’而閘極（gate)則接於該定電流源者。 1 2 . —種製造半導體積體電路之方法，係將： 用以放大調_播放信號之第i p _ Μ 〇 S F E T ; 以串級方式連接該第1 P-MOSFET之第2 Ρ-MOSFET ；及 CMOS數位電路等，依CM〇s製造方式形成於同 -一電路基板上者。 1 J .如申請專利範圍第1 2項之半導體積體電路製造

   122705· h: 方法，其中係設有用以控制該第2 P-M OS FET放大 量之AGC電路者。 1 4 .如申請專利範圍第1 2項之半導體積體電路製造 方法，其中係形成有以該第2 P-M0SFET與電流反 射鏡電路所構成之第3MOSFET，而該第3MOSFET 之通道寬與該第1 P-M0SFET之通道寬，兩者之比 例關係作成爲l:k(k- 1)者。