JP2003037271A5 - - Google Patents

Claims (22)

1. 絶縁表面上に半導体膜を形成する工程と、
   前記半導体膜に選択的に不純物元素を導入して、ソース領域およびドレイン領域を形成する工程と、
   前記半導体膜上に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜を部分的にエッチングして前記ソース領域およびドレイン領域の一部を露呈させる工程と、
   前記露呈されたソース領域およびドレイン領域に接しかつ前記第1の絶縁膜上に導電膜を形成する工程と、
   前記導電膜をエッチングして、ゲート電極、ソース配線およびドレイン配線を形成する工程と、
   前記第１の絶縁膜、前記ゲート電極、前記ソース配線および前記ドレイン配線を覆って第２の絶縁膜を形成する工程と、
   前記半導体膜を覆いかつ前記第２の絶縁膜を介して前記ドレイン配線と重なる遮光膜を形成する工程と、
   前記第２の絶縁膜および前記遮光膜を覆って第３の絶縁膜を形成する工程と、
   前記第２の絶縁膜および前記第３の絶縁膜を部分的にエッチングして、前記ドレイン配線の一部を露呈させる工程と、
   前記露呈されたドレイン配線に接しかつ前記第３の絶縁膜上に画素電極を形成する工程とを有し、
   前記遮光膜と、前記第３の絶縁膜と、前記画素電極とにより第１の保持容量が形成され、
   前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置の作製方法。
2. 絶縁表面上に半導体膜を形成する工程と、
   前記半導体膜に選択的に不純物元素を導入して、ソース領域およびドレイン領域を形成する工程と、
   前記半導体膜上に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜を部分的にエッチングして前記ソース領域およびドレイン領域の一部を露呈させる工程と、
   前記露呈されたソース領域およびドレイン領域に接しかつ前記第1の絶縁膜上に導電膜を形成する工程と、
   前記導電膜をエッチングして、ゲート電極、ソース配線およびドレイン配線を形成する工程と、
   前記第１の絶縁膜、前記ゲート電極、前記ソース配線および前記ドレイン配線を覆って第２の絶縁膜を形成する工程と、
   前記第２の絶縁膜を覆って、第３の絶縁膜を形成する工程と、
   前記第３の絶縁膜を部分的にエッチングして、前記ドレイン配線上に形成されている前記第２の絶縁膜の一部を露呈させる工程と、
   前記半導体膜を覆いかつ前記第２の絶縁膜および前記第３の絶縁膜上に遮光膜を形成する工程と、
   前記第２の絶縁膜、前記第３の絶縁膜および前記遮光膜を覆って第４の絶縁膜を形成する工程と、
   前記第２の絶縁膜、前記第３の絶縁膜および前記第４の絶縁膜を部分的にエッチングして、前記ドレイン配線の一部を露呈させる工程と、
   前記露呈されたドレインは配線に接しかつ前記第４の絶縁膜上に画素電極を形成する工程とを有し、
   前記遮光膜と、前記第４の絶縁膜と、前記画素電極とにより第１の保持容量が形成され、
   前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置の作製方法。
3. 絶縁表面上に半導体膜を形成する工程と、
   前記半導体膜に選択的に不純物元素を導入して、ソース領域およびドレイン領域を形成する工程と、
   前記半導体膜上に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜を部分的にエッチングして前記ソース領域およびドレイン領域の一部を露呈させる工程と、
   前記前記露呈されたソース領域およびドレイン領域に接しかつ前記第1の絶縁膜上に導電膜を形成する工程と、
   前記導電膜をエッチングして、ゲート電極、ソース配線およびドレイン配線を形成する工程と、
   前記第１の絶縁膜、前記ゲート電極、前記ソース配線および前記ドレイン配線を覆って第２の絶縁膜を形成する工程と、
   前記第２の絶縁膜を覆って、第３の絶縁膜を形成する工程と、
   前記第３の絶縁膜を部分的にエッチングして、前記ゲート電極、前記ソース電極および前記ドレイン配線上に形成されている前記第２の絶縁膜の一部を露呈させ、前記第２の絶縁膜および前記第３の絶縁膜による表面を平坦化させる工程と、
   前記半導体膜を覆いかつ前記第２の絶縁膜を介して前記ドレイン配線と重なる遮光膜を形成する工程と、
   前記第２の絶縁膜、前記第３の絶縁膜および前記遮光膜を覆って第４の絶縁膜を形成する工程と、
   前記第２の絶縁膜、前記第３の絶縁膜および前記第４の絶縁膜を部分的にエッチングして、前記ドレイン配線の一部を露呈させる工程と、
   前記露呈されたドレイン配線に接しかつ前記第４の絶縁膜上に画素電極を形成する工程とを有し、
   前記遮光膜と、前記第４の絶縁膜と、前記画素電極とにより第１の保持容量が形成され、
   前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置の作製方法。
4. 絶縁表面上に半導体膜を形成する工程と、
   前記半導体膜に選択的に不純物元素を導入して、ソース領域およびドレイン領域を形成する工程と、
   前記半導体膜上に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜を部分的にエッチングして前記ソース領域およびドレイン領域の一部を露呈させる工程と、
   前記露呈されたソース領域およびドレイン領域に接しかつ前記第1の絶縁膜上に導電膜を形成する工程と、
   前記導電膜をエッチングして、ゲート電極、ソース配線およびドレイン配線を形成する工程と、
   前記第１の絶縁膜、前記ゲート電極、前記ソース配線および前記ドレイン配線を覆って第２の絶縁膜を形成する工程と、
   前記半導体膜を覆いかつ前記第２の絶縁膜を介して前記ドレイン配線と重なる遮光膜を形成する工程と、
   前記遮光膜の一部を酸化し酸化絶縁膜を形成する工程と、
   前記第２の絶縁膜および前記遮光膜を覆って第３の絶縁膜を形成する工程と、
   前記第２の絶縁膜および前記第３の絶縁膜を部分的にエッチングして、前記ドレイン配線の一部と、前記遮光膜の一部とを露呈させる工程と、
   前記露呈されたドレイン配線と前記露呈された遮光膜に接しかつ前記第３の絶縁膜上に画素電極を形成する工程とを有し、
   前記遮光膜と、前記酸化絶縁膜と、前記画素電極とにより第１の保持容量が形成され、
   前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置の作製方法。
5. 絶縁表面上に半導体膜を形成する工程と、
   前記半導体膜に選択的に不純物元素を導入して、ソース領域およびドレイン領域を形成する工程と、
   前記半導体膜上に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜を部分的にエッチングして前記ソース領域およびドレイン領域の一部を露呈させる工程と、
   前記露呈されたソース領域およびドレイン領域に接しかつ前記第1の絶縁膜上に導電膜を形成する工程と、
   前記導電膜をエッチングして、ゲート電極、ソース配線およびドレイン配線を形成する工程と、
   前記第１の絶縁膜、前記ゲート電極、前記ソース配線および前記ドレイン配線を覆って第２の絶縁膜を形成する工程と、
   前記第２の絶縁膜を覆って、第３の絶縁膜を形成する工程と、
   前記第３の絶縁膜を部分的にエッチングして、前記ドレイン配線上に形成されている前記第２の絶縁膜の一部を露呈させる工程と、
   前記半導体膜を覆い前記第２の絶縁膜および前記第３の絶縁膜上に遮光膜を形成する工程と、
   前記遮光膜の一部を酸化し酸化絶縁膜を形成する工程と、
   前記第２の絶縁膜、前記第３の絶縁膜および前記遮光膜を覆って第４の絶縁膜を形成する工程と、
   前記第２の絶縁膜、前記第３の絶縁膜および前記第４の絶縁膜を部分的にエッチングして、前記ドレイン配線の一部と、前記遮光膜の一部とを露呈させる工程と、
   前記露呈されたドレイン配線と前記露呈された遮光膜に接しかつ前記第４の絶縁膜上に画素電極を形成する工程とを有し、
   前記遮光膜と、前記酸化絶縁膜と、前記画素電極とにより第１の保持容量が形成され、
   前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置の作製方法。
6. 絶縁表面上に半導体膜を形成する工程と、
   前記半導体膜に選択的に不純物元素を導入して、ソース領域およびドレイン領域を形成する工程と、
   前記半導体膜上に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜を部分的にエッチングして前記ソース領域およびドレイン領域の一部を露呈させる工程と、
   前記露呈されたソース領域およびドレイン領域に接しかつ前記第1の絶縁膜上に導電膜を形成する工程と、
   前記導電膜をエッチングして、ゲート電極、ソース配線およびドレイン配線を形成する工程と、
   前記第１の絶縁膜、前記ゲート電極、前記ソース配線および前記ドレイン配線を覆って第２の絶縁膜を形成する工程と、
   前記第２の絶縁膜を覆って、第３の絶縁膜を形成する工程と、
   前記第３の絶縁膜を部分的にエッチングして、前記ゲート電極、前記ソース電極および前記ドレイン配線上に形成されている前記第２の絶縁膜の一部を露呈させ、前記第２の絶縁膜および前記第３の絶縁膜による表面を平坦化させる工程と、
   前記半導体膜を覆いかつ前記第２の絶縁膜を介して前記ドレイン配線と重なる遮光膜を形成する工程と、
   前記遮光膜の一部を酸化し酸化絶縁膜を形成する工程と、
   前記第２の絶縁膜、前記第３の絶縁膜および前記遮光膜を覆って第４の絶縁膜を形成する工程と、
   前記第２の絶縁膜、前記第３の絶縁膜および前記第４の絶縁膜を部分的にエッチングして、前記ドレイン配線の一部と、前記遮光膜の一部とを露呈させる工程と、
   前記露呈されたドレイン配線と前記露呈された遮光膜に接しかつ前記第４の絶縁膜上に画素電極を形成する工程とを有し、
   前記遮光膜と、前記酸化絶縁膜と、前記画素電極とにより第１の保持容量が形成され、
   前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置の作製方法。
7. 請求項１乃至６のいずれか一項において、前記導電膜は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ａｌから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料により形成されることを特徴とする半導体装置の作製方法。
8. 請求項１乃至６のいずれか一項において、前記導電膜は、不純物元素を導入した半導体膜により形成されることを特徴とする半導体装置の作製方法。
9. 請求項１乃至８のいずれか一項において、前記導電膜は積層構造とすることを特徴とする半導体装置の作製方法。
10. 請求項１乃至６および請求項８のいずれか一項において、前記不純物元素は、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素から選ばれた一種または複数種の元素であることを特徴とする半導体装置の作製方法。
11. 半導体膜上に第１の絶縁膜を介して形成されているゲート電極と、前記半導体膜に接続するソース配線およびドレイン配線は、同一導電材料により形成されており、
    前記ゲート電極、前記ソース配線および前記ドレイン配線上に第２の絶縁膜を介して形成された遮光膜と、該遮光膜上に形成された第３の絶縁膜と、該第３の絶縁膜上に形成され、かつ、前記ドレイン配線と電気的に接続する画素電極とにより第１の保持容量が形成され、
    前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置。
12. 半導体膜上に第１の絶縁膜を介して形成されているゲート電極と、前記半導体膜に接続するソース配線およびドレイン配線は、同一導電材料により形成されており、
    前記ゲート電極は、前記半導体膜の下方に形成されているゲート配線に接続しており、
    前記ゲート電極、前記ソース配線および前記ドレイン配線上に第２の絶縁膜を介して形成された遮光膜と、該遮光膜上に形成された第３の絶縁膜と、該第３の絶縁膜上に形成され、かつ、前記ドレイン配線と電気的に接続する画素電極とにより第１の保持容量が形成され、
    前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置。
13. 半導体膜上に第１の絶縁膜を介して形成されているゲート電極と、前記半導体膜に接続するソース配線およびドレイン配線は、同一導電材料により形成されており、
    前記ゲート電極、前記ソース配線および前記ドレイン配線上に第２の絶縁膜および第３の絶縁膜に接する遮光膜と、該遮光膜上に形成された第４の絶縁膜と、該第４の絶縁膜上に形成され、かつ、前記ドレイン配線と電気的に接続する画素電極とにより第１の保持容量が形成され、
    前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置。
14. 半導体膜上に第１の絶縁膜を介して形成されているゲート電極と、前記半導体膜に接続するソース配線およびドレイン配線は、同一導電材料により形成されており、
    前記ゲート電極は、前記半導体膜の下方に形成されているゲート配線に接続しており、
    前記ゲート電極、前記ソース配線および前記ドレイン配線上に第２の絶縁膜および第３の絶縁膜に接する遮光膜と、該遮光膜上に形成された第４の絶縁膜と、該第４の絶縁膜上に形成され、かつ、前記ドレイン配線と電気的に接続する画素電極とにより第１の保持容量が形成され、
    前記ドレイン配線と、前記第２の絶縁膜と、前記遮光膜とにより第２の保持容量が形成されていることを特徴とする半導体装置。
15. 請求項１１乃至１４のいずれか一項において、前記ゲート電極、前記ソース配線および前記ドレイン配線は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ａｌから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料により形成されていることを特徴とする半導体装置。
16. 請求項１１乃至１４のいずれか一項において、前記ゲート電極、前記ソース配線および前記ドレイン配線は、不純物元素を導入した半導体膜により形成されることを特徴とする半導体装置。
17. 請求項１６において、前記不純物元素は、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素から選ばれた一種または複数種の元素であることを特徴とする半導体装置。
18. 請求項１１乃至１６のいずれか一項において、前記ゲート電極、前記ソース配線および前記ドレイン配線は、積層構造であることを特徴とする半導体装置。
19. 請求項１１または１２において、前記第３の絶縁膜は、前記遮光膜の酸化物であることを特徴とする半導体装置。
20. 請求項１３または１４において、前記第４の絶縁膜は、前記遮光膜の酸化物であることを特徴とする半導体装置。
21. 絶縁表面上に画素部と駆動回路とを有する半導体装置であって、
    前記画素部のＴＦＴにおいて、第１の半導体膜上に第１の絶縁膜を介して形成されている第１のゲート電極と、前記第１の半導体膜に接続する第１のソース配線および第１のドレイン配線は、同一導電材料により形成されており、
    前記第１のゲート電極、前記第１のソース配線および前記第１のドレイン配線上に第２の絶縁膜を介して形成された遮光膜と、該遮光膜上に形成された第３の絶縁膜と、該第３の絶縁膜上に形成され、かつ、前記ドレイン配線と電気的に接続する画素電極とにより保持容量が形成され、
    前記駆動回路のＴＦＴにおいて、第２の半導体膜上に前記第１の絶縁膜を介して形成されている第２のゲート電極と、前記第２の半導体膜に接続する第２のソース配線および第２のドレイン配線は、同一導電材料により形成されていることを特徴とする半導体装置。
22. 請求項１１乃至２１のいずれか一項において、前記半導体装置は、液晶表示装置であることを特徴とする半導体装置。