JP5735197B2 - アレイ基板及びこれの製造方法 - Google Patents
アレイ基板及びこれの製造方法 Download PDFInfo
- Publication number
- JP5735197B2 JP5735197B2 JP2008291061A JP2008291061A JP5735197B2 JP 5735197 B2 JP5735197 B2 JP 5735197B2 JP 2008291061 A JP2008291061 A JP 2008291061A JP 2008291061 A JP2008291061 A JP 2008291061A JP 5735197 B2 JP5735197 B2 JP 5735197B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- wiring
- base substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 123
- 238000004519 manufacturing process Methods 0.000 title description 32
- 229910052751 metal Inorganic materials 0.000 claims description 85
- 239000002184 metal Substances 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 28
- 230000001681 protective effect Effects 0.000 claims description 19
- 238000007772 electroless plating Methods 0.000 claims description 11
- 238000009713 electroplating Methods 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 224
- 239000010408 film Substances 0.000 description 48
- 229920002120 photoresistant polymer Polymers 0.000 description 37
- 239000000463 material Substances 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910016525 CuMo Inorganic materials 0.000 description 1
- 101000831940 Homo sapiens Stathmin Proteins 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 102100024237 Stathmin Human genes 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002524 electron diffraction data Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明はアレイ基板及びこれの製造方法に関し、より詳しくは配線抵抗を減らすためのアレイ基板及びこれの製造方法に関する。
一般的に液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）はアレイ基板（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ｓｕｂｓｔｒａｔｅ）と対抗基板（ｃｏｕｎｔｅｒ ｓｕｂｓｔｒａｔｅ）の間に注入された液晶層を含む。アレイ基板にはゲート配線及びゲート配線と交差するソース配線が形成され、ゲート配線とソース配線に接続されたスイッチング素子とスイッチング素子に接続された画素電極が形成される。
最近の表示装置の大型化及び高精細化により、アレイ基板に形成された金属配線のＲＣ遅延が増加する問題点が発生している。これを解決するために、ＲＣ遅延を最小化するために低抵抗金属であるアルミニウムまたは銅で金属配線を具現している。
例えば、５２インチ（ｉｎｃｈ）以上、高解像度（Ｆｕｌｌ ＨＤ）１２０Ｈｚ駆動を実現するためにはアルミニウム配線の厚さは５０００Å以上、銅配線の厚さは４０００Å以上になると予想され、それ以上の大画面を具現するために低抵抗配線に交換するとしても、幾何級数的な厚さが要求されるに違いない。
ここで、本発明の技術的な課題はこのような点に着眼したことで、本発明の目的は低抵抗配線を具現するために配線の厚さを厚く形成するためのアレイ基板を提供することにある。
本発明のさらに他の目的は前述のアレイ基板の製造方法を提供することにある。
前述の本発明の目的を実現するための実施形態によるアレイ基板はベース基板、ゲート配線、第１絶縁層、第２絶縁層、データ配線、及び画素電極を含む。前記ベース基板は画素領域で定義される。前記ゲート配線は前記ベース基板に形成された第１シード層、前記第１シード層の上に形成された第１金属層からなる。前記第１絶縁層は前記ゲート配線が形成されたベース基板の上に形成される。前記第２絶縁層は前記第１絶縁層が形成されたベース基板の上に前記ゲート配線と交差する方向に配線トレンチが形成される。前記データ配線は前記配線トレンチの下に形成された第２シード層及び前記配線トレンチ内に形成された第２金属層からなる。前記画素電極は前記画素領域に形成される。
前述の本発明の他の目的を実現するための実施形態によるアレイ基板の製造方法は、ベース基板の上に第１シード層及び無電解めっきまたは電解めっき方式で前記第１シード層の上に形成された第１金属層からなるゲート配線を形成する。前記ゲート配線が形成されたベース基板の上に形成された第１絶縁層を形成する。前記第１絶縁層が形成されたベース基板の上に前記ゲート配線と交差する方向に第２シード層を形成する。前記第２シード層が形成されたベース基板の上に前記第２シード層を露出させる配線トレンチを含む第２絶縁層を形成する。前記配線トレンチ内に形成された前記第２シード層の上に前記無電解めっきまたは電解めっき方式で第２金属層を形成して、前記第２シード層及び前記第２金属層からなるデータ配線を形成する。前記データ配線が形成されたベース基板の上の画素領域に画素電極を形成する。
このようなアレイ基板及びこれの製造方法によれば、絶縁層を利用して一定の深さのトレンチを形成し、トレンチ内にめっき方式で金属層を形成することで金属配線の厚さを厚く形成できる。
図面では、幾層及び領域を明確に表現するために厚さを拡大して示す。詳細な説明において、層、膜、領域、板などの部分が他の部分の「上に」あるとする場合、これは他の部分の「真上に」ある場合のみでなく、その中間にまた他の部分がある場合も含む。また、反対に層、膜、領域、板などの部分が他の部分の「下に」あるとする場合、これは他の部分の「真下に」ある場合のみでなく、その中間にまた他の部分がある場合も含む。
以下、添付図面を参照しつつ、本発明をより詳しく説明する。
図１は、本発明の実施形態１によるアレイ基板の平面図である。図２は、図１のＩ‐Ｉ’線に沿って切断した断面図である。
図１及び図２を参照すれば、アレイ基板１００はベース基板１０１を含む。ベース基板１０１は光を透過できる透明な材質、例えば、ガラス基板である。ベース基板１０１は、表示領域と表示領域を取り囲む周辺領域を含む。表示領域には複数の画素領域Ｐが形成され、各画素領域Ｐにゲート信号を提供するゲートパッド部ＧＰ及びデータ信号を提供するデータパッド部ＤＰが形成される。
各画素領域Ｐには互いに交差するゲート配線ＧＬとデータ配線ＤＬに接続されたスイッチング素子ＴＲと、スイッチング素子ＴＲと電気的に接続された画素電極ＰＥ及び画素電極ＰＥと重畳されてストレージキャパシターを形成するストレージ電極ＳＴＥが形成される。ゲートパッド部ＧＰは、ゲート配線ＧＬの端部（ＥＧ：以下「ゲート端部」とする）と第２金属層１４２ａ及びゲートパッド電極１７１を含む。データパッド部ＤＰは、データ配線ＤＬの端部（ＥＤ：以下、「データ端部」とする）及びデータパッド電極１７３を含む。
スイッチング素子ＴＲはゲート配線ＧＬと接続されたゲート電極ＧＥ、データ配線ＤＬと接続されたソース電極ＳＥ及びソース電極ＳＥと離隔されてチャンネル部１３０によってソース電極ＳＥと電気的に接続されたドレイン電極ＤＥを含む。
ゲート配線ＧＬ、ゲート端部ＥＧ、ゲート電極ＧＥ、及びストレージ電極ＳＴＥは同一物質で形成された第１金属パターンである。第１金属パターンはパターニングされた第１シード層の上に無電解めっきＥＬＰ及び電解めっきＥＰ方式を通じてめっきされた第１金属層を含む。例えば、ゲート配線ＧＬとゲート配線ＧＬから突出されたゲート電極ＧＥは第１シード層１１１ａ及び第１シード層１１１ａの上に形成された第１金属層１１２ａを含む。ストレージ電極ＳＴＥは第１シード層１１１ｂ及び第１金属層１１２ｂを含む。ゲート端部ＥＧは第１シード層及び第１金属層１１２ｃを含む。望ましくは、第１金属パターンは１μｍ以上の厚さに形成することで配線抵抗を減らすことができる。
第１金属パターンの上には第１絶縁層（１２０：以下、「ゲート絶縁層」とする）が形成される。ゲート絶縁層１２０は低誘電絶縁膜（ｌｏｗ ｋ絶縁膜）及び窒化シリコン膜からなる二重膜に形成されるか、或いは窒化シリコン膜（または、酸化シリコン膜）からなる単層膜に形成できる。例えば、ゲート配線ＧＬ及びゲート端部ＥＧの上には低誘電絶縁膜を含むゲート絶縁層を形成し、ゲート電極ＧＥ及びストレージ電極ＳＴＥの上には窒化シリコン膜（または、酸化シリコン膜）からなるゲート絶縁層を形成する。これによって、ゲート配線ＧＬ及びゲート端部ＥＧの上に低誘電絶縁膜を形成することで、誘電率に比例する配線の抵抗を減らすことができる。
ソース電極ＳＥ及びドレイン電極ＤＥは第２シード層（１４１ｂ、１４１ｃ）に各々形成される。ソース電極ＳＥ及びドレイン電極ＤＥは第２シード層（１４１ｂ、１４１ｃ）の上に各々めっきされた第２金属層（図示せず）を含むことができる。チャンネル部１３０ａはソース及びドレイン電極（ＳＥ、ＤＥ）の下に形成され、非晶質シリコンからなる半導体層１３１ａ及びｎ＋イオンドーピングされた非晶質シリコンからなるオーミックコンタクト層１３２ａを含む。
データ配線ＤＬ及びデータ端部ＥＤは第２シード層１４１ｄ及び第２シード層１４１ｄの上にめっきされた第２金属層１４２ｄを含む。第２シード層１４１ｄの下にはチャンネルパターン１３０ｂが形成されることができる。チャンネルパターン１３０ｂは非晶質シリコンからなる半導体層１３１ｂ及びｎ＋イオンドーピングされた非晶質シリコンからなるオーミックコンタクト層１３２ｂを含む。
ゲート端部ＥＧ、データ配線ＤＬ、データ端部ＥＤ、ソース電極ＳＥ及びドレイン電極ＤＥの上には第２絶縁層１６０が形成される。第２絶縁層１６０は有機膜に形成され、第２絶縁層１６０の下には保護絶縁層１５０をさらに形成できる。以下、第２絶縁層１６０は「有機膜」と称する。
ゲート端部ＥＧの上にはゲート絶縁層１２０、保護絶縁層１５０、及び有機膜１６０が除去されたゲートパッドホールＨ１が形成され、ゲートパッドホールＨ１には第２金属層１４２ａが形成される。第２金属層１４２ａはゲート端部ＥＧと前記ゲートパッド電極１７１を電気的に接続する。
第２シード層１４１ｃからなるドレイン電極ＤＥの上には保護絶縁層１５０及び有機膜１６０が除去されたコンタクトホールＨ２が形成され、コンタクトホールＨ２には第２金属層１４２ｃが形成される。第２金属層１４２ｃはドレイン電極ＤＥと有機膜１６０の上に形成された画素電極ＰＥを電気的に接続させる。以下においては、ソース電極ＳＥに図面符号「１４１ｂ」を与え、ドレイン電極ＤＥに図面符号１４１ｃを与えて説明する。
データ配線ＤＬ及びデータ端部ＥＤには保護絶縁層１５０及び有機膜１６０が除去された配線トレンチＨ３及びデータパッドホールＨ３が形成され。配線トレンチ及びデータパッドホールは一体に形成されたもので、以下においては、配線トレンチに対する詳細な説明をデータパッドホールＨ３の説明に代わって説明する。
第２金属層１４２ｄは、データパッドホールＨ３に形成される。データ端部ＥＤに形成された第２金属層１４２ｄはデータパッド電極１７３と電気的に接続される。データ配線ＤＬ及びデータ端部ＥＤは第２シード層１４１ｄ及び第２シード層１４１ｄの上に形成された第２金属層１４２ｄを含み、保護絶縁層１５０及び有機膜１６０の積層の厚さと同一の厚さに形成される。
ストレージ電極ＳＴＥの上には有機膜１６０が除去されたストレージホールＨ４が形成される。ストレージホールＨ４を通じて画素電極ＰＥはストレージ電極ＳＴＥの上に形成された保護絶縁層１５０と接続するように形成される。すなわち、ストレージ電極ＳＴＥ及び画素電極ＰＥの間に形成された絶縁層の厚さを薄くしてストレージ電極ＳＴＥの形成面積を減らして開口率を向上させることができる。
図３〜図８は、図２のアレイ基板の製造方法を説明するための断面図である。
図１及び図３を参照すれば、ベース基板１０１の上に第１フォトレジストパターンＰＲ１を形成する。第１フォトレジストパターンＰＲ１はゲート電極ＧＥ、ゲート配線ＧＬ、ゲート端部ＧＰＥ、及びストレージ電極ＳＴＥが形成されるベース基板１０１の領域を露出させる。第１フォトレジストパターンＰＲ１を利用してベース基板１０１をエッチングしてトレンチ（Ｔ１、Ｔ２、Ｔ３）を形成する。望ましく、トレンチ（Ｔ１、Ｔ２、Ｔ３）の深さｄは約１μｍ以上に形成する。
トレンチ（Ｔ１、Ｔ２、Ｔ３）が形成されたベース基板１０１の上に第１シード金属層１１１を形成する。第１シード金属層１１１は、Ｍｏ、ＭｏＮ、ＭｏＮｂ、Ｍｏ合金、Ｃｕ、Ｃｕ合金、ＣｕＭｏ合金、ＡＩ、ＡＩ合金、Ａｇ、及びＡｇ合金のうち、少なくとも１つを含む。ベース基板１０１の上に形成された第１シード金属層１１１はトレンチ（Ｔ１、Ｔ２、Ｔ３）に挿入されつつ、第１フォトレジストパターンＰＲ１の上に形成される。
図１及び図４を参照すれば、ストリップ工程を通じて第１フォトレジストパターンＰＲ１を除去することで、トレンチ（Ｔ１、Ｔ２、Ｔ３）に第１シード層（１１１ａ、１１１ｂ、１１１ｃ）を残留させる。ストリップ工程以後、無電解めっきＥＬＰまたは電解めっきＥＰ方式を利用してトレンチ（Ｔ１、Ｔ２、Ｔ３）内に形成された第１シード層（１１１ａ、１１１ｂ、１１１ｃ）の上に第１金属層（１１２ａ、１１２ｂ、１１２ｃ）をめっきさせる。第１金属層（１１２ａ、１１２ｂ、１１２ｃ）は銅（Ｃｕ）を含む。ゲート電極ＧＥ、ゲート配線ＧＬ、ゲート端部ＥＧ、及びストレージ電極ＳＴＥは第１シード層（１１１ａ、１１１ｂ、１１１ｃ）とシード層（１１１ａ、１１１ｂ、１１１ｃ）の上にめっきされた第１金属層（１１２ａ、１１２ｂ、１１２ｃ）に各々成る。
図１及び図５を参照すれば、ゲート電極ＧＥ、ゲート配線ＧＬ、ゲート端部ＥＧ、及びストレージ電極ＳＴＥを含む第１金属パターンが形成されたベース基板１０１の上にゲート絶縁層１２０を形成する。
ゲート絶縁層１２０はゲート配線ＧＬの配線抵抗を減らすために低誘電（Ｌｏｗ ｋ）絶縁膜及び窒化シリコン膜からなる二重膜に形成されることができる。または、窒化シリコン膜または酸化シリコン膜からなる単一膜に形成されることができる。ゲート絶縁層１２０が二重膜構造に形成される場合、スイッチング素子ＴＲのターンオン電流特性及びキャパシターの静電容量を考慮してスイッチング素子ＴＲが形成される領域及びストレージ電極ＳＴＥが形成される領域は別途のマスクを使用して低誘電絶縁膜を除去できる。
ゲート絶縁層１２０の上にチャンネル層１３０及び第２シード金属層１４１を順次に形成する。チャンネル層１３０は非晶質シリコンからなる半導体層１３１及びｎ＋イオンドーピングされた非晶質シリコンからなるオーミックコンタクト層１３２を含む。
続いて、前記第２シード金属層１４１の上に第２フォトレジストパターンＰＲ２を形成する。第２フォトレジストパターンＰＲ２はソース電極ＳＥ、トレイン電極ＤＥ、データ配線ＤＬ、及びデータ端部ＥＤに対応する領域に形成された第１フォトパターンＰＲ２１と、スイッチング素子ＴＲのチャンネル領域ＣＡに第１フォトパターンＰＲ２１より薄い厚さで形成された第２フォトパターンＰＲ２２を含む。
第２フォトレジストパターンＰＲ２を利用してチャンネル層１３０及び第２シード金属層１４１を同時にパターニングして第２金属パターンを形成する。第２金属パターンは電極パターンＥＰ及び配線パターンＬＰを含む。電極パターンＥＰはチャンネル部１３０ａ及びチャンネル部１３０ａの上に形成された１４１ｅを含む。配線パターンＬＰはチャンネルパターン１３０ｂ及びチャンネルパターン１３０ｂの上に形成された第２シード層１４１ｄを含む。配線パターンＬＰは後続工程によってデータ配線ＤＬ及びデータ端部ＥＤで形成される。
図１及び図６を参照すれば、アーシング工程を通じて第２フォトレジストパターンＰＲ２を一定の厚さを除去して第３フォトパターンＰＲ２３を形成する。第３フォトパターンＰＲ２３を利用してチャンネル領域ＣＡの電極層１４１ｅをパターニングしてソース電極１４１ｂ及びドレイン電極１４１ｃを形成する。続いて、ソース及びドレイン電極（１４１ｂ、１４１ｃ）によって露出された抵抗性接触層１３２ａを除去してスイッチング素子ＴＲのチャンネル部１３０ａを形成する。その後、第３フォトパターンＰＲ２３をストリップ工程を通じて除去する。
これにより、ベース基板１０１の上にトランジスタ層ＴＬが完成される。
図１及び図７を参照すれば、トランジスタ層ＴＬが形成されたベース基板１０１の上に保護絶縁層１５０及び有機膜１６０を形成する。保護絶縁層１５０は省略できる。
有機膜１６０をマスクを利用してパターニングする。パターニングされた有機膜１６０は前記ゲート端部ＥＧの上に形成されたゲートパッドホールＨ１と、ドレイン電極１４１ｃの上に形成されたコンタクトホールＨ２と、データ端部ＥＤの上に形成されたパッドホールＨ３及びストレージ電極ＳＴＥの上に形成されたストレージホールＨ４を含む。
望ましくは、有機膜１６０は画素領域Ｐの厚さよりゲート及びデータパッド部（ＧＰ、ＤＰ）が形成される周辺領域の厚さを薄く形成する。周辺領域の有機膜１６０を薄く形成することにより、ゲート及びデータパッド部（ＧＰ、ＤＰ）の段差を減らすことができる。これにより、ゲート及びデータパッド部（ＧＰ、ＤＰ）と外部装置の端子間の結合を容易にすることができる。
第１、第２及び第３ストレージホール（Ｈ１、Ｈ２、Ｈ３）は保護絶縁層１５０を露出させ、ホールＨ４はスリット露光工程によって有機膜１６０を一定の厚さで残留するようにエッチングする。
有機膜１６０を利用して保護絶縁層１５０及びゲート絶縁層１２０をエッチングする。これによって、ゲートパッドホールＨ１はゲート端部ＥＧの第１金属層１１２ｃを露出させ、コンタクトホールＨ２はドレイン電極１４１ｃを露出させる。データパッドホールＨ３はデータ配線ＤＬ及びデータ端部ＥＤの第２金属層１４２ｄを露出させる。
図１、図２及び図８を参照すれば、第１、第２、第３及び第４ストレージホール（Ｈ１、Ｈ２、Ｈ３、Ｈ４）が形成された有機膜１６０を一定の厚さを除去して、ストレージホールＨ４を通じてストレージ電極ＳＴＥの上に保護絶縁層１５０を露出させる。
その後、無電解めっきＥＬＰまたは電解めっきＥＰ方式を利用して第１、第２及び第３ストレージホール（Ｈ１、Ｈ２、Ｈ３）内に第２金属層（１４２ａ、１４２ｃ、１４２ｄ）を形成する。ゲートパッドホールＨ１内にはゲート端部ＥＧの第１金属層１１２ｃをシード（ｓｅｅｄ）にして第２金属層１４２ａを形成する。コンタクトホールＨ２及びデータパッドホールＨ３内には第２シード層（１４１ｃ、１４１ｄ）を利用して第２金属層（１４２ｃ、１４２ｄ）が形成される。一方、ストレージホールＨ４内にはシード物質が存在しないため、めっき工程において第２金属層が形成されない。
その後、透明導電層をパターニングしてゲートパッド電極１７１、画素電極ＰＥ、及びデータ電極１７３を形成する。ゲート電極１７１はゲートパッドホールＨ１内に形成された第２金属層１４２ａを通じてゲート端部ＥＧと電気的に接続される。画素電極ＰＥはコンタクトホールＨ２内に形成された第２金属層１４２ｃを通じてドレイン電極１４１ｃと電気的に接続される。画素電極ＰＥはストレージホールＨを通じて保護絶縁層１５０と接続される。データパッド電極１７３はデータパッドホールＨ３内に形成された第２金属層１４２ｄと接続されて電気的に接続される。
図９は、本発明の実施形態２によるアレイ基板の断面図である。
図２及び図９を参照すれば、アレイ基板は実施形態１のアレイ基板と比較して遮光層２１０、カラーフィルター層２３０、及びキャッピング層２５０をさらに含む。
遮光層２１０はゲート配線ＧＬ、データ配線ＤＬ、及びスイッチング素子ＴＲが形成された領域の有機膜１６０の上に形成される。
カラーフィルター層２３０は画素領域Ｐに形成される。例えば、カラーフィルター層２３０は画素電極ＰＥと有機膜１６０の間に形成される。望ましくは、カラーフィルター層２３０はストレージ電極ＳＴＥの上には形成されない。
キャッピング層２５０は遮光層２１０及びカラーフィルター層２３０の上に形成されて遮光層２１０及びカラーフィルター２３０から流出される不純物を遮断させる。
図９に図示された実施形態２のアレイ基板は図３〜図８において説明された第１金属パターン乃至第２金属層（１４２ａ、１４２ｃ、１４２ｄ）を形成する工程は実質的に同一である。以下においては、繰り返された説明は省略し、後続工程に対して詳細に説明する。
図１０及び図１１は、図９のアレイ基板の製造方法を説明するための断面図である。
図１及び図１０を参照すれば、第２金属層（１４２ａ、１４２ｃ、１４２ｄ）が形成されたベース基板１０１の上に遮光物質を形成する。マスクを利用して遮光物質をパターニングして遮光層２１０を形成する。遮光層２１０はゲート配線ＧＬ、データ配線ＤＬ、及びスイッチング素子ＴＲの上に形成される。
遮光層２１０が形成されたベース基板１０１の上にカラーフォトレジスト物質を形成する。マスクを利用してカラーフォトレジスト物質をパターニングして画素領域Ｐにカラーフィルター層２３０を形成する。カラーフィルター層２３０はコンタクトホールＨ２及びストレージホールＨ４が形成された領域に対応しては形成されない。
図１、図９、及び図１１を参照すれば、カラーフィルター層２３０が形成されたベース基板１０１の上にキャッピング層２５０を形成する。続いて、キャッピング層２５０の上に第３フォトレジストパターンＰＲ３を形成する。第３フォトレジストパターンＰＲ３は第１、第２及びデータパッドホール（Ｈ１、Ｈ２、Ｈ３）が形成された領域のキャッピング層２５０を露出させる。
第４フォトレジストパターンＰＲ３を利用してキャッピング層２５０をエッチングしてゲート端部ＥＧの第２金属層１４２ａ、ドレイン電極１４１ｃ及びデータ端部ＥＤの第２金属層１４２ｄを各々露出させる。
その後、ストリップ工程を通じて第４フォトレジストパターンＰＲ４を除去する。
第３フォトレジストパターンＰＲ３が除去されたベース基板１０１の上に透明導電層を利用してゲートパッド電極１７１、画素電極ＰＥ、及びデータパッド電極１７３を形成する。
図１２〜図１５は、本発明の実施形態３によるアレイ基板の製造方法を説明するための断面図及び平面図である。
図３〜図６で説明した実施形態１のアレイ基板の製造方法によってベース基板１０１の上に第１金属パターン乃至前記トランジスタ層ＴＬを形成する工程は実質的に同一である。これにより、繰り返される説明は省略し、後続工程を対して詳細に説明する。
図１及び図１２を参照すれば、トランジスタ層ＴＬが形成されたベース基板１０１の上に遮光物質を形成する。マスクを利用して遮光物質をパターニングして遮光層２１０を形成する。遮光層２１０はゲート配線ＧＬ、データ配線ＤＬ、及びスイッチング素子ＴＲの上に形成される。
遮光層２１０が形成されたベース基板１０１の上に第２絶縁層でカラーフィルター層を形成する。具体的に遮光層２１０が形成されたベース基板１０１の上にカラーフォトレジスト物質を形成する。マスクを利用してカラーフォトレジスト物質をパターニングして画素領域Ｐに第１カラーフィルター層２３１を形成し、ゲートパッド部ＧＰ及びデータパッド部ＤＰが形成された周辺領域ＰＡに第２カラーフィルター層２３３を形成する。
図１３を参照すれば、第１カラーフィルター層２３１はドレイン電極１４１ｃ及びストレージ電極ＳＴＥの上の保護絶縁層１５０を各々露出させるコンタクトホールＨ２及びストレージホールＨ４を含む。第２カラーフィルター層２３３はゲート端部ＥＧ及びデータ端部ＥＤの上の保護絶縁層１５０各々露出させるゲートパッドホールＨ１及びデータパッドホールＨ３を含む。
その後、遮光層２１０及び第１、第２カラーフィルター層（２３１、２３３）の上にキャッピング層２５０を形成する。キャッピング層２５０が形成されたベース基板１０１の上に第３フォトレジストパターンＰＲ３を形成する。第３フォトレジストパターンＰＲ３は前記ホール（Ｈ１、Ｈ２、Ｈ３）が形成された領域のキャッピング層２５０を露出させる。
第３フォトレジストパターンＰＲ３を利用してキャッピング層２５０を除去してゲート端部ＥＧの第１金属層１１２ｃ、ドレイン電極１４１ｃ、及びデータ端部ＥＤの第２シード層１４１ｄを各々露出させる。その後、ストリップ工程を通じて第３フォトレジストパターンＰＲ３を除去する。
図１及び図１４を参照すれば、無電解めっきまたは電解めっき方式を利用してゲート端部ＥＧの第１金属層１１２ｃ、ドレイン電極１４１ｃ、及びデータ端部ＥＤの第２シード層１４１ｄの上に第２金属層（１４２ａ、１４２ｃ、１４２ｄ）を各々形成する。
図１及び図１５を参照すれば、第２金属層（１４２ａ、１４２ｃ、１４２ｄ）が形成されたベース基板１０１の上に透明導電層を利用してゲートパッド電極１７１、画素電極ＰＥ、及びデータパッド電極１７３を各々形成する。
図示はしていないが、周辺領域ＰＡに第２カラーフィルター層２３３の代わりに遮光層２１０を形成し、遮光層２１０をパターニングしてゲートパッドホールＨ１及びデータパッドホールＨ３を形成することができる。
図１６〜図１８は、本発明の実施形態４、５及び６によるアレイ基板の製造方法を説明するために断面図である。先ず、図１６及び図１８を参照して実施形態４によるアレイ基板の製造方法を説明する。
図１及び図１６を参照すれば、ベース基板１０１の上に第１シード金属層１１１を形成する。続いて、第１シード金属層１１１の上に第１フォトレジストパターンＰＲ１を形成する。第１フォトレジストパターンＰＲ１を利用してゲート電極ＧＥ、ゲート配線ＧＬ、ゲート端部ＥＧ、及びストレージ電極ＳＴＥが形成される領域に第１シード層（１１１ａ、１１１ｂ、１１１ｃ）を残留させる。
図１及び図１７を参照すれば、第１シード層（１１１ａ、１１１ｂ、１１１ｃ）が形成されたベース基板１０１の上に有機パターン１０２を形成する。有機パターン１０２は先ず、第１シード層（１１１ａ、１１１ｂ、１１１ｃ）が形成されたベース基板１０１の上に有機膜を形成し、有機膜をパターニングして形成される。有機パターン１０２は第１シード層（１１１ａ、１１１ｂ、１１１ｃ）が形成されない領域に形成されて第１シード層（１１１ａ、１１１ｂ、１１１ｃ）を包むようにトレンチ（Ｔ１、Ｔ２、Ｔ３）を形成する。有機パターンの厚さｄは約１μｍ以上に形成する。有機パターン１０２によって形成されたトレンチ（Ｔ１、Ｔ２、Ｔ３）内に第１シード層（１１１ａ、１１１ｂ、１１１ｃ）が各々形成される。有機パターン１０２はネガティブ型、ポジティブ型、及びフォトレジスト物質を含む。
図１及び図１８を参照すれば、無電解めっきＥＬＰまたは電解めっきＥＰ方式を利用してトレンチ（Ｔ１、Ｔ２、Ｔ３）内に形成された第１シード層（１１１ａ、１１１ｂ、１１１ｃ）の上に第１金属層（１１２ａ、１１２ｂ、１１２ｃ）をめっきさせる。ゲート電極ＧＥ、ゲート配線ＧＬ、ゲート端部ＥＧ、及びストレージ電極ＳＴＥは第１シード層（１１１ａ、１１１ｂ、１１１ｃ）と第１金属層（１１２ａ、１１２ｂ、１１２ｃ）からなる。
その後、アレイ基板の後続工程は図５〜図８において説明した実施形態１と方式が同一であるため、詳細な説明は省略する。
本発明の実施形態５によるアレイ基板は前記実施形態４のアレイ基板の上に図１０及び図１１において説明された実施形態２のように遮光層２１０、カラーフィルター層２３０、及びキャッピング層２５０をさらに形成する。
本発明の実施形態６によるアレイ基板は前記実施形態４によって、第１金属パターンを形成したベース基板の上に図５及び図６で説明された実施形態１のようにトランジスタ層ＴＬを形成する。その後、アレイ基板の後続工程は図１２〜図１５において説明した実施形態３と同一であるため、詳細な説明は省略する。
図１９〜図２１は、本発明の実施形態７、８及び９によるアレイ基板の製造方法を説明するための断面図である。先ず、図１９及び図２０を参照して実施形態７によるアレイ基板の製造方法を説明する。
図１及び図１９を参照すれば、ベース基板１０１の上に有機膜１０３及びフォトレジスト膜１０４を順次に積層する。有機膜１０３は約１μｍ以上で形成する。続いて、マスク（ＭＡＳＫ）を利用して有機膜１０１及びフォトレジスト膜１０４を同時にパターニングして第１フォトレジストパターンＰＲを形成する。第１フォトレジストパターンＰＲ１はゲート電極ＧＥ、ゲート配線ＧＬ、ゲート端部ＥＧ、及びストレージ電極ＳＴＥが形成される領域のベース基板１０１を露出させる。第１フォトレジストパターンＰＲ１はベース基板１０１の上にトレンチ（Ｔ１、Ｔ２、Ｔ３）を形成する。
図１及び図２０を参照すれば、第１フォトレジストパターンＰＲ１が形成されたベース基板１０１の上に第１シード金属層１１１を形成する。第１シード金属層１１１はトレンチ（Ｔ１、Ｔ２、Ｔ３）に挿入して形成され、第１フォトレジストパターンＰＲ１の上に形成される。ストリップ工程を通じて第１フォトレジレジストパターンＰＲ１を除去することによって、トレンチ（Ｔ１、Ｔ２、Ｔ３）に第１シード層（１１１ａ、１１１ｂ、１１１ｃ）を残留させる。
図１及び図２１を参照すれば、無電解めっきＥＬＰまたは電解めっきＥＰ方式を利用してトレンチ（Ｔ１、Ｔ２、Ｔ３）内に形成された第１シード層（１１１ａ、１１１ｂ、１１１ｃ）の上に第１金属層（１１２ａ、１１２ｂ、１１２ｃ）をめっきさせる。ゲート電極ＧＥ、ゲート配線ＧＬ、ゲート端部ＥＧ、及びストレージ電極ＳＴＥは第１シード層（１１１ａ、１１１ｂ、１１１ｃ）と第１金属層（１１２ａ、１１２ｂ、１１２ｃ）からなる。
その後、アレイ基板の後続工程は図５〜図８において説明した実施形態１と方式が同一であるため、詳細な説明は省略する。
本発明の実施形態８によるアレイ基板は上記実施形態７のアレイ基板の上に図１０及び図１１において説明した実施形態２のように遮光層２１０、カラーフィルター層２３０、及びキャッピング層２５０をさらに形成する。
本発明の実施形態９によるアレイ基板は上記実施形態７によって第１金属パターンを形成するベース基板の上に、図５及び図６に示す実施形態１のように、トランジスタ層ＴＬを形成する。その後、アレイ基板の後続工程は図１２〜図１５において説明した実施形態３と同一であるため、詳細な説明は省略する。
以上において説明したように、本発明によれば、有機膜、カラーフィルター層、または遮光層などが絶縁層を利用して一定の深さのトレンチを形成し、トレンチ内に金属層をめっき方式、例えば、無電解めっき方式または電解めっき方式を利用して形成することによって、金属配線の厚さを厚く形成することができる。これにより、低抵抗配線を容易に具現できる。
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
１００ アレイ基板、
１０１ ベース基板、
１０２ 有機パターン、
１０３ 有機膜、
１０４ フォトレジスト膜、
１１１ａ、１１１ｂ、１１１ｃ 第１シード層、
１１２ａ、１１２ｂ、１１２ｃ 第１金属層、
１２０ ゲート絶縁層、
１３０ チャンネル層、
１３１ 半導体層、
１３２ａ、１３２ｂ オーミックコンタクト層、
１４１ａ、１４１ｂ、１４１ｃ、１４１ｄ 第２シード層、
１４２ａ、１４２ｂ、１４２ｃ、１４２ｄ 第２金属層、
１５０ 保護絶縁層、
１６０ 有機膜、
１７１ ゲートパッド電極、
１７３ データパッド電極、
２１０ 遮光層、
２３０ カラーフィルター層、
２５０ キャッピング層、
ＣＡ チャンネル領域、
ＤＥ トレイン電極、
ＤＬ データ配線、
ＤＰ データパッド部、
ＥＤ データ端部、
ＥＧ ゲート端部、
ＥＰ 電極パターン、
ＧＥ ゲート電極、
ＧＬ ゲート配線、
ＧＰ ゲートパッド部、
ＧＰＥ ゲート端部、
Ｈ１ ゲートパッドホール、
Ｈ２ コンタクトホール、
Ｈ３ データパッドホール、
Ｈ４ ストレージホール、
ＬＰ 配線パターン、
Ｐ 画素領域、
ＰＡ 周辺領域、
ＰＥ 画素電極、
ＰＲ フォトレジストパターン、
ＳＥ ソース電極、
ＳＴＥ ストレージ電極、
ＴＬ トランジスタ層、
ＴＲ スイッチング素子。
１０１ ベース基板、
１０２ 有機パターン、
１０３ 有機膜、
１０４ フォトレジスト膜、
１１１ａ、１１１ｂ、１１１ｃ 第１シード層、
１１２ａ、１１２ｂ、１１２ｃ 第１金属層、
１２０ ゲート絶縁層、
１３０ チャンネル層、
１３１ 半導体層、
１３２ａ、１３２ｂ オーミックコンタクト層、
１４１ａ、１４１ｂ、１４１ｃ、１４１ｄ 第２シード層、
１４２ａ、１４２ｂ、１４２ｃ、１４２ｄ 第２金属層、
１５０ 保護絶縁層、
１６０ 有機膜、
１７１ ゲートパッド電極、
１７３ データパッド電極、
２１０ 遮光層、
２３０ カラーフィルター層、
２５０ キャッピング層、
ＣＡ チャンネル領域、
ＤＥ トレイン電極、
ＤＬ データ配線、
ＤＰ データパッド部、
ＥＤ データ端部、
ＥＧ ゲート端部、
ＥＰ 電極パターン、
ＧＥ ゲート電極、
ＧＬ ゲート配線、
ＧＰ ゲートパッド部、
ＧＰＥ ゲート端部、
Ｈ１ ゲートパッドホール、
Ｈ２ コンタクトホール、
Ｈ３ データパッドホール、
Ｈ４ ストレージホール、
ＬＰ 配線パターン、
Ｐ 画素領域、
ＰＡ 周辺領域、
ＰＥ 画素電極、
ＰＲ フォトレジストパターン、
ＳＥ ソース電極、
ＳＴＥ ストレージ電極、
ＴＬ トランジスタ層、
ＴＲ スイッチング素子。
Claims (8)
- 画素領域および周辺領域が定義されたベース基板と、
前記ベース基板にエッチングされたトレンチと、
前記ベース基板のトレンチ内に形成された第１シード層と、前記第１シード層上であり前記ベース基板のトレンチ内に形成された第１金属層とからなるゲート配線と、
前記ゲート配線が形成されたベース基板の上に形成された第１絶縁層と、
前記第１絶縁層が形成されたベース基板の上に前記ゲート配線と交差する方向に配線トレンチが形成され、前記画素領域よりも前記周辺領域における厚さが薄く形成される有機膜と前記有機膜の下に形成される保護絶縁膜とを含む第２絶縁層と、
前記第２絶縁層の下に形成された第２シード層と、前記配線トレンチにより露出された第２シード層上に前記第２絶縁層の前記有機膜および前記保護絶縁膜のうちいずれか一層より高い厚さに形成された第２金属層と、からなるデータ配線と、
前記画素領域に形成された画素電極と、を含み、
前記ベース基板にエッチングされたトレンチは、１μｍ以上の厚さに形成されるアレイ基板。 - 前記ゲート配線と前記データ配線及び前記画素電極と接続されたスイッチング素子をさらに含む請求項１に記載のアレイ基板。
- 前記スイッチング素子は、前記第１シード層及び第１金属層からなるゲート電極と、前記第２シード層からなるソース電極及びドレイン電極とを含み、
前記ドレイン電極と前記画素電極は、前記ドレイン電極の上に形成された前記第２金属層に接続される請求項２に記載のアレイ基板。 - 前記周辺領域における前記ゲート配線の端部に形成されたゲートパッド部と、
前記周辺領域における前記データ配線の端部に形成されたデータパッド部をさらに含み、
前記ゲートパッド部は前記第１シード層、前記第１シード層の上に形成された前記第１金属層、前記第２絶縁層に形成されたゲートパッドホールに形成された第２金属層、及び前記第２金属層と接続されたゲートパッド電極を含み、
前記データパッド部は前記第２シード層、前記第２絶縁層に形成されたデータパッドホールに形成された前記第２金属層、及び前記第２シード層と接続されたデータパッド電極を含む請求項１から請求項３のいずれか一項に記載のアレイ基板。 - 前記ゲート配線及びゲートパッド部上の前記第１絶縁層は、他の部位の前記第１絶縁層に比べて低誘電率の絶縁膜を含む請求項４に記載のアレイ基板。
- 前記ゲート配線及びデータ配線に対応する前記第２絶縁層の上に形成された遮光層と、
前記第２絶縁層と前記画素電極との間に形成されたカラーフィルター層とをさらに含む請求項１〜５のいずれか一項に記載のアレイ基板。 - 前記遮光層と前記カラーフィルター層の上に形成されたキャッピング層とをさらに含む請求項６記載のアレイ基板。
- ベース基板をエッチングして深さ１μｍ以上のトレンチを形成する段階と、
前記ベース基板のトレンチ内に、第１シード層と、無電解めっきまたは電解めっき方式で前記第１シード層上に形成された第１金属層からなるゲート配線とを形成する段階と、
前記ゲート配線が形成されたベース基板の上に形成された第１絶縁層を形成する段階と、
前記第１絶縁層が形成されたベース基板の上に、前記ゲート配線と交差する方向に第２シード層を形成する段階と、
前記第２シード層が形成されたベース基板の上に前記第２シード層を露出させる配線トレンチを含み、前記ベース基板の画素領域よりも周辺領域における厚さが薄く形成される有機膜と前記有機膜の下に形成される保護絶縁膜とを含む第２絶縁層を形成する段階と、
前記配線トレンチにより露出された前記第２シード層上に前記第２絶縁層の前記有機膜および前記保護絶縁膜のうちいずれか一層より高い厚さに、前記無電解めっきまたは電解めっき方式で第２金属層を形成して、前記第２シード層及び前記第２金属層からなるデータ配線を形成する段階と、
前記データ配線が形成されたベース基板の上の前記画素領域に画素電極を形成する段階と、を含むアレイ基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070115806A KR101418588B1 (ko) | 2007-11-14 | 2007-11-14 | 표시 기판 및 이의 제조 방법 |
| KR10-2007-0115806 | 2007-11-14 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009124152A JP2009124152A (ja) | 2009-06-04 |
| JP2009124152A5 JP2009124152A5 (ja) | 2011-11-10 |
| JP5735197B2 true JP5735197B2 (ja) | 2015-06-17 |
Family
ID=40622873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008291061A Active JP5735197B2 (ja) | 2007-11-14 | 2008-11-13 | アレイ基板及びこれの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7759738B2 (ja) |
| JP (1) | JP5735197B2 (ja) |
| KR (1) | KR101418588B1 (ja) |
| CN (1) | CN101447490B (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI479574B (zh) | 2009-03-16 | 2015-04-01 | Hannstar Display Corp | Ｔｆｔ陣列基板及其製造方法 |
| WO2011043194A1 (en) | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101657055B1 (ko) * | 2009-12-28 | 2016-09-13 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR101701229B1 (ko) | 2010-04-19 | 2017-02-02 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
| KR101731914B1 (ko) * | 2010-12-10 | 2017-05-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
| TWI538140B (zh) | 2011-12-16 | 2016-06-11 | 元太科技工業股份有限公司 | 立體線路結構與半導體元件 |
| FR3000598B1 (fr) * | 2012-12-27 | 2016-05-06 | Commissariat Energie Atomique | Procede ameliore de realisation d'une structure de reprise de contact |
| KR101994974B1 (ko) * | 2013-01-10 | 2019-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2014174402A (ja) * | 2013-03-11 | 2014-09-22 | Japan Display Inc | 液晶表示装置 |
| TWI687748B (zh) * | 2013-06-05 | 2020-03-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置及電子裝置 |
| KR102081599B1 (ko) * | 2013-06-28 | 2020-02-26 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| US9107316B2 (en) * | 2013-09-11 | 2015-08-11 | Eastman Kodak Company | Multi-layer micro-wire substrate structure |
| KR102127240B1 (ko) * | 2013-12-13 | 2020-06-26 | 엘지디스플레이 주식회사 | 표시장치 및 그 신호라인, 그 제조방법 |
| TWI540475B (zh) * | 2014-05-20 | 2016-07-01 | 恆顥科技股份有限公司 | 觸控面板、走線結構及走線結構形成方法 |
| KR102212455B1 (ko) * | 2014-08-21 | 2021-02-05 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 |
| US9589955B2 (en) * | 2014-10-01 | 2017-03-07 | Samsung Electronics Co., Ltd. | System on chip |
| CN104536207A (zh) * | 2014-12-31 | 2015-04-22 | 京东方科技集团股份有限公司 | 一种显示基板及显示装置 |
| KR102343411B1 (ko) * | 2015-05-15 | 2021-12-24 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102458907B1 (ko) | 2015-12-29 | 2022-10-25 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN105633094B (zh) * | 2015-12-30 | 2018-12-18 | 昆山国显光电有限公司 | 一种有机发光显示装置及其制备方法 |
| KR102598970B1 (ko) * | 2016-07-29 | 2023-11-06 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치 |
| CN109860207B (zh) * | 2019-02-27 | 2022-07-19 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
| JP7238712B2 (ja) * | 2019-09-18 | 2023-03-14 | トヨタ自動車株式会社 | 配線基板の製造方法および配線基板 |
| CN113809095A (zh) * | 2020-05-27 | 2021-12-17 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法 |
| CN113629076A (zh) * | 2021-08-04 | 2021-11-09 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3281167B2 (ja) * | 1994-03-17 | 2002-05-13 | 富士通株式会社 | 薄膜トランジスタの製造方法 |
| JPH10293321A (ja) * | 1997-04-17 | 1998-11-04 | Mitsubishi Electric Corp | 液晶表示装置およびその製造方法 |
| JP4300435B2 (ja) * | 1998-08-18 | 2009-07-22 | ソニー株式会社 | 電気光学装置の製造方法、及び電気光学装置用の駆動基板の製造方法 |
| US6351010B1 (en) * | 1998-09-22 | 2002-02-26 | Sony Corporation | Electrooptical device, substrate for driving electrooptical device and methods for making the same |
| JP3481510B2 (ja) * | 1999-06-17 | 2003-12-22 | Ｎｅｃ液晶テクノロジー株式会社 | アクティブマトリクス型液晶表示装置 |
| JP2001312222A (ja) * | 2000-02-25 | 2001-11-09 | Sharp Corp | アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置 |
| JP2001343659A (ja) * | 2000-06-02 | 2001-12-14 | Casio Comput Co Ltd | アクティブマトリクス型液晶表示パネルおよびその製造方法 |
| KR100380141B1 (ko) * | 2000-09-25 | 2003-04-11 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| US6952036B2 (en) * | 2001-02-19 | 2005-10-04 | International Business Machines Corporation | Thin-film transistor structure, method for manufacturing the thin-film transistor structure, and display device using the thin-film transistor structure |
| JP2002296618A (ja) * | 2001-03-29 | 2002-10-09 | Nec Corp | 液晶表示装置およびその製造方法 |
| TWI353467B (en) * | 2003-01-08 | 2011-12-01 | Samsung Electronics Co Ltd | Polysilicon thin film transistor array panel and m |
| US20080224125A1 (en) * | 2004-07-12 | 2008-09-18 | Pioneer Corporation (Tmk) | Semiconductor Device |
| JP4543385B2 (ja) * | 2005-03-15 | 2010-09-15 | 日本電気株式会社 | 液晶表示装置の製造方法 |
| KR100687102B1 (ko) * | 2005-03-30 | 2007-02-26 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법. |
| JP4617983B2 (ja) | 2005-04-22 | 2011-01-26 | セイコーエプソン株式会社 | 膜パターン形成方法及びデバイス製造方法 |
| KR101219047B1 (ko) * | 2005-12-13 | 2013-01-07 | 삼성디스플레이 주식회사 | 표시장치와 이의 제조방법 |
| KR101433613B1 (ko) * | 2007-11-01 | 2014-08-27 | 삼성디스플레이 주식회사 | 표시장치의 제조방법 및 이에 의한 표시장치 |
| KR101441545B1 (ko) * | 2008-01-02 | 2014-09-17 | 삼성디스플레이 주식회사 | 표시기판 및 이의 제조방법 |
| KR101447996B1 (ko) * | 2008-01-22 | 2014-10-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이를 제조하는 방법 |
-
2007
- 2007-11-14 KR KR1020070115806A patent/KR101418588B1/ko active IP Right Grant
-
2008
- 2008-11-12 US US12/269,748 patent/US7759738B2/en active Active
- 2008-11-13 CN CN200810173348.5A patent/CN101447490B/zh active Active
- 2008-11-13 JP JP2008291061A patent/JP5735197B2/ja active Active
-
2010
- 2010-06-09 US US12/797,527 patent/US8058114B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009124152A (ja) | 2009-06-04 |
| US20100261322A1 (en) | 2010-10-14 |
| US20090121228A1 (en) | 2009-05-14 |
| US8058114B2 (en) | 2011-11-15 |
| CN101447490B (zh) | 2015-08-12 |
| KR101418588B1 (ko) | 2014-07-16 |
| US7759738B2 (en) | 2010-07-20 |
| CN101447490A (zh) | 2009-06-03 |
| KR20090049636A (ko) | 2009-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5735197B2 (ja) | アレイ基板及びこれの製造方法 | |
| JP4958764B2 (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| US20090224257A1 (en) | Thin film transistor panel and manufacturing method of the same | |
| KR101294237B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR101324169B1 (ko) | 표시장치용 어레이기판 및 그 제조방법 | |
| JP5315468B2 (ja) | アクティブマトリクス基板の製造方法、表示パネル、及び表示装置 | |
| JP2009025788A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP2007298943A (ja) | 液晶表示装置のアレイ基板及びその製造方法 | |
| KR20120046555A (ko) | 어레이 기판의 제조방법 | |
| JP5691091B2 (ja) | 薄膜形成方法、表示板用金属配線、及びこれを含む薄膜トランジスタ表示板とその製造方法 | |
| KR20080082253A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| CN103901679A (zh) | 用于边缘场开关模式液晶显示设备的阵列基板及其制造方法 | |
| CN104516166A (zh) | 用于制造液晶显示器的方法 | |
| TWI360012B (en) | Thin film transistor array panel | |
| KR102081598B1 (ko) | 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| JP2006018281A (ja) | 薄膜トランジスタ表示板の製造方法 | |
| JP2005534974A (ja) | 薄膜トランジスタ基板 | |
| KR20110067765A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| WO2015143818A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| KR20070104732A (ko) | 금속 배선의 제조 방법 및 표시 기판의 제조 방법 | |
| TW584908B (en) | Method of manufacturing IPS-LCD by using 4-mask process | |
| KR20130067592A (ko) | 게이트 인 패널 구조 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| JP2003037271A5 (ja) | ||
| KR102140087B1 (ko) | 프린지 필드 스위칭 모드 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120827 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150416 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5735197 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |