ES2308330T3 - Procedimiento para el aislamiento electrico de un sustrato para un modulo de potencia. - Google Patents

Procedimiento para el aislamiento electrico de un sustrato para un modulo de potencia. Download PDF

Info

Publication number
ES2308330T3
ES2308330T3 ES05009075T ES05009075T ES2308330T3 ES 2308330 T3 ES2308330 T3 ES 2308330T3 ES 05009075 T ES05009075 T ES 05009075T ES 05009075 T ES05009075 T ES 05009075T ES 2308330 T3 ES2308330 T3 ES 2308330T3
Authority
ES
Spain
Prior art keywords
substrate
insulating
power semiconductor
mass
insulating mass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES05009075T
Other languages
English (en)
Inventor
Karlheinz Augustin
Christian Gobl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG, Semikron Elektronik GmbH and Co KG filed Critical Semikron GmbH and Co KG
Application granted granted Critical
Publication of ES2308330T3 publication Critical patent/ES2308330T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Processing Of Terminals (AREA)

Abstract

Procedimiento para el aislamiento eléctrico interior de un sustrato (20) para un módulo semiconductor de potencia con una envolvente aislante (60) a modo de bastidor con tapa y con un sustrato aislante (20) que comprende, como mínimo, un circuito impreso (26) y, como mínimo, un componente semiconductor de potencia (30) dispuesto sobre el mismo que está conectado de forma adaptada al circuito, preferentemente, mediante conexiones de unión (32) a elementos de conexión (80), otros circuitos impresos (26) y/o elementos semiconductores de potencia (30), caracterizado por los siguientes pasos substanciales: - Formación del sustrato (20) con, como mínimo, un elemento semiconductor de potencia (30) y las conexiones (32) adecuadas al circuito; - Recubrimiento del sustrato (20) con una masa aislante (70) dieléctrica y viscosa por medio de un procedimiento de colada; - Inducción del reticulado de la masa aislante (70); - Giro del sustrato (20) alrededor de un eje longitudinal (eje "x") para que la masa aislante (70) envuelva de forma cuidadoso las conexiones de unión (32) existentes y la masa aislante (70) sobrante pueda escurrirse; - Disposición del sustrato (20) en la caja (60) del módulo semiconductor de potencia.

Description

Procedimiento para el aislamiento eléctrico de un sustrato para un módulo de potencia.
La invención se refiere a un procedimiento para el aislamiento eléctrico interior de un sustrato para un módulo semiconductor de potencia. Módulos semiconductores de potencia de este tipo comprenden una caja de plástico aislante a modo de bastidor con una tapa y un sustrato aislante. Sobre el sustrato está dispuesto, como mínimo, un circuito impreso y, sobre éste, como mínimo, un elemento semiconductor de potencia. Dicho elemento semiconductor de potencia está conectado con elementos de conexión, otros circuitos impresos y/o otros elementos semiconductores de potencia. El estado de la técnica de conexiones internas de este tipo está formado por conexiones de unión (soldaduras sin aporte).
El estado de la técnica del aislamiento interior de módulos semiconductores de potencia de este tipo está formado por una masa aislante dieléctrica que está realizada como masa de sellado sólida o masa de sellado blanda o como una combinación entre ambos. Debido a su composición química y el peligro que ello entraña para la salud, el masa de sellado sólida se utiliza cada vez menos. Como masa de sellado blanda se han impuesto diferentes variantes de caucho de silicona como estado de la técnica.
A menudo se utilizan variantes de caucho de silicona de dos componentes que se mezclan en un dispositivo adecuado sólo poco antes de proceder al rellenado del módulo semiconductor de potencia. El rellenado de módulos semiconductores de potencia y, por lo tanto, su aislamiento interior, se lleva a cabo hasta una altura de relleno que asegura el recubrimiento cuidadoso de todos los componentes relevantes a aislar.
Lo que resulta inconveniente en el mencionado aislamiento interior de módulos semiconductores de potencia, según el estado de la técnica, es la gran proporción de masa de sellado que no es necesaria para el aislamiento, sino que está dispuesta en el interior del módulo semiconductor de potencia sólo para conseguir un relleno homogéneo.
También se conocen otros métodos para el aislamiento eléctrico. Según la patente JP 61258436 se sumergen los hilos eléctricos a aislar del componente en la masa de sellado y, a continuación, se reparte la masa de sellado a lo largo de los hilos invirtiendo el componente (véase resumen).
De acuerdo con la patente EP 0 214 621 se aplica la masa de sellado y, a continuación, se invierte el componente para dejar que la masa sobrante se escurra (véase columna 3, líneas 31-55). Según la patente DE 40 40 822, una vez aplicada la masa de sellado, se gira el componente alrededor del eje "z" (procedimiento "spin-on"). De esta manera, la masa de sellado queda repartida homogéneamente y parcialmente proyectada hacia fuera (véase resumen).
La presente invención tiene como objetivo dar a conocer un procedimiento para el aislamiento eléctrico interior de un sustrato para un módulo semiconductor de potencia que, manteniendo las mismas propiedades eléctricas, reduce la cantidad de masa aislante utilizada, como mínimo, a la mitad.
Este problema se resuelve mediante una disposición, según la reivindicación 1, y realizaciones especiales se encuentran en las reivindicaciones dependientes. La idea fundamental de la invención se basa en un módulo semiconductor de potencia destinado a ser montado directamente sobre un cuerpo de refrigeración, presentando el módulo semiconductor de potencia una caja de plástico aislante a modo de bastidor. Esta caja de plástico presenta, asimismo, una tapa unida con la caja preferentemente formando una sola pieza con la misma. La segunda superficie de recubrimiento está formada por un sustrato que consta de una capa aislante y, como mínimo, una capa metálica dispuesta sobre ésta y que está dirigida hacia el interior del módulo semiconductor de potencia. Esta capa metálica puede tener una estructura interna y constituye como mínimo un circuito impreso del módulo semiconductor de potencia. Sobre este circuito impreso está dispuesto, como mínimo, un elemento semiconductor de potencia que está conectado de forma adecuada para el circuito con, como mínimo, un elemento de conexión que conduce hacia fuera, otro circuito impreso y/u otro elemento semiconductor de potencia.
La primera realización del procedimiento, según la invención, presenta los siguientes pasos:
- Formación del sustrato. A tal efecto, se dispone preferentemente mediante soldadura, como mínimo, un elemento semiconductor de potencia sobre un circuito impreso. A continuación, se establecen las conexiones adecuadas al circuito entre el elemento semiconductor de potencia, los elementos de conexión, otros circuitos impresos y/u otros elementos semiconductores de potencia. Estas conexiones se realizan preferentemente mediante uniones de unión de hilo o cinta.
- Recubrimiento del sustrato con una masa aislante dieléctrica y viscosa. Para ello, han resultado ser ventajosos los procedimientos de colada, dado que en este caso la masa aislante también rellena de forma cuidadoso, por ejemplo, las zonas que están recubiertas por los hilos de conexión. Para acelerar el procedimiento de colada, éste puede ser asistido por presión.
- Inducción del reticulado de la masa aislante. De forma ventajosa, según el procedimiento de la invención, se utilizan masas aislantes cuya reticulación es inducida por la acción de luz ultravioleta o por temperatura. Una reticulación completa de la masa aislante ha de ser evitada en este momento del procedimiento.
- Giro del sustrato alrededor de su eje longitudinal (eje "x"). De esta manera puede escurrir la masa aislante sobrante y las conexiones de unión existentes quedan envueltas de forma cuidadoso por la masa aislante. En el transcurso de este proceso de escurrido y recubrimiento la masa aislante sigue reticulando. Durante esta fase del procedimiento, una reticulación completa es posible, sin embargo, es preferente que durante esta fase del procedimiento la reticulación todavía no sea completa.
- Disposición del sustrato en la caja del módulo semiconductor de potencia. Si la masa aislante todavía no ha reticulado por completo, ésta actuará ventajosamente como sustancia adhesiva que establece una unión adhesiva entre la caja y el sustrato.
El procedimiento de colada resultará muy ventajoso, cuando es asistido por presión y/o cuando se aplica un procedimiento de colada centrífuga, según el estado de la técnica, ya que en este caso la masa aislante quedará repartida rápida y homogéneamente sobre el sustrato.
La segunda realización del procedimiento, según la invención, presenta los siguientes pasos substanciales:
- Formación del sustrato, según la primera realización.
- Inmersión del sustrato con el lado dotado de, como mínimo, un elemento semiconductor de potencia en la masa aislante dieléctrica. De esta forma, la masa aislante penetra en todos los intersticios como los que se hallan, por ejemplo, por debajo de las conexiones de unión. Mientras se saca el sustrato de la masa y durante un tiempo de espera adicional opcional, la masa aislante sobrante puede escurrirse, quedando en especial también las conexiones de unión existentes envueltas de masa aislante.
- Inducción del reticulado de la masa aislante, según la primera realización. Con respecto al paso anterior, se mantiene la posición del sustrato con el lado dotado del elemento semiconductor hacia abajo. De esta manera se asegura que se consigue un recubrimiento suficiente de las conexiones de unión. Análogamente a la primera realización, en esta fase del procedimiento resulta preferente que la reticulación no sea todavía completa.
- Escurrido de masa aislante sobrante y recubrimiento cuidadoso de las conexiones de unión existentes con masa aislante de forma análoga a la primera realización.
- Disposición del sustrato en la caja del módulo semiconductor de potencia, según la primera realización.
Lo que resulta ventajoso en ambas realizaciones del procedimiento, según la invención, es que todas las partes a aislar del módulo semiconductor de potencia, en especial también las conexiones de unión, queden suficientemente bañadas y recubiertas con la masa aislante dieléctrica.
Asimismo resulta ventajoso en ambas realizaciones del procedimiento, según la invención, que durante el escurrido el sustrato sea puesto temporalmente en rotación alrededor de su eje vertical (dirección "z") para acelerar, de esta manera, el escurrido.
Asimismo, resulta ventajoso aplicar un vacío al sustrato durante la fase del escurrido, dado que de esta manera las inclusiones de gas existentes eventualmente en la masa aislante serán eliminadas de forma eficaz.
A continuación, se explicará la invención más detalladamente en relación con las figuras 1 y 2.
En la figura 1 se muestra un corte a través de un módulo semiconductor de potencia, según el estado de la técnica.
En la figura 2 se muestra un módulo semiconductor de potencia con un aislamiento interior realizado de acuerdo con la invención.
En la figura 1 se muestra un corte a través de un módulo semiconductor de potencia, según el estado de la técnica. Se muestran un cuerpo de refrigeración (10), un sustrato (20) del módulo semiconductor de potencia dispuesto sobre el mismo, así como una caja (60) que enmarca y recubre éste.
El sustrato (20) se compone de un cuerpo de material aislante (24), preferentemente, de una cerámica industrial como el óxido de aluminio o el nitrito de aluminio, así como de capas metálicas (22, 26) dispuestas a ambos lados de este cuerpo aislante. Las capas metálicas están aplicadas sobre el cuerpo de material aislante (24) por medio del conocido procedimiento DCB. Preferentemente, la capa metálica (26) dirigida hacia el interior de la caja (60) presenta una estructura interna y constituye, por lo tanto, circuitos impresos aislados uno del otro. Estos circuitos impresos presentan elementos semiconductores de potencia (30) como diodos, tiristores, transistores bipolares de puerta aislada (IGBTs) y/o MOSFETs y componentes de sensor (50) que están dispuestos sobre los mismos mediante uniones de soldadura blanda. Otras conexiones adecuadas al circuito de los elementos semiconductores de potencia (30) con otros circuitos impresos (26) se realizan mediante uniones de unión de hilo (32).
Los elementos de unión para la conexión eléctrica de los circuitos impresos (26) del sustrato (20) con líneas de alimentación externas están formados por resortes de contacto (70).
El aislamiento interior del módulo semiconductor de potencia está formado por un caucho de silicona (70) que rellena el interior del módulo semiconductor de potencia hasta aproximadamente media altura. La superficie (72) del caucho de silicona que está dirigida en alejamiento del sustrato (20) constituye, por lo tanto, una superficie plana.
En la figura 2 se muestra un módulo semiconductor de potencia con un aislamiento interior realizado según la invención. El cuerpo de refrigeración (10) y el sustrato (20) con los elementos semiconductores de potencia (30), así como sus conexiones adecuadas al circuito están realizados igual que en la figura 1.
La masa aislante (70) se ha aplicado sobre el sustrato (20) de acuerdo con una de las dos realizaciones del procedimiento de la invención. La masa aislante (70) ha sido aplicada hasta el borde del sustrato (20) y no había reticulado todavía completamente antes de colocar el sustrato (20) en la caja (60). La caja (60) está realizada de tal manera que con esta disposición entre sí queda un hueco (62) a lo largo de una parte del ancho de la caja. Tras su endurecimiento completo, la masa aislante (70) dispuesta en este hueco (62) actúa, en este caso, como unión adhesiva entre la caja (60) y el sustrato (20).
La masa aislante (70) aplicada mediante el procedimiento de la invención presenta una superficie (74) que se adapta al contorno del sustrato (20) con los elementos semiconductores de potencia (30) y las conexiones de unión (32) dispuestas sobre el mismo. Debido al procedimiento de la invención y una viscosidad de la masa aislante (70) adaptada para ello entre 400 y 1400 mPas, todas las superficies del sustrato (20), todos los elementos semiconductores de potencia (30) así como, sobre todo, todas las conexiones de unión (32) quedan suficientemente recubiertas para su aislamiento eléctrico.
Asimismo, la masa aislante (70) presenta los siguientes parámetros: una resistencia de paso específica de más de 10^{15} ohm y una constante dieléctrica entre 2,5 y 3.
Es evidente que, mediante el procedimiento de la invención para la formación de un aislamiento interior del sustrato de un módulo semiconductor de potencia, la cantidad de masa aislante (70) utilizada pudo ser reducida en más de la mitad sin modificar las propiedades eléctricas.

Claims (8)

1. Procedimiento para el aislamiento eléctrico interior de un sustrato (20) para un módulo semiconductor de potencia con una envolvente aislante (60) a modo de bastidor con tapa y con un sustrato aislante (20) que comprende, como mínimo, un circuito impreso (26) y, como mínimo, un componente semiconductor de potencia (30) dispuesto sobre el mismo que está conectado de forma adaptada al circuito, preferentemente, mediante conexiones de unión (32) a elementos de conexión (80), otros circuitos impresos (26) y/o elementos semiconductores de potencia (30), caracterizado por los siguientes pasos substanciales:
- Formación del sustrato (20) con, como mínimo, un elemento semiconductor de potencia (30) y las conexiones (32) adecuadas al circuito;
- Recubrimiento del sustrato (20) con una masa aislante (70) dieléctrica y viscosa por medio de un procedimiento de colada;
- Inducción del reticulado de la masa aislante (70);
- Giro del sustrato (20) alrededor de un eje longitudinal (eje "x") para que la masa aislante (70) envuelva de forma cuidadoso las conexiones de unión (32) existentes y la masa aislante (70) sobrante pueda escurrirse;
- Disposición del sustrato (20) en la caja (60) del módulo semiconductor de potencia.
2. Procedimiento para el aislamiento eléctrico interior de un sustrato (20) para un módulo semiconductor de potencia con una envolvente aislante (60) a modo de bastidor con tapa y con un sustrato (20) aislante que comprende, como mínimo, un circuito impreso (26) y, como mínimo, un elemento semiconductor de potencia (30) dispuesto sobre el mismo que está conectado de forma adecuada al circuito, preferentemente, mediante conexiones de unión (32) con elementos de conexión (80), otros circuitos impresos (26) y/o elementos semiconductores de potencia (30), caracterizado por los siguientes pasos substanciales:
- Formación del sustrato (20) con, como mínimo, un elemento semiconductor de potencia (30) y las conexiones (32) adecuadas al circuito;
- Inmersión del sustrato (20) con el lado dotado de, como mínimo, un elemento semiconductor de potencia (30) en una masa aislante (70) dieléctrica y viscosa;
- Inducción del reticulado de la masa aislante (70);
- Recubrimiento cuidadoso de las conexiones de unión (32) existentes con la masa aislante (70) y escurrido de la masa aislante (70) sobrante;
- Disposición del sustrato (20) en la caja (60) del módulo semiconductor de potencia.
3. Procedimiento, según la reivindicación 1 ó 2, en el que el sustrato (20) es puesto temporalmente en rotación alrededor de su eje vertical (eje "z") acelerando, de esta manera, el escurrido.
4. Procedimiento, según la reivindicación 1 ó 2, en el que la reticulación de la masa aislante adecuada (70) es inducida por la acción de una luz ultravioleta.
5. Procedimiento, según la reivindicación 1 ó 2, en el que la reticulación de la masa aislante adecuada (70) es inducida por la aplicación de calor.
6. Procedimiento, según la reivindicación 1 ó 2, en el que los respectivos pasos de escurrido se realizan bajo aplicación de un vacío.
7. Procedimiento, según la reivindicación 1 ó 2, en el que la masa aislante (70) presenta una resistencia de paso específica de más de 10^{15} ohm, una viscosidad de entre 400 y 1400 mPas y una constante dieléctrica entre 2,5 y 3.
8. Procedimiento, según la reivindicación 1, en el que el recubrimiento del sustrato (20) con la masa aislante dieléctrica (70) se realiza mediante un procedimiento de colada centrífuga asistida por presión.
ES05009075T 2004-05-04 2005-04-26 Procedimiento para el aislamiento electrico de un sustrato para un modulo de potencia. Active ES2308330T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004021927 2004-05-04
DE102004021927A DE102004021927B4 (de) 2004-05-04 2004-05-04 Verfahren zur inneren elektrischen Isolation eines Substrats für ein Leistungshalbleitermodul

Publications (1)

Publication Number Publication Date
ES2308330T3 true ES2308330T3 (es) 2008-12-01

Family

ID=34935721

Family Applications (1)

Application Number Title Priority Date Filing Date
ES05009075T Active ES2308330T3 (es) 2004-05-04 2005-04-26 Procedimiento para el aislamiento electrico de un sustrato para un modulo de potencia.

Country Status (8)

Country Link
US (1) US7723244B2 (es)
EP (1) EP1594165B1 (es)
JP (1) JP4783583B2 (es)
AT (1) ATE398336T1 (es)
DE (2) DE102004021927B4 (es)
DK (1) DK1594165T3 (es)
ES (1) ES2308330T3 (es)
PL (1) PL1594165T3 (es)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005059360B4 (de) * 2005-12-13 2011-09-22 Semikron Elektronik Gmbh & Co. Kg Vorrichtung und Verfahren zum Verguss von Schaltungsanordnungen
DE102006006424B4 (de) 2006-02-13 2011-11-17 Semikron Elektronik Gmbh & Co. Kg Anordnung mit mindestens einem Leistungshalbleitermodul und einem Kühlbauteil und zugehöriges Herstellungsverfahren
DE102006006425B4 (de) * 2006-02-13 2009-06-10 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul in Druckkontaktausführung
FR2905379B1 (fr) * 2006-09-04 2008-11-07 Bertin Technologies Soc Par Ac Dispositif de collecte et de separation de particules et de microorganismes presents dans l'air ambiant
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
DE102006058692A1 (de) * 2006-12-13 2008-06-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Kontaktfedern
DE102007024159B3 (de) * 2007-05-24 2008-11-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
DE102008017454B4 (de) 2008-04-05 2010-02-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu
DE102009000885A1 (de) 2009-02-16 2010-08-26 Semikron Elektronik Gmbh & Co. Kg Halbleitermodul
DE102009000884B3 (de) 2009-02-16 2010-10-07 Semikron Elektronik Gmbh & Co. Kg Halbleitermodul mit Gehäuse aus präkeramischem Polymer
DE102009046858B3 (de) 2009-11-19 2011-05-05 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
US8511851B2 (en) * 2009-12-21 2013-08-20 Cree, Inc. High CRI adjustable color temperature lighting devices
DE102011004544B4 (de) * 2011-02-22 2013-06-13 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung
JP5762902B2 (ja) 2011-09-16 2015-08-12 日本発條株式会社 接触端子
JP6825306B2 (ja) * 2016-11-02 2021-02-03 富士電機株式会社 半導体装置
DE102018133456A1 (de) * 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats, Elektronikmodul und Werkzeug zum Verkapseln eines Trägersubstrats
DE102020131493B4 (de) 2020-11-27 2023-04-13 Semikron Elektronik Gmbh & Co. Kg Verkettete Anlage und Verfahren zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61258436A (ja) * 1985-05-13 1986-11-15 Nec Corp 半導体装置の製造方法
US4709301A (en) * 1985-09-05 1987-11-24 Nec Corporation Package
JPH03177376A (ja) * 1989-12-04 1991-08-01 Japan Gore Tex Inc セラミック基板
DE4040822A1 (de) * 1990-12-20 1992-07-02 Bosch Gmbh Robert Duennschichtueberzug ueber chips
JPH04252041A (ja) * 1991-01-28 1992-09-08 Nec Corp 混成集積回路の製造方法
JPH06302020A (ja) * 1993-04-15 1994-10-28 Dainippon Ink & Chem Inc 回転塗布方法および回転塗布装置
JP2994219B2 (ja) * 1994-05-24 1999-12-27 シャープ株式会社 半導体デバイスの製造方法
US5646071A (en) * 1995-01-19 1997-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Equipment and method for applying a liquid layer
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
JPH1041337A (ja) * 1996-07-26 1998-02-13 Oki Electric Ind Co Ltd 実装基板の製造方法およびその実装構造
JP3488345B2 (ja) * 1996-08-20 2004-01-19 信越化学工業株式会社 硬化性シリコーンゴム組成物、その硬化物及びそれにより封止された樹脂封止型半導体装置
KR19980066284A (ko) * 1997-01-22 1998-10-15 김광호 포토테지스트 도포장치 및 도포방법
US5916631A (en) * 1997-05-30 1999-06-29 The Fairchild Corporation Method and apparatus for spin-coating chemicals
US6441479B1 (en) * 2000-03-02 2002-08-27 Micron Technology, Inc. System-on-a-chip with multi-layered metallized through-hole interconnection
JP3705122B2 (ja) * 2000-05-16 2005-10-12 Ｊｓｒ株式会社 有機ケイ素系重合体の製造方法、膜形成用組成物、膜の形成方法およびシリカ系膜
US6549409B1 (en) * 2000-08-21 2003-04-15 Vlt Corporation Power converter assembly
JP2002076190A (ja) * 2000-08-24 2002-03-15 Toshiba Corp 回路基板、半導体装置及びこれらの製造方法
US6445353B1 (en) * 2000-10-30 2002-09-03 Weinbrenner, Inc. Remote controlled actuator and antenna adjustment actuator and electronic control and digital power converter
JP2002252221A (ja) * 2001-02-26 2002-09-06 Hitachi Chem Co Ltd 配線保護膜の形成方法及び電子部品
US6707671B2 (en) * 2001-05-31 2004-03-16 Matsushita Electric Industrial Co., Ltd. Power module and method of manufacturing the same
JP3731511B2 (ja) * 2001-08-31 2006-01-05 株式会社日立製作所 コネクタ一体型パワーモジュール
US6727594B2 (en) * 2002-01-02 2004-04-27 Intel Corporation Polybenzoxazine based wafer-level underfill material
US7074726B2 (en) * 2002-01-31 2006-07-11 Dainippon Screen Mfg. Co., Ltd. Substrate treating method and substrate treating apparatus
JP3903850B2 (ja) * 2002-06-10 2007-04-11 三菱電機株式会社 インバーターモジュール
US7332797B2 (en) * 2003-06-30 2008-02-19 Intel Corporation Wire-bonded package with electrically insulating wire encapsulant and thermally conductive overmold

Also Published As

Publication number Publication date
DK1594165T3 (da) 2008-10-06
EP1594165A2 (de) 2005-11-09
PL1594165T3 (pl) 2008-11-28
DE502005004373D1 (de) 2008-07-24
JP2005322902A (ja) 2005-11-17
JP4783583B2 (ja) 2011-09-28
EP1594165A3 (de) 2007-06-27
US20050250247A1 (en) 2005-11-10
ATE398336T1 (de) 2008-07-15
DE102004021927B4 (de) 2008-07-03
DE102004021927A1 (de) 2005-12-01
US7723244B2 (en) 2010-05-25
EP1594165B1 (de) 2008-06-11

Similar Documents

Publication Publication Date Title
ES2308330T3 (es) Procedimiento para el aislamiento electrico de un sustrato para un modulo de potencia.
ES2318808T3 (es) Modulo semiconductor de potencia con elementos de conexion aislados electricamente entre si.
ES2298303T3 (es) Modulo semiconductor de potencia con contacto a presion.
US6046076A (en) Vacuum dispense method for dispensing an encapsulant and machine therefor
ES2314804T3 (es) Modulo semiconductor de potencia con capa intermedia aislante y procedimiento para su fabricacion.
JPH07263847A (ja) 支持板を有する装置並びに不動態ゲルを塗布するための方法
JP2020526930A5 (es)
KR950010028A (ko) 액체를 함유한 마이크로전자 장치 패키지 및 그 제조방법
JP2015204375A (ja) 半導体装置
JPH0979880A (ja) 流量センサ装置
JPH0418468B2 (es)
TW200304190A (en) Method for producing a protection for chip edges and arrangement for the protection of chip edges
CN213845249U (zh) 一种芯片封装结构
JPS59188947A (ja) 樹脂封止形半導体装置の製造方法
CN216250718U (zh) 引线框架及半导体器件封装体
JPH09120976A (ja) 半導体チップの実装方法
JPH0210758A (ja) 半導体装置
JPH0472652A (ja) 半導体チップの実装構造及びその実装方法
JPS62296541A (ja) 樹脂封止型半導体装置
JPH04326554A (ja) 半導体装置
JPH06188281A (ja) 半導体パッケージの製造方法
JPH01206653A (ja) 半導体装置
JPH04359459A (ja) 半導体装置用フイルムキャリアテープおよび半導体装置
CN114551394A (zh) 用于功率电子开关器件的内部电气隔离的互连装置和方法
JP2006140310A (ja) 電力用半導体装置およびその製造方法