JPS61258436A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61258436A
JPS61258436A JP60100808A JP10080885A JPS61258436A JP S61258436 A JPS61258436 A JP S61258436A JP 60100808 A JP60100808 A JP 60100808A JP 10080885 A JP10080885 A JP 10080885A JP S61258436 A JPS61258436 A JP S61258436A
Authority
JP
Japan
Prior art keywords
metal wires
surface coating
fine metal
semiconductor element
coating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60100808A
Other languages
English (en)
Inventor
Toshio Noda
野田　利雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60100808A priority Critical patent/JPS61258436A/ja
Publication of JPS61258436A publication Critical patent/JPS61258436A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に樹脂封止型
半導体装置の表面保護用内部樹脂膜の形成方法に関する
。
〔従来の技術〕
従来、半導体装置は、組立工程において、半導体素子鷺
所定の支持体上に接着し、半導体素子上の各電極パッド
部を外部リードに金属＃１線で結線したのち、前記半導
体素子の表面を表面保護用樹脂（以下表面コート材と略
す）で被膜を形成する場合がある。このような被膜を形
成する方法として、樹脂を棒状又は管状の治具を用いて
滴下する方法が一般に用いらｎている。
〔発明が解決しようとする問題点〕
上述した従来の塗布法（滴下法）は半導体素子が小さい
場合には有効であり、かつ吐出装置のコントロールも容
易であるが、半導体素子が大型化するにつれて、形成さ
れる樹脂膜に様々な問題が発生する。例えば、第２図に
示すように、表面コート材４を吐出する管状の治具（シ
リン？と称す）５の先端部（ニードルと称す）が半導体
素子１の轡面の中央上部に正確に位置されていなり場合
、そのニードルが半導体素子の表面に対して垂直になっ
ていない場合、また、半導体素子の表面が水平でない場
合等により、表面コート材が均等な厚さで均一な膜４を
得られないことが多い１．（第２図山））。その上表面
コート材の粘度、比重、半導体素子の表面との濡れ性、
吐出条件等によっても要求される塗布面を覆うことが難
しくなりてくる。
このような樹脂膜の不完全さや個々のバラツキは、第２
図（Ｃ）に示す樹脂７によりトランスファモールドした
後、当然のごとく半導体装置の特性劣化や工程不良を誘
発し、更には市場不良に迄発展しかねない重大な問題を
有している。
〔問題点を解決するための手段〕
本発明の目的は、半導体素子の表面に定量・等厚・均一
な樹脂膜を得る製造方法を開発し、高品質・高信頼性の
半導体装置を提供することである。
本発明の着目点は、既に金属細線で結線（ボンディング
と称す）された半導体素子の電極パッドの配置と金属細
線のループ形状にある。電極パッドは半導体素子の表面
の外周４辺のうち、少なくとも２辺の近傍に１列に並ん
で配置されており、他方、金属細線はこの工程中で半導
体装置の上部に位置して、電極パッドに接続されている
。この２点をうまく表面コートに利用できないかと検討
した結果、金属細線を下向きになる様に裏返し、金属細
線の上部（この時は下部）だけを表面コート材に浸漬し
、その後光に戻し放置して要求される樹脂膜を得ること
を特徴とする製造方法を見い出した。
上述の工程の次に半導体装置はトランスファーモールド
樹脂成型を行なうことを特徴としている。
〔実施例〕
以上、実施例によって、本発明を説明する。
第１図は本発明による半導体装置の製造方法を（＆）〜
（・）の順に示したものである、（ａ）において、半導
体素子１は、既１【リードフレーム２の所定の位置に載
置（ダイ・ボンド）され、金属配線３によって、半導体
素子１の電極パッド（図示せず）とリードフレーム２の
間が（ワイヤー）ボンディングされていて、金属細線３
が下向きになる様に裏返される。次に０）において、表
面コート材４の入った容器５の中に、少なくとも金属細
線３の上部が表面コート材４に浸る様にディッピング（
ｄｉｐｐ−ｉｎｇ）を行なう。その後（ｅ）で、元の向
きに戻すと、金属細線３の上部に付着した表面コート材
４は、それ自身の重みで、金属細線３に沿って流下する
方向６ヘシに移動する。尚では２表面コート材４が既に
流れ落ちた状態を示す。図では、金属細線３と半導体素
子１０表面の両方共表面コート材４で覆われているが、
表面コート材４の粘度、比重によっては、そのどちらか
一方の場合もあり得る。（ｅ）に至って、トランス７ア
モールド樹脂７で樹脂成形を行なって次の工程へ続くこ
とになる。
第２図、は従来技術による製造方法を示したものテ（ａ
）４（オい゛て半導体素子１はリードフレーム２の所定
位置にダイボンドされ、金属細線３でワイヤーボンディ
ングされていて、表面コート材４は吐出治具５により滴
下される。伽）は、滴下後の状態を示すもので、表面コ
ート材４は、半導体素子１０表面と金属細線４を覆って
いるが膜の形状は良　−くない。（ｅ）でトランスファ
ーモールド樹脂成形を行ない、次工程へ流ｎることにな
る。
〔発明の効果〕
以上説明したように本発明は、表面コート材４を金属細
線３にディッピングして、滴下させる方法を採るために
、半導体素子１０表面の周囲（電極パッド複数）から、
表面コート材４が供給されることにより、表面コート材
の拡がりがよく、か、り均一な膜が得られる効果がある
。更に表面コート材の粘度を溶剤等で調整すれば、従来
法よりも簡便に薄膜コートが可能になる。また、表面コ
ート材４の量は、浸漬する深さや回数を変更することに
より充分に対応がとれる本のである。他に、金属細線３
も表面コート材４で覆わｎるため、表面コート法につき
屯のの温度サイクルによるワイヤーオープンも防ぐこと
ができ、かつ、金属細線の腐蝕が抑えらｎるので、細線
の卑金属化も実現可能となる点が望める。
【図面の簡単な説明】
第１図は本発明の半導体装置の製造方法を示す各断面図
、第２図は従来技術による半導体装置の製造方法を示す
各断面図である。 １・・・・・・半導体素子、２・・・・・・リードフレ
ーム、３・・・・・・金属細線、４・・・・・・表面コ
ート材、５・・・・・・容器、６・・・・・・金属細線
に沿って流下する方向、７・・・・・・トランスファー
モールド樹脂。

Claims (1)

    【特許請求の範囲】
  1. 表面保護用樹脂を半導体素子に塗布する方法において、
    金属細線が下向きになる様に該半導体装置を浸漬した後
    、裏返して樹脂膜を形成する工程に加え、該半導体装置
    を覆うトランスファーモールド樹脂成型する工程を設け
    たことを特徴とする半導体装置の製造方法。
JP60100808A 1985-05-13 1985-05-13 半導体装置の製造方法 Pending JPS61258436A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60100808A JPS61258436A (ja) 1985-05-13 1985-05-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60100808A JPS61258436A (ja) 1985-05-13 1985-05-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61258436A true JPS61258436A (ja) 1986-11-15

Family

ID=14283669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60100808A Pending JPS61258436A (ja) 1985-05-13 1985-05-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61258436A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096851A (en) * 1988-05-19 1992-03-17 Semiconductor Energy Laboratory Co., Ltd. Method of packaging an electronic device using a common holder to carry the device in both a cvd and molding step
EP1594165A2 (de) * 2004-05-04 2005-11-09 Semikron Elektronik GmbH & Co. KG Patentabteilung Verfahren zur elektrischen Isolation eines Substrats für ein Leistungsmodul

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096851A (en) * 1988-05-19 1992-03-17 Semiconductor Energy Laboratory Co., Ltd. Method of packaging an electronic device using a common holder to carry the device in both a cvd and molding step
EP1594165A2 (de) * 2004-05-04 2005-11-09 Semikron Elektronik GmbH & Co. KG Patentabteilung Verfahren zur elektrischen Isolation eines Substrats für ein Leistungsmodul
EP1594165A3 (de) * 2004-05-04 2007-06-27 Semikron Elektronik GmbH & Co. KG Patentabteilung Verfahren zur elektrischen Isolation eines Substrats für ein Leistungsmodul

Similar Documents

Publication Publication Date Title
US6090644A (en) Underfill coating for LOC package
US5378656A (en) Leadframe, semiconductor integrated circuit device using the same, and method of and process for fabricating the same
US5527742A (en) Process for coated bonding wires in high lead count packages
EP0361283B1 (en) Resin-sealed type semiconductor device and method for manufacturing the same
US6743706B2 (en) Integrated circuit package configuration having an encapsulating body with a flanged portion and an encapsulating mold for molding the encapsulating body
JPH01268137A (ja) 回路素子表面封じ方法及び装置
JPS61258436A (ja) 半導体装置の製造方法
US6670550B2 (en) Underfill coating for LOC package
JP3023303B2 (ja) 半導体装置の成形方法
JPH0269945A (ja) 半導体装置及びその製造方法
JPH01243531A (ja) 半導体装置
JPH0484452A (ja) 樹脂封止型半導体装置
KR100479243B1 (ko) 전기도금된리드를가진반도체장치의제조방법
JPS6258655B2 (ja)
JPS6144436Y2 (ja)
JPS634945B2 (ja)
JPH0621145A (ja) 半導体装置
JP2000195990A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JPH01133328A (ja) 半導体素子の封止方法
JP3155146B2 (ja) 半導体パッケージ封止用リッドとそのリッドを用いたパッケージおよびそのリッドの製造方法
JPS63177430A (ja) 半導体装置の樹脂封止方法
JP2000307032A (ja) チップスケールパッケージ及びその製造方法
JP3233990B2 (ja) 半導体装置及びその製造方法
JPS6292331A (ja) 半導体チツプの封止方法
JPS59181024A (ja) 半導体装置の樹脂封止装置