JPH1041337A - 実装基板の製造方法およびその実装構造 - Google Patents

実装基板の製造方法およびその実装構造

Info

Publication number
JPH1041337A
JPH1041337A JP8197188A JP19718896A JPH1041337A JP H1041337 A JPH1041337 A JP H1041337A JP 8197188 A JP8197188 A JP 8197188A JP 19718896 A JP19718896 A JP 19718896A JP H1041337 A JPH1041337 A JP H1041337A
Authority
JP
Japan
Prior art keywords
moisture
resin
glass epoxy
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8197188A
Other languages
English (en)
Inventor
渉 ▲高▼橋
Wataru Takahashi
Toshimitsu Yamashita
俊光 山下
Susumu Ozawa
進 小澤
Yuuko Kitayama
憂子 北山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8197188A priority Critical patent/JPH1041337A/ja
Publication of JPH1041337A publication Critical patent/JPH1041337A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 長期間の連続的、あるいは断続的な高湿度環
境でも、高い耐湿性を図り得る実装基板の製造方法およ
びその実装構造を提供する。 【解決手段】 ガラスエポキシ基板11上にチップ16
を封入樹脂14を用いたフェイスダウンにより実装する
基板として、予めガラスエポキシ基板11を高温乾燥雰
囲気でバーンインし、耐湿性樹脂13をコートした後、
前記ガラスエポキシ基板11の切断面や穴壁などの前記
耐湿性樹脂13がコートされてなかった個所にも耐湿性
樹脂13をコートしたものを用いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LEDプリンタヘ
ッドなどの電子部品における実装基板の製造方法および
その実装構造に関する。
【0002】
【従来の技術】従来、樹脂を用いた半導体装置のフェイ
スダウン実装構造としては、例えば、「日経マイクロデ
バイス」 ’89年7月号、P43〜65にも記載され
ている通り、種々のものが開発されている。以下、代表
的なフェイスダウン実装方法について説明する。
【0003】(a)マイクロバンプ実装の構造 図12に示すように、この構造は上側デバイス111の
突起電極(以下バンプ電極という)112と、下側デバ
イス113の電極114を接触させて接続をとり、封入
した樹脂115で接続部を固定するようにしている。こ
の構造では電極同士を直接接続するため、接続ピッチを
非常に細かくすることができる。
【0004】しかし、この実装方法で良好な接続を得る
ためには、両電極が比較的クリーンな状態で酸化膜など
の障害がないこと、特に、バンプ電極112の高さのば
らつきが比較的小さいことが必要である。また、接続の
信頼性は、接続を固定している硬化した封入樹脂115
の特性に依存する。
【0005】(b)異方導電性フィルム(以下ACFと
いう)を用いたフェイスダウン実装の構造 図13に示すように、この構造は上記した封入樹脂11
5の代わりに、ベース樹脂中に適度な濃度の導電性粒子
121を均一に分散したACF122を用いたものであ
る。
【0006】その接続は、ACF122中の導電性粒子
121のうち、下側デバイス125のアルミニウム電極
126と、上側デバイス123の金バンプ電極124の
間に存在する導電性粒子121のみが両電極にめり込ん
で達成される。マイクロバンプ実装ほど接続ピッチを細
かくするのは容易ではないが、この導電性粒子121が
めり込むことにより、金バンプ電極124あるいはアル
ミニウム電極126に薄い酸化膜や若干の汚れ等の障害
があっても、これらの導電を阻害する膜が導電性粒子1
21によって突き破られ接続が得られるという利点があ
る。
【0007】いずれの方法もシンプルなプロセスで多数
の電極を同時に接続できるために、接続コストが比較的
安くプロセススピードも速いというメリットがある。ま
た、電極をデバイス123,125内部にも設けること
ができるため、高密度実装が可能であり、特にマイクロ
バンプ実装法ではファインピッチ化も容易である。
【0008】更に、ACFを用いた接続の場合、導電性
粒子がそれぞれの電極にめり込むため、接続できる電極
材料を広く選べるなどの利点がある。その場合の接続の
信頼性は、いずれの方式でも樹脂の接着力で接続の保持
をする構造であるため、樹脂硬化物の特性が大きく接続
信頼性に影響する。接続信頼性評価項目としては、耐高
温/低温特性、耐熱衝撃性、耐湿性、耐振動性などの項
目があるが、接続の信頼性が封入樹脂の特性に影響され
る構造であるので、湿度による樹脂の膨潤、すなわち耐
湿性が大きな問題となる。
【0009】このような構造で耐湿性を向上させるため
の方法として、比較的簡単にできる一般的な方法は、図
14に示すように、封入樹脂そのものを耐湿性の樹脂を
用いること及び半導体装置を耐湿性の樹脂131でコー
トし、実装部側面からの水分の浸入を防ぐようにするこ
とである。図15はチップコーティングの有無による高
温/高湿環境保持時間に対する接続抵抗特性図である。
【0010】図中、aはチップコーティングありの場
合、bはチップコーティングなしの場合を示している。
この図から明らかなように、側面からの水分の浸入はか
なり低減され、耐湿性は向上していることは明らかであ
る。とりわけ、半導体装置を耐湿性樹脂でコートする方
法は、封入樹脂に耐湿性を求めるわけではないので、封
入樹脂の種類を広く選択できることになる。
【0011】これにより、例えば、高密度実装時、問題
となる絶縁耐圧の向上、導電性粒子の分散性の向上等の
他に、封入樹脂に比較的低温で軟化し易いアクリル樹脂
などを用い、耐湿性樹脂のコーティングを行う前に検査
を行い、不良チップは交換するなどのリペア性の向上が
図れるなど、耐湿性の向上の他の対策を講じ易くなるな
どの利点がある。
【0012】
【発明が解決しようとする課題】しかしながら、半導体
装置とガラスエポキシ基板の組み合わせでは、上記の対
策を施しても長期間高湿度環境に晒された場合、図16
に示すように、かなり時間が立ってから接続部の抵抗が
上昇したり、接続オープンが発生したりすることがあ
る。
【0013】これは、ガラスエポキシ基板そのものから
の水分の浸入のためであり、浸入した水分が時間をかけ
て封入樹脂やACFに到達し、これらを膨潤させたため
である。ガラスエポキシ基板は、図17に示すように、
ガラス繊維によるクロス(布)にエポキシ樹脂を浸透さ
せ、成形・硬化させたものである。
【0014】従って、その後切断された側面161、穴
をあけた場合は、穴の壁面ではソルダーレジスト162
でカバーされておらず、ガラス繊維とエポキシ樹脂の界
面がむき出しになっている。よって、水分はほとんどこ
れらの面から浸透する。これらのガラスエポキシ基板内
部へ浸透した水分は、ガラス繊維の毛管現象及び(両面
基板・多層基板の場合は)基板両面にコーティングされ
た耐湿性のエポキシ樹脂等により保護されるので、外部
環境が乾燥状態となっても保持される。
【0015】このように、ガラスエポキシ基板内部に長
時間水分が保持された状態では、例えばソルダーレジス
ト162が耐湿性のものであっても、水分の浸透が徐々
に進行し、やがて接続部の封入樹脂163に到達するた
め、図16に示したように、ある一定時間経過してから
不具合になる。とりわけ、例えば耐湿性の低いアクリル
樹脂を封入樹脂163に、コーティング樹脂164に耐
湿性の高いエポキシ樹脂を用いている場合は、封入樹脂
163を膨潤させた水分が、耐湿性の高いコーティング
樹脂164とソルダーレジスト162に囲まれて逃げ場
がなくなってしまい、かえって不良発生を助長する結果
となってしまう。
【0016】また、図18に示すように、ガラスエポキ
シ基板構造が多層である場合に、ガラスエポキシ基板1
71内で対向している電極172,173,174間に
水分が存在することは、絶縁性にも大きな影響を与える
ことがある。したがって、より厳しい耐湿性が要求され
る場合、どのような耐湿性の高い樹脂をコートに使って
いても、従来の方法では望ましい耐湿性の改善は得られ
なかった。
【0017】すなわち、図19に示すように、封入樹脂
の相違による高温/高湿試験時の接続抵抗値の比較を行
った結果、aは封入樹脂がエポキシ樹脂で、チップコー
トもエポキシ樹脂の場合、bは封入樹脂がアクリル樹脂
で、チップコートはエポキシ樹脂の場合であり、ある一
定時間経過してからのガラスエポキシ基板内水分による
膨潤が見られる。
【0018】また、図20に示すように、チップコーテ
ィングの有無による高温/高湿試験時の接続抵抗値の比
較(封入樹脂はアクリル樹脂)の場合、aはチップコー
トありの場合、bはチップコートなしの場合を示してお
り、チップコートなしのbの場合は、初期の段階から不
具合になるが、チップコートありのaの場合は、ある一
定時間経過してからのガラスエポキシ基板内水分による
膨潤が見られる。
【0019】更に、図21に示すように、チップコーテ
ィングの有無による高温/高湿試験時の接続抵抗値の比
較の場合、チップコートなしのbの場合は、初期の段階
から接続オープン数が生じて漸次多くなるが、チップコ
ートありのaの場合(封入樹脂はアクリル樹脂)は、あ
る一定時間経過してから接続オープン数が急激に多くな
っていることがわかる。
【0020】本発明は、上記問題点を除去し、長期間の
連続的、あるいは断続的な高湿度環境でも、高い耐湿性
を図り得る実装基板の製造方法およびその実装構造を提
供することを目的とする。
【0021】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 (1)ガラスエポキシ基板上に半導体装置を樹脂を用い
たフェイスダウンにより実装する実装基板の製造方法に
おいて、予めガラスエポキシ基板を高温乾燥雰囲気でバ
ーンインする工程と、耐湿性樹脂をコートする工程と、
前記ガラスエポキシ基板の切断面や穴壁などの前記耐湿
性樹脂がコートされていない個所に耐湿性樹脂をコート
する工程とを施すようにしたものである。
【0022】(2)ガラスエポキシ基板上に半導体装置
を樹脂を用いたフェイスダウンにより実装する実装基板
の製造方法において、前記半導体装置が実装される側の
ガラスエポキシ基板の表面に耐湿性樹脂をコートする工
程と、前記ガラスエポキシ基板を高温乾燥雰囲気でバー
ンインする工程とを施すようにしたものである。 (3)上記(2)記載の実装基板の製造方法において、
前記ガラスエポキシ基板の最上層以外の配線パターンを
メッシュ状にし、前記ガラスエポキシ基板の裏面の配線
部は耐湿性樹脂でコーティングを行わないか、電極部の
みに耐湿性樹脂をコーティングするようにしたものであ
る。
【0023】(4)上記(1)、(2)又は(3)記載
の実装基板の製造方法において、前記耐湿性樹脂はソル
ダーレジストである。 (5)半導体装置の実装構造において、予めガラスエポ
キシ基板を高温乾燥雰囲気でバーンインし、耐湿性樹脂
をコートし、前記ガラスエポキシ基板の切断面や穴壁な
どの前記耐湿性樹脂がコートされていない個所に耐湿性
樹脂をコートした実装基板と、この実装基板上に樹脂を
用いたフェイスダウンにより実装する半導体装置と、こ
の半導体装置をコーティングする耐湿性樹脂を設けるよ
うにしたものである。
【0024】(6)半導体装置の実装構造において、前
記半導体装置が実装される側の表面に耐湿性樹脂をコー
トし、ガラスエポキシ基板を高温乾燥雰囲気でバーンイ
ンした実装基板と、この実装基板上に樹脂を用いたフェ
イスダウンにより実装する半導体装置と、この半導体装
置をコーティングする耐湿性樹脂を設けるようにしたも
のである。
【0025】上記のように、 (A)予めガラスエポキシ基板を高温乾燥雰囲気でバー
ンインすることにより、ガラスエポキシ基板内部の水分
を除去し、その切断面や穴壁などの個所に耐湿性樹脂を
コートし、水分の浸入が起こり易い面がないようにする
ことにより、水分の浸入をブロックし、特に連続的な湿
度の負荷に対し、耐湿性を向上させることができる。
【0026】(B)両面基板あるいは多層基板の最上層
以外の配線パターンをメッシュ状にし、ガラスエポキシ
基板の裏面の配線部は耐湿性樹脂のコーティングを行わ
ないか、電極部のみに耐湿性樹脂をコーティングするよ
うにし、実装面以外にできるだけ水分の蒸散がしやすい
部分を広く形成することにより、特に温湿度サイクル試
験などの断続的な湿度の負荷に対し、耐湿性を向上させ
ることができる。
【0027】(C)実装基板側から封入樹脂への水分の
浸入がなく、温湿度サイクル試験などの断続的な湿度の
負荷に対しても、接続オープンが生じることがない信頼
性の高い半導体装置の実装構造を得ることができる。
【0028】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図1は本発明の第1
実施例を示す半導体装置の実装構造断面図である。この
図に示すように、ガラスエポキシ基板11の接続部12
以外の露出している面は、ソルダーレジストを含んだ耐
湿性樹脂13で被覆されており、ガラスエポキシ基板1
1内部に外部からの水分の浸入が起こり難い構造となっ
ている。これに加え、フェイスダウンチップ16(半導
体装置)実装部側面も、封入樹脂14そのものが耐湿性
を持っているが、更に耐湿性のコーティング樹脂15で
被覆されているので、やはり水分の浸透が起こり難い。
これら2つのことから、実装部樹脂の膨潤による接続不
良は起こり難い。
【0029】次に、本発明の第1実施例の実装基板の製
造方法について、図2,図3を参照しながら説明する。 (1)まず、図2(a)に示すように、チップ実装の前
にガラスエポキシ基板21を180℃ドライ窒素雰囲気
で1時間放置する。これにより、ガラスエポキシ基板2
1内部に存在する水分を除去する。
【0030】(2)再度の吸湿を抑えるために、前プロ
セスから15分以内にガラスエポキシ基板側面22、す
なわち切断面全面に耐湿性樹脂23をコートする。もし
ガラスエポキシ基板21内部に穴24があり、スルーホ
ール25などのようにメッキ膜などで覆われている穴で
なければ、そこにも耐湿性樹脂23をコーティングする
必要がある。
【0031】コーティングの方法としては、例として以
下のようなものがある。まず、図2(b)に示すよう
に、ガラスエポキシ基板21を、上/下のツール26で
挟み回転させながら、ノズル27から耐湿性樹脂23を
放出し、ガラスエポキシ基板側面22全面に塗布する。 (3)その後、図2(c)に示すように、この上/下ツ
ール26を同時に1500rpmで20秒回転させ、余
分な樹脂28を除去する。
【0032】(4)次いで、図3(a)に示すように、
穴24に樹脂噴射塗布後、ツール29で穴24に窒素を
送り、余分な樹脂を除去すればよい。 (5)その後、図3(b)に示すように、50℃ドライ
窒素雰囲気で10分間こうして新たに塗布された樹脂3
0をガラスエポキシ基板21内部に浸透させ、180℃
ドライ窒素雰囲気で1時間放置し、この樹脂30を加熱
硬化させる。
【0033】(6)このようにして、図3(c)に示す
ように、耐湿性を向上させたガラスエポキシ基板31を
得ることができる。以上のような処理をガラスエポキシ
基板に施した後に、従来例のように、フェイスダウンチ
ップ実装を行い、その後、封止樹脂がアクリル樹脂など
の耐湿性の低い樹脂である場合等は、エポキシ樹脂等の
耐湿性樹脂をチップにディスペンスし、熱や紫外線で硬
化させ(エポキシ樹脂の場合150℃/1時間窒素雰囲
気中に保持など)、チップのコーティングを行う。
【0034】このように、予めガラスエポキシ基板を高
温乾燥雰囲気で十分バーニングし、ガラスエポキシ基板
内の余計な水分を除去し、ソルダーレジストのかかって
いない面を耐湿性の樹脂でコーティングすれば、ガラス
エポキシ基板側面及び孔などのような基板加工面からの
水分の浸入を大幅に低減することができるので、図4お
よび図5に示すように、耐湿度性は向上する。
【0035】すなわち、図4に示すように、本発明の処
理を行う基板の場合は、封入樹脂がエポキシ樹脂である
場合aおよび封入樹脂がアクリル樹脂である場合bとも
に、良好な接続抵抗を保つことができるが、本発明の処
理を行った場合dは良好な接続抵抗を保持できるが、本
発明の処理を行わない場合cは、ある一定時間経過する
と、接続抵抗が急激に上昇して、不具合になる。
【0036】また、図5に示すように、チップコートな
しbの場合は、初期の段階から接続オープンとなる。ま
た、チップコートありaの場合でも、基板が本発明の処
理を行っていない場合には、ある一定時間経過すると、
急激に接続オープン数が増加する。更に、対向した電極
間に存在する水分も従来例に比して少ないので絶縁性も
向上する。この構造は、特に連続的に湿度雰囲気に晒さ
れる場合に有効であり、基板形状が細長く基板全体の体
積に対し切断面積が広いもの(長尺形状)、ヘビーデュ
ーティ仕様の電子機器などの用途に適している。特にA
CFの耐湿度性が低い場合、実装する素子自体が湿度を
嫌う場合に、耐湿性樹脂のチップコーティングと併用す
ることにより大きな効果が得られる。
【0037】しかし、ACF自体が十分な耐湿度性を持
ち、かつ発・受光素子などのチップコーティングにより
素子の性質が大きく変化するような場合は、チップコー
ティングを省いても効果は得られる。このような構造に
おいては、耐湿性の樹脂が基板側面および基板孔壁面の
みのコーティングであるので、樹脂硬化収縮等による基
板の反りなどの異常変形等は非常に少ない。
【0038】次に、本発明の第2実施例について説明す
る。図6は本発明の第2実施例を示す半導体装置の実装
構造断面図である。この実施例は、両面基板及び多層基
板に適用可能なものである。基板作製の際、基板の最上
層パターン51を除いた各層の配線パターン52はでき
るだけ細密なメッシュ状に形成する。特にGNDは大電
流が流れるため、広い幅を持ち大面積のパターンは必ず
メッシュ状に形成する。
【0039】基板裏面56にはソルダーレジスト53の
コーティングは施さない。したがって基板を筐体と固定
する必要がある場合は、筐体との間にシリコンゴムなど
の絶縁性のスペーサを挟む。どうしても基板裏面にソル
ダーレジストのコーティングが必要な場合には、接続に
使用するパターンを除いた基板裏面のパターンのみに止
めておく。
【0040】このときソルダーレジストのコーティング
は、基板裏面のパターンがメッシュになっているので、
スクリーン印刷法などにて行うのが容易である。一方、
フェイスダウン接続面は、接続電極近傍を除いた部分
は、できるだけソルダーレジスト53でカバーするよう
にする。以上のような処理を施したガラスエポキシ基板
に、従来例のように、フィエスダウンチップ58実装を
行い、その後、場合によっては耐湿性樹脂でチップコー
ティング57を行う。
【0041】このように、このガラスエポキシ基板によ
る実装構造では、図6に示したように、チップ実装面以
外の面はソルダーレジストで覆われている部分が少な
い。また、ガラス繊維とエポキシ樹脂の界面は切断面5
4、孔壁面55の他に基板裏面56、電極のメッシュ孔
52Aでもむき出しになっている。したがって、水分の
浸入はこれらの面から起こる。
【0042】また、チップ58実装面以外の配線パター
ン52がメッシュ形状となっているので、浸入した水分
は基板内部で浸透しやすい。しかしながら、チップ58
実装面のエポキシベースのソルダーレジスト53が耐湿
性を持つため、水分の浸透をここまでで一応ストップす
る。次に、周囲環境が乾燥状態になったときは、水分は
電極のないところ及び電極のメッシュ孔52Aを通り、
実装部側のガラスエポキシ基板の面以外の面から速やか
に蒸散し乾燥する。よって、ガラスエポキシ基板内に保
持される水分は、従来例に比べて極めて少ないので、ソ
ルダーレジスト53を通して水分が浸透する恐れがな
い。
【0043】このように、この実施例では、高湿度環境
がチップ実装面を浸さない程度に断続的に繰り返される
場合に、図7、図8および図9に示すように、耐湿度試
験に対する信頼性向上の効果が大きい。すなわち、図7
に示すように、温度と湿度のサイクル試験を行う。する
と、図8に示すように、封入樹脂がエポキシ樹脂であ
り、基板が無処理の場合aには、ある一定試験サイクル
数になると、接続抵抗が増加する。封入樹脂がエポキシ
樹脂であり、基板が第2実施例の処理がありの場合bに
は、ある一定試験サイクル数になっても接続抵抗が増加
することはない。また、封入樹脂がアクリル樹脂であ
り、基板が無処理の場合cには、ある一定試験サイクル
数になると、接続抵抗が急激に増加する。封入樹脂がア
クリル樹脂であり、基板が本発明の第2実施例の処理が
ありの場合dには、ある一定試験サイクル数になっても
接続抵抗が増加することはない。
【0044】更に、図9に示すように、チップコートが
あり、封入樹脂がアクリル樹脂であり、基板が無処理で
ある場合aでは、ある一定試験サイクル数になると、接
続オープンが生じる。チップコートなしで、封入樹脂が
アクリル樹脂であり、基板が無処理である場合bでは、
当然初期の段階から接続オープンが生じるが、本発明の
第2実施例の処理を施した場合(封入樹脂はアクリル樹
脂であり、チップコートがある場合)cでは、ある一定
試験サイクル数になっても接続オープンが現れることは
ない。
【0045】また、第2実施例では、対向している電極
間に存在する水分も速やかに蒸散するので、乾燥後は絶
縁性も確保される。次に、本発明の半導体装置の実装構
造をPC用拡張ボードに適用した場合について説明す
る。図10は本発明の半導体装置の実装構造をPC(パ
ーソナルコンピュータ)用拡張ボードに適用例を示す
図、図11は高温高湿環境でのPC稼働時間に対する基
板含水量特性図であり、aは従来基板による基板含水量
の変化を示し、bは本発明の第2実施例を施した基板に
よる基板含水量の変化を示している。
【0046】図10において、60はPC筐体、61は
電源のクーラー、62はCD−ROMドライブ、63は
FDD(フロッピーディスクドライブ)、64はHDD
(ハードディスクドライブ)、65はマザーボード、6
6はCPU(中央処理装置)、67はCPUクーラー、
68は拡張ボードである。図10に示すように、PC筐
体60内は電源のクーラー61のファンやCPUクーラ
ー67のファンなどが稼働しており、PC筐体60内で
の空気の循環がある。この空気の循環が水分の蒸散を促
進しようとして、第2実施例による基板を用いた拡張ボ
ード68は、図11に示すように、従来のものaより基
板内の含水量の増加が少なく、第2実施例による基板b
による効果は大きい。
【0047】特にACFの耐湿度性が低い場合、実装す
る素子自体が湿度を嫌い、チップコーティングを併用し
ている場合、効果的で湿度に対する信頼性向上が著しく
向上する。しかし、ACF自体が十分な耐湿度性を持
ち、かつ発・受光素子などのチップコーティングにより
素子の性質が大きく変化するような場合は、チップコー
ティングを省いても良い。このような場合でも、本実施
例による効果は得られる。(図7,図8,図9参照) また、基板に樹脂コートしている訳ではないので、樹脂
硬化収縮等による基板の異常変形等も起きることはな
い。
【0048】したがって、このような第2実施例の構造
は、第1実施例に対し、基板のバーニングができないも
の、基板側面あるいは基板孔などの加工面に樹脂が塗布
できない場合にも適用できる。なお、本発明は上記実施
例に限定されるものではなく、本発明の趣旨に基づいて
種々の変形が可能であり、これらを本発明の範囲から排
除するものではない。
【0049】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 (A)予めガラスエポキシ基板を高温乾燥雰囲気でバー
ンインすることにより、ガラスエポキシ基板内部の水分
を除去し、その切断面や穴壁などの個所に耐湿性樹脂を
コートし、水分の浸入が起こり易い面がないようにする
ことにより、水分の浸入をブロックし、特に連続的な湿
度の負荷に対し、耐湿性を向上させることができる。
【0050】(B)両面基板あるいは多層基板の最上層
以外の配線パターンをメッシュ状にし、ガラスエポキシ
基板の裏面の配線部は耐湿性樹脂のコーティングを行わ
ないか、電極部のみに耐湿性樹脂をコーティングするよ
うにし、実装面以外にできるだけ水分の蒸散がしやすい
部分を広く形成することにより、特に温湿度サイクル試
験などの断続的な湿度の負荷に対し、耐湿性を向上させ
ることができる。
【0051】(C)実装基板側から封入樹脂への水分の
浸入がなく、温湿度サイクル試験などの断続的な湿度の
負荷に対しても、接続オープンが生じることがない信頼
性の高い半導体装置の実装構造を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す半導体装置の実装構
造断面図である。
【図2】本発明の第1実施例を示す実装基板の製造工程
図(その1)である。
【図3】本発明の第1実施例を示す実装基板の製造工程
図(その2)である。
【図4】本発明の第1実施例を示す実装基板の高温/高
湿環境保持時間に対する接続抵抗特性図である。
【図5】本発明の第1実施例を示す半導体装置の実装構
造の高温/高湿環境保持時間に対する接続オープン数特
性図である。
【図6】本発明の第2実施例を示す半導体装置の実装構
造断面図である。
【図7】温湿度サイクル試験のプロファイルを示す図で
ある。
【図8】本発明の第2実施例を示す実装基板の温湿度サ
イクル数に対する接続抵抗特性図である。
【図9】本発明の第2実施例を示す半導体装置の実装構
造の温湿度サイクル数に対する接続オープン数特性図で
ある。
【図10】本発明の第2実施例を示す実装基板をPC
(パーソナルコンピュータ)用拡張ボードに適用例を示
す図である。
【図11】本発明の第2実施例を示す実装基板の高温高
湿環境でのPC稼働時間に対する基板含水量特性図であ
る。
【図12】従来のマイクロバンプ実装構造断面図であ
る。
【図13】従来の異方導電性フィルムを用いた実装構造
断面図である。
【図14】従来のチップコートを行った異方導電性フィ
ルムを用いた実装構造断面図である。
【図15】チップコーティングの有無による高温/高湿
環境保持時間に対する接続抵抗特性図である。
【図16】従来の基板内水分の浸透による85℃/85
%相対湿度保持時間に対する接続抵抗特性図である。
【図17】従来の基板切断面からの水分浸透の様子を示
す図である。
【図18】従来の基板内水分過多による対向電極からの
電流リークの様子を示す図である。
【図19】封入樹脂の相違による高温/高湿環境保持時
間に対する接続抵抗特性図である。
【図20】チップコーティングの有無による高温/高湿
環境保持時間に対する接続抵抗特性図である。
【図21】チップコーティングの有無による高温/高湿
環境保持時間に対する接続オープン数特性図である。
【符号の説明】
11,21,31 ガラスエポキシ基板 12 接続部 13,23 耐湿性樹脂 14 封入樹脂 15 耐湿性のコーティング樹脂 16,58 チップ(半導体装置) 22 ガラスエポキシ基板側面 24 穴 25 スルーホール 26,29 ツール 27 ノズル 28 余分な樹脂 30 樹脂 51 最上層パターン 52 各層の配線パターン 52A 電極のメッシュ孔 53 ソルダーレジスト 54 切断面 55 孔壁面 56 基板裏面 57 チップコーティング 60 PC筐体 61 電源のクーラー 62 CD−ROMドライブ 63 FDD(フロッピーディスクドライブ) 64 HDD(ハードディスクドライブ) 65 マザーボード 66 CPU(中央処理装置) 67 CPUクーラー 68 拡張ボード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北山 憂子 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 ガラスエポキシ基板上に半導体装置を樹
    脂を用いたフェイスダウンにより実装する実装基板の製
    造方法において、(a)予めガラスエポキシ基板を高温
    乾燥雰囲気でバーンインする工程と、(b)耐湿性樹脂
    をコートする工程と、(c)前記ガラスエポキシ基板の
    切断面や穴壁などの前記耐湿性樹脂がコートされていな
    い個所に耐湿性樹脂をコートする工程とを施すことを特
    徴とする実装基板の製造方法。
  2. 【請求項2】 ガラスエポキシ基板上に半導体装置を樹
    脂を用いたフェイスダウンにより実装する実装基板の製
    造方法において、(a)前記半導体装置が実装される側
    のガラスエポキシ基板の表面に耐湿性樹脂をコートする
    工程と、(b)前記ガラスエポキシ基板を高温乾燥雰囲
    気でバーンインする工程とを施すことを特徴とする実装
    基板の製造方法。
  3. 【請求項3】 請求項2記載の実装基板の製造方法にお
    いて、前記ガラスエポキシ基板の最上層以外の配線パタ
    ーンをメッシュ状にし、前記ガラスエポキシ基板の裏面
    の配線部は耐湿性樹脂をコーティングを行わないか、電
    極部のみに耐湿性樹脂をコーティングすることを特徴と
    する実装基板の製造方法。
  4. 【請求項4】 請求項1、2又は3記載の実装基板の製
    造方法において、前記耐湿性樹脂はソルダーレジストで
    ある実装基板の製造方法。
  5. 【請求項5】(a)予めガラスエポキシ基板を高温乾燥
    雰囲気でバーンインし、耐湿性樹脂をコートし、前記ガ
    ラスエポキシ基板の切断面や穴壁などの前記耐湿性樹脂
    がコートされていない個所に耐湿性樹脂をコートした実
    装基板と、(b)該実装基板上に樹脂を用いたフェイス
    ダウンにより実装する半導体装置と、(c)該半導体装
    置をコーティングする耐湿性樹脂を具備することを特徴
    とする半導体装置の実装構造。
  6. 【請求項6】(a)前記半導体装置が実装される側の表
    面に耐湿性樹脂をコートし、ガラスエポキシ基板を高温
    乾燥雰囲気でバーンインした実装基板と、(b)該実装
    基板上に樹脂を用いたフェイスダウンにより実装する半
    導体装置と、(c)該半導体装置をコーティングする耐
    湿性樹脂を具備することを特徴とする半導体装置の実装
    構造。
JP8197188A 1996-07-26 1996-07-26 実装基板の製造方法およびその実装構造 Withdrawn JPH1041337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8197188A JPH1041337A (ja) 1996-07-26 1996-07-26 実装基板の製造方法およびその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8197188A JPH1041337A (ja) 1996-07-26 1996-07-26 実装基板の製造方法およびその実装構造

Publications (1)

Publication Number Publication Date
JPH1041337A true JPH1041337A (ja) 1998-02-13

Family

ID=16370279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8197188A Withdrawn JPH1041337A (ja) 1996-07-26 1996-07-26 実装基板の製造方法およびその実装構造

Country Status (1)

Country Link
JP (1) JPH1041337A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322902A (ja) * 2004-05-04 2005-11-17 Semikron Elektronik Gmbh & Co Kg パワー半導体モジュール用の基板を内部電気絶縁するための方法
CN102163557A (zh) * 2010-02-15 2011-08-24 瑞萨电子株式会社 半导体器件的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322902A (ja) * 2004-05-04 2005-11-17 Semikron Elektronik Gmbh & Co Kg パワー半導体モジュール用の基板を内部電気絶縁するための方法
US8629002B2 (en) 2010-02-09 2014-01-14 Renesas Electronics Corporation Manufacturing method of semiconductor device
CN102163557A (zh) * 2010-02-15 2011-08-24 瑞萨电子株式会社 半导体器件的制造方法
JP2011166076A (ja) * 2010-02-15 2011-08-25 Renesas Electronics Corp 半導体装置の製造方法
US8334172B2 (en) 2010-02-15 2012-12-18 Renesas Electronics Corporation Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US7706144B2 (en) Heat dissipation system and related method
US8276269B2 (en) Dual epoxy dielectric and photosensitive solder mask coatings, and processes of making same
JPH0258358A (ja) 電子部品搭載用基板
JPH10260230A (ja) 発熱体の冷却装置
JPH04266037A (ja) 半導体素子の実装構造体
US20090161328A1 (en) Electronic components mounting adhesive, manufacturing method of an electronic components mounting adhesive, electronic components mounted structure, and manufacturing method of an electronic components mounted structure
JPH1041337A (ja) 実装基板の製造方法およびその実装構造
JP2010186658A (ja) プレスフィットピン、プレスフィットピン接続構造及びその製造方法
JPH11260954A (ja) 半導体装置およびその製造方法
US20110057330A1 (en) Electronic device and method of manufacturing electronic device
Wang et al. Board level reliability assessment of chip scale packages
Zhang et al. Effectiveness of conformal coatings on a PBGA subjected to unbiased high humidity, high temperature tests
US6492715B1 (en) Integrated semiconductor package
KR20070099356A (ko) 인쇄회로기판 및 그 제조방법
JPH07183434A (ja) Icパッケージの放熱機構
JPH11145592A (ja) 回路基板のスルーホール充填方法
JP2003209141A (ja) フレキシブル配線基板及び半導体素子の実装方法
JPH1197578A (ja) 半導体装置及び製造方法
JPH0883971A (ja) プリント配線板用の穴埋めインク
JPS62247597A (ja) 絶縁層の構造
JP2002043456A (ja) 多層印刷配線基板
JP2006120716A (ja) 半導体装置
JP2001244394A (ja) 半導体パッケージの放熱構造
Koide et al. Development of large-size CPU package structure using embedded thin film capacitor substrate
KR100357837B1 (ko) 리드프레임 제조방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007