JPH0472652A - 半導体チップの実装構造及びその実装方法 - Google Patents

半導体チップの実装構造及びその実装方法

Info

Publication number
JPH0472652A
JPH0472652A JP2213517A JP21351790A JPH0472652A JP H0472652 A JPH0472652 A JP H0472652A JP 2213517 A JP2213517 A JP 2213517A JP 21351790 A JP21351790 A JP 21351790A JP H0472652 A JPH0472652 A JP H0472652A
Authority
JP
Japan
Prior art keywords
semiconductor chip
sealant
circuit board
hole
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2213517A
Other languages
English (en)
Other versions
JPH06103727B2 (ja
Inventor
Yasuhiro Tejima
康裕 手島
Mamoru Shinjo
新城　護
Akinori Matsubayashi
松林　紀典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPH0472652A publication Critical patent/JPH0472652A/ja
Publication of JPH06103727B2 publication Critical patent/JPH06103727B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回路基板に表面実装される半導体チップにか
かわり、特に実装構造とその封止方法に関する。
〔概要〕
回路基板に表面実装される半導体チップにかかわり、特
に実装構造とその封止方法に関し、半導体チップの放熱
性か良く、かっ封止剤の流出範囲が小さく、且つ耐湿性
に優れた実装構造を提供することを目的とし、 回路基板に表面実装される半導体チップであって、軸形
ボスと、該軸形ボスを中心どし垂直に形成された板状の
フィンとを、有する放熱体を備え、該軸形ボス端面が接
着剤を介して該半導体チップの上面に固着されることで
、該放熱体が該半導体チップ上に搭載され、該フィンと
該回路基板の実装面間に充填された封止剤により、該半
導体チップが覆われた構成とする。
〔従来の技術〕
半導体チップの従来の実装構造を、第５図に示す。
第１５図において、ｌは、半導体チップ２を表面実装す
る銅張積層板、或いはセラミック基板等の回路基板であ
る。
回路基板ｌの実装面の所定の位置に半導体チップ２を載
置し、底面を接着剤（例えばＡｇ−エポキシ系樹脂等の
導電性接着剤）５で回路基板ｌに接着搭載した後に、半
導体チップ２の電極と回路基板ｌの表面に形成したパッ
ドとを、金線等のワイヤ３でワイヤボンディングするこ
とで、半導体チップ２が回路基板ｌに表面実装されてい
る。
６は、半導体チップ２を封止する、例えばエポキシ樹脂
等の封止剤である。
ベーストの封止剤６を注射器状の加熱容器に入れて、加
熱容器のノズルから封止剤６を押し出し、半導体チップ
２上に傘形に拡開流出させ、封止剤６を凝固させること
で半導体チップ２を封止している。
〔発明か解決しようとする課題〕
しかしながら上記従来例の実装構造は、回路基板の熱伝
導率及び半導体チップを覆っている封止剤の熱伝導率が
、ともに小さいことに起因して、半導体チップの放熱性
が悪いという問題点があった。
また、ペースト状態の封止剤か、回路基板の表面に封止
不要の部分まで広く裾広がりに流出し、その状態で凝固
しているので、他の実装部品の搭載に支障をきたす恐れ
があった。
また、封止剤そのものに多少の吸水性があるため、封止
の耐湿性かあまり良好ではない。
本発明はこのような点に鑑みて創作されたもので、半導
体チップの放熱性か良く、かつ封止剤の流出範囲か小さ
く、且つ耐湿性に優れた実装構造を提供することを目的
としている。
〔課題を解決するための手段〕
上記の目的を達成するために本発明は、第１図に図示し
たように、回路基板１に表面実装する半導体チップ２に
おいて、軸形ボス１１と、軸形ボス１１を中心とし垂直
に形成された少なくとも１枚の板状のフィン１２とを有
する放熱体１０を設け、軸形ボス端面を接着剤２０を用
いて、半導体チップ２の上面に接着することで、放熱体
ＩＯを半導体チップ２上に搭載した構成とする。
一方、フィン１２と回路基板１の実装面間に充填された
封止剤６によって、半導体チップ２が覆われた構成とす
る。
また、半導体チップを封止する方法として、第２図に示
したように、放熱体１０のフィン１２に半導体チップ２
の上方に通ずる孔１３を配設する。
そして、孔１３にノズル１５を挿入しノズル】５の先端
から封止剤６を吐出させることで、フィン１２と回路基
板ｌの実装面間に封止剤６を充填し、半導体チップ２を
封止する。
また、第３図に図示したように、軸心の上部に主注入路
３２を有する本体３１と、本体３１の下部の中央部に形
成された下面が開口した空洞３５と、主注入路３２か分
岐して本体３１の下部の側壁部分に設けられ、空洞３５
の内壁に開口３３を有する分岐注入路３２Ａとを、備え
た注入具３０を用い、注入具３０の下面を回路基板１の
実装面に当接し、空Ｉｆ４３５内に半導体チップ２と放
熱体１０とを収容した後に、開口３３から封止剤６を吐
出させることで、フィン１２と回路基板１の実装面間に
封止剤６を充填して、半導体チップ２を封止する。
或いはまた、第４図に図示したように、放熱体１０のフ
ィン１２の下面に、タブレット状封止剤６０を付着した
状態で、放熱体１０を半導体チップ２上に搭載する。
次に、タブレット状封止剤６０を加熱・溶融することで
１、導体チップ２を含む回路基板１上に封止剤６を降下
融着させて、半導体チップ２を封止する。
また、第９図に示すように放熱体１０の軸形ボス１１に
、上端か開口とされた軸方向の孔７０及び上記フィン１
２の下側の部位において上記孔７０と連通して周囲に開
口した吐出孔７１を配設し、 抜孔にノズル１５を挿入し該ノズル１５の先端から封止
剤６を吐出し、更に封止剤６を上記吐出孔７１より吐出
し該フィン１２と回路基板１の実装面間に該封止剤６を
充填して、半導体チップ２を封止する。
また、第１１図に示すように、回路基板ｌのうち半導体
チップ２が表面実装された個所の周囲の部位に孔８０を
配設し、 抜孔８０にノズル１５を挿入し該ノズル１５の先端から
封止剤６を吐出し、該フィン１２と回路基板１の実装面
間に該封止剤６を充填して、半導体チップ２を封止する
。
また、第１２図に示すように、空気抜き孔９１を有し、
上記半導体チップ２を覆う形状の固形の封止割膜の封止
部材９０を、上記半導体チップ２が表面実装された回路
基板ｌ上に、上記半導体チップ２を覆って載置し、 次に上記封止部材９０を加熱し溶融させて、上記半導体
チップ２を封止剤６により封止する。
【作用〕
本発明によれば、半導体チップ２上に薄膜状の接着剤２
０を介して放熱体１０が搭載されており、且つ放熱体１
０には広い表面積のフィン１２を有する。
よって、半導体チップ２の熱が放熱体ＩＯに伝導し、フ
ィン１２から外部へ放出され半導体チップの放熱性が向
上する。
また、封止剤６がフィン１２と回路基板１の実装面間に
充填されており、封止剤６の空気に曝される表面積が小
さいので、封止剤を透過して半導体チップ２に達する水
分が少なく、封止の耐湿性が良好である。
また、封止剤６をフィン１２と回路基板ｌの実装面に充
填するに際し、溶融状態の封止剤６か半導体チップ２及
びフィン１２と回路基板ｌの両者の表面に付着し、その
表面張力により表面積か小さくなるような状態で凝固す
る。
即ち、封止剤６か裾広がりに傘状に回路基板１上に拡開
するのか阻止される。
〔実施例〕
以下図を参照しながら、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
第１図は本発明の断面図、第２図は第２の発明の実施例
の図、第３図は第３の発明の実施例の図であり、第４図
の（ａ）、（ｂ）は第４の発明の実施例の図である。
第１図において、銅張積層板、或いはセラミック基板等
の回路基板１の実装面の所定の位置に半導体チップ２を
載置し、底面を接着剤（例えばＡｇ−エポキシ系樹脂等
の導電性接着剤）５で回路基板ｌに接着して、フェース
アップに搭載し、半導体チップ２の電極と回路基板ｌの
表面に形成したパッドとを、金線等のワイヤ３でワイヤ
ボンディングすることで、半導体チップ２が回路基板１
に表面実装されている。
１０は、金属（例えばアルミニウム等）よりなる放熱体
である。
放熱体１０は、半導体チップ２の上面形状に相似でそれ
よりもわずかに小さい断面を有する。角柱形の軸形ボス
１１と、軸形ボス１１の中段と上段に、軸形ボス１１を
中心とし軸形ボス１１に垂直に円板状に形成された２枚
のフィン１２とで、構成されている。
そして、放熱体１０は、軸形ボスの下端面を接着剤（例
えばシリコン系接着剤）２０を用いて半導体チップ２の
上面に固着されて、半導体チップ２上に搭載されている
。
また、下段のフィン１２と回路基板ｌの実装面間（この
間隔は約２〜３１である）に、封止剤（例えばエポキシ
樹脂）６が充填され、封止剤６によって半導体チップ２
が覆われている。
上述のように構成されているので、半導体チップ２の熱
が放熱体ＩＯに伝導し、フィン１２から外部へ放出され
る。即ち、半導体チップの放熱性が良好である。
また、封止剤６かフィン１２と回路基板ｌの実装面間に
充填されているので、封止剤６か空気に曝される表面積
が小さいので、それだけ封止剤を透過して半導体チップ
に達する水分か少なくなり、封止の耐湿性が良好である
。
また封止剤６は緩衝作用もあり、放熱体１０から半導体
チップ２に作用する力を緩衝すると共に、ワイヤ３と半
導体チップ２との接続部を応力から保護している。
また、封止剤６をフィン１２と回路基板１の実装面に充
填するに際し、溶融状態の封止剤６が半導体チップ２及
びフィン１２と回路基板！の両者の表面に付着し、その
表面張力により表面積が小さくなるような状態で凝固す
るので、封止剤６が裾広がりに傘状に回路基板１上に拡
開すめるのが阻止される。
なお、放熱体ＩＯと半導体チップ２の回路形成面との間
には、接着剤２０か介在しているので、半導体チップ２
の回路、或いは回路素子が損傷する恐れかない。
一方、半導体チップを封止する方法としては、第２図に
図示した方法かある。
第２図において、放熱体１０のフィン１２には、上下方
向に貫通する孔１３を穿孔しである。
この孔１３は、軸形ポス１１の近傍に設け、且つ４個等
分に穿孔することが好ましい。
この孔１３は、第５図に示すように、円形の孔１３ａで
もよく、第６図に示すように、略矩形の孔１３ｂでもよ
く、更には、第７図に示すように略扇形状の孔１３ｃで
もよい。
ペースト状の封止剤６を注射器状の加熱容器に入れ、加
熱容器の先端に設けたノズル１５を、放熱体１０の孔１
３に差し込み、例えば圧縮空気を加熱容器に吹き込むこ
とで、ノズルから封止剤６を吐出させて、フィン１２と
回路基板１の実装面間に封止剤６を充填して、半導体チ
ップ２を封止する。
また、第３図に図示方法は、回路基板に注入具の下面を
当接し、半導体チップの外周方向からフィン１２と回路
基板ｌの実装面間に封止剤６を充填する方法である。
第３図において３０は、ペースト状の封止剤６を収容す
る加熱装置（図示省略）の先端部に固着する注入具であ
る。
注入具３０は、軸心の上部に加熱装置に連通ずる主注入
路３２を有する本体３１を備えている。
本体３１の下部の中央部には、半導体チップ２と放熱体
１０とを収容し得る円筒状で、下面が開口した空ｆｉ４
３５を設けである。
また、３２Ａは主注入路３２の端末が分岐して、本体３
１の下部の側壁内に設けた４本の分岐注入路であって、
本体３１の下面近傍で直角に内側に屈曲して、それぞれ
は空洞３５の内壁に開口３３している。
また、本体３１には、外部と空洞３５とを連通する空気
抜孔３６を設けである。
このような注入具３０は、適宜に分割した状態て分岐注
入路３２Ａを穿孔し、分岐注入路３２Ａの外部に通ずる
端末を塞いだ後に、分割した部分を一体に溶接すること
で製造される。
上述の注入具３０の下面を、回路基板ｌの実装面に当接
し、空洞３５内に半導体チップ２と放熱体１０とを収容
させる。
そして、注入具３０を接続した加熱装置にペースト状の
封止剤６を入れて、例えば圧縮空気を加熱装置に吹き込
むことで、主注入路３２２分岐注入路３２Ａを経て開口
３３から封止剤６を吐出させて、半導体チップの外周方
向からフィン１２と回路基板ｌの実装面間に封止剤６を
充填して、半導体チップ２を封止する。
なお、第３図、第４図に図示した半導体チップ２は、フ
リップチップであり、回路基板ｌにフェースダウンに実
装されている。
第４図に図示した方法は、注入具等を使用することなく
、封止剤６を回路基板ｌの実装面とフィン１２との間に
充填する方法である。
第４図において、６０は封止剤（例えばエポキシ樹脂）
を、はぼ椀形に圧縮形成したタブレット状封止剤である
。
タブレット状封止剤６０の軸心孔を放熱体１０の軸形ボ
ス１１に嵌入して、タブレット状封止剤６０の上面をフ
ィン１２の下面に当接させて、タブレット状封止剤６０
を放熱体１０に付着させる。
この状態で放熱体１０を半導体チップ２上に搭載する。
そして、赤外線を放熱体１０及びタブレット状封止剤６
０に照射して、タブレット状封止剤６０を加熱し溶融す
る。
このことでタブレット状封止剤６０は、半導体チップ２
を含む回路基板１上に降下し融着する。
この際タブレット状封止剤６０は重合反応して封止剤６
となり、半導体チップ２を封止する。
第８図は第４図に示す第４の発明の実施例の変形例を示
す。
半導体チップ２は、回路基板ｌにフエースアッブに搭載
し、ワイヤ３かボンディングされている。
第８図（ａ）に示すように、タブレット状封止剤６１は
フィン１２の下面に接着されており、略円板形状である
。
赤外線を照射してタブレット状封止剤６１を加熱すると
、第８図（ｂ）に示すように、タブレット状封止剤６１
は溶融し、降下して融着し、半導体チップ２を封止する
。
第９図は第５の発明の実施例を示す。
放熱体１０は、第１Ｏ図に併せて示すように、軸形ボス
１１に、孔７０及び吐出孔７１を有する構成である。
孔７０は、上端が開口して、軸形ボス１１の軸方向に形
成してあり、下端は塞がれている。軸形ボス１１は底面
を有する。
吐出孔７１は、フィン１２の下側の部位に、上記孔７０
と連通して形成されており、軸形ボス１１の周囲の四個
所に等角度間隔て開口している。
第９図に示すように、ノズル１５を孔７０に差し込み、
ノズル１５から封止剤６を吐出させると、封止剤６は吐
出ロア１から四方に吐出され、半導体チップ２の中心側
からフィン１２と回路基板１の実装面間に充填される。
封止剤６を吐出させる操作は、ノズルＩ５を−の孔７０
内に差し込んで行なえば済み、ノズル１５を順次別の孔
に差し込んで行う操作は不要てあり、この点て作業性か
良い。
第１１図は第６の発明の実施例を示す。
８０は孔であり、回路基板ｌのうち半導体チップ２か表
面実装された個所の周囲の回路基板１に複数形成しであ
る。
放熱体１０はフィン１２に孔か形成されていない構造で
ある。
回路基板ｌを表裏反転させ、ノズル１５を孔８０に差し
込み、ノズル１５から封止剤６を吐出させると、封止剤
６がフィン１２と回路基板ｌの実装面間に充填され、半
導体チップ２を封止する。
この実施例によれば、回路基板Ｉへの孔加工は放熱体１
０のフィン１２に孔を形成する加工に比べて比較的容易
であり、好都合である。
また、フィン１２は孔を有していないため、封止１１１
６か放熱体１０のフィン１２の上面側まで充填されてし
まうことは起きず、好都合である。
第１２図は第７の発明の実施例を示す。
第１３図、第１４図に併せて示すように、９０は、封止
剤（例えばエポキシ樹脂）を略半球状に圧縮形成した固
形の略半球状の封止部材である。
この封止部材９０には、頂部及びこの周囲に複数（例え
ば５個）の空気抜き孔９１か形成しである。
この略半球封止部材９０を使用した封止は、次のように
行う。
まず、第１２図（ａ）に示すように、回路基板１に表面
実装され、ワイヤボンディングされた半導体チップ２を
覆って、封止部材９０を載置する。
必要に応じて接着剤により接着して、封止剤９０を仮固
定する。
この状態で、回路基板ｌを炉内温度が１２０〜１５０℃
程度に設定されているキュア炉（図示せず）内に入れ、
数時間加熱する。
封止部材９０は溶融し、つぶれて半導体チップ２を覆う
。
このつぶれるときに、封止部材９０の内側の空気は、空
気抜き孔９１を通って良好に抜は出し、気泡は残らない
。
また、封止部材９０は重合反応して硬化し、打止剤６と
なって第１２図（ｂ）に示すように、半導体チップ２を
封止する。
ペースト状の封止剤を用い、注射器状の加熱容器を使用
して封止を行う場合には、ウオーミングアツプに時間を
要し、−の半導体チップについて数１０秒を要し、且つ
この後に封止剤内の気泡を取り除く脱泡工程も必要とな
り、生産性がよくなく、また、種々の設備も必要となる
という問題かある。しかし、上記第７の発明の実施例に
よれば、封止は、生産性良く、且つ特別の設備を必要と
せずに行われ、従来の問題は解決される。
なお、上記封止部材９０の形状は、半球状に限らず、逆
Ｕ字状、円錐形状等でもよい。
〔発明の効果〕
以上説明したように本発明の半導体チップの実装構造は
、放熱体を接着剤を介して半導体チップ状に搭載したこ
とにより、半導体チップの放熱性か向上する。また、放
熱体のフィンと回路基板の実装表面間に封止剤か充填さ
れているので、封止剤の流出範囲か小さく、且つ耐湿性
に優れているという優れた効果を奏する。
また、本発明の実装方法は、放熱体のフィンと回路基板
の狭い空間に封止剤を容易に注入することかでき、半導
体チップの表面に封止剤か完全に密着するので、半導体
チップの封止の信頼度が高いという効果を奏する。
請求項４の発明によれば、ノズル等の注入具を使用せず
、封止のためには単に加熱するだけで済み、封止作業を
簡単に行うことが出来る。
請求項５の発明によれば、ノズルを軸形ボスの孔−個所
に差し込んで行う作業だけで封止が完了することにより
、ノズルを複数の孔に順次差し込んで行う場合に比へて
作業性か良い。
請求項６の発明によれば、放熱体に孔を形成するという
比較的困難な機械加工を不要とし得、また放熱体の上面
への封止剤の上がりを防止し得る。
請求項７の発明によれば、注入具を必要とせずに、且つ
単に加熱するだけて済み、封止作業を生産性良く且つ特
別の設備を必要とせずに行うことか出来る。
【図面の簡単な説明】
第１図は本発明の断面図、 第２図は第２の発明の実施例の図、 第３図は第３の発明の実施例の図、 第４図の（ａ）、（ｂ）は第４の発明の実施例の図、 第５図は放熱体の１例の平面図、 第６図は放熱体の別の例の平面図、 第７図は放熱体の他の例の平面図、 第８図（ａ）、（ｂ）は第４の発明の実施例の変形例の
図、 第９図は第５の発明の実施例の図、 第１θ図は第９図中の放熱体の平面図、第１１図は第６
の発明の実施例の図、 第１２図は第７の発明の実施例の図、 第１３図は第１２図中の略半球状封止剤の平面図、 第１４図は第１３図中ＸＩＶ−ＸＩＶ線に沿う断面矢視
図、 第１５図は従来例の断面図である。 図において、 ｌは回路基板、 ２は半導体チップ、 ３はワイヤ、 ５．２０は接着剤、 ６は封止剤、 １０は放熱体、 １１は軸形ボス、 １２はフィン、 １３．７０．８０は孔、 １５はノズル、 ３０は注入具、 ３１は本体、 ３２は主注入路、 ３２Ａは分岐注入路、 ３３は開口、 ３６．９１は空気抜孔、 ６０．６１はタブレット状封止剤、 ７１は吐出孔、 ９０は封止部材 を示す。 特許出願人　富　士　通　株式会社 本発明の断面図 第 図 第３の発明の実施例の図 放熱体の１倒の平面図 放熱体の別の例の平面図 第 図 第 図 放熱体の他の例の平面図 第 図 （ｂ） 第４の発明の実施例の図 第 図 （ａ） （ｂ） 第４の発明の実施例の変形例の図 第 図 第５の発明の実施例の図 第 図 第９図中の放熱体の平面図 第 図 ９０封止部材 第１２図中の半球状封止部材平面図 筒 図 第１３図中！■−Ｉ■線（こ沿う断面矢視図第 図 第６の発明の実施例を示す図 第 図 第７の発明の実施例の図 第 図 従来例の断面図 第 図

Claims (7)

    【特許請求の範囲】
  1. （１）回路基板（１）に表面実装される半導体チップ（
    ２）であつて、 軸形ボス（１１）と、該軸形ボス（１１）を中心とし垂
    直に形成された板状のフィン（１２）とを、有する放熱
    体（１０）を備え、 該軸形ボス端面が接着剤（２０）を介して該半導体チッ
    プ（２）の上面に固着されることで、該放熱体（１０）
    が該半導体チップ（２）上に搭載され、 該フィン（１２）と該回路基板（１）の実装面間に充填
    された封止剤（６）により、該半導体チップ（２）が覆
    われたことを特徴とする半導体チップの実装構造。
  2. （２）請求項１に記載の放熱体（１０）のフィン（１２
    ）に所望に孔（１３）を配設し、該孔（１３）にノズル
    （１５）を挿入し該ノズル（１５）の先端から封止剤（
    ６）を吐出し、該フィン（１２）と回路基板（１）の実
    装面間に該封止剤（６）を充填して、半導体チップ（２
    ）を封止することを特徴とする半導体チップの実装方法
    。
  3. （３）軸心の上部に主注入路（３２）を有する本体（３
    １）と、 該本体（３１）の下部の中央部に、下面が開口する如く
    に形成された空洞（３５）と、 該主注入路（３２）が分岐し該本体（３１）の下部の側
    壁部分に設けられ、該空洞（３５）の内壁に開口（３３
    ）を有する分岐注入路（３２Ａ）とを、備えた注入具（
    ３０）を用い、 該注入具（３０）の下面を回路基板（１）の実装面に当
    接して、該空洞（３５）内に請求項１に記載の半導体チ
    ップ（２）及び放熱体（１０）を収容し、 次に該開口（３３）から封止剤（６）を吐出して、フィ
    ン（１２）と該回路基板（１）の実装面間に該封止剤（
    ６）を充填し、該半導体チップ（２）を封止することを
    特徴とする半導体チップの実装方法。
  4. （４）請求項１に記載の放熱体（１０）のフィン（１２
    ）の下面に、タブレット状封止剤（６０）を付着した状
    態で、該放熱体（１０）を半導体チップ（２）上に搭載
    し、 次にタブレット状封止剤（６０）を加熱・溶融すること
    で、半導体チップ（２）を含む回路基板（１）上に封止
    剤（６）を降下融着させて、該半導体チップ（２）を封
    止することを特徴とする半導体チップの実装方法。
  5. （５）請求項１に記載の放熱体（１０）の軸形ボス（１
    １）に、上端が開口とされた軸方向の孔（７０）及び上
    記フィン（１２）の下側の部位において上記孔（７０）
    と連通して周囲に開口した吐出孔（７１）を配設し、 該孔（１３）にノズル（１５）を挿入し該ノズル（１５
    ）の先端から封止剤（６）を吐出し、更に封止剤（６）
    を上記吐出孔（７１）より吐出し該フィン（１２）と回
    路基板（１）の実装面間に該封止剤（６）を充填して、
    半導体チップ（２）を封止することを特徴とする半導体
    チップの実装方法。
  6. （６）請求項１に記載の回路基板（１）のうち半導体チ
    ップ（２）が表面実装された個所の周囲の部位に孔（８
    ０）を配設し、 該孔（８０）にノズル（１５）を挿入し該ノズル（１５
    ）の先端から封止剤（６）を吐出し、該フィン（１２）
    と回路基板（１）の実装面間に該封止剤（６）を充填し
    て、半導体チップ（２）を封止することを特徴とする半
    導体チップの実装方法。
  7. （７）空気抜き孔（９１）を有し、上記半導体チップ（
    ２）を覆う形状の固形の封止剤製の封止部材（９０）を
    、上記半導体チップ（２）が表面実装された回路基板上
    （１）に、上記半導体チップ（２）を覆って載置し、 次に上記封止部材（９０）を加熱し溶融させて、上記半
    導体チップ（２）を封止剤（６）により封止することを
    特徴とする半導体チップの実装方法。
JP21351790A 1990-05-24 1990-08-10 半導体チップの実装構造及びその実装方法 Expired - Lifetime JPH06103727B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13441290 1990-05-24
JP2-134412 1990-05-24

Publications (2)

Publication Number Publication Date
JPH0472652A true JPH0472652A (ja) 1992-03-06
JPH06103727B2 JPH06103727B2 (ja) 1994-12-14

Family

ID=15127782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21351790A Expired - Lifetime JPH06103727B2 (ja) 1990-05-24 1990-08-10 半導体チップの実装構造及びその実装方法

Country Status (1)

Country Link
JP (1) JPH06103727B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548161A (en) * 1993-04-05 1996-08-20 Kabushiki Kaisha Toshiba Semiconductor apparatus capable of cooling a semiconductor element with low radiation efficiency
KR100716518B1 (ko) * 2006-09-20 2007-05-09 주식회사 알에프테크윈 선박 및 항로표지 통신망과 연동되는 지피에스 무선조난경보기 및 이를 이용한 무선조난경보시스템
JP2008541464A (ja) * 2005-05-18 2008-11-20 ネオバルブ テクノロジーズ，インコーポレイテッド 集積回路パッケージ構造体およびそれを製造する方法
US11380601B2 (en) 2017-07-24 2022-07-05 Murata Manufacturing Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548161A (en) * 1993-04-05 1996-08-20 Kabushiki Kaisha Toshiba Semiconductor apparatus capable of cooling a semiconductor element with low radiation efficiency
JP2008541464A (ja) * 2005-05-18 2008-11-20 ネオバルブ テクノロジーズ，インコーポレイテッド 集積回路パッケージ構造体およびそれを製造する方法
KR100716518B1 (ko) * 2006-09-20 2007-05-09 주식회사 알에프테크윈 선박 및 항로표지 통신망과 연동되는 지피에스 무선조난경보기 및 이를 이용한 무선조난경보시스템
US11380601B2 (en) 2017-07-24 2022-07-05 Murata Manufacturing Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH06103727B2 (ja) 1994-12-14

Similar Documents

Publication Publication Date Title
KR0167800B1 (ko) 반도체 장치와 그 제조방법
US5610442A (en) Semiconductor device package fabrication method and apparatus
US7244637B2 (en) Chip on board and heat sink attachment methods
JPH02342A (ja) 集積回路チツプ取付けおよびパツケ−ジ組立体
US8643172B2 (en) Heat spreader for center gate molding
JPH0472652A (ja) 半導体チップの実装構造及びその実装方法
JPS6146061B2 (ja)
JP2004165671A (ja) 半導体パッケージング構造
JP2850462B2 (ja) 半導体装置及びその製造方法
JPH07122670A (ja) ガラス封止型半導体装置の製造方法
JP2940491B2 (ja) マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板
JPH0228351A (ja) 半導体装置
KR100431501B1 (ko) 고전력 패키지 구조 및 제조 방법
JP3711669B2 (ja) 電子部品搭載用基板
JP3648238B2 (ja) 半導体装置の製造方法
JPH01133328A (ja) 半導体素子の封止方法
JPH05267503A (ja) 半導体装置
JPS6224646A (ja) 半導体装置
JPH08204048A (ja) 半導体チップの封止構造
KR0161354B1 (ko) 반도체장치
JPS6292331A (ja) 半導体チツプの封止方法
KR100729024B1 (ko) 반도체패키지 및 이를 위한 금형
JPS60165742A (ja) 半導体装置
JPS63110645A (ja) 半導体装置の製造方法
JPS62252155A (ja) 混成集積回路