JP2004165671A - 半導体パッケージング構造 - Google Patents

半導体パッケージング構造 Download PDF

Info

Publication number
JP2004165671A
JP2004165671A JP2003384708A JP2003384708A JP2004165671A JP 2004165671 A JP2004165671 A JP 2004165671A JP 2003384708 A JP2003384708 A JP 2003384708A JP 2003384708 A JP2003384708 A JP 2003384708A JP 2004165671 A JP2004165671 A JP 2004165671A
Authority
JP
Japan
Prior art keywords
substrate
die
substrate layer
notch
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003384708A
Other languages
English (en)
Inventor
Sai Mun Lee
リー・サイ‐ムン
Gurbir Singh
グルビル・シン
Cheng Why Tan
タン・チェン‐ワイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2004165671A publication Critical patent/JP2004165671A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】低コスト化および小型化を図る。
【解決手段】半導体装置（72）のためのパッケージング構造（30,130,230）であって、回路板の取付け面に面取付け可能であり、取付け面から離れた方に向いた第１の側（44）及びパッケージング構造における取付け面と同じ側にある第２の側（46）を有する基板（32）と、基板の第２の側における切り欠き（48）と、切り欠き内に取付けられかつ第１の側及び第２の側を有し、第１の側が取付け面から離れた方に向くとともに、第１の側の一部（74）が切り欠き内において基板にボンディングされた半導体ダイ（34）と、を備える。
【選択図】 図2

Description

本発明は、一般的に電子部品パッケージングの分野に関し、かつさらに特定すれば、半導体パッケージング構造、例えばセンサパッケージに関する。
半導体パッケージングは、ときには第１の側から切り欠かれた基板を含み、半導体ダイ（die）は、この切り欠き内に取付けられる。反対側に位置した基板の第２の側は、回路ボード上に基板を取付けることができるようにするために、電気接続部を有する。このようなアプローチは、図１に示す周知のイメージセンサパッケージによって例示されている。
ＳｉＧｅセンサダイ１０は、基板底部１４の頂部面の上方において切り欠かれたセラミック基板１２内に配置されている。電磁放射に応答するセンサダイ１０の活性面１６は、上方に向いている。センサダイ１０の下側は、エポキシ１８を利用して基板底部１４に取付けられている。ダイの活性面１６は、上方、外方及び下方にループ形成した金の相互接続線材２２によって、基板底部１４の頂部面における接点２０に接続されている。次に、センサ全体は、切り欠かれた部分全体にわたってカバーガラス２４によりシールされる。接点２０は、パッケージを面取付け可能にするために、基板の下側を通って延びている。
このようなパッケージングプロセスは、基板のために、有機基板のようなその他の材料より比較的高価な特殊なセラミック材料を必要とする。さらにパッケージ寸法は、ワイヤボンディングが第１のレベルの相互接続に利用される結果、比較的大きい。このことは、良好なワイヤループ形成のために空間を割当てなければならず、かつワイヤボンドキャピラリのためにも余裕を割当てなければならないためである。さらにこの通常のパッケージにおいて、ワイヤボンディングの利用は、全体的なパッケージ特性に影響を及ぼすそれぞれの電気接続部のインダクタンス及び容量の増加に貢献する。
本発明は、前記の欠点の１つ以上を克服することに、又は少なくとも部分的に軽減することに向けられている。
本発明の１つの態様によれば、半導体装置のためのパッケージング構造が提供される。パッケージング構造は、回路板上に取付けるための取付け面を有する。第１の側及び第２の側を有する基板が含まれている。基板の第１の側は、取付け面から離れた方に向いており、かつ基板の第２の側は、取付け面の方に向いている。基板の少なくとも第２の側に切り欠きが設けられている。第１の側及び第２の側を有する半導体ダイは、切り欠き内に取付けられ、ダイの第１の側は、取付け面から離れた方に向いている。半導体ダイの第１の側の一部は、切り欠きの面に電気的にボンディングされている。
ここで添付の図面を用いて、限定するわけではない例により本発明をさらに説明する。
ここでは本発明のいくつかの実施例を説明する。次の詳細な説明において、実施例が同じ又は類似の要素を有する場合、これらは、同じ参照符号によって名前を付けられ、かつそれにしたがって解釈されるものとする。
本発明の実施例は、パッケージのコスト及びパッケージの物理的な寸法のような従来の技術の態様に注意することによって、通常のパッケージの欠点に対する解決策を提供している。
本発明の有利な実施例は、とくにイメージセンサパッケージに関する。しかしながら本発明は、その他のパッケージングにも適用可能である。
本発明の１つの態様によれば、半導体装置のためのパッケージング構造が提供される。パッケージング構造は、回路板上に取付けるための取付け面を有する。第１の側及び第２の側を有する基板が含まれている。基板の第１の側は、取付け面から離れた方に向いており、かつ基板の第２の側は、取付け面の方に向いている。基板の少なくとも第２の側に切り欠きが設けられている。第１の側及び第２の側を有する半導体ダイは、切り欠き内に取付けられ、ダイの第１の側は、取付け面から離れた方に向いている。半導体ダイの第１の側の一部は、切り欠きの面に電気的にボンディングされている。
望ましくは切り欠きは、取付け面に向いた基板の露出した部分を含み、かつダイの第１の側の部分は、露出した部分にボンディングされている。
ある種の構造に対して、基板は、２つの層からなることができ、第１の層を通る穴は、第２の層にある切り欠きに接続されている。第１の層を通る穴は、望ましくは第２の層における切り欠きより小さい。これは、第１の層の露出した部分を残し、この部分にダイの上側面を電気的にボンディングするためである。
構造は、ダイの縁と基板との間においてシールするシール剤を有することができると有用である。
その代わりに又はそれに加えて、構造は、さらにダイの下において切り欠きの部分に熱伝導しかつ電気的に絶縁するカプセル封入剤（encapsulant）を有することができる。
構造は、センサチップダイに利用することができる。この場合、ダイを覆う非不透明のカバーが有用である。
本発明の第２の態様によれば、第１の面及び第２の面を有する第１の基板を含むパッケージング構造を提供し、電気接続部は、第２の面にある。第２の基板は、第１の面及び第２の面を有し、電気接続部は、第１の面から第２の面における取付けパッドに延びており、取付けパッドは、プリント回路板に取付けるために使われる。第１及び第２の面を有するダイは、その第１の面上に電気接続部を有する。第２の基板の第１の面は、第１の基板の第２の面に取付けられ、第１の基板の電気接続部は、第２の基板の電気接続部に電気的に接触している。ダイは、第１の基板の第２の面に取付けられており、ダイにおける電気接続部は、第１の基板の第２の面の電気接続部に固定的に及び電気的に取付けられている。加えてその底部面からダイの第１の面をシールするためにシール剤がある。
本発明の別の態様によれば、半導体装置パッケージング構造を組立てる方法を提供する。この方法は、第１の側、プリント回路板に面取付けするための反対の第２の側及び第２の側における切り欠きを有する基板を提供することを含む。半導体ダイは、切り欠き内に挿入され、かつ切り欠きの面に取付けられて電気的にボンディングされる。
本発明の再び別の態様によれば、半導体装置パッケージング構造を組立てる方法を提供する。半導体ダイは、基板の切り欠かれた側に挿入され、かつ切り欠きに取付けられて電気的にボンディングされ、かつ基板の切り欠かれた側は、それからプリント回路板上に面取付けされる。
したがって、例えば頂部面及び底部面及び複数の金属被覆されたパッド及びトレースを有する第１の基板と、プリント回路板上に取付けるためにその一方の面に配置された複数の経過部を有する第２の基板とを有するイメージセンサのためのパッケージング構造が提供できる。その頂部面に活性範囲を有しかつその縁に隆起部／ボンディングパッドを有するダイは、第１の基板に固定的に取付けられる。基板とダイの縁との間のシール剤は、下からダイの活性範囲を囲み、かつ第１の基板の頂部面に固定的に取付けられたカバーガラスは、上からこれを囲む。熱伝導する材料は、ダイからＰＣＢへの放熱を増強するように、ダイの底部面の回りに堆積することができる。
本発明は、例えばダイの活性面を基板に電気的に接続する電気的に導通する隆起部と第１のレベルの相互接続部のような金の線材を置き換えることによって、従来の技術の欠点に対する解決策を提供する。したがってワイヤボンディングを除去することを介して、一層薄いイメージセンサパッケージを取得することができ、かつ本発明は、第１のレベルの相互接続部のインダクタンス及び容量の減少を介して、一層良好な電気的特性を可能にする。
本発明は、例えば従来のこのようなパッケージと比較して比較的低コストで達成することができるイメージセンサの一層小さなフートプリント（foot-print）パッケージを可能にする利点も有する。
本発明は、追加的にダイからプリント回路板に直接の放熱経路を提供することによってパッケージの熱特性が改善されるパッケージング構造を可能にする。
図２によれば、本発明の第１の実施例による半導体パッケージング構造の横断面図を示している。さらに特定すれば、本発明は、このようなセンサに限定されず、又はセンサにさえ全く限定されないとはいえ、この特定のパッケージは、フリップチップセンサのためのパッケージを示している。図３は、図２の線３−３を通して第２の側から見たこの実施例の半導体パッケージング構造を示している。図４は、図２の線４−４を通して第１の側から見たこの実施例の半導体パッケージング構造の基板を示している。
３０で示されたパッケージ全体は、基板３２、半導体ダイ３４、カバーガラス３６、半導体ダイ３４と基板３２との間の相互接続部３８、及び半導体ダイ３４の端部の回りにおけるカプセル封入剤４０を含んでいる。
基板３２の最高点（extreme vertices）間に規定される容積は、基板が中空であるとはいえ、一般に平行六面体であり、中空部（hollow）は、第１の主面４４から対向する第２の主面４６まで延びている。平面図において、第１及び第２の対向する側４４、４６の両方から、基板の外側面は四角形を提供する。
基板における中空部は、基板内において出会う第１の主面４４における第１の切り欠き４２と第２の主面４６（図２の配向において下側）における第２の切り欠き４８とからなる。これらの第１及び第２の切り欠き４２、４８は、それ故に第１及び第２の中空部でもある。第２の側に近い切り欠き４８の回りの基板壁は、第１及び第２の側４４、４６に対して平行な方向に、第１の側４４における切り欠き４２の回りにおけるものより薄い。したがって横断面において、基板は、図２に示すようにステップを有する。
この実施例において基板３２は、２つの層、すなわち第１の上側の層５０及び第２の下側の層５２からなる。第１の上側の層５０は、第１の外側の主面を有し、この面は、基板の第１の側４４である。第２の主面５４も有する。第２の下側の層５２は、第１の主面５６及び第２の外側の主面を有し、この面は、基板の第２の側４６である。第１の上側の層５０の第２の主面５４は、第２の下側の層５２の第１の主面５６に取付けられ、かつ溶着（fused）している。２つの層の外側壁は整列し、かつ全体的に互いに同一面内にある。
切り欠き４２は、第１の上側層５０を通って延び、一方、切り欠き４８は、第２の下側層５２を通って延びている。そして、第１の上側層５０の壁は、第２の下側層５２のものより厚い。図３及び図４が示すように、この上側層の壁は、中心の四角形の中空部４２の回りに第１の層５０の第２の側５４（図２の配向において下側）の露出した部分５８を残しており、ここにおいて第２の層５２の第１の側５６によってカバーされていない。２つの層が重なり合うところにおいて、第１の層５０の第２の側５４のカバーされる部分６０も存在する。
金属被覆されたトレース６２は、露出した部分５８において第１の層５０の第２の側５４に設けられており、かつ一般に外方に第１の層５０の第２の側５４のカバーされる部分６０にまで延びている。追加的に経過部（vias）６４は、第２の層５２の側面を回ってその第１の側５６からその第２の側４６まで延びており、この第２の側は、構造のための取付け面である。経過部６４は、第２の側４６の取付けパッド７０で終端する。経過部６４は、２つの基板層を互いに接触したとき、トレース６２に電気的に接触する。取付けパッド７０は、使用の際、プリント回路板（ＰＣＢ）（図示せず）に取付けられる。
半導体ダイ３４は、基板３２の下側の切り欠き４８内に取付けられる。この実施例において、ダイはセンサチップ７２を含み、光に感応する活性の第１の側は、一番上において基板３２の第１の側４４の方に向いており、かつ対向する第２の側は、基板３２の第２の側４６の方に向いている。ダイ及び基板の相対寸法は、ダイが第１の基板層５０の中空部４２より長くかつ幅広いが（実際に本発明のある種の態様を動作させるために一層長く又は幅広いことが必要であるとはいえ）、第２の基板層５２の切り欠かれた部分４８より短くかつ狭いようになっている。このようにしてダイ３４の縁７４は、第１の基板層５０の第２の側５４の露出した部分５８に重なっている。
第１の基板層５０の第２の側５４の露出した部分５８に重なった半導体ダイ３４の縁７４は、それらの上側面にボンディングパッド７６を有する。これらは、センサチップ７２に電気的に接続されている（図示せず）。ボンディングパッド７６の位置は、第１の基板層５０の露出した部分５８におけるトレース６２の内側端部の位置に整合している。ダイ３４は、電気的な接続を形成するために、ボンディングパッド７６における相互接続隆起部３８を介して第１の層５０の露出した部分５８における整合したトレース６２に取付けられている。したがってゆるい線材を利用することなく、ボンディングパッド７６、相互接続隆起部３８、トレース６２及び経過部６４によって、ダイのセンサチップ７２と取付けパッド７０との間に電気的接続が存在し、センサからの出力及びセンサへの入力は、所定の取付けパッド７０に接続されている。
相互接続隆起部３８は、ダイ３４を基板３２に電気的に接続するために作用するだけでなく、基板３２へのダイ３４の機械的な取付けも提供する。隆起部３８は、ダイ３４におけるセンサチップ７２から基板３２に熱を運ぶために、熱伝導経路としても使われる。この実施例において、相互接続隆起部３８は、はんだ隆起部であるが、その代わりに又は本発明のその他の実施例において、ここにその他のタイプの隆起部、例えばメッキ隆起部、スタッド隆起部又は接着隆起部を利用してもよい。
シール剤４０は、ダイ３４のいちばん外側の縁を囲んでおり、ダイ３４と第２の基板層５２の切り欠かれた壁との間のあらゆる空間を囲んでおり、かつダイ３４の下側の第２の側においてこれらの縁にわずかに重なっている。このようにしてダイの頂部面は、基板３２の第２の側４６からアクセス不可能である。本実施例におけるシール剤は、ダイ３４の第１の側の浸潤及び汚れを防止するために、高い粘性を有する。シール剤は、ダイを所定の位置に保持するために、追加的な機械的な強さを提供する。
最後に環境からダイ３４に対する物理的な保護を提供するために、第１の基板層５０の第１の側４４に取付けられかつシールされたカバーガラス３６が存在する。したがってダイ３４の頂部面は、基板３２の第１の側４４からもアクセス不可能である。カバーガラス３６は、ダイ３４の頂部面の囲いかつシールを完了するが、一方、光が通過してセンサチップ７２に当たることを可能にする。
前記の実施例において、基板３２はＰＣＢであることができ、ダイ３４はＳｉＧｅであることができ、相互接続部３８ははんだ隆起部、シール剤４０はせき止め及び充填エポキシ、トレース６２は銅、経過部６８は銅、取付けパッド７０は銅、かつセンサチップ７２はＳｉＧｅであることができる。しかしながら本発明の権利範囲内において、材料は異なっていてもよい。
図５は、本発明の第２の実施例による半導体パッケージング構造１３０の側断面図である。図３及び図４も、この実施例に適用される。この実施例は、第１の実施例のパッキング構造３０を利用し、かつそれ故に前記の説明が適用される。しかしながら加えて熱伝導する材料のカプセル封入剤１３２（例えばエポキシ）が、ダイ３４と基板３２の第２の側４６との間の残りの切り欠き４８を満たしている。これは、ダイ３４の下側を完全にカプセル封入しており、かつパッケージを取付けたＰＣＢへのダイからの熱の消散を増強する。
熱伝導材料１３２の下側１３４は、改善された熱コンダクタンスのために、ＰＣＢとの良好な熱接触を提供するように、第２の基板層５２の第２の側４６のレベルと同一面内にある。
図６は、本発明の第３の実施例による半導体パッケージング構造２３０の側断面図である。図３及び図４も、この実施例に適用される。これもまた、第１の実施例にきわめて似ている。両方の実施例において類似の要素が利用される場合、同じ参照符号が適用されている。したがってこの実施例において、シール剤が半導体ダイ３４の縁の回りに制限されていないことを除いて、第１の実施例の前記の説明が適用される。
第３の実施例において、熱伝導しかつ電気的に絶縁するカプセル封入剤２３２（例えば高粘度のエポキシ）は、ダイの縁７４と第２の基板層５２の切り欠かれた壁との間、及びダイ３４の下側と基板３２の第２の側４６との間における残りの切り欠き４８を満たしている。したがってこれは、第２の実施例においてシール剤８０及びカプセル封入剤１３２が一緒になって占有するものと同じ空間を占有する。これは、ダイ３４の下側を完全にカプセル封入しており、かつパッケージを取付けたＰＣＢへのダイからの放熱を増強する。
第２の実施例によるもののように、熱伝導カプセル封入剤２３２の下側２３４は、改善された熱コンダクタンスのために、ＰＣＢとの良好な熱接触を提供するように、第２の基板層５２の第２の側４６のレベルと同一面内にある。
第２及び第３両方の実施例において、熱伝導カプセル封入剤の下側は、第２の基板層の第２の側のレベルと同一面内にある。しかしながら、カプセル封入剤は、残りの切り欠きを完全に満たす必要はなく、又は第２の基板層の第２の側のレベルほど下方に延びる必要はない。しかしながら、望ましくは、ＰＣＢ上に取付ける間に過剰のカプセル封入剤が変形することができる利用可能な空間が存在しないかぎり、このカプセル封入剤は、このレベルの下に延びておらず、さもなければ良好又は安定な接触を妨げることがある。
前記の実施例はカバーガラスを有し、このカバーガラスは、典型的には酸化けい素ガラスである。しかしながらその他のガラス又はプラスチック又はその他の非不透明な、望ましくは透明な層を利用することができる。その代わりにカバーは、ダイと基板３２の第１の側４４との間の中空部４２における電気的に絶縁するカプセル封入剤に置き換えることができる。少なくともダイがセンサチップである場合、このようなカプセル封入剤は、センスすべき周波数に対して非不透明（non-opaque）である。放熱が少なくとも望まれる場合、カプセル封入剤は、熱伝導することができると有用である。
説明した実施例は、基板の第１の側の頂部の上にカバーガラスを示している。その代わりに基板の第１の側は切り欠かれており、この切り欠き内にカバーガラスがあることができる。
本発明は、センサに限定されない。その他のダイを利用することができる。本発明のパッケージは、基板の第１の側からダイに光が到達しないように構成しかつ配置することさえできる。例えばこのことは、ガラスカバーの代わりに不透明なカバーにより、ダイの中空部又は基板の第１の側における不透明なカプセル封入剤が固体であることにより、又は基板の第２の側における切り欠きと接続する穴又は切り欠きを少なくとも持たないことにより達成することができる。
説明した実施例は、ダイの下にシール剤及び／又はカプセル封入剤を利用することにおいて相違している。ダイの縁の頂部面と第１の基板層の第２の側の露出した部分との間にシールだけがある程度にさえ、その他の組合せ及び変形が可能である。その他の可能性は、カプセル封入剤への熱伝達の速度を改善するためにカプセル封入剤の代わりに又はカプセル封入剤に加えて、ダイの下側に接触する熱拡散器を利用することを含む。熱拡散器（大きな熱伝導度を有する材料−例えば銅からなる）を加えることは、本発明が取付けられるボードへのダイからの低い熱抵抗経路を提供することによって、ダイから熱を抽出することを支援する。
本発明のパッケージング構造は、ダイとその基板との間のループ線材を収容するために十分に幅広くかつ十分に高い必要はない。その代わりにパッケージ全体は、従来の技術の構造におけるものより、例えば図１のものより短く、薄くかつ／又は狭くすることができる。本発明は、典型的に１ないし１．５ｍｍ（両方の側のワイヤボンディング長さ）の横方向寸法減少を可能にする。さらに小さなフートプリントを有しかつ改善した電気的特性の他に、本発明は、従来の技術のセラミックより高い熱伝導度を有するカプセル封入剤を介して、ダイからボードに直接の放熱経路を提供することによって、パッケージの熱特性を改善する機会も提供する。
種々のパッド、経過部、トレース、隆起部及び接続部について述べた。これら同じ部品の別の構成は、ダイから基板の取付け面に電気経路が存在するかぎり、可能であるか又は電気接続の完全に異なった構成である。
説明した実施例において、基板３２は、２つの層５０、５２からなる。しかしながら基板は、それより多くの層（所望の場合、３つ又は４つ又はそれ以上）又はそれより少ないもの（すなわち単一の基板である）を有することができる。実施例の２つの層は、融合したものとして説明した。しかしながらこれらは、当業者にとって容易に明らかなように、一緒に接着し、クランプし、ねじ止めし、又は保持することができ、又はさもなければその他の多数の方法において一緒に取付けることができる。基板におけるこれらの変形は、いぜんとして一緒に同じステップの形を有することができ、又は例えばそれ以上のステップ、不連続のステップ又は突起又は非平行六面体容積を有する種々のその他の形を有することができる。さらに説明した実施例において、それぞれの層は、それ自体単一の構造であるが、一方、層は一緒に結合された又は場合によっては分離した複数の部品からなることができる。例えば基板の下側部分は、切り欠きを完全に囲む必要はなく、ちょうど１つが第１の層の第２の側の下において構造のそれぞれの端部にある２つの端部壁からなることができる。したがってダイと基板との間のシールが維持されているかぎり、切り欠きの回りにおいて第２の層の壁にギャップがあってもよい。
今度は、図７を引用して本発明による第２の実施例のパッケージング構造の組立の方法を説明する。
ステップＳ１は、基板３２及び半導体ダイ３４の準備である。ステップＳ２において、半導体ダイ３４は、基板の切り欠き４８内に挿入され、かつこの位置に保持され、ダイ３４のはんだ隆起部３８は、第１の基板層５０の第２の側５４におけるトレース６２に接触する。ステップＳ３において、はんだ再流動方法が、はんだ隆起部を溶融しかつ固化するために利用され、それにより隆起部３８とトレース６２を電気的に接続し、かつダイを基板にボンディングする。
ステップＳ４において、シール剤８０は、第２の基板層５２の内側壁とダイ３４との間においてダイの縁の回りに配置され、それによりダイの第１の側を下からシールする。次に、ステップＳ５において、ダイの第２の側における切り欠き４８の残りの空間内にカプセル封入剤１３２が必要なレベルにまで満たされる。最後にステップＳ６において、組立の間に、第１の基板層の第１の面４４に、ガラスカバー３６が接着される。
後に、パッケージを取付けるとき、面取付けステップＳ７が存在し、このステップにおいて、ＰＣＢ上に面取付けされる。
このプロセスは、特定の順序Ｓ１ないしＳ７にして説明したが、いくつかの変更は可能である。例えばガラスカバーステップは、プロセスにおいて別のいつの時点に行なってもよい。追加的にはんだ再流動又は均等なステップは、凝固（又は硬化又はそのようなこと）が挿入の後に起こるかぎり、切り欠き内にダイを挿入する前に行なってもよい。
有利な実施例を引用して本発明を説明した。しかしながら本発明の権利範囲は、これらの有利な実施例によって決して制限されない。構造、寸法及び材料の利用における相違のような変形及び変更は、明細書内にはっきりと与えられているか又はいないかに関わりなく、本発明の権利範囲から離れることなく、当業者によって行なうことができることは明らかであろう。
従来のイメージセンサパッケージの横断面図である。 本発明の第１の実施例による半導体パッケージング構造の横断面の図である。 図２の線３−３に沿った図２の半導体パッケージング構造の図である。 図２の線４−４に沿った図２の半導体パッケージング構造の縁部分の図である。 本発明の第２の実施例による半導体パッケージング構造の横断面の図である。 本発明の第３の実施例による半導体パッケージング構造の横断面の図である。 本発明のパッケージング構造を組立る方法に関連するフローチャートである。
符号の説明
３０ パッケージング構造
３２ 基板
３４ 半導体ダイ
３６ 非不透明部分
３８ 電気接続部
４０ シール剤
４２ 中空部
４４ 基板の第１の側
４６ 基板の第２の側
４８ 切り欠き
５０ 基板の第１の層
５２ 基板の第２の層
５４ 第１の層の第２の側
５６ 第２の層の第１の側
５８ 露出した部分
６２ 電気接続部
６４ 電気接続部
７２ 半導体装置
７４ ダイの縁
７６ ボンディングパッド
１３０ パッケージング構造
１３２ カプセル封入剤
２３０ パッケージング構造

Claims (10)

  1. 半導体装置のためのパッケージング構造であって、
    回路板の取付け面に面取付け可能であり、前記取付け面から離れた方に向いた第１の側及び前記パッケージング構造における前記取付け面と同じ側にある第２の側を有する基板と、
    前記基板の第２の側における切り欠きと、
    前記切り欠き内に取付けられかつ第１の側及び第２の側を有し、前記第１の側が前記取付け面から離れた方に向くとともに、前記第１の側の一部が前記切り欠き内において前記基板にボンディングされた半導体ダイと、
    を備えることを特徴とするパッケージング構造。
  2. 前記切り欠きが前記取付け面に向いた前記基板の露出した部分を含むとともに、前記ダイの前記第１の側の前記部分が前記露出した部分にボンディングされ、前記基板が前記基板の前記第１の側から前記切り欠きに向かって延びる中空部を有することを特徴とする請求項１に記載の構造。
  3. 前記基板が第１及び第２の基板層を備え、前記第１の基板層が第１及び第２の対向する側を有するとともに、前記第２の基板層が第１及び第２の対向する側を有し、
    前記第１の基板層の前記第１の側が前記基板の第１の側であるとともに、前記第２の基板層の前記第２の側が前記基板の第２の側であり、
    前記第１の基板層の前記第２の側が前記第２の基板層の前記第１の側に取付けられている
    ことを特徴とする請求項１に記載の構造。
  4. 前記第２の基板層が、前記第２の基板層の前記第１の側から前記第２の基板層の前記第２の側に向かって延びる中空部を規定する内側壁を有し、前記内側壁が少なくとも前記切り欠きの一部を規定することを特徴とする請求項３に記載の構造。
  5. 前記第１の基板層が、前記第１の基板層の前記第１の側から前記第１の基板層の前記第２の側に向かって延びる中空部を有し、
    前記第１の基板層を通して延びる前記中空部が、前記第２の基板層を通して延びる前記中空部より小さく、そのため、前記第１の基板層の前記第２の側が前記第２の基板層の前記第１の側に取付けられた場合に、前記第１の基板層の前記第２の側の一部が露出して、前記第２の基板層の前記第１の側によって覆われていないようになっており、
    前記第１の基板層の前記露出した部分が、少なくとも切り欠きの一部を規定している
    ことを特徴とする請求項４に記載の構造。
  6. 前記ダイが前記切り欠きにボンディングされるところから前記取付け面に向かって延びる電気接続部と、前記ダイを前記電気接続部に接続するボンディングパッドとをさらに有することを特徴とする請求項１に記載の構造。
  7. 前記ダイが縁を有し、かつこの縁と前記パッケージング構造との間をシールするシール剤をさらに有し、前記シール剤が高粘度の材料を含むことを特徴とする請求項１に記載の構造。
  8. 前記半導体ダイの前記第２の側の前記切り欠き内に、熱伝導性および電気絶縁性を有するカプセル封入剤をさらに備え、前記カプセル封入剤が粘性を有した熱伝導材料を含むことを特徴とする請求項１に記載の構造。
  9. 前記ダイがセンサチップであることを特徴とする請求項１に記載の構造。
  10. 前記パッケージング構造における前記基板の前記第１の側と同じ側において前記基板に取付けられた非不透明部分をさらに有することを特徴とする請求項１に記載の構造。

JP2003384708A 2002-11-14 2003-11-14 半導体パッケージング構造 Pending JP2004165671A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
MYPI20024261 2002-11-14

Publications (1)

Publication Number Publication Date
JP2004165671A true JP2004165671A (ja) 2004-06-10

Family

ID=29728822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003384708A Pending JP2004165671A (ja) 2002-11-14 2003-11-14 半導体パッケージング構造

Country Status (4)

Country Link
US (1) US20040217451A1 (ja)
JP (1) JP2004165671A (ja)
DE (1) DE10343300A1 (ja)
GB (1) GB2396963B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256676A (ja) * 2011-06-08 2012-12-27 Citizen Holdings Co Ltd 発光装置
JP2012256677A (ja) * 2011-06-08 2012-12-27 Citizen Holdings Co Ltd 発光装置
WO2020183881A1 (ja) * 2019-03-12 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JP2021163950A (ja) * 2020-04-03 2021-10-11 Ｄｏｗａエレクトロニクス株式会社 光半導体パッケージの製造方法及び光半導体パッケージ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009515352A (ja) * 2005-11-09 2009-04-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 少なくとも１つのマイクロエレクトロニクス素子を密封するパッケージキャリアの製造方法及び診断素子の製造方法
TWI466282B (zh) * 2011-11-23 2014-12-21 Tong Hsing Electronic Ind Ltd 一種影像感測模組封裝結構及製造方法
US9678173B2 (en) 2013-05-03 2017-06-13 Infineon Technologies Ag Power module with integrated current sensor
US10168391B2 (en) * 2015-06-23 2019-01-01 Infineon Technologies Ag Multi-functional interconnect module and carrier with multi-functional interconnect module attached thereto
KR102126418B1 (ko) * 2015-11-03 2020-06-24 삼성전기주식회사 이미지 센서 패키지
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びｘ線撮像装置
US10699976B1 (en) 2019-01-29 2020-06-30 Infineon Technologies Ag Semiconductor module with external power sensor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04303946A (ja) * 1991-03-29 1992-10-27 Mitsubishi Electric Corp 半導体装置
US5491362A (en) * 1992-04-30 1996-02-13 Vlsi Technology, Inc. Package structure having accessible chip
US5327325A (en) * 1993-02-08 1994-07-05 Fairchild Space And Defense Corporation Three-dimensional integrated circuit package
US5617131A (en) * 1993-10-28 1997-04-01 Kyocera Corporation Image device having a spacer with image arrays disposed in holes thereof
US5831810A (en) * 1996-08-21 1998-11-03 International Business Machines Corporation Electronic component package with decoupling capacitors completely within die receiving cavity of substrate
JPH1197580A (ja) * 1997-09-24 1999-04-09 Matsushita Electric Works Ltd 半導体装置および集積半導体装置
JP3061014B2 (ja) * 1997-10-08 2000-07-10 日本電気株式会社 半導体装置及びその製造方法
JP3553349B2 (ja) * 1997-12-15 2004-08-11 新光電気工業株式会社 高周波用の半導体パッケージと半導体装置
US5910686A (en) * 1998-07-23 1999-06-08 Vlsi Technology, Inc. Cavity down HBGA package structure
FR2798226B1 (fr) * 1999-09-02 2002-04-05 St Microelectronics Sa Procede de mise en boitier d'une puce de semi-conducteur contenant des capteurs et boitier obtenu
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
TW461064B (en) * 2000-12-26 2001-10-21 Siliconware Precision Industries Co Ltd Thin-type semiconductor device having heat sink structure
US6791839B2 (en) * 2002-06-25 2004-09-14 Dow Corning Corporation Thermal interface materials and methods for their preparation and use

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256676A (ja) * 2011-06-08 2012-12-27 Citizen Holdings Co Ltd 発光装置
JP2012256677A (ja) * 2011-06-08 2012-12-27 Citizen Holdings Co Ltd 発光装置
WO2020183881A1 (ja) * 2019-03-12 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JP7449920B2 (ja) 2019-03-12 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JP2021163950A (ja) * 2020-04-03 2021-10-11 Ｄｏｗａエレクトロニクス株式会社 光半導体パッケージの製造方法及び光半導体パッケージ

Also Published As

Publication number Publication date
GB2396963B (en) 2006-07-26
DE10343300A1 (de) 2004-06-09
GB2396963A (en) 2004-07-07
US20040217451A1 (en) 2004-11-04
GB0326399D0 (en) 2003-12-17

Similar Documents

Publication Publication Date Title
US10438873B2 (en) Semiconductor chip package having heat dissipating structure
US7339278B2 (en) Cavity chip package
KR100480515B1 (ko) 반도체 장치
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US6411507B1 (en) Removing heat from integrated circuit devices mounted on a support structure
KR0135585B1 (ko) 반도체 장치용 패키지 및 반도체 장치
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
JP4901458B2 (ja) 電子部品内蔵基板
US20140264808A1 (en) Chip arrangements, chip packages, and a method for manufacturing a chip arrangement
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
TWI500181B (zh) 光電裝置之基座
KR101994715B1 (ko) 전자 소자 모듈 제조 방법
KR950030321A (ko) 반도체장치 및 그 제조방법 및 기판
JPH07169872A (ja) 半導体装置及びその製造方法
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
WO2004112129A1 (ja) 電子装置
JP2004165671A (ja) 半導体パッケージング構造
KR19990049144A (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JP4128945B2 (ja) 半導体装置
KR100618759B1 (ko) 하이브리드 모듈
JP2004119882A (ja) 半導体装置
CN112086402B (zh) 具有跨过界面的桥接件的线路板
JPH0897336A (ja) 半導体装置
KR100244090B1 (ko) 패키지형 집적회로장치와 그 제조방법
KR100230919B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060808

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061129