KR0167800B1 - 반도체 장치와 그 제조방법 - Google Patents

반도체 장치와 그 제조방법 Download PDF

Info

Publication number
KR0167800B1
KR0167800B1 KR1019940029011A KR19940029011A KR0167800B1 KR 0167800 B1 KR0167800 B1 KR 0167800B1 KR 1019940029011 A KR1019940029011 A KR 1019940029011A KR 19940029011 A KR19940029011 A KR 19940029011A KR 0167800 B1 KR0167800 B1 KR 0167800B1
Authority
KR
South Korea
Prior art keywords
substrate
resin
semiconductor element
semiconductor device
resin filling
Prior art date
Application number
KR1019940029011A
Other languages
English (en)
Other versions
KR950021434A (ko
Inventor
가와하라 도시미
나까세꼬 시냐
오사와 미쓰나다
다니구찌 시니찌로우
오스미 마유미
이시구로 히로유끼
가또 요시뚜구
가사이 주니찌
Original Assignee
세끼사와 다다시
후지쓰 가부시끼가이샤
미야따 유다까
규슈 후지쓰 일렉트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 다다시, 후지쓰 가부시끼가이샤, 미야따 유다까, 규슈 후지쓰 일렉트로닉스 가부시끼가이샤 filed Critical 세끼사와 다다시
Publication of KR950021434A publication Critical patent/KR950021434A/ko
Application granted granted Critical
Publication of KR0167800B1 publication Critical patent/KR0167800B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 소자를 수지봉지하는 반도체 장치 및 그 제조 방법에 관한 것이고, 소형화를 도모하면서 이형성 및 신뢰성을 향상하는 것을 목적으로 한다.
반도체 소자1과 이 반도체 소자1이 탑재되는 기판2와 반도체 소자1를 봉지하는 수지3과를 구비하는 반도체 장치에 있어서, 상기기판2에 수지 충전공14를 형성하고, 이 기판2의 반도체 소자1의 배설면과 다른면으로써, 상기 수지충전공14를 거쳐서 수지3을 도입하여 반도체 소자1을 봉지한다.
수지충전공 14를 거쳐서 직접적으로 기판상에 수지3을 도입하여 반도체 소자1을 봉지하는 것이 가능하다. 이로써, 종래와 같이 금형에 수지3이 통하기 어려운 컬부, 런너부등을 설치 할 필요는 없고, 또 수지3과 금형과의 접속면적을 적게하는 것이 가능하고, 이형성을 고려함이 없이 이형제의 종류나 첨가량을 선정할 수가 있다.

Description

반도체 장치와 그 제조방법
제1도는 제1의 발명에 있어서의 제1의 실시예를 설명하기 위한 도.
제2도는 제1의 발명에 있어서의 제1의 실시예를 설명하기 위한 도.
제3도는 제1의 발명에 있어서의 제1의 실시예를 설명하기 위한 도.
제4도는 제1의 발명에 있어서의 제2의 실시예를 설명하기 위한 도.
제5도는 제1의 발명에 있어서의 제3의 실시예를 설명하기 위한 도.
제6도는 제1의 발명에 있어서의 제4의 실시예를 설명하기 위한 도.
제7도는 제1의 발명에 있어서의 제5의 실시예를 설명하기 위한 도.
제8도는 제1의 발명에 있어서의 제6의 실시예를 설명하기 위한 도.
제9도는 제1의 발명에 있어서의 제7의 실시예를 설명하기 위한 도.
제10도는 제1의 발명에 있어서의 제8의 실시예를 설명하기 위한 도.
제11도는 제1의 발명에 있어서의 제9의 실시예를 설명하기 위한 도.
제12도는 제1의 발명에 있어서의 제10의 실시예를 설명하기 위한 도.
제13도는 제1의 발명에 있어서의 제11의 실시예를 설명하기 위한 도.
제14도는 제1의 발명에 있어서의 제12의 실시예를 설명하기 위한 도.
제15도는 제1의 발명에 관계되는 반도체장치의 제조방법을 설명하기 위한 도.
제16도는 제1의 발명에 관계되는 반도체장치의 제조방법을 설명하기 위한 도.
제17도는 제1의 발명에 있어서의 제1실시예에 관계되는 반도체장치의 변형예를 설명하기 위한 도.
제18도는 제17도에 도시하는 반도체장치의 제조방법을 설명하기 위한 도.
제19도는 제1의 발명에 관계되는 반도체장치의 제조방법의 변형예를 설명하기 위한 도.
제20도는 제1도의 발명에 관계되는 반도체장치의 제조방법에 변형예를 설명하기 위한 도.
제21도는 기계바이어스(mechnical vias)의 제조방법을 설명하기 위한 도.
제22도는 기계범프의 제조방법을 설명하기 위한 도.
제23도는 납땜범프의 높이를 균일화하는 제1의 방법을 설명하기 위한 도.
제24도는 납땜범프의 높이를 균일화하는 제1의 방법을 설명하기 위한 도.
제25도는 납땜범프의 높이를 균일화하는 제1의 방법을 설명하기 위한 도.
제26도는 납땜범프의 높이를 균일화하는 제1의 방법을 설명하기 위한 도.
제27도는 납땜범프의 높이를 균일화하는 제2의 방법을 설명하기 위한 도.
제28도는 납땜범프의 높이를 균일화하는 제2의 방법을 설명하기 위한 도.
제29도는 납땜범프의 높이를 균일화하는 제2의 방법을 설명하기 위한 도.
제30도는 납땜범프의 높이를 균일화하는 제2의 방법을 설명하기 위한 도.
제31도는 납땜범프의 높이를 균일화하는 제2의 방법을 설명하기 위한 도.
제32도는 납땜범프의 높이를 균일화하는 제2의 방법을 설명하기 위한 도.
제33도는 틀체와 상부 뚜껑체와의 접합구조의 예를 도시하는 도.
제34도는 제2의 발명에 있어서의 제1의 실시예를 설명하기 위한 도.
제35도는 제2의 발명에 있어서의 제2의 실시예를 설명하기 위한 도.
제36도는 제2의 발명에 있어서의 제3의 실시예를 설명하기 위한 도.
제37도는 제2의 발명에 있어서의 제4의 실시예를 설명하기 위한 도.
제38도는 제2의 발명에 있어서의 제5의 실시예를 설명하기 위한 도.
제39도는 제2의 발명에 있어서의 제6의 실시예를 설명하기 위한 도.
제40도는 제2의 발명에 있어서의 제7의 실시예를 설명하기 위한 도.
제41도는 제2의 발명에 있어서의 제8의 실시예를 설명하기 위한 도.
제42도는 제2의 발명에 있어서의 제9의 실시예를 설명하기 위한 도.
제43도는 제2의 발명에 있어서의 제10의 실시예를 설명하기 위한 도.
제44도는 제2의 발명에 있어서의 제11의 실시예를 설명하기 위한 도.
제45도는 제2의 발명에 있어서의 제12의 실시예를 설명하기 위한 도.
제46도는 제2의 발명에 있어서의 제13의 실시예를 설명하기 위한 도.
제47도는 제2의 발명에 있어서의 제14의 실시예를 설명하기 위한 도.
제48도는 제2의 발명에 있어서의 제15의 실시예를 설명하기 위한 도.
제49도는 제2의 발명에 있어서의 제16의 실시예를 설명하기 위한 도.
제50도는 제2의 발명에 있어서의 제17의 실시예를 설명하기 위한 도.
제51도는 제2의 발명에 있어서의 제18의 실시예를 설명하기 위한 도.
제52도는 제2의 발명에 있어서의 제19의 실시예를 설명하기 위한 도.
제53도는 제2의 발명에 있어서의 제20의 실시예를 설명하기 위한 도.
제54도는 제2의 발명에 있어서의 제21의 실시예를 설명하기 위한 도.
제55도는 제2의 발명에 있어서의 제22의 실시예를 설명하기 위한 도.
제56도는 제2의 발명에 관계되는 반도체장치의 제조방법을 설명하기 위한 도.
제57도는 제2의 발명에 관계되는 반도체장치의 제조방법을 설명하기 위한 도.
제58도는 제2의 발명에 있어서의 제1실시예에 관계되는 반도체장치의 변형예를 설명하기 위한 도.
제59도는 제58도에 도시하는 반도체장치의 제조방법을 설명하기 위한 도.
제60도는 기판의 분리방법의 종류를 도시하는 도.
제61도는 틀체를 기판에 배설(配設)하는 공정을 도시하는 도.
제62도는 틀체를 형성하는 다른 방법을 설명하기 위한 도.
제63도는 접합재의 배설방법을 설명하기 위한 도.
제64도는 접합재의 배설방법을 설명하기 위한 도.
제65도는 접합재의 배설방법을 설명하기 위한 도.
제66도는 수지충전공의 형성방법을 설명하기 위한 도.
제67도는 수지충전공의 형성방법을 설명하기 위한 도.
제68도는 제2의 발명에 관계되는 반도체장치의 제조방법의 변형예를 설명하기 위한 도.
제69도는 제2의 발명에 관계되는 반도체장치의 제조방법의 변형예를 설명하기 위한 도.
제70도는 제2의 발명에 관계되는 반도체장치의 제조방법의 변형예를 설명하기 위한 도.
제71도는 제2의 발명에 관계되는 반도체장치의 제조방법의 변형예를 설명하기 위한 도.
제72도는 제2의 발명에 관계되는 반도체장치의 제조방법의 변형예를 설명하기 위한 도.
제73도는 제2의 발명에 관계되는 반도체장치의 제조방법의 변형예를 설명하기 위한 도.
제74도는 종래의 반도체장치의 일예를 설명하기 위한 도.
본 발명은 반도체소자를 수지봉지(樹脂封止)하는 반도체장치와 그 제조 방법에 관한 것이다.
근년, 퍼스널컴퓨터를 위시한 전자기기는 다운사이징화, 소형화가 지향되고 있고, 이에 수반하여 전기기기에 탑재되는 반도체 장치의 소형화가 요구되고 있다.
또, 반도체장치는 반도체소자의 크기에 대하여 반도체소자를 보지(保持)하는 기판 또는 봉지수지의 용적이 크므로, 소형화를 도모하기 위해서는 봉지수지를 적절히 형성할 필요가 있다.
한편, 반도체장치를 소형화함으로써 방열특성은 저하하므로, 효율이 좋은 방열수단을 강구할 필요가 있다.
이로써, 소형화를 실현함과 아울러 성형성과 열효율성이 양호한 반도체장치가 소망되고 있다.
제74도는 종래의 반도체장치 60의 구조와 그 제조방법을 나타내고 있다. 제74(c)도에 나타내는 바와같이, 종래의 반도체장치 60은 반도체소자 1, 성형수지 3, 리드프레임(lead frame) 46 등에 의하여 구성되어 있다. 반도체소자 1은 리드프레임 46에 형성된 다이패드(die-pad)부 39상에 다이본딩(die-bonding)되어 있고, 또 반도체소자 1의 상면에 형성된 전극패드부 40(제74(a)도에 도시함)과 리드프레임 46의 내부리드부와의 사이에는 배선 10이 배설되어 있다. 또 성형수지 3은 반도체소자 1, 배선 10과 리드프레임 46의 내부리드부분을 봉지하도록 되어 있고, 이에 의하면 반도체 소자 1과 배선 10을 보호하고 있다.
제74(b)도는 성형수지 3의 형성방법을 설명하기 위한 도이다. 같은도면에 있어서, 20a는 상형(上型)이고, 20b는 하형(下型)이고, 이들은 협동하여 이송성형금형을 구성한다. 제74(a)도에 도시된 바와같이 반도체소자 1이 탑재됨과 아울러 배선 10이 본딩된 리드프레임 46은 상형 20a와 하형 20b의 사이에 장착된다.
그리하여, 상형 20a에 배설된 플런저(plunger) 22가 수지 타블렛(tablet) (단점형(dot pattern)으로 도시함)를 가열하면서 압압함으로써, 용융 수지 타블렛(성형수지3)는 컬(cull)부 43, 런너(runner)부 44, 게이트(gate)부 45를 거쳐서 상형 20a와 하형 20b에 형성되어 있는 캐비티(cavity)부내에 도입된다. 상형 20a와 하형 20b에 형성된 캐비티부(요부)는 반도체장치 60의 외형에 대응한 형상으로 되어 있고, 이로써, 이 캐비티부내에 수지가 충전됨으로써 성형수지 3은 소정형상의 패키지를 구성한다.
상기한 종래의 수지충전방법으로는, 성형수지 3이 컬부 43, 런너 44, 게이트부 45에 각각 반도체장치 60의 패키지부분과 일체적으로 잔류하므로, 반도체장치 60을 상형 20a와 하형 20b에서 이형한 후, 잔류한 수지를 게이트 부에서 분열하여 폐기물로서의 처리가 행해졌었다.
한편, 수지와 같이 반도체소자 1은 구동함으로써 발명하나, 상기와 같이 제조되는 반도체장치 60에 있어서는, 반도체소자 1로 발생하는 열은 성형수지 3을 거쳐서 열 전도되고, 특히 두께가 얇은 패키지배면(도면중, 하부의 면)에서 방열하는 구성으로 되어 있다.
상기와 같이 성형수지 3은 반도체소자 1과 배선 10을 보호하는 것을 주된 기능으로 하나, 그 특성상, 접착강도가 요구된다. 즉, 내설되는 반도체소자 1과 배선 10과의 접착강도가 약한 경우에는 패키지내에서 반도체소자 1과 배선 10의 이동이 생길 염려가 있고, 반도체소자 1과 배선 10을 확실히 보호할 수 없게 되어, 반도체 장치 60의 신뢰성이 저하해 버린다.
또, 이송성형을 하는 경우에는 필연적으로 성형물을 상형 20a와 하형 20b에서 이형할 필요가 없고, 이 이형에 있어서는 상기 접착강도가 강하지 않는 쪽이 이형특성은 양호하게 된다. 이로써, 종래에는, 수지 3에 이형제를 첨가하는 것이 행해지고 있고, 상기한 반도체 장치 60의 신뢰성과, 상형 20a와 하형 20b로 부터의 이형성과의 밸런스가 가장 적당하게 되도록 이형제의 첨가량과 종류를 선정하는 것이 행해져 있었다. 구체적으로는 컬부 43, 런너부 44, 게이트부 45중, 이형성이 악화하기 쉬운 것은 가장 좁혀져서 가늘게 되어 있는 게이트부 45이다. 따라서, 일반적으로 게이트부 45에 있어서의 이형성을 기준으로서 이형제의 첨가량과 종류를 선정하는 것이 행해져 있다.
그런데, 최근과 같이 반도체장치 60의 소형화가 진행하여 패키지 형상이 작게되면, 이에 수반하여 컬부 43, 런너부 44, 게이트부 45도 소형화되어 이형성이 악화한다. 따라서, 소형화에 수반하여 첨가되는 이형제의 양을 증대할 필요가 있으나 이형제의 양을 증대하면 상기와 같이 반도체장치 60의 신뢰성이 저하하는 문제점이 있었다.
한편, 방열성에 주목하면 종래 구성의 반도체장치 60에서는 패키지 배면에서 방열하는 구성으로 되어 있으므로, 반도체소자 1로 부터의 발열을 효율좋게 방열할 수 없는 문제점이 있었다. 또, 이를 해결하기 위해서는 패키지에 별개에 다수의 방열핀을 가진 방열부재를 설치한 구성도 사용되고 있으나 이 방열부재를 설치한 구성으로는 반도체장치 전체의 형상이 대형화해버리고, 소형화에 반하는 문제점이 있었다.
본 발명은 상기의 점에 비추어 된 것이고, 소형화를 도모하면서 이형성과 신뢰성을 향상할 수 있는 반도체장치와 그 제조방법을 제공하는 것을 목적으로 한다.
또, 본 발명의 다른 목적은 소형화를 도모하면서 방열성의 양호한 반도체장치와 그 제조방법을 제공함에 있다.
상기 과제는 하기의 수단을 강구함으로써 해결할 수 있다.
본 발명에서는, 반도체소자와 이 반도체소자가 탑재되는 기판과 반도체소자를 봉지하는 수지를 구비하는 반도체 장치에 있어서, 상기 기판에 수지충전공을 형성하고, 이 기판의 반보체소자의 배설면과 다른 면에서 상기 수지충전공을 거쳐서 수지를 도입하여 반도체소자를 봉지해서 되는 구성으로 한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 기판의 반도체소자의 배설면과 다른 면에, 상기 수지충전공이 개구되는 요부를 형성해서 되는 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 수지로서 이형제를 포함하지 않은 봉지수지재를 선정해서 되는 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 반도체소자를 기판에 배설된 배선기판에 전기적으로 접속함과 아울러, 이 배선기판에 외부 접속용의 외부 접속단자를 형성한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 반도체 소자와 배선기판을 배선으로 접속한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 반도체소자와 배선기판을 범프(bump)로 접속한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 외부 접속단자를 리드부재로 형성한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 외부 접속단자를 범프로 형성한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 외부 접속단자를 바이어스(vias)로 구성한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 배선기판을 다층배선기판으로 한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 다층배선 기판을 배선층과 절연층을 교대로 적층한 구조로 하여 이 배선층간의 전기적 접속을 기계 펌프에 의해 행하는 구성으로 한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 수지 충전공을 복수개 형성해서 되는 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 수지의 상부에 관통공이 형성된 뚜껑체를 하고, 이 관통공을 수지에 포함되는 수분의 배출공으로 한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 뚜껑체를 고열전도율재로 형성한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 반도체소자와 이 반도체소자가 탑재되는 배선기판과 이 배선기판상에 반도체소자를 대향이간(對向離間)한 상태로 둘러싸도록 배설됨과 동시에 내부에 수지가 충전됨으로써 반도체소자를 봉지하는 구성으로 된 틀체를 구비하는 반도체장치에 있어서, 상기 틀체에 수지 충전공을 형성하고, 이 틀체의 반도체소자와의 대향면과 다른 면에서 틀체내에 수지충전공을 거쳐서 수지를 도입하여 반도체소자를 봉지하는 구성으로 한 것을 특징으로 하는 것이다.
또, 본 발명의 방법에서는, 기판에 이 기판을 관통하는 수지충전공을 형성함과 동시에, 이 기판의 반도체소자 배설면에 배선기판을 배설하는 기판형성공정과, 상기 기판에 반도체소자를 탑재함과 동시에, 이 반도체소자와 배선기판을 전기적으로 접속하는 반도체소자 탑재공정과, 상기 반도체소자가 탑재된 기판을 상기 수지충전공의 반도체소자의 배설측과 다른 측의 개구가 수지충전용 금형에 형성된 수지충전기구와 직결(直結)하는 구성으로 되도록 수지충전용 금형에 장착하고, 상기 수지 충전기구에 의하여 공급되는 수지를 수지충전공을 거쳐서 기판의 반도체소자의 배설측에 충전하는 수지 충전공정과, 상기 배선기판에 외부 접속용의 외부 접속단자를 형성하는 외부 접속단자 형성 공정을 가지는 것을 특징으로 하는 것이다.
또, 본 발명의 방법에서는, 상기 기판형성 공정에 있어서, 상기 기판의 반도체소자의 배설위치와 다른면에서, 상기 수지충전공의 형성위치를 포함하는 위치에 상기 수지충전공정에서 사용되는 수지충전기구를 구성하는 플런저포트(plunger pot)와 대략 동일한 면적을 가지고 이 플런저포트와 접속되는 요부를 형성하는 것을 특징으로 하는 것이다.
또, 본 발명의 방법에서는, 상기 수지충전공정에 있어서, 상기 기판과 수지 충전기구가 설치된 수지충전금형 사이에 수지의 누설을 방지하는 플레이트(plate)를 배설하고, 이 플레이트를 거쳐서 수지충전공에 상기 수지충전 기구로써 수지를 충전하는 것을 특징으로 하는 것이다.
또, 본 발명의 방법에서는, 상기 수지충전 공정에 있어서, 상기 요부에 삽입하는 상태의 수지 타블렛(tablet)를 형성하고, 이 수지 타블렛을 요부에 삽입 장착한 상태로 상기 기판을 수지충전금형에 장착하여, 상기 수지충전기구를 구성하는 플런저포트에 의하여 수지 타블렛을 압압하고, 수지를 수지충전공을 거쳐서 기판의 반도체 소자의 배설측에 충전하는 것을 특징으로 하는 것이다.
또, 본 발명에서는, 반도체 소자와 이 반도체 소자를 보지하는 기판과 상기 반도체 소자와 접속됨과 동시에 외부접속용의 외부접속단자가 형성해서 되는 배선기판과, 상기 반도체 소자를 봉지하는 수지를 구비하는 반도체 장치에 있어서, 상기 기판을 상기 반도체 소자의 측면과 당접하여 반도체소자를 둘러싸도록 구성한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 기판을 방열특성이 양호한 재료로 형성한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 기판은 복수의 분리기판으로 구성되어 있고, 이 분기기판을 조합하여 상기 반도체소자를 둘러싸는 구성으로 한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 분리기판과 열전도성이 양호한 접합재료로 접합한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 기판에 수지충전공을 형성하고, 이 기판의 배선기판의 배설면과 다른 면에서 상기 수지충전공을 거쳐서 수지를 도입하여 반도체 소자를 봉지하는 구성으로 한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 반도체소자의 배선기판과 전기적 접속이 행해지는 접속면과 상기 기판의 배선기판이 배설되는 배설면이 대략 동일면으로 되도록 구성한 것을 특징으로 하는 것이다.
또, 본 발명에서는, 상기 반도체소자의 기판에 둘러싸여 있지 않은 면과 열 전도가능한 구성으로 접속된 방열부재를 설치한 것을 특징으로 하는 것이다.
또, 본 발명의 방법에서는, 기판을 구성하는 복수의 분리기판을 형성하는 분리기판 형성공정, 상기 분리기판을 접합제를 거쳐서 반도체소자에 접합하여, 이 반도체소자를 둘러싸는 기판을 형성하는 기판형성 공정과, 상기 기판에 배선기판을 배설함과 동시에, 이 배선기판과 반도체 소자를 전기적으로 접속하는 접속공정과, 상기 반도체소자를 보지한 기판을 수지충전기구가 설치된 수지충전용 금형에 장착하고, 이 수지충전기구에 의하여 상기 기판상에 수지를 충전하고, 반도체소자의 배선기판과 접속되는 면을 수지봉지하는 수지충전공정과, 상기 배선기판에 외부접속용의 외부접속단자를 형성하는 외부접속단자 형성공정을 가지는 것을 특징으로 하는 것이다.
또, 본 발명의 방법에서는, 상기 분리기판 형성공정에 있어서, 상기 기판은 구성하는 분리기판의 적어도 1개의 수지를 충전할 때 사용하는 수지충전공을 형성하고, 또한, 상기 수지충전공정에 있어서, 이 수지충전공이 수지충전기구와 직결하는 구성으로 되도록 기판을 수지충전용 금형에 장착하고, 수지충전기구에 의하여 공급되는 수지를 상기 수지충전공을 거쳐서 반도체 소자의 배선기판과 접속되는 면에 충전하는 것을 특징으로 하는 것이다.
더욱이, 본 발명에서는 상기 접속공정에 있어서, 배선기판과 반도체장치를 접속하는 방법으로서, 플립, 칩법 또는 TAB(Tape Automated Bonding)법 또는 배선본딩법의 어느 하나를 채용한 것을 특징으로 하는 것이다.
상기한 수단은 상기와 같이 작용한다.
본 발명의 방법에 의하면 기판에 형성된 수지충전공을 거쳐서 직접적으로 기판상에 수지를 도입하여 반도체소자를 봉지하는 것이 가능케 된다. 이로써, 종래와 같이 금형에 컬부, 런너부, 게이트부 등을 설치할 필요는 없게되고, 또 수지와 금형과의 접촉면적을 작게하는 것이 가능케 되고, 이형성을 고려함이 없이 이형제의 종류나 첨가량을 설정할 수 있다. 이에 의하여, 접착강도가 큰 수지를 사용하는 것이 가능케 되고 소형화를 도모하더라도 반도체장치의 신뢰성을 향상시킬 수 있다.
또, 본 발명에 의하면, 기판의 반도체소자의 배설면과 다른면에 수지충전공이 개구되는 요부를 형성함으로써, 이 요부와 금형에 형성된 플런저포트를 연통시킴으로써, 수지의 누설을 방지함과 동시에 수지의 수지충전공으로의 도입을 원활이 할 수 있다.
또, 본 발명에 의하면, 수지로서 이형제를 포함하지 않는 봉지 수지재를 선정함으로써 접착강도는 더 강하게 되어 반도체장치의 신뢰성을 향상시킬 수 있다.
또, 본 발명에 의하면, 반도체소자를 기판에 배설된 배선기판에 전기적으로 접속함과 동시에, 이 배선기판에 외부접속용의 외부접속단자를 형성함으로써 반도체소자로 부터의 전기배선의 인출을 간단한 구성으로 용이하게 행할 수 있다.
또, 본 발명에 의하면, 반도체소자와 배선기판과의 접속을 배선 또는 범프에 의하여 행함으로써, 반도체소자와 배선기판과의 접속을 용이하고, 고밀도로 할 수 있다.
또, 본 발명에 의하면, 외부접속단자를 리드부재에 의하여 형성함으로써, 반도체장치를 실장할 때의 실장성을 향상시킬 수 있다.
또, 본 발명에 의하면, 외부접속단자를 범프에 의하여 형성함으로써, 반도체 장치를 실장할 때의 단자접속을 고밀도로 할 수 있다.
또, 본 발명에 의하면, 외부 접속단자를 바이어스에 의하여 구성함으로써, 외부 접속단자의 배설위치를 자유도를 갖게 할 수 있음과 동시에 접속을 고밀도로 행할 수 있다. 상기한 리드부재와 범프와의 병용도 가능케 된다.
또, 본 발명에 의하면, 배선기판을 다층배선기판으로 함으로써, 반도체소자에서 외부접속단자에 이르기까지의 배선경로의 선정에 자유도를 갖게 할 수 있다.
또, 본 발명에 의하면, 다층배선 기판을 배선층과 절연층을 교대로 적충한 구조로 하고, 이 배선층간의 전기적 접속을 기계범프로 행함으로써, 각 배선층간의 접속은 절연층에 형성된 구멍을 거쳐서 각 배선층을 소성가공함으로써 행할 수 있다. 이 때문에 각 배선층간의 전기적 접속을 간단히 또한 확실히 할 수 있다.
또, 본 발명에 의하면, 수지충전공을 복수개 형성함으로써, 수지의 충전의 치우침을 방지할 수 있음과 동시에 수지충전량이 증대하여 충전시간의 단축을 도모할 수 있다.
또, 본 발명에 의하면, 수지의 상부에 관통공이 형성된 뚜껑체를 배설함으로써, 수지에 포함되는 수분은 반도체장치를 실장할 때 인간되는 열에 의하여 수증기로 되어 배제되므로 반도체장치의 신뢰성을 향상시킬 수 있다.
또, 본 발명에 의하면, 상기 뚜껑체를 고열 전도율재에 의하여 형성함으로써 반도체 장치의 방열특성을 향상할 수 있다.
또, 본 발명에 의하면, 틀체의 반도체 소자와의 대향면과 다른 면에서 틀체내로 수지충전공을 거쳐서 수지를 도입하여 반도체 소자를 봉지하는 구성으로 함으로써 본 발명의 구성에 있어서도 수지와 금형과의 접촉면적을 작게하는 것이 가능케 되고, 이 형성을 고려함이 없이 이형제의 종류나 첨가량을 선정 할 수 있다. 이로써, 접착강도가 큰 수지의 사용이 가능케 되고, 소형화를 도모하더라도 반도체장치의 신뢰성을 향상시킬 수 있다.
또, 본 발명의 방법에 의하면, 수지충전 금형사이에 수지의 누설을 방지하는 플레이트를 배설함으로써, 수지의 누설은 방지되어 수지의 소비량이 저감됨과 동시에, 누설한 수지의 제거작업을 필요치 않게 할 수 있다.
또, 본 발명에 의하면, 기판이 반도체소자의 측면과 접촉하여 반도체소자를 둘러싸도록 구성함으로써, 반도체소자와 기판의 접촉면적은 크게되어 이 기판을 거쳐서 반도체 소자로 발생한 열을 배출할 수 있다. 이로써, 반도체 소자의 방열특성을 향상시킬 수 있다. 또, 방열은 반도체 소자를 보지하는 기판을 이용하여 행하고 있기 때문에 반도체장치가 대형화되어 버리는 일이 없다.
또, 본 발명에 의하면, 기판을 방열특성이 양호한 재료에 의하여 형성함으로써, 반도체장치의 방열특성을 향상시킬 수 있다.
또, 본 발명에 의하면, 기판을 복수의 분리기판으로 구성하고, 이 분리기판을 조합하여 반도체 소자를 둘러싸는 구성으로 함으로써, 반도체 소자와 분리기판과의 접합을 용이하게 할 수 있고, 조립성을 향상시킬 수 있다.
또, 본 발명에 의하면, 분리기판을 열전도성이 양호한 접합에 의하여 접합함으로써, 반도체 소자와 분리기판사이와 분리기판끼리의 열전도를 양호하게 할 수 있고, 반도체 장치의 방열특성을 향상시킬 수 있다.
또, 본 발명에 의하면, 반도체 소자의 배선기판과 전기적 접속이 행해지는 접속면과, 상기 기판의 배선기판이 배설되는 배설면이 대략 동일면으로 되도록 구성함으로써 반도체 소자와 배선기판의 전기적 접속을 용이하게 할 수 잇다.
또, 본 발명에 의하면, 반도체소자의 기판에 둘러싸여 있지 않은 면에 방열부재를 열 전도가능한 구성으로 접속함으로써 반도체소자의 방열을 보다 유효하게 행할 수 있다.
더욱이, 본 발명에 의하면, 배선기판과 반도체장치를 접속하는 방법으로서, 플립·칩법 또는 TAB(Tape Automated Bonding)법 또는 배선본딩법의 어느 하나를 채용함으로 배선기판과 반도체장치의 접속을 고밀도로, 또한 용이하고, 확실하게 행하는 것이 가능케 된다.
[실시예]
다음에 본 발명의 실시예에 대하여 도면과 함께 설명한다.
제1도 내지 제33도는 본원발명의 제1의 발명을 설명하기 위한 도이고, 제34도 내지 제73도는 본원발명의 제2의 발명을 설명하기 위한 도이다.
먼저 제1도 내지 제33도를 사용하여 제1의 발명에 대하여 설명한다.
제1도 내지 제3도는 제1의 발명의 제1실시예인 반도체장치 200을 나타내고 있다. 제1도는 제2도에서의 A-A선에 따른 단면도이고, 또 제3도는 제2도에 있어서의 B-B선에 따른 단면도이다.
각 도면에 있어서, 1은 반도체소자이고, 베이스기판 2(이하, 단순히 기판이라 함)의 다이패드 39상에 다이본드층 18에 의하여 고정되어 있다. 이 기판 2는 열전도성이 양호한 금속재료에 의하여 구성되어 있고, 그 하부에는 수지충전 요부 53이 형성되어 있다. 또, 기판 2에는 수지충전공 14가 기판 2를 관통하도록 형성되어 있고, 이 수지충전공 14의 하부개구부는 수지충전요부 53내에 개구하여 있다 (제3도에 상세히 도시함).
또, 기판 2의 반도체소자 1의 배설면에는 다층배선기판 55가 배설되어 있다. 다층배선기판 55는 절연층 9와 배선층 15에 의하여 구성되어 있고, 본 실시예에 있어서는 다층배선기판 55가 절연층 9에 끼워져서 절연된 구성으로 되어 있다. 이 다층배선기판 55는 그 내측단부에 있어서 반도체소자 1의 상면에 형성된 전극패드 40과 배선 10에 의하여 전기적으로 접속되어 있고, 또 다층배선기판 55의 외측단부에는 실장기판 (도시되어 있지 않음)에 형성된 접속단자와 반도체장치 200을 접속하기 위한 외부접속단자로 되는 외부리드 4가 배설되어 있다. 이 외부리드 4는 배선층 15에 도전접합제 16으로 접합되어 있고, 또 도면중 하방으로 절곡 형성되어서 갈매기 날개 (gull-wing) 형상으로 형성되어 있다. 또, 이 외부리드 4의 상면부는 접합시험 등을 할 때 프로브핀(probe pin)이 접속되는 테스트패드부(test pad portion) 52로 되어 있다.
또, 기판 2의 상부소정위치에는 틀체 5가 반도체소자 1을 둘러싸도록 배설되어 있고, 더욱이 이 틀체 5의 상부에는 뚜껑체 7a가 배설되어 있다. 이 틀체 5와 상부 뚜껑체 7a는 모두 열전도성이 양호한 금속재료로 형성되어 있고, 납땜, 접착, 또는 용착등으로 접합되어 있다.
제33(a)-(e)도는 틀체 5와 상부 뚜껑체 7a의 접합형상을 나타내고 있다. 제33(b)도는 틀체 5의 상부에 상부 뚜껑체 7a를 배치한 상태로 접합한 것이다. 또, 제33(b)도는 틀체 5의 측부에 상부 뚜껑체 7a를 접합한 상태로 접합한 것이다. 또, 제33(c)도는 상부 뚜껑체 7a의 외주부에 플랜지(flange)부를 설치하여 이 플랜지부가 틀체 5가 외주상연부(外周上緣部)에 접합되도록 구성한 것이다. 또, 제33(d)도는 틀체 5의 상연부에 단부를 형성하고, 이 단부에 상부 뚜껑체 7a를 삽입하여 접합한 것이다. 또, 제33(e)도는 상부 뚜껑체 7a의 외부측연부에 단부를 형성하고, 이 단부를 틀체 5에 삽입하여 접합한 것이다.
다시 제1도 내지 제3도에 되돌아와서 설명을 계속한다. 상기와 같이 틀체 5와 상부 뚜껑체 7a를 기판 2의 반도체소자 1의 배설면에 설치함으로써, 반도체소자 1은 기판 2, 틀체 5와 상부 뚜껑체 7a로 형성되는 공간내에 위치하게 된다. 이 기판 2, 틀체 5와 상부 뚜껑체 7a로 형성되는 공간내에는 수지 3(단점형(dot-pattern)으로 도시함)이 충전되어 있다.
이 수지 3은 후술하는 반도체장치 200의 제조방법으로 상술하는 바와 같이 수지충전 요부 53내에서 충전되어 수지충전공 14를 거쳐서 기판 2, 틀체 5와 상부 뚜껑체 7a로 형성되는 공간내에 충전된다. 즉, 수지 3은 수지충전 요부 53과 수지충전공 14를 통하여 직접적으로 기판 2, 틀체 5와 상부 뚜껑체 7a로 형성되는 공간내에 충전된다. 또, 수지충전 요부 53의 수지 3이 충전된 전면부에는 하부 뚜껑체 7b가 배설되어 있고, 수지 3이 기판 2의 외부에 누설하는 것을 방지하고 있다.
이와 같이, 수지충전 요부 53과 수지충전공 14를 통하여 직접적으로 수지 3을 기판 2의 반도체소자 1의 배설면에 충전하는 것이 가능케 되므로, 수지 3의 충전을 할 때에 쓰이는 금형에 컬부, 런너부, 게이트부 등을 설치할 필요는 없게 되고, 또 수지 3과 금형과의 접촉면적을 작게하는 것이 가능케 되고, 이형성을 고려함이 없이 이 형제의 종류나 첨가량을 선정하는 것이 가능케 된다.
이로써, 접착강도가 큰 수지를 사용할 수 있고, 반도체장치 200의 소형화를 도모하더라도 반도체장치 200의 신뢰성을 향상시킬 수가 있다. 또, 컬부, 런너부, 게이트부에 잔류하는 수지가 없어지므로, 수지 3의 소비량을 절감할 수 있고, 반도체장치 200의 저 비용화를 도모할 수도 있다. 또한, 본 실시예에 있어서는 수지 3으로서 이형재를 첨가하지 않은 접착성이 강한 것을 사용하고 있다.
제4도는 제1의 발명의 제2실시예인 반도체 장치 201을 나타내고 있다. 또한, 같은 도면에 도시하는 반도체장치 201에 있어서, 제1도 내지 제4도에 도시한 제1실시예에 관계되는 반도체장치 200과 동일 구성요소에 대해서는 동일부호를 표기하여서 그 설명을 생략한다.
같은 도면에 도시하는 반도체장치 201은 제1도 내지 제4도에 도시한 제1실시예에 관계되는 반도체장치 200과 기본구성은 동일하나 다층배선기판 55의 외측단부에 배설된 외부리드 4가 상방으로 향하여 절곡 가공되어서 갈매기 날개 형상으로 형성되어 있는 것을 특징으로 한다.
이 구성으로 함으로써, 반도체 201을 실장기판에 실장하는 경우에 반도체 장치 201은 제4도에 도시하는 상태와 상하거꾸로의 상태로 실장되게 된다. 즉, 상부에 기판 2가 위치하고, 하부에 틀체 5와 상부 뚜껑체 7a가 위치하는 구성으로 된다. 이 실장형태로 함으로써, 기판 2에 대하여 비교적 강도가 약한 틀체 5와 상부 뚜껑체를 기판 2로 보유할 수 있고, 반도체장치 201의 실장후에 있어서의 신뢰성을 향상시킬 수가 있다. 또, 상기와 같이 실장의 형태를 2종류 선정 가능케 되므로 자유도를 향상시킬 수가 있다.
제5도는 제1의 발명의 제3실시예인 반도체장치 202를 나타내고 있다. 또한, 도시하는 반도체장치 202와 동일구성요소에 대해서는 동일부호를 표기하여서 그 설명을 생략한다.
제3실시예에 관계되는 반도체장치 202는 다층배선기판 55로서 배선층 15를 3층적층한 것을 사용한 점, 실장기판과 접속하기 위한 외부 접속단자로서 범프 11을 사용한 점과 기판 2의 다이패드부 39에 가운터보어(counterbore)부 54를 형성한 점을 특징으로 하는 것이다.
다층배선기판 55는 3층의 배선층 15의 각층 사이에 절연층 9를 개장한 구조를 가지고, 도면중 우단부(右端部)와 좌단부(左端部)는 각각 계단상으로 노출되고, 각 배선층 15는 반도체소자 1에 배설된 전극패드 40과 배선 10에 의하여 전기적으로 접속되어 있다. 또, 다층배선기판 55의 우단부에 계단상으로 노출된 각 배선층 15에는 범프 11이 형성되어 있다.
또, 상기와 같이 기판 2의 다이패드부 39에는 카운터보어부 54가 형성되어 있고, 이 카운터보어부 54의 내부에 반도체소자 1이 배설되어 있다. 기판 2에 카운터보어부 54가 형성되고, 이 카운터보어부 54의 내부에 반도체소자 1을 배설함으로써, 반도체소자 1의 상면부의 높이 위치와 다층배선기판 55의 배설위치의 높이를 대략 같은 높이로 할 수가 있다. 이와 같이, 반도체 소자 1의 상면높이와 다층배선기판 55의 배설높이가 대략 같이 됨으로써, 배선 10을 배설하기 위한 배선본딩처리를 용이하게 할 수가 있다.
또, 상기와 같이 다층배선기판 55의 우단부에 계단상으로 노출된 각 배선층 15에는 범프 11이 형성되나, 반도체장치 202를 실장기판에 실장하는데는 각 범프 11(제5도에는 3개의 펌프 11만이 도시되어 있음)의 기판 2의 상면으로 부터의 높이를 동등하게 할 필요가 있다. 이는, 각 범프 11의 높이에 편차가 있는 경우, 높이가 높은 범프는 실장기판과 접촉하나 높이가 낮은 범프는 실장기판에서 떠 있게 되어 전기적 접속이 되지 못할 염려가 있기 때문이다.
상기와 같이 범프 11은 계단상으로된 다층배선기판 55의 각 배선층 15상에 형성되어 있다. 따라서, 각 범프 11의 크기를 동등하게 한 경우에는 상기 다층배선기판 55의 계단상태에 따라 범프 11의 높이가 달라져 버린다. 이 높이의 차는 절연층 9와 배선층 15의 두께치수에 대응한다. 이로써, 범프 11을 다층배선기판 55에 형성할 때, 각 범프 11의 기판상면으로 부터의 높이를 일치시킬 처리가 필요하게 된다.
이하, 범프 11을 기판상면으로 부터의 높이를 일치시켜서 형성하는 방법에 의하여 제23도 내지 제32도를 사용하여 설명한다. 제24도 내지 제26도는 범프를 기판 상면으로 부터의 높이를 일치시켜서 형성하는 제1의 방법을 나타내고 있고, 또 제27도 내지 제32도는 범프를 기판상면으로 부터의 높이를 일치시켜서 형성하는 제2의 방법을 나타내고 있다. 또한, 각 도면에 있어서 (a)로 도시하는 도는 측면을 나타내고 있고, (b)로 도시하는 도는 평면을 나타내고 있다.
높이가 같은 범프를 형성하는데는 먼저 제23도에 도시하는 바와같이 절연층 9를 거쳐서 3층의 배선층 3의 배설된 다층배선기판 55에 랜드(land) 30을 형성한다. 다층배선기판 55는 같은 도면에 도시하는 바와같이 미리 계단상으로 형성되어 있고, 또 절연층 9가 제거됨으로써 각 배선층 15는 노출한 상태로 되어 있다. 랜드 30은, 이 노출한 각 배선층 15상에 형성되어 있다. 랜드 30은 납땜 습윤성이 양호한 재질로서 되고, 예를 들면 막두께 형성법, 증착법, 또는 도금법등으로 소저위치에 형성되어 있다. 이때, 랜드 30은 형성되는 배선층 15의 높이에 의하여 그 면적을 다르도록 형성되어 있다.
구체적으로는 가장 하부에 배설된 배선층 15(이하, 3층의 배선층 15내, 가장 하부의 배선층 15를 하부배선층, 중간의 배선층 15를 중간배선층, 가장 상부의 배선층 15를 상부배선층이라 한다)에 형성되는 랜드 30은 그 면적이 가장 작게 되어 있고, 중간배선층 15, 상부배선층 15의 순으로 그 면적이 크게 되도록 구성되어 있다.
상기와 같이 각 배선층 15의 상부에 소정면적을 가지는 랜드 30이 형성되면 이어서 제24에 도시하는 바와같이 각 패드 30의 상부에 납땜볼 31이 배치된다. 이 각 랜드 30에 재치되는 납땜볼(solder ball) 31은 그 크기(용적)이 같은 것이 선정되어 있다. 제24도에 나타내는 단계에서는 납땜볼 31은 균일한 크기를 가지고 있으므로, 기판 2의 상면(같은도면에 있어서는 하부 배선층 15의 저면이 이에 상당함)에서 납땜볼 31의 단부까지의 높이치수는, 하부배선층, 중간절연층, 상부배선층의 단차에 따라 다르게 되어 있다.
상기와 같이 각 랜드 30에 납땜볼 31이 배치되면, 이 다층배선기판 55를 리플로우 퍼니스(reflow furnace)등으로 가열함으로써 가열처리가 되고, 제25에 나타내는 바와같이 납땜볼 31은 용융하여 그 하부는 랜드 30의 전면과 접촉한 구조로 된다. 또, 랜드 30의 상부에 있어서는 용융함으로써 발생하는 표면장력에 의하여 구상(球狀)의 형상으로 된다.
상기와 같이 각 랜드 30의 면적은 형성되는 하부배선층 15, 중간배선층 15, 상부배선층 15에 따라 다르도록(즉, 이른바 습윤 면적(wetting area)이 다르도록) 형성되어 있다. 따라서, 랜드 30의 면적이 작은, 환언하면 습윤면적이 작은 하부배선층 15에 배설된 납땜볼 31(납땜범프)는 제25도에 나타내는 바와 같이 수직으로 긴 단면 타원형상으로 되고, 그 높이 방향의 길이는 크게된다. 또, 랜드 30의 면적이 큰, 환언하면 습윤 면적이 큰 상부배선층 15에 배설된 납땜볼 31 (납땜패드)은 제25에 나타내는 바와같이 횡으로 긴 단면상태로 되고, 그 높이 방향의 길이는 작아진다. 더욱이, 중간배선층 15에 있어서는 랜드 30의 면적은 하부배선층 15에 형성된 것과 상부배선층 15에 형성된 것과의 중간의 면적으로 되고, 따라서 그 높이도 하부배선층 15에 형성된 것과 상부배선층 15에 형성된 것과의 중간의 높이로 된다.
상기 설명에서 명백한 바와같이 형성되는 납땜범프의 높이는 랜드 30의 면적에 의하여 제어하는 것이 가능하고, 각 배선층 15에 형성되는 랜드 30의 면적을 적절히 선정함으로써, 형성된 납땜범프의 기판 2로 부터의 높이를 균일하게 할 수가 있다. 또한, 제26도는 상기의 방법에 의하여 높이의 범프 31이 형성된 반도체장치를 나타내고 있다.
다음에 제27도 내지 제32도를 사용하여 복수의 범프를 기판상면으로 부터의 높이를 일치시켜서 형성하는 제2의 방법에 대하여 설명한다.
본 발명에 의하여 높이가 높은 범프를 형성하는 데는 먼저 제27도에 나타내는 바와같이 절연층 9를 거쳐서 3층의 배선층 3이 배설된 다층배선기판 55에 랜드 30을 형성한다. 이때, 랜드 30의 크기는 그 형성위치에 구애됨이 없이 같은 면적으로 되어 있다. 또한, 다층배선기판 55는 제1의 방법과 마찬가지로 미리 계단상으로 형성되어 있고, 또 절연층 9가 제거됨으로써 각 배선층 15는 노출한 상태로 되어 있다. 랜드 30은 이 노출한 각 배선층 15상에 형성되어 있다.
또, 랜드 30이 생성된 다층배선기판 55의 상부에는 마스크 32가 배설된다. 이 마스크 32는, 크기가 다른 대경(大徑), 중경(中徑), 소경(小經)을 가지는 복수(본 실시예에서는 3종류)의 구멍 32a-32c가 천공되어 있다. 대경의 구멍 32a는 하부배선층 15에 형성된 랜드 30과 대향하도록 형성되어 있고, 중경의 구멍 32b는 중간 배선층 15에 형성된 랜드 30과 대향하도록 형성되어 있고, 또한 소경의 구멍 32c는 상부 배선층 15에 형성된 랜드 30과 대향하도록 형성되어 있다. 상기 구성의 마스크 32와 다층배선기판 55는 예를들면 도시하지 않은 치구(治具)로 상대위치가 어긋나지 않도록 보지된다.
이어서, 제28도에 나타내는 바와같이 대경의 구멍 32a를 통과 하지만, 다른 구멍 32b, 32c는 통과하지 않는 직경치수를 가지는 다수의 대경 납땜볼 33a를 마스크 32의 상부에 넣는다. 이에 의하여, 대경 납땜볼 33a는 마스크 32에 형성된 대경의 구멍 32a내로 진입하고, 하단의 래드 30과 접촉한다. 또한, 남은 납땜볼 33a는 제거한다.
마스크 32에 형성된 대경의 구멍 32a의 모두에 대경 납땜볼 32a가 장착되어 매립되면, 이어서 제29도에 도시된 바와같이 중경의 구멍 32b를 통과하지만, 소경의 구멍 32c는 통과하지 않는 직경치수를 가지는 다수의 중경 납땜볼 33b를 마스크 32의 상부에 넣는다. 이에 의하여, 중경 납땜볼 33b는 마스크 32에 형성된 중경의 구멍 32b내에 진입하고, 그 하단은 랜드 30과 접촉한다. 이때, 대경 납땜볼 33b가 대경의 구멍 32a내에 넣어지는 일은 없다. 또, 남은 중경 납땜볼 33a는 제거된다.
마스크 32에 형성된 중경의 구멍 32b의 모두에 중경 납땜볼 33b가 장착되어 매립되면, 이어서 제30도에 도시된 바와같이, 소경의 구멍 32c를 통과하는 다수의 소경 납땜볼 33c를 마스크 32의 상부에 넣는다. 이에 의하여 소경 납땜 33c는 마스크 32에 형성된 구멍 32c내에 진입하고, 그 하단은 랜드 30과 접촉한다. 그때, 대경 납땜볼 33a와 중경 납땜볼 33b는 대경의 구멍 32a와 중경의 구멍 32b의 모두에 장전되어 있으므로, 소경 납땜볼 33c가 소경의 구멍 32c 이외의 구멍 32a, 32b에 들어가는 일은 없다.
상기와 같이 소정의 구멍 32a~32c에 대한 직경지수를 가지는 납땜볼 33a~33c의 장전이 종료하면 제31도에 나타내는 것처럼 마스크 32가 다층배선기판 55에서 제거된다. 그런데, 각 납땜볼 33a~33c는 각 랜드 30의 상부에 탑재된 상태를 유지한다.
이어서, 마스크 32가 제거된 다층배선기판 55는 예를들면 리플로우 퍼니스 등에 들어가 가열처리가 된다. 이에 의하여, 각 납땜볼 33a~33c는 용융하여 랜드 30에 접합되어 납땜범프가 형성된다. 본 발명에 있어서는 상기한 제1의 방법과 달리 각 랜드 30의 면적은 동일하다. 이로써, 범프의 각 배선층 15로 부터의 높이 치수는 각 납땜볼 33a~33c의 크기(용적)에 의하여 정해지게 된다.
용적이 큰 대경 납땜볼 33a는 다층배선기판 55의 가장 하부에 배설되어 있는 하부배선층 15에 형성된 랜드 30에 배설되어 있고, 용량이 크므로 가열하여 형성되는 범프의 높이는 가장 높게 된다. 이하, 마찬가지 이유로 중간 배선층 15에 형성되는 패드, 상부배선층 15에 형성되는 패드의 순으로 그 높이는 낮아진다. 이로써, 미리 각 납땜볼 33a~33c의 용적을 적절히 정해둠으로써, 제32도에 나타내는 바와같이 형성된 패드의 높이를 균일화할 수가 있다.
상기와 같이 제1의 방법과 제2의 방법을 사용함으로써, 다층배선기판 55에 형성된 계단상부분에 범프를 형성하는 구성으로서도, 랜드 30의 면적 또는 납땜 33a~33c의 용적을 적절히 설정해 둠으로써, 각 범프의 기판 2로 부터의 높이 치수를 용이하게 균일화할 수가 있다.
제6도로 되돌아가서 반도체장치의 설명을 계속한다.
제6도는 제1의 발명의 제4실시예인 반도체장치 203을 나타내고 있다. 또한, 같은 도면에 나타내는 반도체장치 203에 있어서도 제1도 내지 제4도에 도시한 제1실시예에 관계되는 반도체장치 200과 동일 구성요소에 대해서는 동일부호로 표기하여 그 설명을 생략한다.
또, 이하 기술하는 각 실시예에 있어서도 마찬가지이다.
제4실시예에 관계되는 반도체장치 203은 틀체5, 상부 뚜껑체 7b와 기관2의 저면(하부 뚜껑체 7b의 배설위치를 제외한다)에 고열전도율재 12를 소정의 막두께로 형성한 것을 특징으로 하는 것이다. 이와 같이 반도체장치 203의 구성요소중 외계와 접하는 부위에 고열전도율재 12를 배설함으로써, 반도체소자 1에서 발생하는 열을 효율좋게 반도체 장치 외부로 방출할 수가 있다.
제7도는 제1의 제5실시예인 반도체장치 204를 나타내고 있다.
제5실시예에 관계되는 반도체장치 204는, 반도체소자 1과 다층배선기판 55와의 전기적접속을 플립·칩법을 사용하여 접합한 것을 특징으로 하는 것이다. 이 때문에 다층배선기판 55는 반도체소자 1의 배설위치까지 기판 2의 상면 위를 길게 연장하도록 형성되어 있고, 또 반도체소자 1은 다층배선기판 55에 범프 11을 사용하여 전기적으로 접속되어 있다. 상기 구성으로 함으로써, 전극수가 많은 반도체소자 1이더라도 반도체소자 1은 다층배선기판 55와의 접속을 고밀도로, 또한 용이하게 할 수가 있다.
제8도는 제1의 발명의 제6실시예인 반도체장치 205를 나타내고 있다.
같은 도면에 도시하는 반도체장치 205는 제1실시예에서는 별체(別體)였던 틀체와 상부 뚜껑체를 일체화한 구성의 틀체 5를 사용한 것을 특징으로 하는 것이다. 이 틀체 5는 상부 뚜껑체를 일체화함으로써 거꾸로된 틀형상으로 되나 금속으로 형성되어 있으므로, 소성가공 또는 절삭 가공을 사용함으로써 용이하게 형성할 수가 있다. 또, 본 실시예에 있어서는 제1실시예와 달리 반도체장치 205의 제조공정에 있어서 틀체와 상부 뚜껑체의 접합작업이 불필요하게 되므로, 제조공정의 간단화를 도모할 수가 있다. 또한, 제1의 발명에 관계되는 반도체장치에 있어서는 제1실시예에서 설명한 바와같이 수지 3으로서 이형제를 포함치 않은 접착강도가 높은 것을 사용할 수가 있기 때문에 본 실시예에 있어서는 수지 3을 틀체 5를 기판 2에 접합하기 위한 접착제로서도 기능시켜져 있다.
제9도는 제1의 발명의 제7실시예인 반도체장치 206을 나타내고 있다.
같은 도면에 도시하는 반도체장치 206은 제1실시예에 있어서는 형성되어 있던 수지충전요부 53을 없앤 구성으로 한 것을 특징으로 하는 것이다. 본 실시예와 같이 수지충전요부 53은 반드시 설치할 필요는 없고, 수지충전요부 53을 형성하지 않음으로써, 기판 2의 기계적 강도를 향상함과 아울러, 수지충전요부 53의 형성을 불필요하게 할 수 있으므로, 기판형성공정의 용이화와 제품비용의 저비용화를 도모할 수가 있다. 또한, 본 실시예에 있어서는 수지충전공 14가 직접수지를 충전할 때 쓰이는 금형의 플런저포트에 접속되므로, 기판 2의 하부에 도시되는 바와같이 수지의 돌출부분이 생기는 것을 생각할 수 있으나 이에 의하여 반도체 장치 206의 실장성이 저하하는 일은 없다.
제10도는 제1의 발명의 제8실시예인 반도체장치 207를 나타내고 있다.
같은 도면에 도시하는 반도체장치 207은 제1실시예에 있어서 배설되어 있던 상부 뚜껑체 7a와 하부 뚜껑체 7b를 설치하지 않은 구성으로 한 것을 특징으로 하는 것이다. 이 구성으로 함으로써, 부품수를 삭감할 수 있음과 아울러 상부 뚜껑체 7a를 틀체 5에 접합하는 작업과 하부 뚜껑체 7b를 기판 2에 접합하는 작업을 없앨 수 있으므로 제품비용의 저감과 제조공정의 간단화를 도모할 수 있다. 더욱이, 상부 뚜껑체 7a와 하부 뚜껑체 7b의 두께치수만큼 반도체장치 207의 박형화를 도모할 수가 있다.
또한, 제8실시예에 관계되는 반도체장치 207에 있어서도, 기판 2에 형성된 수지충전공 14를 거쳐서 직접적으로 기판 2상에 수지 3을 도입하여 반도체소자 1을 봉지하는 것이 가능케 되고, 종래와 같이 금형에 컬부, 런너부, 게이트부 등을 설치할 필요는 없고 이형성을 고려함이 없이 이형재의 종류나 첨가량을 선정할 수가 있다. 이에 의하여, 접착강도가 큰 수지를 쓰는 것이 가능케되고, 소형화를 도모하더라도 반도체장치 207의 신뢰성을 향상시킬 수가 있다.
한편, 제8실시예에 관계되는 반도체장치 207의 이형성은 상기한 각 실시예에 비하여 나쁘게 되나 종래의 반도체장치에 있던, 런너나 게이트가 존재하지 않기 때문에 이들의 이형을 고려할 필요가 없게되고, 이에 의하여 첨가되는 이형제의 양이 증대하는 일은 없다.
제11도는 제1의 발명의 제9실시예인 반도체장치 208을 나타내고 있다.
같은 도면에 도시하는 반도체장치 208은 다층배선기판 55를 배선층 15가 3층으로 적층된 글라스에폭시 기판에 의하여 구성함과 아울러, 각 배선층 15의 접속을 바이어스 13에 의하여 형성한 것을 특징으로 하는 것이다. 바이어 13은 다층배선기판 55의 각 층사이를 관통하여 형성된 관통공의 내부에 도전성부재를 배설한 구성으로 되어 있고, 이 바이어스 13을 사용하여 각 배선층 15의 접속을 할 수 있다. 이와 같은 바이어스 13을 사용하여 각 배선층 15간의 접속을 함으로써, 각 배선층 15의 접속을 용이하고 확실히 할 수 있음과 아울러 배선의 자유도를 향상시킬 수가 있다.
제12도는 제1의 발명의 제10실시예인 반도체장치 209를 나타내고 있다.
도면에 도시하는 반도체장치 209는 이른바 기계바이어스 17에 의하여 다층배선기판 55를 구성하는 각 배선층 15를 접속한 것을 특징으로 하는 것이다. 이하, 기계 바이어스 17의 형성방법에 대하여 제21도를 사용하여 설명한다.
제21(a)도는 2개의 배선층 15를 기계 바이어스 17에 의하여 접속한 구성을 나타내고 있다. 기계 바이어스 17은 배선층 15를 소성가공함으로써, 기계적으로 변형시켜서 적층된 각 배선층 15간을 전기적으로 접속하는 것이다. 구체적으로는 배선층 15를 변형가능한 금속재료에 의하여 구성함과 아울러, 절연층 9의 기계 바이어스 17의 형성위치에 구멍 9a를 형성해 둔다. 그리하여, 이 구멍 9a의 형성위치의 상부에서 펀치 등의 치구로 배선층 15를 프레스함으로써 소성변형시켜 하부에 배설되어 있는 배선층 15에 압접접합시킨다.
상기와 같이 기계 바이어스 17의 형상은, 절연층 9의 소정위치에 구멍 9a를 형성함과 아울러, 이 구멍 9a의 상부에서 치구를 사용하여 배선층 15를 소성가공하는 것만으로의 간단한 작업이므로 용이하고 확실히 각 배선층 15의 접속을 할 수 있다.
또, 제21(b)도는 3개의 배선층 15를 기계 바이어스 17에 의하여 접속한 구성을 나타내고 있다. 지금 최상층에 배설된 배선층 15를 최하층에 배설된 배선층 15와 접속시킬 경우 단순히 최상층에 배설된 배선층 15를 소성 변형시킴에 있어서는 최상층에 배설된 배선층 15에 인가되는 부하가 커져서 균열이 발생하여 배선층 15간의 전기접속이 확실히 행할 수 없는 염려가 있다.
이 때문에 제21(b)도에 나타내는 바와같이 최상층에 배설된 배선층 15와 최하층에 배설된 배선층 15사이엥 중계(中繼)금속층 29를 배설해 두고, 최상층에 배설된 배선층 15가 중계금속층 29를 끼워서 최하층에 배설된 배선층 15와 접속되도록 구성해도 좋다. 이 구성으로 함으로써, 최하층에 배설된 배선층 15에 인하되는 부하의 저감을 도모할 수 있고, 각 배선층 15사이의 전기적접속을 확실히 행할 수가 있다.
또한, 제22도에 도시하는 것은 제21도를 사용하여 설명한 기계 바이어스 17의 제조방법을 응용하여 기계 범프 17a를 형성하는 방법을 나타내고 있다. 기계바이어스 17의 경우, 다층배선기판 55에 배설된 각 배선층 15사이를 접속하면 족하므로 그 소성변형량은 작게 되어 있다. 그런데, 소성변형량을 크게하여 배선층 15가 다층배선기판 55에서 크게 돌출하도록 구성함으로써, 이돌출부분을 외부접속단자로서 환언하면 납땜범프등과 마찬가지로 사용하는 것이 가능케 된다. 본 실시예에서는 배선층 15를 크게 소성변형시킴으로써 다층 배선기판 55에서 돌출되어 외부접속단자로서 사용하는 부위를 기계 범프라 칭한다.
기계범프 17a를 형성하는 데는 제22(a)도에 나타내는 바와같이 미리 기계 범프 17a의 형성위치에 구멍 9a가 형성된 절연층 9와, 소성변형가능한 금속재료로서 되는 배선층 15가 적층된 다층배선기판을 형성하고, 이 다층배선 기판을 범프 형성용의 금형 58의 상부에 배치한다. 금형 58에는 금형하고자 하는 범프형상에 대응한 캐비티 58a가 형성되어 있고, 이 캐비티 58a와 절연층 9에 형성된 구멍 9a가 대향 하도록 다층배선기판의 배치위치가 설정되어 있다.
상기와 같이 다층배선기판이 금형 58의 상부에 배치되면, 제22(b)도에 도시된 바와같이 펀치(punch)59는 금형 58쪽으로 하강하여, 배선층 15를 소성 변형시킨다. 이것에 의해 배선층 15는 절연층 9에 형성된 구멍 9a를 거쳐서 금형 58에 형성된 캐비티 58a내에 돌출하고, 캐비티 58a의 형상과 같은 반구(半球)형상으로 성형된다. 또, 이에 맞추어서 각 배선층 15는 전기적으로 접속된다.
제22(c)도는 상기의 방법에 의해 기계범프 17a가 형성된 다층배선기판을 도시한 것이다. 이와 같이 배선층 15를 소성가공을 이용하여 외부접속단자로 되는 기계범프 17a를 형성하는 것에 의해, 기계바이어스 17의 형성과 같게 간단한 제조방법에 의해 범프를 형성하는 것이 가능하다. 또, 상기의 기계바이어스 17와 기계범프 17a는 일괄적으로 형성하는 것이 가능하고 가공효율 좋게 형성할 수가 있다.
제13도로 되돌아와서 반도체장치의 설명을 계속한다. 제13도는 제1의 발명의 제11실시예인 반도체장치 210을 도시한 것이다.
같은 도면에 도시한 반도체장치 210은 기판 2를 배제하여, 틀체 5를 패키지로서 사용한 것을 특징으로 하고 있다. 구체적인 구조는 배선층 15를 가요성을 갖는 수지제절연층 9를 통하여 접합하여 가요성 인쇄 기판 51(FPC)을 형성하고, 이 FPC 51상에 반도체 소자 1을 다이본딩(die~bonding)한다. 이 반도체소자 1과 FPC 51의 소정위치와의 사이에는 배선 10이 배설되어 있고, 이 배선 10에 의해 반도체소자 1과 FPC 51과는 전기적으로 접속된다. 또, FPC 51의 하부 소정위치에는 예를들면 납땜등에 의해 구성된 외부접속 단자로 되는 범프 11이 형성되어 있다.
틀체5는 제1실시예에 사용한 틀체보다는 약간 대형화되어 있고, FPC 51이 최상부에 배설되어 있고, 접착제로서도 기능하도록 구성된 절연층 9에 의해 FPC 51상에 접착고정된다. 또, 틀체 5의 측벽내에는 수지충전공 14가 형성되어 있다. 이 수지충전공 14는 제13도에 그 단면형상을 도시한 바와같이 약 L자형의 형상으로 되어있고, 그 일단부는 틀체 5의 내부공간인 수지충전부 5a에 개구하여 있고, 타단부는 틀제 5의 상면부에 개구하여 있다.
수지 3은 틀체 5의 내부공간부분인 수지충전부 5a 내에 수지충전공 14를 거쳐서 충전되어 있다. 따라서, 본 실시예에 관계하는 반도체장치 210에 있어서도 수지충전공 14를 거쳐서 직접 수지 3을 충전하는 것이 가능하고, 금형에 컬(cull)부, 런너(runner)부, 게이트부 등을 설치할 필요는 없고, 이형성을 그다지 고려함이 없이 이형제의 종류와 첨가량을 선정하는 것이 가능하다. 따라서, 접착강도가 큰 수지를 사용할 수가 있고, 반도체장치 200의 신뢰성을 향상시킬 수가 있다.
또, 본 실시예에 관계하는 반도체장치 210은, 대략적으로 반도체소자 1, 틀체 5 및 FPC 51로 구성되는 극히 간단한 구성이고, 부품수도 적으므로, 제품비용의 저감을 도모할 수가 있다. 또한, 7b는 수지 3이 누설하는 것을 방지하는 뚜껑체이다.
제13도는 제1의 발명의 제12실시예인 반도체장치 211를 도시하고 있다.
같은 도면에 도시한 반도체장치 211은 기본구성은 제11실시예인 반도체장치 210과 같지만 수지충전부 5a의 상부에 상부 뚜껑체를 7a를 배설한 것을 특징으로 하고 있다. 수지충전부 5a의 상부에 상부 뚜껑체 7a를 설치하는 것에 의해, 금형에 장착하여 수지 3을 충전할 때의 수지 3과 금형과의 접촉면을 작게하는 것이 가능케 되어 이형성을 향상시킬 수가 있다. 또, 이에 수반하여 제11실시예에 비하여 수지3에 첨가되는 이형제의 양을 저감하거나 또는 이형제를 불필요하게 할 수 있고, 수지3의 접착강도를 향상시킬 수 있기 때문에, 반도체장치 211의 신뢰성을 향상시킬 수가 있다.
다음에, 제1의 발명에 관계하는 반도체장치의 제조방법에 대하여 제15도 내지 제20도에 의하여 설명한다.
제15도 및 제16도는 제1의 발명에 관계하는 반도체장치의 기본적인 제조방법을 나타내고 있다. 제15도 내지 제16도에 나타낸 것은 상기한 각 실시예들중 제1실시예에 관계하는 반도체장치 200의 제조방법이다. 또한, 상기한 각 실시예에 있어서도 수지충전공 14에 직접 수지 3을 도입하여 반도체소자 1을 수지봉지하는 점에 있어서 그 제조방법은 기본적으로 동일하기 때문에 각 실시예마다 제조방법의 설명은 생략한다.
반도체장치 200을 제조하기 위하여는, 먼제 제15도(a)에 도시한 바와같이 기판 2의 형성을 행한다. 구체적으로는 기판 2로 되는 금속재로서되는 모재(母材)에 대하여 수지충전요부 53을 형성함과 동시에 이 수지충전요부 53내 및 수지충전요부 53에서 이간한 위치에 수지충전공 14를 천설한다. 이 수지충전공 14를 제15도에 도시한 바와같이 복수개 형성하여도 좋고, 또 단수개 형성하여도 좋다. 수지충전공 14를 복수개 설치한 경우에는 후술하는 수지 충전공정에서의 수지 3의 충전효율을 향상시킬 수가 있다. 구체적으로는 복수개(예를들면 4개) 형성된 수지충전공 14의 1개로 수지 3을 충전하고, 남아있는 3개의 수지충전공 14를 공기배출공으로서 사용함으로써 수지 3의 충전을 원활하게 행하는 것이 가능케되어 수지 3의 충전효율을 향상시킬 수가 있다.
상기와 같이, 수지충전요부 53 및 수지 충전공 14의 가공이 종료하면 이어서 기판 2의 상부에는 다층배선기판 55 및 틀체 5가 배설된다. 다층배선기판 55는 미리 별개공정에 의하여 제조되어 있고, 이미 배선 10에 접속되는 위치 및 외부리드 4가 배설되는 위치는 배선층 15가 노출되어 있다.
이상의 기판형성공정이 종료하면, 계속하여 제15(b)도에 도시한 바와같이 기판2의 다이패드부 39에 다이본드층 18을 통하여 반도체소자 1이 탑재됨과 동시에 반도체소자 1의 상면에 형성된 전극베드 40과 다층배선기판 55와의 사이에 배선 10이 배설된다. 이 배선 10은 주지의 배선본딩장치를 이용하여 행한다. 이것에 의해, 반도체소자 1과 다층배선기판 55와는 전기적으로 접속된다.
상기 반도체소자 탑재공정이 종료하면, 반도체소자 1이 탑재된 기판 2는 금형에 장착되어서 수지충전공정이 실시된다. 제15(c)도는 수지충전공정을 설명하기 위한 도이다.
반도체소자 탑재공정이 종료하면, 틀체 5의 상부에 상부 뚜껑체 7a를 배설하고 나서, 기판 2는 상형 20a와 하형 20b와의 사이에 협지되도록 장착된다. 장착상태에 있어서, 상형 20a는 상부 뚜껑체 7a와 대향하고, 또 하형 20b는 기판 2의 저면에 대향한다. 또, 하형 20b에는 수지를 충전하기 위한 수지충전기구로 되는 플런저 22 및 플런저 포트 42가 설치되어 있다. 플런저 22 및 플런저포트 42는 기판 2에 형성된 수지충전요부 53과 대향하도록 장착위치가 위치결정되어 있고, 또 수지충전요부 53과 플런저 포트 42와는 같은 면적 및 평면형상으로 되어 있고, 이로써 기판 2를 금형 20a, 20b에 장착한 상태에서 수지충전요부 53과 플런저 포트 42는 일반적으로 연통한 상태이다. 즉, 수지충전 요부 53도 플런저포트의 일부를 구성하게 된다. 또, 플런저 22의 상부에는 수지 3으로 되는 수지 타블렛 21이 장착됨과 동시에 수지 타블렛 21과 플런저 22와의 사이에는 하부 뚜껑체 7b가 개장되어 있다.
상기와 같이 기판 2가 금형 20a, 20b에 장착되면, 계속하여 제16(d)에 도시된 바와같이, 수지 타블렛 21을 가열하면서 플런저 22가 상승한다. 이것에 의해, 용융한 수지 3은 수지충전요부 53, 수지충전공 14를 통하여 기판 2의 반도체소자 1의 배설면에 충전되어 틀체 5 및 상부 뚜껑체 7a에 의해 구성되는 반도체소자 1을 둘러싼 공간내의 수지 3이 배설된다.
상기와 같이 본 실시예에 의한 제조방법에 의하면 기판 2에 형성된 수지충전공 14를 거쳐서 직접적으로 수지 3을 기판 2의 반도체소자 봉지위치에 도입하여 반도체소자 1을 봉지하는 것이 가능하다. 또, 종래의 금형에 설치되어진 컬부, 게이트부 등의 금형내에 수지가 통과하는 통로가 불필요하기 때문에 수지 3과 금형 20a, 20b와의 접촉면적을 작게하는 것이 가능하다. 더욱이, 본 실시예에서는 금형 20a, 20b내에 수지 3이 통과하는 플런저 포트 42는 그 평면적인 면적이 넓어 수지 3이 통하기 쉬운 구조로 되어 있다. 이 때문에, 수지 3의 이형성을 고려하지 않고 이형제의 종류와 첨가량을 선정할 수가 있다. 이것에 의해, 접착강도가 큰 수지를 사용하는 것이 가능하고, 반도체장치의 소형화를 도모하더라도 반도체장치의 신뢰성을 향상시킬 수가 있다.
또, 상기와 같이 수지충전요부 53과 하형 20b에 형성된 플런저 포트 42와를 일체적으로 연통시킴으로써, 수지 3의 누설을 방지함과 동시에 수지 3의 수지충전공 14에의 도입을 원활하게 행할 수가 있다. 더욱이, 수지 타블렛 21과 플런저 22와의 사이에 미리 하부 뚜껑체 7b를 장착함으로써, 수지충전이 종료한 단계에서 동시에 수지충전 요부 53을 하부 뚜껑체 7b로 뚜껑을 닫을 수가 있고, 별개로 하부 뚜껑체 7b를 부착하는 방법에 비하여 작업을 용이하게 행할 수가 있다.
상기와 같이 수지충전공이 종료하면 다층배선기판 55의 외측단부에 외부단자를 배설하는 외부단자 형성공정이 실시된다. 제16(e)도는 외부접속단자로서 외부리드 4를 배설한 예를 도시한 것이고, 제16(f)는 외부접속단자로서 범프 11을 배설한 예를 도시하고 있다.
제17도 및 제18도는 수지 3에 포함된 수분을 제거가능한 구성으로한 반도체장치 및 그 제조방법을 도시하고 있다.
제17도에 도시한 반도체장치는 기본구성은 제1도 내지 제3도에 의하여 설명한 제1실시예에 관계되는 반도체장치 200과 동일하지만 상부 뚜껑체 7a에 복수의 관통공 19를 형성한 것을 특징으로 하고 있다.
제17도에 도시한 반도체장치를 제조하기 위하여는 복수의 관통공 19가 미리 형성됨과 동시에 이 관통공 19가 형성된 상부 뚜껑체 7a의 상부에 이형필름 24가 배설된 상부 뚜껑체 7a를 형성하고, 이 구성의 상부 뚜껑체 7a를 사용하여 상기한 제15도 및 제16도에 도시한 각 공정을 실시하여 반도체장치를 제조한다. 이와같이하여 제조된 상태의 반도체 장치를 제18(a)도에 나타낸다. 또한, 같은 도면에 도시한 반도체장치는 상부 뚜껑체 7a와 이형필름 24와의 사이에 고열전도율재 12가 배설된 예를 나타내고 있다.
상기와 같이, 반도체장치의 제조공정에 있어서는 상부 뚜껑체 7a에 형성되어 있는 관통공 19는 상부 뚜껑체 7a의 상부에 배설된 이형필름 24에 의해 폐쇄되어 있으므로, 수지충전 공정에 있어서, 이 관통공 19에서 수지 3이 외부로 누설하는 일은 없다. 또, 이형필름 24가 상형 20a와 접촉하기 때문에 수지충전 후에서의 이형성은 양호하다.
상기 구성의 반도체장치를 실장기판 56에 실장하는 경우에 제18(b)도에 도시한 바와같이 상부 뚜껑체 7a의 상부에 배설되어진 이형필름 24를 제거한다. 계속하여 제18(c)도에 도시한 바와같이, 실장기판 56에 형성되어 있는 단자 56a에 외부리드 4를 납땜질하므로, 리플로우 퍼니스 25내에 장착하여 열 또는 적외선 57을 반도체장치에 걸쳐 단자 56a와 외부리드 4와의 접합위치에 배설된 납땜(도시되어 있지 않음)을 용융시킨다.
이 리플로우 퍼니스 25내에 있어서 가열처리가 됨으로써, 수지 3의 내부에 포함되어 있는 수분은 수증기 26이고, 외부 뚜껑체 7a에 형성되어 있는 관통공 19에서 반도체장치의 외부로 배출된다. 이와같이 수지 3내에 포함되는 수분은 제거되므로, 전극패드 40, 배선 10 및 배선층 15에 부식이 발생하는 것을 방지시킴과 동시에, 가열시에 발생하는 수증기 26에 기인하여 수지 3에 균열이 발생하는 것을 방지시켜 반도체장치의 신뢰성을 향상시킬 수가 있다.
제19도는 수지충전공정에 있어서 플레이트 23을 사용하는 플레이트 성형법을 이용한 반도체장치의 제조방법을 도시하고 있다.
플레이트성형법을 사용하여 반도체장치를 제조하기 위하여는 제19(a)도에 도시한 바와같이 상형 20a와 하형 20b와의 사이에 기판 2를 장착할 때 기판 2의 하부에 플레이트 23을 개장한 상태로 장착한다. 이 플레이트 23에는 원추형상의 수지 유입공 23a가 형성되어 있고, 그 하단부는 하형 20b에 형성된 수지충전기구와 대향하여 있고, 상단부는 기판 2에 형성된 수지충전공 14와 대향하여 있다. 이 상태에서 수지 타블렛 21을 가열하면서 플런저 22를 상승시키면 용융한 수지 3은 플레이트 23에 형성된 수지유입공 23a를 통하여 기판 2의 반도체소자 1의 배설면에 충전되어 반도체소자 1을 봉지한다.
제19(b)도는 수지충전공정이 종료하여 금형 20a, 20b에 이형한 기판 2를 도시한 것이다. 이 이형한 상태에 있어서, 수지 3이 수지유입공 20a 및 수지충전공 14에 연속하여 충전되어 있는 것에 의해, 플레이트 23은 기판 2의 하부에 접촉된 상태를 유지하고 있다.
계속하여 플레이트 23을 기판 2에서 이형시켜 그 후 외부접속단자 형성공정을 실시함으로써, 제19(c)도 및 제19(d)도에 도시된 바와같은 반도체장치 200a가 형성된다. 상기와 같이 플레이트 성형법을 사용하여 반도체장치를 제조함으로써, 제9도를 이용하여 상술한 반도체장치 206와 같이 기판 2에 수지충전 요부를 형성할 필요가 없고, 기판형성공정의 간단화 및 기판 2의 기계적강도를 향상시킬 수가 있다. 더욱이, 제9도에 도시한 반도체장치 206과는 달리 기판 2의 하부에 수지 3이 잔류하는 것이 없고, 또 플레이트 23측에 여분의 수지가 잔류함으로써, 타블렛 21의 용적의 편차를 수지 잔류부에서 흡수할 수가 있다.
제20도는 수지 타블렛 21을 미리 형성해 두고, 이 수지 타블렛 21을 기판 2에 형성된 수지충전 요부 53에 장착하고 나서 금형 20a, 20b에 장착한 것을 특징으로 하는 반도체장치의 제조방법을 도시한 것이다.
제20(a)도 및 제20(b)도는 수지 타블렛 21의 형성방법을 도시한 것이다. 수지 타블렛 21을 형성할 때는 먼저 기판 2에 형성되어 있는 수지*충전 요부 53의 형상에 대응한 타블렛형성용 캐비티 49가 형성된 금형내에 노즐 48에서 분말상의 수지 파우더(powder) 49를 소정량(이 수지파우더량은 반도체장치에 충전하는 수지3의 양과 대응하도록 선정되어 있음) 장전한다. 계속하여 장전된 수지 파우더 49의 상부에 하부 뚜껑체 7b를 배설하고 나서 20(b)도에 도시한 바와같이 프레스부재 50에 의해 프레스처리를 행함으로써 수지파우더 49를 고화시켜 수지타블렛 21을 형성한다.
상기와 같이 수지타블렛 21이 형성되면, 이 수지타블렛 21은 플런저 포트에 적재되지 않고, 제20(c)도에 도시된 바와같이 기판 2에 형서된 수지 충전 요부 53에 적재된다. 다음에, 제20(d)도 및 제20(e)도에 도시된 바와같이 상술한 바와같은 방법에 의해 수지 3의 충전처리가 실시된다.
상기의 제조방법을 사용함으로써, 수지타블렛 21은 기판 2측에 배설되어있고, 하형 20b의 플런저 포트에 대하는 수지 타블렛의 장착작업은 불필요하기 때문에, 수지충전공정의 자동화를 행하기 쉽게 된다.
다음에 제34도 내지 제73도에 의하여 제2의 발명에 대하여 설명한다.
제34도는 제2의 발명의 제1실시예인 반도체장치 212를 도시하고 있다. 같은 도면에 있어서, 101은 반도체소자이고, 그 외주 4측면을 베이스 기판 103(이하, 간단히 기판이라 함)으로 둘러싸도록 구성한 것을 특징으로 하고 있다. 이 기판 103은 복수의 분리기판에 의해 구성되어 있고 (후에 상술함), 접합재 114를 사용하여 반도체소자 101의 측면에 접합되어 있다. 또한, 제34도는 반도체장치 212의 종단면을 도시하고 있으므로, 반도체소자 101의 좌우측면만에 기판 103이 배설된 상대되어 있으나, 상기와 같이 기판 103은 반드체소자 101의 외주 4측면을 둘러싸도록 배설되어 있다.
상기의 기판 103은 방열성이 양호한 재료로 구성되어 있고, 예를 들면, 동합금, 알루미늄합금, 낮은 선팽창계수를 갖는 동텅스텐(capper-tungsten)금형, 몰리브덴금형, 동과 몰리브덴의 클래드재(cladding material) 등의 금속, 또는 질화 알루미늄, 질화규소, 알루미나 등의 절연성세라믹등으로 구성되어 있다. 또, 접합재 114는, 열전도성이 양호한 은, 은팔라듐합금, 동 등의 금속분말과 실리카, 알루미나, 질화알루미늄, 질화규소, 질화보론, 다이아몬드 등의 절연분을 충전재로 하고, 상온에서의 영율(Young's modulus)이 0.1~500kgf/mm2인 범위의 열압착경화형의 접착제를 사용하는 것을 생각할 수 있다.
또, 기판 103에는 수지충전공 116이 기판 103을 관통하도록 형성되어 있고, 이 수지충전공 116의 상부개구부는 기판 103의 반도체소자 101의 배설측의 면에 개구하여 있고, 또 수지충전공 116의 하부개구부는 기판 103의 배면측에 개구하여 있다. 이 수지충전공 116의 기판 배면측에 개구한 부위에는 하부 뚜껑체 110b가 배설되어 있다.
또, 기판 103의 반도체소자 101의 배설면(상면)에는 배선층 117 및 절연층 119가 적층된 구조로 배설되어 있다. 배선층 117은 그 내측단부에 있어서 반도체소자 101의 상면에 형성된 전극패드(도시되어 있지 않음)와 배선 112에 의해 전기적으로 접속되어 있고, 또 배선층 117의 외측단부에는 실장기판(도시되어 있지 않음)에 형성된 접속단자와 반도체장치 212을 접속하기 위한 외부접속단자로 되는 패드 113b가 배서되어 있다.
또, 기판 103의 상부소정위치에는 틀체 108이 반도체소자 101을 둘러싸도록 배설되어 있고, 더욱이 이 틀체 108의 상부에는 상부 두껑체 110a가 배설되어 있다. 이 틀체 108 및 상부 뚜껑체 110a는 모두 열 전도성이 양호한 금속재료에 의해 형성되어 있고, 납땜, 접착, 또는 용착 등에 의해 접합되어 있다. 또한 이 틀체 108과 상부 뚜껑체 110a와의 접합구조로서는 먼저 제33도에 의하여 설명한 바와같은 구조로 하는 것을 고려할 수 있다.
상기 구성으로 된 반도체장치 212에서는 기판 103이 반도체소자 101의 측면과 접촉하여 반도체소자 101을 둘러싸도록 구성됨으로써, 반도체소자 101과 기판 103과의 접촉면적은 크고, 이 기판 103을 거쳐서 반도체소자 101에서 발생하는 열을 배출할 수가 있다. 따라서, 반도체소자 101의 방열특성을 향상시킴과 동시에 상기 방열은 반도체소자 101을 보지하는 기판 103을 이용하여 행하여지므로 반도체장치 212이 대형화해 버리는 일은 없다. 또, 상기와 같이 기판 103 및 접합재 114는 공에 열전도성이 양호한 재료로 구성되어 있으므로, 이것에 의하여도 반도체소자 101의 방열성을 향상시킬 수가 있다.
제35도는 제2의 발명의 제2실시예인 반도체장치 213을 도시한 것이다.
또한, 같은 도면에 도시한 반도체장치 213에 있어서, 제34도에 도시한 제1실시예에 관계하는 반도체장치 212와 동일 구성요소에 대하여는 동일부호를 표기하여 그 설명을 생략한다. 또한, 이하 설명하는 각 실시예에 있어서도 마찬가지이다.
같은 도면에 도시하는 반도체장치 213은, 기판 103을 도전성금속으로 구성하고, 기판 103에 배선층 117과 같은 기능을 갖게한 것을 특징으로 하는 것이다. 이 때문에 같은 도면에 도시된 바와같이 배선 112는 기판 103에도 본딩되어 있고, 또 최외부위에 배설된 범프 113b도 기판 103의 상부에 직접 형성되어 있다. 이와 같이, 기판 103을 배선층으로서도 사용하는 구성으로 기판 103상에 형성되는 배선층 117 및 절연층 119의 층수를 저감할 수가 있다. 또, 기판 103은 용적이 크고, 임피던스가 작으므로, 전원층 또는 접지층으로서 사용하는 것이 좋다.
또, 본 실시예에 있어서는 범프 113b가 배선층 117, 절연층 119가 적층형성된 상부에 배설된 것과 기판 103상에 형성되는 것이 혼재(混在)한 구성으로 되기 때문에, 각 범프 113b의 높이를 균일하게 하기 위하여는, 배선층 117 및 절연층 119상에 배설되는 범프 113b와 기판 103상에 형성되는 범프 113b와의 사이에서 높이를 다르게 할(기판 103상에 형성되는 범프 113b의 높이를 크게해 준다) 필요가 있다. 이 방법으로서는 제23도 내지 제26도에 의하여 설명한 범프 형성방법 또는 제27도 내지 제32도 의하여 설명한 범프 형성방법을 사용하는 것을 생각할 수 있다. 또한, 본 실시예의 구성에서는 반도체 소자 101과 기판 103이 전기적으로 접속되지 않도록 접합재 114로서 절연성 재료를 사용할 필요가 있다.
제36도는 제2의 발명의 제3실시예인 반도체장치 214를 도시하고 있다.
같은 도면에 도시한 반도체 장치 214는 제2실시예인 반도체 장치 213과 기본구성은 동일하지만 2층의 배선층 117a, 117b를 설치한 것을 특징으로 하는 것이다. 이와 같이, 배선층 117a, 117b를 다층적층한 다층배선기판을 사용하므로써 배선층 117a, 117b를 인출하여 자유도를 갖게 할 수가 있고, 또 신호배선, 전원배선, 접지배선을 각각 독립 시킬수가 있으므로, 각 배선층 사이에서의 간섭의 발생을 방지할 수가 있다.
또한, 본 실시예에 있어서도 각 배선층 117a, 117b 및 기판 103에 형성되는 범프 113b의 높이를 다르게할 필요가 있지만, 이는 상기와 같이 제23도 내지 제32도에 의하여 설명한 범프 형성방법을 사용함으로써 실현할 수가 있다.
제37도는 제2의 발명의 제4실시예인 반도체장치 215를 도시하고 있다.
같은 도면에 도시한 반도체 장치 215도, 제2실시예인 반도체장치 213과 기본 구성은 동일하지만, 외부 접속단자로서 외부리드 107을 사용한 것을 특징으로 한 것이다. 이 외부리드 107과 배선층 117과의 접속은 예를 들면 도전성 접합재(도시되어 있지 않음)을 사용하여 행해지고 있다. 이와 같이, 제2의 발명에 관계하는 반도체장치는, 외부 접속단자의 구조에 불구하고 적용할 수가 있다.
제38도는 제2의 발명의 제5실시예인 반도체 장치 216을 도시하고 있다.
같은 도면에 도시한 반도체 장치 216은 제4실시예인 반도체장치 215와 기본구성은 동일하지만, 기판 103상에 배설되어 있는 배선층 117 및 절연층 119의 상부에 더욱이 배선층 117b 및 절연층 119b를 형성한 것을 특징으로 한 것이다. 이와 같이, 제2의 설명에 관계하는 반도체장치에 있어서도 배선층 및 절연층의 배설은 비교적 자유도를 가지고 행할 수가 있다.
또, 배선층 117을 복수층중에 다층화 함으로써 각 배선층간을 접속할 필요가 있지만, 이 다층간의 접속방법으로서는 제21도에 의하여 설명한 기계바이어스 17의 적용이 고려될 수 있다.
제39도는 제2의 발명의 제6실시예인 반도체 장치 217를 도시하고 있다.
같은 도면에 도시한 반도체 장치 217은 반도체 소자 101과 외부전극(본 실시예에서는 범프 113b)와를 접속하는 방법으로서 TAB(Tape Automated Bonding)법을 사용한 것을 특징으로 하는 것이다.
도면중, 140은 TAB테이프를 구성하는 폴리이미드 등으로 되는 절연기판이고, 그 상부에 절연층 119를 거쳐서 배선층 117이 배설되어 있다. 이 절연기판 140은 판상기판 102의 상부에 접합재 114에 의해 접합되어 있고, 또 배선층 117은 틀체 108의 내부에 깊이 연장되어 있다. 구체적으로 반도체 소자 101에 형성되어 있는 내부범프 113a와 대향하는 위치까지 연장되도록 구성되어 있다. 이 내부범프 113a와 배선층 117과는 후술하는 제조방법에 근거하여 접합된다. 또, 배선층 117의 틀체 108보다도 외부위치에는 외부 접속단자로 되는 외부범프 113b가 형성되어 있다. 이것에 의해, 반도체 소자 101과 외부범프 113b는 배선층 117을 거쳐서 전기적으로 접속된다.
상기한 바와 같이 TAB법을 사용하여 반도체 소자 101에 형성된 내부범프 113a와 배선층 117을 접속함으로써 반도체 소자 101에 형성된 내부범프 113a가 다수이고, 고밀도의 접속을 필요로 하는 경우에 있어서도 충분이 대응 할 수가 있고, 반도체 장치 217의 고밀도를 실현할 수가 있다.
제40도는 제2의 발명의 제7실시예인 반도체장치 218을 도시하고 있다.
같은 도면에 도시한 반도체장치 218은 제 6실시예인 반도체 장치 217과 기본구성은 동일하지만, 배선층 117의 틀체 108보다도 외부부분을 더 외측으로 향하여 연장시킴과 동시에 갈매기 날개 형상으로 절곡형성하여 외부리드 107로 된 것을 특징으로 하는 것이다.
본 실시예와 같이, 배선층 117을 사용하여 외부리드 107을 형성함으로써, TAB테이프와 별개로 외부리드를 형성하고, 이를 판상기판 102에 배설할 필요가 없으므로, 부품수의 삭감을 도모할 수 있음과 동시에 외부 접속단자의 형성공정을 간단화할 수가 있다.
제41도는 제2의 발명의 제8실시예인 반도체 장치 219를 도시하고 있다.
같은 도면에 도시한 반도체 장치 219는 제7실시예인 반도체장치 218에서 사용한 TAB테이프에 배설된 배선층 117에 대신하여 리드 프레임 105를 사용한 것을 특징으로 한 것이다. 이 리드 프레임 105의 재료로서는 예를 들면 철-니켈 합금 또는 동합금 등을 사용한 것을 고려할 수 있다.
본 실시예와 같이 배선층 117에 대신하여 리드프레임 105를 사용함으로써, 외부리드 107의 기계적강도를 향상시킴과 동시에, 폴리이미드 등으로 되는 절연층 기판 140을 불필요하게 할 수 있다.
제42도는 제2의 발명의 제9실시예인 반도체 장치 220을 도시하고 있다.
같은 도면에 도시한 반도체장치 220은 반도체 소자 101 및 기판 103의 하부에 방열판 129를 배설한 것을 특징으로 한 것이다. 이 방열판 129의 재질로서는 열 전도성의 양호한 금속재료의 적용을 고려할 수 있다.
상기와 같이, 기판 103의 하부에 금속재의 방열판 129를 배설함으로써 기판 103의 기계적 강도를 향상시킬 수가 있다. 더욱이 반도체 소자 101의 하부에도 열전도성이 양호한 방열판 129가 접촉하므로, 반도체 소자 101에서 발생하는 열은 효율좋게 방열할 수가 있다.
제43도는 제2의 발명의 제10실시예인 반도체장치 221을 도시하고 있다.
같은 도면에 도시한 반도체장치 221은 기판 103의 하부를 반도체소자 101의 배면측까지 연장시키도록 구성한 것을 특징으로 한 것이다.
본 실시예에 관계하는 반도체장치 221에 의하면 기판 103의 일부가 반도체소자 101의 배면측까지 연장되기 때문에, 반도체 소자 101의 노출부분이 작고, 외부에서 반도체소자 101에 직접 인가되는 손상을 저감할 수가 있다. 또, 기판 103은 열전도성이 양호한 재료로 구성되기 때문에 제9실시예와 같이 방열판 129를 별개로 부착할 필요없이 반도체소자 101의 방열특성을 향상시킬 수가 있다.
제44도는 제2의 발명의 제11실시예인 반도체장치 222를 도시하고 있다.
같은 도면에 도시한 반도체장치 222는 제1실시예의 반도체 장치 212에서 상부 뚜껑체 110a 및 하부뚜껑체 110b를 제거한 것을 특징으로 한 것이다. 본 실시예에 관계하는 반도체장치 222는 제10도에 의하여 설명한 제1발명에 관계하는 반도체장치 207과 근사한 구성이고, 부품수 및 두께의 감소를 도모하는 것이 가능케 된다.
제45도는 제2의 발명의 제12실시예인 반도체 장치 223을 도시하고 있다.
본 실시예에 관계하는 반도체장치 223은 기판 130을 이른바, 중계기판으로서 사용하고 일반적인 수지봉지형 반도체 장치와 같게 이송성형으로 반도체 소자 101을 보지한 기판 103을 수지 104a에 의해 성형하여 패키지를 형성한 것이다. 이 구성의 경우에는 반도체소자 101 및 기판 103이 수지 104a 내에 완전히 매설된 구성이므로, 실장할 때의 반도체장치 223의 취급이 용이하다. 또한, 본 구성에서는 틀체 108 및 상부뚜껑체 110a는 불필요하게 된다.
제46도는 제2의 발명의 제13실시예인 반도체장치 224를 도시하고 있다.
같은 도면에 도시한 반도체장치 224는 제12실시예인 반도체 장치 223과 기본구성은 동일하지만, 반도체소자 101의 저부를 수지 104a의 외부에 노출한 구성으로한 것을 특징으로 한 것이다. 이 구성으로 함으로써, 반도체 소자 101에서 발생하는 열을 반도체 소자 101의 저면보다 직접 외부로 방열할 수 있으므로, 방열특성을 향상시킬 수가 있다. 또, 기판 103의 저면측에 있어서 수지 104a가 불필요하므로, 반도체 장치 224의 박형화가 도모됨과 동시에, 수지 104a의 소비량의 삭감을 도모할 수가 있다.
제47도는 제2의 발명의 제14실시예인 반도체장치 225를 도시하고 있다.
같은 도면에 도시한 반도체장치 225는 반도체소자 101의 전극패드부 및 배선 112를 수지 104a에서 봉지하게 하여 이른바, 오버-몰드(over-mold)를 사용한 것을 특징으로 하는 것이다.
제48도는 제2의 발명의 제15실시예인 반도체장치 226을 도시하고 있다.
같은 도면에 도시한 반도체장치 226은 반도체소자 101의 전극패드 및 배선 112를 수지 104a에서 봉지하게 하여, 이른바, 포팅(potting)법을 사용한 것을 특징으로 하는 것이다.
제49도는 제2의 발명의 제16실시예인 반도체장치 227을 도시하고 있다.
같은 도면에 관계하는 반도체장치 227은 틀체 108, 상부뚜껑체 110a, 하부뚜껑체 110b, 반도체 소자 101 및 기판 2의 저면에 고열전도율재 115를 소정의 막두께로 형성한 것을 특징으로 한 것이다. 이와 같이 반도체 장치 227의 구성요소중에, 외계와 접하는 부위에 고열전동율재 115를 배설함으로써, 반도체 소자 101에서 발생하는 열을 효율좋게 반도체 장치 외부로 방출할 수가 있다. 이 고열전도율재 115의 재료로서는 은, 은팔라듐 합금, 동(copper)등의 금속분말과 실리카, 알루미나, 질화알루미늄, 질화규소, 질화보론, 다이아몬드 등의 절연분말을 충전재로 한 것을 고려할 수 있다.
제50도는 제2의 발명의 제17실시예인 반도체 장치 228을 도시하고 있다.
같은 도면에 도시한 반도체 장치 228은 제1실시예에서 사용한 틀체 108 및 상부뚜껑체 110a에 대신하여 금속 캡(cap) 111을 사용하여 반도체 소자 101의 상부를 폐쇄한 것을 특징으로 한 것이다. 이 구성으로 함으로써, 제1실시예에서는 필요한 틀체 108과 상부뚜껑체 110a와의 접합작업이 불필요하고, 또 부품수의 삭감을 도모할 수가 있다. 또, 틀체 108과 상부뚜껑체 110a와의 접합불량을 봉지시키므로 수지 104a의 습윤등이 방지되고, 반도체 장치 228의 신뢰성을 향상할 수가 있다.
제51도는 제2의 발명의 제18실시예인 반도체 장치 229를 도시하고 있다.
같은 도면에 도시한 반도체 장치 229는, 수지 104a의 일부와 하부뚜껑체 110b가 기판 103의 하부에 노출한 구성으로 한 것을 특징으로 한 것이다. 이 구성에서는 기판 103에는 수지 충전공 116만을 형성하면 좋고, 제1의 발명에서 설명한 수지 충전요부는 불필요하고 기판 103을 용이하게 제조할 수가 있다. 또, 수지 충전요부가 불필요하고 기판 103의 단순화를 도모할 수 있으므로, 기판 103의 기계적 강도를 향상시킬 수가 있다.
제52도는 제2의 발명의 제19실시예인 반도체 장치 230을 도시하고 있다.
같은 도면에 도시한 반도체 장치 230은 기판 103에 복수의 수지충전공 116을 형성한 것을 특징으로 한 것이다. 이와 같이, 수지 충전공 116을 복수개 형성 함으로써 수지 104a를 기판 103의 상면에 효율좋게, 또 균일하게 충전하는 것이 가능하고, 단시간에 확실하게 수지 104a의 충전처리를 행할 수가 있다.
제53도는 제2의 발명의 제20실시예인 반도체 장치 231을 도시하고 있다.
같은 도면에 도시한 반도체 장치 231은 제1실시예에 관계하는 반도체 장치 212에 있어서, 외부에 노출한 반도체 소자 101의 저면 또는 장치하부(기판에 걸쳐) 전면에 방열핀 등의 방열부재 130을 배설한 것을 특징으로 한 것이다. 이 방열부재 130은 예를 들면 알루미늄 등의 방열성이 양호한 금속으로 구성되고, 접합재 114에 의해 반도체 소자 101의 저면에 접합되어 있다. 또, 방열부재 130은 방열효율을 향상시키기 위하여 방열면적이 큰 형상으로 되어있다.
제54도는 제2의 발명의 21실시예인 반도체장치 232를 도시하고 있다.
같은 도면에 도시한 반도체 장치 232는 가요성 인쇄기판 144(FPC)를 배선기판으로 하고, 이 FPC 144와 반도체 소자 101의 전기적 접속을 플립칩법을 사용하여 행하도록 한 것을 특징으로 하는 것이다.
즉, 반도체 소자 101에는 내부범프 113a가 형성되어 있고, 이 내부범프 113a을 FPC 144에 접속시킴으로써 반도체 소자 101과 FPC 144와의 전기적 접속이 행해지도록 구성되어 있다. 또, FPC 144에는 외부 접속단자로 되는 외부리드 113b가 형성되어 있다. 이 외부범프 113b는 제22도에 의하여 설명한 기계범프 17a를 사용한 구성으로 하여도 좋다. 상기 구성으로 함으로써, 반도체 장치 232의 고밀도화를 도모할 수 있어, 장치형상의 소형화를 도모할 수가 있다.
제55도는 제2의 발명의 제22실시예인 반도체장치 233을 도시하고 있다.
같은 도면에 도시한 반도체 장치 233은 제21실시예인 반도체 장치 232와 기본구성은 동일하지만 외부 접속단자의 구조를 외부범프 113b에 대신하여 갈매기 날개형상으로 형성된 외부리드 107을 사용한 것을 특징으로 하는 것이다.
다음에, 제2의 발명에 관계하는 반도체 장치의 제조방법에 대하여 제56도 내지 제73도에 의하여 설명한다.
제56도 및 제57도는 제2의 발명에 관계하는 반도체 장치의 기본적인 제조방법을 도시하고 있다. 또한, 제56도 및 제57도에 의한 이하의 설명에서는 상기한 각 실시예 중 제1실시예에 관계하는 반도체 장치 212의 제조방법을 예를 들어 설명한다.
반도체 장치 212를 제조할 때는 먼저 제56도(a)에 도시한 바와같이 분할된 기판 103(분할기판)을 미리 형성해두고, 이 분할된 기판 103의 뒤에 반도체 소자 101과 접합되는 부위에 접합제 114를 배설한다. 이 분할기판 103을 형성할 때, 그 중의 적어도 1개의 수지 충전공 116을 형성해 둔다.
이어서, 각 분할된 기판 103을 그 접합재의 배설위치가 반도체 소자 101의 외부 4측면과 대향되도록 위치 결정한다. 그러나, 제56도(b)에 도시한 바와 같이, 압압공구(Pressing tool) 137a, 137b를 사용하여 각 분할된 기판 103을 반도체 소자 101쪽으로 압압한다. 이 때, 각 분할된 기판 103 및 반도체 소자 101은 기대 146의 상부에 배치되어 있고, 이 배치상태를 유지하면서 압압공구 137a, 137b에 의해 기판 103은 반도체 소자 101에 압압되므로, 기판 103의 저면과 반도체 소자 101의 저면은 대략 동일면이다. 압압공구 137a, 137b에 의한 기판 103을 반도체 소자 101에 압압하는 처리는 접합재 114에 의해 기판 103과 반도체 소자 101이 확실히 접합되기까지 행해진다.
여기서, 기판 103의 분할방법을 제60도에 도시하였다. 같은 도면에 있어서, (a)~(c)는 기판 103을 4분할한 구성을 도시하고 있고, (d)~(f)는 기판 103을 2분할한 구성을 도시하고 있고, (g)는 분할을 하지 않은 기판 103을 도시하고 있다. 같은 도면에 도시된 바와같이, 기판 103의 분할방법은 갖가지가 있고, 분할수 및 분할위치는 반도체 장치의 크기나 배선의 위치관계에 따라서 적의 선정하면 좋다.
지금, 가령 분할을 하지 않고 반도체 소자 101을 둘러싸도록 기판을 배선하는 구성을 고려하면, 기판의 중앙에 반도체 소자 101을 장착하는 구멍을 설치할 필요가 있다.
이 방법에 대하여, 상기와 같이 기판 103을 미리 분할해 두고, 이 분할된 각 기판 103을 반도체 소자 101의 측면에 접합하는 구성으로 함으로써, 용이하게 각 기판 103을 반도체 소자 104의 측면에 접합할 수가 있다.
또, 제63도 내지 제65도는 분할된 기판 103에 접합재 114를 배설하는 방법을 도시하고 있다. 제63도에 도시하는 것은 이른바, 전사법이고, 접합재 114를 판상으로 배설해두고, 이 판상의 접합재 114에 보지 공구 147에 보지된 기판 103을 눌러 붙여서 기판 103의 소정위치에 접합재 114를 배설하는 방법이다.
또, 제64도에 도시한 것은 디스펜스(dispense)법이고, 디스펜서(dispenser)142에 접합재 114를 장전해 두고, 이 디스펜서 142에 의해 기판 103의 소정위치에 접합재 114를 배설하는 방법이다.
또, 제65도에 도시한 것은 스크린 인쇄법이고, 미리 기판 103의 접합재 114의 배설위치에 대응한 위치에 구멍을 갖는 인쇄마스크 132를 준비함과 동시에 기판 103의 상부에 이 인쇄마스크 132를 배설하고, 인쇄마스크 132의 상부보다 스퀴지(squeegee) 141를 사용하여 접합재 114를 기판 103상에 인쇄하는 방법이다. 기판 103에 접합재 114를 배설하는 방법으로서는 상기의 어느 방법을 사용하여도 좋다.
다시 제56도로 되돌아가 설명을 계속한다.
상기와 같이 반도체 소자 101을 둘러싸도록 기판 103이 배설되면 제56도(c)에 도시한 바와같이 배선층 117이 기판 103의 상부에 배설됨과 동시에, 배선층 117과 반도체 소자 101의 사이에 배선 112가 본딩된다. 배선 112가 배설되어 배선층 117과 반도체 소자 101과의 전기적 접속이 종료하면, 이어서 제56도(d)에 도시한 바와같이, 기판 103의 상부에 틀체 108이 배설된다. 이 기판 103과 틀체 108과의 접합은 접착제로서도 기능하는 절연층 119에 의해 행해진다. 제61도는 틀체 108을 기판 103에 배설하는 모양으로 도시한 사시도이다. 또한, 틀체 108은 반드시 처음부터 틀체로서 형성할 필요는 없고, 예를 들면 제62도에 도시한 바와같이 각 분할된 기판 103에 부분적으로 배설해두고, 기판 103을 조합시킨 상태에서 틀체 108이 형성되는 구성으로 하여도 좋다. 상기와 같이 틀체 108이 기판 103에 형성되면, 틀체 108의 상부에는 상부뚜껑체 110a가 접합된다.
상기와 같이 틀체 108의 상부에 상부뚜껑체 110a가 배설된 기판 103은 상형 122a와 하형 122b와의 사이에 협지 되도록 장착된다. 장착상태에 있어서, 상형 122a는 하부뚜껑체 110a와 대향하고, 또 하형 122b는 기판 103의 저면과 대향한다. 또, 하형 122에는 수지로 충전하기 위한 수지 충전기구로 되는 플런저 124가 설치되어 있다.
이 플런저 124는 기판 103에 형성된 수지 충전공 116의 수지 충전요부와 대향하도록 장착위치가 위치결정되어 있고, 또 수지 충전 요부와 플런저 124와는 같은 면적 및 평면형상으로 되어 있다. 또, 플런저 124의 상부에는 수지 104a로 되는 수지 타블렛 123이 장착됨과 동시에, 수지 타블렛 123과 플런저 124과의 사이에는 하부뚜껑체 110b가 개장되어 있다.
상기와 같이 기판 103이 금형 122a, 122b에 장착되면, 이어서 제57도(f)에 도시된 바와같이, 수지 타블렛 123을 가열하면서 플런저 124가 상승한다. 이것에 의해, 용융한 수지 104a는 수지 충전공 116을 통하여 기판 103의 상면부에 충전되고 틀체 108 및 상부뚜껑체 110a로 구성되는 공간내에 수지 104a가 장전된다.
상기와 같이 본발명에 의한 제조방법에 의해서도 기판 103에 형성된 수지충전공 116을 끼워서 직접적으로 수지 104a를 기판 103의 반도체소자 봉지위치에 도입하여 반도체소자 101의 소정부위를 봉지할 수가 있게 된다. 이 때문에 수지 104a의 이형성을 고려함이 없이 이형제의 종류나 첨가량을 선정할 수가 있다. 이에 의하여, 접착강도가 큰 수지를 사용하는 것이 가능케되고, 반도체장치의 소형화를 도모하더라도 반도체장치의 신뢰성을 향상시킬 수가 있다.
상기와 같이 수지충전공정이 종료하면 제57(g)도에 나타내는 바와같이 103은 금형 122a, 122b에서 떼어냄과 동시에 제57(h)에 도시되는 바와같이 소정위치에 외부접속단자로 되는 범프 113b가 형성된다.
또한, 제57도를 사용하여 설명한 상기 실시예에 있어서는 수지충전공 116은 1개만 형성된 구성을 나타냈으나 수지충전공 116의 수는 복수개 형성해도 좋고, 상기와 같이 수지충전공 116을 복수개 형성함으로써 수지충전 효율을 향상할 수 있음과 동시에 104a를 균일하게 충전하는 것이 가능케 된다. 제66도는 수지충전공 116을 4개형성한 구성을 나타내고 있고, 제67도는 분리된 기판 103의 접합위치를 이용하여 수지 충전공 116을 형성한 것이다.
제58도에 도시하는 반도체 장치는 기본구성은 제34도를 사용하여 설명한 제1실시예에 관계되는 반도체 장치 212과 동일하나 상부 뚜껑체 110a에 복수의 관통공 212을 형성한 것을 특징으로 하는 것이다. 같은도면에 도시하는 반도체장치는 제1의 발명에 있어서의 제17도에 나타내는 반도체장치에 상당한 것이다.
제58도에 도시하는 반도체 장치를 제조하는 데는 복수의 관통공 121이 미리 형성됨과 동시에 이 관통공 121이 형성된 상부 뚜껑체 110a를 사용하여 상기한 제56도와 제67도에 도시하는 각 공정을 실시하여 반도체 장치를 제조한다. 이와 같이하여 제조된 상태의 반도체 장치를 제59(a)도에 도시한다. 같은 도면에 도시하는 반도체 장치는 상부 뚜껑체 110a와 이형필름 125사이에 통기성을 가지는 고열전도율재막 115가 배설된 예를 나타내고 있다.
상기와 같이, 반도체 장치의 제조공정에 있어서는 상부뚜껑체 110a에 형성되어 있는 관통공 121은 상부뚜껑체 110a의 상부에 배설된 이형필름 125에 의하여 폐쇄되어 있으므로, 수지 충전공정에 있어서 이 관통공 121에서 수지 104a가 외부로 누설되는 일은 없다. 또, 이형필름 125가 상형 122a와 접촉하므로 수지 충전후에서의 이형성은 양호하다.
상기 구성의 반도체 장치를 실장기판(도시하지 않음)에 실장하는 경우에는 제59도(b)에 도시하는 바와같이 상부뚜껑체 110a의 상부에 배설되어 있던 이형필름 125를 제거한다. 이어서, 제59도(c)에 도시하는 바와같이 실장기판에 형성되어 있는 단자에 범프 113b를 납땜질하므로, 리플로우 퍼니스 126내에 장착하여 가열처리를 한다. 이에 의하여 범프 113b는 용융하여 상기 단자가 접속된다.
이 리플로우 퍼니스 126내에 있어서 가열처리가 됨으로써 수지 104a의 내부에 포함되어 있는 수분은 수증기 127로 되고 상부뚜껑체 110a에 형성되어 있는 관통공 121 내에 반도체 장치의 외부에 배출된다. 이와 같이 수지 104a 내에 포함되는 수분은 제거되므로 전극패드 배선 112와 배선층 117 등에 부식이 발생하는 것이 방지됨과 동시에 수지 104a에 균열이 발생하는 것을 방지할 수가 있다.
제68도는 배선층 117을 가지는 FPC 144를 사용한 구조의 반도체 장치의 제조방법을 나타내고 있다.
먼저 상기한 제56도(a)와 (b)로 설명한 바와 마찬가지의 공정을 실시함으로써 기판 103을 접합제 14를 사용하여 반도체 소자 101의 외주측면에 접합한다. 이 상태가 제68도(a)이다. 이어서 제68도(b)에 나타내는 바와같이 기판 103의 상부에 접합재 114를 도포하여 제68도(c)에 도시하는 바와같이 FPC 144를 기판 103의 상부에 배설한다. 이 FPC 144는 다른 공정에 있어서 형성된 것이고, 그 최하층에서 절연기판 140 절연층 119, 배선층 117이 순차 적층된 구성으로 되어 있다. 또한, 제68도(d)~제68도(f)에 도시되는 각 공정은 제56도(d)~제57도(g)의 공정과 동일하므로 그 설명은 생략한다.
상기와 같이 배선층으로서 FPC 144를 사용함으로써 반도체 소자 101의 크기 형상에 불구하고 FPC 144의 형상으로 반도체 장치의 외형형상을 일정화 시킬수가 있다.
제69도는 상기한 제6실시예에 관계되는 반도체 장치 217(제39도 참조)의 제조방법을 설명하기 위한 도이다.
제6실시예에 관계되는 반도체 장치 217을 제조하는데는 먼저 상기한 제56도(a)와 (b)로 설명한바와 마찬가지의 공정을 실시함으로써 기판 103을 접합재 114를 사용하여 반도체 소자 101의 외주측면에 접합한다. 이 상태가 제69도(a)이다.
이어서, 제68도(b)에 나타내는 바와같이 기판 103의 상부에 접합재 114를 상기한 전사법, 스크린 인쇄법, 디스펜스법등으로 형성한다. 다음에 최하층에서 절연기판 140, 절연층 119, 배선층 117이 순차적층된 구성으로 되고 또 TAB테이프(FPC) 144를 기판 103의 상부에 접한다. 이 TAB테이프 144는 배선층 117과 내부리드 106이 전해동박(電解銅箔) 등으로 일체적으로 형성되어 있는 것이 일반적이고, 내부리드 106에 금, 주석, 납땜 등의 도금이 되어있다. TAB테이프 144를 기판 103에 배설한 상태로 내부리드 106은 반도체 소자 101의 내부리드 103a의 상부에 위치하도록 구성되어 있다. 제69도(c)는 TAB테이프 144를 기판 103의 상부에 접합한 상태를 나타내고 있다.
TAB 테이프 144가 기판 103의 상부에 접합되면, 이어서 제69도(d)에 도시되는 바와 같이 TAB테이프 144의 상부에 틀체 108이 접착재로서도 기능하는 절연층 119에 의하여 접착된다.
이어서, 제69도(e)에 도시하는 바와같이 공구 137b를 사용하여 내부범프 103a와 내부리드 106과를 열압착 또는 공정으로 접합하는 내부리드 본딩(ILB)를 실시한다. 그후, 제56도(e)~제57도(g)에 도시한 것과 대략 마찬가지의 공정이 실시되고, 제69도(f)에 도시하는 제6실시예에 관계되는 반도체 장치 217이 제조된다.
제70도는 제6실시예에 관계되는 반도체 장치 217의 다른 제조방법을 나타내고 있다.
본 실시예에 관계되는 방법으로는 처음에 TAB테이프 144에 반도체 소자 101을 접속한 후에 기판 103을 반도체 소자 101에 접합하도록한 것을 특징으로 하는 것이다. 이 때문에 먼저 제70도(a)에 도시하는 바와 같이 반도체 소자 101에 내부범프 103a를 형성해두고, 이어서 제70도(b)에 도시하는 바와같이 공구 137b를 사용하여 내부범프 103a와 내부리드 106과의 열압착 또는 공정으로 접합한다. 이 때, TAB테이프 144의 상부에 틀체 108을 배설해 둔다.
이어서, 제70도(c)에 도시와 같이 분할된 기판 103의 반도체 소자 101과의 대향면과 TAB테이프 144와의 대향면에 접합제 114를 배설하여 이 기판 103을 반도체 소자 101과 TAB테이프 144에 일괄적으로 접합한다. 그 후, 제56도(e)~제57도(g)에 도시한 것과 대략 마찬가지의 공정이 실시되고, 제70도(d)에 도시하는 제6실시예에 관계되는 반도체 장치 217이 제조된다.
제71도는 전기한 제12실시예에 관계되는 반도체 장치 223(제45도 참조)의 제조방법을 설명하기 위한 도이다.
제12실시예에 관계되는 반도체 장치 223을 제조하는 데도 분할된 기판 103을 반도체 소자 104에 접합하여 배선층 117, 절연층 119를 기판 103상에 형성하고 배선층 117과 반도체 소자 101사이에 배선 112를 배설함과 동시에 리드프레임 105를 배설한 제71도(a)에 나타내는 바와같이 반도체 장치를 제조한다.
이어서, 제71도(a)에 나타내는 바와같이 반도체 장치를 제71도(b)에 도시되는 바와같이 금형 122a, 122b에 장전하여 이송성형을 행한다. 이 제71도(b)에 도시되는 수지 충전방법은 수지 패키지의 제조방법으로서 일반적으로 쓰이고 있는 것이고, 기존의 설비를 응용하여 수지 104a에서 제71도(a)에 도시되는 반도체 장치를 봉지할 수가 있다. 수지 104a에 의하여 제71도(a)에 도시되는 반도체 장치의 수지성형이 종료하면 이 반도체 장치는 금형 122a, 122b에서 이형되고 이어서 리드프레임 105에 대한 형성처리가 행해지고 제71도(c)에 도시되는 제6실시예에 관계되는 반도체 장치 217이 제조된다.
제72도는 전기한 제15실시예에 관계되는 반도체 장치 226(제48도 참조)의 제조방법을 설명하기 위한 도이다.
제15실시예에 관계되는 반도체 장치 226을 제조하는데는 분할된 기판 103을 반도체 소자 101에 접합하고 배선층 117, 절연층 119를 기판 103상에 형성하고 배선층 117과 반도체 소자 101사이에 배선 112를 배설함과 동시에 배선층 117의 상부에 수지흐름을 방지하는 댐 143을 형성한 제72도(a)에 나타내는 바와같은 반도체 장치를 제조한다.
이어서, 제72도(b)에 도시되는 바와같이 디스펜서 142를 사용하여 반도체소자 101의 상부에 수지 104a를 포팅하여 제72도(c)에 도시되는 제15실시예에 관계되는 반도체 장치 226을 제조한다.
제73도는 전기한 제21실시예에 관계되는 반도체 장치 232(제54도 참조)의 제조방법을 설명하기 위한 도이다.
제21실시예에 관계되는 반도체 장치 232를 제조하는데는 먼저 제73도(a)에 도시되는 바와같이 반도체 소자 101에 내부펌프 113a를 형성한다. 이어서, 제73도(b)에 도시되는 바와같이 절연기판 140과 이를 끼워서 형성된 배선층 117로 구성되는 FPC에 반도체 소자 101의 내부범프 113a로 접속된다.
상기와 같이 FPC상에 반도체 소자 101이 탑재되면 이어서 제73도(c)에 도시되는 바와같이 분할된 기판 103이 반도체 소자 101을 둘러싸도록 FPC상에 접합된다. 이 때, 반도체 소자 101의 외주측면과 기판 103과의 접합은 접합재 114에 의하여 행해지고, 또 FPC와 기판 103과의 접합은 접착재로서도 기능하는 절연층 119에 의하여 행해진다.
기판 103이 배설된 FPC는 제73도(d)에 도시되는 바와같이 금형 122a, 122b에 장착되어서 수지 충전공 116을 통하여 반도체 소자 101과 FPC와의 이간부분에 수지 104a가 충전된다. 이어서 FPC의 외측면에 외부범프 113b가 형성되어 제73도(e)에 표시되는 제21실시예에 관계되는 반도체 장치 232가 제조된다.
상술과 같이 본 발명에 의하면 하기와 같은 갖가지의 효과를 실현할 수가 있다.
본 발명의 방법에 의하면, 기판에 형성된 수지충전공을 거쳐서 직접적으로 기판상에 수지를 도입하여 반도체 소자를 봉지하는 것이 가능케 된다. 이로써 종래와 같이 금형에 컬부, 런너부, 게이트부 등을 설치할 필요는 없게되고, 또 수지와 금형과의 접속면적을 작게 하는 것이 가능케되어 이형성을 고려함이 없이 이형제의 종류나 첨가량을 선정할 수가 있다. 이에 의하여 접착강도가 큰 수지를 사용하는 것이 가능케되고, 소형화를 도모하더라도 반도체 장치의 신뢰성을 향상시킬 수가 있다.
또, 본 발명에 의하면, 기판의 반도체 소자의 배설면과 다른면에 수지 충전공이 개구되는 요부를 형성함으로써 이 요부와 금형에 형성된 플런저프트와를 연통시킴으로써 수지의 누설을 봉지할 수 있음과 동시에 수지의 수지충전공에의 도입을 원활히 할 수가 있다.
또, 본 발명에 의하면, 수지로서 이형제를 포함하지 않은 봉지 수지재를 선정함으로써 접착강도는 더욱 강하게 되어 반도체 장치의 신뢰성을 향상시킬 수가 있다.
또, 본 발명에 의하면, 반도체 소자를 기판으로 배설된 배선기판에 전기적으로 접속함과 동시에 이 배선기판에 외부접속용의 외부 접속단자를 형성 함으로써 반도체 소자로 부터의 전기배선의 인출을 간단한 구성으로 용이하게 할 수가 있다.
또, 본 발명에 의하면, 반도체 소자와 배선기판과의 접속을 배선 또는 범프에 의하여 행함으로써 반도체 소자와 배선기판과의 접속을 용이하고 고밀도로 행할 수가 있다.
또, 본 발명에 의하면, 외부 접속단자를 리드부재로 형성함으로써 반도체 장치를 실장할 때의 실장성을 향상 시킬수가 있다.
또, 본 발명에 의하면, 외부 접속단자를 범프에 의하여 형성함으로써 반도체 장치를 실장할때의 단자접속을 고밀도로 행할 수가 있다.
또, 본 발명에 의하면, 외부 접속단자를 바이어에 의하여 구성함으로써 외부 접속단자의 배설위치에 자유도를 갖게할 수 있음과 동시에 단자접속을 고밀도로 행할 수가 있다. 또, 상기한 리드부재가 범프와의 병용도 가능케된다.
또, 본 발명에 의하면, 배선기판을 다층 배선기판으로 함으로써 반도체 소자에서 외부 접속단자에 이르기까지의 배선경로의 선정에 자유도를 갖게 할 수가 있다.
또, 본 발명에 의하면, 다층 배선기판을 배선층과 절연층을 교호로 적층한 구조로 하고 이 배선층간의 전기적 접속을 기계범프에 의하여 행함으로써 각 배선층간의 접속은 절연층에 형성된 구멍을 거쳐서 각 배선층을 소성가공함으로써 행할 수 있다. 이 때문에, 각 배선층간의 전기적 접속을 간단하고 확실히 행할 수가 있다.
또, 본 발명에 의하면, 수지 충전공을 복수개 형성함으로써 수지의 충전의 치우침을 방지할 수 있음과 동시에 수지 충전량이 증대하여 충전시간의 단축을 기할 수 있다.
또, 본 발명에 의하면, 수지의 상부에 관통공이 형성된 뚜껑체를 배설함으로써 수지에 포함되는 수분은 반도체 장치를 실장할 때 인가되는 열에 의하여 수증기로 되어 배제되므로 반도체 장치의 신뢰성을 향상시킬 수가 있다.
또, 본 발명에 의하면, 상기 뚜껑체를 고열전도율재에 의하여 형성함으로써 반도체 장치의 방열특성을 향상 시킬수가 있다.
또, 본 발명에 의하면, 틀체의 반도체 소자와의 대향면과 다른면에서 틀체내로 수지 충전공을 거쳐서 수지를 도입하여 반도체 소자를 봉지하는 구성함으로써 본 발명의 구성에 있어서는 봉지와 금형과의 접속면적을 작게 하는 것이 가능케되고, 이형을 고려함이 없이 이형제의 종류나 첨가량을 선정할 수가 있다. 이로써 접착강도가 큰 수지를 사용하는 것이 가능케되고 소형화를 도모하더라도 반도체 장치의 신뢰성을 향상시킬 수가 있다.
또, 본 발명에 의하면, 수지충전 금형사이에 수지의 누설을 방지하는 플레이트를 배설함으로써 수지의 누설은 방지되고 수지의 소비량을 저감됨과 동시에 누설한 수지의 제거작업을 불필요하게 할 수가 있다.
또, 본 발명에 의하면, 기판이 반도체 소자의 측면과 접촉하여 반도체 소자를 둘러싸도록 구성 함으로써 반도체 소자와 기판의 접촉면적은 크게되고 이 기판을 끼워서 반도체 소자로 발생한 열을 배출할 수가 있다. 이로써, 반도체 소자의 방열특성을 향상시킬 수가 있다. 또, 방열은 반도체 소자를 보지하는 기판을 이용하여 행하고 있으므로, 반도체 장치가 대형화해 버리는 일은 없다.
또, 본 발명에 의하면, 기판을 방열특성이 양호한 재료로 형성함으로써 반도체 장치의 방열특성을 향상시킬 수가 있다.
또, 본 발명에 의하면, 기판을 복수의 분할기판으로 구성하고, 이 분할기판을 조합하여 반도체 소자를 둘러싸는 구성으로 함으로써 반도체 소자와 분할기판과의 접합을 용이하게 행할 수 있고, 조립성을 향상시킬 수가 있다.
또, 본 발명에 의하면, 분할기판을 열전도성이 양호한 접합재로 접합함으로써 반도체 소자와 분할기판사이의 분할기판끼리의 열전도를 양호하게 할 수 있고, 반도체 장치의 방열특성을 향상시킬 수가 있다.
또, 본 발명에 의하면, 반도체 소자의 배선기판과 전기적 접속이 행해지는 접속면과, 상기기판의 배선기판이 배설되는 배설면이 대략 동일면으로 되도록 구성함으로써 반도체 소자와 배선기판의 전기적 접속을 용이하게 행할 수 있다.
또, 본 발명에 의하면, 반도체 소자의 기판에 둘러싸여 있지 않은 면에 방열부재를 열전도 가능한 구성으로 접속함으로써 반도체 소자의 방열을 보다 유효하게 행할 수가 있다.
더욱이, 본 발명에 의하면, 배선기판과 반도체 장치를 접속하는 방법으로서 플립·칩법 또는 TAB(Tape Automated Bonding)법 또는 배선본딩법의 어느 하나를 채용함으로써 배선기판과 반도체 장치의 접속을 고밀도로, 또한 용이하고 확실히 행하는 것이 가능케 된다.
상술된 각 실시예에 있어서는, 방열특성이 만족스러운 재료와 열전도율이 만족스럽거나 높은 재료가 (ⅰ)각각 20W/km 이상의 열전도율을 갖는 동, 알루미늄, 텅스텐, 몰리브덴 등의 금속, 이드의 클래드재료, 이들의 합금 및 이들의 혼합물, (ⅱ)실리콘 질화물, 알루미늄 질화물, 알루미나 등의 세라믹과 이들의 복합재료, (ⅲ)다이아몬드 및 (ⅳ)금속, 세라믹 및 다이아몬드 등의 복수개의 재료의 복합재료로 구성되는 군으로부터 선택될 수가 있다.
더욱이, 본 발명은 이들 실시예에 제한되지 않고 본 발명의 범위로부터 벗어남이 없이 각종 변화와 변경을 할 수가 있다.

Claims (27)

  1. 반도체 소자와 반도체 소자가 탑재되는 기판과 그 반도체 소자를 봉지하는 수지를 구비하는 반도체 장치에 있어서, 기판에 수지충전공을 형성하고, 기판의 반도체 소자의 배설면과 다른 면에서, 수지층전공을 거쳐서 수지를 도입하여 반도체 소자를 봉지하여서 되고, 수지의 상부에 복수개 관통공이 형성된 뚜껑체를 배설하고, 이 관통공은 수지내에 포함된 수분을 수지 외부로 배출하기 위한 통로를 제공하는 구성으로한 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 기판의 반도체 소자의 배설면과 다른면에 수지충전공이 개구되는 요부를 형성해서 되는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 수지로서 이형재를 포함하지 않은 봉지 수지재를 선정해서 되는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 반도체 소자를 기판에 배설된 배선기판에 전기적으로 접속함과 아울러 배선기판에 외부 접속용의 외부 접속단자를 형성해서 되는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 반도체 소자와 배선기판을 배선으로 접속한 것을 특징으로 하는 반도체 장치.
  6. 제4항에 있어서, 반도체 소자와 배선기판을 범프에 의하여 접속한 것을 특징으로 하는 반도체 장치.
  7. 제4항 내지 제6항중 어느 한항에 있어서, 외부 접속단자를 리드부재에 의하여 형성한 것을 특징으로 하는 반도체 장치.
  8. 제4항 내지 제6항중 어느 한항에 있어서, 외부 접속단자를 범프로 형성한 것을 특징으로 하는 반도체 장치.
  9. 제4항 내지 제6항중 어느 한항에 있어서, 외부 접속단자를 바이어스에 의하여 구성한 것을 특징으로 하는 반도체 장치.
  10. 제4항 내지 제6항중 어느 한항에 있어서, 배선기판을 다층 배선기판으로 한 것을 특징으로 하는 반도체 장치.
  11. 제10항에 있어서, 다층 배선기판은 배선층과 절연층을 교대로 적층한 구조로 되어 있고, 배선층간의 전기적 접속을 기계범프로 행하는 구성으로 한 것을 특징으로 하는 반도체 장치.
  12. 제1항에 있어서, 수지 충전공을 복수개 형성해서 되는 것을 특징으로 하는 반도체 장치.
  13. 제1항에 있어서, 뚜껑체를 고열전도율재로 형성해서 되는 것을 특징으로 하는 반도체 장치.
  14. 반도체 소자와, 반도체 소자가 탑재되는 배선기판과, 배선기판 상에 반도체 소자를 대향이간한 상태로 둘러싸도록 배설됨과 동시에 내부에 수지가 충전됨으로써 반도체 소자를 봉지하는 구성으로된 틀체를 구비하는 반도체 장치에 있어서, 틀체에 수지 충전공을 형성하고 틀체의 반도체 소자 표면과의 대향면과 다른 면에서 틀체내에 그 수지 충전공을 거쳐서 수지를 도입하여 반도체 소자를 봉지해서 되는 구성으로 한 것을 특징으로 하는 반도체 장치.
  15. 기판에 기판을 관통하는 수지 충전공을 형성함과 아울러 기판의 반도체 소자 배설면에 배선기판을 배설하는 기판형성 공정과, 기판에 반도체 소자를 탑재함과 아울러 반도체 소자와 배선기판을 전기적으로 접속하는 반도체 소자 탑재 공정과, 반도체 소자가 탑재된 기판을 수지 충전공의 반도체 소자의 배설측과 다른 측의 개구가 수지 충전용 금형에 형성된 수지 충전기구와 직결하는 구성으로 되도록 수지 충전용 금형에 장착하고, 수지 충전기구에 의하여 공급되는 수지를 수지 충전공을 거쳐서 기판의 반도체소자의 배설측에 충전하는 수지 충전공정과, 배선기판에 외부 접속용의 외부 접속단자를 형성하는 외부 접속단자 형성 공정으로 구성되되, 상기 기판 형성 공정에서, 기판의 반도체 소자의 배설위치가 다른면에서 수지 충전공의 형성위치를 포함하는 위치에 수지충전공정으로 사용하는 수지 충전기구를 구성하는 플런저포트와 거의 동일면적을 가지고 플런저포트와 접속된 요부를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  16. 기판에 기판을 관통하는 수지 충전공을 형성함과 아울러 기판의 반도체 소자 배설면에 배선기판을 배설하는 기판형성 공정과, 기판에 반도체 소자를 탑재함과 아울러 반도체 소자와 배선기판을 전기적으로 접속하는 반도체 소자 탑재 공정과, 반도체 소자가 탑재된 기판을 수지 충전공의 반도체 소자의 배설측과 다른 측의 개구가 수지 충전용 금형에 형성된 수지충전 기구와 직결하는 구성으로 되도록 수지 충전용 금형에 장착하고, 수지 충전기구에 의하여 공급되는 수지를 수지 충전공을 거쳐서 기판의 반도체 소자의 배설측에 충전하는 수지 충전공정과, 배선기판에 외부접속용의 외부 접속단자를 형성하는 외부 접속단자 형성공정으로 되되, 상기 수지 충전공정에서, 기판과 수지 충전기구가 설치된 수지 충전 금형사이에 수지의 누설을 방지하는 플레이트를 배설하고, 플레이트를 거쳐서 수지 충전공에 수지 충전기구에 의해 수지를 충전하는 것을 특징으로 하는 반도체 장치의 제조방법.
  17. 기판에 기판을 관통하는 수지 충전공을 형성함과 아울러 기판의 반도체 소자 배설면에 배선기판을 배설하는 기판형성 공정과, 기판에 반도체 소자를 탑재함과 아울러 반도체 소자와 배선기판을 전기적으로 접속하는 반도체 소자 탑재 공정과, 반도체 소자가 탑재된 기판을 수지 충전공의 반도체 소자의 배설측과 다른 측의 개구가 수지 충전용 금형에 형성된 수지충전기구와 직결하는 구성으로 되도록 수지 충전용 금형에 장착하고, 수지 충전기구에 의하여 공급되는 수지를 수지 충전공을 거쳐서 기판의 반도체소자의 배설측에 충전한느 수지 충전공정과, 배선기판에 외부접속용의 외부 접속단자를 형성하는 외부 접속단자 형성 공정으로 구성되되, 상기 수지 충전공정에서, 요부에 삽입하는 형상의 수지타블렛을 형성하고 수지타블렛을 요부에 삽입 장착한 상태로 기판을 수지 충전금형에 장착하여 수지 충전기구를 구성하는 플런저로 수지타블렛을 압압함으로써 수지를 수지 충전공을 거쳐서 기판의 반도체 소자의 배설측에 충전하는 것을 특징으로 하는 반도체 장치의 제조방법.
  18. 반도체 소자와 반도체 소자를 보지하는 기판과, 반도체 소자와 접속됨과 동시에 외부 접속용의 외부 접속용 단자가 형성해서 되는 배선기판과, 반도체 소자를 봉지하는 수지를 구비하는 반도체 장치에 있어서, 기판을 반도체 소자의 측면과 접촉하여 반도체 소자를 애워싸도록 구성한 것을 특징으로 하는 반도체 장치.
  19. 제18항에 있어서, 기판을 방열특성의 양호한 재료에 의하여 형성한 것을 특징으로 하는 반도체 장치.
  20. 제18항 또는 제19항에 있어서, 기판은 복수의 분할 기판으로 구성되어 있고, 분할 기판을 조합하여 반도체 소자를 둘러싸는 구성으로 한 것을 특징으로 하는 반도체 장치.
  21. 제20항에 있어서, 분할 기판을 열전도성의 양호한 접합재로 접합해서 되는 것을 특징으로하는 반도체 장치.
  22. 제18항에 있어서, 기판에 수지 충전공을 형성하고 기판의 배선기판의 배설면과 다른면에서 수지 충전공을 거쳐서 수지를 도입하여 반도체 소자를 봉지하는 구성으로 한 것을 특징으로 하는 반도체 장치.
  23. 제18항에 있어서, 반도체 소자의 배선기판과 전기적 접속이 행해지는 접속면과 기판의 배선기판이 배설되는 배설면이 대략 동일면으로 되도록 구성한 것을 특징으로 하는 반도체 장치.
  24. 제18항에 있어서, 반도체 소자의 기판에 둘러싸여 있지 않은 면과 열 전도가능한 구성으로 접속된 방열부재를 설치한 것을 특징으로 하는 반도체 장치.
  25. 기판을 구성하는 복수의 분할기판을 형성하는 분할기판 형성공정과, 분할기판을 접합재를 거쳐서 반도체 소자에 접합하고 반도체 소자를 둘러싸는 기판을 형성하는 기판형성공정과, 기판에 배선기판을 배설함과 동시에 배선기판과 반도체 소자를 전기적으로 접속하는 접속공정과, 반도체 소자를 보지한 기판을 수지 충전기구가 설치된 수지 충전용 금형에 장착하고 수지 충전기구로 기판상에 수지를 충전하고, 반도체 소자의 배선기판에 접속되는 면을 수지봉지하는 수지 충전공정과, 배선기판에 외부 접속용의 외부 접속단자를 형성하는 외부 접속단자 형성공정을 가지는 것을 특징으로 하는 반도체 장치의 제조방법.
  26. 제24항에 있어서, 분할기판 형성공정에 있어서, 기판을 구성하는 분할기판은 적어도 1개에 수지를 충전할 때 사용하는 수지 충전공을 형성하고, 또한, 수지 충전공정에 있어서, 수지 충전공이 수지 충전기구와 직결하는 구성이 되도록 기판을 수지 충전용 금형에 장착하고, 수지 충전기구로 공급되는 수지를 수지 충전공을 거쳐서 반도체 소자의 배선기판과 접속되는 면에 충전하는 것을 특징으로 하는 반도체 장치의 제조방법.
  27. 제24항 또는 제25항에 있어서, 접속공정에 있어서, 배선기판과 반도체 장치를 접속하는 방법으로서 플립·칩법 또는 TAB(Tape Automated Bonding)법 또는 배선 본딩법의 어느것 하나를 채용한 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019940029011A 1993-12-06 1994-11-05 반도체 장치와 그 제조방법 KR0167800B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-305642 1993-12-06
JP30564293 1993-12-06

Publications (2)

Publication Number Publication Date
KR950021434A KR950021434A (ko) 1995-07-26
KR0167800B1 true KR0167800B1 (ko) 1999-01-15

Family

ID=17947593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029011A KR0167800B1 (ko) 1993-12-06 1994-11-05 반도체 장치와 그 제조방법

Country Status (4)

Country Link
US (2) US5679978A (ko)
EP (2) EP1119038A3 (ko)
KR (1) KR0167800B1 (ko)
DE (1) DE69430511T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101440343B1 (ko) * 2013-01-18 2014-09-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111306A (en) 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
JPH0831988A (ja) * 1994-07-20 1996-02-02 Nec Corp テープキャリアパッケージの封止構造
US5844309A (en) * 1995-03-20 1998-12-01 Fujitsu Limited Adhesive composition, semiconductor device using the composition and method for producing a semiconductor device using the composition
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US5854511A (en) * 1995-11-17 1998-12-29 Anam Semiconductor, Inc. Semiconductor package including heat sink with layered conductive plate and non-conductive tape bonding to leads
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US5852870A (en) * 1996-04-24 1998-12-29 Amkor Technology, Inc. Method of making grid array assembly
US6011694A (en) * 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
WO1998022980A1 (fr) * 1996-11-21 1998-05-28 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de fabrication
US5736732A (en) * 1996-12-23 1998-04-07 General Electric Company Induced charge prevention in semiconductor imaging devices
US5972738A (en) * 1997-05-07 1999-10-26 Lsi Logic Corporation PBGA stiffener package
US5986209A (en) 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
US6173490B1 (en) * 1997-08-20 2001-01-16 National Semiconductor Corporation Method for forming a panel of packaged integrated circuits
KR100252051B1 (ko) * 1997-12-03 2000-04-15 윤종용 휨 방지막을 구비하는 탭 테이프
JPH11284007A (ja) * 1998-03-31 1999-10-15 Toshiba Corp 半導体装置及びその製造方法
JP3907845B2 (ja) * 1998-08-18 2007-04-18 沖電気工業株式会社 半導体装置
TW451535B (en) * 1998-09-04 2001-08-21 Sony Corp Semiconductor device and package, and fabrication method thereof
WO2000059033A1 (en) 1999-03-25 2000-10-05 Seiko Epson Corporation Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6287890B1 (en) * 1999-10-18 2001-09-11 Thin Film Module, Inc. Low cost decal material used for packaging
US6487083B1 (en) * 2000-08-10 2002-11-26 Nortel Networks Ltd. Multilayer circuit board
US6486554B2 (en) * 2001-03-30 2002-11-26 International Business Machines Corporation Molded body for PBGA and chip-scale packages
KR100415281B1 (ko) * 2001-06-29 2004-01-16 삼성전자주식회사 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
WO2003017328A2 (en) * 2001-08-15 2003-02-27 Asat Limited Encapsulated integrated circuit package and method of manufacturing an integrated circuit package
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US6979594B1 (en) 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
US6800948B1 (en) * 2002-07-19 2004-10-05 Asat Ltd. Ball grid array package
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US7411289B1 (en) 2004-06-14 2008-08-12 Asat Ltd. Integrated circuit package with partially exposed contact pads and process for fabricating the same
US7091581B1 (en) 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
TW200601532A (en) * 2004-06-23 2006-01-01 Yeh Chiang Technology Corp Packaging device having heat-insulating protection structure and reflow soldering method
JP2008505841A (ja) 2004-07-12 2008-02-28 日本板硝子株式会社 低保守コーティング
DE102004046227B3 (de) * 2004-09-22 2006-04-20 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten durch eine Kunststoffgehäusemasse und entsprechendes Halbleiterbauteil
US8610262B1 (en) 2005-02-18 2013-12-17 Utac Hong Kong Limited Ball grid array package with improved thermal characteristics
JP2007115957A (ja) * 2005-10-21 2007-05-10 Seiko Epson Corp 半導体装置及びその製造方法
US8011082B2 (en) * 2005-11-09 2011-09-06 Koninklijke Philips Electronics N.V. Method of manufacturing a package carrier
JP5129975B2 (ja) 2006-04-11 2013-01-30 日本板硝子株式会社 向上した低保守特性を有する光触媒コーティング
US20080011599A1 (en) 2006-07-12 2008-01-17 Brabender Dennis M Sputtering apparatus including novel target mounting and/or control
US8304874B2 (en) * 2006-12-09 2012-11-06 Stats Chippac Ltd. Stackable integrated circuit package system
US7635913B2 (en) * 2006-12-09 2009-12-22 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US20080284038A1 (en) * 2007-05-16 2008-11-20 Dimaano Jr Antonio B Integrated circuit package system with perimeter paddle
US7939382B2 (en) * 2007-06-28 2011-05-10 Sandisk Corporation Method of fabricating a semiconductor package having through holes for molding back side of package
US7952179B2 (en) * 2007-06-28 2011-05-31 Sandisk Corporation Semiconductor package having through holes for molding back side of package
DE102007032594B4 (de) * 2007-07-12 2009-04-09 Continental Automotive Gmbh Steuervorrichtung und Verfahren zur Herstellung einer Steuervorrichtung
KR101512166B1 (ko) * 2007-09-14 2015-04-14 카디날 씨지 컴퍼니 관리가 용이한 코팅 기술
US7786584B2 (en) * 2007-11-26 2010-08-31 Infineon Technologies Ag Through substrate via semiconductor components
US7772123B2 (en) * 2008-06-06 2010-08-10 Infineon Technologies Ag Through substrate via semiconductor components
US20100133534A1 (en) * 2008-12-03 2010-06-03 Byung Tai Do Integrated circuit packaging system with interposer and flip chip and method of manufacture thereof
US8406004B2 (en) * 2008-12-09 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
US8318549B2 (en) * 2009-10-29 2012-11-27 Freescale Semiconductor, Inc. Molded semiconductor package having a filler material
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
US8310098B2 (en) 2011-05-16 2012-11-13 Unigen Corporation Switchable capacitor arrays for preventing power interruptions and extending backup power life
US9601417B2 (en) * 2011-07-20 2017-03-21 Unigen Corporation “L” shaped lead integrated circuit package
EP3541762B1 (en) 2016-11-17 2022-03-02 Cardinal CG Company Static-dissipative coating technology

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3754070A (en) * 1970-08-03 1973-08-21 Motorola Inc Flash free molding
JPS5349950A (en) * 1976-10-18 1978-05-06 Matsushita Electronics Corp Semiconductor device
JPS54126468A (en) * 1978-03-24 1979-10-01 Toshiba Corp Production of resin-sealed semiconductor device
US4653174A (en) * 1984-05-02 1987-03-31 Gte Products Corporation Method of making packaged IC chip
JPS63305542A (ja) * 1987-06-06 1988-12-13 Nec Corp ピングリツドアレイパツケ−ジ
JPH0779149B2 (ja) * 1987-08-07 1995-08-23 日本電気株式会社 樹脂封止型半導体装置
US4868349A (en) * 1988-05-09 1989-09-19 National Semiconductor Corporation Plastic molded pin-grid-array power package
JPH03252148A (ja) * 1990-02-28 1991-11-11 Nec Corp Ｔａｂインナーリードのバンプ構造およびその形成方法
KR100199261B1 (ko) * 1990-04-27 1999-06-15 가나이 쓰도무 반도체장치 및 그 제조방법 그리고 그것에 사용되는 성형장치
JPH04219959A (ja) * 1990-12-20 1992-08-11 Citizen Watch Co Ltd 樹脂封止形半導体装置及びその製造方法
JPH07118496B2 (ja) * 1991-01-30 1995-12-18 日本電気株式会社 Ｔａｂインナーリードのバンプ形成装置
JPH04245949A (ja) * 1991-01-31 1992-09-02 Honda Motor Co Ltd 熱可塑性複合材料素材
JPH04306865A (ja) * 1991-04-03 1992-10-29 Seiko Epson Corp 半導体装置及びその製造方法
JPH05160292A (ja) * 1991-06-06 1993-06-25 Toshiba Corp 多層パッケージ
JP2757593B2 (ja) * 1991-07-17 1998-05-25 日立電線株式会社 フィルムキャリア装置の製造方法
JP2757594B2 (ja) * 1991-07-17 1998-05-25 日立電線株式会社 フィルムキャリア装置
JPH0529500A (ja) * 1991-07-22 1993-02-05 Hitachi Cable Ltd Ｉｃパツケージ
JPH05121473A (ja) * 1991-10-25 1993-05-18 Nec Corp 樹脂封止型半導体装置
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5334857A (en) * 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
US5385869A (en) * 1993-07-22 1995-01-31 Motorola, Inc. Semiconductor chip bonded to a substrate and method of making
US5394009A (en) * 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
US5455456A (en) * 1993-09-15 1995-10-03 Lsi Logic Corporation Integrated circuit package lid

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101440343B1 (ko) * 2013-01-18 2014-09-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Also Published As

Publication number Publication date
EP0657921B1 (en) 2002-05-02
US5679978A (en) 1997-10-21
DE69430511D1 (de) 2002-06-06
US5804467A (en) 1998-09-08
KR950021434A (ko) 1995-07-26
EP0657921A1 (en) 1995-06-14
DE69430511T2 (de) 2002-08-22
EP1119038A3 (en) 2001-11-14
EP1119038A2 (en) 2001-07-25

Similar Documents

Publication Publication Date Title
KR0167800B1 (ko) 반도체 장치와 그 제조방법
US5731631A (en) Semiconductor device with tape automated bonding element
US7772687B2 (en) Multiple electronic component containing substrate
KR100384260B1 (ko) 반도체장치 및 그 제조방법
US7196403B2 (en) Semiconductor package with heat spreader
US5467253A (en) Semiconductor chip package and method of forming
KR100480515B1 (ko) 반도체 장치
US8304883B2 (en) Semiconductor device having multiple semiconductor elements
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US8274143B2 (en) Semiconductor device, method of forming the same, and electronic device
EP0829097B1 (en) Method of transfer molding electronic packages and packages produced thereby
TWI419243B (zh) 一種積體電路封裝體及其製造方法
KR100702968B1 (ko) 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
CN100568498C (zh) 半导体器件及其制造方法
WO2006050439A2 (en) Multichip semiconductor package
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
US20200043821A1 (en) Electronic assembly and a method of forming thereof
US6812567B2 (en) Semiconductor package and package stack made thereof
US6111309A (en) Semiconductor device
JPH07221132A (ja) 半導体装置及びその製造方法並びに半導体装置ユニット及びその製造方法
JP3045940B2 (ja) 半導体装置およびその製造方法
CN118156156A (zh) 封装结构及其形成方法
JP2006147992A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020918

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee