KR101440343B1 - 반도체 패키지 - Google Patents
반도체 패키지Info
- Publication number
- KR101440343B1 KR101440343B1 KR1020130005977A KR20130005977A KR101440343B1 KR 101440343 B1 KR101440343 B1 KR 101440343B1 KR 1020130005977 A KR1020130005977 A KR 1020130005977A KR 20130005977 A KR20130005977 A KR 20130005977A KR 101440343 B1 KR101440343 B1 KR 101440343B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- lead
- substrate
- heat transfer
- transfer material
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 플립칩 볼 그리드 어레이 타입의 패키지를 열방출 성능을 극대화시킬 수 있는 구조로 새롭게 개선시킨 반도체 패키지에 관한 것이다.
이를 위해, 본 발명은 본딩패드에 전도성 범프가 형성된 반도체 칩과, 전도성 범프가 융착되는 기판과, 기판과 반도체 칩 사이에 충진되어 전도성 범프를 보호하는 언더필 재료와, 반도체 칩의 상면 및 기판의 상면에 부착되는 리드를 포함하는 반도체 패키지에 있어서, 반도체 칩과 리드 사이 또는 기판과 리드 사이 공간에 열전달 물질을 포함하는 열방출 수단을 형성하여서 된 것을 특징으로 하는 반도체 패키지를 제공한다.
이를 위해, 본 발명은 본딩패드에 전도성 범프가 형성된 반도체 칩과, 전도성 범프가 융착되는 기판과, 기판과 반도체 칩 사이에 충진되어 전도성 범프를 보호하는 언더필 재료와, 반도체 칩의 상면 및 기판의 상면에 부착되는 리드를 포함하는 반도체 패키지에 있어서, 반도체 칩과 리드 사이 또는 기판과 리드 사이 공간에 열전달 물질을 포함하는 열방출 수단을 형성하여서 된 것을 특징으로 하는 반도체 패키지를 제공한다.
Description
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 플립칩 볼 그리드 어레이 타입의 패키지를 열방출 성능을 극대화시킬 수 있는 구조로 새롭게 개선시킨 반도체 패키지에 관한 것이다.
일반적으로, 반도체 패키지는 기판에 반도체 칩을 부착하고, 반도체 칩과 기판간을 도전성 와이어로 연결한 후, 반도체 칩과 와이어를 몰딩수지로 봉지시킨 구조로 제조된다.
이러한 반도체 패키지의 구성중, 기판의 전도성패턴과 반도체 칩의 본딩패드를 연결하는 도전성 와이어는 소정의 길이를 갖기 때문에 실질적으로 반도체 패키지의 사이즈를 증가시키는 원인이 되고 있고, 특히 반도체 칩이 고직접화, 고성능화 및 고속화됨에 따라 반도체 패키지를 소형화시키기 위한 노력에 오히려 역행하는 요인이 되고 있다.
이러한 점을 감안하여, 반도체 칩의 본딩패드(=전극패드)와 기판의 전도성패턴간을 금속 재질의 범프를 매개로 전기적으로 연결시키는 반도체 패키지가 제안되고 있으며, 그 대표적인 예로서 플립칩 볼 그리드 어레이(FCBGA: flip chip ball grid array) 패키지, 웨이퍼 레벨 칩 사이즈/스케일 패키지(WLCSP: wafer level chip size/scale package) 등을 들 수 있다.
상기 플립칩 볼 그리드 어레이 반도체 패키지는 반도체 칩의 일면에 전극패드 위에 전도성 범프를 형성하고, 전도성 범프를 기판의 전도성 패턴에 솔더링(soldering) 접합시킨 반도체 패키지를 말하며, 그 일례는 첨부한 도 9에 도시된 바와 같다.
첨부한 도 9는 종래의 플립칩 볼 그리드 어레이 패키지를 나타낸 단면도로서, 도면부호 10은 반도체 칩이고, 12는 반도체 칩의 본딩패드에 접합된 전도성 범프를 지시한다.
이때, 인쇄회로기판(20, 이하 기판이라 칭함)의 전도성 패턴(22)에 솔더 리플로우(reflow) 공정 등을 통해 전도성 범프(12)가 융착됨으로써, 기판(20)과 반도체 칩(10) 간의 전기적 접속이 이루어진다.
또한, 반도체 칩(10)의 저면과 기판(20)의 상면은 전도성 범프(12)를 사이에 두고, 서로 이격된 공간을 이루게 되는 바, 이격된 공간에는 언더필 공정에 의하여 에폭시 등과 같은 언더필 재료(가 충진되어 채워진다.
상기 언더필(underfill) 공정에 의하여 채워지는 언더필 재료는 각 전도성 범프(12)를 감싸면서 상호 절연시키는 동시에 전도성 범프(12)의 내구성을 유지시키는 역할을 한다.
또한, 상기 반도체 칩(10)의 상면에는 반도체 칩을 보호하기 위한 리드(30, Lid)가 접착수단(28)을 매개로 부착되고, 리드(30)의 테두리단은 기판(20)의 상면 테두리에 접착 고정되는 상태가 되며, 상기 접착수단(28)은 에폭시 수지계열의 서멀 인터페이스 재료(TIM: Thermal Interface Material)가 사용된다.
한편, 상기 기판(20)의 저면에 형성된 볼랜드(24)에는 마더보드 등에 대한 실장을 위하여 솔더볼(26)이 융착된다.
이와 같은 종래의 플립칩 볼 그리드 어레이 패키지는 기존의 와이어 본딩 방식에서 탈피하여, 반도체 칩과 기판을 전도성 범프로 연결함으로써, 반도체 칩과 기판 간의 전기적 접속 거리가 짧아져 신호 전송을 위한 전기적 특성이 우수하고, 패키지의 소형화를 실현할 수 있는 장점이 있다.
그러나, 상기한 플립칩 볼 그리드 어레이 패키지는 반도체 칩에서 발생되는 열의 방출 효과가 떨어지는 단점이 있다.
즉, 첨부한 도 9에 도시된 바와 같이 반도체 칩(10)의 상면이 접착수단(28)을 매개로 리드(30)로 덮혀 있기 때문에, 반도체 칩(10)에서 발생된 열이 곧바로 리드(30)로 전달되어 외부로 방출되지 못하고, 주로 반도체 칩(10)의 측면을 통하여 리드(30)쪽으로 방출(도 9의 화살표 참조)됨에 따라, 반도체 칩의 열방출 면적(측면에 국한됨)이 작을 뿐만 아니라 열방출 경로도 길어져, 결국 플립칩 볼 그리드 어레이 패키지의 열방출 성능을 떨어뜨리는 단점이 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 반도체 칩이 전도성 범프를 매개로 기판에 부착되고, 반도체 칩과 기판의 상면이 리드로 커버된 형태의 플립칩 볼 그리드 어레이 타입의 패키지에 대한 열방출 성능을 극대화시킬 수 있도록 반도체 칩과 리드 사이 또는 기판과 리드 사이 공간에 별도의 열방출수단을 부가한 새로운 구조의 반도체 패키지를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 본딩패드에 전도성 범프가 형성된 반도체 칩과, 전도성 범프가 융착되는 기판과, 기판과 반도체 칩 사이에 충진되어 전도성 범프를 보호하는 언더필 재료와, 반도체 칩의 상면 및 기판의 상면에 부착되는 리드를 포함하는 반도체 패키지에 있어서, 반도체 칩과 리드 사이 또는 기판과 리드 사이 공간에 열전달 물질을 포함하는 열방출 수단을 형성하여서 된 것을 특징으로 하는 반도체 패키지를 제공한다.
본 발명의 일 구현예에 따른 상기 열방출 수단은: 리드의 면적 중 기판의 상면과 대응되는 위치에 관통 형성되거나, 기판의 면적 중 리드의 저면과 대응되는 위치에 관통 형성되는 주입홀 및 벤트홀과; 주입홀를 통하여 리드와 기판의 사이 공간에 충진되어, 반도체 칩의 측면과 리드 간을 열전달 가능하게 연결하는 열전달물질; 을 포함하여 구성된 것을 특징으로 한다.
본 발명의 다른 구현예에 따른 상기 열방출 수단은: 리드의 저면 테두리와 반도체 칩의 상면 테두리 간을 연결하는 공간확보용 접착수단과; 리드의 면적 중 반도체 칩의 상면과 대응되는 위치에 관통 형성되는 주입홀 및 벤트홀과; 주입홀을 통하여 공간확보용 접착수단에 의하여 형성된 리드와 반도체 칩의 사이 공간에 충진되어, 반도체 칩의 상면과 리드 간을 열전달 가능하게 연결하는 열전달물질; 을 포함하여 구성된 것을 특징으로 한다.
본 발명의 또 다른 구현예에 따른 상기 열방출 수단은: 반도체 칩의 상면에 형성된 증발기와; 리드의 저면 테두리와 반도체 칩의 상면 테두리 간을 연결하는 공간확보용 접착수단과; 리드의 면적 중 반도체 칩의 상면과 대응되는 위치에 관통 형성되는 주입홀과; 주입홀을 통하여 리드와 반도체 칩의 사이 공간에 충진되어, 증발기의 위에 도포되는 열전달물질과; 리드의 저면에 코팅되어 증발된 열전달물질을 응축시키는 소수성 물질; 을 포함하여 구성된 것을 특징으로 한다.
본 발명의 또 다른 구현예에서, 상기 증발기는 반도체 칩의 상면에 형성된 시드레이어와, 시드레이어 위에 포토리소그래피 및 도금 공정에 의하여 형성되는 다수의 금속포스트로 구성된 것임을 특징으로 한다
본 발명의 또 다른 구현예에서, 상기 열전달물질은 증발 가능한 유체로 채택된 것을 특징으로 한다.
본 발명의 각 구현예에서, 상기 리드의 주입홀 및 벤트홀은 열전달물질 주입후 실링재에 의하여 밀폐 처리되는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 플립칩 볼 그리드 어레이 패키지의 반도체 칩과 리드 사이공간, 또는 리드와 기판 사이공간에 열전달물질을 충진하여 반도체 칩에서 발생된 열의 방출 면적 및 경로를 증대시켜 열방출 성능을 극대화시킬 수 있다.
또한, 반도체 칩에 별도의 금속 증발기를 형성하는 동시에 증발기 위에 증발 가능한 증발 물질을 도포하여, 증발 물질이 반도체 칩에서 발생된 열을 머금고 증발되어 리드에 열을 전달한 후, 다시 응축되어 증발기로 복귀되도록 함으로써, 열 방출 성능을 크게 향상시킬 수 있다.
도 1 및 도 2는 본 발명의 제1실시예에 따른 반도체 패키지를 나타내는 단면도,
도 3 및 도 4는 본 발명의 제2실시예에 따른 반도체 패키지를 나타내는 단면도,
도 5 및 도 6은 본 발명의 제3실시예에 따른 반도체 패키지를 나타내는 단면도,
도 7은 본 발명의 제3실시예에 따른 반도체 패키지의 증발기 형성 과정을 나타낸 단면도,
도 8은 본 발명의 제3실시예에 따른 반도체 패키지의 열방출 과정을 설명하는 개략도,
도 9는 종래의 플립칩 볼 그리드 어레이 패키지 구조를 나타낸 단면도.
도 3 및 도 4는 본 발명의 제2실시예에 따른 반도체 패키지를 나타내는 단면도,
도 5 및 도 6은 본 발명의 제3실시예에 따른 반도체 패키지를 나타내는 단면도,
도 7은 본 발명의 제3실시예에 따른 반도체 패키지의 증발기 형성 과정을 나타낸 단면도,
도 8은 본 발명의 제3실시예에 따른 반도체 패키지의 열방출 과정을 설명하는 개략도,
도 9는 종래의 플립칩 볼 그리드 어레이 패키지 구조를 나타낸 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
제1실시예
첨부한 도 1 및 도 2는 본 발명의 제1실시예에 따른 반도체 패키지를 나타내는 단면도로서, 플립칩 볼 그리드 어레이 패키지를 나타낸다.
반도체 칩(10)의 본딩패드에는 전도성 범프(12)가 통상의 범핑 공정에 의하여 일체로 형성된다.
따라서, 기판(20)의 전도성 패턴(22)에 솔더 리플로우(reflow) 공정 등을 통해 반도체 칩(10)의 전도성 범프(12)를 융착시킴으로써, 기판(20)에 대한 반도체 칩(10)의 전기적 접속이 이루어진다.
또한, 반도체 칩(10)의 저면과 기판(20)의 상면 간의 사이공간에는 언더필 공정에 의하여 에폭시 등과 같은 언더필 재료(14)가 충진되며, 이 언더필 재료(14)는 각 전도성 범프(12)를 감싸면서 상호 절연시키는 동시에 전도성 범프(12)의 견고하게 잡아주는 역할을 한다.
이때, 상기 반도체 칩을 보호하기 위한 커버부재로서, 중앙 영역은 평평하고, 테두리 부분은 옵셋되어 하향 절곡된 금속 리드(30)가 구비되어, 리드(30)의 중앙 영역이 반도체 칩(10)의 상면에 접착수단(28)을 매개로 밀착되어 부착되는 동시에 리드(30)의 테두리단은 기판(20)의 상면 테두리에 접착 고정되는 상태가 된다.
한편, 상기 기판(20)의 저면에 형성된 볼랜드(24)에는 마더보드 등에 대한 실장을 위하여 솔더볼(26)이 융착된다.
본 발명의 제1실시예에 따르면, 상기 기판(20)과 리드(30) 사이의 빈 공간 즉, 반도체 칩(10)이 부착된 기판(20)의 중앙 영역을 제외한 기판(20)의 테두리 영역과 리드(30)의 저면 사이 공간에 열전달 물질을 포함하는 열방출 수단이 형성된다.
보다 상세하게는, 본 발명의 제1실시예에 따른 열방출 수단은 리드(30)의 전체 면적 중 기판(20)의 테두리 상면 영역과 대응되는 위치에 관통되는 주입홀(31) 및 벤트홀(32)과, 주입홀(31)를 통하여 리드(30)와 기판(20)의 사이 공간에 충진되는 열전달물질(33)을 포함한다.
먼저, 상기 리드(30)의 전체 면적 중 기판(20)의 테두리 상면 영역과 대응되는 위치에 서로 반대로 배치되는 주입홀(31) 및 벤트홀(32)을 관통 형성한다.
이어서, 상기 주입홀(31)을 통하여 열전달물질(33)을 주입함으로써, 기판(20)의 테두리 영역과 리드(30)의 저면 사이의 빈 공간에 열전달 물질(33)이 채워지게 되고, 채워지기 전의 존재하던 공기는 벤트홀(32)을 통해 외부로 빠져나가게 된다.
따라서, 상기 반도체 칩(10)의 측면과 리드(30)가 열전달물질(33)에 의하여 열전달 가능하게 연결되고, 기판(20)과 리드(30)도 열전달물질(33)에 의하여 열전달 가능하게 연결되는 상태가 되며, 열전달물질 주입 후의 주입홀(31) 및 벤트홀(32)은 별도의 실링재(34)로 밀폐시키는 것이 바람직하다.
이에 따라, 상기 반도체 칩(10)에서 발생되는 열이 열전달물질(33)을 매개로 리드(30)로 전달된 후, 외부로 용이하게 방출됨으로써, 기존의 플립칩 볼 그리드 어레이 패키지에 비하여 열방출 성능을 크게 향상시킬 수 있다.
본 발명의 제1실시예에 따르면, 첨부한 도 2에 도시된 바와 같이 상기 주입홀(31) 및 벤트홀(32)을 리드(30)가 아닌 기판(20)에 관통 형성하여도, 열전달물질(33)을 용이하게 주입하여 동일한 열방출 효과를 얻을 수 있다.
제2실시예
첨부한 도 3 및 도 4는 본 발명의 제2실시예에 따른 반도체 패키지를 나타내는 단면도로서, 플립칩 볼 그리드 어레이 패키지를 나타낸다.
본 발명의 제2실시예에 따르면, 첨부한 도 3에 도시된 바와 같이 리드(30)의 중앙 영역이 반도체 칩(10)의 상면에 이격되며 부착되는 동시에 리드(30)의 테두리단은 기판(20)의 상면 테두리에 접착 고정되는 상태가 된다.
이에, 상기 반도체 칩(10)과 리드(30) 사이에 빈 공간이 형성되고, 이 빈 공간에 열전달 물질을 포함하는 열방출 수단이 형성된다.
이를 위해, 반도체 칩(10)의 상면 테두리 위치에 일정 높이의 공간확보용 접착수단(35)을 도포한 후, 그 위에 리드(30)를 부착시킴으로써, 반도체 칩(10)과 리드(30) 사이에는 서로 이격된 빈 공간이 형성된다.
이때, 상기 반도체 칩(10)의 상면과 이격된 리드(30)에는 서로 반대로 배치되는 주입홀(31) 및 벤트홀(32)이 각각 관통 형성된다.
이어서, 상기 주입홀(31)을 통하여 열전달물질(33)을 주입함으로써, 반도체 칩(10)과 리드(30) 사이의 빈 공간에 열전달 물질(33)이 채워지게 되고, 채워지기 전의 존재하던 공기는 벤트홀(32)을 통해 외부로 빠져나가게 된다.
따라서, 상기 반도체 칩(10)의 상면과 리드(30)가 열전달물질(33)에 의하여 직접적으로 열전달 가능하게 연결되는 상태가 되고, 열전달물질 주입 후의 주입홀(31) 및 벤트홀(32)은 별도의 실링재(34)로 밀폐시키는 것이 바람직하다.
이에 따라, 상기 반도체 칩(10)에서 발생되는 열이 반도체 칩(10)의 상면에서 열전달물질(33)을 통해 리드(30)로 바로 전달된 후, 외부로 용이하게 방출됨으로써, 기존의 플립칩 볼 그리드 어레이 패키지에 비하여 열방출 성능을 크게 향상시킬 수 있다.
본 발명의 제2실시예에 따르면, 첨부한 도 4에 도시된 바와 같이 상기 리드(30)를 반도체 칩(10)의 상면에만 부착한 후, 리드(30)의 상면을 제외하고 리드(30) 및 반도체 칩(10)의 측면, 그리고 기판(20)의 상면을 몰딩 컴파운 수지(36)로 몰딩하더라도, 반도체 칩(10)에서 발생되는 열이 반도체 칩(10)의 상면에서 열전달물질(33)을 통해 리드(30)로 바로 전달된 후, 외부로 용이하게 방출되도록 한 열방출 효과를 얻을 수 있고, 그 밖에 리드(30)는 몰딩 컴파운드 수지(36)의 결합에 의하여 견고한 고정 상태를 유지할 수 있고, 반도체 칩(10)은 몰딩 컴파운드 수지(36)로 봉지되어 외부로부터 보호되도록 한 효과를 더 얻을 수 있다.
제3실시예
첨부한 도 5 및 도 6은 본 발명의 제3실시예에 따른 반도체 패키지를 나타내는 단면도로서, 플립칩 볼 그리드 어레이 패키지를 나타낸다.
본 발명의 제3실시예에 따르면, 첨부한 도 5에 도시된 바와 같이 리드(30)의 중앙 영역이 반도체 칩(10)의 상면에 이격되며 부착되는 동시에 리드(30)의 테두리단은 기판(20)의 상면 테두리에 접착 고정되는 상태가 된다.
이에, 상기 반도체 칩(10)과 리드(30) 사이에 빈 공간이 형성되고, 이 빈 공간에 열전달 물질을 포함하는 열방출 수단이 형성된다.
이를 위해, 반도체 칩(10)의 상면 테두리 위치에 일정 높이의 공간확보용 접착수단(35)을 도포한 후, 그 위에 리드(30)를 부착시킴으로써, 반도체 칩(10)과 리드(30) 사이에는 서로 이격된 빈 공간이 형성된다.
이때, 상기 반도체 칩(10)의 상면과 이격된 리드(30)에는 서로 반대로 배치되는 주입홀(31) 및 벤트홀(32)이 각각 관통 형성된다.
본 발명의 제3실시예에 따르면, 상기 리드(30)를 반도체 칩(10)에 부착하기 전에 반도체 칩(10)의 상면에 금속 증발기(40)를 일체로 형성시키는 단계가 선행된다.
여기서, 첨부한 도 7을 참조하여 금속 증발기(40)를 형성하는 과정을 살펴보면 다음과 같다.
먼저, 반도체 칩(10)의 상면에 도금을 위한 시드레이어(41, seed layer)를 일정한 두께로 증착된다.
이어서, 시드레이어(41) 위에 포토레지스트(42)가 코팅된 후, 통상의 노광 및 디벨롭 공정을 실시함으로써, 시드레이어(41) 위에 도금을 위한 공간이 형성되도록 한다.
다음으로, 전기 도금조내에서 시드레이어(41)에 전류를 인가함으로써, 포토레지스트(42) 사이의 도금을 위한 공간에 금속 포스트(43: 예를 들어, 구리 재질의 포스트)가 도금된다.
연이어, 상기 포토레지스트(42)를 제거하는 스트립 과정을 거친 다음, 금속 포스트(43)의 산화방지를 위한 산화방지막을 코팅함으로써, 반도체 칩(10)의 상면에 시드레이어(41) 및 다수의 금속 포스트(43)로 구성된 금속 증발기(40)가 형성 완료된다.
이렇게 증발기(40)가 형성 완료된 후, 반도체 칩(10)의 상면 테두리 위치에 일정 높이의 공간확보용 접착수단(35)을 도포한 후, 그 위에 리드(30)를 부착시킴으로써, 반도체 칩(10)과 리드(30) 사이에는 서로 이격된 빈 공간이 형성된다.
이때, 본 발명의 제3실시예에 따르면 상기 리드(30)는 그 저면에 증발된 열전달물질(33)을 응축시키는 소수성 물질(44)이 코팅된 것으로 채택된다.
이어서, 도 5에서 보듯이 상기 리드(30)의 주입홀(31)을 통하여 증발 가능한 유체인 열전달물질(33)을 주입하여, 열전달물질(33)이 증발기(40) 위에 도포되는 상태가 되도록 하고, 열전달물질 주입 후의 주입홀(31)은 별도의 실링재(34)로 밀폐시키는 것이 바람직하다.
따라서, 첨부한 도 8에 도시된 바와 같이 반도체 칩(10)에서 고열이 발생되면, 이때의 열에 의하여 증발기(40) 위에 도포된 열전달물질(33) 즉, 증발 가능한 유체물질이 열을 머금고 증발된 후, 리드(30)의 저면에 닿게 됨으로써, 반도체 칩(10)에서 발생된 열이 외부로 용이하게 방출될 수 있다.
이때, 상기 증발 가능한 유체인 열전달물질(33)이 리드(30)의 저면에 닿아 냉각되면서 응축되어, 다시 증발기(40) 위로 낙하되며 복귀되며, 특히 리드(30)의 저면에는 소수성 물질(44)이 코팅된 상태이므로 열전달물질(33)이 리드(30)의 저면에 붙지 않고 용이하게 증발기(40) 위로 낙하될 수 있다.
본 발명의 제3실시예에 따르면, 첨부한 도 6에 도시된 바와 같이 상기 리드(30)를 반도체 칩(10)의 상면에만 부착한 후, 리드(30)의 상면을 제외하고 리드(30) 및 반도체 칩(10)의 측면, 그리고 기판(20)의 상면을 몰딩 컴파운 수지(36)로 몰딩하더라도, 반도체 칩(10)에서 발생되는 열이 증발기(40)의 증발 작용에 의하여 외부로 용이하게 방출되도록 한 열방출 효과를 얻을 수 있고, 그 밖에 리드(30)는 몰딩 컴파운드 수지(36)의 결합에 의하여 견고한 고정 상태를 유지할 수 있고, 반도체 칩(10)은 몰딩 컴파운드 수지(36)로 봉지되어 외부로부터 보호되도록 한 효과를 더 얻을 수 있다.
이와 같이, 본 발명에 따르면 플립칩 볼 그리드 어레이 패키지의 반도체 칩과 리드 사이공간, 또는 리드와 기판 사이공간에 열전달물질을 충진하여 반도체 칩에서 발생된 열의 방출 면적 및 경로를 증대시켜 열방출 성능을 극대화시킬 수 있다.
10 : 반도체 칩 12 : 전도성 범프
14 : 언더필 재료 20 : 기판
22 : 전도성 패턴 24 : 볼랜드
26 : 솔더볼 28 : 접착수단
30 : 리드 31 : 주입홀
32 : 벤트홀 33 : 열전달물질
34 : 실링재 35 : 공간확보용 접착수단
36 : 몰딩 컴파운 수지 40 : 증발기
41 : 시드레이어 42 : 포토레지스트
43 : 금속 포스트 44 : 소수성 물질
14 : 언더필 재료 20 : 기판
22 : 전도성 패턴 24 : 볼랜드
26 : 솔더볼 28 : 접착수단
30 : 리드 31 : 주입홀
32 : 벤트홀 33 : 열전달물질
34 : 실링재 35 : 공간확보용 접착수단
36 : 몰딩 컴파운 수지 40 : 증발기
41 : 시드레이어 42 : 포토레지스트
43 : 금속 포스트 44 : 소수성 물질
Claims (7)
- 본딩패드에 전도성 범프(12)가 형성된 반도체 칩(10)과, 전도성 범프(12)가 융착되는 기판(20)과, 기판(20)과 반도체 칩(10) 사이에 충진되어 전도성 범프(12)를 보호하는 언더필 재료(14)와, 반도체 칩(10)의 상면 및 기판(20)의 상면에 걸쳐 부착되는 리드(30)를 포함하는 반도체 패키지에 있어서,
상기 반도체 칩(10)과 리드(30) 사이 또는 기판(20)과 리드(30) 사이 공간에 열전달 물질(33)을 포함하는 열방출 수단을 형성하되,
상기 열방출 수단은:
리드(30)의 저면 테두리와 반도체 칩(10)의 상면 테두리 간을 연결하는 공간확보용 접착수단(35)과;
리드(30)의 면적 중 반도체 칩(10)의 상면과 대응되는 위치에 관통 형성되어, 열전달물질 주입후 실링재(34)에 의하여 밀폐 처리되는 주입홀(31) 및 벤트홀(32)과;
주입홀(31)을 통하여 공간확보용 접착수단(35)에 의하여 형성된 리드(30)와 반도체 칩(10)의 사이 공간에 충진되어, 반도체 칩(10)의 상면과 리드(30) 간을 열전달 가능하게 연결하는 열전달물질(33);
을 포함하여 구성된 것을 특징으로 하는 반도체 패키지.
- 삭제
- 삭제
- 청구항 1에 있어서,
상기 열방출 수단은:
반도체 칩(10)의 상면에 형성된 증발기(40)와;
주입홀(31)을 통하여 리드(30)와 반도체 칩(10)의 사이 공간에 충진되어 증발기(40) 위에 도포되는 열전달물질(33)을 응축시킬 수 있도록 리드(30)의 저면에 코팅되어 증발된 열전달물질(33)을 응축시키는 소수성 물질(44);
을 더 포함하여 구성된 것을 특징으로 하는 반도체 패키지.
- 청구항 4에 있어서,
상기 증발기(40)는 반도체 칩(10)의 상면에 형성된 시드레이어(41)와, 시드레이어(41) 위에 포토리소그래피 및 도금 공정에 의하여 형성되는 다수의 금속포스트(42)로 구성된 것임을 특징으로 하는 반도체 패키지.
- 청구항 4에 있어서,
상기 열전달물질(33)은 증발 가능한 유체로 채택된 것을 특징으로 하는 반도체 패키지.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130005977A KR101440343B1 (ko) | 2013-01-18 | 2013-01-18 | 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130005977A KR101440343B1 (ko) | 2013-01-18 | 2013-01-18 | 반도체 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140093503A KR20140093503A (ko) | 2014-07-28 |
| KR101440343B1 true KR101440343B1 (ko) | 2014-09-15 |
Family
ID=51739684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130005977A KR101440343B1 (ko) | 2013-01-18 | 2013-01-18 | 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101440343B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021241950A1 (ko) * | 2020-05-27 | 2021-12-02 | 주식회사 아모센스 | 파워모듈 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101646501B1 (ko) * | 2015-03-30 | 2016-08-08 | 앰코 테크놀로지 코리아 주식회사 | 리드를 갖는 반도체 패키지 |
| KR101698278B1 (ko) | 2015-10-08 | 2017-01-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제작 방법 |
| KR102389391B1 (ko) * | 2021-04-20 | 2022-05-06 | 조병구 | 볼링장 소음 방지 시스템 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0167800B1 (ko) * | 1993-12-06 | 1999-01-15 | 세끼사와 다다시 | 반도체 장치와 그 제조방법 |
| KR20020049769A (ko) * | 2000-12-20 | 2002-06-26 | 듀흐 마리 에스. | 플립 칩 모듈의 열 분산 구조물의 개량 |
-
2013
- 2013-01-18 KR KR1020130005977A patent/KR101440343B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0167800B1 (ko) * | 1993-12-06 | 1999-01-15 | 세끼사와 다다시 | 반도체 장치와 그 제조방법 |
| KR20020049769A (ko) * | 2000-12-20 | 2002-06-26 | 듀흐 마리 에스. | 플립 칩 모듈의 열 분산 구조물의 개량 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021241950A1 (ko) * | 2020-05-27 | 2021-12-02 | 주식회사 아모센스 | 파워모듈 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140093503A (ko) | 2014-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210366871A1 (en) | Semiconductor device and manufacturing method thereof | |
| US11362128B2 (en) | Electronic device package and fabricating method thereof | |
| US20230103298A1 (en) | Semiconductor Package Using A Coreless Signal Distribution Structure | |
| KR102492796B1 (ko) | 반도체 패키지 | |
| US11355412B2 (en) | Stacked silicon package assembly having thermal management | |
| KR101069499B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US20170323853A1 (en) | Integrated fan-out package and method of fabricating the same | |
| CN106505045A (zh) | 具有可路由囊封的传导衬底的半导体封装及方法 | |
| CN102034718A (zh) | 半导体器件和在tsv转接板中形成开口腔以在wlcsmp中容纳半导体裸片的方法 | |
| US20120086117A1 (en) | Package with embedded chip and method of fabricating the same | |
| US20130341774A1 (en) | Semiconductor package and method of fabricating the same | |
| US20190043907A1 (en) | Embedded image sensor semiconductor packages and related methods | |
| KR101440343B1 (ko) | 반도체 패키지 | |
| US9082738B2 (en) | Semiconductor package with improved thermal properties | |
| US11482507B2 (en) | Semiconductor package having molding member and heat dissipation member | |
| US10290592B2 (en) | Semiconductor package, and a method for forming a semiconductor package | |
| KR20050116760A (ko) | 이미지 센서용 패키지 | |
| KR20210027567A (ko) | 반도체 패키지 | |
| US11600571B2 (en) | Electronic package, packaging substrate, and methods for fabricating the same | |
| US20240128174A1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170904 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180904 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190904 Year of fee payment: 6 |