JPH0529500A - Ｉｃパツケージ - Google Patents

Ｉｃパツケージ

Info

Publication number
JPH0529500A
JPH0529500A JP3206372A JP20637291A JPH0529500A JP H0529500 A JPH0529500 A JP H0529500A JP 3206372 A JP3206372 A JP 3206372A JP 20637291 A JP20637291 A JP 20637291A JP H0529500 A JPH0529500 A JP H0529500A
Authority
JP
Japan
Prior art keywords
chip
package
heat sinks
heat dissipation
dissipation plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3206372A
Other languages
English (en)
Inventor
Sunao Kawanobe
直 川野辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP3206372A priority Critical patent/JPH0529500A/ja
Publication of JPH0529500A publication Critical patent/JPH0529500A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 密封不良が起きない、薄型化が可能な、放熱
板を具えたＩＣパッケージを実現する。 【構成】 放熱板２をＩＣチップ１の側面に配置し、こ
の放熱板２によりＩＣチップ１がリードフレームと熱的
に接続された構造とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＩＣ（集積回路）パッ
ケージ、特に薄型化されたＩＣパッケージに関するもの
である。
【０００２】
【従来の技術】ＩＣの高集積化に伴い、ＩＣ一個あたり
の発熱量が増大し、放熱の向上が必要とされている。そ
の一方でＩＣパッケージ全体の厚さの減少も、強く要求
されている。
【０００３】従来のＩＣパッケージでは、図３に示すよ
うに、ＩＣチップ１の下に放熱板３１を設け、これらを
ボンディングワイヤ３およびインナーリード４とともに
モールドレジン５に封入した構造が、多く用いられてい
る。
【０００４】あるいは、図４に示すように、放熱をよく
するために、放熱板４１をパッケージの一面に露出させ
ている。図４の構造でインナーリード４は、両面接着性
絶縁フィルム４２で放熱板４１に貼り付けられている。
【０００５】
【発明が解決しようとする課題】しかし、図３に示す構
造は、ＩＣチップを通る断面で、ＩＣチップと放熱板の
上下にモールドレジンの層がある４層構造となってお
り、薄型化が困難である。
【０００６】また、図４に示すパッケージは、ＩＣチッ
プを含めた３層構造で、薄型化に有利であるが、モール
ドレジンの剥離によるチップの密封不良が起き易く、信
頼性に問題がある。
【０００７】本発明の目的は、密封不良が起きない、薄
型化が可能な、放熱板を具えたＩＣパッケージを実現す
ることである。
【０００８】
【課題を解決するための手段】本発明では、密封不良が
起きない、薄型化が可能な、放熱板を具えたＩＣパッケ
ージを実現するため、放熱板をＩＣチップの側面に配置
し、この放熱板によりＩＣチップがリードフレームと熱
的に接続された構造とする。
【０００９】放熱板の材料は、銅等の金属でもよく、ま
た窒化アルミニウム等のセラミックでもよい。ＩＣチッ
プとインナーリードとは、ワイヤボンディングによって
接続されてもよく、また金等のバンプとインナーリード
との接着により接続されていてもよい。パッケージの密
封は、モールドレジンによる封入のほか、セラミック等
の接着剤による気密な接合でもよい。
【００１０】
【作用】本発明のＩＣパッケージの構造では、ＩＣチッ
プで発生した熱は、ＩＣチップの側面に設けた放熱板か
らインナーリードあるいはモールドレジンを経て、また
一部はワイヤボンディング等およびインナーリードを経
て、外部に放出される。それ故、放熱板を具えないＩＣ
パッケージに比し、熱抵抗は１／２以下となる。ＩＣチ
ップの両面がモールドレジンで密封されているので、モ
ールドレジンは剥離しにくく、放熱板を露出させる構造
に比して、密封に関する信頼性が高い。
【００１１】
【実施例】以下に実施例を示し、本発明のより具体的な
説明とする。 〔実施例１〕図１に本発明によるＩＣパッケージの断面
を示す。ＩＣチップ１は接着剤６により放熱板２の貫通
孔２ａの内壁に固定され、放熱板２は両面接着性の絶縁
フィルム７を介してインナーリード４に接着されてい
る。そして、それらはボンディングワイヤ３、インナー
リード４とともにモールドレジン５に封入されている。
【００１２】図１のパッケージは、ＩＣチップ１を通る
断面で３層構造となっており、ボンディングワイヤ３の
高さも低くできるので、パッケージ全体の厚さを図３の
パッケージより小さくできる。しかもＩＣチップ１およ
び放熱板２の両面がモールドレジンで覆われており、図
３のパッケージと同様に、完全な密封が可能である。
【００１３】〔実施例２〕図１の構造と同様であるが、
図２に示すように、放熱板２に貫通孔２ａとともに形成
された陥没部２ｂに、ＩＣチップ１を収容し、接着剤６
で固定したものである。
【００１４】
【発明の効果】本発明のＩＣパッケージは、ＩＣチップ
を通る断面で３層構造となっているから、高集積化に適
する、放熱板を具えたＩＣパッケージの、厚さを薄くで
きる。ＩＣチップおよび放熱板の両面がモールドレジン
で覆われているから、放熱板を露出させた場合のような
密封不良を、起こす懸念もない。
【図面の簡単な説明】
【図１】図１は、本発明によるＩＣチップの一実施例の
断面略図である。
【図２】図２は、本発明によるＩＣチップの他の実施例
の部分断面図である。
【図３】図３は、従来のＩＣチップの断面略図である。
【図４】図４は、従来の他のＩＣチップの断面略図であ
る。
【符号の説明】
１ ＩＣチップ ２ 放熱板 ２ａ 貫通孔 ２ｂ 陥没部 ３ ボンディングワイヤ ４ インナーリード ５ モールドレジン ６ 接着剤 ７ 両面接着性絶縁フィルム ３１ 放熱板 ４１ 放熱板 ４２ 両面接着性絶縁フィルム

Claims (1)

  1. 【特許請求の範囲】 【請求項１】 ＩＣチップと、それに隣接した放熱板
    と、リードフレームとを具え、前記ＩＣチップが密封さ
    れているＩＣパッケージにおいて、 前記放熱板を前記ＩＣチップの側面に配置し、この放熱
    板により前記ＩＣチップをリードフレームと熱的に接続
    したことを特徴とする、ＩＣパッケージ。
JP3206372A 1991-07-22 1991-07-22 Ｉｃパツケージ Pending JPH0529500A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3206372A JPH0529500A (ja) 1991-07-22 1991-07-22 Ｉｃパツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3206372A JPH0529500A (ja) 1991-07-22 1991-07-22 Ｉｃパツケージ

Publications (1)

Publication Number Publication Date
JPH0529500A true JPH0529500A (ja) 1993-02-05

Family

ID=16522238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3206372A Pending JPH0529500A (ja) 1991-07-22 1991-07-22 Ｉｃパツケージ

Country Status (1)

Country Link
JP (1) JPH0529500A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679978A (en) * 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679978A (en) * 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
US5804467A (en) * 1993-12-06 1998-09-08 Fujistsu Limited Semiconductor device and method of producing the same
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US6379997B1 (en) 1993-12-06 2002-04-30 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same

Similar Documents

Publication Publication Date Title
JP2756597B2 (ja) モールド型半導体パッケージ
JPH08213536A (ja) パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法
JPH07169882A (ja) モールドされた集積回路パッケージ
JP2973792B2 (ja) 樹脂封止形半導体装置
JPS60137041A (ja) 樹脂封止形半導体装置
US6784536B1 (en) Symmetric stack up structure for organic BGA chip carriers
JPH0529500A (ja) Ｉｃパツケージ
JP2004335493A (ja) 半導体装置の実装構造
JP2004273946A (ja) 半導体装置
JPH07235633A (ja) マルチチップモジュール
JPH04155853A (ja) 半導体集積回路装置
JP2612468B2 (ja) 電子部品搭載用基板
JPH04124860A (ja) 半導体パッケージ
JPH03227042A (ja) 半導体装置
JP2551349B2 (ja) 樹脂封止型半導体装置
JPH07183433A (ja) 半導体デバイス
JPH0555398A (ja) 半導体装置
JP2522182B2 (ja) 半導体装置
JP2814006B2 (ja) 電子部品搭載用基板
JPH04207059A (ja) 半導体装置
JPH08306849A (ja) 放熱部材及び該放熱部材を備えた半導体装置
JPH0526760Y2 (ja)
KR960000149Y1 (ko) 반도체 장치
JPS6184043A (ja) プラグインパツケ−ジ
JPH08316376A (ja) 放熱部材及び該放熱部材を備えた半導体装置