DE102020131493B4 - Verkettete Anlage und Verfahren zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung - Google Patents

Verkettete Anlage und Verfahren zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung Download PDF

Info

Publication number
DE102020131493B4
DE102020131493B4 DE102020131493.0A DE102020131493A DE102020131493B4 DE 102020131493 B4 DE102020131493 B4 DE 102020131493B4 DE 102020131493 A DE102020131493 A DE 102020131493A DE 102020131493 B4 DE102020131493 B4 DE 102020131493B4
Authority
DE
Germany
Prior art keywords
substrate
leds
switching device
crosslinking
until
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020131493.0A
Other languages
English (en)
Other versions
DE102020131493A1 (de
Inventor
Michl Kaiser
Richard Pirsohn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Priority to DE102020131493.0A priority Critical patent/DE102020131493B4/de
Priority to CN202111404817.1A priority patent/CN114551394A/zh
Publication of DE102020131493A1 publication Critical patent/DE102020131493A1/de
Application granted granted Critical
Publication of DE102020131493B4 publication Critical patent/DE102020131493B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Verkettete Anlage (10) zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung (1) mit einem eine Normalenrichtung (N) aufweisenden Substrat (2) mit einem Isolierstoffköper (20), einer ersten und einer zweiten Leiterbahn (22,24), wobei auf der ersten Leiterbahn (22) ein Leistungshalbleiterbauelement (26) angeordnet ist und mit einer internen Verbindungseinrichtung (3), die das Leistungshalbleiterbauelement (26) mit der zweiten Leiterbahn (24) elektrisch leitend verbindet, aufweisend folgende Teilanlagen:a) Erste Teilanlage (11) eingerichtet zur Aufbringung eines Damms (5) aus einem ersten Werkstoff (50) auf einem Randbereich (202) einer ersten Hauptfläche (200) des Substrats (2), wobei hiermit ein von dem Damm (5) umschlossener Füllbereich (600) des Substrats (2) ausgebildet wird;b) Zweite Teilanlage (12) eingerichtet zur Einbringung eines lichtinduziert vernetzenden zweiten Werkstoffs (60) in den Füllbereich (600);c) Dritte Teilanlage (13) eingerichtet zur Einleitung der Vernetzung des zweiten Werkstoffs (60), wobei diese dritte Teilanlage (13) eine UV-Belichtungseinrichtung (8) aufweist mit einer Mehrzahl von UV-LEDs (82), und wobei einzelne UV-LEDs (82) oder Gruppen von UV-LEDs (82) einzeln ansteuerbar und einzeln regelbar ausgebildet sind;d) Vierte Teilanlage (14) eingerichtet zur Rotation der Schalteinrichtung (1) um eine Achse senkrecht zu ihrer Normalenrichtung (N);e) Fünfte Teilanlage (15) eingerichtet zur Anordnung der Schalteinrichtung (1) in einem Gehäuse (9) oder Teilgehäuse;

Description

  • Die Erfindung beschreibt eine aus mehreren Teilanlagen bestehende verkettete Anlage und ein Verfahren zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung mit einem Substrat mit einem Isolierstoffköper, einer ersten und einer zweiten Leiterbahn, wobei auf der ersten Leiterbahn ein Leistungshalbleiterbauelement angeordnet ist, und mit einer internen Verbindungseinrichtung, die das Leistungshalbleiterbauelement mit der zweiten Leiterbahn elektrisch leitend verbindet.
  • Die DE 10 2004 021 927 A1 offenbart ein Verfahren zur inneren elektrischen Isolation eines Substrats eines Leistungshalbleitermoduls mit einem rahmenartigen isolierenden Gehäuse mit Deckel und mit einem isolierenden Substrat. Das Substrat weist Leiterbahnen und hierauf angeordnete Leistungshalbleiterbauelemente auf. Die Leistungshalbleiterbauelemente sind mit Anschlusselementen, weiteren Leiterbahnen oder Leistungshalbleiterbauelementen mittels Bondverbindungen verbunden. Das Verfahren ist gekennzeichnet durch die Schritte: a) Ausbilden des Substrats; b) Überziehen des Substrats mit einer zähflüssigen dielektrischen Isolationsmasse in einem Gießverfahren oder Tauchverfahren; c) Einleiten der Vernetzung der Isolationsmasse; d) in hängender Position des Substrats Abtropfen von überschüssiger Isolationsmasse und sicherem Umhüllen der Bondverbindungen mit Isolationsmasse; e) Anordnen des Substrats in dem Gehäuse des Leistungshalbleitermoduls.
  • Die DE 10 2011 004 544 A1 offenbart eine Schaltungsanordnung mit einem Isolierstoffkörper, der an einer Hauptfläche eine schaltstrukturierte Metallschicht und mindestens ein hierauf angebrachtes Leistungshalbleiterbauelement aufweist, und mit einer auf dem Isolierstoffkörper angebrachten, der Oberflächen-Kontur des Isolierstoffkörpers mit dem hierauf angebrachten mindestens einen Leistungshalbleiterbauelement folgenden Lage einer Isolationsmasse, wobei entlang des Randbereiches der die schaltstrukturierte Metallschicht aufweisenden Hauptfläche des Isolierstoffkörpers ein vom Rand der schaltstrukturierten Metallschicht durch einen Graben beabstandeter Metallschichtrahmen umläuft. Ein Dammwulst aus einem Vergußmaterial füllt den umlaufenden Graben aus, wobei der Dammwulst zur Begrenzung der Lage aus der Isolationsmasse vorgesehen ist und sich zwischen dem Metallschichtrahmen und dem Rand der schaltstrukturierten Metallschicht erstreckt.
  • Die DE 10 2010 028 815 A1 offenbart ein Verfahren zum Verkapseln wenigstens eines Chips auf einem Substrat, umfassend die Schritte: (a) Erstellen eines den Chip vollständig umschließenden Damms durch Aufbringen eines strahlungshärtbaren Dammmaterials mittels einer Auftragseinrichtung auf die Substratoberfläche und wenigstens teilweises Härten des Dammmaterials durch Bestrahlen mit einer geeigneten Strahlungseinrichtung; (b) Auffüllen des vom Dammmaterial eingeschlossenen Bereichs mit einem strahlungshärtbaren Füllmaterial und (c) Härten des Füllmaterials und ggf. Nachhärten des Dammmaterials durch Bestrahlen mit einer geeigneten Strahlungseinrichtung, wobei zum wenigstens teilweisen Härten des Dammmaterials die Strahlungseinrichtung der Auftragseinrichtung während des Auftragens des Dammmaterials nachgeführt wird. Offenbart wird außerdem ein Chipmodul, welches nach einem erfindungsgemäßen Verfahren herstellbar ist sowie eine Vorrichtung zur Durchführung des genannten Verfahrens.
  • In Kenntnis des genannten Standes der Technik, liegt der Erfindung die Aufgabe zugrunde, das bekannte Verfahren weiterzuentwickeln und eine verkettete Anlage zu dessen Ausführung anzugeben.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch eine verkettete Anlage zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung mit einem eine Normalenrichtung aufweisenden Substrat mit einem Isolierstoffköper, einer ersten und einer zweiten Leiterbahn, wobei auf der ersten Leiterbahn ein Leistungshalbleiterbauelement angeordnet ist und mit einer internen Verbindungseinrichtung, die das Leistungshalbleiterbauelement mit der zweiten Leiterbahn elektrisch leitend verbindet, aufweisend folgende Teilanlagen:
    1. a) Erste Teilanlage vorgesehen und eingerichtet zur Aufbringung eines Damms aus einem ersten Werkstoff auf einem Randbereich einer ersten Hauptfläche des Substrats, wobei hiermit ein von dem Damm umschlossener Füllbereich des Substrats ausgebildet wird;
    2. b) Zweite Teilanlage vorgesehen und eingerichtet zur Einbringung eines lichtinduziert vernetzenden zweiten Werkstoffs in den Füllbereich;
    3. c) Dritte Teilanlage vorgesehen und eingerichtet zur Einleitung der Vernetzung des zweiten Werkstoffs, wobei diese dritte Teilanlage eine UV-Belichtungseinrichtung aufweist mit einer Mehrzahl von UV-LEDs, und wobei einzelne UV-LEDs oder Gruppen von UV-LEDs einzeln ansteuerbar und einzeln regelbar ausgebildet sind;
    4. d) Vierte Teilanlage vorgesehen und eingerichtet zur Rotation, vorzugsweise um 180°, der Schalteinrichtung um eine Achse senkrecht zu ihrer Normalenrichtung;
    5. e) Fünfte Teilanlage vorgesehen und eingerichtet zur Anordnung der Schalteinrichtung in einem Gehäuse oder Teilgehäuse;
  • Es kann vorteilhaft sein, wenn die erste, zweite oder eine weitere Teilanlage zur Anordnung eines dritten Werkstoffs auf Teilbereichen des Füllbereichs ausgebildet ist. Die jeweilige Ausgestaltung ist insbesondere abhängig von der Art des dritten Werkstoffs, also beispielhaft ob er identisch ausgebildet ist wie der erste Werkstoff, oder von der Reihenfolge der Anordnung von zweitem und drittem Werkstoff.
  • Es kann auch vorteilhaft sein, dass einzelne Teilanlagen zu einer kombinierten Teilanlage zusammengefasst sind.
  • Es ist besonders vorteilhaft, wenn die zweite, vorzugsweise auch die erste und, falls vorhanden, auch die weitere Teilanlage jeweils eine kombinierte Mengen-, Druckregeleinrichtung aufweist, die dazu ausgebildet ist den jeweils zugeordneten Werkstoff unter konstantem Druck gleichmäßig ein- oder aufzubringen.
  • Grundsätzlich kann es bevorzugt sein, wenn die zweite, vorzugsweise auch die erste und, falls vorhanden, auch die weitere Teilanlage jeweils eine Dispenseinrichtung aufweist, die zweidimensional senkrecht zur Normalenrichtung, vorzugsweise dreidimensional, verfahrbar ausgebildet ist.
  • Es ist insbesondere vorteilhaft, wenn die Mehrzahl von UV-LEDs in einer zweidimensionalen Matrixanordnung angeordnet sind. Weiterhin kann es vorteilhaft sein, wenn die einzelnen UV-LEDs oder Gruppen von UV-LEDs nicht in einer Ebene, sondern reliefartig angeordnet sind, wobei die reliefartige Anordnung der Oberflächenkontur des Substrats mit angeordnetem Leistungshalbleiterbauelement und angeordneter Verbindungseinrichtung folgen kann.
  • Die Aufgabe wird weiterhin gelöst durch ein erstes getaktetes Verfahren zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung mittels einer verketteten Anlage, vorzugsweise mittels einer oben beschriebenen verketteten Anlage mit diesen Verfahrensschritten, die insbesondere in genau dieser Reihenfolge ausgeführt werden:
    1. a) Bereitstellen einer leistungselektronischen Schalteinrichtung mit einem Substrat mit einer Normalenrichtung, mit einem Isolierstoffköper, mit einer ersten und einer zweiten Leiterbahn, wobei auf der ersten Leiterbahn ein Leistungshalbleiterbauelement angeordnet ist und dieses mit einer internen Verbindungseinrichtung mit der zweiten Leiterbahn elektrisch leitend verbunden ist;
    2. b) Aufbringung eines Damms aus einem ersten Werkstoff auf einem Randbereich einer ersten Hauptfläche des Substrats, wobei hiermit ein von dem Damm umschlossener Füllbereich des Substrats ausgebildet wird;
    3. c) Einbringung eines lichtinduziert vernetzenden zweiten Werkstoffs in den Füllbereich;
    4. d) Einleitung der Vernetzung des zweiten Werkstoffs durch Bestrahlung mit UV-Licht mittels einer UV-Belichtungseinrichtung, aufweisend eine Mehrzahl von UV-LEDs , wobei diese UV-LEDS in einer zweidimensionalen Matrixanordnung angeordnet sind und wobei einzelne UV-LEDS oder Gruppen von UV-LEDs einzeln angesteuert und einzeln geregelt werden;
    5. e) Warten für einen Wartezeitraum;
    6. f) Rotation, vorzugsweise um 180°, der Schalteinrichtung senkrecht zu ihrer Normalenrichtung;
    7. g) Anordnung der Schalteinrichtung in einem Gehäuse oder Teilgehäuse.
  • Die Aufgabe wird weiterhin gelöst durch ein zweites getaktetes Verfahren zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung mittels einer verketteten Anlage, vorzugsweise nach einem der vorhergehenden Ansprüche, mit diesen Verfahrensschritten:
    1. a) Bereitstellen einer leistungselektronischen Schalteinrichtung mit einem Substrat mit einer Normalenrichtung, mit einem Isolierstoffköper, mit einer ersten und einer zweiten Leiterbahn, wobei auf der ersten Leiterbahn ein Leistungshalbleiterbauelement angeordnet ist und dieses mit einer internen Verbindungseinrichtung mit der zweiten Leiterbahn elektrisch leitend verbunden ist;
    2. b) Aufbringung eines Damms aus einem ersten Werkstoff auf einem Randbereich einer ersten Hauptfläche des Substrats, wobei hiermit ein von dem Damm umschlossener Füllbereich des Substrats ausgebildet wird;
    3. c) Einbringung eines lichtinduziert vernetzenden zweiten Werkstoffs in den Füllbereich;
    4. d) Einleitung der Vernetzung des zweiten Werkstoffs durch Bestrahlung mit UV-Licht mittels einer UV-Belichtungseinrichtung aufweisend eine Mehrzahl von UV-LEDs,
    5. e) Warten für einen Wartezeitraum;
    6. f) Rotation der Schalteinrichtung senkrecht zu ihrer Normalenrichtung wobei zu Beginn dieses Verfahrensschritts f) ein erster Vernetzungsgrad des zweiten Werkstoffs erreicht ist, damit kein Anteil dieses zweiten Werkstoffs herabtropft, aber der zweite Werkstoff dennoch fließfähig ist;
    7. g) Anordnung der Schalteinrichtung in einem Gehäuse oder Teilgehäuse.
  • Hierbei kann es bei beiden Verfahren vorteilhaft sein, wenn nach dem Verfahrensschritt b) oder c) oder d) ein dritter Werkstoff auf Teilbereichen des Füllbereichs aufgebracht wird.
  • Es kann bei beiden Verfahren auch vorteilhaft sein, wenn der erste und, falls vorhanden, auch der dritte Werkstoff thixotrope Eigenschaften aufweist.
  • Es kann bei beiden Verfahren weiterhin vorteilhaft sein, wenn der erste und, falls vorhanden, auch der dritte Werkstoff ebenfalls lichtinduziert vernetzend ausgebildet ist.
  • Insbesondere kann es bei beiden Verfahren vorteilhaft sein, wenn der dritte Werkstoff identisch dem ersten Werkstoff ist.
  • Dieser dritte Werkstoff kann vorteilhafterweise an Teilbereichen entweder direkt auf das Substrat, also vor dem zweiten Werkstoff, oder auch auf diesem und somit nach dem zweiten Werkstoff aufgebracht werden. Insbesondere bei der Anordnung eines ersten und dritten jeweils lichtinduziert vernetzenden Werkstoffs kann es vorteilhaft sein, erst alle Werkstoffe aufzubringen und anschließend für alle gemeinsam die Vernetzung einzuleiten. Dies kann zu einer Modifikation der oben genannten Reihenfolge führen. Es kann auch bevorzugt sein, wenn der dritte Werkstoff den zweiten Werkstoff vollständig überdeckt.
  • Es kann bei beiden Verfahren bevorzugt sein, wenn im Verfahrensschritt d) die Intensität der UV-Belichtungseinrichtung derart geregelt wird, dass der Wartezeitraum konstant ist und vorzugsweise mit dem Takt, oder einem ganzzahligen Vielfachen des Takts, der verketteten Anlage synchronisiert ist.
  • Es kann bei beiden Verfahren auch bevorzugt sein, wenn der Wartezeitraum dynamisch bestimmt wird aus der Menge des aufgetragenen zweiten Werkstoffs und der über die Belichtungszeit integrierten Strahlungsleistung ϕ aller oder eines Teils der UV-LEDs.
  • Es kann bei beiden Verfahren vorteilhaft sein, wenn der erste Werkstoff im Randbereich des Substrats und aus Normalenrichtung N betrachtet zu mindestens 60%, vorzugsweise zu mindestens 80%, auf dem Isolierstoffkörper und somit nur zu einem geringen Anteil auf einer der Leiterbahnen angeordnet ist.
  • Es kann auch bei beiden Verfahren vorteilhaft sein, wenn die Höhe des Damms aus dem ersten Werkstoff mindestens das 5-fache und maximal das 20-fache der Dicke des Leistungshalbleiterbauelements beträgt. Somit wird eine ausreichend, aber keine technisch unnötig dicke Isolationsschicht ausgebildet.
  • Es kann bei beiden Verfahren grundsätzlich bevorzugt sein, wenn der zweite Werkstoff, beginnend vom Rand des Füllbereichs, spiralartig von außen nach innen eingebracht wird.
  • Es kann bevorzugt sein, wenn im ersten Verfahren zu Beginn des Verfahrensschritts f) ein erster Vernetzungsgrad des zweiten Werkstoffs erreicht ist, damit kein Anteil dieses zweiten Werkstoffs herabtropft, aber der erste Werkstoff dennoch fließfähig ist. Ausreichend fließfähig ist der erste Werkstoff dann, wenn er noch nicht bedeckte Komponenten, insbesondere die Verbindungseinrichtung, noch vollständig umfließen kann.
  • Es kann aus gleichem Grund bei beiden Verfahren bevorzugt sein, wenn zum Verfahrensschritt f) ein erster Vernetzungsgrad des zweiten Werkstoffs von mindestens 20% und höchsten 70% erreicht ist.
  • Es kann bei beiden Verfahren vorteilhaft sein, wenn zu Beginn des Verfahrensschritts h) ein zweiter Vernetzungsgrad des zweiten Werkstoffs von mindestens 90% und höchstens 95% erreicht ist.
  • Grundsätzlich kann es bei beiden Verfahren vorteilhaft sein, wenn die interne Verbindungseinrichtung ausgebildet ist als ein Bonddraht, als ein starrer Metallformkörper oder als eine metallische Folie, ihrerseits vorzugsweise als Teil eines Folienstapels, alternierend ausgebildet aus elektrisch leitfähigen und mindestens einer elektrisch isolierenden Folie.
  • Durch diese genannte Ausgestaltung der verketteten Anlage und der beiden Verfahren wird insbesondere die Menge des zweiten Werkstoffs definiert auf das Substrat aufgebracht, wodurch eine gleichbleibende Qualität der inneren elektrischen Isolation der leistungselektronischen Schalteinrichtung gewährleistet wird.
  • Es versteht sich, dass die verschiedenen Ausgestaltungen der Erfindung, gleichgültig ob sie im Rahmen der Beschreibung der verketteten Anlage oder des Verfahrens offenbart sind, einzeln oder in beliebigen Kombinationen realisiert sein können, um Verbesserungen zu erreichen. Insbesondere sind die vorstehend und im Folgenden genannten und erläuterten Merkmale nicht nur in den angegebenen Kombinationen, sondern auch in anderen Kombinationen oder in Alleinstellung einsetzbar, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
  • Weitere Erläuterungen der Erfindung, vorteilhafte Einzelheiten und Merkmale, ergeben sich aus der nachfolgenden Beschreibung der in den 1 bis 10 schematisch dargestellten Ausführungsbeispiele der Erfindung oder von jeweiligen Teilen hiervon.
    • 1 bis 7 zeigen verschiedene Verfahrensschritte einer Ausgestaltung des erfindungsgemäßen Verfahrens.
    • 8 zeigt schematisch eine erfindungsgemäße verkettete Anlage.
    • 9 zeigt einen Verfahrensschritt einer weiteren Ausgestaltung des erfindungsgemäßen Verfahrens.
    • 10 zeigt schematisch einen Verfahrensschritt einer Ausgestaltung des erfindungsgemäßen Verfahrens und schematisch eine Teilanlage hierzu.
  • 1 bis 7 zeigen verschiedene Verfahrensschritte einer Ausgestaltung des erfindungsgemäßen Verfahrens. Hierbei ist, siehe insbesondere 1, jeweils eine leistungselektronische Schalteinrichtung 1 dargestellt. Diese weist ein Substrat 2 auf, das einen Isolierstoffkörper 20, beispielhaft einen Keramikkörper, aufweist. Auf diesem Keramikkörper sind eine Mehrzahl von Leiterbahnen 22,24 angeordnet. Auf ersten Leiterbahnen 22 sind, insbesondere fachübliche, Leistungshalbleiterbauelemente 26 angeordnet. Diese sind mittels hier einzelnen Verbindungseinrichtungen 3, beispielhaft ausgebildet als Bonddrähte 30, mit zweiten Leiterbahnen 24 elektrisch leitend verbunden. Weiterhin ist auf einer zweiten Leiterbahn 24 ebenfalls beispielhaft eine Hülse 40 angeordnet und elektrisch leitend verbunden. Diese Hülse 40 stellt eine exemplarische Ausgestaltung eines Teils eines externen Anschlusselements 4 dar, vgl. insbesondere 7.
  • Das Substrat 2 weist somit eine erste Hauptfläche 200 auf, die durch den Isolierstoffkörper 20 und die Leiterbahnen 22,24 gebildet wird. Diese erste Hauptfläche 200 und damit das Substrat 2 weist weiterhin einen umlaufenden Randbereich 202 auf. Die erste Hauptfläche 200 des Substrats 2 definiert zudem dessen Normalenrichtung N. Auf einer zweiten, der ersten Hauptfläche 200 gegenüberliegenden Hauptfläche ist bei dieser Ausgestaltung des Substrats 2 eine Metallkaschierung angeordnet, die technisch gleich den Leiterbahnen ausgebildet ist. Selbstverständlich ist weder die verkettete Anlage, noch das Verfahren auf die Anwendung von genau dieser Art von Substraten beschränkt.
  • 2 zeigt das Substrat 2 mit teilweise hierauf angeordnetem Damm 5. Hierzu wurde ein thixotroper, lichtinduziert vernetzender erster Werkstoff 50 auf dem Randbereich 202 des Substrats 2, genauer ausschließlich auf dem Isolierstoffkörper 20, angeordnet. Diese Anordnung erfolgt durch eine Dispenseinrichtung, die parallel zur ersten Hauptfläche 200 des Substrats 2 verfahrbar ist und eine kombinierte Mengen- und Druckregeleinrichtung aufweist. Durch die thixotrope Eigenschaft bleibt die Kontur des Damms 5 bis zur lichtinduzierten Vernetzung in einem späteren Verfahrensschritt erhalten. Der erste Werkstoff 50 als solcher ist hier ein entsprechend thixotroper und lichtinduziert vernetzend ausgebildeter Silikonkautschuk. Die Höhe des Damms 5 beträgt hier ca. 0,8 mm was dem 10-fachen der Dicke eines der Leistungshalbleiterbauelemente 26 entspricht.
  • 3 zeigt das Substrat 2 und damit die leistungselektronische Schalteinrichtung mit vollständig angeordnetem und noch nicht vernetztem Damm 5 aus dem o.g. ersten Werkstoff 50. Begrenzt durch den Damm 5 bildet sich somit ein Füllbereich 600 aus. In diesen Füllbereich 600 wird mittels einer weiteren Dispenseinrichtung 7, die parallel zur ersten Hauptfläche 200 des Substrats 2 verfahrbar ist und eine kombinierte Mengen- und Druckregeleinrichtung 70 aufweist, ein zweiter Werkstoff 60 spiralartig von außen nach innen und unter konstantem Druck gleichmäßig eingebracht. Die Füllhöhe dieses zweiten Werkstoffs 60, der keine thixotropen Eigenschaften aufweist und ebenfalls als ein Silikonkautschuk ausgebildet ist, ist geringer als die Höhe des Damms 5. Bei diesem Einbringen des zweiten Werkstoffs 60 werden Teile der Verbindungseinrichtung 3 nicht mit dem zweiten Werkstoff 60 bedeckt. Auch bleibt der Innenraum der Hülse 40 frei von dem zweiten Werkstoff 60.
  • 4 zeigt das Substrat 2 mit vollständig angeordnetem und noch nicht vernetztem Damm 5 aus dem o.g. ersten Werkstoff 50. Im Füllbereich 600 ist der zweite, ebenfalls nicht vernetzte, Werkstoff 60 angeordnet. Weiterhin dargestellt ist eine UV-Belichtungseinrichtung 8, ausgebildet mit einer Mehrzahl von UV-LEDs 80, weitere Details hierzu sind zu 9 beschrieben. Durch die Belichtung mittels UV-Licht 800 wird die Vernetzung sowohl des ersten, wie auch des zweiten Werkstoffs 50,60 eingeleitet.
  • Im Anschluss an die Belichtung wird ein Wartezeitraum eingehalten. Es wird vor dem nächsten Verfahrensschritt sichergestellt, dass der zweite Werkstoff 60 ausreichend bis zu einem ersten Vernetzungsgrad vernetzt ist.
  • 5 zeigt das Substrat 2 unmittelbar nach dem nächsten Verfahrensschritt, der Rotation des Substrats 2 um 180° um eine Achse senkrecht zur Normalenrichtung N. In anderen Worten, das Substrat 2 ist nun so ausgerichtet, dass der zweite Werkstoff 60 in diese Normalenrichtung N fließen kann. Hierbei ist allerdings zu beachten, dass die Fließfähigkeit durch den Wartezeitraum und die hierbei erfolgende teilweise Vernetzung zu einem ersten Vernetzungsgrad soweit eingeschränkt ist, dass kein Anteil des zweiten Werkstoffs 60 herabtropfen kann. Somit wird sichergestellt, dass die definierte in den Füllbereich 600 eingebrachte Menge des zweiten Werkstoffs 60 auch nach dem Verfahren vollständig zur inneren Isolation der leistungselektronischen Schalteinrichtung zur Verfügung steht.
  • 6 zeigt das Substrat 2, nachdem der zweite Werkstoff 60 in Normalenrichtung N soweit geflossen ist, dass alle Verbindungseinrichtungen 3 vollständig von diesem zweiten Werkstoff 60 umhüllt sind. Das Material hierfür ist aus denjenigen Bereichen abgeflossen, bei denen die Dicke des zweiten Werkstoffs 60 über dem notwendigen Maß lag. Dennoch bleibt hierbei die erste Hauptfläche 200 im Füllbereich 600 vollständig benetzt, selbstverständlich mit Ausnahme derjenigen Abschnitte, auf denen die Leistungshalbleiterbauelemente 26 oder die Hülse 40 angeordnet sind. Auch sind nun die Leistungshalbleiterbauelemente 26 und die Bonddrähte 30 vollständig überdeckt.
  • 7 zeigt die leistungselektronische Schalteinrichtung 1, angeordnet in einem Gehäuse 9. Bevor der erste Werkstoff 50 vollständig vernetzt ist, also bei einem zweiten Vernetzungsgrad, wurde das Substrat 2 in dem Gehäuse 9 angeordnet. Der erste Werkstoff 50 dient somit nicht nur als Damm 5 zur Ausbildung des Füllbereichs 600, sondern gleichzeitig auch als Haftstoff zur Klebeverbindung zwischen dem Substrat 2 und dem Gehäuse 9.
  • Weiterhin ist hier ein Kontaktelement 42 in der Hülse 40 angeordnet worden, wodurch beide gemeinsam ein externes Anschlusselement 4 ausbilden, das durch das Gehäuse 9 nach außen reicht und der leistungselektronischen Schalteinrichtung 1 in dem nun entstandenen Leistungshalbleitermodul als externe Kontakteinrichtung dient.
  • 8 zeigt stark schematisiert eine erfindungsgemäße verkettete Anlage 10, hier ausgebildet als Rundtakttisch mit einer Einschleuseeinrichtung 100 und einer Ausschleuseeinrichtung 170, jeweils für einzelne leistungselektronische Schalteinrichtungen, vgl. 1, oder für eine Mehrzahl von leistungselektronischen Schalteinrichtungen gleichzeitig. Vorteilhaft werden einzelne leistungselektronische Schalteinrichtungen 1 ohne Werkstückträger in der Anlage bearbeitet. Zu den einzelnen Teilanlagen der verketteten Anlage und insbesondere deren dort erfolgenden Verfahrensschritten siehe auch 2 bis 7.
  • Die erste, bearbeitende Teilanlage 11 ist eingerichtet und vorgesehen einen Damm 5 aus einem ersten Werkstoff 50 auf dem Rand 202 des Substrats 2 der leistungselektronischen Schalteinrichtung 1 aufzubringen. Die zweite, bearbeitende Teilanlage 12 ist eingerichtet und vorgesehen einen zweiten Werkstoff 60 in den durch den Damm 5 entstehenden Füllbereich 600 einzubringen. Die dritte, bearbeitende Teilanlage 13 ist eingerichtet und vorgesehen die Vernetzung des ersten und zweiten Werkstoffs 50,60 einzuleiten, indem diese mit UV-Licht 800 aus einer UV-Belichtungseinrichtung 8 mit einer Matrixanordnung von UV-LEDs 80 bestrahlt werden. Hierdurch startet die Vernetzung, deren Dauer insbesondere von der Strahlungsleistung ϕ abhängig ist. An diese dritte Teilanlage 13 schließt sich eine erste optionale Teilanlage 130 an, in der die leistungselektronische Schalteinrichtung 1 nicht bearbeitet wird. Diese erste optionale Teilanlage 130 dient dazu, dass die Vernetzung des ersten und zweiten Werkstoffs 50,60 bis zu einem ersten Vernetzungsgrad fortschreitet. Der gesamte Wartezeitraum zwischen dem Ende der Bestrahlung und dem Beginn des nächsten Verfahrensschritts wird durch diese erste optionale Teilanlage also um eine Taktdauer der Anlage verlängert.
  • Die vierte, bearbeitende Teilanlage 14 ist eingerichtet und vorgesehen die leistungselektronische Schalteinrichtung 1 um eine Achse senkrecht zur Normalenrichtung N des Substrats um 180° zu drehen. An diese vierte Teilanlage 14 schließen sich bei dieser Ausgestaltung zwei zweite optionale Teilanlagen 140 an, in denen die leistungselektronische Schalteinrichtung 1 nicht bearbeitet wird. Diese dienen dazu, dass der zweite Werkstoff 60 sich fließend verteilt und gleichzeitig die Vernetzung des ersten und zweiten Werkstoffs 50,60 bis zu einem zweiten Vernetzungsgrad weiter fortschreitet.
  • Die fünfte, bearbeitende Teilanlage 15 ist eingerichtet und vorgesehen die leistungselektronische Schalteinrichtung 1 in einem Gehäuse 9 anzuordnen und somit ein Leistungshalbleitermodul auszubilden. Die sechste Teilanlage 16 ist eingerichtet und vorgesehen das Leistungshalbleitermodul elektrisch zu charakterisieren und somit auch die Funktion des zweiten Werkstoffs 60, nämlich die innere elektrische Isolation, zu prüfen.
  • Grundsätzlich können selbstverständlich weitere optionale Teilanlagen beispielhaft zur Qualitätskontrolle, beispielhaft im Rahmen einer optischen Inspektion in der verketteten Anlage 10 vorhanden sein. Auch können derartige Funktionen in einer der genannten Teilanlagen integriert sein.
  • 9 zeigt einen Verfahrensschritt einer weiteren Ausgestaltung des erfindungsgemäßen Verfahrens, der sich quasi an den in 3 dargestellten Verfahrensschritt anschließt. Hier wird nun ein dritter Werkstoff 62, der hier mit dem ersten Werkstoff 50 identisch, also ebenfalls thixotrop und lichtinduziert vernetzend ausgebildet ist, in Teilbereichen 620 des Füllbereichs 600 angeordnet. In dieser Ausgestaltung wird der dritte Werkstoff 62 auf dem zweiten Werkstoff 60 mittels einer Dispenseinrichtung angeordnet, die nicht nur eine kombinierte Mengen- und Druckregeleinrichtung aufweist, sondern auch dreidimensional verfahrbar ist. Somit kann sehr genau an besonders denjenigen Stellen der dritte Werkstoff 62 angeordnet werden, die eine erhöhte Anforderung an die innere elektrische Isolation stellen. Dies können, wie hier dargestellt, beispielhaft Teile der Verbindungseinrichtung 3, aber auch Bereiche für externe Anschlusselemente 4 sein. Die Vernetzung des dritten Werkstoffs 62 erfolgt bevorzugt gemeinsam mit dem ersten und zweiten Werkstoff 50,60. Allerdings kann es hier sinnvoll sein, die Bereiche mit dem dritten Werkstoff 62 mit höherer Strahlungsleistung ϕ zu beaufschlagen. Dies wird erreicht durch das gezielte Ansteuern und Regeln der zugeordneten UV-LEDs.
  • Die interne Verbindungseinrichtung 3 ist hier wiederum als ein Bonddraht 30, wobei unter diesen Begriff auch ein Bondband fallen soll, ausgebildet. Allerdings kann die Anordnung eines dritten Werkstoffs 62 besonders bei anderen Ausgestaltungen der Verbindungseinrichtung 3, insbesondere als starrer Metallformkörper oder als eine metallische Folie, bevorzugt sein.
  • Weiterhin dargestellt ist eine alternative Anordnung des Damms 5. Dieser ist hier ebenfalls im Randbereich 202 des Substrats 2 angeordnet. Allerdings, siehe Ausschnittsvergrößerung, ist aus Normalenrichtung N betrachtet der Damm nur zu 70% seiner Kontaktfläche auf dem Isolierstoffkörper 20 und zu 30% auf einer Leiterbahn, hier einer zweiten Leiterbahn 24, angeordnet.
  • 10 zeigt schematisch einen Verfahrensschritt einer Ausgestaltung des erfindungsgemäßen Verfahrens und schematisch eine dritte Teilanlage 13 hierzu, wie auch eine Darstellung der integrierten Strahlungsleistung ϕ in einem Schnitt A-A über die leistungselektronische Schalteinrichtung 1. Dargestellt ist ein Substrat 2 der leistungselektronischen Schalteinrichtung mit grundsätzlich gleichem Aufbau wie unter 1 beschrieben. Ebenfalls dargestellt sind verschiedene Ausgestaltungen von Leistungshalbleiterbauelementen 26. Auf die Darstellung der internen Verbindungseinrichtung wurde aus Gründen der Übersichtlichkeit verzichtet. Weiterhin dargestellt ist ein Damm 5 aus einem ersten Werkstoff 50. Der zweite Werkstoff 60 ist transparent dargestellt.
  • In Normalenrichtung N oberhalb des Substrats 2 bzw. der leistungselektronischen Schalteinrichtung 1 ist eine UV-Belichtungseinrichtung 8 der dritten Teilanlage 13 angeordnet. Diese UV-Belichtungseinrichtung 8 weist eine Mehrzahl von UV-LEDs 82 in einer zweidimensionalen Matrixanordnung auf. Die einzelnen UV-LEDs 82 dieser UV-Belichtungseinrichtung 8 sind einzeln ansteuerbar und auch einzeln regelbar.
  • Durch zwei Schraffuren 802 in einem Abschnitt der leistungselektronischen Schalteinrichtung 1 ist eine gegenüber benachbarten Regionen erhöhte Strahlungsleistung ϕ schematisch dargestellt. Diese lokal erhöhte Strahlungsleistung ϕ, die für den Schnitt A-A in einem Diagramm zusätzlich dargestellt ist, wird durch die geregelte Ansteuerung einzelner UV-LEDs 80 erreicht.

Claims (20)

  1. Verkettete Anlage (10) zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung (1) mit einem eine Normalenrichtung (N) aufweisenden Substrat (2) mit einem Isolierstoffköper (20), einer ersten und einer zweiten Leiterbahn (22,24), wobei auf der ersten Leiterbahn (22) ein Leistungshalbleiterbauelement (26) angeordnet ist und mit einer internen Verbindungseinrichtung (3), die das Leistungshalbleiterbauelement (26) mit der zweiten Leiterbahn (24) elektrisch leitend verbindet, aufweisend folgende Teilanlagen: a) Erste Teilanlage (11) eingerichtet zur Aufbringung eines Damms (5) aus einem ersten Werkstoff (50) auf einem Randbereich (202) einer ersten Hauptfläche (200) des Substrats (2), wobei hiermit ein von dem Damm (5) umschlossener Füllbereich (600) des Substrats (2) ausgebildet wird; b) Zweite Teilanlage (12) eingerichtet zur Einbringung eines lichtinduziert vernetzenden zweiten Werkstoffs (60) in den Füllbereich (600); c) Dritte Teilanlage (13) eingerichtet zur Einleitung der Vernetzung des zweiten Werkstoffs (60), wobei diese dritte Teilanlage (13) eine UV-Belichtungseinrichtung (8) aufweist mit einer Mehrzahl von UV-LEDs (82), und wobei einzelne UV-LEDs (82) oder Gruppen von UV-LEDs (82) einzeln ansteuerbar und einzeln regelbar ausgebildet sind; d) Vierte Teilanlage (14) eingerichtet zur Rotation der Schalteinrichtung (1) um eine Achse senkrecht zu ihrer Normalenrichtung (N); e) Fünfte Teilanlage (15) eingerichtet zur Anordnung der Schalteinrichtung (1) in einem Gehäuse (9) oder Teilgehäuse;
  2. Verkettete Anlage nach Anspruch 1, wobei die erste, zweite oder eine weitere Teilanlage (11,12) zur Anordnung eines dritten Werkstoffs (62) auf Teilbereichen (620) des Füllbereichs (600) eingerichtet ist.
  3. Verkettete Anlage nach einem der vorhergehenden Ansprüche, wobei die zweite, vorzugsweise auch die erste und, falls vorhanden, auch die weitere Teilanlage (11,12) eine kombinierte Mengen-, Druckregeleinrichtung (70) aufweist, die dazu ausgebildet ist den jeweils zugeordneten Werkstoff (50,60,62) unter konstantem Druck gleichmäßig ein- oder aufzubringen.
  4. Verkettete Anlage nach einem der vorhergehenden Ansprüche, wobei die zweite, vorzugsweise auch die erste und, falls vorhanden, auch die weitere Teilanlage (11,12) jeweils eine Dispenseinrichtung (7) aufweist, die zweidimensional senkrecht zur Normalenrichtung (N), vorzugsweise dreidimensional, verfahrbar ausgebildet ist.
  5. Verkettete Anlage nach einem der vorhergehenden Ansprüche, wobei die Mehrzahl von UV-LEDs (82) in einer zweidimensionalen Matrixanordnung angeordnet sind.
  6. Verkettete Anlage nach einem der vorhergehenden Ansprüche, wobei die einzelnen UV-LEDs (82) oder Gruppen von UV-LEDs (82) nicht in einer Ebene, sondern reliefartig angeordnet sind, wobei die reliefartige Anordnung der Oberflächenkontur des Substrats (2) mit angeordnetem Leistungshalbleiterbauelement (26) und angeordneter Verbindungseinrichtung (3) folgt.
  7. Getaktetes Verfahren zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung (1) mittels einer verketteten Anlage (10), vorzugsweise nach einem der Ansprüche 1 bis 6, mit diesen Verfahrensschritten: a) Bereitstellen einer leistungselektronischen Schalteinrichtung mit einem Substrat (2) mit einer Normalenrichtung (N), mit einem Isolierstoffköper (20), mit einer ersten und einer zweiten Leiterbahn (22,24), wobei auf der ersten Leiterbahn (22) ein Leistungshalbleiterbauelement (26) angeordnet ist und dieses mit einer internen Verbindungseinrichtung (3) mit der zweiten Leiterbahn (24) elektrisch leitend verbunden ist; b) Aufbringung eines Damms (5) aus einem ersten Werkstoff (50) auf einem Randbereich (202) einer ersten Hauptfläche (200) des Substrats (2), wobei hiermit ein von dem Damm (5) umschlossener Füllbereich (600) des Substrats (2) ausgebildet wird; c) Einbringung eines lichtinduziert vernetzenden zweiten Werkstoffs (60) in den Füllbereich (600); d) Einleitung der Vernetzung des zweiten Werkstoffs durch Bestrahlung (800) mit UV-Licht mittels einer UV-Belichtungseinrichtung (8) aufweisend eine Mehrzahl von UV-LEDs (82), wobei diese UV-LEDS (82) in einer zweidimensionalen Matrixanordnung angeordnet sind und wobei einzelne UV-LEDS (82) oder Gruppen von UV-LEDs (82) einzeln angesteuert und einzeln geregelt werden; e) Warten für einen Wartezeitraum; f) Rotation der Schalteinrichtung (1) senkrecht zu ihrer Normalenrichtung (N); g) Anordnung der Schalteinrichtung (1) in einem Gehäuse (9) oder Teilgehäuse.
  8. Getaktetes Verfahren zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung (1) mittels einer verketteten Anlage (10), vorzugsweise nach einem der Ansprüche 1 bis 6, mit diesen Verfahrensschritten: a) Bereitstellen einer leistungselektronischen Schalteinrichtung mit einem Substrat (2) mit einer Normalenrichtung (N), mit einem Isolierstoffköper (20), mit einer ersten und einer zweiten Leiterbahn (22,24), wobei auf der ersten Leiterbahn (22) ein Leistungshalbleiterbauelement (26) angeordnet ist und dieses mit einer internen Verbindungseinrichtung (3) mit der zweiten Leiterbahn (24) elektrisch leitend verbunden ist; b) Aufbringung eines Damms (5) aus einem ersten Werkstoff (50) auf einem Randbereich (202) einer ersten Hauptfläche (200) des Substrats (2), wobei hiermit ein von dem Damm (5) umschlossener Füllbereich (600) des Substrats (2) ausgebildet wird; c) Einbringung eines lichtinduziert vernetzenden zweiten Werkstoffs (60) in den Füllbereich (600); d) Einleitung der Vernetzung des zweiten Werkstoffs durch Bestrahlung (800) mit UV-Licht mittels einer UV-Belichtungseinrichtung (8) aufweisend eine Mehrzahl von UV-LEDs (82), e) Warten für einen Wartezeitraum; f) Rotation der Schalteinrichtung (1) senkrecht zu ihrer Normalenrichtung (N) wobei zu Beginn dieses Verfahrensschritts f) ein erster Vernetzungsgrad des zweiten Werkstoffs (60) erreicht ist, damit kein Anteil dieses zweiten Werkstoffs (60) herabtropft, aber der zweite Werkstoff (60) dennoch fließfähig ist; g) Anordnung der Schalteinrichtung (1) in einem Gehäuse (9) oder Teilgehäuse.
  9. Verfahren nach Anspruch 7 oder 8, wobei nach dem Verfahrensschritt b) oder c) oder d) ein dritter Werkstoff (62) vorzugsweise auf Teilbereichen (620) des Füllbereichs (600) aufgebracht wird.
  10. Verfahren nach Anspruch 7 bis 9, wobei der erste und, falls vorhanden, auch der dritte Werkstoff (50,62) thixotrope Eigenschaften aufweist.
  11. Verfahren nach einem der Ansprüche 7 bis 10, wobei der erste und falls vorhanden auch der dritte Werkstoff (50,62) ebenfalls lichtinduziert vernetzend ausgebildet ist.
  12. Verfahren nach einem der Ansprüche 7 bis 11, wobei im Verfahrensschritt d) die Intensität der UV-Belichtungseinrichtung (8) derart geregelt wird, dass der Wartezeitraum konstant ist und vorzugsweise mit dem Takt oder einem ganzzahligen Vielfachen des Takts der verketteten Anlage (10) synchronisiert ist.
  13. Verfahren nach einem der Ansprüche 7 bis 12, wobei der Wartezeitraum dynamisch bestimmt wird aus der Menge des aufgetragenen zweiten Werkstoffs (60) und der über die Belichtungszeit integrierten Strahlungsleistung ϕ aller oder eines Teils der UV-LEDs (82).
  14. Verfahren nach einem der Ansprüche 7 bis 13, wobei der erste Werkstoff (50) im Randbereich (202) des Substrats (2) und aus Normalenrichtung (N) betrachtet zu mindestens 60%, vorzugsweise zu mindestens 80%, auf dem Isolierstoffkörper (20) angeordnet ist.
  15. Verfahren nach einem der Ansprüche 7 bis 14, wobei die Höhe des Damms (5) aus dem ersten Werkstoff (50) mindestens das 5-fache und maximal das 20-fache der Dicke des Leistungshalbleiterbauelements (26) beträgt.
  16. Verfahren nach einem der Ansprüche 7 bis 15, wobei der zweite Werkstoff (60), beginnend vom Rand des Füllbereichs (600), spiralartig von außen nach innen eingebracht wird.
  17. Verfahren nach einem der Ansprüche 7 oder 9 bis 16, wobei zu Beginn des Verfahrensschritts f) ein erster Vernetzungsgrad des zweiten Werkstoffs (60) erreicht ist, damit kein Anteil dieses zweiten Werkstoffs (60) herabtropft, aber der zweite Werkstoff (60) dennoch fließfähig ist.
  18. Verfahren nach einem der Ansprüche 7 bis 17, wobei zum Verfahrensschritt f) ein erster Vernetzungsgrad des zweiten Werkstoffs (60) von mindestens 20% und höchsten 70% erreicht ist.
  19. Verfahren nach einem der Ansprüche 7 bis 18, wobei zu Beginn des Verfahrensschritts g) ein zweiter Vernetzungsgrad des zweiten Werkstoffs (60) von mindestens 90% und höchsten 95% erreicht ist.
  20. Verfahren nach einem der Ansprüche 7 bis 19, wobei die interne Verbindungseinrichtung (3) ausgebildet ist als ein Bonddraht (30), als ein starrer Metallformkörper oder als eine metallische Folie, ihrerseits vorzugsweise als Teil eines Folienstapels, alternierend ausgebildet aus elektrisch leitfähigen und mindestens einer elektrisch isolierenden Folie.
DE102020131493.0A 2020-11-27 2020-11-27 Verkettete Anlage und Verfahren zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung Active DE102020131493B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102020131493.0A DE102020131493B4 (de) 2020-11-27 2020-11-27 Verkettete Anlage und Verfahren zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung
CN202111404817.1A CN114551394A (zh) 2020-11-27 2021-11-24 用于功率电子开关器件的内部电气隔离的互连装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020131493.0A DE102020131493B4 (de) 2020-11-27 2020-11-27 Verkettete Anlage und Verfahren zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung

Publications (2)

Publication Number Publication Date
DE102020131493A1 DE102020131493A1 (de) 2022-06-02
DE102020131493B4 true DE102020131493B4 (de) 2023-04-13

Family

ID=81585843

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020131493.0A Active DE102020131493B4 (de) 2020-11-27 2020-11-27 Verkettete Anlage und Verfahren zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung

Country Status (2)

Country Link
CN (1) CN114551394A (de)
DE (1) DE102020131493B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004021927A1 (de) 2004-05-04 2005-12-01 Semikron Elektronik Gmbh & Co. Kg Verfahren zur inneren elektrischen Isolation eines Substrats für ein Leistungshalbleitermodul
DE102010028815A1 (de) 2010-05-10 2011-11-10 Nedcard B.V. Verfahren zum Verkapseln eines Chips
DE102011004544A1 (de) 2011-02-22 2012-08-23 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004021927A1 (de) 2004-05-04 2005-12-01 Semikron Elektronik Gmbh & Co. Kg Verfahren zur inneren elektrischen Isolation eines Substrats für ein Leistungshalbleitermodul
DE102010028815A1 (de) 2010-05-10 2011-11-10 Nedcard B.V. Verfahren zum Verkapseln eines Chips
DE102011004544A1 (de) 2011-02-22 2012-08-23 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung

Also Published As

Publication number Publication date
CN114551394A (zh) 2022-05-27
DE102020131493A1 (de) 2022-06-02

Similar Documents

Publication Publication Date Title
EP1594165B1 (de) Verfahren zur elektrischen Isolation eines Substrats für ein Leistungsmodul
EP0149232B2 (de) Halbleiterbauelement mit einem metallischen Sockel
DE102015210603B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE29514398U1 (de) Abschirmung für Flachbaugruppen
EP2962799B1 (de) Halbleitermodul mit Ultraschall geschweißten Anschlüssen
DE69006252T2 (de) Elektrischer Steckerstift und Verfahren zu seiner Herstellung.
DE3335848C2 (de)
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE112015000210T5 (de) Halbleitervorrichtung
DE102014113844B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102020131493B4 (de) Verkettete Anlage und Verfahren zur inneren elektrischen Isolation einer leistungselektronischen Schalteinrichtung
DE102009016762B4 (de) Verfahren und Komponentensatz zum Herstellen elektronischer Baugruppen unter Verwendung einer Vergussmasse
DE2413905C2 (de) Verfahren zur mechanischen Befestigung und elektrischen Kontaktierung elektronischer Bauelemente
CH619333A5 (en) Process for covering a flat component with a polymer
DE102014102183A1 (de) Herstellung optoelektronischer Bauelemente
DE1960121A1 (de) Haltevorrichtung fuer Halbleitertabletten
DE69414846T2 (de) Methode zur elektrische Isolation von Kühlkörpern in elektronischen Leistungsschaltungen
DE102011004543B4 (de) Widerstand, Leiterplatte und elektrisches oder elektronisches Gerät
DE102020127606B4 (de) Leistungselektronische Schalteinrichtung mit einer Wärmeleiteinrichtung und Verfahren zu ihrer Herstellung
EP2057677B1 (de) Verfahren zum Herstellen eines elektronischen Moduls
EP2844044A1 (de) Anlage und Verfahren zum Füllen von Löchern in einer Leiterplatte
DE3016314C2 (de) Verfahren zum Umhüllen eines elektrischen Schaltungselementes
DE102015204905A1 (de) Elektronische Steuervorrichtung
DE19800566A1 (de) Verfahren zum Herstellen eines Halbleiterbauelementes und ein derart hergestelltes Halbleiterbauelement
DE102022128783A1 (de) Simultanlötcontainer zum gleichzeitigen Ausbilden von mindestens zwei voneinander beabstandeten Lötverbindungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final