-
Technisches Gebiet
-
Diese
Erfindung betrifft einen nichtflüchtigen Halbleiterspeicher,
welcher ferroelektrische Kondensatoren verwendet, und genauer einen
Halbleiterspeicher, welcher ferroelektrische Speicher-Feldeffekttransistoren
aufweist, welche jeweils mindestens eine ferroelektrische Schicht
zwischen einer Gate-Elektrode und einer Halbleiterschicht aufweisen,
und ein Verfahren zum Erlangen eines Zugriffs auf den Halbleiterspeicher.
-
Allgemeiner Stand der
Technik
-
JP
7-45794 betrifft einen ferroelektrischen Gate-Transistorspeicher und ein Verfahren
zum Treiben eines ferroelektrischen Gates zu einem Transistorspeicher,
welches ein zerstörungsfreies
Verfahren zum Lesen von Speicherdaten beinhaltet. Dieser ferroelektrische
Speicher beinhaltet eine Vielzahl von Speicherzellen, welche in
einer Matrixform angeordnet sind und wobei jede der Speicherzellen
einen ferroelektrischen Gate-Transistor beinhaltet.
-
US 5,666,305 offenbart ein
Verfahren zum Treiben einer Speicherzelle eines ferroelektrischen Gate-Transistors
und ein zerstörungsfreies
Leseverfahren. Dieses Verfahren beinhaltet das Anlegen bestimmter
Spannungen, welche in Bezug auf die Koerzitivspannung des eingesetzten
Ferroelektrikums ausgewählt
werden. Zudem lehrt
US 5,666,305 die Verwendung
bestimmter Polaritäten
der Spannung zum Lesen aus einer einzelnen Speicherzelle.
-
Ein
ferroelektrischer Speicher weist beispielsweise eine Feldeffekttransistorenstruktur
auf, wie in 13 gezeigt, bei welcher eine
ferroelektrische Schicht 54 und eine Gate-Elektrode 55 auf
einem Teil eines Halbleitersubstrates 51 zwischen einem
Drain-Bereich 52 und einem Source-Bereich 53 geliefert
sind, welcher auf einem Halbleitersubstrat 51 gebildet
ist. Es ist bekannt, dass: beim Anlegen einer hohen Spannung zwischen
der Gate-Elektrode 55 und dem Halbleitersubstrat 51 eine
Polarisationsladung erzeugt wird und „1" oder „0" abhängig
von der Polarisationsrichtung geschrieben wird; die Daten „1" oder „0" durch das Anlegen
einer niedrigen Spannung an die Gate-Elektrode gelesen werden können; und
die Daten sogar beim Abstellen des Stroms nicht verschwinden. Daher
ist bekannt, dass die Vorrichtung als nichtflüchtiger Speicher der Art des
zerstörungsfreien
Lesens verwendet werden kann. Jedoch ist die praktische Verwendung
eines Speichers noch zu realisieren, bei welchem die oben beschriebenen
Speicherzellen als Matrixschaltung angeordnet sind. D.h. ein Verfahren
ist bekannt, bei welchem auf jede der als Matrix angeordneten Zellen durch
vorgesehene Auswahlelemente, zwei für jede Zelle, eines zum Schreiben
und das andere zum Lesen, zugegriffen werden kann. Wenn zwei Auswahlelemente
jeweils für
jede Zelle verwendet werden, entsteht jedoch ein Problem, dass die
Zellenfläche
zunimmt und das Integrationsgrad extrem abnimmt.
-
Andererseits
wird ein Zugriffsverfahren beispielsweise für einen Speicher in Erwägung gezogen,
welcher aus als Matrix angeordneten ferroelektrischen Kondensatoren
besteht, bei welchen eine Spannung Vcc der Speisequelle gleichmäßig in drei geteilt
ist und an jeder Leitung angelegt wird, um zu verhindern, dass eine
Spannung an einer anderen Zelle als einer vorgesehenen, ausgewählten Zelle beispielsweise
beim Schreiben angelegt wird und verhindert, dass die Daten aufgefrischt
werden. Zum Anwenden des Verfahrens zum Anlegen einer gleichmäßig in drei
geteilten Spannung an einem Speicher, in welchem die ferroelektrischen
Speicher-Feldeffekttransistoren
als Matrix angeordnet sind, kann das folgende Zugriffsverfahren
in Erwägung
gezogen werden.
-
D.h.,
wenn die Zellen, welche eine Vielzahl von ferroelektrischen Speicher-Feldeffekttransistoren
in einem Matrix-Muster aufweisen, verdrahtet sind und „1" in eine ausgewählte Zelle
P zu schreiben ist, wie in der vereinfachten Zeichnung 12(a) gezeigt, wird das Schreiben durch das Anlegen
einer Vcc an eine Wortleitung WL1, auf welcher die ausgewählte Zelle
P vorhanden ist, von 1/3 der Vcc an einer Wortleitung WL2, auf welcher
die ausgewählte Zelle
P nicht vorhanden ist, von 0 an einer Bitleitung BL1, auf welcher
die ausgewählte
Zelle P vorhanden ist, und von 2/3·Vcc an einer Bitleitung BL1
ausgeführt,
auf welcher die ausgewählte
Zelle P nicht vorhanden ist. Wenn „0" in die ausgewählte Zelle P zu schreiben ist,
wird 0 an der Wortleitung WL1, 2/3 der Vcc an der Wortleitung WL2,
Vcc an der Bitleitung BL1, und 1/3 der Vcc an der Bitleitung BL2
angelegt. Wenn die ausgewählte
Zelle P zu lesen ist, wird V1 (eine geringere Spannung als Vcc beim
Lesen) an die Wortleitung WL1, 0 an die Wortleitung WL2, 0 an die
Bitleitung BL1 und VSA (Datenerfassungsspannung)
an die Datenleitung DL1 angelegt. Die Reihenfolge beim Schreiben
und Lesen von „1" und „0" wird in 12(b) gezeigt. Die leeren Kästchen in 13(b) bedeuten,
dass die entsprechenden Leitungen offen oder mit 0 V sind. Folglich
wird beim Ausführen
des Schreibens eine hohe Spannung von Vcc oder –Vcc zwischen der Gate-Elektrode
und dem Halbleitersubstrat angelegt, um „1" oder „0" zu schreiben. Zu diesem Zeitpunkt beträgt die an
einer nicht ausgewählten
Zelle angelegte Spannung 1/3 der Vcc oder –1/3 der Vcc und das Schreiben
wird nicht ausgeführt.
Beim Lesen, während
V1 zwischen der Gate-Elektrode und dem Halbleitersubstrat in den
ausgewählten
Zellen angelegt ist, sind die nicht ausgewählten Zellen offen oder mit
0 V, ist nahezu keine Spannung angelegt und wird kein Lesen ausgeführt.
-
Zwar
kann das Schreiben und Lesen durch das Auswählen von nur vorgesehenen Zellen
durchgeführt
werden, wie oben beschrieben wurde, aber beispielsweise beim Schreiben
wird die Spannung von 1/3 der Vcc auch an nicht ausgewählten Zellen angelegt.
Wenn die Spannung von 1/3 der Vcc angelegt ist, wird die Polarisation
des ferroelektrischen Kondensators (den gespeicherten Daten von „1" oder „0" entsprechende Polarisation)
gestört.
Nach wiederholten Anwendungen besteht die Besorgnis, dass sich die
Daten ändern
können,
welche in Zellen gespeichert sind, in welchen kein Schreiben durchgeführt wird.
Unter solchen Umständen
bestehen die folgenden Probleme: für Halbleiterspeicher mit einer kleinen
Größe, welche
die ferroelektrischen Speicherzellen verwenden, ist ein Zugriffsverfahren
ohne das Stören
der in den nicht ausgewählten
Speicherzellen gespeicherten Daten noch zu erstellen. Und wie oben
beschrieben wurde, wurde der Halbleiterspeicher noch nicht in der
Praxis verwendet, in welcher die ferroelektrischen Speicher-Feldeffekttransistoren
als Matrix aus Zellen angeordnet sind.
-
Offenbarung der Erfindung
-
Es
ist eine Aufgabe dieser Erfindung, welche zum Lösen der oben beschrieben Probleme
gemacht wurde, ein Verfahren zum Schreiben und Lesen mit einem Halbleiterspeicher
zu liefern, welcher aus als Matrix angeordneten ferroelektrischen
Speicher-Feldeffekttransistoren gebildet ist, welches zulässt, dass
Daten in nur eine ausgewählte
Speicherzelle geschrieben und/oder aus derselben gelesen werden,
ohne, dass die Daten durch eine an den nicht ausgewählten Zellen
angelegte Störspannung zerstört werden,
ohne jede Zelle mit einem Auswahlelement zu versehen.
-
D.h.
die Aufgabe der Erfindung ist das Liefern eines Halbleiterspeichers,
etc. unter Verwendung eines ferroelektrischen Speichers, mit welchem gespeicherte
Daten nicht gestört
werden.
-
Nach
der Erfindung beinhaltet ein Verfahren zum Schreiben von Daten in
einen Halbleiterspeicher die Merkmale des Anspruchs 1. Weitere Ausführungsformen
werden in den Ansprüchen
2 und 3 definiert. Die Erfindung liefert zudem ein Verfahren zum Lesen
von Daten aus einem Halbleiterspeicher nach Anspruch 4.
-
Der
Ausdruck ferroelektrischer Speicher-Feldeffekttransistor mit einer
ferroelektrischen Schicht zwischen einer Gate-Elektrode und einer Halbleiterschicht
bezeichnet jedes Speicherelement einer Feldeffekttransistorstruktur
mit mindestens einer ferroelektrischen Schicht, welche zwischen
einer Gate-Elektrode und einer Halbleiterschicht angeordnet ist,
wie z.B. eine Struktur (MFS-Struktur) einer Gate-Elektrode (Metall (M)-Ferroelektrikum
(F)-Halbleiter (S)); eine Struktur, bei welcher mindestens eine andere
Schicht als die ferroelektrische Schicht zwischen dem Metall M und
einem Halbleiter S der MFS-Struktur angeordnet ist; und eine Struktur
(MFMIS-Struktur) einer Gate-Elektrode ((M)-Ferroelektrikum (F)-schwebendes Gate
(M)-Isolierschicht (I)-Halbleiter
(S)).
-
Wenn
das oben beschriebene Verfahren verwendet wird, wird sogar wenn
die Störspannung
von 1/3 der Vcc an den nicht ausgewählten Zellen im Zugriffsverfahren
des gleichmäßigen Teilens
der Spannung der Speisequelle in drei und zum Anlegen an den jeweiligen
Leitungen angelegt wird, die Verringerung in der Ladung aufgrund
der Störspannung
durch das konstante Anlegen einer Spannung in der entgegengesetzten
Richtung der Störspannung
hintereinander beibehalten und verhindert, dass die Daten entfernt
werden.
-
Das
Anlegen der Spannung an jeder Speicherzelle beim Schreiben kann
derart durchgeführt werden,
dass beispielsweise die Spannung der Speisequelle gleichmäßig in drei
geteilt wird und an jeder Leitung angelegt wird. In diesem Fall
ist es möglich die
Spannung der Speisequelle an einer ausgewählten Zelle anzulegen, während ±1/3 der
Spannung der Speisequelle an nicht ausgewählten Zellen angelegt wird.
-
Der
oben erwähnte
Speicher kann derart gebildet sein, dass die aus den ferroelektrischen
Speicher-Feldeffekttransistoren gebildeten Speicherzellen als Matrix
angeordnet sind, Gates von Zellen in einer Reihe in einer Richtung
angeschlossen sind, um eine Wortleitung zu bilden, Sourcen von Zellen
in einer Reihe in einer Richtung angeschlossen sind, um eine Source-Leitung
zu bilden, Drains von Zellen in einer Reihe in der anderen Richtung
angeschlossen sind, um eine Datenleitung zu bilden, und Halbleiterschichten
von Zellen in einer Reihe in der anderen Richtung angeschlossen
sind, um eine Bitleitung zu bilden. Das Schreiben und Lesen kann
durch das Anlegen einer Spannung zwischen der Wortleitung und der
Bitleitung durchgeführt
werden.
-
Der
Halbleiterspeicher, welcher die ferroelektrische Schicht der Erfindung
verwendet, weist Speicherzellen aus ferroelektrischen Speicher-Feldeffekttransistoren
auf, welche jeweils eine ferroelektrische Schicht zwischen einer
Gate-Elektrode und
einer Halbleiterschicht, Pufferzellen, welche zum Übertragen
von Daten aus den Speicherzellen fähig sind, und Pufferschaltungen
aufweisen, welche Daten aus einer Speicherzelle an eine Pufferzelle übertragen und
die übertragenen
Daten wieder in die Speicherzelle schreiben.
-
Zwar
können
die Merkmale dieser Erfindung weitgehend gezeigt werden, wie oben
beschrieben wurde, aber der Aufbau und die Inhalte zusammen mit
den Aufgaben und anderen Merkmalen derselben werden aus der folgenden
Beschreibung in Bezug auf die anhängenden Zeichnungen zudem hervorgehen.
-
Kurze Beschreibung der
Zeichnungen
-
1(a) ist ein Drahtverbindungsdiagramm eines Halbleiterspeichers
als eine Ausführungsform der
Erfindung.
-
1(b) ist eine Tabelle, welche eine Betätigungsreihenfolge
des in 1(a) gezeigten Halbleiterspeichers
zeigt.
-
2 ist
eine erläuternde
Draufsicht, welche ein Beispiel einer Struktur eines Speicherzellenabschnitts
in 1 zeigt.
-
Die 3(a) bis 3(d) sind
erläuternde Zeichnungen
der Querschnitte der 2.
-
4 ist
eine erläuternde
Draufsicht, welche ein anderes Beispiel einer Struktur des Speicherzellenabschnitts
der 1 zeigt.
-
Die 5(a) bis 5(d) sind
erläuternde Zeichnungen
der Querschnitte in 4.
-
Die 6(a) bis 6(d) zeigen
Beispiele der angelegten Signalform, um die Störungskennzeichen zu untersuchen.
-
7 zeigt
Störungskennzeichen
im Verhältnis
zur Anzahl der angelegten Impulse.
-
8 zeigt Änderungen
in der Ladung bei jedem Anlegen der positiven und negativen, bidirektionalen
Impulse.
-
9 zeigt
die Änderung
im Strom im Verhältnis
zu der Zeit, wenn Spannungen an einem ferroelektrischen Kondensator
angelegt sind.
-
10 zeigt
die Störungskennzeichen
im Verhältnis
zur Dauer der angelegten Impulse.
-
11 zeigt
die Störungskennzeichen
im Verhältnis
zur Größe (Amplitude)
der angelegten Impulse.
-
Die 12(a) und 12(b) sind
erläuternde
Zeichnungen des Zugriffs auf ferroelektrische Speicher-Feldeffekttransistoren,
welche als Matrix angeordnet sind, unter Verwendung des Verfahrens der
gleichmäßig in drei
geteilten Spannung.
-
13 ist
eine erläuternde
Zeichnung eines ferroelektrischen Speicher-Feldeffekttransistors
als ein Beispiel.
-
Beste Ausführungsform
der Erfindung
-
Nun
wird das Verfahren zum Schreiben in und Lesen aus einem Halbleiterspeicher
unter Verwendung einer ferroelektrischen Schicht als eine Ausführungsform
dieser Erfindung in Bezug auf die anhängenden Zeichnungen beschrieben
werden.
-
Das
Verfahren zum Schreiben in und Lesen aus einem Halbleiterspeicher
unter Verwendung einer ferroelektrischen Schicht als eine Ausführungsform
dieser Erfindung verwendet den in 1(a) gezeigten
Halbleiterspeicher gemäß der in 1(b) gezeigten Reihenfolge. 1(a) zeigt einen Teil des Halbleiterspeichers,
welcher vier Speicherzellen Q1 bis Q4 beinhaltet, welche als Matrix
angeordnet sind und aus ferroelektrischen Speicher-Feldeffekttransistoren
bestehen, welche jeweils eine ferroelektrische Schicht zwischen
einer Gate-Elektrode und einer Halbleiterschicht aufweisen. Beim Auswählen einer Speicherzelle
und Schreiben von Daten in oder Lesen derselben aus der ausgewählten Speicherzelle, ist
das Verfahren als eine Ausführungsform
dieser Erfindung dadurch gekennzeichnet, dass eine Spannung einer
der Richtung einer Schreibe- und Lesespannung entgegengesetzten
Richtung angelegt wird, bevor die Schreibe- oder Lesespannung angelegt
wird. D.h. der Anmelder hat die folgenden Tatsachen nach dem Wiederholen
genauer Studien und Untersuchungen herausgefunden: der Einfluss
der an den nicht ausgewählten
Zellen angelegten Störspannung
von 1/3·Vcc
auf die Daten in der nicht ausgewählten Zelle wurde beispielsweise
beim Schreiben von Daten durch das Verfahren des gleichmäßigen Teilens
der Spannung der Speisequelle in drei durch Veränderungen in der Ladungsmenge
im ferroelektrischen Kondensator überprüft. Folglich hat sich erwiesen,
dass, wie später
beschrieben wird, die Ladungsmenge im ferroelektrischen Kondensator
zwar sogar dann gestört
wird, wenn eine niedrige Spannung angelegt ist, aber das Störereignis
ausgeglichen und die Ladung durch das Anlegen eines entgegengesetzt
gerichteten Störimpulses
wiederhergestellt wird. Basierend auf solchen Ergebnissen liegt das
Kennzeichen dieser Erfindung im Verhindern, dass Daten durch die
Störspannung
beim Schreiben oder Lesen der Daten verschlechtert werden, wobei die
Verhinderung durch das Anlegen einer entgegengesetzt gerichteten
Spannung vor dem Anlegen der Schreibe- oder Lesespannung bewirkt
wird.
-
Als
nächstes
werden konkrete Beispiele in Bezug auf 1 detaillierter
beschrieben werden. 1(a) zeigt
einen Teil einer Matrixstruktur, welche vier Speicherzellen Q1 bis
Q4 aus ferroelektrischen Speicher-Feldeffekttransistoren beinhaltet.
Die Gate-Elektroden der in seitlicher Richtung nebeneinander angeordneten
Zellen sind angeschlossen und jeweils mit Wortleitungen WL1 und
WL2 versehen. Die Sourcen der in seitlicher Richtung nebeneinander
angeordneten Zellen sind angeschlossen und jeweils mit Source-Leitungen
SL1 und SL2 versehen. Die Drains der in Vertikalrichtung übereinander
angeordneten Zellen sind angeschlossen und jeweils mit Datenleitungen
DL1 und DL2 versehen. Die Substrate (Halbleiterschichten) der in
Vertikalrichtung übereinander
angeordneten Zellen sind angeschlossen und jeweils mit Bitleitungen
BL1 und BL2 versehen. Folglich ist ein Teil der Matrix gebildet.
-
Um „1" in eine ausgewählte Zelle
Q1 zu schreiben, wird zuerst 0 an der Wortleitung WL1 der ausgewählten Zelle
Q1, Vcc an der Bitleitung BL1 der ausgewählten Zelle Q1, 2/3 der Vcc
an der Wortleitung WL2 einer nicht ausgewählten Zelle und 1/3 der Vcc
an der Bitleitung BL2 angelegt (eine der zum Schreiben von „1" entgegengesetzte
Spannung wird angelegt). Als nächstes
wird Vcc an der Wortleitung WL1, 0 an der Bitleitung BL1, 1/3·Vcc an
der Wortleitung WL2 der nicht ausgewählten Zelle und 2/3 der Vcc
an der Bitleitung BL2 angelegt. Folglich wird „1" in die Speicherzelle Q1 geschrieben.
Zum Schreiben von „0" in die Speicherzelle
Q1 wird wie beim Schreiben von „1" wiederum zuerst Vcc an der Wortleitung WL1
der ausgewählten
Zelle Q1, 0 an der Bitleitung BL1, 1/3 der Vcc an die Wortleitung
WL2 der nicht ausgewählten
Zelle und 2/3 der Vcc an der Bitleitung BL2 angelegt. Danach wird
0 an der Wortleitung WL1, Vcc an der Bitleitung BL1 zum Schreiben
von „1", 2/3 der Vcc an
der Wortleitung WL2 der nicht ausgewählten Zelle bzw. 1/3 der Vcc
an der Bitleitung BL2 angelegt.
-
Zum
Lesen von Daten aus der ausgewählten Zelle
Q1 wird zuerst –V1
an der Wortleitung WL1 angelegt (V1 ist die Spannung, welche zum
Einschalten des Feldeffekttransistors der Zelle erfordert wird,
in welche „1" oder „0" geschrieben wird,
und vom Unterschied in den Schwellenspannungen der Feldeffekttransistoren
und der Störstellendichte
im Si- Substrat abhängt, wobei
die Spannung durch das Einstellen der Menge an gemischten Störstellen
eingestellt werden kann), die Bitleitung BL1 und die Wortleitung WL2
auf null eingestellt (0 V), –VSA (Datenerfassungspannung) an der Datenleitung
DL1 angelegt, und dann V1 an der Wortleitung WL1, 0 an sowohl der
Bitleitung BL1 als auch der Wortleitung WL2 und VSA an
der Datenleitung DL1 angelegt. Folglich werden die Daten aus der
ausgewählten
Zelle Q1 gelesen. Eine Reihenfolge der Schritte des Schreibens und
Lesens wird in 1(b) gezeigt, wobei die leeren
Kästchen
dem Zustand von offen oder mit 0 V entsprechen.
-
Die
Struktur der oben beschriebenen Speicherzelle kann wie in den 2 und 3 gezeigt hergestellt werden: 2 ist
eine Draufsicht einer Beispielstruktur, die 3(a) bis 3(d) sind erläuternde Zeichnungen,
welche die Abschnitte A-A, B-B, C-C bzw. D-D derselben zeigen. Die
Figuren zeigen einen Teil der Struktur, welche ferroelektrische
Speicher-Feldeffekttransistoren
aufweist (Speicherzellen Q1 bis Q4). In diesem Beispiel sind die
Zellen mit Isolierungen 10 eines tiefen Grabens voneinander
getrennt, welche in tiefen Graben eingebettet sind, welche im Halbleitersubstrat
gebildet sind.
-
Diese
Struktur ist beispielsweise wie folgt hergestellt: eine Wanne 1a einer
p-Art ist auf einem Halbleitersubstrat 1 der p- oder n-Art vorgesehen,
ein Drain-Bereich 2 einer n-Art und ein Source-Bereich 3 sind
jeweils auf der Wanne 1a gebildet und Gate-Elektroden 5 (WL1,
WL2) aus Polysilizium oder ähnlichem
sind zwischen beiden Bereichen durch eine ferroelektrische Schicht 4 aus
PZT (Blei-Zirkonium-Titanat) oder ähnlichem angeordnet. Die Bezugsnummer 6 bezeichnet
eine LOCOS-Oxidationsschicht
(Oxidationsschicht der lokalen Oxidation von Silizium); 7, 8 bzw. 9 bezeichnen
Isolierschichten zwischen den Schichten, und 10 bezeichnet
tiefe Isolierungen, welche die Wanne 1a in jeweilige Spalten
unterteilen. Der als Q2 gezeigte Teil in 2 ist eine Speicherzelle.
Die Gate-Elektroden
der jeweiligen in seitlichen Reihen nebeneinander angeordneten Zellen
sind durch Wortleitungen WL1 und WL2 angeschlossen. Ebenso sind
die Source-Bereiche 3 der in seitlichen Reihen nebeneinander
angeordneten Zellen durch Source-Leitungen SL1 und SL2 angeschlossen
und erste Metallschichten 11, welche elektrisch an den
Drain-Bereichen 2 der jeweiligen in vertikalen Spalten übereinander
angeordneten Zellen angeschlossen sind, sind durch Datenleitungen
DL1 und DL2 angeschlossen. Auf diese Weise sind die Speicherzellen
als Matrix angeordnet, wie in 1 mittels
eines äquivalenten
Schaltplans gezeigt. Übrigens
sind die Bitleitungen BL1 und BL2 an der Wanne 1a angeschlossen.
-
Die 4 und 5 zeigen ähnlich wie die 2 und 3 eine weitere Beispielstruktur des Halbleiterspeichers
der Erfindung. In diesem Beispiel sind Wannen 16 der p-Art
auf dem Halbleitersubstrat 1 gebildet, wobei in den Wannen 16 ein
Drain-Bereich 2 und Source-Bereiche 3 der n-Art
gebildet sind. Die Wannen 16 sind mit Trennschichten getrennt,
wie beispielsweise LOCOS-Oxidationsschichten 15. Die Wannen 16 dienen
als Bitleitungen. Mit Ausnahme der oben beschriebenen Punkte, ist
die Struktur die gleiche, wie die, welche in den 2 und 3 gezeigt wird, wobei ähnliche Teile mit den gleichen
Bezugsnummern versehen sind und deren Erklärungen ausgelassen wurden.
-
Zwar
sind alle der oben beschriebenen Strukturen der Speicherzellen der
MFS-Art sind, bei welcher die ferroelektrische Schicht direkt auf
der Halbleiterschicht vorgesehen ist und über welcher metallische Gate-Elektroden
angeordnet sind, aber die Struktur kann aus der MFIS-Art bestehen,
bei welcher eine andere Art von Isolierungsschicht, wie beispielsweise
SiO2 oder Si3N4 zwischen der ferroelektrischen Schicht und der Halbleiterschicht
angeordnet ist, oder eine MFMIS-Art sein, bei welcher eine Metallschicht
eines schwebenden Gates zwischen denselben angeordnet ist. In Wirklichkeit
kann jede Art eingesetzt werden, solange sie den ferroelektrischen
Speicher-Feldeffekttransistor bildet, bei welchem die ferroelektrische
Schicht zwischen der Gate-Elektrode
des Feldeffekttransistors und der Halbleiterschicht vorgesehen ist.
-
Als
nächstes
wird der Nachweise des Effekts der Spannung von 1/3 der Vcc beschrieben
werden, welche an der nicht ausgewählten Zelle angelegt ist. Der
Effekt ist die Basis der Tatsache, dass Daten nicht zerstört, sondern
aufbewahrt werden, wenn eine Spannung in der entgegengesetzten Richtung angelegt
ist, bevor eine normale Schreibe- oder Lesespannung angelegt wird.
Für diesen
Nachweis wurde ein 300 nm (Nanometer) dickes PZT verwendet und eine
Spannung von 1/3 der Vcc am ferroelektrischen Kondensator angelegt
und die Änderung
in der Schaltladungsmenge desselben untersucht (Unterschied zwischen
einer Ladungsmenge, welche beim Anlegen einer Spannung in einer
Richtung und Schalten der Polarisationsrichtung erzeugt wird, und einer
Ladungsmenge, wenn die Polarisationsrichtung nicht geschaltet wird).
-
Die
Schaltladungsmenge wurde mit den folgenden Schritten gemessen; zuerst
wurde eine Source-Spannung Vcc in der in 6(a) gezeigten
negativen Richtung angelegt, um die Schicht in der negativen Richtung
zu polarisieren, eine bestimmte Anzahl (n) von Malen der gleich
gerichteten Impulse von 1/3·Vcc
in der positiven (entgegengesetzt der Polarisation) Richtung angelegt,
wie in 6(b) gezeigt, und die in 6(c) gezeigten Doppelimpulse angelegt, um die
Schaltladungsmenge zu messen. Die Messung der Ladungsmenge wurde
auch für
den Fall durchgeführt,
in welchem die in 6(d) gezeigten bidirektionalen
Impulse von ±1/3
der Vcc abwechselnd in positiven und negativen Richtungen anstelle der
in 6(b) gezeigten Impulse der gleichen
Richtung angelegt wurden. Hier betrug die Impulsdauer der Störimpulse
immer 200 ns (Nanosekunden) und die Spannung der Speisequelle 5
V und 3,3 V (jeweils 1/3 derselben wurde angelegt). Im Fall der
bidirektionalen Impulsen wurden zwei Impulse, ein positiver und
ein negativer, als 1 Zyklus angelegt.
-
7 ist
ein Graph der Absolutwerte der Schaltladungsmenge, welche gegen
die Anzahl (n) an Impulsen gemessen wird, welche an einer Spannung
von 1/3 der Vcc (oder ±1/3
der Vcc) angelegt sind. In 7 zeigt
die Kurve A1 die Ergebnisse mit den Impulsen in der gleichen Richtung
mit 3,3 V, A2 die Ergebnisse mit den bidirektionalen Impulsen mit 3,3
V, B1 die Ergebnisse mit den Impulsen in der gleichen Richtung mit
5 V und B2 die Ergebnisse mit den bidirektionalen Impulsen mit 5
V. Wie aus 7 hervorgeht, ähneln sich
die Ergebnisse und Spannungen der Speisequelle von 5 V und 3,3 V;
wenn die gleich gerichteten Impulse angelegt werden, nimmt die Schaltladungsmenge
allmählich
auf weniger als 1/3 nach dem Anlegen eines Impulses um 103 bis 104 Mal ab.
Mit anderen Worten bedeutet dies, dass ein Risiko besteht, dass
Daten in einer Zelle gelöscht werden,
wenn auf die gleiche Zelle mit wiederholten Störimpulsen in der gleichen Richtung
zugegriffen wird.
-
Andererseits
zeigen die Ergebnisse (A2, B2), wenn Impulse abwechselnd in positiven
und negativen Richtungen angelegt sind, dass sich die Schaltladungsmenge
sogar etwas verändert,
nachdem die Impulse öfters
als 108 Mal angelegt wurden. Diese Erfindung
wurde basierend auf der oben beschriebenen Tatsache gemacht, dass
das abwechselnde Anlegen von Impulsen in positiven und negativen
Richtungen verhindert, dass sich Daten sogar nach dem Anlegen einer
sehr hohen Anzahl von Impulsen ändern.
-
8 zeigt
Ergebnisse, wie sich die Schaltladungsmenge jedes Mal ändert, wenn
eine Impulsspannung Vcc von 5 V abwechselnd in positiven und negativen
Richtungen angelegt ist. Wenn Vcc 5 V beträgt (angelegte Spannung beträgt 1,67
V), nimmt die Schaltladungsmenge, wie in 8 gezeigt,
durch das Anlegen eines Störimpulses
in der der Polarisationsrichtung entgegengesetzten Richtung von
30 auf ca. 15 ab. Es geht jedoch hervor, dass die Menge fast zum
Ausgangswert wiederhergestellt wird, wenn ein Impuls in der gleichen
Richtung wie der der Polarisationsrichtung angelegt wird. D.h.,
die gespeicherte Ladungsmenge nimmt zwar auf einen bestimmten Wert
ab, wenn abwechselnde (bidirektionale) Impulse angelegt werden,
aber die Menge nimmt nicht weiter ab. Wenn die übrige Menge zum Unterscheiden der
besagten Daten ausreichend ist, wird verhindert, dass die Daten
durch eine Störung
verloren gehen.
-
9 zeigt
die Änderung
in der Schaltladungsmenge, welche mit der Änderung in der Stromdichte
(A/cm2) dargestellt ist, welche gegen die
Zeit des Anlegens einer Spannung von 1/3 der Vcc an einem Kondensator
grafisch dargestellt ist. In 9 zeigt
die Kurve D den Wert der Stromdichte, wenn Daten geschrieben werden
und die Polarisationsrichtung umgekehrt wird und danach Störimpulse
durch eine gerade Anzahl (n = 2k) von Malen angelegt werden, nämlich nachdem
der Störimpuls
in der gleichen Richtung wie der Polarisationsrichtung angelegt
wird. Die Kurve E zeigt den Wert der Stromdichte, nachdem eine ungerade
Anzahl (n = 2k + 1) von Malen des Anlegens, nämlich nachdem der Störimpuls
in der anderen Richtung als der der Polarisation angelegt wird.
Die Kurve F zeigt den Wert der Stromdichte beim Schreiben von Daten
durch das Anlegen einer Spannung in der gleichen Richtung wie der
der Polarisation. Die oben beschriebene Schaltladungsmenge ist die
Ladungsmenge, welche den Unterschied zwischen dem Stromwert der
Kurve D oder E und dem Stromwert der Kurve F anzeigt.
-
Als
nächstes
wurden zum Verringern der Abnahme in der Schaltladungsmenge durch
einen Störimpuls
die Optimalwerte der Impulsdauer und Impulsspannung durch das Untersuchen
der Abhängigkeit
derselben von der Impulsdauer und der Spannung Vcc der Speisequelle
untersucht. Die Ergebnisse werden in den 10 und 11 gezeigt. 10 zeigt
die Ergebnisse der Messungen der Abnahme in der Menge der gespeicherten
Ladung durch das Anlegen eines einzigen Störimpulses (in der der Polarisationsrichtung
entgegengesetzten Richtung) verschiedener Impulsdauern mit der Spannung
der Speisequelle von 3,3 V (Kurve A) und 5 V (Kurve B). Wie im Graphen
gezeigt, nimmt die Abnahme mit der Zunahme der Impulsdauer zu. Es
geht hervor, dass die Störung
(Abnahme in der Ladungsmenge) sehr gering ist, wenn Vcc = 3,3 V
und die Impulsdauer 10–7 Sekunden oder weniger
beträgt.
Da erwartet wird, dass die Impulsdauer mit dem tatsächlichen
Element 10–7 Sekunden
oder weniger beträgt,
kann ausgesagt werden, dass keine Möglichkeit einer starken Störung mit
einem einzigen Impuls bestehen wird.
-
11 zeigt
die Ergebnisse der Messungen der Schaltladungsmenge nach dem Anlegen
einer Störspannung
in den der Polarisationsrichtung entgegengesetzten Richtungen an
einen Kondensator, welcher in positive und negative Richtungen polarisiert
ist, mit verschiedenen Störspannungen.
Der Graph (A) zeigt die Ergebnisse mit der der Polarisationsrichtung
des Schreibens entgegengesetzten Impulsrichtung und der Graph (B)
zeigt die Ergebnisse mit der der Polarisationsrichtung des Schreibens gleichenden
Impulsrichtung. Die Impulsdauer betrug 500 ns. Der Unterschied zwischen
den Schaltladungsmengen in zwei Kondensatoren ist die Ladungsmenge
zum Erfassen von Daten. Aus der Figur geht hervor, dass die Reihenfolge
der Größen der Schaltladungsmengen
der zwei Kondensatoren bei der Störspannung von ca. 1,5 V umgekehrt
wird und die Daten nicht länger
erfasst werden können.
Um eine Ladungsmenge aufrecht zu erhalten, welche zum Erfassen von
Daten sogar dann ausreicht, wenn ein Störimpuls von 1/3 der Vcc angelegt
wird, ist es am geeignetsten, dass die Vcc ca. das Doppelte der Spannung
beträgt,
bei welcher sich die zwei Kurven A und B schneiden. Da sich dieses
Kennzeichen jedoch mit der Stärke
und dem Sättigungskennzeichen des
Ferroelektrikums und ähnlichem
verändert, scheint
es besser eher die Schichtstärke
und das für die
Vcc geeignete Material, als die für die Schicht geeignete Vcc
auszuwählen.
Für die
diesmal untersuchte Schicht, scheinen die geeignetsten Zustände die
Spannung der Speisequelle der Vcc von 3,3 V und die Impulsdauer
zum Schreiben von 100 ns oder weniger zu sein.
-
Wenn
das Anlegen der Störspannung
in der gleichen Richtung mehr als eine bestimmte Anzahl von Malen
wiederholt wird, besteht, wie oben beschrieben wurde, ein Risiko,
dass Daten, welche in andere Zellen als der einen ausgewählten Zelle
geschrieben werden, gelöscht
werden. Und das Risiko hängt
sehr von der Dauer und Größe der Impulse
ab. Da Spannungen in den positiven und negativen Richtungen gleichmäßig angelegt
werden, tritt nach dieser Erfindung die Abnahme in der den Daten
entsprechenden Ladungsmenge jedoch nur mit dem ersten Anlegen der
Störspannung
auf, und danach tritt keine zusätzliche
Abnahme auf. Wenn die Spannung Vcc der Speisequelle, die Schreib-
und Lesegeschwindigkeit, das ferroelektrische Material, die Stärke der
ferroelektrischen Schicht, etc. zu dem Ausmaß optimiert werden, dass die
Abnahme in der Ladungsmenge durch das erste Anlegen einer Störspannung
kein Problem beim Lesen der Daten verursacht, werden die Daten folglich
aufrechterhalten, ohne gelöscht
zu werden, sogar wenn die Störimpulse
108 Mal angelegt werden. Folglich kann ein
Direktzugriffsspeicher mit einer Matrixanordnung von geradzahligen
ferroelektrischen Speicher-Feldeffekttransistoren
gebildet werden.
-
Im
oben beschriebenen Beispiel wird die entgegengesetzt gerichtete
Spannung vor dem Anlegen einer Schreib- oder Lesespannung für sowohl
das Schreiben als auch Lesen angelegt. Abhängig von der Art des Halbleiterspeichers,
kann es jedoch einen Fall geben, in welchem die relative Häufigkeit
des Schreibens zum Lesen äußerst unausgeglichen
ist. Wenn dies zutrifft, ist es möglich ein Auswahlelement zu
der Seite zu verwenden, auf welche häufig zugegriffen wird (Schreiben
oder Lesen), um auf die ausgewählte
Zelle zuzugreifen, so dass das Element nicht auf der Seite verwendet
wird, welche seltener verwendet wird. Folglich wird das Verfahren
dieser Erfindung zum Erlangen eines Zugriffs verwendet, ohne die
Schreib- und Lesegeschwindigkeit zu verringern, während die
Chipfläche
durch das Verringern der Anzahl von Auswahlelementen verringert wird.
-
Zwar
wurde die Erfindung mittels der bevorzugten Ausführungsformen beschrieben, aber
die hierin verwendeten Ausdrücke
dienen nicht zur Beschränkung,
sondern nur zur Erklärung
und können innerhalb
des Bereichs der anhängenden
Ansprüche verändert und
geändert
werden, ohne vom Bereich der Erfindung abzuweichen.