KR100866753B1 - 강유전체 소자를 적용한 반도체 메모리 장치 및 그 제어방법 - Google Patents

강유전체 소자를 적용한 반도체 메모리 장치 및 그 제어방법 Download PDF

Info

Publication number
KR100866753B1
KR100866753B1 KR1020070067039A KR20070067039A KR100866753B1 KR 100866753 B1 KR100866753 B1 KR 100866753B1 KR 1020070067039 A KR1020070067039 A KR 1020070067039A KR 20070067039 A KR20070067039 A KR 20070067039A KR 100866753 B1 KR100866753 B1 KR 100866753B1
Authority
KR
South Korea
Prior art keywords
read voltage
data
voltage
bit line
ferroelectric
Prior art date
Application number
KR1020070067039A
Other languages
English (en)
Inventor
강희복
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070067039A priority Critical patent/KR100866753B1/ko
Application granted granted Critical
Publication of KR100866753B1 publication Critical patent/KR100866753B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Dram (AREA)

Abstract

본 발명은 강유전체 소자를 적용한 반도체 메모리 장치 및 그 제어 방법에 관한 것으로서, 불휘발성 특성을 갖는 1T-FET 형(1 transistor-Field Effect Transistor Type) 강유전체 메모리 셀을 적용한 DRAM에 있어서 리프레쉬 모드와 라이트 모드를 분리하여 동작 속도를 향상시킬 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항이 유도되는 1-T(One-Transistor) FET(Field Effect Transistor) 형 강유전체 소자와, 강유전체 소자의 양단에 연결된 비트라인 쌍, 및 강유전체 소자의 게이트 단자에 연결되어, 강유전체 소자를 제어하는 워드라인을 포함하고, 워드라인에 리드전압이 인가되고, 비트라인 쌍에 음의 리드전압이 인가되어 제 1데이터의 라이트 동작이 이루어진다.

Description

강유전체 소자를 적용한 반도체 메모리 장치 및 그 제어 방법{Semiconductor memory device with ferroelectric device and method for controlling thereof}
본 발명은 강유전체 소자를 적용한 반도체 메모리 장치 및 그 제어 방법에 관한 것으로서, 불휘발성 특성을 갖는 1T-FET 형(1 transistor-Field Effect Transistor Type) 강유전체 메모리 셀을 DRAM에 적용하는 기술을 개시한다.
일반적으로 디램(DRAM)은 휘발성 메모리로서 데이터를 저장하기 위해서는 전력 공급이 지속 되어야 한다. 전력이 순간적으로 끊어지게 되면 램(RAM)이 지니고 있던 데이터가 손실될 수 있다. 이는 디램의 메모리 셀이 충전된 전력을 보관하는 작은 충전자 중심으로 설계되었기 때문이다. 이 충전자들은 매우 작은 충전지와 같은 것으로 계속 재충전이 되지 않으며 미리 충전된 전력마저도 잃게 된다.
리프레쉬(Refresh) 동작이란, 바로 이러한 메모리 칩 안에 있는 메모리 셀의 재충전 과정을 말하는 것으로, 한 번의 리프레쉬 사이클마다 한 열(Row)의 메모리 셀이 충전될 수가 있다. 이러한 리프레쉬 동작은 시스템의 메모리 제어에 의해 이루어지나 몇몇 칩들은 자가 리프레쉬 동작을 할 수 있도록 설계되어 있다.
예를 들어, 디램 칩의 경우 자가 리프레쉬 회로를 가지고 있어 CPU(Central Processing Unit)나 외부 리프레쉬 회로의 개입 없이 자생적으로 리프레쉬를 할 수 있도록 하는 기술이 개시된 바 있다. 이러한 자가 리프레쉬 방식은 전력 소모를 현저히 줄여주어 휴대용 컴퓨터에 자주 쓰이게 된다.
이러한 종래의 디램은 휘발성이면서 리프레쉬 주기가 짧기 때문에 리프레쉬 동작을 자주 수행하게 된다. 이에 따라, 리프레쉬 동작으로 인한 전력 소모가 크고 동작 성능이 저하된다.
한편, 일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.
이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
이러한 종래의 불휘발성 강유전체 메모리 장치의 1T1C(1-Transistor 1-Capacitor) 형 단위 셀은, 워드라인의 상태에 따라 스위칭 동작하여 비트라인과 불휘발성 강유전체 커패시터를 연결시키는 하나의 스위칭 소자와, 스위칭 소자의 일단과 플레이트 라인 사이에 연결된 하나의 불휘발성 강유전체 캐패시터를 구비하여 이루어진다. 여기서, 종래의 불휘발성 강유전체 메모리 장치의 스위칭 소자는 게이트 제어 신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다.
본 발명은 불휘발성 특성을 갖는 1T-FET 형(1 transistor-Field Effect Transistor Type) 강유전체 메모리 셀을 적용한 DRAM에 있어서 리프레쉬 모드와 라이트 모드를 분리하여 동작 속도를 향상시킬 수 있도록 하는데 그 목적이 있다.
또한, 본 발명은 불휘발성 특성을 갖는 1T-FET 형(1 transistor-Field Effect Transistor Type) 강유전체 메모리 셀을 DRAM에 적용하여 전원의 오프시에도 리프레쉬 정보를 잃지 않으며 데이터 유지(Retention) 특성을 향상시킬 수 있도록 하는데 그 목적이 있다.
또한, 본 발명은 전원의 오프시 비휘발성 레지스터에 저장된 파라미터 정보에 따라 리프레쉬 동작을 수행함으로써 전원의 오프시에도 리프레쉬 정보를 유지할 수 있도록 하는데 그 목적이 있다.
또한, 본 발명은 불휘발성 특성을 가지므로 전원의 온/오프 시간을 합하여 전체 데이터 유지 시간으로 설정하게 되어 리프레쉬 동작을 자주 수행하지 않도록 함으로써 전력 소모를 감소시키고 동작성능을 향상시킬 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 강유전체 소자를 적용한 반도체 메모리 장치는, 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항이 유도되는 1-T(One-Transistor) FET(Field Effect Transistor) 형 강유전체 소자; 강유전체 소자의 양단에 연결된 비트라인 쌍; 및 상기 강유전체 소자의 게이트 단자에 연결되어, 강유전체 소자를 제어하는 워드라인을 포함하고, 워드라인에 리드전압이 인가되고, 비트라인 쌍에 음의 리드전압이 인가되어 제 1데이터의 라이트 동작이 이루어지는 것을 특징으로 한다.
그리고, 본 발명은 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항이 유도되는 1-T(One-Transistor) FET(Field Effect Transistor) 형 강유전체 소자; 강유전체 소자의 양단에 연결된 비트라인 쌍; 및 강유전체 소자를 제어하는 워드라인을 포함하고, 워드라인에 리드전압이 인가되고, 비트라인 쌍에 음의 리드전압이 인가되어 제 1데이터의 리프레쉬 동작이 이루어지는 것을 특징으로 한다.
그리고, 본 발명은 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항이 유도되는 1-T(One-Transistor) FET(Field Effect Transistor) 형 강유전체 소자; 강유전체 소자의 양단에 연결된 비트라인 쌍; 및 강유전체 소자를 제어하는 워드라인을 포함하고, 워드라인에 음의 리드전압이 인가되고, 비트라인 쌍에 리드전압이 인가되어 제 2데이터의 리프레쉬 동작이 이루어지는 것을 특징으로 한다.
그리고, 본 발명의 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법은, 비트라인 쌍 사이에 연결되어 워드라인에 의해 제어되며, 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항이 유도되는 1-T(One-Transistor) FET(Field Effect Transistor) 형 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법에 있어서, 워드라인에 리드전압이 인가되고, 비트라인 쌍에 음의 리드전압이 인가되어 제 1데이터를 라이트하는 단계; 및 워드라인에 음의 리드전압이 인 가되고, 비트라인 쌍에 그라운드 전압이 인가되어 제 1데이터를 유지하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명은 비트라인 쌍 사이에 연결되어 워드라인에 의해 제어되며, 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항이 유도되는 1-T(One-Transistor) FET(Field Effect Transistor) 형 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법에 있어서, 워드라인에 리드전압이 인가되고, 비트라인 쌍 중 하나의 비트라인에 센싱 바이어스 전압이 인가되며, 비트라인 쌍 중 나머지 비트라인에 그라운드 전압이 인가되어 데이터를 리드하는 단계; 워드라인에 리드전압이 인가되고, 비트라인 쌍에 음의 리드전압이 인가되어 제 1데이터를 리프레쉬 하는 단계; 및 워드라인에 음의 리드전압이 인가되고, 비트라인 쌍에 그라운드 전압이 인가되어 제 1데이터를 유지하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명은 비트라인 쌍 사이에 연결되어 워드라인에 의해 제어되며, 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항이 유도되는 1-T(One-Transistor) FET(Field Effect Transistor) 형 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법에 있어서, 워드라인에 리드전압이 인가되고, 비트라인 쌍 중 하나의 비트라인에 센싱 바이어스 전압이 인가되며, 비트라인 쌍 중 나머지 비트라인에 그라운드 전압이 인가되어 데이터를 리드하는 단계; 워드라인에 리드전압이 인가되고, 비트라인 쌍에 그라운드 전압이 인가되어 데이터를 유지하는 단계; 및 워드라인에 음의 리드전압이 인가되고, 비트라인 쌍에 리드전압이 인가되어 제 2데이터를 리프레쉬 하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 다음과 같은 효과를 갖는다.
첫째, 본 발명은 불휘발성 특성을 갖는 1T-FET 형(1 transistor-Field Effect Transistor Type) 강유전체 메모리 셀을 적용한 DRAM에 있어서 리프레쉬 모드와 라이트 모드를 분리하여 동작 속도를 향상시킬 수 있도록 한다.
둘째, 본 발명은 불휘발성 특성을 갖는 1T-FET 형(1 transistor-Field Effect Transistor Type) 강유전체 메모리 셀을 DRAM에 적용하여 전원의 오프시에도 리프레쉬 정보를 잃지 않으며 데이터 유지(Retention) 특성을 향상시킬 수 있도록 한다.
셋째, 본 발명은 전원의 오프시 비휘발성 레지스터에 저장된 파라미터 정보에 따라 리프레쉬 동작을 수행함으로써 전원의 오프시에도 리프레쉬 정보를 유지할 수 있도록 한다.
넷째, 본 발명은 불휘발성 특성을 가지므로 전원의 온/오프 시간을 합하여 전체 데이터 유지 시간으로 설정하게 되어 리프레쉬 동작을 자주 수행하지 않도록 함으로써 전력 소모를 감소시키고 동작성능을 향상시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명에 따른 반도체 메모리 장치의 셀 단면도이다.
본 발명의 1-T(One-Transistor) FET(Field Effect Transistor)형 강유전체 메모리 셀은 P형영역 기판(1) 상에 메모리 셀의 P형 채널영역과, N형 드레인영역(2) 및 N형 소스영역(3)이 형성된다. 그리고, 채널 영역의 상부에 강유전체층(Ferroelectric layer;4)이 형성되고, 강유전체층(4)의 상부에 워드라인(5)이 형성된다.
여기서, 공정의 안정화를 위해 채널 영역과 강유전체층(4)의 사이에 버퍼 절연층(6)을 형성할 수도 있다. 즉, 버퍼 절연층(6)은 채널 영역과 강유전체층(4) 사이의 공정적 및 재료적인 차이점을 극복하기 위해 형성된다.
이러한 구성을 갖는 반도체 메모리 장치는 강유전체층(4)의 분극(Polarization) 극성 상태에 따라 메모리 셀의 채널 저항이 달리지는 특성을 이용하여 데이터를 리드/라이트 한다.
즉, 강유전체층(4)의 극성이 채널에 양(+)의 전하를 유도할 경우 메모리 셀은 고저항 채널 상태가 되어 오프된다. 반대로, 강유전체층(4)의 극성이 채널에 음(-)의 전하를 유도할 경우 메모리 셀은 저저항 채널 상태가 되어 턴온된다. 이와 같이, 강유전체 메모리 셀은 강유전체층(4)의 분극 극성 종류를 선택하여 셀에 데이터를 라이트 함으로써 비휘발성 메모리 셀이 된다.
도 2a 및 도 2b는 본 발명에 따른 반도체 메모리 장치의 리드 모드에서의 비트라인 BL 전류를 나타낸 그래프이다.
도 2a에서와 같이, P형 채널영역이 온/오프가 되는 상태에서의 전압 값을 워드라인 리드전압 Vrd으로 설정하는 것이 바람직하다. 즉, 워드라인 리드전압 Vrd은 채널영역이 온 상태일 경우 가장 많은 비트라인 BL 전류가 흐르게 되고, 채널영역이 오프 상태일 경우 가장 적은 비트라인 BL 전류가 흐르게 된다.
그리고, 도 2b에서와 같이, 동일한 워드라인 리드전압 Vrd이 인가된 상태에서 비트라인 BL의 전압을 변경할 경우 메모리 셀에 저장된 셀 데이터의 값에 따라 서로 다른 비트라인 BL 전류 값을 갖게 된다. 즉, 메모리 셀에 데이터 "0"이 저장된 경우 비트라인 BL 전압의 증가시 비트라인 BL 전류가 많이 흐르게 된다. 반면에, 메모리 셀에 데이터 "1"이 저장된 경우 비트라인 BL 전압의 증가에도 불구하고 비트라인 BL 전류는 변하지 않고 적게 흐르게 된다.
도 3은 본 발명에 따른 반도체 메모리 장치의 라이트 사이클 동작 타이밍도이다.
먼저, t0 구간에서는 선택된 로오 어드레스의 모든 셀 들에 대해 셀 데이터를 리드하여 증폭한 후 레지스터에 저장한다. 이후에, t1 구간에서는 선택된 로오 어드레스의 해당 셀 들에 대해 데이터 "0"을 복구하기 위한 리프레쉬 "0" 동작을 수행한다. 또한, t2 구간에서는 선택된 로오 어드레스의 해당 셀 들에 대해 데이터 "1"을 복구하기 위한 리프레쉬 "1" 동작을 수행한다.
도 4는 본 발명에 따른 반도체 메모리 장치의 전체 구성도이다.
본 발명은 패드 어레이(100)와, 리프레쉬 제어수단(110)과, 로오 어드레스 레지스터(120)와, 로오 타이밍 로직(130)과, 로오 디코더(140)와, 셀 어레이(150)와, 리드/라이트 제어부(160)와, 컬럼 디코더(170)와, 컬럼 어드레스 레지스터(180)와, 컬럼 타이밍 로직(190)과, 리프레쉬 상태 정보 레지스터(Refresh State Information Register; 200)와, 센스앰프, 레지스터 및 라이트 드라이버(210)와, 입/출력 로직(220)과, I/O 레지스터(230)와, I/O 버퍼(240) 및 I/O 핀들(250)을 포함한다.
여기서, 리프레쉬 제어수단(110)은 리프레쉬 제어부(Refresh Controller;111)와, 리프레쉬 카운터(Refresh Counter;112)를 포함한다. 그리고, 본 발명의 셀 어레이(150)는 도 1에 따른 1T-FET 형 단위 셀 구조를 복수개 포함하는 형태로 구성된다.
패드 어레이(100)는 복수개의 패드 PAD를 포함하며, 하나의 패드를 통해 로오 어드레스와 컬럼 어드레스를 입력받아 시간차를 두고 출력한다. 그리고, 리프레쉬 제어부(111)는 라스신호 /RAS, 카스신호 /CAS, 리드/라이트 명령 R,/W 및 리프레쉬 제어신호에 따라 리프레쉬 동작을 제어하기 위한 리프레쉬 신호 REF와 리프레쉬 인에이블 신호 REF_EN를 출력한다.
리프레쉬 카운터(112)는 리프레쉬 제어부(111)로부터 인가되는 리프레쉬 신호 REF와 리프레쉬 상태 정보 레지스터(200)로부터 인가되는 리프레쉬 제어신호에 따라 리프레쉬 주기를 카운팅하여 카운트 어드레스 CA를 출력한다. 그리고, 리프레쉬 제어부(111)와 리프레쉬 카운터(112)는 리프레쉬 동작에 관한 정보와 리프레 쉬 카운트 정보를 리프레쉬 상태 정보 레지스터(200)에 출력한다.
그리고, 로오 어드레스 레지스터(120)는 패드 어레이부(100)로부터 인가되는 로오 어드레스를 입력받아 임시 저장한다. 그리고, 로오 어드레스 레지스터(120)는 로오 타이밍 로직(130)의 출력 및 리드/라이트 제어부(160)로부터 인가되는 리드/라이트 제어신호 RWCON에 따라 활성화된 로오 어드레스 RADD를 로오 디코더(140)에 출력한다.
로오 타이밍 로직(130)은 라스신호 /RAS에 따라 로오 어드레스 레지스터(120)의 저장 동작 및 어드레스 출력 타이밍을 제어한다. 로오 디코더(140)는 로오 어드레스 레지스터(120)로부터 인가되는 활성화된 로오 어드레스 RADD를 디코딩하여 셀 어레이(150)에 출력한다.
또한, 리드/라이트 제어부(160)는 라스신호 /RAS, 카스신호 /CAS, 리드/라이트 명령 R,/W에 따라 로오 어드레스 레지스터(120)에 리드/라이트 동작을 제어하기 위한 리드/라이트 제어신호 RWCON를 출력하고, 컬럼 디코더(170), 센스앰프, 레지스터 및 라이트 드라이버(210)의 동작을 제어한다.
그리고, 컬럼 디코더(170)는 리드/라이트 제어부(160)의 제어에 따라 컬럼 어드레스 레지스터(180)로부터 인가되는 컬럼 어드레스를 디코딩하여 입/출력 로직(220)에 출력한다. 컬럼 어드레스 레지스터(180)는 패드 어레이(100)로부터 인가되는 컬럼 어드레스를 입력받아 임시 저장하고 컬럼 타이밍 로직(190)의 제어에 따라 이를 컬럼 디코더(170)에 출력한다.
또한, 컬럼 타이밍 로직(190)은 카스신호 /CAS에 따라 컬럼 어드레스 레지스 터(180)의 저장 동작 및 어드레스 출력 타이밍을 제어한다. 그리고, 레지스터(210)는 리프레쉬 신호 REF의 활성화시 컬럼 타이밍 로직(190)의 제어에 따라 리프레쉬 데이터를 메모리 셀에 제공하게 된다.
리프레쉬 상태 정보 레지스터(200)는 리프레쉬와 관련된 파라미터(Parameter)를 저장하기 위한 비휘발성 레지스터이다. 이러한 리프레쉬 상태 정보 레지스터(200)는 리프레쉬 카운트 정보와, 시스템 또는 내부 메모리의 파워-오프 시간에 관한 정보 및 기타 여러 가지 파라미터 정보를 저장한다. 그리고, 리프레쉬 상태 정보 레지스터(200)는 리프레쉬 동작시 이러한 파라미터 정보에 근거하여 리프레쉬 제어신호를 출력한다. 또한, 파워-오프시에는 리프레쉬 제어부(111)와 리프레쉬 카운터(112)에 관한 정보가 리프레쉬 상태 정보 레지스터(200)에 전달되고, I/O 버퍼(240)로부터 인가되는 외부 명령에 관련된 정보를 저장한다. 그리고, I/O 버퍼(240)와 I/O 핀들(250)을 통해 리프레쉬 상태 정보 레지스터(200)에 저장된 정보들을 시스템 컨트롤러(300)에 출력하게 된다.
그리고, 센스앰프(S/A)는 셀 데이터를 감지 및 증폭하여 데이터 "1"과, 데이터 "0"을 구별하기 위한 구성이다. 그리고, 라이트 드라이버(W/D)는 메모리 셀에 데이터를 라이트할 경우 라이트 데이터에 따라 구동 전압을 생성하여 비트라인에 공급하기 위한 구성이다. 또한, 레지스터(REG)는 센스앰프(S/A)에서 센싱된 데이터를 일시적으로 저장하고, 라이트 동작시 메모리 셀에 데이터를 다시 재저장하게 된다.
입/출력 로직(220)은 컬럼 디코더(170)의 출력과 리드/라이트 명령 R,/W에 따라 셀 어레이(150)에 저장된 데이터를 리드하거나, 셀 어레이(150)에 데이터를 저장한다. 여기서, 입/출력 로직(220)은 컬럼 선택신호(C/S)를 포함하는 것이 바람직하다. 그리고, 입/출력 로직(220)은 출력 인에이블 신호 /OE에 따라 셀 어레이(150)에 저장된 데이터를 데이터 I/O 레지스터(230)에 출력한다.
I/O 버퍼(240)는 I/O 레지스터(230)에 저장된 리드 데이터를 버퍼링하여 I/O핀들(250)에 출력한다. 그리고, I/O 버퍼(240)는 I/O 핀들(250)을 통해 인가된 라이트 데이터를 버퍼링하여 I/O 레지스터(230)에 출력한다. 그리고, I/O 버퍼(240)는 리프레쉬 상태 정보 레지스터(200)에 저장된 정보를 I/O 핀들(250)을 통해 시스템 컨트롤러(300)에 출력한다. I/O 핀들(250)은 I/O 버퍼(240)로부터 인가된 데이터를 데이터 버스를 통해 시스템 컨트롤러(300)에 출력하거나, 시스템 컨트롤러(300)로부터 데이터 버스를 통해 인가된 데이터를 I/O 버퍼(240)에 출력한다.
이러한 구성을 갖는 본 발명의 리드/라이트 동작 과정을 설명하면 다음과 같다.
먼저, 패드 어레이(100)는 복수개의 패드 PAD를 통해 로오 어드레스와 컬럼 어드레스를 입력받아 로오 어드레스 레지스터(120) 및 컬럼 어드레스 레지스터(180)에 각각 출력한다. 이후에, 로오 어드레스 레지스터(120) 및 컬럼 어드레스 레지스터(180)는 로오 타이밍 로직(130)과 컬럼 타이밍 로직(190)의 제어에 따라 타이밍 멀티플렉싱(Timing Multiplexing) 방법으로 일정 시간 차를 두고 로오 어드레스 및 컬럼 어드레스를 출력한다.
이때, 로오 어드레스 레지스터(120)는 라스신호 /RAS에 동기하여 로오 어드 레스를 임시 저장하고 활성화된 로오 어드레스 RADD를 로오 디코더(140)에 출력하게 된다. 이러한 로오 어드레스 RADD의 출력 동작시 컬럼 어드레스 레지스터(180)는 입력된 컬럼 어드레스를 임시 저장하게 된다.
로오 어드레스 레지스터(120)는 정상 동작시 패드 어레이(100)로부터 인가되는 로오 어드레스를 선택하여 로오 디코더(140)에 출력한다. 그리고, 리프레쉬 동작 모드시 리프레쉬 인에이블 신호 REF_EN가 활성화되면 리프레쉬 카운터(112)로부터 인가되는 카운트 어드레스 CA를 선택하여 로오 디코더(140)에 출력한다.
반면에, 컬럼 어드레스 레지스터(180)는 카스신호 /CAS에 동기하여 컬럼 어드레스를 임시 저장하고 컬럼 디코더(170)에 출력하게 된다. 이러한 컬럼 어드레스의 출력 동작시 로오 어드레스 레지스터(120)는 입력된 로오 어드레스를 임시 저장하게 된다.
이어서, 리드 동작 모드시 리드명령 R이 활성화된 상태에서 출력 인에이블 신호 /OE가 활성화되면 입/출력 로직(220)에 따라 셀 어레이(150)에 저장된 데이터가 I/O 레지스터(230)에 출력된다. 반면에, 라이트 동작 모드시 라이트 명령 /W이 활성화된 상태에서 출력 인에이블 신호 /OE가 비활성화되면 입/출력 로직(220)에 따라 셀 어레이(150)에 데이터를 저장하게 된다.
한편, 본 발명에 따른 반도체 메모리 장치의 리프레쉬 방법을 설명하면 다음과 같다.
리프레쉬 제어부(111)는 라스신호 /RAS, 카스신호 /CAS, 리드/라이트 명령 R,/W 및 리프레쉬 제어신호의 조합에 따라 리프레쉬 동작 명령이 인가되면 리프레 쉬 동작을 수행하기 위한 리프레쉬 신호 REF를 리프레쉬 카운터(112)에 출력하고, 리프레쉬 인에이블 신호 REF_EN를 로오 어드레스 레지스터(120)에 출력한다. 또한, 리프레쉬 카운터(112)는 리프레쉬 제어부(111)로부터 인가되는 리프레쉬 신호 REF와 리프레쉬 제어신호에 따라 리프레쉬 주기를 카운팅하여 로오 어드레스 레지스터(120)에 카운트 어드레스 CA를 출력한다.
리프레쉬 카운터(112)에서 출력된 카운트 어드레스 CA는 로오 어드레스 레지스터(120)에 저장된다. 이후에, 컬럼 타이밍 로직(190)은 카스신호 /CAS에 응답하여 컬럼 어드레스 레지스터(180)에 저장된 데이터를 컬럼 디코더(170)에 출력하게 된다. 그리고, 센스앰프 S/A가 활성화된 상태에서 입/출력 로직(220)을 통해 레지스터 REG에 저장된 리프레쉬 데이터를 셀 어레이(150)에 라이트하게 된다.
여기서, 리프레쉬 신호 REF는 라스신호 /RAS 및 카스신호 /CAS를 이용한 제어신호 일 수도 있다. 즉, 리프레쉬 신호 REF가 라스신호 /RAS 및 카스신호 /CAS를 이용한 제어신호일 경우 카스 비포 라스(/CBR;/CAS Before /RAS) 방식을 사용하여 리프레쉬 동작을 수행하게 된다.
예를 들어, 리드 또는 라이트 동작을 수행하는 정상동작 모드일 경우에는 라스신호 /RAS가 카스신호 /CAS 보다 먼저 활성화되어 로오 타이밍 로직(130) 및 컬럼 타이밍 로직(190)에 따라 정상 동작이 수행된다. 즉, 라스신호 /RAS가 먼저 활성화되면 외부 로오 어드레스가 활성화되어 센스앰프 S/A가 활성화된다. 그 이후에, 카스신호 /CAS가 활성화되면 외부 컬럼 어드레스가 활성화되어 된다.
반면에, 리프레쉬 모드일 경우에는 리프레쉬 제어부(111)를 통해 카스신호 /CAS가 라스신호 /RAS 보다 먼저 천이(Transition) 되는 것을 감지하여 리프레쉬 신호 REF가 활성화된다. 즉, 리프레쉬 제어부(111)는 카스신호 /CAS가 라스신호 /RAS 보다 먼저 천이(Transition) 되는 것을 감지하면 리프레쉬 모드로 판단하여 리프레쉬 인에이블 신호 REF_EN를 활성화시킨다.
로오 어드레스 레지스터(120)는 리프레쉬 인에이블 신호 REF_EN가 활성화될 경우 정상 동작 모드의 경로가 차단된 상태에서 리프레쉬 카운터(112)에 따라 생성된 카운트 어드레스 CA에 따라 리프레쉬 동작을 수행하게 된다. 여기서, 카스신호 /CAS와 라스신호 /RAS가 동시에 천이되는 것을 감지하여 리프레쉬 신호 REF가 활성화될 수도 있다.
본 발명에서는 카스 비포 라스(/CBR;/CAS Before /RAS) 방식을 이용한 리프레쉬 방식을 그 실시예로 설명하였지만, 본 발명은 이에 한정되는 것이 아니라, 셀프(Self) 리프레쉬, 오토(Auto) 리프레쉬 또는 클럭 등을 이용하여 유사하게 적용 가능한 여러 가지 방식을 통하여 리프레쉬 동작을 수행할 수도 있다.
즉, 리프레쉬 모드에서는 리프레쉬 카운터(112)의 출력인 카운트 어드레스 CA에 따라 셀 어레이(150)의 워드라인 WL이 선택된다. 이에 따라, 셀 어레이(150)에서 1T FET 구조를 갖는 해당 셀의 데이터를 센싱하여 증폭한 후 센스앰프 레지스터(REG)에 저장한다. 그리고, 새로운 데이터를 셀 어레이(150)에 라이트하거나 레지스터(REG)에 저장된 데이터를 셀 어레이(150)에 재저장하게 된다.
한편, 본 발명에 따른 반도체 메모리 장치에서 전원의 온/오프에 따른 리프레쉬 방법을 설명하면 다음과 같다.
먼저, 일반적인 휘발성 메모리인 디램은 시스템 파워가 오프된 상태에서 파워가 온 될 경우 다시 메모리 데이터를 업로드하여 새로운 리프레쉬 동작을 시작하게 된다. 즉, 시스템 파워가 다시 온 되면 메모리 데이터를 무조건 업로드해야만 한다.
하지만, 본 발명에 따른 반도체 메모리 장치는 시스템 파워가 오프된 상태에서 파워가 온 될 경우 리프레쉬 상태 정보 레지스터(200)에서 리프레쉬 시간이 초과 되었는지를 판단한다.
리프레쉬 상태 정보 레지스터(200)의 판단결과, 기설정된 리프레쉬 시간이 초과되었을 경우 다시 메모리 데이터를 업로드하여 새로운 리프레쉬 동작을 시작하게 된다. 반면에, 리프레쉬 상태 정보 레지스터(200)의 판단결과, 기설정된 리프레쉬 시간이 초과되지 않았을 경우 리프레쉬 시간이 유효한 것으로 판단하여 이전의 리프레쉬 동작을 계속 수행하게 된다.
즉, 리프레쉬 상태 정보 레지스터(200)는 리프레쉬와 관련된 파라미터(Parameter)를 비휘발성 레지스터에 저장한다. 리프레쉬 상태 정보 레지스터(200)는 리프레쉬 카운트 정보와, 시스템 또는 내부 메모리의 파워-오프 시간에 관한 정보 및 기타 여러 가지 파라미터 정보를 비휘발성 상태로 저장한다. 여기서, 리프레쉬 상태 정보 레지스터(200)는 별도의 파워 감지수단(미도시)을 통해 시스템 또는 내부 메모리의 파워가 온/오프되는 것을 감지할 수도 있다.
이에 따라, 파워-오프시에 리프레쉬 상태 정보 레지스터(200)에 저장된 데이터를 리드하여 리프레쉬 경과시간을 계산한다. 여기서, 리프레쉬 경과 시간은 별 도의 모드 레지스터 세트(MRS)를 통해 기저장할 수 있으며, 리프레쉬 경과 시간을 시스템 레벨에서 제어할 수도 있다.
이후에, 리프레쉬 제어신호에 따라 계산된 리프레쉬 경과 시간이 리프레쉬 제어부(111)에 전달되어 리프레쉬 동작을 제어하게 된다. 따라서, 본 발명은 파워-오프 상태에서 파워가 온된 경우에도 리프레쉬 관련 정보를 다시 업로드할 필요가 없게 된다.
한편, 본 발명에 따른 반도체 메모리 장치의 리프레쉬 방법을 설명하면 다음과 같다. 본 발명에 따른 리프레쉬 방법은 크게 분산(Distributed) 리프레쉬 방법과, 버스트(Burst) 리프레쉬 방법으로 나뉜다.
첫 번째, 분산 리프레쉬 방법은 리프레쉬 카운터(112)에서 카운트된 카운트 어드레스 CA에 따라 리프레쉬 시간 내에 모든 셀들이 리프레쉬 될 수 있도록 동일한 시간 배분으로 리프레쉬 동작을 수행하는 방법이다. 즉, 8k 개의 로오가 리프레쉬 된다면 각각의 분산 리프레쉬 동작 주기는 (리프레쉬 시간)/8k가 되는 주기로 리프레쉬 동작이 수행된다. 이에 따라, 모든 워드라인 WL에 대해 데이터가 써져야만 초기화 상태가 된다.
두 번째, 버스트 리프레쉬 방법은 버스트 리프레쉬 사이클 시간 동안 8k 리프레쉬 사이클을 연속해서 수행하는 방법을 말한다. 여기서, 각각의 펄스는 각각의 리프레쉬 사이클을 의미하는 것으로, 펄스가 비활성화 상태인 리드/라이트 동작 사이클 구간에서는 정상 동작을 수행하도록 한다.
한편, 본 발명에 따른 반도체 메모리 장치의 리프레쉬 방법에서 타이머 제어 동작을 설명하면 다음과 같다.
본 발명의 리프레쉬 상태 정보 레지스터(200)는 시스템 파워가 오프되었는지를 판단하여 그 결과를 저장한다. 이러한 리프레쉬 상태 정보 레지스터(200)의 판단결과, 파워가 오프된 경우 내부 메모리 타이머가 오프된 상태에서 시스템이 가지고 있는 시스템 타이머를 이용하여 리프레쉬 동작을 제어하게 된다. 이러한 시스템 타이머는 주로 배터리를 이용하여 날짜, 시간 등을 저장하는 것으로, 그 전원이 항상 켜져 있도록 한다.
반면에, 리프레쉬 상태 정보 레지스터(200)의 판단결과, 파워가 오프되지 않은 경우 독립적으로 동작하는 내부 메모리 타이머를 이용하여 내부 리프레쉬 동작을 제어하게 된다.
여기서, 본 발명은 입/출력 데이터 핀들(250)을 통해 파워의 온/오프 상태에 따라 외부 시스템 타이머 또는 내부 메모리 타이머 중 하나를 선택할 수 있도록 한다. 즉, 내부 메모리 타이머를 포함하는 메모리 장치의 리프레쉬 상태 정보 레지스터(200)는 I/O 버퍼(240), I/O 핀들(250)을 통해 데이터 버스와 데이터를 교환한다. 그리고, 시스템 타이머를 포함하는 시스템(CPU)은 데이터 버스를 통해 메모리 장치와 데이터를 교환한다.
이에 따라, 메모리 장치와 시스템 컨트롤러 간의 데이터 교환을 통해 파워가 오프 상태일 경우 전원이 항상 켜져 있게 되는 외부 시스템 타이머를 이용하여 리프레쉬 동작을 수행하고, 파워가 온 상태일 경우 내부 메모리 타이머를 이용하여 리프레쉬 동작을 수행하게 된다.
이러한 본 발명은 메모리 칩의 전원의 온/오프에 무관하게 리프레쉬 구간과 메모리 데이터를 유효하게 유지할 수 있게 된다. 이에 따라, 리프레쉬 구간 사이에서는 메모리 칩 전원을 오프하여 칩에서 소모되는 전류를 줄일 수 있도록 하고, 리프레쉬 구간 동안에만 칩 전원을 공급하도록 하여 리프레쉬 동작을 수행하도록 제어할 수도 있다.
도 5는 본 발명에 따른 반도체 메모리 장치의 데이터 유지 특성을 설명하기 위한 그래프이다.
종래의 반도체 메모리 장치는 시간이 지남에 따라 셀 데이터의 열화 조건이 발생하게 되어 데이터 유지(Retention) 수명에 한계가 있다. 이에 따라, 시간이 지남에 따라 셀 데이터 "1","0"에 대응하는 비트라인 BL 전류가 감소하게 된다.
하지만, 본 발명은 전원의 오프시 비트라인 BL 전류가 감소하는 특정 시점에서 특정 주기로 리프레쉬 동작을 수행함으로써 열화된 셀 데이터를 복구하여 데이터 유지(Retention) 특성을 향상시킬 수 있도록 한다.
즉, 본 발명은 메모리 셀의 저장 데이터 유지 특성이 기설정된 목표 값 이상으로 감소할 경우 리프레쉬 회로를 구동하여 셀 데이터를 다시 초기 상태로 복구시키도록 한다. 이와 같이 설정한 셀의 열화 한계 목표 시간이 리프레쉬 시간이 되고, 모든 셀들은 리프레쉬 시간 안에서 항상 동작하게 된다.
여기서, 본 발명은 불휘발성 특성을 갖는 디램이므로 전원이 오프되어도 상관없다. 그리고, 전원의 온/오프 시간을 합하여 전체 데이터 유지 시간으로 설정하게 되어 리프레쉬 동작을 자주 수행하지 않도록 함으로써 전력 소모를 감소시키 고 동작성능을 향상시킬 수 있도록 한다.
도 6은 본 발명에 따른 반도체 메모리 장치의 셀 어레이에 관한 평면도이다.
본 발명의 셀 어레이는 복수개의 워드라인 WL이 로오 방향으로 배열된다. 그리고, 복수개의 비트라인 BL은 복수개의 워드라인 WL과 수직한 방향(컬렁 방향)으로 배열된다. 또한, 복수개의 워드라인 WL과, 복수개의 비트라인 BL이 교차되는 영역에 복수개의 단위 셀 C가 위치한다.
여기서, 홀수 열의 비트라인 BL<1>,BL<3>,BL<5>,BL<7>,BL<9>과, 짝수 열의 비트라인 BL<0>,BL<2>,BL<4>,BL<6>,BL<8>은 상호 교번적으로 배치되며, 서로 다른 레이어에 형성된다. 이에 따라, 하나의 단위 셀 C에 2개의 비트라인 BL이 연결될 경우 비트라인 BL의 면적이 종래에 비해 증가하게 되는 것을 방지하도록 한다.
즉, 홀수 열의 비트라인 BL<1>,BL<3>,BL<5>,BL<7>,BL<9>의 상부 또는 하부 레이어에 짝수 열의 비트라인 BL<0>,BL<2>,BL<4>,BL<6>,BL<8>이 형성된다. 그리고, 짝수 열의 비트라인 BL<0>,BL<2>,BL<4>,BL<6>,BL<8>의 상부 또는 하부 레이어에 홀수 열의 비트라인 BL<1>,BL<3>,BL<5>,BL<7>,BL<9>이 형성된다.
또한, 하나의 단위 셀 C은 한 개의 워드라인 WL과 서로 다른 층에 배치된 2개의 비트라인 BL으로 이루어진다. 예를 들어, 하나의 단위 셀 C은 한 개의 워드라인 WL<0>과, 서로 다른 층에 형성된 짝수 비트라인 BL<2>, 홀수 비트라인 BL<3>과 비트라인 콘택 BLC을 통해 연결된다.
도 7은 본 발명에 따른 반도체 메모리 장치의 셀 어레이 구조 및 리드 동작을 설명하기 위한 도면이다.
본 발명의 셀 어레이는 복수개의 워드라인 WL이 일정 간격을 두고 로오 방향으로 배열된다. 그리고, 복수개의 비트라인 BL은 복수개의 워드라인 WL과 교차되도록 수직한 방향, 즉, 컬렁 방향으로 배열된다. 또한, 복수개의 워드라인 WL과, 복수개의 비트라인 BL이 교차하는 영역에 복수개의 단위 셀 C가 위치한다.
여기서, 1-T(One-Transistor) FET(Field Effect Transistor) 구조의 단위 셀 C은 한 개의 워드라인 WL0과 서로 다른 층에 형성된 2개의 비트라인 BL0,BL1과 연결된다. 본 발명에서는 설명의 편의성을 위해 하나의 워드라인 WL0과 비트라인 쌍 BL0,BL1을 그 예로 들어 설명하지만, 본 발명은 이에 한정되는 것이 아니라 나머지 복수개의 워드라인 WL1,WL2...과, 나머지 복수개의 비트라인 쌍 BL2,BL3...에 모두 동일하게 적용 가능하다.
단위 셀 C의 드레인 및 소스 단자는 비트라인 쌍 BL0,BL1 사이에 연결되며, 게이트 단자는 워드라인 WL0과 연결된다. 그리고, 서로 다른 레이어에 배치된 비트라인 쌍 BL0,BL1은 하나의 센스앰프(Sense Amplifier) S/A, 라이트 구동부(Write Driver) W/D 및 레지스터(Register) REG와 연결된다.
여기서, 센스앰프 S/A는 셀 데이터를 감지 및 증폭하여 데이터 "1"과, 데이터 "0"을 구별하기 위한 구성으로, 각각의 짝수/홀수 비트라인 쌍 BL0,BL1과 연결된다. 센스앰프 S/A는 레퍼런스 전류를 발생시키기 위해 기준전압단 ref을 통해 레퍼런스 전압이 인가된다.
그리고, 라이트 구동부 W/D는 메모리 셀에 데이터를 라이트할 경우 라이트 데이터에 따라 구동 전압을 생성하여 비트라인 BL에 공급하는 구성으로, 각각의 짝 수/홀수 비트라인 쌍 BL0,BL1과 연결된다. 또한, 레지스터 REG는 센스앰프 S/A의 데이터를 일시적으로 저장하기 위한 임시 기억 장치로, 각각의 짝수/홀수 비트라인 쌍 BL0,BL1과 연결된다.
이러한 구조를 갖는 본 발명의 셀 어레이는 리드 동작 모드시 선택된 워드라인 WL0에 리드전압 Vrd을 인가하고, 비 선택된 나머지 워드라인 WL1,WL2에는 그라운드 전압 GND를 인가한다.
그리고, 단위 셀 C에 연결된 서로 다른 비트라인 쌍 BL0,BL1 중에서 한쪽의 짝수 비트라인 BL0에는 단위 셀 C의 센싱 전류를 감지하기 위한 센싱 바이어스 전압 Vsen을 인가한다. 그리고, 다른 쪽의 홀수 비트라인 BL1에는 그라운드 전압을 인가한다.
이러한 경우 셀 데이터의 저장 상태에 따라 셀 센싱 전류 Isen가 흐르게 된다. 이에 따라, 강유전체층(4)의 극성에 따라 비트라인 쌍 BL0,BL1에 흐르는 전류가 달라지게 되어 단위 셀 C에 저장된 셀 데이터를 리드할 수 있게 된다.
즉, 워드라인 WL0에 리드전압 Vrd이 인가되고, 짝수 비트라인 BL0에 센싱 바이어스 전압 Vsen이 인가되며, 홀수 비트라인 BL1에 그라운드 전압이 인가된 상태에서, 짝수 비트라인 BL0에 흐르는 셀 센싱 전류 Isen의 값을 센스앰프 S/A를 통해 센싱하여 셀 데이터를 리드하게 된다.
이에 따라, 메모리 셀의 채널영역이 오프된 상태일 경우 셀 센싱 전류 Isen의 값을 센싱하여 메모리 셀에 저장된 데이타 "1"을 리드할 수 있게 된다. 반면에, 채널 영역이 턴온된 상태일 경우 셀 센싱 전류 Isen의 값을 센싱하여 메모리 셀에 저장된 데이타 "0"을 리드할 수 있게 된다.
도 8은 본 발명에 따른 반도체 메모리 장치의 데이터 '0' 라이트 동작을 설명하기 위한 도면이다.
본 발명의 셀 어레이는 데이터 '0'의 라이트 동작 모드시 선택된 워드라인 WL0에 리드전압 Vrd을 인가하고, 비 선택된 나머지 워드라인 WL1,WL2에는 그라운드 전압 GND을 인가한다. 그리고, 단위 셀 C에 연결된 서로 다른 비트라인 쌍 BL0,BL1에 모두 음의 리드전압 -Vrd을 인가한다.
여기서, 리드전압 Vrd는 임계전압(Vc) 값보다 작고, 전원전압 VDD은 임계전압(Vc) 보다 크게 설정되는 것이 바람직하다. 또한, 센싱 바이어스 전압 Vsen은 리드전압 Vrd 보다 작게 설정되는 것이 바람직하다.
이러한 경우 메모리 셀의 채널영역이 턴온되는 상태로 강유전체 물질이 분극화된다. 이에 따라, 메모리 셀에 데이타 '0'을 라이트할 수 있게 된다. 즉, 워드라인 WL0에 리드전압 Vrd이 인가되고, 짝수/홀수 비트라인 BL0,BL1에 음의 리드전압 -Vrd이 인가된 상태에서, 강유전체층(4)의 분극에 따라 채널영역이 턴온되어 메모리 셀에 데이터 '0'을 라이트할 수 있게 된다.
도 9는 본 발명에 따른 반도체 메모리 장치의 데이터 '1' 라이트 동작을 설명하기 위한 도면이다.
본 발명의 셀 어레이는 데이터 '1'의 라이트 동작 모드시 선택된 워드라인 WL0에 음의 리드전압 -Vrd을 인가하고, 비 선택된 나머지 워드라인 WL1,WL2에는 그라운드 전압 GND을 인가한다. 여기서, 음의 리드전압 -Vrd은 리드전압 Vrd과 동일 한 크기의 절대값을 가지며 위상이 반대인 전압 값이다. 그리고, 단위 셀 C에 연결된 서로 다른 비트라인 쌍 BL0,BL1에 모두 리드전압 Vrd을 인가한다.
이러한 경우 단위 셀 C의 드레인 및 소스 단자에는 양의 전압인 리드전압 Vrd이 인가되고, 게이트 단자에는 음의 리드전압 -Vrd가 인가된다. 이에 따라, 강유전체층(4)의 분극 특성이 변화되는 임계전압(Vc) 이상의 전압이 가해지게 되어 메모리 셀의 채널영역이 턴오프된다. 따라서, 메모리 셀에 데이타 '1'을 라이트할 수 있게 된다.
즉, 워드라인 WL0에 음의 리드전압 -Vrd이 인가되고, 짝수/홀수 비트라인 BL0,BL1에 리드전압 Vrd이 인가된 상태에서, 강유전체층(4)의 분극에 따라 채널영역이 턴오프되어 메모리 셀에 데이터 '1'을 라이트할 수 있게 된다. 이때, 선택된 로오에 해당하는 데이터 '0'의 셀 들은 임계전압(Vc) 이하의 전압이 가해지게 되어 데이터'0' 유지 상태가 된다.
이상에서와 같이 선택된 워드라인 WL0에 공급되는 양의 리드전압 Vrd, 음의 리드전압 -Vrd 또는 기타 전압은 로오 디코더로부터 공급되는 전압인 것이 바람직하다. 이러한 전압을 공급하는 로오 디코더에 관한 구성은 본 발명과 동일 발명자에 의해 출원된 출원번호 제 2007-0065033호에 개시된 바와 같다.
도 10은 본 발명에 따른 반도체 메모리 장치의 리드 동작에 관한 타이밍도이다.
먼저, t0 구간에서 워드라인 WL0과 비트라인 BL은 그라운드 전압 GND 레벨을 유지한다.
이후에, t1 구간에서 선택된 워드라인 WL0이 그라운드 전압 GND 레벨에서 리드전압 Vrd 레벨로 천이하고, 비트라인 BL이 그라운드 전압 GND 레벨에서 센싱 바이어스 전압 Vsen 레벨로 천이한다. 이러한 경우 비트라인 BL을 통해 흐르는 셀 센싱 전류 Isen의 값을 센스앰프 S/A를 통해 센싱하고 증폭하여 레지스터 REG에 저장하게 된다.
이어서, t2 구간에서는 선택된 워드라인 WL0이 리드 전압 Vrd 레벨에서 그라운드 전압 GND 레벨로 천이하고, 비트라인 BL이 센싱 바이어스 전압 Vsen 레벨에서 그라운드 전압 GND 레벨로 천이한다.
도 11은 본 발명에 따른 반도체 메모리 장치의 데이터 '0' 리프레쉬 동작에 관한 타이밍도이다.
먼저, t0 구간에서 선택된 워드라인 WL0과 비트라인 BL은 그라운드 전압 GND 레벨을 유지한다.
이후에, t1 구간에서 선택된 워드라인 WL0이 그라운드 전압 GND 레벨에서 리드전압 Vrd 레벨로 천이하고, 비트라인 BL이 그라운드 전압 GND 레벨에서 센싱 바이어스 전압 Vsen 레벨로 천이한다. 이러한 경우 비트라인 BL을 통해 흐르는 셀 센싱 전류 Isen의 값을 센스앰프 S/A를 통해 센싱하고 증폭하여 레지스터 REG에 저장하게 된다.
이어서, t2 구간에서는 선택된 워드라인 WL0이 리드 전압 Vrd 레벨을 유지하고, 비트라인 BL이 센싱 바이어스 전압 Vsen 레벨에서 음의 리드전압 -Vrd 레벨로 천이한다. 이에 따라, 선택된 로오의 해당 셀 들에 대해 데이터 '0'을 복구하기 위한 리프레쉬 '0' 동작을 수행한다.
다음에, t3 구간에서는 선택된 워드라인 WL0이 리드전압 Vrd 레벨에서 음의 리드전압 -Vrd 레벨로 천이한다. 그리고, 비트라인 BL이 음의 리드전압 -Vrd 레벨에서 그라운드 전압 GND 레벨로 천이한다. 이에 따라, 선택된 로오의 해당 셀 들에 대해 데이터 '0'을 유지하게 된다.
이후에, t4 구간에서는 선택된 워드라인 WL0이 음의 리드전압 -Vrd 레벨에서 그라운드 전압 GND 레벨로 천이하고, 비트라인 BL은 그라운드 전압 GND 레벨을 유지한다.
도 12는 본 발명에 따른 반도체 메모리 장치의 데이터 '1' 리프레쉬 동작에 관한 타이밍도이다.
먼저, t0 구간에서 선택된 워드라인 WL0과 비트라인 BL은 그라운드 전압 GND 레벨을 유지한다.
이후에, t1 구간에서 선택된 워드라인 WL0이 그라운드 전압 GND 레벨에서 리드전압 Vrd 레벨로 천이하고, 비트라인 BL이 그라운드 전압 GND 레벨에서 센싱 바이어스 전압 Vsen 레벨로 천이한다. 이러한 경우 비트라인 BL을 통해 흐르는 셀 센싱 전류 Isen의 값을 센스앰프 S/A를 통해 센싱하고 증폭하여 레지스터 REG에 저장하게 된다.
이어서, t2 구간에서는 선택된 워드라인 WL0이 리드 전압 Vrd 레벨을 유지하고, 비트라인 BL이 센싱 바이어스 전압 Vsen 레벨에서 그라운드 전압 GND 레벨로 천이한다. 이에 따라, 선택된 로오의 해당 셀 들에 대해 데이터 '1'을 유지하게 된다.
다음에, t3 구간에서는 선택된 워드라인 WL0이 리드전압 Vrd 레벨에서 음의 리드전압 -Vrd 레벨로 천이한다. 그리고, 비트라인 BL이 그라운드 전압 GND 레벨에서 리드전압 Vrd 레벨로 천이한다. 이에 따라, 선택된 로오의 해당 셀 들에 대해 데이터 '1'을 복구하기 위한 리프레쉬 '1' 동작을 수행한다.
이후에, t4 구간에서는 선택된 워드라인 WL0이 음의 리드전압 -Vrd 레벨에서 그라운드 전압 GND 레벨로 천이하고, 비트라인 BL은 리드전압 Vrd 레벨에서 그라운드 전압 GND 레벨로 천이한다.
도 13은 본 발명에 따른 반도체 메모리 장치의 데이터 '0' 라이트 동작에 관한 타이밍도이다.
먼저, t0 구간에서 선택된 워드라인 WL0과 비트라인 BL은 그라운드 전압 GND 레벨을 유지한다.
이어서, t1 구간에서 선택된 워드라인 WL0이 그라운드 GND 레벨에서 리드전압 Vrd 레벨로 천이하고, 비트라인 BL이 그라운드 GND 레벨에서 음의 리드전압 -Vrd 레벨로 천이한다. 이에 따라, 메모리 셀에 데이타 '0'을 라이트할 수 있게 된다.
이러한 본 발명은 모든 셀에 데이터 "0"을 라이트 하는 히든 데이터 라이트(Hidden data "0" write) 과정을 거치지 않는다. 그리고, 별도의 센싱 과정을 거치지 않고 해당하는 셀에만 데이터 "0"을 라이트 하게 된다. 이에 따라, 필요한 셀에만 데이터를 라이트하는 경우에 적용될 수 있다.
이후에, t2 구간에서 선택된 워드라인 WL0이 리드전압 Vrd 레벨에서 음의 리드전압 -Vrd 레벨로 천이하고, 비트라인 BL이 음의 리드전압 -Vrd 레벨에서 그라운드 전압 GND 레벨로 천이한다. 이에 따라, 선택된 로오의 해당 셀 들에 대해 데이터 '0'을 유지하게 된다.
이어서, t3 구간에서 선택된 워드라인 WL0이 음의 리드전압 -Vrd 레벨에서 그라운드 전압 GND 레벨로 천이하고, 비트라인 BL이 그라운드 전압 GND 레벨을 유지한다.
도 14는 본 발명에 따른 반도체 메모리 장치의 데이터 '1' 라이트 동작에 관한 타이밍도이다.
먼저, t0 구간에서 선택된 워드라인 WL0과 비트라인 BL은 그라운드 전압 GND 레벨을 유지한다.
이어서, t1 구간에서 선택된 워드라인 WL0이 그라운드 GND 레벨에서 리드전압 Vrd 레벨로 천이하고, 비트라인 BL이 그라운드 GND 레벨을 유지한다. 이에 따라, 메모리 셀에 데이타 '0'을 라이트할 수 있게 된다.
이후에, t2 구간에서 선택된 워드라인 WL0이 리드전압 Vrd 레벨에서 음의 리드전압 -Vrd 레벨로 천이하고, 비트라인 BL이 그라운드 전압 GND 레벨에서 리드 전압 Vrd 레벨로 천이한다. 이에 따라, 메모리 셀에 데이타 '1'을 라이트할 수 있게 된다.
이어서, t3 구간에서 선택된 워드라인 WL0이 음의 리드전압 -Vrd 레벨에서 그라운드 전압 GND 레벨로 천이하고, 비트라인 BL이 리드전압 Vrd 레벨에서 그라운 드 전압 GND 레벨로 천이한다.
이러한 본 발명은 리프레쉬 모드와 라이트 모드를 분리하여 바이어스 조건을 다르게 제어한다. 즉, 도 11 및 도 12에서와 같이, 리프레쉬 동작시에는 센싱 동작(t1 구간)을 수행한다. 그리고, 도 13 및 도 14에서와 같이 라이트 동작시에는 별도의 센싱 동작을 수행하지 않는다. 이에 따라, 라이트 모드시 리프레쉬 모드에 비해 센싱 및 레지스터 동작이 생략되도록 동작시킴으로써 라이트 동작 속도를 빠르게 향상시킬 수 있도록 한다.
도 1은 본 발명에 따른 반도체 메모리 장치의 셀 단면도.
도 2a 및 도 2b는 본 발명에 따른 반도체 메모리 장치의 리드 모드에서의 비트라인 전류를 나타낸 그래프.
도 3은 본 발명에 따른 반도체 메모리 장치의 리프레쉬 사이클 동작 타이밍도.
도 4는 본 발명에 따른 반도체 메모리 장치의 전체 구성도.
도 5는 본 발명에 따른 반도체 메모리 장치의 데이터 유지 특성을 설명하기 위한 그래프.
도 6은 본 발명에 따른 반도체 메모리 장치의 셀 어레이에 관한 평면도.
도 7은 본 발명에 따른 반도체 메모리 장치의 셀 어레이 구조 및 리드 동작을 설명하기 위한 도면.
도 8은 본 발명에 따른 반도체 메모리 장치의 데이터 '0' 라이트 동작을 설명하기 위한 도면.
도 9는 본 발명에 따른 반도체 메모리 장치의 데이터 '1' 라이트 동작을 설명하기 위한 도면.
도 10은 본 발명에 따른 반도체 메모리 장치의 리드 동작에 관한 타이밍도.
도 11은 본 발명에 따른 반도체 메모리 장치의 데이터 '0' 리프레쉬 동작에 관한 타이밍도.
도 12는 본 발명에 따른 반도체 메모리 장치의 데이터 '1' 리프레쉬 동작에 관한 타이밍도.
도 13은 본 발명에 따른 반도체 메모리 장치의 데이터 '0' 라이트 동작에 관한 타이밍도.
도 14는 본 발명에 따른 반도체 메모리 장치의 데이터 '1' 라이트 동작에 관한 타이밍도.

Claims (35)

  1. 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항이 유도되는 1-T(One-Transistor) FET(Field Effect Transistor) 형 강유전체 소자;
    상기 강유전체 소자의 양단에 연결된 비트라인 쌍; 및
    상기 강유전체 소자의 게이트 단자에 연결되어 상기 강유전체 소자를 제어하는 워드라인을 포함하고,
    상기 워드라인에 리드전압이 인가되고, 상기 비트라인 쌍에 음의 리드전압이 인가되어 제 1데이터의 라이트 동작이 이루어지는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  2. 제 1항에 있어서,
    상기 비트라인 쌍의 데이터를 센싱 및 증폭하는 센스앰프;
    상기 비트라인 쌍에 구동전압을 공급하는 라이트 드라이버; 및
    상기 센스앰프에서 센싱된 데이터를 저장하는 레지스터를 더 포함하는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  3. 제 1항에 있어서, 상기 채널영역이 온/오프 되는 영역에서 드레인 영역 및 소스 영역의 전류가 최대/최소가 되는 값이 상기 리드전압의 전압 값으로 설정되는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  4. 제 1항 또는 제 3항에 있어서, 상기 리드전압은 상기 강유전체의 분극 특성이 변화하는 임계전압 값보다 작은 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  5. 제 1항에 있어서, 상기 제 1데이터는 데이터 "0"인 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  6. 제 1항에 있어서, 상기 리드전압과 상기 음의 리드전압은 절대값의 크기가 같고 위상이 반대인 전압 값임을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  7. 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항이 유도되는 1-T(One-Transistor) FET(Field Effect Transistor) 형 강유전체 소자;
    상기 강유전체 소자의 양단에 연결된 비트라인 쌍; 및
    상기 강유전체 소자를 제어하는 워드라인을 포함하고,
    상기 워드라인에 리드전압이 인가되고, 상기 비트라인 쌍에 음의 리드전압이 인가되어 제 1데이터의 리프레쉬 동작이 이루어지는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  8. 제 7항에 있어서,
    상기 비트라인 쌍의 데이터를 센싱 및 증폭하는 센스앰프;
    상기 비트라인 쌍에 구동전압을 공급하는 라이트 드라이버; 및
    상기 센스앰프에서 센싱된 데이터를 저장하는 레지스터를 더 포함하는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  9. 제 7항에 있어서, 상기 채널영역이 온/오프 되는 영역에서 드레인 영역 및 소스 영역의 전류가 최대/최소가 되는 값이 상기 리드전압의 전압 값으로 설정되는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  10. 제 7항 또는 제 9항에 있어서, 상기 리드전압은 상기 강유전체의 분극 특성이 변화하는 임계전압 값보다 작은 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  11. 제 7항에 있어서, 상기 제 1데이터는 데이터 "0"인 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  12. 제 7항에 있어서, 상기 리드전압과 상기 음의 리드전압은 절대값의 크기가 같고 위상이 반대인 전압 값임을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  13. 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항이 유도되는 1-T(One-Transistor) FET(Field Effect Transistor) 형 강유전체 소자;
    상기 강유전체 소자의 양단에 연결된 비트라인 쌍; 및
    상기 강유전체 소자를 제어하는 워드라인을 포함하고,
    상기 워드라인에 음의 리드전압이 인가되고, 상기 비트라인 쌍에 리드전압이 인가되어 제 2데이터의 리프레쉬 동작이 이루어지는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  14. 제 13항에 있어서,
    상기 비트라인 쌍의 데이터를 센싱 및 증폭하는 센스앰프;
    상기 비트라인 쌍에 구동전압을 공급하는 라이트 드라이버; 및
    상기 센스앰프에서 센싱된 데이터를 저장하는 레지스터를 더 포함하는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  15. 제 13항에 있어서, 상기 채널영역이 온/오프 되는 영역에서 드레인 영역 및 소스 영역의 전류가 최대/최소가 되는 값이 상기 리드전압의 전압 값으로 설정되는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  16. 제 13항 또는 제 15항에 있어서, 상기 리드전압은 상기 강유전체의 분극 특성이 변화하는 임계전압 값보다 작은 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  17. 제 13항에 있어서, 상기 제 2데이터는 데이터 "1"인 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  18. 제 13항에 있어서, 상기 리드전압과 상기 음의 리드전압은 절대값의 크기가 같고 위상이 반대인 전압 값임을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치.
  19. 비트라인 쌍 사이에 연결되어 워드라인에 의해 제어되며, 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항이 유도되는 1-T(One-Transistor) FET(Field Effect Transistor) 형 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법에 있어서,
    상기 워드라인에 리드전압이 인가되고, 상기 비트라인 쌍에 음의 리드전압이 인가되어 제 1데이터를 라이트하는 단계; 및
    상기 워드라인에 상기 음의 리드전압이 인가되고, 상기 비트라인 쌍에 그라운드 전압이 인가되어 상기 제 1데이터를 유지하는 단계를 포함하는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  20. 제 19항에 있어서, 상기 채널영역이 온/오프 되는 영역에서 상기 비트라인 쌍의 전류가 최대/최소가 되는 값이 상기 리드전압의 전압 값으로 설정되는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  21. 제 19항 또는 제 20항에 있어서, 상기 리드전압은 상기 강유전체의 분극 특성이 변화하는 임계전압 값보다 작은 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  22. 제 19항에 있어서, 상기 제 1데이터는 데이터 "0"인 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  23. 제 19항에 있어서, 상기 리드전압과 상기 음의 리드전압은 절대값의 크기가 같고 위상이 반대인 전압 값임을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  24. 비트라인 쌍 사이에 연결되어 워드라인에 의해 제어되며, 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항이 유도되는 1-T(One-Transistor) FET(Field Effect Transistor) 형 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법에 있어서,
    상기 워드라인에 리드전압이 인가되고, 상기 비트라인 쌍 중 하나의 비트라인에 센싱 바이어스 전압이 인가되며, 상기 비트라인 쌍 중 나머지 비트라인에 그 라운드 전압이 인가되어 데이터를 리드하는 단계;
    상기 워드라인에 상기 리드전압이 인가되고, 상기 비트라인 쌍에 음의 리드전압이 인가되어 제 1데이터를 리프레쉬 하는 단계; 및
    상기 워드라인에 상기 음의 리드전압이 인가되고, 상기 비트라인 쌍에 그라운드 전압이 인가되어 상기 제 1데이터를 유지하는 단계를 포함하는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  25. 제 24항에 있어서, 상기 리드전압은 상기 센싱 바이어스 전압보다 높은 레벨을 갖는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  26. 제 24항에 있어서, 상기 채널영역이 온/오프 되는 영역에서 상기 비트라인 쌍의 전류가 최대/최소가 되는 값이 상기 리드전압의 전압 값으로 설정되는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  27. 제 24항 또는 제 26항에 있어서, 상기 리드전압은 상기 강유전체의 분극 특성이 변화하는 임계전압 값보다 작은 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  28. 제 24항에 있어서, 상기 제 1데이터는 데이터 "0"인 것을 특징으로 하는 강 유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  29. 제 24항에 있어서, 상기 리드전압과 상기 음의 리드전압은 절대값의 크기가 같고 위상이 반대인 전압 값임을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  30. 비트라인 쌍 사이에 연결되어 워드라인에 의해 제어되며, 강유전체층의 극성 상태에 따라 채널영역에 서로 다른 채널 저항이 유도되는 1-T(One-Transistor) FET(Field Effect Transistor) 형 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법에 있어서,
    상기 워드라인에 리드전압이 인가되고, 상기 비트라인 쌍 중 하나의 비트라인에 센싱 바이어스 전압이 인가되며, 상기 비트라인 쌍 중 나머지 비트라인에 그라운드 전압이 인가되어 데이터를 리드하는 단계;
    상기 워드라인에 상기 리드전압이 인가되고, 상기 비트라인 쌍에 상기 그라운드 전압이 인가되어 데이터를 유지하는 단계; 및
    상기 워드라인에 음의 리드전압이 인가되고, 상기 비트라인 쌍에 상기 리드전압이 인가되어 제 2데이터를 리프레쉬 하는 단계를 포함하는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  31. 제 30항에 있어서, 상기 리드전압은 상기 센싱 바이어스 전압보다 높은 레벨 을 갖는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  32. 제 30항에 있어서, 상기 채널영역이 온/오프 되는 영역에서 상기 비트라인 쌍의 전류가 최대/최소가 되는 값이 상기 리드전압의 전압 값으로 설정되는 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  33. 제 30항 또는 제 32항에 있어서, 상기 리드전압은 상기 강유전체의 분극 특성이 변화하는 임계전압 값보다 작은 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  34. 제 30항에 있어서, 상기 제 2데이터는 데이터 "1"인 것을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
  35. 제 30항에 있어서, 상기 리드전압과 상기 음의 리드전압은 절대값의 크기가 같고 위상이 반대인 전압 값임을 특징으로 하는 강유전체 소자를 적용한 반도체 메모리 장치의 제어 방법.
KR1020070067039A 2007-07-04 2007-07-04 강유전체 소자를 적용한 반도체 메모리 장치 및 그 제어방법 KR100866753B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070067039A KR100866753B1 (ko) 2007-07-04 2007-07-04 강유전체 소자를 적용한 반도체 메모리 장치 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070067039A KR100866753B1 (ko) 2007-07-04 2007-07-04 강유전체 소자를 적용한 반도체 메모리 장치 및 그 제어방법

Publications (1)

Publication Number Publication Date
KR100866753B1 true KR100866753B1 (ko) 2008-11-03

Family

ID=40283572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070067039A KR100866753B1 (ko) 2007-07-04 2007-07-04 강유전체 소자를 적용한 반도체 메모리 장치 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR100866753B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026421A (ko) * 1996-10-09 1998-07-15 김광호 강유전체 메모리 장치에서의 비파괴적 억세싱 방법 및 그 억세싱 회로
KR20010031598A (ko) * 1997-11-14 2001-04-16 사토 게니치로 반도체 메모리 및 반도체 메모리의 액세스 방법
KR20060117792A (ko) * 2005-05-13 2006-11-17 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026421A (ko) * 1996-10-09 1998-07-15 김광호 강유전체 메모리 장치에서의 비파괴적 억세싱 방법 및 그 억세싱 회로
KR20010031598A (ko) * 1997-11-14 2001-04-16 사토 게니치로 반도체 메모리 및 반도체 메모리의 액세스 방법
KR20060117792A (ko) * 2005-05-13 2006-11-17 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치

Similar Documents

Publication Publication Date Title
US8164941B2 (en) Semiconductor memory device with ferroelectric device and refresh method thereof
US7599208B2 (en) Nonvolatile ferroelectric memory device and refresh method thereof
US7932547B2 (en) Nonvolatile ferroelectric memory device using silicon substrate, method for manufacturing the same, and refresh method thereof
US5297077A (en) Memory having ferroelectric capacitors polarized in nonvolatile mode
KR100385363B1 (ko) 반도체메모리
US7154788B2 (en) Semiconductor integrated circuit device
KR100849794B1 (ko) 강유전체 소자를 적용한 반도체 메모리 장치
US7426130B2 (en) Ferroelectric RAM device and driving method
US7645617B2 (en) Nonvolatile ferroelectric memory device using silicon substrate, method for manufacturing the same, and refresh method thereof
KR100866705B1 (ko) 강유전체 소자를 적용한 반도체 메모리 장치
KR100866751B1 (ko) 강유전체 소자를 적용한 반도체 메모리 장치 및 그리프레쉬 방법
JP2006190395A (ja) 半導体メモリ
KR100919558B1 (ko) 강유전체 소자를 적용한 반도체 메모리 장치 및 그 리프레쉬 방법
JP4490514B2 (ja) 強誘電体メモリ
KR100919584B1 (ko) 강유전체 소자를 적용한 반도체 메모리 장치 및 그 리프레쉬 방법
KR100866752B1 (ko) 강유전체 소자를 적용한 반도체 메모리 장치 및 그 제어방법
KR100835468B1 (ko) 불휘발성 강유전체 메모리 장치 및 그 리프레쉬 방법
KR100866753B1 (ko) 강유전체 소자를 적용한 반도체 메모리 장치 및 그 제어방법
KR20090031128A (ko) 반도체 메모리 장치 및 그 리프레쉬 방법
US6791861B2 (en) Ferroelectric memory device and a method for driving the same
KR100568866B1 (ko) 강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법
KR100720231B1 (ko) 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치, 그형성 방법 및 그 리프레쉬 방법
TWI402970B (zh) 具有鐵電元件之半導體記憶元件及其更新方法
KR100720230B1 (ko) 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치, 그형성 방법 및 그 리프레쉬 방법
KR100526890B1 (ko) 강유전체 메모리 장치 및 그에 따른 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee