KR100720230B1 - 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치, 그형성 방법 및 그 리프레쉬 방법 - Google Patents

실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치, 그형성 방법 및 그 리프레쉬 방법 Download PDF

Info

Publication number
KR100720230B1
KR100720230B1 KR1020060070963A KR20060070963A KR100720230B1 KR 100720230 B1 KR100720230 B1 KR 100720230B1 KR 1020060070963 A KR1020060070963 A KR 1020060070963A KR 20060070963 A KR20060070963 A KR 20060070963A KR 100720230 B1 KR100720230 B1 KR 100720230B1
Authority
KR
South Korea
Prior art keywords
layer
memory device
insulating layer
silicon substrate
silicon
Prior art date
Application number
KR1020060070963A
Other languages
English (en)
Inventor
강희복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060070963A priority Critical patent/KR100720230B1/ko
Priority to US11/715,880 priority patent/US7932547B2/en
Application granted granted Critical
Publication of KR100720230B1 publication Critical patent/KR100720230B1/ko
Priority to US13/052,417 priority patent/US20110170329A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치, 그 형성 방법 및 그 리프레쉬 방법에 관한 것으로서, 벌크-실리콘(Bulk-Silicon) 기판을 이용하여 불휘발성 특성을 갖는 더블 게이트(Double Gate) 1T-FET 형(1 transistor-Field Effect Transistor Type) 강유전체 메모리 셀을 구현하여 SOI 웨이퍼와 동일한 면적을 가지면서도 더 많은 셀을 형성할 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 실리콘 기판 내의 식각 영역에 형성된 절연층과, 절연층에 의해 감싸지도록 절연층 내에 형성된 버텀 워드라인과, 버텀 워드라인의 상부에 형성된 플로팅 채널층과, 플로팅 채널층의 양단에 형성되되, 절연층의 상부에 형성되는 소스 영역과 실리콘 기판의 상부에 형성되는 드레인 영역을 포함하는 불순물층과, 플로팅 채널층의 상부에 형성된 강유전체층, 및 강유전체층의 상부에 형성된 워드라인을 포함한다.

Description

실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치, 그 형성 방법 및 그 리프레쉬 방법{Non-volatile ferroelectric memory device using silicon substrate, and method for manufacturing thereof and method for refresh thereof}
도 1은 종래기술에 따른 불휘발성 강유전체 메모리 장치의 셀 단면도.
도 2 내지 도 14는 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법에 관한 공정 단면도.
도 15는 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 셀 어레이를 나타낸 도면.
도 16은 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 다른 실시예.
도 17은 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치에서 또 다른 실시예.
도 18은 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 전체 구성도.
도 19는 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 리드 동작 타이밍도.
도 20은 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 라이트 동작 타이밍도.
도 21은 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 데이터 유지 특성을 설명하기 위한 그래프.
도 22는 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 리프레쉬 방법을 설명하기 위한 도면.
본 발명은 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치, 그 형성 방법 및 그 리프레쉬 방법에 관한 것으로서, 벌크-실리콘을 이용하여 불휘발성 특성을 갖는 더블 게이트(Double Gate) 1T 형(1 transistor Capacitor less Type) 강유전체 메모리 장치를 구현할 수 있도록 하는 기술이다.
일반적으로 디램(DRAM)은 휘발성 메모리로서 데이터를 저장하기 위해서는 전력 공급이 지속 되어야 한다. 전력이 순간적으로 끊어지게 되면 램(RAM)이 지니고 있던 데이터가 손실될 수 있다. 이는 디램의 메모리 셀이 충전된 전력을 보관하는 작은 충전자 중심으로 설계되었기 때문이다. 이 충전자들은 매우 작은 충전지와 같은 것으로 계속 재충전이 되지 않으며 미리 충전된 전력마저도 잃게 된다.
리프레쉬(Refresh) 동작이란, 바로 이러한 메모리 칩 안에 있는 메모리 셀의 재충전 과정을 말하는 것으로, 한 번의 리프레쉬 사이클마다 한 열의 메모리 셀이 충전될 수가 있다. 이러한 리프레쉬 동작은 시스템의 메모리 제어에 의해 이루어지나 몇몇 칩들은 자가 리프레쉬 동작을 할 수 있도록 설계되어 있다.
예를 들어, 디램 칩의 경우 자가 리프레쉬 회로를 가지고 있어 CPU(Central Processing Unit)나 외부 리프레쉬 회로의 개입 없이 자생적으로 리프레쉬를 할 수 있도록 하는 기술이 개시된 바 있다. 이러한 자가 리프레쉬 방식은 전력 소모를 현저히 줄여주어 휴대용 컴퓨터에 자주 쓰이게 된다.
이러한 종래의 디램은 휘발성이면서 리프레쉬 주기가 짧기 때문에 리프레쉬 동작을 자주 수행하게 된다. 이에 따라, 리프레쉬 동작으로 인한 전력 소모가 크고 동작 성능이 저하되는 문제점이 있다.
한편, 일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.
이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 기억소자로써 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 이용한 것이다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
상술된 FeRAM에 관한 기술내용은 본 발명과 동일 발명자에 의해 출원된 대한민국 특허 출원 제 2001-57275호에 개시된 바 있다. 따라서, FeRAM에 관한 기본적인 구성 및 그 동작에 관한 자세한 설명은 생략하기로 한다.
이러한 종래의 불휘발성 강유전체 메모리 장치의 단위 셀은, 워드라인의 상태에 따라 스위칭 동작하여 비트라인과 불휘발성 강유전체 캐패시터를 연결시키는 하나의 스위칭 소자와, 스위칭 소자의 일단과 플레이트 라인 사이에 연결된 하나의 불휘발성 강유전체 캐패시터를 구비하여 1T1C(1-Transistor 1-Capacitor) 구조를 이루어진다. 여기서, 종래의 불휘발성 강유전체 메모리 장치의 스위칭 소자는 게이트 제어 신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다.
도 1은 종래기술에 따른 1T(One-Transistor) FET(Field Effect Transistor) 형 불휘발성 강유전체 메모리 장치의 셀 단면도이다.
종래의 1-T FET형 셀은 P형 영역 기판(1) 상에 P형 채널영역과, N형 드레인영역(2) 및 N형 소스영역(3)이 형성된다. 그리고, 채널 영역의 상부에 강유전체층(Ferroelectric layer;4)이 형성되고, 강유전체층(4)의 상부에 워드라인(5)이 형성된다.
이러한 구성을 갖는 종래의 불휘발성 강유전체 메모리 장치는 강유전체층(4)의 분극(Polarization) 극성 상태에 따라 메모리 셀의 채널 저항이 달리지는 특성을 이용하여 데이터를 리드/라이트 한다.
즉, 강유전체층(4)의 극성이 채널에 양(+)의 전하를 유도할 경우 메모리 셀은 고저항 채널 상태가 되어 오프된다. 반대로, 강유전체층(4)의 극성이 채널에 음(-)의 전하를 유도할 경우 메모리 셀은 저저항 채널 상태가 되어 턴온된다. 이와 같이, 종래의 불휘발성 강유전체 메모리 장치는 강유전체층(4)의 분극 극성 종류를 선택하여 셀에 데이터를 라이트 함으로써 비휘발성 메모리 셀이 된다.
하지만, 이러한 종래의 1T-FET 형 강유전체 메모리 장치의 메모리 셀은 주로 SOI(Silicon On Insulator) 기판에 형성되어 SOI 웨이퍼의 가격이 비싸기 때문에 메모리 셀의 제조 단가가 증가하게 되는 문제점이 있다.
그리고, SOI 기판을 이용하는 1T 형 메모리 셀의 구현시 실리콘 기판을 이용하는 1T1C 형 메모리 셀과 호환이 이루어지지 않는다. 즉, 1T 형 메모리 셀은 기존의 디램, 플래시 및 SRAM과 같은 1T1C 형 메모리 셀과 사용되는 웨이퍼, 장비 및 공정 자체가 상이하다. 이에 따라, SOI 기판을 사용하는 1T 형 메모리 셀의 구현시 새로운 웨이퍼, 장비 및 공정 등을 별도로 셋-업(Set Up) 해야만 하는 문제점이 있다.
또한, 종래의 1T-FET 형 강유전체 메모리 장치의 메모리 셀은 불휘발성 특성을 갖지만, 실제 상황에서 시간이 지남에 따라 셀 데이터의 열화 조건이 발생하게 되어 데이터 유지(Retention) 수명에 한계가 있다. 이에 따라, 데이터 유지 특성이 저하되어 오랜 시간 동안 영구적으로 비휘발성 셀 저장 특성을 최상으로 유지하는 것이 어려운 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 벌크-실리콘(Bulk-Silicon) 기판을 이용하여 불휘발성 특성을 갖는 더블 게이트(Double Gate) 1T-FET 형(1 transistor-Field Effect Transistor Type) 강유전체 메모리 셀을 구현할 수 있도록 하는데 그 목적이 있다.
그리고, 본 발명은 불휘발성 특성을 갖는 강유전체 메모리 장치에서 전원의 오프시 데이터를 그대로 보존할 수 있음과 동시에 특정 주기로 리프레쉬를 수행하여 열화된 셀 데이터를 복구함으로써 데이터 유지(Retention) 특성을 향상시킬 수 있도록 하는데 그 목적이 있다.
또한, 본 발명은 디램과는 달리 불휘발성 특성을 가지므로 전원의 온/오프 시간을 합하여 전체 데이터 유지 시간으로 설정하게 되어 리프레쉬 동작을 자주 수행하지 않도록 함으로써 전력 소모를 감소시키고 동작성능을 향상시킬 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치는, 실리콘 기판 내의 식각 영역에 형성된 절연층; 절연층에 의해 감싸지도록 절연층 내에 형성된 버텀 워드라인; 버텀 워드라인의 상부에 형성된 플로팅 채널층; 플로팅 채널층의 양단에 형성되되, 절연층의 상부에 형성되는 소스 영역과 실리콘 기판의 상부에 형성되는 드레인 영역을 포함하는 불순물층; 플로팅 채널층의 상부에 형성된 강유전체층; 및 강유전체층의 상부에 형성된 워드라인을 포함하는 것을 특징으로 한다.
그리고, 본 발명은 버텀 워드라인과, 버텀 워드라인의 상부에 형성된 플로팅 채널층 및 플로팅 채널층의 양단에 형성된 드레인/소스영역을 포함하는 실리콘 기판; 플로팅 채널층의 상부에 형성된 강유전체층; 강유전체층의 상부에 형성된 워드라인을 포함하고, 강유전체층의 극성 상태에 따라 플로팅 채널층의 채널영역에 서로 다른 채널 저항을 유도하여 데이터를 리드/라이트하는 메모리 셀; 및 메모리 셀 에 저장된 데이터의 유지 특성을 개선하기 위해 특정 리프레쉬 주기로 리프레쉬 동작을 수행하는 리프레쉬 제어 수단을 포함하는 것을 특징으로 한다.
또한, 본 발명은 데이터의 리드/라이트가 이루어지는 불휘발성 메모리 셀을 포함하여 구성된 셀 어레이; 리프레쉬 신호에 따라 메모리 셀에 저장된 데이터의 유지 특성을 개선하기 위한 리프레쉬 동작을 제어하는 리프레쉬 제어 수단; 라스신호 및 리프레쉬 제어 수단의 출력에 따라 입력되는 로오 어드레스를 래치하고 디코딩하여 셀 어레이에 출력하는 로오 어드레스 제어수단; 카스신호에 따라 입력되는 컬럼 어드레스를 래치하고 디코딩하는 컬럼 어드레스 제어수단; 및 출력인에이블 신호 및 리드/라이트 명령에 따라 셀 어레이의 리드/라이트 동작을 제어하는 입/출력 로직을 포함하고, 셀 어레이는 실리콘 기판 내의 식각 영역에 형성된 절연층; 절연층에 의해 감싸지도록 절연층 내에 형성된 버텀 워드라인; 버텀 워드라인의 상부에 형성된 플로팅 채널층; 플로팅 채널층의 양단에 형성되되, 절연층의 상부에 형성되는 소스 영역과 실리콘 기판의 상부에 형성되는 드레인 영역을 포함하는 불순물층; 플로팅 채널층의 상부에 형성된 강유전체층; 및 강유전체층의 상부에 형성된 워드라인을 포함하는 것을 특징으로 한다.
또한, 본 발명의 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 리프레쉬 방법은, 버텀 워드라인과, 버텀 워드라인의 상부에 형성된 플로팅 채널층 및 플로팅 채널층의 양단에 형성된 드레인/소스영역을 포함하는 실리콘 기판; 플로팅 채널층의 상부에 형성된 강유전체층; 강유전체층의 상부에 형성된 워드라인을 포함하고, 강유전체층의 극성 상태에 따라 플로팅 채널층의 채널영역에 서로 다른 채널 저항을 유도하여 데이터를 리드/라이트하는 더블 게이트 1T-FET 형 셀 구조의 메모리 셀을 포함하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치에 있어서, 메모리 셀에 데이터를 리드/라이트하는 단계; 및 메모리 셀에 저장된 데이터의 유지 특성을 개선하기 위해 메모리 셀의 데이터를 리프레쉬 하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법은, 실리콘 기판상에 형성된 식각 마스크를 통해 실리콘 기판을 T자 형태로 식각하여 일정간격으로 이격된 복수개의 T-형 실리콘을 형성하는 단계; 복수개의 T-형 실리콘을 포함하는 구조물 전면에 일정 두께의 제 1절연층을 형성하고, 복수개의 T-형 실리콘 사이의 식각 영역의 양단에 일정 두께를 갖는 버텀 워드라인을 매립하는 단계; 구조물 전면에 갭-필 공정을 수행하여 제 2절연층을 매립하고, 복수개의 T-형 실리콘의 상부 측면과 상부를 감싸는 제 1절연층과 제 2절연층을 식각하는 단계; 복수개의 T-형 실리콘 사이의 식각 영역에 실리콘을 매립하여 결정을 성장시키는 단계; 구조물의 상부 전면에 강유전체층과 워드라인을 차례로 형성하고, 강유전체층과 상기 워드라인을 선택적으로 식각하는 단계; 복수개의 T-형 실리콘과 실리콘에 불순물을 주입하여 드레인/소스 영역을 형성하고, 드레인/소스 영역과 분리되는 플로팅 채널층을 형성하는 단계; 및 불순물층의 상부에 센싱라인과 비트라인을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2 내지 도 14는 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법에 관한 공정 단면도이다.
먼저, 도 2에서와 같이 베어 웨이퍼(Bare Wafer)인 P-형 기판(100)을 형성한다. 그리고, 도 3에서와 같이, P-형 기판(100)의 상부에 T-형 식각 마스크(102)를 형성한다. 여기서, P-형 기판(100)은 후술하는 T-형 실리콘 구조를 형성하기 위한 것으로, 벌크 실리콘(Bulk Silicon)으로 형성되는 것이 바람직하다.
이후에, 도 4에서와 같이 T-형 식각 마스크(102)를 식각 마스크로 하여 P-형 기판(100)을 T자 형태로 식각한다. 이에 따라, P-형 기판(100)의 상부에 T-형 실리콘(104)이 일정 간격으로 형성된다. 여기서, 각각의 T-형 실리콘(104) 사이의 영역에는 T자 모양을 거꾸로 뒤집어 놓은 형태의 T-형 식각 영역 (A)이 형성된다.
이어서, 도 5에서와 같이, 상술된 T-형 실리콘(104)을 포함하는 구조물 전면에 절연층(106)을 형성한다. 이때, P-형 기판(100)의 상부와 T-형 실리콘(104)을 모두 감싸도록 일정 두께를 갖는 절연층(106)을 형성한다.
다음에, 도 6에서와 같이, T-형 식각 영역 (A)의 양단에 버텀 워드라인(108)을 형성한다. 이때, T-형 실리콘(104)의 하부 에지 영역의 양단에 버텀 워드라인(108)이 매립되도록 하고, T-형 식각 영역 (A)이 노출되는 중앙 영역은 버텀 워드라인이 채워지지 않도록 한다.
이후에, 도 7에서와 같이, 상기 구조물 전면에 버텀 워드라인(108) 사이의 공간을 매우기 위한 갭-필(Gap-Fill) 공정을 수행하여 절연층(110)을 매립한다. 이때, 절연층(110)은 T-형 식각 영역 (A)의 중앙 영역에 채워지도록 하며, 절연 층(110)은 절연층(106)과 동일한 높이가 되도록 형성한다.
이어서, 도 8에서와 같이, T-형 실리콘(104)의 측면과 상부를 감싸는 절연층(106)을 에치-백(Etch-Back) 공정을 통해 식각하여 제거한다. 이에 따라, 이웃하는 T-형 실리콘(104) 사이의 하부 에지 영역에 형성된 버텀 워드라인(108)을 절연층(110)이 감싸는 형태가 된다. 즉, 이웃하는 T-형 실리콘(104) 사이의 상부 식각 영역 (B) 에는 절연층(110)을 매립하지 않도록 한다.
이후에, 도 9에서와 같이, T-형 실리콘(104) 사이의 상부 식각 영역 (B)에 T-형 실리콘(104)의 상부 (B) 영역과 동일한 높이를 갖는 단결정 실리콘(Single Crystal Silicon;112)을 매립한다. 그리고, 단결정을 갖는 T-형 실리콘(104) 상부 (B) 영역에 단결정을 갖는 실리콘(112)을 매립하여 결정을 성장시킨다.
따라서, 단결정을 갖는 T-형 실리콘(104)과 실리콘(112) 영역이 단결정으로 성장되어 서로 연결되도록 한다. 이에 따라, T-형 실리콘(104)과 실리콘(112) 영역의 사이에 여유 공간이 없도록 함으로써 플로팅 채널 영역을 충분히 활용할 수 있도록 한다.
또한, 본 발명에서는 T-형 실리콘(104) 사이의 (B) 영역에 단결정을 갖는 실리콘(112)을 성장시키는 것을 그 실시예로 설정하였지만, 본 발명은 이에 한정되지 않는다. 즉, T-형 실리콘(104) 사이의 (B) 영역에 다결정을 갖는 실리콘(미도시)을 매립시키고, 열처리 성장하여 실리콘(112)과 같이 단결정화하여 사용할 수도 있다. 여기서, 다결정 실리콘은 비결정질 실리콘(Amorphous Silicon) 또는 폴리 실리콘(Poly Silicon)으로 이루어지는 것이 바람직하다.
이어서, 도 10에서와 같이, 상술된 T-형 실리콘(104)과, 실리콘(112) 영역의 상부에 강유전체층(114)을 형성한다.
이후에, 도 11에서와 같이, 강유전체층(114)의 상부에 워드라인(116) 게이트 영역을 형성하고, 식각 마스크(미도시)를 통해 강유전체층(114)과 워드라인(116)을 선택적으로 식각한다. 이에 따라, 복수개의 워드라인(116)은 버텀 워드라인(108)의 상측 영역에서 일정 간격으로 이격되어 배치되도록 한다. 이때, 복수개의 워드라인(116)은 T-형 실리콘(104)의 양 끝단에서 플로팅 바디(Floating Body) 영역에 형성되되, T-형 실리콘(104)과 P-형 기판(100)이 연결되는 (C) 영역의 상측에는 형성되지 않도록 한다.
이어서, 도 12에서와 같이, T-형 실리콘(104)의 상부 영역과 실리콘(110) 영역에 불순물 주입층인 N+층(118)을 주입하여 일정 간격으로 이격된 플로팅 채널층(104b)을 형성한다. 여기서, 상술된 플로팅 채널층(104b)의 채널영역은 플로팅 상태가 되며, 플로팅 채널층(104b)에는 N+층(118)이 주입되지 않는다. 그리고, 각각의 플로팅 채널층(104b)은 버텀 워드라인(108)의 상측 및 강유전체층(114)의 하부에 각각 형성된다. 또한, 플로팅 채널층(104b)의 양단에 형성된 N+층(118)은 드레인/소스 영역으로 사용된다.
이때, N+층(118)이 주입된 T-형 실리콘(104)의 상부 영역과 P-형 기판(100)이 연결되는 영역에 벌크 연결 실리콘(104a)이 형성된다. 여기서, 벌크 연결 실리콘(104a)은 절연층(110)과 동일한 높이로 남게 된다. 그리고, 플로팅 채널 층(104b)은 벌크 연결 실리콘(104a)이 형성되지 않는 버텀 워드라인(108)의 상부 영역에 형성된다.
즉, 벌크 연결 실리콘(104a)의 상부에 N+층(118)을 주입하여 벌크 실리콘과, 소스 및 드레인 단을 전기적으로 분리한다. 여기서, 벌크 연결 실리콘(104a)의 상부에 형성된 N+층(118)은 소스 및 드레인 영역으로 활용된다. 그리고, 실리콘(112)의 매립층에 N+ 층(118)을 주입하여 소스/드레인 단을 형성함으로써 플로팅 바디 영역은 항상 좋은 실리콘 특성을 사용할 수 있게 된다.
이후에, 도 13에서와 같이, N+층(118)의 상부 영역에서 워드라인(116)과 지그재그 형태로 센싱라인 콘택(120a~120c) 및 비트라인 콘택(122a,122b)이 형성된다. 즉, N+층(118)의 상부에 형성된 센싱라인 콘택(120a~120c) 및 비트라인 콘택(122a,122b)은 라인 패턴(Line Pattern) 공정을 통해 워드라인(116)의 사이사이 영역에 교번적으로 형성된다.
이때, 센싱라인 콘택(120a~120c)은 벌크 연결 실리콘(104a)이 형성되지 않는 영역 절연층(110)의 상측 영역에 형성된다. 그리고, 비트라인과 연결되는 비트라인 콘택(122a,122b)은 벌크 연결 실리콘(104a)이 형성된 영역의 상측에 각각 형성된다.
이후에, 센싱라인 콘택(120a~120c)의 상부에 센싱라인(124a~124c)을 각각 형성한다. 그리고, 비트라인 콘택(122a,122b)의 상부에 비트라인 콘택패드(126a,126b)를 각각 형성한다.
이어서, 도 14에서와 같이, 비트라인 콘택패드(126a,126b)의 상부에 비트라인 콘택(128)을 형성한다. 그리고, 비트라인 콘택(128)의 상측에 비트라인 콘 택(128)과 연결되어 일자형으로 연장된 길이를 갖는 비트라인(130)을 형성한다.
이러한 구성을 갖는 본 발명은 실리콘 기판을 이용하여 T-형 실리콘을 형성한 후, T-형 실리콘의 하부 에지 영역에 버텀 워드라인을 형성하고, 상부 실리콘 영역에 플로팅 채널 형태의 1T-FET형 강유전체 메모리 셀을 형성하게 된다.
여기서, 플로팅 채널층(104b)의 드레인/소스 영역은 N-형 반도체가 사용되고 채널영역은 P-형 반도체가 사용되는 것이 바람직하다. 반대로, 플로팅 채널층(104b)의 드레인/소스 영역은 P-형 반도체가 사용되고, 채널영역은 N-형 반도체가 사용될수도 있다. 그리고, 플로팅 채널층(104b)의 반도체는 탄소 나노 튜브(Carbon Nano Tube), 실리콘 또는 Ge(게르마늄) 등의 재료가 이용될 수 있다.
따라서, 본 발명은 강유전체층(114)의 분극(Polarization) 극성 상태에 따라 플로팅 채널층(104b)의 채널 저항이 달리지는 특성을 이용하여 데이타를 리드/라이트 한다.
즉, 플로팅 채널층(104b)의 드레인영역과 소스영역은 N형 반도체로 이루어지고, 채널 영역은 P형으로 이루어진다고 가정한다. 그러면, 강유전체층(114)의 극성이 플로팅 채널층(104b)의 채널영역에 양(+)의 전하를 유도할 경우 메모리 셀은 고저항 상태가 되어 채널이 오프된다. 반대로, 강유전체층(114)의 극성이 채널영역에 음(-)의 전하를 유도할 경우 메모리 셀은 저저항 상태가 되어 채널이 턴온된다. 이와 같이, 본 발명은 강유전체층(114)의 분극 극성 종류를 선택하여 셀에 데이터를 라이트 함으로써 비휘발성 메모리 셀이 된다.
도 15는 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장 치의 셀 어레이를 나타낸 도면이다.
본 발명의 셀 어레이는 복수개의 워드라인 WL, 복수개의 버텀 워드라인 BWL, 복수개의 센싱라인 SL이 일정 간격을 두고 로오 방향으로 배열된다. 그리고, 복수개의 비트라인 BL은 복수개의 워드라인 WL, 복수개의 버텀 워드라인 BWL, 및 복수개의 센싱라인 SL과 교차되도록 컬럼 방향으로 배열된다. 또한, 복수개의 비트라인 BL과, 복수개의 워드라인 WL, 복수개의 버텀 워드라인 BWL, 및 복수개의 센싱라인 SL이 교차하는 영역에 복수개의 단위 셀 C이 형성된다.
여기서, 인접한 두 개의 단위 셀 C1,C2은 소스 단자가 공통 연결되어 센싱라인 SL과 연결되고, 드레인 단자가 공통 연결되어 비트라인 BL과 연결된다. 그리고, 인접한 두 개의 단위 셀 C1,C2의 게이트 단자는 서로 다른 워드라인 WL<0>,WL<1> 및 버텀 워드라인 BWL<0>,BWL<1>과 각각 연결된다.
그리고, 센스앰프(Sense Amplifier) S/A는 셀 데이터를 감지 및 증폭하여 데이터 "1"과, 데이터 "0"을 구별하기 위한 구성으로, 각각의 비트라인 BL과 연결된다. 그리고, 라이트 드라이버(Write Driver) W/D는 메모리 셀에 데이터를 라이트할 경우 라이트 데이터에 따라 구동 전압을 생성하여 비트라인 BL에 공급하는 구성으로, 각각의 비트라인 BL과 연결된다.
또한, 레지스터(Register) REG는 센스앰프 S/A의 데이터를 일시적으로 저장하기 위한 임시 기억 장치로, 각각의 비트라인 BL과 연결된다. 여기서, 센스앰프 S/A와, 라이트 드라이버 W/D 및 레지스터 REG에는 레퍼런스 전압 ref이 공급된다.
도 16은 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장 치의 다른 실시예이다.
도 16의 실시예는 강유전체층(114)과 플로팅 채널층(104b) 사이에 버퍼 절연층(132)이 형성되는 것이 도 14의 실시예와 상이하다. 여기서, 버퍼 절연층(132)은 플로팅 채널층(104b)과 강유전체층(114) 사이의 공정적 및 재료적인 차이점을 극복하기 위해 형성된다.
도 17은 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치에서 또 다른 실시예이다.
도 17의 실시예는 버퍼 절연층(132)과 플로팅 채널층(104b) 사이에 플로팅 도전층(134)이 형성되는 것이 도 16의 실시예와 상이하다. 여기서, 플로팅 도전층(134)은 강유전체층(114)의 분극 전하를 보호하여 데이터 유지(Retention) 특성을 향상시키기 위해 형성된다. 그리고, 플로팅 도전층(134)과 플로팅 채널층(104b) 사이에는 절연층이 형성되어 전기적 절연을 위한 버퍼층이 형성된다.
도 18은 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 전체 구성도이다.
본 발명은 패드 어레이(200)와, 리프레쉬 제어수단(210)과, 로오 어드레스 레지스터(220)와, 로오 타이밍 로직(230)과, 로오 디코더(240)와, 셀 어레이(250)와, 컬럼 타이밍 로직(260)과, 컬럼 어드레스 레지스터(270)와, 컬럼 디코더(280) 및 입/출력 로직(290)을 포함한다.
여기서, 리프레쉬 제어수단(210)은 리프레쉬 제어부(Refresh Controller;211)와, 리프레쉬 카운터(Refresh Counter;212)를 포함한다. 그리고, 본 발명의 셀 어레이(250)는 도 2 내지 도 14의 공정에 따른 더블 게이트(Double Gate) 1T-FET 형 단위 셀을 복수개 포함하는 형태로 구성된다.
패드 어레이(200)는 복수개의 패드 PAD를 포함하며, 하나의 패드를 통해 로오 어드레스와 컬럼 어드레스를 입력받아 시간차를 두고 출력한다. 그리고, 리프레쉬 제어부(211)는 리프레쉬 동작을 제어하기 위한 리프레쉬 신호 REF를 출력한다. 리프레쉬 카운터(212)는 리프레쉬 제어부(211)로부터 인가되는 리프레쉬 신호 REF에 따라 리프레쉬 주기를 카운팅한다.
그리고, 로오 어드레스 레지스터(220)는 패드 어레이부(200)로부터 인가되는 로오 어드레스를 입력받아 임시 저장하고 로오 타이밍 로직(230)의 제어에 따라 이를 로오 디코더(240)에 출력한다. 로오 타이밍 로직(130)은 라스신호 /RAS에 따라 로오 어드레스 레지스터(220)의 저장 동작 및 어드레스 출력 타이밍을 제어한다. 로오 디코더(240)는 로오 어드레스 레지스터(220)로부터 인가되는 로오 어드레스를 디코딩하여 셀 어레이(250)에 출력한다.
또한, 컬럼 타이밍 로직(260)은 카스신호 /CAS에 따라 컬럼 어드레스 레지스터(270)의 저장 동작 및 어드레스 출력 타이밍을 제어한다. 그리고, 컬럼 어드레스 레지스터(270)는 패드 어레이(200)로부터 인가되는 컬럼 어드레스를 입력받아 임시 저장하고 컬럼 타이밍 로직(260)의 제어에 따라 이를 컬럼 디코더(280)에 출력한다. 컬럼 디코더(280)는 컬럼 어드레스 레지스터(270)로부터 인가되는 컬럼 어드레스를 디코딩하여 셀 어레이(250)에 출력한다.
입/출력 로직(290)은 리드/라이트 명령 R,/W에 따라 셀 어레이(250)에 저장 된 데이터를 리드하거나, 셀 어레이(250)에 데이터를 저장한다. 그리고, 입/출력 로직(290)은 출력 인에이블 신호 /OE에 따라 셀 어레이(250)에 저장된 데이터를 데이터 입/출력 버스에 출력한다.
도 19는 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 리드 동작 타이밍도이고, 도 20은 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 라이트 동작 타이밍도이다.
상술된 구성을 갖는 본 발명의 동작 과정을 도 19 및 도 20의 동작 타이밍도를 참조하여 설명하면 다음과 같다.
먼저, 패드 어레이(200)는 복수개의 패드 PAD를 통해 로오 어드레스와 컬럼 어드레스를 입력받아 로오 어드레스 레지스터(220) 및 컬럼 어드레스 레지스터(270)에 각각 출력한다. 이후에, 로오 어드레스 레지스터(220) 및 컬럼 어드레스 레지스터(270)는 로오 타이밍 로직(230)과 컬럼 타이밍 로직(260)의 제어에 따라 타이밍 멀티플렉싱(Timing Multiplexing) 방법으로 일정 시간 차를 두고 로오 어드레스 및 컬럼 어드레스를 출력한다.
이때, 도 19 및 도 20의 동작 타이밍도에서 보는 바와 같이, 로오 어드레스 레지스터(220)는 라스신호 /RAS에 동기하여 로오 어드레스를 임시 저장하고 로오 디코더(240)에 출력하게 된다. 이러한 로오 어드레스의 출력 동작시 컬럼 어드레스 레지스터(270)는 입력된 컬럼 어드레스를 임시 저장하게 된다.
반면에, 도 19 및 도 20의 동작 타이밍도에서 보는 바와 같이, 컬럼 어드레스 레지스터(270)는 카스신호 /CAS에 동기하여 컬럼 어드레스를 임시 저장하고 컬 럼 디코더(280)에 출력하게 된다. 이러한 컬럼 어드레스의 출력 동작시 로오 어드레스 레지스터(220)는 입력된 로오 어드레스를 임시 저장하게 된다.
이어서, 리드 동작 모드시 리드명령 R이 활성화된 상태에서 출력 인에이블 신호 /OE가 활성화되면 입/출력 로직(290)에 따라 셀 어레이(250)에 저장된 데이터가 데이터 버스에 출력된다. 반면에, 라이트 동작 모드시 라이트 명령 /W이 활성화된 상태에서 출력 인에이블 신호 /OE가 비활성화되면 입/출력 로직(290)에 따라 셀 어레이(150)에 데이터를 저장하게 된다.
그리고, 리프레쉬 제어부(211)는 리프레쉬 동작 명령이 인가되면 리프레쉬 동작을 수행하기 위한 리프레쉬 신호 REF를 출력한다. 그리고, 리프레쉬 카운터(212)는 리프레쉬 제어부(211)로부터 인가되는 리프레쉬 신호 REF에 따라 리프레쉬 주기를 카운팅하여 로오 어드레스 레지스터(220)에 리프레쉬 어드레스를 출력한다. 리프레쉬 카운터(212)에서 출력된 리프레쉬 어드레스는 로오 어드레스 레지스터(220)에 저장된다. 이후에, 컬럼 타이밍 로직(260)은 카스신호 /CAS에 응답하여 레지스터 REG에 저장된 리프레쉬 데이터를 셀 어레이(250)에 라이트하게 된다.
여기서, 리프레쉬 신호 REF는 라스신호 /RAS 및 카스신호 /CAS를 이용한 제어신호 일 수도 있다. 즉, 리프레쉬 신호 REF가 라스신호 /RAS 및 카스신호 /CAS를 이용한 제어신호일 경우 카스 비포 라스(/CBR;/CAS Before /RAS) 방식을 사용하여 리프레쉬 동작을 수행하게 된다.
예를 들어, 정상동작 모드일 경우에는 라스신호 /RAS가 카스신호 /CAS 보다 먼저 활성화되어 로오 타이밍 로직(230) 및 컬럼 타이밍 로직(260)에 따라 정상 동 작이 수행된다.
반면에, 리프레쉬 모드일 경우에는 신호 감지수단(미도시)을 통해 카스신호 /CAS가 라스신호 /RAS 보다 먼저 천이(Transition) 되는 것을 감지하여 리프레쉬 신호 REF가 활성화된다. 그리고, 정상 동작 모드의 경로가 차단된 상태에서 리프레쉬 카운터(212)에 따라 생성된 리프레쉬 어드레스에 따라 리프레쉬 동작을 수행하게 된다. 여기서, 카스신호 /CAS와 라스신호 /RAS가 동시에 천이되는 것을 감지하여 리프레쉬 신호 REF가 활성화될 수도 있다.
본 발명에서는 카스 비포 라스(/CBR;/CAS Before /RAS) 방식을 이용한 리프레쉬 방식을 그 실시예로 설명하였지만, 본 발명은 이에 한정되는 것이 아니라, 셀프(Self) 리프레쉬, 오토(Auto) 리프레쉬 또는 클럭 등을 이용하여 유사하게 적용 가능한 여러 가지 방식을 통하여 리프레쉬 동작을 수행할 수도 있다.
도 21은 본 발명에 따른 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 데이터 유지 특성을 설명하기 위한 그래프이다.
종래의 1T-FET 형 강유전체 메모리 장치의 메모리 셀은 불휘발성 특성을 갖지만, 실제 상황에서 시간이 지남에 따라 셀 데이터의 열화 조건이 발생하게 되어 데이터 유지(Retention) 수명에 한계가 있다. 이에 따라, 시간이 지남에 따라 비셀 데이터 "1","0"에 대응하는 비트라인 BL 전류가 감소하게 된다.
하지만, 본 발명은 비트라인 BL 전류가 감소하는 특정 시점에서 특정 주기로 리프레쉬 동작을 수행함으로써 열화된 셀 데이터를 복구하여 데이터 유지(Retention) 특성을 향상시킬 수 있도록 한다.
즉, 본 발명은 메모리 셀의 저장 데이터 유지 특성이 기설정된 목표 값 이상으로 감소할 경우 리프레쉬 회로를 구동하여 셀 데이터를 다시 초기 상태로 복구시키도록 한다. 이와 같이 설정한 셀의 열화 한계 목표 시간이 리프레쉬 시간이 되고, 모든 셀들은 리프레쉬 시간 안에서 항상 동작하게 된다.
여기서, 본 발명은 디램과는 달리 불휘발성 특성이 있으므로 전원이 오프되어도 상관없다. 그리고, 전원의 온/오프 시간을 합하여 전체 데이터 유지 시간으로 설정하게 되어 리프레쉬 동작을 자주 수행하지 않도록 함으로써 전력 소모를 감소시키고 동작성능을 향상시킬 수 있도록 한다.
도 22는 본 발명에 따른 불휘발성 강유전체 메모리 장치의 리프레쉬 방법을 설명하기 위한 도면이다. 본 발명에 따른 리프레쉬 방법은 크게 분산(Distributed) 리프레쉬 방법과, 버스트(Burst) 리프레쉬 방법으로 나뉜다.
첫 번째, 분산 리프레쉬 방법은 리프레쉬 시간 내에 모든 셀들이 리프레쉬 될 수 있도록 동일한 시간 배분으로 리프레쉬 동작을 수행하는 방법이다. 즉, 8k 개의 로오가 리프레쉬 된다면 각각의 분산 리프레쉬 동작 주기는 (리프레쉬 시간)/8k가 되는 주기로 리프레쉬 동작이 수행된다. 이에 따라, 모든 워드라인 WL에 대해 데이터가 써져야만 초기화 상태가 된다.
두 번째, 버스트 리프레쉬 방법은 버스트 리프레쉬 사이클 시간 동안 8k 리프레쉬 사이클을 연속해서 수행하는 방법을 말한다. 여기서, 각각의 펄스는 각각의 리프레쉬 사이클을 의미하는 것으로, 펄스가 비활성화 상태인 리드/라이트 동작 사이클 구간에서는 정상 동작을 수행하도록 한다.
이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 갖는다.
첫째, 상대적으로 가격이 싼 벌크-실리콘(Bulk-Silicon) 기판을 이용하여 불휘발성 특성을 갖는 더블 게이트(Double Gate) 1T-FET 형(1 transistor-Field Effect Transistor Type) 강유전체 메모리 셀을 구현하여 메모리 셀의 제조 단가를 현저하게 줄일 수 있도록 한다.
둘째, 실리콘 기판을 이용하여 불휘발성 특성을 갖는 더블 게이트 1T-FET 형 강유전체 메모리 셀을 구현하여 1T1C 형 메모리 셀과 웨이퍼, 장비 및 공정 등의 호환성이 이루어질 수 있도록 한다.
셋째, 불휘발성 특성을 갖는 강유전체 메모리 장치에서 전원의 오프시 데이터를 그대로 보존할 수 있음과 동시에 특정 주기로 리프레쉬를 수행하여 열화된 셀 데이터를 복구함으로써 데이터 유지(Retention) 특성을 향상시킬 수 있도록 한다.
넷째, 본 발명은 디램과는 달리 불휘발성 특성을 가지므로 전원의 온/오프 시간을 합하여 전체 데이터 유지 시간으로 설정하게 되어 리프레쉬 동작을 자주 수행하지 않도록 함으로써 전력 소모를 감소시키고 동작성능을 향상시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (55)

  1. 실리콘 기판 내의 식각 영역에 형성된 절연층;
    상기 절연층에 의해 감싸지도록 상기 절연층 내에 형성된 버텀 워드라인;
    상기 버텀 워드라인의 상부에 형성된 플로팅 채널층;
    상기 플로팅 채널층의 양단에 형성되되, 상기 절연층의 상부에 형성되는 소스 영역과 상기 실리콘 기판의 상부에 형성되는 드레인 영역을 포함하는 불순물층;
    상기 플로팅 채널층의 상부에 형성된 강유전체층; 및
    상기 강유전체층의 상부에 형성된 워드라인을 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  2. 제 1항에 있어서, 상기 실리콘 기판은 P-형 기판인 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  3. 제 1항에 있어서, 상기 드레인 영역은 상기 실리콘 기판이 일정 부분 노출되는 벌크 연결 실리콘 영역과 연결되는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  4. 제 3항에 있어서, 상기 벌크 연결 실리콘 영역은 상기 절연층과 동일한 높이로 형성되는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  5. 제 1항에 있어서, 상기 불순물층의 상부에 형성되고, 상기 워드라인과 지그재그 형태로 교번적으로 형성된 센싱라인 콘택 및 비트라인 콘택을 더 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  6. 제 1항 또는 제 5항에 있어서, 상기 드레인 영역의 상부에 형성되되, 상기 절연층이 형성되지 않는 상기 실리콘 기판의 상측에 형성되는 비트라인을 더 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  7. 제 1항 또는 제 5항에 있어서, 상기 소스 영역의 상부에 형성되되, 상기 실리콘 기판이 형성되지 않는 상기 절연층의 상측에 형성되는 센싱라인을 더 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  8. 제 1항에 있어서, 상기 불순물층은 N+층인 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  9. 제 1항에 있어서, 상기 플로팅 채널층과 상기 강유전체층 사이에 형성된 버퍼 절연층을 더 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  10. 제 9항에 있어서, 상기 버퍼 절연층과 상기 플로팅 채널층 사이에 형성된 플로팅 도전층을 더 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  11. 버텀 워드라인과, 상기 버텀 워드라인의 상부에 형성된 플로팅 채널층 및 상기 플로팅 채널층의 양단에 형성된 드레인/소스영역을 포함하는 실리콘 기판; 상기 플로팅 채널층의 상부에 형성된 강유전체층; 상기 강유전체층의 상부에 형성된 워드라인을 포함하고, 상기 강유전체층의 극성 상태에 따라 상기 플로팅 채널층의 채널영역에 서로 다른 채널 저항을 유도하여 데이터를 리드/라이트하는 메모리 셀; 및
    상기 메모리 셀에 저장된 데이터의 유지 특성을 개선하기 위해 특정 리프레쉬 주기로 리프레쉬 동작을 수행하는 리프레쉬 제어 수단을 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  12. 제 11항에 있어서, 상기 메모리 셀은 더블 게이트 1T-FET 형 셀 구조로 이루어짐을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  13. 제 11항에 있어서, 상기 실리콘 기판은
    상기 실리콘 기판 내의 식각 영역에 형성된 절연층;
    상기 절연층 내에 형성되어 상기 절연층에 의해 감싸지도록 형성된 버텀 워드라인;
    상기 버텀 워드라인의 상부에 형성된 상기 플로팅 채널층; 및
    상기 플로팅 채널층의 양단에 형성되되, 상기 절연층의 상부에 형성되는 소스 영역과 상기 실리콘 기판의 상부에 형성되는 드레인 영역을 포함하는 불순물층을 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  14. 제 13항에 있어서, 상기 실리콘 기판은 P-형 기판인 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  15. 제 13항에 있어서, 상기 드레인 영역은 상기 실리콘 기판이 특정 부분 노출되는 벌크 연결 실리콘 영역과 연결되는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  16. 제 15항에 있어서, 상기 벌크 연결 실리콘 영역은 상기 절연층과 동일한 높이로 형성되는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  17. 제 13항에 있어서, 상기 불순물층의 상부에 형성되고, 상기 워드라인과 지그 재그 형태로 교번적으로 형성된 센싱라인 콘택 및 비트라인 콘택을 더 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  18. 제 13항 또는 제 17항에 있어서, 상기 드레인 영역의 상부에 형성되되, 상기 절연층이 형성되지 않는 상기 실리콘 기판의 상측에 형성되는 비트라인을 더 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  19. 제 13항 또는 제 17항에 있어서, 상기 소스 영역의 상부에 형성되되, 상기 실리콘 기판이 형성되지 않는 상기 절연층의 상측에 형성되는 센싱라인을 더 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  20. 제 13항에 있어서, 상기 불순물층은 N+층인 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  21. 제 11항에 있어서, 상기 플로팅 채널층과 상기 강유전체층 사이에 형성된 버퍼 절연층을 더 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  22. 제 21항에 있어서, 상기 버퍼 절연층과 상기 플로팅 채널층 사이에 형성된 플로팅 도전층을 더 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  23. 데이터의 리드/라이트가 이루어지는 불휘발성 메모리 셀을 포함하여 구성된 셀 어레이;
    리프레쉬 신호에 따라 상기 메모리 셀에 저장된 데이터의 유지 특성을 개선하기 위한 리프레쉬 동작을 제어하는 리프레쉬 제어 수단;
    라스신호 및 상기 리프레쉬 제어 수단의 출력에 따라 입력되는 로오 어드레스를 래치하고 디코딩하여 상기 셀 어레이에 출력하는 로오 어드레스 제어수단;
    카스신호에 따라 입력되는 컬럼 어드레스를 래치하고 디코딩하는 컬럼 어드레스 제어수단; 및
    출력인에이블 신호 및 리드/라이트 명령에 따라 상기 셀 어레이의 리드/라이트 동작을 제어하는 입/출력 로직을 포함하고,
    상기 셀 어레이는
    실리콘 기판 내의 식각 영역에 형성된 절연층;
    상기 절연층에 의해 감싸지도록 상기 절연층 내에 형성된 버텀 워드라인;
    상기 버텀 워드라인의 상부에 형성된 플로팅 채널층;
    상기 플로팅 채널층의 양단에 형성되되, 상기 절연층의 상부에 형성되는 소스 영역과 상기 실리콘 기판의 상부에 형성되는 드레인 영역을 포함하는 불순물층;
    상기 플로팅 채널층의 상부에 형성된 강유전체층; 및
    상기 강유전체층의 상부에 형성된 워드라인을 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  24. 제 23항에 있어서, 상기 리프레쉬 제어 수단은
    상기 라스신호와 상기 카스신호에 따라 리프레쉬 동작을 제어하기 위한 제어신호를 출력하는 리프레쉬 제어부; 및
    상기 제어신호에 따라 리프레쉬 주기를 카운팅하는 리프레쉬 카운터를 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  25. 제 23항에 있어서, 상기 로오 어드레스와 상기 컬럼 어드레스를 일정 시간차를 두고 상기 로오 어드레스 제어수단 및 상기 컬럼 어드레스 제어수단에 선택적으로 출력하는 패드 어레이부를 더 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  26. 제 25항에 있어서, 상기 로오 어드레스와 상기 컬럼 어드레스는 동일한 패드를 통해 입력되어 일정 시간차를 두고 선택적으로 출력됨을 특징으로 하는 실리콘기판을 이용한 불휘발성 강유전체 메모리 장치.
  27. 제 23항에 있어서, 상기 로오 어드레스 제어수단은
    상기 라스신호에 따라 상기 로오 어드레스의 래치 타이밍을 제어하는 로오 타이밍 로직;
    상기 로오 타이밍 로직의 제어에 따라 상기 로오 어드레스를 래치하는 로오 어드레스 레지스터; 및
    상기 로오 어드레스 레지스터의 출력을 디코딩하여 상기 셀 어레이에 출력하는 로오 디코더를 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  28. 제 23항에 있어서, 상기 컬럼 어드레스 제어수단은
    상기 카스신호에 따라 상기 컬럼 어드레스의 래치 타이밍을 제어하는 컬럼 타이밍 로직;
    상기 컬럼 타이밍 로직의 제어에 따라 상기 컬럼 어드레스를 래치하는 컬럼어드레스 레지스터; 및
    상기 컬럼 어드레스 레지스터의 출력을 디코딩하는 컬럼 디코더를 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  29. 제 23항에 있어서, 상기 셀 어레이는
    로오 방향으로 복수개 배열된 워드라인;
    상기 워드라인과 평행하게 배치되어 상기 로오 방향으로 복수개 배열된 버텀 워드라인;
    상기 워드라인과 평행하게 배치되어 상기 로오 방향으로 복수개 배열된 센싱라인;
    상기 워드라인, 상기 버텀 워드라인 및 상기 센싱라인과 교차하도록 컬럼 방향으로 복수개 배열된 비트라인; 및
    상기 워드라인, 상기 버텀 워드라인, 상기 센싱라인과 상기 비트라인의 교차하는 영역에 각각 배열된 복수개의 단위 셀을 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  30. 제 29항에 있어서, 상기 복수개의 단위 셀은 이웃하는 단위 셀 끼리 상기 비트라인과 상기 센싱라인을 공유하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  31. 제 29항에 있어서, 상기 복수개의 단위 셀은 하나의 액티브 영역을 공유하고 이웃하는 단위 셀 끼리 비트라인 콘택과 센싱라인 콘택을 공유하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  32. 제 29항에 있어서, 상기 셀 어레이는
    상기 비트라인에 실린 데이터를 센싱 및 증폭하는 센스앰프;
    상기 데이터를 상기 단위 셀에 라이트하기 위한 구동 전압을 상기 비트라인에 출력하는 라이트 드라이버; 및
    상기 센스앰프의 출력 데이터를 임시 저장하는 레지스터를 더 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치.
  33. 버텀 워드라인과, 상기 버텀 워드라인의 상부에 형성된 플로팅 채널층 및 상기 플로팅 채널층의 양단에 형성된 드레인/소스영역을 포함하는 실리콘 기판; 상기 플로팅 채널층의 상부에 형성된 강유전체층; 상기 강유전체층의 상부에 형성된 워드라인을 포함하고, 상기 강유전체층의 극성 상태에 따라 상기 플로팅 채널층의 채널영역에 서로 다른 채널 저항을 유도하여 데이터를 리드/라이트하는 더블 게이트 1T-FET 형 셀 구조의 메모리 셀을 포함하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치에 있어서,
    상기 메모리 셀에 데이터를 리드/라이트하는 단계; 및
    상기 메모리 셀에 저장된 데이터의 유지 특성을 개선하기 위해 상기 메모리 셀의 데이터를 리프레쉬 하는 단계를 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 리프레쉬 방법.
  34. 제 33항에 있어서,
    상기 메모리 셀에 저장된 데이터를 리드하여 레지스터에 저장하는 단계;
    상기 메모리 셀에 하이 데이터를 모두 라이트하는 단계; 및
    상기 메모리 셀에 저장된 하이 데이터를 유지하거나 상기 메모리 셀에 로우 데이터를 라이트하는 단계를 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 리프레쉬 방법.
  35. 제 33항에 있어서, 상기 리프레쉬의 수행 구간을 동일시간으로 배분하여 상기 메모리 셀을 상기 리프레쉬 구간 동안 모두 리프레쉬 하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 리프레쉬 방법.
  36. 제 35항에 있어서, 상기 리프레쉬의 주기는 (리프레쉬 시간)/(로오 어드레스 개수)로 설정되는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 리프레쉬 방법.
  37. 제 33항에 있어서,
    버스트 리프레쉬 사이클 구간 동안 해당 로오 어드레스에 대해 상기 리프레쉬 동작을 연속하여 수행하는 단계; 및
    리드/라이트 동작 사이클 구간 동안 상기 리드/라이트 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 리프레쉬 방법.
  38. 실리콘 기판의 상부에 형성된 식각 마스크를 통해 상기 실리콘 기판을 T자 형태로 식각하여 일정간격으로 이격된 복수개의 T-형 실리콘을 형성하는 단계;
    상기 복수개의 T-형 실리콘을 포함하는 구조물 전면에 일정 두께의 제 1절연층을 형성하고, 상기 복수개의 T-형 실리콘 사이의 식각 영역의 양단에 일정 두께를 갖는 버텀 워드라인을 매립하는 단계;
    상기 구조물 전면에 갭-필 공정을 수행하여 제 2절연층을 매립하고, 상기 복수개의 T-형 실리콘의 상부 측면과 상부를 감싸는 상기 제 1절연층과 상기 제 2절연층을 식각하는 단계;
    상기 복수개의 T-형 실리콘 사이의 식각 영역에 실리콘을 매립하여 결정을 성장시키는 단계;
    상기 구조물의 상부 전면에 강유전체층과 워드라인을 차례로 형성하고, 상기 강유전체층과 상기 워드라인을 선택적으로 식각하는 단계;
    상기 복수개의 T-형 실리콘과 상기 실리콘에 불순물을 주입하여 드레인/소스 영역을 형성하고, 상기 드레인/소스 영역과 분리되는 플로팅 채널층을 형성하는 단계; 및
    상기 불순물의 상부에 센싱라인과 비트라인을 형성하는 단계를 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  39. 제 38항에 있어서, 상기 실리콘 기판은 P-형 기판인 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  40. 제 38항에 있어서, 상기 제 1절연층은 상기 실리콘 기판의 상부와 상기 복수개의 T-형 실리콘을 모두 감싸도록 형성됨을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  41. 제 38항에 있어서, 상기 버텀 워드라인은 상기 T-형 실리콘의 하부 에지 영역의 양단에 매립되고, 상기 T-형 실리콘 사이의 중앙 영역은 채워지지 않도록 형성되는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  42. 제 38항에 있어서, 상기 제 2절연층은 상기 제 1절연층과 동일한 높이로 형성되는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  43. 제 38항에 있어서, 상기 제 1절연층과 상기 제 2절연층은 상기 T-형 실리콘의 사이에서 상기 버텀 워드라인을 감싸는 형태로 형성되는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  44. 제 38항에 있어서, 상기 T-형 실리콘 영역 사이에 매립된 상기 실리콘은 단결정 실리콘인 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  45. 제 38항에 있어서, 상기 T-형 실리콘 영역 사이에 매립된 상기 실리콘은 다결정 실리콘인 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모 리 장치의 형성 방법.
  46. 제 38항에 있어서, 상기 강유전체층과 상기 워드라인은 각각 상기 T-형 실리콘 영역의 양 끝단에 일정 간격 이격되어 상기 버텀 워드라인의 상측에 형성되는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  47. 제 38항에 있어서, 상기 불순물은 N+층인 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  48. 제 38항에 있어서, 상기 드레인 영역은 상기 실리콘 기판과 연결되는 벌크 연결 실리콘 영역과 연결되는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  49. 제 48항에 있어서, 상기 벌크 연결 실리콘 영역은 상기 제 1절연층과 동일한 높이로 형성되는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  50. 제 38항에 있어서,
    상기 불순물의 상부에 센싱라인 콘택과 비트라인 콘택을 교번적으로 형성하 는 단계를 더 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  51. 제 38항 또는 제 50항에 있어서, 상기 비트라인은 상기 드레인 영역의 상부에 형성되되, 상기 제 1절연층이 형성되지 않는 상기 실리콘 기판의 상측에 형성되는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  52. 제 38항 또는 제 50항에 있어서, 상기 센싱라인은 상기 소스 영역의 상부에 형성되되, 상기 버텀 워드라인이 형성되지 않는 상기 제 2절연층의 상측에 형성되는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  53. 제 38항에 있어서, 상기 플로팅 채널층과 상기 강유전체층 사이에 버퍼 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  54. 제 53항에 있어서, 상기 버퍼 절연층과 상기 플로팅 채널층 사이에 플로팅 도전층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
  55. 제 38항에 있어서, 상기 플로팅 채널층은 상기 강유전체층의 하부에 일정 간격 이격되어 형성되며, 상기 플로팅 채널층의 양단에 주입된 상기 불순물이 상기 드레인/소스 영역으로 형성되는 것을 특징으로 하는 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치의 형성 방법.
KR1020060070963A 2006-07-27 2006-07-27 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치, 그형성 방법 및 그 리프레쉬 방법 KR100720230B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060070963A KR100720230B1 (ko) 2006-07-27 2006-07-27 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치, 그형성 방법 및 그 리프레쉬 방법
US11/715,880 US7932547B2 (en) 2006-07-27 2007-03-09 Nonvolatile ferroelectric memory device using silicon substrate, method for manufacturing the same, and refresh method thereof
US13/052,417 US20110170329A1 (en) 2006-07-27 2011-03-21 Nonvolatile ferroelectric memory device using silicon substrate, method for manufacturing the same, and refresh method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060070963A KR100720230B1 (ko) 2006-07-27 2006-07-27 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치, 그형성 방법 및 그 리프레쉬 방법

Publications (1)

Publication Number Publication Date
KR100720230B1 true KR100720230B1 (ko) 2007-05-23

Family

ID=38277752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060070963A KR100720230B1 (ko) 2006-07-27 2006-07-27 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치, 그형성 방법 및 그 리프레쉬 방법

Country Status (1)

Country Link
KR (1) KR100720230B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615390A (zh) * 2015-06-02 2018-01-19 德克萨斯仪器股份有限公司 用于固件更新的铁电存储器扩充

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116036A (ja) * 1995-10-23 1997-05-02 Oki Electric Ind Co Ltd 不揮発性メモリセルトランジスタ
KR20010036815A (ko) * 1999-10-12 2001-05-07 윤종용 부분적인 ｓｏｉ 구조를 갖는 반도체소자 및 그 제조방법
JP2002343886A (ja) 2001-03-15 2002-11-29 Toshiba Corp 半導体メモリ装置
KR20060076003A (ko) * 2004-12-29 2006-07-04 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116036A (ja) * 1995-10-23 1997-05-02 Oki Electric Ind Co Ltd 不揮発性メモリセルトランジスタ
KR20010036815A (ko) * 1999-10-12 2001-05-07 윤종용 부분적인 ｓｏｉ 구조를 갖는 반도체소자 및 그 제조방법
JP2002343886A (ja) 2001-03-15 2002-11-29 Toshiba Corp 半導体メモリ装置
KR20060076003A (ko) * 2004-12-29 2006-07-04 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615390A (zh) * 2015-06-02 2018-01-19 德克萨斯仪器股份有限公司 用于固件更新的铁电存储器扩充
CN107615390B (zh) * 2015-06-02 2021-10-15 德克萨斯仪器股份有限公司 用于固件更新的铁电存储器扩充的装置和方法

Similar Documents

Publication Publication Date Title
US7932547B2 (en) Nonvolatile ferroelectric memory device using silicon substrate, method for manufacturing the same, and refresh method thereof
JP5813840B2 (ja) 半導体装置
KR100243294B1 (ko) 반도체장치의 강유전체 메모리 셀 및 어레이
US7969808B2 (en) Memory cell structures, memory arrays, memory devices, memory controllers, and memory systems, and methods of manufacturing and operating the same
KR100638554B1 (ko) 강유전체 메모리 장치
US7645617B2 (en) Nonvolatile ferroelectric memory device using silicon substrate, method for manufacturing the same, and refresh method thereof
US20080025105A1 (en) Nonvolatile ferroelectric memory device and refresh method thereof
KR100849794B1 (ko) 강유전체 소자를 적용한 반도체 메모리 장치
KR100843947B1 (ko) 1-트랜지스터형 디램
US10916313B2 (en) Apparatus and methods including establishing a negative body potential in a memory cell
US10950295B2 (en) Memory cell array having three-dimensional structure
KR100669558B1 (ko) 불휘발성 강유전체 메모리 장치
US20200388334A1 (en) Flash memory cell adapted for low voltage and/or non-volatile performance
KR101461629B1 (ko) 메모리 셀 구조들, 메모리 셀 어레이들, 메모리 장치들,메모리 제어기들, 메모리 시스템들, 및 이들을 동작하는방법
US8144514B2 (en) One-transistor floating-body DRAM cell device with non-volatile function
KR100720230B1 (ko) 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치, 그형성 방법 및 그 리프레쉬 방법
KR100720231B1 (ko) 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치, 그형성 방법 및 그 리프레쉬 방법
KR100802248B1 (ko) 비휘발성 반도체 메모리 장치
KR100682180B1 (ko) 불휘발성 강유전체 메모리 장치
KR100835468B1 (ko) 불휘발성 강유전체 메모리 장치 및 그 리프레쉬 방법
JP2006164447A (ja) 半導体記憶装置
US6956760B2 (en) Ferroelectric random access memory
KR100682211B1 (ko) 불휘발성 강유전체 메모리 장치
US20070086230A1 (en) Nonvolatile latch circuit and system on chip with the same
KR100682212B1 (ko) 불휘발성 강유전체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee