DE69319991T2 - Spannungsversorgungen für Flash EEPROM Speicherzellen - Google Patents

Spannungsversorgungen für Flash EEPROM Speicherzellen

Info

Publication number
DE69319991T2
DE69319991T2 DE69319991T DE69319991T DE69319991T2 DE 69319991 T2 DE69319991 T2 DE 69319991T2 DE 69319991 T DE69319991 T DE 69319991T DE 69319991 T DE69319991 T DE 69319991T DE 69319991 T2 DE69319991 T2 DE 69319991T2
Authority
DE
Germany
Prior art keywords
positive
voltage
power supply
potential
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69319991T
Other languages
English (en)
Other versions
DE69319991D1 (de
Inventor
Chung K. Sunnyvale California 94086 Chang
Johnny Cupertino California 95014 Chung-Lee Chen
Lee E. Santa Clara California 95051 Cleveland
Antonio Raleigh North Carolina 27607 Montalvo
Michael A. San Jose California 95124 Van Buskirk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of DE69319991D1 publication Critical patent/DE69319991D1/de
Publication of DE69319991T2 publication Critical patent/DE69319991T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft generell Floating-Gate-Speichervorrichtungen, wie beispielsweise eine Anordnung von elektrisch löschbaren programmierbaren Flash- Nur-Lese-Speicher-(EEPROM)-Zellen. Die vorliegende Erfindung betrifft insbesondere eine verbesserte positive Energieversorgung zum Erzeugen und Liefern eines geregelten positiven Potentials an Steuergates ausgewählter Speicherzellen über Wortleitungen in einer Anordnung von Flash-EEPROM-Zellen während des Programmierens.
  • In dem U.S.-Patent Nr. 5 077 691 der Anmelderin, welches die Grundlage des Oberbegriffs des vorliegenden Anspruchs 1 bildet, ist eine Flash-EEPROM-Anordnung offenbart, welche eine Ladungspumpe 206 für positive Spannung aufweist: Während eines Sektorprogrammierbetriebsmodus erzeugt die Ladungspumpe 206 in Fig. 2B des genannten Patents ein relativ hohes positives Potential (d. h. +12 Volt), das über die Wortleitungen der ausgewählten Sektoren an die Steuergates angelegt wird, während an die Steuergates der Speicherzellen in den nicht gewählten Sektoren null Volt angelegt werden. Ferner werden die Source-Bereiche aller Transistoren in den gewählten Sektoren auf ein Massepotential von null Volt gezogen und ihre Drain-Bereiche auf einen hohen positiven Pegel von ungefähr +6,5 Volt angehoben.
  • In Fig. 5B des genannten Patents ist ein schematisches Schaltbild der aus vier Einzelstufen 502 gebildeten Pumpenschaltung für positive Ladung zur Erzeugung des hohen positiven Potentials von ungefähr +12 Volt bis +15 Volt gezeigt. Die Pumpenschaltung für positive Ladung von Fig. 5B wird für den in Fig. 2B des genannten Patents gezeigten Ladungspumpenblock 206 verwendet. Ferner ist in Fig. 4C eine aus einer einzelnen Stufe 402 gebildete Pumpenschaltung für niedrige negative Ladung zur Erzeugung einer relativ niedrigpegeligen negativen Spannung von ungefähr -2,0 Volt dargestellt. Die negative Pumpenschaltung von Fig. 4C wird für den in Fig. 2B gezeigten Ladungspumpenblock 208 verwendet.
  • In dem U.S.-Patent Nr. 5 126 808 der Anmelderin ist eine Flash-EEPROM-Anordnung mit Seitenlösch-Architektur offenbart, die ebenfalls eine Ladungspumpe für positive Spannung enthält. In Fig. 7E des genannten Patents ist ein Fig. 5B des erstgenannten Patents ähnliches schematisches Schaltbild der Ladungspumpe für positive Spannung zur Erzeugung des hohen positiven Potentials von ungefähr +12 Volt gezeigt. Ferner ist in Fig. 7B eine -13-Volt-Ladungspumpe 565 dargestellt, welche aus fünf untereinander verbundenen einstufigen Ladungspumpen 560 besteht. Der Ausgang der ersten Stufe 560-1 der Ladungspumpe 565 beträgt etwa -2,0 Volt.
  • Das U.S.-Patent 5 059 815 der Anmelderin offenbart eine Ladungspumpenschaltung, die verwendet wird, um einen Schaltungspunkt trotz sich verändernder Stromanforderungen einer Stromquelle, die sich über die Zeit verändernden Strom zieht, auf einer konstanten Spannung zu halten oder auf diese einzuregeln. Falls die Spannung an dem Schaltungspunkt aufgrund einer erhöhten Stromnachfrage zu weit absinkt, ermöglicht es ein Komparator einem Oszillator, den Gate-Anschluß eines Transistors höher zu pumpen, so daß der Transistor den erforderlichen Strom an seinem Source- Anschluß liefern kann, um den Schaltungspunkt auf der erforderlichen Spannung zu halten.
  • Gemäß der vorliegenden Erfindung ist eine positive Energieversorgung zum Erzeugen und Liefern eines geregelten positiven Potentials an Steuergates ausgewählter Speicherzellen über Wortleitungen in einer Anordnung von Flash-EEPROM-Zellen während des Programmierens vorgesehen, wobei die positive Energieversorgung aufweist:
  • eine auf eine externe Energieversorgungsspannung und nicht überlappende Taktsignale reagierende Ladungspumpeneinrichtung zum Erzeugen einer positiven Hochspannung;
  • eine negative Schutzschaltungseinrichtung zum Erzeugen einer geringen negativen Schutzspannung an ihrem Ausgangsanschluß, um die mit Steuergates der nicht gewählten Speicherzellen verbundenen Wortleitungen auf das Massepotential herunter zu ziehen; und eine mit den Wortleitungen verbundene und auf die positive Hochspannung, die geringe negative Schutzspannung und dekodierte Signale reagierende Reihendekodierereinrichtung zum selektiven Anlegen der positiven Hochspannung an die Steuergates der gewählten Speicherzellen und zum selektiven Anlegen des Massepotentials an die Steuergates der nicht gewählten Speicherzellen; gekennzeichnet durch
  • eine auf die positive Hochspannung und ein Referenzpotential reagierende Regeleinrichtung zum Erzeugen eines positiven Komparatorsignals, das entweder einen niedrigen Pegel innehat, um der Ladungspumpeneinrichtung das Erhöhen der positiven Hochspannung zu ermöglichen, oder einen hohen Pegel innehat, um die positive Hochspannung zu verringern, so daß die positive Hochspannung ein geregeltes positives Potential bildet, das von dem Energieversorgungspotential unabhängig ist;
  • und dadurch gekennzeichnet, daß die Regeleinrichtung einen Differentialkomparator mit einem nicht-invertierenden Eingang, einem invertierenden Eingang und einem Ausgang und einen n-Kanal-Pull-down-Transistor aufweist, wobei der invertierende Eingang des Differentialkomparators mit der positiven Hochspannung, der nichtinvertierende Eingang mit dem Referenzpotential und der Ausgang mit dem Gate des n-Kanal-Pull-down-Transistors verbunden ist, wobei die Source des n-Kanal-Pull- down-Transistors mit dem Massepotential und der Drain des n-Kanal-Pull-down- Transistors mit der Ladungspumpeneinrichtung zum Liefern des geregelten positiven Potentials verbunden ist.
  • Die beigefügten Zeichnungen zeigen, lediglich als Beispiel:
  • Fig. 1 ein vereinfachtes Blockschaltbild einer die vorliegende Erfindung verkörpernden positiven Energieversorgung zur Verwendung bei einer Reihendekodiererschaltung.
  • Fig. 2(A) ein den Zustand verschiedener Signale anzeigendes Zeitdiagramm, das für das Verständnis der Funktionsweise der vorliegenden Erfindung zweckmäßig ist;
  • Fig. 2(B) ein den Zustand verschiedener Signale an bestimmten internen Schaltungspunkten in Fig. 4 anzeigendes Zeitdiagramm, das für das Verständnis der Funktionsweise der positiven Pumpenschaltung zweckmäßig ist;
  • Fig. 3 ein detailliertes schematisches Schaltbild der negativen Schutzpumpenschaltung von Fig. 1;
  • Fig. 4 ein detailliertes Schaltbild der positiven Pumpenschaltung von Fig. 1;
  • Fig. 5 ein detailliertes Schaltbild der positiven Spannungsregelschaltung von Fig. 1;
  • Fig. 6 ein detailliertes schematisches Schaltbild der positiven Komparatorschaltung von Fig. 5; und
  • Fig. 7 ein Schaltbild der Reihendekodiererschaltung von Fig. 1.
  • Wie im einzelnen aus den Zeichnungen hervorgeht, zeigt Fig. 1 in Blockschaltbildform eine gemäß den Prinzipien der vorliegenden Erfindung konstruierte positive Energieversorgung 10 zum Erzeugen und Liefern eines geregelten positiven Potentials an Steuergates ausgewählter Speicherzelltransistoren zu den Wortleitungen während des Programmierbetriebsmodus. Die positive Energieversorgung 10 ist als Teil eines (nicht gezeigten) einzelnen IC-Chips ausgebildet, welcher eine Anordnung mit einer großen Anzahl von Flash-EEPROM-Speicherzellen enthält, die in einer NxM-Matrix angeordnet sind. Ein (ebenfalls nicht gezeigtes) externes oder chipexternes Energieversorgungspotentital VCC, das üblicherweise bei +5,0 V liegt, wird dem IC-Chip zugeführt und in den Eingang der positiven Energieversorgung 10 eingespeist.
  • Die Anordnung der Flash-EEPROM-Speicherzellen ist auf einem Substrat in Spalten- und Reihenform ausgebildet, wobei das Substrat eine gemeinsame Source-Leitung, die sich entlang wenigstens einer der Reihen erstreckt, und mehrere Bitleitungen aufweist, die sich jeweils entlang der Spalten erstrecken. Die Speicherzellen weisen jeweils einen mit der gemeinsamen Source-Leitung verbundenen n-Source-Bereich, ein Steuergate, ein floatendes Gate, einen Kanalbereich und einen mit einer betreffenden der Bitleitungen verbundenen n-Drain-Bereich auf. Ferner sind die Speicherzellen jeweils vorwiegend durch die Übertragung heißer Elektronen in ihr floatendes Gate programmierbar und vorwiegend durch das Leiten von Elektronen von ihrem floatenden Gate zu ihrem Source-Bereich löschbar.
  • Die positive Energieversorgung 10 erzeugt eine relativ hohe positive Spannung VPP und eine relativ niedrige negative Spannung VNP, die über eine Reihendekodiererschaltung 14 mit den Wortleitungen WLn verbunden sind. Die Reihendekodiererschaltung liefert die hohe positive Spannung während des Programmierens durch die Wortleitungen an die Steuergates der ausgewählten Speicherzelltransistoren. Die Reihendekodiererschaltung bewirkt ferner, daß die mit den Steuergates der nicht ausgewählten Speicherzelltransistoren verbundenen Wortleitungen auf ein Massepotential VSS (null Volt) herabgezogen werden. Die positive oder VPP-Energieversorgung weist eine negative Schutzpumpenschaltung 16 auf, welche zur Erzeugung einer negativen Schutzspannung VNP verwendet wird, um während des Löschens das Vorspannen in Durchlaßrichtung der Substratdiode der n-Kanal-Pull-down-Vorrichtung in der Reihendekodiererschaltung 14 zu verhindern. Diese Schutzschaltung ermöglicht ferner, daß die inaktivierten Wortleitungen während des Programmierens auf Masse gezogen werden, und daß die geeignete Spannung zum Schutz des Oxids des VNP-p- Kanal-Transistors selbst (während des Programmierens) geliefert wird.
  • Die VPP-Energieversorgung weist ferner eine Schaltung 18 zum Pumpen hochpegeliger positiver Ladung zur Erzeugung der positiven Hochspannung sowie eine positive Regelschaltung 20 zum Einstellen der positiven Hochspannung in bezug auf die interne Referenzspannung VREF (+2,0 Volt) auf. Die positive Regelschaltung weist eine Einrichtung zum Regeln der positiven Hochspannung VPP auf +6,0 Volt während des Programmverifizierungsbetriebsmodus auf. Ferner weist die VPP-Energieversorgung eine Lesepegel-VPP-Erzeugungsschaltung 22 zum Ziehen der positiven Hochspannung VPP auf das Energieversorgungspotential VCC während eines Lesebetriebsmodus auf.
  • Im folgenden wird die Funktionsweise der VPP-Energieversorgung 10 von Fig. 1 mit Bezug auf die Zeitdiagramme von Fig. 2(a) generell beschrieben. Spezielle Schaltungsanordnungen, die für die Verwendung in den Blöcken 14, 16, 18, 20 und 22 von Fig. 1 zur Implementierung der beschriebenen Funktionen geeignet sind, werden mit Bezug auf die schematischen Schaltbilder der Fig. 3 bis 7 vorgestellt.
  • Wie mit erneutem Bezug auf Fig. 1 deutlich wird, empfängt die positive Pumpenschaltung 18 vier Eingangssignale, die aus einem Programmverifizierungssignal PGMV, einem Freigabedatenbalkenabfragesignal (data bar polling) ENPOLL, einem Freigabeprogrammierungssignal PGM und einem 20-MHz-Taktsignal OSC auf den Leitungen 24, 26, 28 bzw. 30 bestehen. Die positive Pumpenschaltung 18 wird zur Erzeugung der positiven Hochspannung VPP auf Leitung 32 verwendet, die ungefähr +12 Volt beträgt. Diese positive Spannung wird über die Reihendekodiererschaltung 14 zu den Wortleitungen WLn auf Leitung 34 weitergegeben.
  • Das Programmierungsfeld (die Spannung an dem floatenden Gate) wird von der positiven Regelschaltung 20 geregelt, welche den Schaltungspunkt 36 so steuert, daß er von dem externen Energieversorgungspotential VCC unabhängig ist. Vor Eintritt in den Programmiermodus wird das Signal INITIALIZE auf High gebracht, um zu ermöglichen, daß die Referenzspannung VREF von ungefähr +2,0 Volt die Kondensatoren Cn und Cp aufladen kann. Während des Programmiermodus wird das Signal INITIALIZE auf Low gebracht, um die Referenzspannung VREF zu isolieren. Zum Vergleich der Spannung VPPDIV am Schaltungspunkt 40 mit der Referenzspannung VREF am Schaltungspunkt 42 wird ein positiver Komparator 38 verwendet. Wenn die Spannung VPPDIV größer als die Spannung VREF ist, ist die Ausgangsspannung VOUT des Komparators 38 hoch, wodurch der Pull-down-Transistor 44 eingeschaltet wird, um die positive Hochspannung an dem Schaltungspunkt 36 in Richtung auf das Energieversorgungspotential VCC herunterzuziehen. Ist dagegen die Spannung VPPDIV geringer als die Referenzspannung VREF, ist die Ausgangsspannung VOUT niedrig, wodurch der Pull-down-Transistor 44 ausgeschaltet wird, wodurch ein Hochpumpen der positiven Hochspannung ermöglicht wird.
  • Als ihre Eingänge empfängt die Lesepegel-VPP-Erzeugungsschaltung 22 das Programmverifizierungssignal PGMV auf Leitung 46, das VPP-Pumpenfreigabesignal ENVPP auf Leitung 48, das 20-MHz-Taktsignal OSC auf Leitung 50 und ein Power- Down-Signal PD auf Leitung 52. Ferner empfängt die Lesepegel-VPP-Erzeugungsschaltung 22 als ihre Eingänge ein niederfrequentes Taktsignal OSCLF auf Leitung 54, ein Programmrücksetzsignal PGMR auf Leitung 56, ein Pumpenfreigabesignal VPEON auf Leitung 58 und die Referenzspannung VREF auf Leitung 60. Die Leseerzeugungsschaltung 22 wird verwendet, um die positive Hochspannung VPP an dem Schaltungspunkt 36 während des Lesebetriebsmodus auf das positive Potential VCC (+5,0 Volt) hochzuziehen. Ferner liefert die Leseerzeugungsschaltung ein Programmrücksetzbalkensignal (reset bar) PGMR auf der Ausgangsleitung 62.
  • Als ihre Eingänge empfängt die negative Schutzpumpenschaltung 16 das niederfrequente Taktsignal OSCLF auf Leitung 64, ein negatives Schutzfreigabesignal VNPOK auf Leitung 66, das Power-Down-Signal PD auf Leitung 68, das 20-MHz- Taktsignal OSC auf Leitung 70 und ein Programmsignal PGM auf Leitung 72. Die negative Schutzpumpenschaltung weist als ihre Eingänge ferner ein Testsignal HTRB auf Leitung 74 und ein Löschsteuersignal ER auf Leitung 76 auf. Die negative Schutzpumpenschaltung erzeugt das negative Schutzsignal VNP auf Leitung 78, die bei ungefähr -2,0 Volt gehalten wird, so daß die mit den Steuergates der nicht gewählten Speicherzellen verbundenen Wortleitungen während des Programmierens auf null Volt heruntergezogen werden. Während des Löschens ist es erforderlich, daß an die mit den Steuergates der ausgewählten Speicherzellen verbundenen Wortleitungen -12 Volt angelegt werden. Auf diese Weise wird das negative Schutzsignal VNP auf das Massepotential gezogen, um zu verhindern, daß die Substratdiode an dem n-Kanal-Pull- down-Transistor in Durchlaßrichtung vorgespannt und die negative Wortleitungsspannung entladen wird.
  • Fig. 2(a) zeigt die Ausgangswellenformen jeder Stufe der positiven Pumpenschaltung 18, die mit PMPA, PMPB, PMPC und PMPD bezeichnet sind. Da die positive Pumpenschaltung zwischen den Zeitpunkten t1 und t2 arbeitet, wird die positive Spannung VPP auf etwas mehr als +10 Volt hochgepumpt. Zum Zeitpunkt t2 setzt der Betrieb der positiven Regelschaltung 20 ein, um die Spannung auf der Wortleitung WLn so zu steuern, daß sie auf ungefähr +10 Volt gehalten wird. Falls die positive Spannung VPP +10,1 Volt übersteigt, geht das positive Komparatorsignal VOUT (VPPCOMP) auf High, wie beispielsweise zum Zeitpunkt t3, um sowohl die positive Spannung VPP als auch die Spannung auf der Wortleitung herunterzuziehen oder zu vermindern. Dann geht das positive Komparatorsignal auf Low, wie beispielsweise zum Zeitpunkt t4, um zu ermöglichen, daß die positive Spannung VPP zunimmt oder wieder auf High geht. Dieser Zyklus wird immer wieder wiederholt, um auf der Wortleitung WLn das geregelte positive Potential zu liefern.
  • In Fig. 3 ist ein detailliertes Schaltbild der negativen Schutzpumpenschaltung 16 von Fig. 1 dargestellt. Die negative Schutzpumpenschaltung 16 ist aus einem Haupt-VNP- Pumpenabschnitt 16a, einem Standby-VNP-Pumpenabschnitt 16b und einem VNP- Halteabschnitt 16c gebildet. Der Haupt-VNP-Pumpenabschnitt 16a weist einen Pumpentaktgeber 80, der aus einem NOR-Logikgatter G1 gebildet ist, NAND-Logikgatter G2, G3 und Invertergatter G4 bis G8 auf. Der Pumpentaktgeber 80 empfängt das 20- MHz-Taktsignal OSC auf Leitung 70 und ein Freigabesignal GNDVNP auf Leitung 82 und erzeugt in Reaktion darauf zwei zweiphasige Taktsignale an den Schaltungspunkten c bzw. a. Diese Taktsignale sind mit einer Seite der jeweiligen Kondensatoren C301 und C302 verbunden. Die andere Seite der Kondensatoren ist mit den Gates zweier Durchlaßtransistoren P301 und P302 verbunden. Ein Initialisierungstransistor P302 dient zum Vorladen des pmp-Schaltungspunktgatters und zum Kompensieren des Schwellenabfalls Vtp über dem Durchlaßtransistor P301. Es sei darauf hingewiesen, daß die n-Wannen der Transistoren P301 und P303 an den Schaltungspunkt a gebunden sind, um eine "Schaltwanne" zu bilden. Dies dient zur Verringerung des Substrat- Effekts auf die Durchlaßtransistoren und zur Steigerung der Effizienz des Pumpenabschnitts 16a. Die Spannung VNP auf Leitung 78 wird wegen eines Schwellenabfallverlustes über dem Durchlaßtransistor P303 von dem Pumpenabschnitt 16a rasch auf ungefähr -4 Volt gepumpt.
  • Der Haupt-VNP-Pumpenabschnitt 16a weist ferner eine aus einem NOR-Logikgatter G9 und einem Invertergatter G10 gebildete Freigabelogikschaltung 16d auf. Während eines Testbetriebsmodus ist ein Signal HTRB auf der Leitung 74 high und während des Löschmodus ist das Löschsteuersignal ER auf der Leitung 76 high. Dies verursacht, daß das Freigabesignal GNDVNP high ist, wodurch die negative Schutzpumpenschaltung 16 gesperrt wird.
  • Der Standby-VNP-Pumpenabschnitt 16b ist eine zweite Pumpe, die mit dem Haupt- VNP-Pumpenabschnitt 16a parallelgeschaltet ist. Der Pumpenabschnitt 16b weist einen aus einem NAND-Logikgatter G11 gebildeten Pumpentaktgeber 84, einen Inverter G12 und Übertragungsgatter G13, G14 auf. Das Übertragungsgatter G13 ist aus einem p- Kanal-Transistor P304 und einem n-Kanal-Transistor N301 gebildet. Das Übertragungsgatter G14 ist aus einem p-Kanal-Transistor P305 und einem n-Kanal-Transistor N302 gebildet. Der Pumpenabschnitt 16b empfängt das niederfrequente Taktsignal OSCLF (ungefähr 100 KHz) auf der Leitung 64, das negative Schutzfreigabesignal VNPOK auf der Leitung 66 und das Power-Down-Signal PD auf der Leitung 68. Der Eingang des Übertragungsgatters G13 empfängt das Signal VNPOSC von dem Ausgang des NOR-Gatters G1 des Pumpenabschnitts 16a. Die Ausgänge der Übertragungsgatter G13 und G14 sind miteinander und mit einem Schaltungspunkt 86 verbunden, der wiederum mit einer Seite des Kondensators C303 verbunden ist. Die andere Seite des Kondensators C303 ist mit dem Gate des diodenverbundenen Durchlaßtransistors P304a verbunden. Wiederum ist erkennbar, daß die n-Wanne des Transistors P304a an den Schaltungspunkt 86 gebunden ist, um eine umschaltbare Wanne zu bilden, wodurch der Substrat-Effekt verringert wird.
  • Das Freigabesignal VNPOK auf der Leitung 66 ist low, wenn das negative Schutzsignal VNP nicht ausreichend negativ ist, wodurch das Signal VNPOSC (schneller Oszillator) veranlaßt wird, den Schaltungspunkt 86 zu treiben, um die Spannung VNP schnell negativ aufzuladen. Wenn die Spannung VNP negativ genug ist, geht das Signal VNPOK auf High. Während des Power-Down ist das Signal PD dann auch high. Infolgedessen ist die linke Seite des Standby-Pumpenabschnitts 16b gesperrt und der Schaltungspunkt 86 wird von dem niederfrequenten Taktsignal OSCLF angetrieben, wodurch die Spannung VNP auf ungefähr -2 Volt gehalten und der Energieverbrauch der Schaltungen verringert wird.
  • Der VNP-Halteabschnitt 16c weist einen Pumpentakttreiber 88 auf, der aus einem NOR-Logikgatter G15, einem NAND-Logikgatter G16 und einem Invertergatter G17 gebildet ist. Der Takttreiber 88 empfängt das Signal GNDVNP auf Leitung 90, das Programmsignal PGM auf Leitung 72 und das 20-MHz-Taktsignal OSC auf Leitung 92. Das Signal OSCERSL am Ausgang des NAND-Gatters G16 wird einer Seite des Kondensators C304 zugeführt. Die andere Seite des Kondensators C304 ist mit dem Gate des diodenverbundenen Transistors P306 verbunden. Das Gate und die Source eines Vorladungstransistors P305 sind mit dem Ausgang des NOR-Gatters G15 verbunden. Das Ausgangssignal VNPCLMP am Schaltungspunkt 94 wird den Gates eines Nicht-Programmiermodus-Haltetransistors P307 und eines Programmiermodus-Haltetransistors P308 zugeführt. Die Source des Haltetransistors P307 ist mit dem Massepotential (VSS) und sein Drain mit der Leitung 78 verbunden. Ein diodenverbundener Transistor P309 ist zwischen den Drain des Haltetransistors P308 und die Leitung 78 geschaltet. Während des Löschens ist das Signal GNDVNP high und der Schaltungspunkt 94 wird auf ungefähr -2 Volt gepumpt. Dies schaltet den Haltetransistor P307 ein, wodurch die Leitung 78 (VNP) auf das Massepotential gezogen wird. Während der Programmierung ist das Signal PGM high und der Schaltungspunkt 94 wird immer noch auf ungefähr -2 Volt gepumpt. Dies ermöglicht es dem großen Haltetransistor P308, die VNP-Leitung auf ungefähr -2 Volt zu halten, da die Pumpenabschnitte 16a und 16b eingeschaltet sind.
  • Fig. 4 ist ein die Schaltungsanordnung für die VPP-Pumpenschaltung 18 von Fig. 1 darstellendes Schaltbild. Die Pumpenschaltung 18 besteht aus einer Freigabelogikschaltung 18a, einer Pumpentakttreiberschaltung 18b und einer Positiv-Ladungspumpenschaltung 18c. Die Freigabelogikschaltung 18a weist NAND-Logikgatter G18, G19 und ein Invertergatter G20 auf. Die Logikschaltung 18a empfängt das Signal PGMV auf Leitung 24, das Signal ENPOLL auf Leitung 26 und das Signal PGM auf Leitung 28. Die Schaltung 18a erzeugt ein Freigabesignal VPPEN auf Leitung 96, das der Takttreiberschaltung 18b und der Ladungspumpenschaltung 18c zugeführt wird. Die Pumpentakttreiberschaltung 18b weist ein NAND-Logikgatter G21, NOR-Logikgatter G22, G23 und Invertergatter G24 bis G28 auf. Die Treiberschaltung 18b empfängt das Taktsignal OSC auf Leitung 30 und das interne Pumpenfreigabesignal VPPEN auf Leitung 96 von der Logikschaltung 18a. Die Treiberschaltung 18b erzeugt zwei nicht überlappende Taktsignale OSCVP1 und OSCVP2 an den entsprechenden Ausgängen der Invertergatter G26 und G28.
  • Die Ladungspumpenschaltung 18c ist eine herkömmliche Vier-Stufen-Ladungspumpe, die aus einer Kette von diodenverbundenen Durchlaßtransistoren N401-N404 und Kondensatoren C401-C404, welche parallel zwischen die Durchlaßtransistoren geschaltet sind, gebildet ist. Das Taktsignal OSCVP1 ist mit einer Seite der Kondensatoren C401 und C403 verbunden, und das Taktsignal OSCP2 ist mit einer Seite der Kondensatoren C402 und C404 verbunden. Die andere Seite der Kondensatoren C401 und C403 ist mit den Schaltungspunkten PMPA bzw. PMPC verbunden. Die andere Seite der Kondensatoren C402 und C404 ist mit den Schaltungspunkten PMPB bzw. PMPD verbunden. Der Drain eines Ladetransistors N405 ist mit dem Energieversorgungspotential VCC, sein Gate zum Empfang des internen Pumpenfreigabesignals VPPEN und seine Source mit dem Schaltungspunkt PMPA verbunden. Die Pumpenschaltung 18c liefert die positive Hochspannung VPP auf Leitung 32.
  • Es folgt die Beschreibung der Funktionsweise der positiven Pumpenschaltung 18. Die Ladungspumpenschaltung 18c wird durch das auf High gehende interne Pumpenfreigabesignal VPPEN gestartet, um zu ermöglichen, daß das positive Potential VCC den Schaltungspunkt PMPA aufladen kann. Es sei angenommen, daß der Schaltungspunkt PMPA von dem Transistor N405 auf eine Spannung VCC - Vtp aufgeladen worden ist. Wenn also das Taktsignal OSCP1 den Übergang von 0 Volt auf VCC Volt vollzieht, wird auch das Potential des Schaltungspunkts PMPA angehoben und würde 2VCC - Vtp erreichen, abgesehen davon, daß der Durchlaßtransistor N401 eingeschaltet wird, wodurch bewirkt wird, daß die Ladung an dem Schaltungspunkt PMPA mit dem Schaltungspunkt PMPB geteilt wird. Wenn das Taktsignal OSCP2 den Übergang von 0 Volt auf VCC Volt vollzieht, wird das Potential des Schaltungspunkts PMPB ebenso angehoben und seine Ladung mit dem Schaltungspunkt PMPC geteilt. Auf diese Weise wird die Leitung 32 (VPP) über die gesamte Dauer des Pumpenfreigabesignals VPPEN allmählich auf die Hochspannung hochgepumpt. Das Grenzpotential, das unter Verwendung dieser herkömmlichen Ladungspumpenausgestaltung erreicht werden kann, liegt bei 4VCC - 5Vtp. Da die Schwellenspannung Vtp bis zu +1,5 Volt betragen kann, ist die positive Hochspannung VPP für das Energieversorgungspotential VCC von +5,0 Volt auf ungefähr +12,5 Volt begrenzt.
  • Für eine vollständigere Beschreibung des herkömmlichen Spannungsvervielfachers sei auf den Artikel von John F. Dickson, "On-Chip High-Voltage Generation in MNOS Integrated Circuits Using An Improved Voltage Multiplier Technique", IEEE Journal of Solid-State Circuits, Band 5C-11, Nr. 3, Juni 1976, S. 374-378, verwiesen. Die Anfangszyklen der Wellenformen der Taktsignale OSCP1 und OSCP2 und der Spannungen an den verschiedenen Schaltungspunkten PMPA bis PMPD der Ladungspumpenschaltung 18c sind in Fig. 2(b) dargestellt, wobei die Funktionsweise der Pumpenschaltung 18 zum Hochpumpen der positiven Hochspannung VPP dargestellt ist.
  • Die Programmierpegel-VPP-Erzeugungs- und -regelschaltung (positive Regelschaltung) 20 und die Lesepegel-VPP-Erzeugungsschaltung 22 von Fig. 1 sind in dem schematischen Schaltbild von Fig. 5 dargestellt. Die Leseerzeugungsschaltung 22 wird zum Hochziehen der positiven Hochspannung VPP an dem Schaltungspunkt 36 auf das Energieversorgungspotential VCC (+5,0 Volt) während des Lesebetriebsmodus verwendet. Die Leseerzeugungsschaltung weist einen Takttreiberabschnitt 98 und einen Ladungspumpenabschnitt 100 auf, der von dem Treiberabschnitt 98 getrieben wird. Während des Lesemodus wird ein Schaltungspunkt VBG2 von dem hochfrequenten Taktsignal OSC auf ungefähr +8 Volt hochgepumpt. Im Power-Down-Zustand ist das Signal PD high, so daß der Pumpenabschnitt 100 von dem niederfrequenten Taktsignal OSCLF getrieben wird, um die Spannung an dem Schaltungspunkt VBG2 beizubehalten. Infolgedessen wird der Pull-up-Transistor N501 eingeschaltet, um den Schaltungspunkt 36 (VPP) auf das Energieversorgungsspannungspotential VCC zu ziehen. Wenn das externe Hochspannungspumpenfreigabesignal (VPEON = 1) oder das Freigabesignal ENVPP high sind (d. h. während des Nicht-Programmierens), wird der Schaltungspunkt VBG2 über den Transistor N502 auf das Massepotential gezogen.
  • Die positive Regelschaltung 20 wird zum Regeln des Programmierfeldes durch Steuern des Schaltungspunkts (VPP) derart verwendet, daß er von dem externen Energieversorgungspotential VCC unabhängig ist. Die Regelschaltung besteht aus einer Referenzspannung VREF, einer Vorladeschaltung 501, einem Differentialkomparator 502, einem Pull-down-Transistor 503 und einem Isoliertransistor 504. Die Referenzspannung wird an Leitung 60 angelegt und beläuft sich auf ungefähr +2,0 Volt. Die Vorladeschaltung 501 weist Vorladetransistoren N501, N502, N503, einen n-Wannen- Kondensator Cp, einen MOS-Kondensator Cn, einen Abfühltransistor P501 und Entladetransistoren P502, N503, N504 auf. Vor dem Programmiermodus wird das Signal ENVPPB zunächst auf High gebracht, um den Schaltungspunkt VPPDIV auf das Massepotential VSS (0 Volt) und den Schaltungspunkt VPPCAP auf die Referenzspannung von +2,0 Volt vorzuladen. Dann wird das Signal ENVPP auf Low gebracht, um die Referenzspannung zu isolieren. Wie ersichtlich, ist der Kondensator Cn zwischen die Schaltungspunkte VPPCAP und VPPDIV geschaltet und wird eingeschaltet. Der Kondensator Cp ist zwischen die Schaltungspunkte VPPDIV und das Massepotential geschaltet. Auf diese Weise wird die Spannung an dem Schaltungspunkt VPPCAP von der von den Kondensatoren Cn und Cp gebildeten kapazitiven Dividiereinrichtunggeteilt, um an dem Schaltungspunkt 102 eine geringere Spannung zu liefern. Während des Programmrücksetzvorgangs werden die Transistoren P502, P503 und N504 zum Entladen der Leitung 36 verwendet.
  • Im Betrieb vergleicht der Differentialkomparator 502 die Spannung an dem Schaltungspunkt 102 (VPPDIV) mit der Referenzspannung an dem Schaltungspunkt 104 und erzeugt auf Leitung 106 ein positives Komparatorausgangssignal. Die Größen der Kondensatoren sind rationiert, so daß der Auslösepunkt des Komparators bei ungefähr +10 Volt liegt. Falls die positive Hochspannung VPP über +10 Volt ansteigt, wird der Abfühltransistor eingeschaltet, um die Spannung an dem Schaltungspunkt VPPCAP und damit die Spannung an dem Schaltungspunkt 102 zu erhöhen. Da die Spannung an dem Schaltungspunkt VPPDIV größer als die Referenzspannung an dem Schaltungspunkt 104 ist, ist das Ausgangssignal VPPCOMP high, um den Transistor 503 einzuschalten, wodurch die Spannung VPP in Richtung auf das positive Versorgungspotential VCC herabgezogen wird. Fällt dagegen die positive Hochspannung VPP unter +10 Volt ab, wird der Abfühltransistor ausgeschaltet, um die Spannung an dem Schaltungspunkt VPPCAP und an dem Schaltungspunkt 102 zu senken. Da die Spannung VPPDIV nun geringer als die Referenzspannung an dem Schaltungspunkt 104 ist, ist das Ausgangssignal VPPCOMP low, um den Transistor 503 auszuschalten. Folglich kann die Spannung VPP auf Leitung 38 höhergepumpt werden.
  • In Fig. 6 ist ein detailliertes Schaltungsbild des Differentialkomparators 502 von Fig. 5 dargestellt. Der Differentialkomparator weist Stromquellentransistoren P601, P602, Eingangstransistoren P603, P604 und Lasttransistoren N601, N602 auf. Das Gate des Eingangstransistors P603 ist mit dem Schaltungspunkt 102 verbunden und das Gate des Eingangstransistors P604 ist mit dem Schaltungspunkt 104 verbunden. Der Ausgangsschaltungspunkt 108 des Komparators 502 ist über das Invertergatter 601 mit der Leitung 106 verbunden. Der Ausgang des Inverters 601 ist das Positiv-Komparatorausgangssignal VPPCOMP.
  • In Fig. 7 ist ein Schaltbild der Reihendekodiererschaltung 14 dargestellt. Die Reihendekodiererschaltung 14 liefert auf der Basis der positiven Hochspannung VPP, der negativen Schutzspannung VNP und der dekodierten Adreßsignale XT, XIN die geeignete Spannung an die Wortleitungen WLn. Das dekodierte Adreßsignal XIN wird von der Adressierschaltungsanordnung 701 erzeugt und das dekodierte Adreßsignal XT wird von einer ähnlichen (nicht gezeigten) Adressierschaltungsanordnung erzeugt. Es sei darauf hingewiesen, daß jede Reihe in der Speicheranordnung von ihrer eigenen Reihendekodiererschaltung getrieben ist, wenn die Speicheranordnung physisch in der Matrix von 1024 Reihen mal 1024 Spalten angeordnet ist. Also repräsentiert die Reihendekodiererschaltung 14 lediglich eine der 1024 Reihendekodiererschaltungen. Die Reihendekodiererschaltung 14 besteht aus einem linken Dekodierer 112 und einem rechten Dekodierer 114. Da der linke und der rechte Dekodierer identisch sind, genügt es, lediglich den linken Dekodierer 112 zu beschreiben.
  • Der linke Dekodierer 112 weist einen Durchlaßtransistor N701, einen Eingangstransistor P701, einen Pull-up-Transistor P702, einen Pull-up-Transistor P703, einen negativen Schutztransistor P704 und einen Pull-down-Transistor N502 auf. Während des Programmiermodus ist das dekodierte Signal XT high und das dekodierte Signal XIN low für die ausgewählten Reihen. Ferner ist das Signal VPX in den ausgewählten Reihen gleich der positiven Hochspannung VPP (+10 Volt) und das Signal VNP liegt bei -2 Volt. Somit ist der Schaltungspunkt 116 low, um den Pull-down-Transistor N702 auszuschalten und den Pull-up-Transistor P703 einzuschalten, wodurch die Hochspannung VPP an die Wortleitung WLn (Leitung 34) angelegt wird. Der negative Schutztransistor P704 dient zum Schutz der Substratdiode des n-Kanal-Pull-down- Transistors N702, wenn an die Wortleitung während des Löschens eine negative Hochspannung angelegt ist.
  • Während des Programmiermodus jedoch ist das dekodierte Signal XT low und das dekodierte Signal XIN high für die nicht ausgewählten Reihen. Infolgedessen ist der Schaltungspunkt 116 high, da der Eingangstransistor P701 eingeschaltet wird. Dies bewirkt das Ausschalten des Pull-up-Transistors P703 und das Einschalten des Pull- down-Transistors N702. Die -2 Volt betragende Spannung VNP verursacht ebenfalls das Einschalten des negativen Schutztransistors P704, wodurch die Wortleitung WLn (Leitung 34) das ganze Stück bis auf das Massepotential VSS gezogen wird.
  • Anhand der vorstehenden detaillierten Beschreibung ist somit ersichtlich, daß die vorliegende Erfindung eine verbesserte positive Energieversorgung zum Erzeugen und Liefern eines geregelten positiven Potentials an Steuergates ausgewählter Speicherzellen über Wortleitungen in einer Anordnung von Flash-EEPROM-Zellen während des Programmierens bietet. Die positive Energieversorgung weist eine Ladungspumpeneinrichtung zum Erzeugen einer positiven Hochspannung und eine auf die positive Hochspannung und eine Referenzspannung reagierende Regeleinrichtung zum Erzeugen des geregelten positiven Potentials derart, daß es von dem Energieversorgungspotential VCC unabhängig ist, auf.
  • Zwar wurde das gegenwärtig als bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung angesehene dargestellt und beschrieben, aber für den Fachmann liegt es auf der Hand, daß verschiedene Veränderungen und Modifikationen vorgenommen werden können und Elemente desselben durch Äquivalente ersetzt werden können, ohne vom wahren Umfang der Erfindung abzuweichen. Außerdem können zahlreiche Modifikationen vorgenommen werden, um eine bestimmte Situation oder ein bestimmtes Material an die Lehren der Erfindung anzupassen, ohne von ihrem zentralen Rahmen abzuweichen. Daher ist vorgesehen, daß diese Erfindung sich nicht auf das als beste Art zur Ausführung der Erfindung betrachtete bestimmte Ausführungsbeispiel beschränkt, sondern daß die Erfindung alle in den Rahmen der angefügten Ansprüche fallenden Ausführungsbeispiele einschließt.

Claims (7)

1. Positive Energieversorgung zum Erzeugen und Liefern eines geregelten positiven Potentials an Steuergates ausgewählter Speicherzellen über Wortleitungen in einer Anordnung von Flash-EEPROM-Zellen während des Programmierens, wobei die positive Energieversorgung aufweist:
- eine auf eine externe Energieversorgungsspannung (VCC) und nicht überlappende Taktsignale (OSCVP1, OSCVP2) reagierende Ladungspumpeneinrichtung (18c) zum Erzeugen einer positiven Hochspannung (Vpp);
- eine negative Schutzschaltungseinrichtung (16) zum Erzeugen einer geringen negativen Schutzspannung (VNP) an ihrem Ausgangsanschluß, um die mit Steuergates der nicht gewählten Speicherzellen verbundenen Wortleitungen auf das Massepotential herunter zu ziehen; und
- eine mit den Wortleitungen verbundene und auf die positive Hochspannung, die geringe negative Schutzspannung und dekodierte Signale (XIN, XT) reagierende Reihendekodierereinrichtung (14) zum selektiven Anlegen der positiven Hochspannung an die Steuergates der gewählten Speicherzellen und zum selektiven Anlegen des Massepotentials an die Steuergates der nicht gewählten Speicherzellen;
gekennzeichnet durch
- eine auf die positive Hochspannung (Vpp) und ein Referenzpotential (VREF) reagierende Regeleinrichtung (20) zum Erzeugen eines positiven Komparatorsignals (Vout), das entweder einen niedrigen Pegel innehat, um der Ladungspumpeneinrichtung das Erhöhen der positiven Hochspannung zu ermöglichen, oder einen hohen Pegel innehat, um die positive Hochspannung zu verringern, so daß die positive Hochspannung ein geregeltes positives Potential bildet, das von dem Energieversorgungspotential (VCC) unabhängig ist;
und dadurch gekennzeichnet, daß
- die Regeleinrichtung (20) einen Differentialkomparator (502) mit einem nicht-invertierenden Eingang, einem invertierenden Eingang und einem Ausgang und einen n- Kanal-Pull-down-Transistor (503) aufweist, wobei der invertierende Eingang des Differentialkomparators mit der positiven Hochspannung, der nicht-invertierende Eingang mit dem Referenzpotential und der Ausgang mit dem Gate des n-Kanal-Pull- down-Transistors verbunden ist, wobei die Source des n-Kanal-Pull-down-Transistors mit dem Massepotential (VSS) und der Drain des n-Kanal-Pull-down-Transistors mit der Ladungspumpeneinrichtung (18c) zum Liefern des geregelten positiven Potentials verbunden ist.
2. Positive Energieversorgung nach Anspruch 1, bei der das geregelte positive Potential ungefähr +10,5 Volt beträgt.
3. Positive Energieversorgung nach Anspruch 1, ferner mit einer mit der Ladungspumpeneinrichtung (18c) verbundenen Lesepegelerzeugungseinrichtung (22) zum Herabziehen der positiven Hochspannung auf das Energieversorgungspotential (VCC) während eines Lesebetriebsmodus.
4. Positive Energieversorgung nach Anspruch 1, bei der die Regeleinrichtung (20) ferner eine Einrichtung zum Regeln des hohen positiven Potentials auf ungefähr +6,0 Volt während eines Programmverifizierungsbetriebsmodus aufweist.
5. Positive Energieversorgung nach Anspruch 1, bei der die negative Schutzschaltungseinrichtung (16) eine auf ein hochfrequentes Taktsignal reagierende Haupt-Ladungs pumpeneinrichtung (16a) zum schnellen Pumpen des Ausgangs auf die geringe negative Schutzspannung aufweist.
6. Positive Energieversorgung nach Anspruch 5, bei der die negative Schutzschaltung ferner eine wahlweise auf das hochfrequente Taktsignal oder ein niederfrequentes Taktsignal reagierende Standby-Ladungspumpeneinrichtung (16b) zum Erleichtern des Pumpens des Ausgangs auf die geringe negative Schutzspannung und zum Halten des Ausgangs auf dieser negativen Schutzspannung während des Power-Down-Zustands aufweist.
7. Positive Energieversorgung nach Anspruch 6, bei der die negative Schutzschaltungseinrichtung (16) ferner eine mit dem genannten Ausgang verbundene Negativ-Halteeinrichtung (16c) zum Halten der geringen negativen Schutzspannung auf einen vorbestimmten Pegel aufweist.
DE69319991T 1992-10-22 1993-09-07 Spannungsversorgungen für Flash EEPROM Speicherzellen Expired - Fee Related DE69319991T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/964,684 US5291446A (en) 1992-10-22 1992-10-22 VPP power supply having a regulator circuit for controlling a regulated positive potential

Publications (2)

Publication Number Publication Date
DE69319991D1 DE69319991D1 (de) 1998-09-03
DE69319991T2 true DE69319991T2 (de) 1999-03-25

Family

ID=25508849

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69319991T Expired - Fee Related DE69319991T2 (de) 1992-10-22 1993-09-07 Spannungsversorgungen für Flash EEPROM Speicherzellen

Country Status (5)

Country Link
US (1) US5291446A (de)
EP (1) EP0594294B1 (de)
JP (1) JP3763590B2 (de)
KR (1) KR100317647B1 (de)
DE (1) DE69319991T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10164027A1 (de) * 2001-06-29 2003-01-09 Hynix Semiconductor Inc Schaltung zum Klammern einer Wortleitungsspannung

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681180B1 (fr) * 1991-09-05 1996-10-25 Gemplus Card Int Circuit de regulation de tension de programmation, pour memoires programmables.
US5511026A (en) * 1993-12-01 1996-04-23 Advanced Micro Devices, Inc. Boosted and regulated gate power supply with reference tracking for multi-density and low voltage supply memories
DE69328253T2 (de) * 1993-12-31 2000-09-14 Stmicroelectronics S.R.L., Agrate Brianza Spannungsregler zum Programmieren nichtflüchtiger und elektrisch programmierbarer Speicherzellen
US5365479A (en) * 1994-03-03 1994-11-15 National Semiconductor Corp. Row decoder and driver with switched-bias bulk regions
US5608314A (en) * 1994-04-11 1997-03-04 Advanced Micro Devices, Inc. Incremental output current generation circuit
KR0142368B1 (ko) * 1994-09-09 1998-07-15 김광호 불휘발성 반도체 메모리장치의 자동프로그램 회로
US5508971A (en) * 1994-10-17 1996-04-16 Sandisk Corporation Programmable power generation circuit for flash EEPROM memory systems
GB9423033D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics A voltage reference circuit
GB9423034D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics A reference circuit
US5668758A (en) * 1995-01-26 1997-09-16 Macronix Int'l Co., Ltd. Decoded wordline driver with positive and negative voltage modes
US6366519B1 (en) 1995-03-09 2002-04-02 Macronix International Co., Ltd. Regulated reference voltage circuit for flash memory device and other integrated circuit applications
US5587951A (en) * 1995-08-04 1996-12-24 Atmel Corporation High speed, low voltage non-volatile memory
DE69530773D1 (de) * 1995-10-30 2003-06-18 St Microelectronics Srl Interface-Schaltung zum Steuern von elektronischen Schaltern mit Signalen erhöhter Spannung
DE69515669T2 (de) * 1995-10-31 2000-07-27 Stmicroelectronics S.R.L., Agrate Brianza Negative Ladungspumpenschaltung für elektrisch löschbare Halbleiterspeichervorrichtung
EP0782149B1 (de) * 1995-12-29 2003-05-28 STMicroelectronics S.r.l. Anordnung zum Erzeugen und Regeln einer Gate-Spannung in einem nichtflüchtigen Speicher
EP1260989A3 (de) 1995-12-29 2005-11-30 STMicroelectronics S.r.l. Verfahren zum Verhindern von Störungen während des Löschens eines nichtflüchtigen Speichers
US5821771A (en) * 1996-05-21 1998-10-13 Altera Corporation Method and apparatus for monitoring or forcing an internal node in a programmable device
US5805507A (en) * 1996-10-01 1998-09-08 Microchip Technology Incorporated Voltage reference generator for EPROM memory array
US5835438A (en) * 1996-12-24 1998-11-10 Mosaid Technologies Incorporated Precharge-enable self boosting word line driver for an embedded DRAM
US5835420A (en) * 1997-06-27 1998-11-10 Aplus Flash Technology, Inc. Node-precise voltage regulation for a MOS memory system
US6021083A (en) * 1997-12-05 2000-02-01 Macronix International Co., Ltd. Block decoded wordline driver with positive and negative voltage modes
US6028780A (en) 1998-03-12 2000-02-22 Eon Silicon Devices, Inc. Two-phase clock charge pump with power regulation
KR100268887B1 (ko) 1998-06-17 2000-10-16 김영환 차아지 펌프 회로
JP2002532813A (ja) 1998-06-24 2002-10-02 インフィニオン テクノロジーズ アクチエンゲゼルシャフト 電子式メモリ装置
IT1306963B1 (it) * 1999-01-19 2001-10-11 St Microelectronics Srl Circuito a compensazione capacitativa per la regolazione dellatensione di lettura di riga in memorie non-volatili
JP3713401B2 (ja) * 1999-03-18 2005-11-09 株式会社東芝 チャージポンプ回路
US6163478A (en) * 1999-10-19 2000-12-19 Advanced Micro Devices, Inc. Common flash interface implementation for a simultaneous operation flash memory device
US6571307B1 (en) 1999-10-19 2003-05-27 Advanced Micro Devices, Inc. Multiple purpose bus for a simultaneous operation flash memory device
US6201753B1 (en) 1999-10-19 2001-03-13 Advanced Micro Devices, Inc. Latching CAM data in a flash memory device
US6359808B1 (en) 1999-10-19 2002-03-19 Advanced Micro Devices, Inc. Low voltage read cascode for 2V/3V and different bank combinations without metal options for a simultaneous operation flash memory device
US6111787A (en) * 1999-10-19 2000-08-29 Advanced Micro Devices, Inc. Address transistion detect timing architecture for a simultaneous operation flash memory device
US6550028B1 (en) 1999-10-19 2003-04-15 Advanced Micro Devices, Inc. Array VT mode implementation for a simultaneous operation flash memory device
US6327181B1 (en) 1999-10-19 2001-12-04 Advanced Micro Devices Inc. Reference cell bitline path architecture for a simultaneous operation flash memory device
US6331950B1 (en) 1999-10-19 2001-12-18 Fujitsu Limited Write protect input implementation for a simultaneous operation flash memory device
US6118698A (en) * 1999-10-19 2000-09-12 Advanced Micro Devices, Inc. Output multiplexing implementation for a simultaneous operation flash memory device
US6285585B1 (en) 1999-10-19 2001-09-04 Advaned Micro Devices, Inc. Output switching implementation for a flash memory device
US6259633B1 (en) 1999-10-19 2001-07-10 Advanced Micro Devices, Inc. Sense amplifier architecture for sliding banks for a simultaneous operation flash memory device
US6185128B1 (en) 1999-10-19 2001-02-06 Advanced Micro Devices, Inc. Reference cell four-way switch for a simultaneous operation flash memory device
US6125055A (en) * 1999-10-19 2000-09-26 Advanced Micro Devices, Inc. Sector write protect CAMS for a simultaneous operation flash memory
KR100332114B1 (ko) * 1999-12-27 2002-04-10 박종섭 플래쉬 메모리 소자의 바이어스 레벨 생성회로
US6266281B1 (en) 2000-02-16 2001-07-24 Advanced Micro Devices, Inc. Method of erasing non-volatile memory cells
US6285583B1 (en) 2000-02-17 2001-09-04 Advanced Micro Devices, Inc. High speed sensing to detect write protect state in a flash memory device
US6297993B1 (en) 2000-04-25 2001-10-02 Advanced Micro Devices, Inc. Acceleration voltage implementation for a high density flash memory device
US6353566B1 (en) 2000-04-25 2002-03-05 Advanced Micro Devices System and method for tracking sensing speed by an equalization pulse for a high density flash memory device
US6327194B1 (en) 2000-04-25 2001-12-04 Advanced Micro Devices, Inc. Precise reference wordline loading compensation for a high density flash memory device
US6285627B1 (en) 2000-04-25 2001-09-04 Advanced Micro Devices, Inc. Address transition detector architecture for a high density flash memory device
US6463516B1 (en) 2000-04-25 2002-10-08 Advanced Micro Devices, Inc. Variable sector size for a high density flash memory device
US6577535B2 (en) 2001-02-16 2003-06-10 Sandisk Corporation Method and system for distributed power generation in multi-chip memory systems
US6515903B1 (en) 2002-01-16 2003-02-04 Advanced Micro Devices, Inc. Negative pump regulator using MOS capacitor
US7057949B1 (en) * 2002-01-16 2006-06-06 Advanced Micro Devices, Inc. Method and apparatus for pre-charging negative pump MOS regulation capacitors
US7114084B2 (en) * 2002-03-06 2006-09-26 Micron Technology, Inc. Data controlled programmable power supply
US6891764B2 (en) * 2003-04-11 2005-05-10 Intel Corporation Apparatus and method to read a nonvolatile memory
JP4698592B2 (ja) * 2004-06-25 2011-06-08 スパンション エルエルシー 電圧制御回路および半導体装置
US7352626B1 (en) 2005-08-29 2008-04-01 Spansion Llc Voltage regulator with less overshoot and faster settling time
US7307878B1 (en) 2005-08-29 2007-12-11 Spansion Llc Flash memory device having improved program rate
US7295475B2 (en) * 2005-09-20 2007-11-13 Spansion Llc Flash memory programming using an indication bit to interpret state
US8358543B1 (en) 2005-09-20 2013-01-22 Spansion Llc Flash memory programming with data dependent control of source lines
US7957204B1 (en) 2005-09-20 2011-06-07 Spansion Llc Flash memory programming power reduction
US7433228B2 (en) * 2005-09-20 2008-10-07 Spansion Llc Multi-bit flash memory device having improved program rate
US7279961B2 (en) * 2005-11-21 2007-10-09 Atmel Corporation Charge pump for intermediate voltage
WO2008047416A1 (fr) * 2006-10-18 2008-04-24 Spansion Llc Circuit de détection de tension
TWI331342B (en) * 2007-04-24 2010-10-01 Nanya Technology Corp Voltage booster and a memory structure applying the same
KR100909637B1 (ko) * 2008-03-18 2009-07-27 주식회사 하이닉스반도체 고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법
ITMI20111201A1 (it) * 2011-06-29 2012-12-30 St Microelectronics Srl Sistema di controllo per dispositivo di memoria
US9491151B2 (en) 2015-01-07 2016-11-08 Ememory Technology Inc. Memory apparatus, charge pump circuit and voltage pumping method thereof
KR102374841B1 (ko) 2015-05-28 2022-03-16 삼성전자주식회사 가변 전압 발생 회로 및 이를 포함하는 메모리 장치
EP3157011B1 (de) * 2015-10-13 2019-08-07 Nxp B.V. Ladungspumpenregulierung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166161A (ja) * 1985-01-18 1986-07-26 Mitsubishi Electric Corp 半導体装置
US4710647A (en) * 1986-02-18 1987-12-01 Intel Corporation Substrate bias generator including multivibrator having frequency independent of supply voltage
JPS6445157A (en) * 1987-08-13 1989-02-17 Toshiba Corp Semiconductor integrated circuit
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits
US5077815A (en) * 1988-09-30 1991-12-31 Fujitsu Limited Apparatus for optically connecting a single-mode optical fiber to a multi-mode optical fiber
JPH02215154A (ja) * 1989-02-16 1990-08-28 Toshiba Corp 電圧制御回路
US5077691A (en) * 1989-10-23 1991-12-31 Advanced Micro Devices, Inc. Flash EEPROM array with negative gate voltage erase operation
DE4237589C2 (de) * 1991-11-07 1999-10-28 Samsung Electronics Co Ltd Spannungspumpschaltung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10164027A1 (de) * 2001-06-29 2003-01-09 Hynix Semiconductor Inc Schaltung zum Klammern einer Wortleitungsspannung
DE10164027B4 (de) * 2001-06-29 2010-04-15 Hynix Semiconductor Inc., Icheon Schaltung zum Klammern einer Wortleitungsspannung

Also Published As

Publication number Publication date
EP0594294B1 (de) 1998-07-29
JP3763590B2 (ja) 2006-04-05
JPH06259979A (ja) 1994-09-16
US5291446A (en) 1994-03-01
KR100317647B1 (ko) 2002-03-21
EP0594294A3 (en) 1994-07-06
DE69319991D1 (de) 1998-09-03
KR940010473A (ko) 1994-05-26
EP0594294A2 (de) 1994-04-27

Similar Documents

Publication Publication Date Title
DE69319991T2 (de) Spannungsversorgungen für Flash EEPROM Speicherzellen
DE10241356B4 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit verbesserter Programmierungssperreigenschaft und Programmierungsverfahren dafür
DE102005062521B4 (de) Verfahren und Schaltung zum Erzeugen einer hohen Spannung und nichtflüchtiges Speicherbauelement
DE69811773T2 (de) Nichtflüchtige Speicheranordnung und Programmierverfahren
DE10237995B4 (de) Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren
DE69604688T2 (de) Schnelle spannungserhöhungschaltung mit drei zuständen
DE69428336T2 (de) Integrierte Halbleiterschaltungsanordnung
DE69513658T2 (de) Spannungsregler für nichtflüchtige, elektrisch programmierbare Halbleiterspeicheranordnungen
DE69333549T2 (de) Halbleiterspeicheranordnung
DE4036973C2 (de) Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung
DE69524507T2 (de) Selbst-Programmierschaltung für eine nicht-flüchtige Speicheranordnung
DE69525554T2 (de) Spannungsversorgungen für flash-speicher
DE69229995T2 (de) Spannungsregler für Speichergeräte
DE4439661C5 (de) Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung
DE69511661T2 (de) Referenzschaltung
DE102004060347B4 (de) Blockschalter in einer Flashspeichervorrichtung
DE69524259T2 (de) Dekodierter wortadressleitungstreiber mit positiven und negativen spannungsmodi
DE68923942T2 (de) Nichtflüchtiges Halbleiterspeichersystem.
DE4437757A1 (de) Referenzspannungserzeugungsschaltung
DE69803163T2 (de) Hochspannungs-nmos-durchgangsgatter für flash-speicher mit hochspannungsgenerator
DE3688707T2 (de) Stromdosieranordnung.
DE102010016083A1 (de) System und Verfahren zum Regeln einer Stromversorgung
DE69325714T2 (de) Spannungsregler für nichtflüchtige Halbleiterspeicheranordnungen
DE68915136T2 (de) Integrierte Halbleiterspeicherschaltung.
DE69514788T2 (de) Negative Wortleitung-Spannungsregelungschaltung für elektrisch löschbare Halbleiterspeicheranordnungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee