DE4402433A1 - Zwischenpotentialgenerator - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf Zwischenpotentialgene­ ratoren und genauer auf eine Vorrichtung zur Erzeugung eines Zwi­ schen(mitten-)potentials zwischen einem Betriebsstromversorgungs­ potential Vcc und einem Massepotential GND. Noch spezieller be­ zieht sich die vorliegende Erfindung auf eine Vorrichtung zur Erzeugung eines Zwischenpotentials zum Vorladen einer Bitleitung, einer internen Datenbusleitung und einer Zellplatte eines Spei­ cherzellenkondensators in einem dynamischen Speicher mit wahl­ freiem Zugriff.

Fig. 15 ist eine schematische Darstellung, die die Struktur eines Zwischenpotentialgenerators zeigt. Der in Fig. 15 gezeigte Zwi­ schenpotentialgenerator ist zum Beispiel in IEEE, Journal of So­ lid-State Circuits, Vol. 26, No. 4, April 1991, S. 465-470 be­ schrieben.

Wie Fig. 15 zeigt, weist der Zwischenpotentialgenerator eine Re­ ferenzpotentialerzeugungsstufe 30, die ein erstes Referenzpoten­ tial (1/2) Vcc+Vtna und ein zweites Referenzpotential (1/2) Vcc- |Vtpa| erzeugt, und eine Treiberstufe 40, die das erste und das zweite Referenzpotential von der Referenzpotentialerzeugungsstufe 30 empfängt, zum Liefern eines Zwischen(mitten-)potentials (1/2)Vcc an einen Ausgabeknoten 50 auf. Beide, die Referenzerzeugungs­ stufe 30 und die Treiberstufe 40, werden durch ein Stromversor­ gungspotential Vcc und ein Massepotential GND betrieben, die ent­ sprechend von einem Stromversorgungspotentialknoten 10 und einem Massepotentialknoten 20 geliefert werden.

Die Referenzpotentialerzeugungsstufe 30 weist eine Spannungstei­ lungsstufe und eine Vorspannungsstufe auf. Die Spannungsteilungs­ stufe weist ein Widerstandselement 31, das zum Beispiel aus Poly­ silizium ausgebildet ist, und das zwischen dem Stromversorgungs­ potentialknoten 10 und einen internen Knoten 32 verbunden ist, und ein Widerstandselement 33, das zum Beispiel aus Polysilizium ausgebildet ist, und das zwischen den Knoten 32 und den Massepo­ tentialknoten 20 verbunden ist, auf. Die Widerstandselemente 31 und 33 sind aus identischem Material ausgebildet und weisen einen identischen Widerstandswert auf. Das Potential des Knotens 32 ist daher Vcc/2.

Die Vorspannungsstufe weist ein Widerstandselement 34, das zwi­ schen den Stromversorgungspotentialknoten 10 und einen ersten internen Ausgabeknoten 35 verbunden ist, und einen n-Kanal MOS Transistor 36, der zwischen die Knoten 35 und 32 verbunden ist und dessen Gate mit dem Knoten 35 verbunden ist, auf. Das Wider­ standselement 34 weist einen hohen Widerstandswert von nicht we­ niger als 1MΩ. Der Transistor 36 weist eine Schwellspannung Vtna auf.

Die Vorspannungsstufe weist weiter einen p-Kanal MOS Transistor 37, der zwischen den Knoten 32 und einen internen Ausgabeknoten 38 verbunden ist und dessen Gate mit dem Ausgabeknoten 38 verbun­ den ist, und ein Widerstandselement 39, das zum Beispiel aus Po­ lysilizium ausgebildet ist, und das zwischen den Knoten 38 und den Massepotentialknoten 20 verbunden ist, auf. Der Transistor 37 weist eine negative Schwellspannung Vtpa auf. Das Widerstandsele­ ment 39 weist einen hohen Widerstandswert von nicht weniger als 1MΩ, wie es das Widerstandselement 34 aufweist, auf.

Die Treiberstufe 40 weist eine Hebe-Senke (Push-Pull) Stromspie­ gelverstärkungsstufe und eine Hebe-Senke (Push-Pull) Ausgabestufe auf. Die Push-Pull Stromspiegelverstärkungsstufe weist einen p- Kanal MOS Transistor 40a, der zwischen den Stromversorgungspoten­ tialknoten 10 und einen Knoten 40b verbunden ist, und dessen Gate mit dem Knoten 40b verbunden ist; einen n-Kanal MOS Transistor 40c, der zwischen den Knoten 40b und einen Ausgabeknoten 50 ver­ bunden ist, und der an seinem Gate das erste Referenzpotential, das von dem internen Ausgabeknoten 35 der Referenzpotentialerzeu­ gungsstufe 30 erzeugt wird, empfängt; einen p-Kanal MOS Transi­ stor 40d, der zwischen den Ausgabeknoten 50 und einen Knoten 40e verbunden ist, und der an seinem Gate das zweite Referenzpotenti­ al von dem Ausgabeknoten 38 der Referenzpotentialerzeugungsstufe empfängt; und einen n-Kanal MOS Transistor 40f, der zwischen ei­ nen Knoten 40e und den Massepotentialknoten 20 verbunden ist, und dessen Gate mit dem Knoten 49e verbunden ist, auf.

Die Schwellspannung Vtnb des Transistors 40c ist wenig größer als die Schwellspannung Vtna des Transistors 36, der in der Referenz­ potentialerzeugungsstufe 30 enthalten ist, gemacht. Die Schwell­ spannung Vtpb des Transistors 40d ist wenig kleiner als die Schwellspannung Vtpa des Transistors 38, der in der Referenzpo­ tentialerzeugungsstufe 30 enthalten ist, gemacht.

Die Push-Pull Stromspiegelverstärkungsstufe weist weiter einen p- Kanal MOS Transistor 40g, der zwischen den Stromversorgungspoten­ tialknoten 10 und einen Knoten 40h verbunden ist, und dessen Gate mit dem Knoten 40b verbunden ist; einen n-Kanal MOS Transistor 40i, der zwischen den Knoten 40h und den Ausgabeknoten 50 verbun­ den ist, und dessen Gate mit dem Knoten 40h verbunden ist; einen p-Kanal MOS Transistor 40j, der zwischen den Ausgabeknoten 50 und einen Knoten 40p verbunden ist, und dessen Gate mit dem Knoten 40p verbunden ist; und einen n-Kanal MOS Transistor 40r, der zwi­ schen den Knoten 40p und den Massepotentialknoten 20 verbunden ist, und dessen Gate mit dem Knoten 40e verbunden ist, auf.

β, welches eine Konstante proportional zu Gatebreite/Gatelänge ist, des Transistors 40g ist k-mal das des Transistors 40a einge­ stellt. Die Transistoren 40a und 40g bilden eine Stromspiegel­ schaltung mit dem Spiegelverhältnis k.

β des Transistors 40r ist auf k-mal das des Transistors 40f ein­ gestellt. Die Transistoren 40f und 40r bilden eine Stromspiegel­ schaltung mit dem Spiegelverhältnis k.

Die Push-Pull Ausgabestufe weist einen n-Kanal MOS Transistor 40s, der zwischen den Stromversorgungspotentialknoten 10 und den Ausgabeknoten 50 verbunden ist, und dessen Gate mit dem Knoten 40h verbunden ist, und einen p-Kanal MOS Transistor 40t, der zwi­ schen den Ausgabeknoten 50 und den Massepotentialknoten 20 ver­ bunden ist, und dessen Gate mit dem Knoten 40p verbunden ist, auf. β des Transistors 40s ist auf m-mal das des Transistors 40i eingestellt. Die Transistoren 40h und 40s bilden eine Stromspie­ gelschaltung mit dem Spiegelverhältnis m. β des Transistors 40t ist auf m-mal das des Transistors 40j eingestellt. Die Transisto­ ren 40j und 40t bilden eine Stromspiegelschaltung mit dem Spie­ gelverhältnis m. Es wird nun die Beschreibung des Betriebes des in Fig. 15 gezeigten Zwischenpotentialgenerators gegeben.

In der Referenzpotentialerzeugungsstufe 30 weisen die Wider­ standselemente 31 und 33 einen identischen Widerstandswert auf, so daß ein Potential N1 des Knotens 32 Vcc/2 ist.

Jedes der Widerstandselemente 34 und 39 weist einen hohen Wider­ standswert von ungefähr 1MΩ auf. Für den Fall eines Stromversor­ gungspotentials Vcc von 3V beträgt der durch die Transistoren 36 und 37 fließende Strom ungefähr 3V/(1MΩ+1MΩ)=1,5 µA. Jeder der Transistoren 36 und 37 hat sein Gate und Drain miteinander ver­ bunden und arbeitet in einem Sättigungsbereich. Ein Strom Ids, der durch den MOS Transistor im Sättigungsbereich fließt, wird daher durch

Ids = β (Vgs - Vth)²

beschrieben, wobei Vgs eine Gate-zu-Source-Spannung des MOS Tran­ sistors und Vth eine Schwellspannung ist. Dieser Stromwert ist sehr klein. Dementsprechend ist die Gate-zu-Source-Spannung, näm­ lich eine Spannung zwischen den Knoten 32 und 35, des n-Kanal MOS Transistors 36 ungefähr die Schwellspannung Vth, so daß ein Po­ tential N2 des Knotens 35 ungefähr gleich (1/2) Vcc+Vtna ist.

Vergleichbar gleicht in dem p-Kanal MOS Transistor 37 eine Gate- zu-Source-Spannung desselben, nämlich einer Spannung zwischen den Knoten 38 und 32, der Schwellspannung Vtpa, so daß ein Potential N3 des Knotens 38 ungefähr (1/2)Vcc-|Vtpa| gleicht.

In der Treiberstufe 40 ist die Schwellspannung Vtnb des n-Kanal MOS Transistors 40c ein wenig größer als die Schwellspannung Vtna des n-Kanal MOS Transistors 36 eingestellt. Die Schwellspannung Vtpb des p-Kanal MOS Transistors 40d ist ein wenig kleiner als die Schwellspannung Vtpa des p-Kanal MOS Transistors 37 einge­ stellt.

In dem Fall, in dem das Potential des Ausgabeknotens 50 ungefähr dem Zwischenpotential (1/2)Vcc entspricht, werden die Transisto­ ren 40c und 40d in den AUS-Zustand gebracht.

Wenn das Potential des Ausgabeknotens 50 nicht mehr als (1/2)Vcc-(Vtna-Vtnb) beträgt, wird der n-Kanal MOS-Transistor 40c in den AN-Zustand gebracht, während der p-Kanal MOS-Transistor 40d in dem AUS-Zustand gehalten wird. Dementsprechend fließt ein Strom I1 vom Stromversorgungspotentialknoten 10 über den p-Kanal MOS-Transistor 40a und den n-Kanal MOS-Transistor 40c zum Ausga­ beknoten 50.

Der Transistor 40g bildet zusammen mit dem Transistor 40a eine Stromspiegelschaltung mit dem Spiegelverhältnis k, so daß ein Spiegelstrom k·I1 von dem Stromversorgungspotentialknoten 10 über die Transistoren 40g und 40i zum Ausgabeknoten 50 fließt. Auch der Transistor 40s bildet zusammen mit dem Transistor 40i eine Stromspiegelschaltung mit dem Spiegelverhältnis in, so daß ein Spiegelstrom k·m·I1 vom Stromversorgungspotentialknoten 10 über den Transistor 40s zum Ausgabeknoten 50 fließt. Das Potential des Ausgabeknotens 50 steigt auf (1/2)Vcc+Vtna-Vtnb an, aufgrund der Stromladung durch diese drei Wege, wodurch der Transistor 40c und derart alle die Transistoren, die die Stromspiegelschaltung bil­ den, AUS-geschaltet werden, was einen Ladestrom vom Stromversor­ gungspotentialknoten 10 zum Ausgabeknoten 50 verhindert.

Wenn das Potential des Ausgabeknotens 50 (1/2)Vcc+|Vtpb|-|Vtpa| überschreitet, wird der p-Kanal MOS-Transistor 40d in den AN-Zu­ stand gebracht, während der n-Kanal MOS-Transistor 40c in dem AUS-Zustand gehalten wird. Ein Strom I2 fließt vom Ausgabeknoten 50 über die Transistoren 40d und 40f zum Massepotentialknoten 20. Der Transistor 40r bildet zusammen mit dem Transistor 40f eine Stromspiegelschaltung mit dem Spiegelverhältnis k, so daß ein Spiegelstrom k·I2 vom Ausgabeknoten 50 über die Transistoren 40j und 40r zum Massepotentialknoten 20 fließt.

Der p-Kanal MOS-Transistor 40t bildet auch zusammen mit dem p- Kanal MOS-Transistor 40j eine Stromspiegelschaltung mit dem Spie­ gelverhältnis m, so daß ein Spiegelstrom k·m·I2 vom Ausgabeknoten 50 über die Transistoren 40t zum Massepotentialknoten 20 fließt. Als Folge wird der Ausgabeknoten 50 mit hoher Geschwindigkeit entladen, so daß das Potential desselben abfällt.

Wenn das Potential des Ausgabeknotens 50 auf (1/2)Vcc+|Vtpb|-|Vtpa| abfällt, wird der p-Kanal MOS-Transistor 40d in den AUS-Zustand gebracht, so daß der Stromweg zwischen dem Ausgabeknoten 50 und dem Massepotentialknoten 20 abgeschnitten wird.

Das Potential VOUT des Ausgabeknotens 50 wird dargestellt:

(1/2)Vcc+Vtna-Vtnb < VOUT < (1/2)Vcc+|Vtpb|-|Vtpa| (1).

Die Werte |Vtna-Vtnb| und |Vtpb|-|Vtpa| sind sehr klein. Dement­ sprechend entspricht das Potential VOUT des Ausgabeknotens 50 ungefähr (1/2)Vcc.

In der Referenzpotentialerzeugungsstufe 30 des wie oben struktu­ rierten Zwischenpotentialgenerators jedoch, fließt normalerweise ein Strom vom Stromversorgungspotentialknoten 10 in den Massepo­ tentialknoten 20 über die Widerstandselemente 31 und 33. Außerdem fließt normalerweise ein Strom vom Stromversorgungspotentialkno­ ten 10 zum Massepotentialknoten 20 über das Widerstandselement 34, den n-Kanal MOS-Transistor 36, den p-Kanal MOS-Transistor 37 und das Widerstandselement 39. Um diesen regulären Stromfluß zu reduzieren, sollte der Widerstandswert von jedem der Widerstands­ elemente 31, 33, 34 und 39 groß gemacht werden. In dem Fall, in dem diese Widerstandselemente aus Polysilizium ausgebildet sind, sind, da eine Polysiliziumverbindungsschicht für Widerstandsele­ mente in den identischen Prozeßschritten mit einer gewöhnlichen Polysiliziumverbindungsschicht zur Signalübertragung ausgebildet wird, die Schichtwiderstandswerte derselben identisch. Der Schichtwiderstand der Polysiliziumverbindungsschicht kann zur Verhinderung von Fortpflanzungsverzögerungen eines Signals nicht groß gemacht werden. Als ein Ergebnis muß die Länge der Polysili­ ziumverbindungsschicht zur Ausbildung eines Widerstandselementes mit einem höheren Widerstandswert merklich groß gemacht werden, was die Layoutfläche für die Widerstandselemente 31, 33, 34 und 39 erhöht.

Die Verwendung des Kanalwiderstands eines MOS Transistors kann als Lösung für einen solchen Anstieg der Layoutfläche des Wider­ standselementes in Betracht gezogen werden. Im allgemeinen kann ein Widerstandselement mit einer kleinen Layoutfläche und einem hohen Widerstandswert durch die Verwendung des Kanalwiderstandes eines MOS Transistors implementiert werden.

Fig. 16 zeigt die Struktur eines Zwischenpotentialgenerators mit einem Kanalwiderstand eines MOS Transistors als ein Widerstands­ element. Allgemein ein p-Kanal MOS-Transistor sein Backgate mit dem Stromversorgungspotential Vcc verbunden, während ein n-Kanal MOS-Transistor sein Backgate mit dem Massepotential GND verbunden hat. Gewöhnlicherweise wird bei der Struktur eines Widerstands­ elementes ein p-Kanal MOS Transistor als ein mit dem Stromversor­ gungsknoten 10 verbundener MOS Transistor verwendet, und n-Kanal MOS Transistor wird als ein Widerstandselement, das mit dem Mas­ sepotentialknoten 20 verbunden ist, verwendet.

Fig. 16 ist ein p-Kanal MOS Transistor 31a zwischen den Stromver­ sorgungspotentialknoten 10 und einen Knoten 32 verbunden, und ein n-Kanal MOS Transistor 33a ist zwischen den Knoten 32 und den Massepotentialknoten 20 verbunden. Das Gate des Transistors 31a ist mit dem Massepotentialknoten 20 verbunden. Das Gate des Tran­ sistors 33a ist mit dem Stromversorgungspotentialknoten 10 ver­ bunden.

Vergleichbar ist ein p-Kanal MOS Transistor 34a zwischen den Stromversorgungspotentialknoten 10 und einen ersten internen Aus­ gabeknoten 35 verbunden. Ein n-Kanal MOS Transistor 39a ist zwi­ schen einen zweiten Ausgabeknoten 38 und den Massepotentialknoten 20 verbunden. Das Gate des Transistors 34a ist mit dem Massepo­ tentialknoten 20 und das Gate des Transistors 39a ist mit dem Stromversorgungspotentialknoten 10 verbunden.

Bei der Referenzpotentialerzeugungsstufe, die in Fig. 16 gezeigt ist, sollten die Kanalwiderstände der Transistoren 31a und 33a identisch sein, genauso wie die Kanalwiderstände der Transistoren 34a und 39a identisch sein sollten.

Jedoch unterscheiden sich ein p-Kanal MOS Transistor und ein n-Kanal MOS Transistor in den Herstellungsprozeßschritten. Das heißt, daß es daher sehr schwierig ist, die Kanalwiderstände des n-Kanal MOS Transistor und des p-Kanal MOS Transistor gleich zu machen, aufgrund der Variation der Parameter, das heißt, aufgrund der Variation im Maskenversatz und der Dotierstoffkonzentration und ähnlichem. Darum kann der erste Knoten 32 nicht akkurat auf das Zwischenpotential (1/2)Vcc gesetzt werden, so daß die ersten und zweiten Referenzpotentiale nicht akkurat geliefert werden kön­ nen.

Wenn n-Kanal MOS Transistoren anstelle der p-Kanal MOS Transisto­ ren 31a und 34a verwendet werden, sollten deren Gates mit dem Stromversorgungspotentialknoten 10 verbunden sein, und deren Backgates sollten mit dem Massepotential 20 verbunden sein. In diesem Fall haben der n-Kanal MOS Transistor, der mit dem Strom­ versorgungspotentialknoten verbunden ist, und der, der mit dem Massepotentialknoten verbunden ist, unterschiedliche Drainpoten­ tiale und Backgate-zu-Source-Spannungen, so daß sie unterschied­ liche Betriebscharakteristiken aufweisen. Als Folge können exakt gleiche Kanalwiderstände nicht implementiert werden.

Wieder auf Fig. 15 bezugnehmend, wenn das Potential VOUT des Aus­ gabeknotens 50 den Ausdruck (1) erfüllt, sind der n-Kanal MOS Transistor 40c und der p-Kanal MOS Transistor 40d in der Treiber­ stufe 40 in dem AUS-Zustand. In diesem Fall fließt immer noch, da die Transistoren 40c und 40d nicht in dem vollständigen AUS-Zu­ stand sind, ein Unterschwellwertstrom Is vom Stromversorgungspo­ tentialknoten 10 über den p-Kanal MOS Transistor 40a und den n-Kanal MOS Transistor 40c zum Ausgabeknoten 50. Der Unter­ schwellwertstrom Is fließt auch vom Ausgabeknoten 50 über den p-Kanal MOS Transistor 40d und den n-Kanal MOS Transistor 40f zum Massepotentialknoten 20.

Solch ein Unterschwellwertstrom Is wird um den Faktor von k durch den p-Kanal MOS Transistor 40g multipliziert, so daß ein Strom mit einer Größe von k·Is durch den n-Kanal MOS Transistor 40i vom Stromversorgungspotentialknoten 10 zum Ausgabeknoten 50 fließt. Der Spiegelstrom k·Is des Unterschwellwertstroms Is wird weiter um den Faktor in durch den Transistor 40s multipliziert, so daß ein Strom mit einer Größe von k·m·Is vom Stromversorgungspotenti­ alknoten 10 zum Ausgabeknoten 50 fließt.

Außerdem bilden die Transistoren 40f und 40r eine Stromspiegel­ schaltung, so daß ein Unterschwellwertstrom von k·Is vom Ausgabe­ knoten 50 über die Transistoren 40j und 40r zum Massepotential­ knoten 20 fließt. Dieser Unterschwellwertstrom wird weiter um dem Faktor m durch den Transistor 40t multipliziert, so daß ein Strom von k·m·Is vom Ausgabeknoten 50 zum Massepotentialknoten 20 fließt.

Speziell in der Treiberstufe 40 fließt ein Strom mit einer Größe von (1+k+k·m)Is vom Stromversorgungspotentialknoten 10 zum Masse­ potentialknoten 20 bei einem Bereitschaftszustand, bei dem das Zwischenpotential (1/2)Vcc erzeugt wird, was einen Anstieg des Stromverbrauchs in dem Bereitschaftszustand verursacht.

Um den Stromverbrauch im Bereitschaftszustand zu reduzieren, kön­ nen die Schwellspannung Vtnb des n-Kanal MOS Transistor 40c und der Betrag |Vtpb| der Schwellspannung des p-Kanal MOS Transistor 40d groß sein, zum Reduzieren eines durch die Transistoren 40c und 40d fließenden Unterschwellwertstroms. In einem solchen Fall jedoch werden |Vtna-Vtnb| und ||Vtpb|-|Vtpa|| in dem Ausdruck (1) groß, was in einer großen Abweichung des Potentials VOUT des Aus­ gabeknotens 50 von dem Zwischenpotential (1/2)Vcc resultiert.

Aufgabe der vorliegenden Erfindung ist es, eine Zwischenpotenti­ alerzeugungsschaltung mit kleiner Layoutfläche und niedrigem Stromverbrauch zu ermöglichen, es ist weiter Aufgabe der Erfin­ dung, einen Zwischenpotentialgenerator, der ein Zwischenpotential akkurat erzeugen kann, zu ermöglichen, und es ist weiter Aufgabe der vorliegenden Erfindung, eine Halbleiterspeichervorrichtung mit einem Zwischenpotentialgenerator, der ein Zwischenpotential akkurat und stabil mit niedrigem Stromverbrauch erzeugt, zu ermög­ lichen.

Diese Aufgabe wird gelöst durch eine Vorrichtung zur Erzeugung eines Zwischenpotentials nach Anspruch 1.

Der Zwischenpotentialgenerator entsprechend einem Aspekt der vor­ liegenden Erfindung weist einen ersten Referenzpotentialerzeu­ gungsblock, der zwischen einen Knoten, der ein erstes Potential empfängt, und einen Knoten, der ein zweites Potential empfängt, verbunden ist, und der als Lastelement einen ersten und einen zweiten Feldeffekttransistor vom isolierten Gate-Typ desselben Leitungstyps, die in derselben Art verbunden sind, aufweist, zur Erzeugung eines ersten Referenzpotentiales; einen zweiten Refe­ renzpotentialblock, der zwischen den Knoten, der das erste Poten­ tial empfängt, und den Knoten, der das zweite Potential empfängt, verbunden ist, und der als Lastelement einen dritten und einen vierten Feldeffekttransistor vom isolierten Gatetyp desselben Leitungstyps, die in derselben Struktur verbunden sind, aufweist, zur Erzeugung eines zweiten Referenzpotentials, das niedriger als das erste Potential ist; einen treibenden ersten Feldeffekttran­ sistor vom isolierten Gatetyp, der mit einem Strom von einem er­ sten Potentialversorgungsknoten versorgt wird, zum Übertragen des ersten Referenzpotentiales an einen Ausgabeknoten in einer Sour­ cefolgerart; und einen treibenden zweiten Feldeffekttransistor vom isolierten Gatetyp, der zwischen den Ausgabeknoten und einen Knoten, der das zweite Potential empfängt, verbunden ist, zum Übertragen des zweiten Referenzpotentials an den Ausgabeknoten in der Sourcefolgerart, auf.

In den Blöcken zur Erzeugung des ersten und des zweiten Refe­ renzpotentials werden die Feldeffekttransistoren vom isolierten Gatetyp, die in derselben Art verbunden sind, als Lastelement verwendet. Dementsprechend können die Spannung-Strom-Charakteri­ stiken dieser Lastelemente identisch gemacht werden, und ge­ wünschte erste und zweite Referenzpotentiale können mit einer kleinen eingenommenen Fläche erzeugt werden.

Zusätzlich kann, da der Feldeffekttransistor vom isolierten Gate­ typ als Lastelement verwendet wird, ein Stromfluß von dem Knoten, der das erste Potential empfängt, zu dem Knoten, der das zweite Potential empfängt, durch Erhöhen von β oder eines Kanalwider­ standes desselben kleingemacht werden, wodurch der Stromverbrauch stark reduziert werden kann.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekenn­ zeichnet.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figu­ ren.

Von den Figuren zeigen:

Fig. 1 eine schematische Darstellung, die die Struktur einer Zwischenpotentialerzeugungsschaltung nach einer ersten Ausführungsform zeigt;

Fig. 2 eine schematische Schnitteilansicht, die die Struktur des ersten Referenzpotentialerzeugungs­ blocks, der in Fig. 1 gezeigt ist, zeigt;

Fig. 3 eine schematische Schnitteilansicht, die die Struktur des zweiten Referenzpotentialerzeugungs­ blocks, der in Fig. 1 gezeigt ist, zeigt;

Fig. 4 eine schematische Schnitteilansicht, die die Struktur der Treiberstufe, die in Fig. 1 gezeigt ist, zeigt;

Fig. 5 eine Schnitteilansicht, die ein anderes Beispiel des ersten Referenzpotentialerzeugungsblock, der in Fig. 1 gezeigt ist, zeigt;

Fig. 6 eine Schnitteilansicht, die eine andere Struktur des zweiten Referenzpotentialerzeugungsblocks, der in Fig. 1 gezeigt ist, zeigt;

Fig. 7 eine Schnitteilansicht, die eine andere Struktur der Treiberstufe, die in Fig. 1 gezeigt ist, zeigt;

Fig. 8 eine schematische Darstellung, die die Struktur einer Zwischenpotentialerzeugungsschaltung nach einer zweiten Ausführungsform zeigt;

Fig. 9 eine schematische Schnitteilansicht, die die Struktur der ersten Referenzpotentialerzeugungs­ schaltung, die in Fig. 8 gezeigt ist, zeigt;

Fig. 10 eine schematische Schnitteilansicht, die die Struktur des zweiten Referenzpotentialerzeugungs­ blocks, der in Fig. 8 gezeigt ist, zeigt;

Fig. 11 eine schematische Darstellung, die die Struktur einer Referenzpotentialerzeugungsschaltung nach einer dritten Ausführungsform zeigt;

Fig. 12 eine schematische Darstellung, die die Hauptkom­ ponenten eines DRAM zeigt, der einen Zwischenpo­ tentialgenerator nach einer Ausführungsform ver­ wendet;

Fig. 13 eine schematische Darstellung, die die Struktur der Treiberfähigkeitschaltsignalerzeugungs­ schaltung, die in Fig. 12 gezeigt ist, zeigt;

Fig. 14 ein Wellenformdiagramm von Signalen, das den Be­ trieb der in den Fig. 12 und 13 gezeigten Schal­ tungen zeigt;

Fig. 15 eine schematische Darstellung, die die Struktur einer herkömmlichen Zwischenpotentialerzeugungs­ schaltung zeigt;

Fig. 16 eine schematische Darstellung, die eine Modifika­ tion der herkömmlichen Zwischenpotentialerzeu­ gungsschaltung zeigt.

Ausführungsform 1

Fig. 1 ist eine schematische Darstellung, die die Struktur eines Zwischenpotentialgenerators entsprechend einer ersten Ausfüh­ rungsform zeigt. Wie in Fig. 1 gezeigt, weist der Zwischenpoten­ tialgenerator eine Referenzpotentialerzeugungsstufe 300, die ein erstes Referenzpotential Vr1 und ein zweites Referenzpotential Vr2 liefert, und eine Treiberstufe 400, die die ersten und zwei­ ten Referenzpotentiale Vr1 und Vr2 empfängt, zum Liefern eines Zwischenpotentials (1/2)Vcc an einen Ausgabeknoten 410 auf.

Die Referenzpotentialerzeugungsstufe 300 weist einen ersten Refe­ renzpotentialerzeugungsblock 300a, der das erste Referenzpotenti­ al Vr1 erzeugt, und einen zweiten Referenzpotentialerzeugungs­ block 300b, der das zweite Referenzpotential Vr2 erzeugt, auf. Der erste Referenzpotentialerzeugungsblock 300a weist erste und zweite Schaltungen 310 und 330 mit identischen elektrischen Ei­ genschaften auf. Die erste Schaltung 310 ist zwischen einen Stromversorgungspotentialknoten 100 und einem Knoten 320 verbun­ den, und die zweite Schaltung 330 ist zwischen den Knoten 320 und einen Massepotentialknoten 200 verbunden.

Die erste Schaltung 210 weist eine Lastschaltung 312 von hohem Widerstand, die zwischen den Stromversorgungspotentialknoten 100 und einem Knoten 311 verbunden ist, und einen n-Kanal MOS Transi­ stor 313, der zwischen den Knoten 311 und den Knoten 320 verbun­ den ist, und der sein Gate mit dem Knoten 311 verbunden hat, auf.

Die Lastschaltung 312 weist einen p-Kanal MOS Transistor 312a von hohem Widerstand auf, der sein Gate mit dem Knoten 320 verbunden hat, dessen Source und Backgate mit dem Stromversorgungspotenti­ alknoten 100 verbunden sind, und dessen Drain mit dem Knoten 311 verbunden ist. Der n-Kanal MOS Transistor 313 empfängt ein Poten­ tial des Knotens 320 an seinem Backgate, und weist eine Schwell­ spannung Vtnc auf. Der n-Kanal MOS Transistor 313 hat ein Ver­ hältnis W/L von Kanalbreite W und Kanallänge L, das so groß eingestellt ist, daß die Gate-zu-Source-Spannung desselben die Schwellspannung Vtnc ist, wenn ein Strom dadurch fließt.

Die zweite Schaltung 330 weist eine Lastschaltung 332 von hohem Widerstand, die zwischen die Knoten 320 und 331 verbunden ist, und einen n-Kanal MOS Transistor 333, der zwischen den Knoten 331 und den Massepotentialknoten 200 verbunden ist, und der sein Gate mit dem Knoten 331 verbunden hat, auf. Die Lastschaltung 332 weist einen p-Kanal MOS Transistor 332a auf, der sein Backgate mit dem Knoten 320 verbunden hat, dessen Source mit dem Knoten 320 verbunden ist, dessen Drain mit dem Knoten 331 verbunden ist, und dessen Gate mit dem Massepotentialknoten 200 verbunden ist. Das Backgate des Transistors 333 ist mit dem Massepotentialknoten 200 verbunden. Der Transistor 312a, der in der ersten Lastschal­ tung 312 enthalten ist, weist dieselbe Backgate-zu-Source-Span­ nung wie die des Transistors 332a der zweiten Lastschaltung 332 auf. Dementsprechend kann der Backgatevorspanneffekt der Transi­ storen 312a und 332a identisch gemacht werden, so daß die Tran­ sistoren 312a und 332a identische Betriebseigenschaften aufwei­ sen.

Vergleichbar weist der Transistor 313 die Backegate-zu-Source- Spannung wie die des Transistors 333 auf, so daß der Backgatevor­ spanneffekt der Transistoren 313 und 333 identisch gemacht wer­ den, wodurch die Transistoren 313 und 333 identische Betriebsei­ genschaften aufweisen. Als ein Ergebnis können die Spannung- Strom-Charakteristiken der ersten und der zweiten Schaltung 310 und 330 identisch gemacht werden, wodurch das Zwischenpotential (1/2)Vcc am Knoten 320 erzeugt werden kann.

Der zweite Referenzpotentialerzeugungsblock 300b weist eine drit­ te Schaltung 360, die zwischen den Stromversorgungspotentialkno­ ten 100 und einen Knoten 350 verbunden ist, und eine vierte Schaltung 340, die zwischen den Knoten 350 und den Massepotenti­ alknoten 200 verbunden ist, auf. Die dritte Schaltung 360 weist einen p-Kanal MOS Transistor 363, der zwischen den Stromversor­ gungspotentialknoten 100 und einen Knoten 361 verbunden ist, und eine dritte Lastschaltung 362, die zwischen den Knoten 361 und den Zwischenpotentialknoten 350 verbunden ist, auf. Der Transi­ stor 363 hat sein Gate mit dem Knoten 361 verbunden, und sein Backgate ist mit dem Stromversorgungspotentialknoten 100 verbun­ den. Die dritte Lastschaltung 362 weist einen n-Kanal MOS Transi­ stor 362a auf. Der n-Kanal MOS Transistor 362a hat sein Drain mit dem Knoten 361 verbunden, sein Backgate ist mit dem Knoten 350 verbunden, und sein Gate ist mit dem Stromversorgungspotential­ knoten 100 verbunden.

Die vierte Schaltung 340 weist einen p-Kanal MOS Transistor 343, der zwischen die Knoten 350 und 341 verbunden ist, und der sein Gate mit dem Knoten 341 verbunden hat, und eine Lastschaltung 342 hohen Widerstands, die zwischen den Knoten 341 und den Massepo­ tentialknoten 200 verbunden ist, auf. Der Transistor 343 hat sein Backgate mit dem Knoten 350 verbunden. Die Lastschaltung 342 weist einen n-Kanal MOS Transistor 342a auf. Der Transistor 342a hat sein Gate mit dem Knoten 350 verbunden, und sein Backgate ist mit dem Massepotentialknoten 200 verbunden. Der Transistor 343 weist eine Schwellspannung Vtpc auf, und weist das Verhältnis W/L von Kanalbreite W und Kanallänge L auf, das so groß eingestellt ist, daß die Gate-zu-Source-Spannung desselben die Schwellspan­ nung Vtpc ist, wenn ein Strom dadurch fließt.

Die dritte Schaltung 360 und die vierte Schaltung 340 weisen die identische Art und Weise der Verbindung auf, in welcher Komponen­ ten verbunden sind. Die dritte und vierte Schaltung 360 und 340 weisen derart identische Spannung-Strom-Charakteristiken auf und erzeugen ein Zwischenpotential (1/2)Vcc am Knoten 350. Die Trei­ berstufe 400 weist einen n-Kanal MOS Transistor 420, der zwischen den Stromversorgungspotentialknoten 100 und einen Ausgabeknoten 410 verbunden ist, und einen p-Kanal MOS Transistor 430, der zwi­ schen den Ausgabeknoten 410 und den Massepotentialknoten 200 ver­ bunden ist, auf. Der n-Kanal MOS Transistor 420 empfängt das er­ ste Referenzpotential Vr1 an seinem Gate und hat sein Backgate mit dem Ausgabeknoten 410 verbunden. Der Transistor 420 weist eine Schwellspannung Vtnd auf. Die Schwellspannung Vtnd ist auf einen Wert eingestellt, der um 1% des Zwischenpotentials (1/2)Vcc höher als die Schwellspannung Vtnc des Transistors 313 ist. Im Fall eines Stromversorgungspotentials Vcc von 3V, zum Beispiel, ist die Schwellspannung Vtnd des Transistors 420 um ungefähr 10mV bis 20mV höher eingestellt als die Schwellspannung Vtnc des Tran­ sistors 313.

Der p-Kanal MOS Transistor 430 hat sein Backgate mit dem Ausgabe­ knoten 410 verbunden und weist eine Schwellspannung Vtpd auf. Die Schwellspannung Vtpd des Transistors 430 ist auf einen Wert ein­ gestellt, der um ungefähr 1% des Zwischenpotentials (1/2)Vcc nie­ driger als die Schwellspannung Vtpc des Transistors 343 ist. Im Fall eines Stromversorgungspotentials Vcc von 3V, zum Beispiel, ist die Schwellspannung Vtpd um ungefähr 10 bis 20mV niedriger als die Schwellspannung Vtpc des Transistors 343 eingestellt. Es wird nun die Beschreibung des Betriebs gegeben.

In der Referenzpotentialerzeugungsstufe 300 fließt ein Strom vom Stromversorgungspotentialknoten 100, der mit dem Stromversor­ gungspotential Vcc versorgt wird, über die erste und zweite Schaltung 310 und 330 zum Massepotentialknoten 200. Die erste und zweite Schaltung 310 und 330 weisen dieselben Spannung-Strom-Cha­ rakteristiken auf. Das Potential des Knotens 320 wird das Zwi­ schenpotential (1/2)Vcc zwischen dem Stromversorgungspotential Vcc und dem Massepotential GND. Die Kanalwiderstände der p-Kanal MOS Transistoren 312a und 332a sind ausreichend groß gewählt bzw. eingestellt. Dementsprechend fließt in dem ersten Referenzpoten­ tialerzeugungsblock 300a ein sehr kleiner Strom vom Stromversor­ gungspotentialknoten 100 zum Massepotentialknoten 200. Der Tran­ sistor 313 weist das Verhältnis der Kanalbreite W und der Kanal­ länge L, das ausreichend groß eingestellt bzw. gewählt ist, auf. Die Gate-zu-Source-Spannung des Transistors 313 wird daher unge­ fähr die Schwellspannung Vtnc, so daß das erste Referenzpotential Vr1, das dem Knoten 311 zugeführt wird, (1/2)Vcc+Vtnc ist.

Es wird nun eine kurze Beschreibung darüber gegeben, warum die erste und die zweite Schaltung 310 und 330 die identischen Span­ nungen-Strom-Charakteristiken aufzuweisen haben. Der Transistor 312a, den die Lastschaltung 312 aufweist, hat sein Backgate und seine Source mit dem Stromversorgungspotentialknoten 100 verbun­ den, und sein Gate ist mit dem Knoten 320 verbunden. Die Gate-zu- Source-Spannung (Gate to Source Voltage) desselben ist daher ein Potential zwischen dem Stromversorgungspotential Vcc, das vom Stromversorgungspotentialknoten 100 angelegt wird, und dem Poten­ tial des Knotens 320. Jeder der Transistoren 312a, 313, 332a und 333 hat sein Backgate und seine Source miteinander verbunden, und die Schwellspannung von diesen ist konstant. Wenn das Zwischenpo­ tential (1/2)Vcc am Knoten 320 erscheint, ist die Potentialdif­ ferenz zwischen dem Gate und der Source des Transistors 312a ge­ nauso wie die des Transistors 332a (1/2)Vcc. In diesem Fall wei­ sen daher die Transistoren 312a und 332a die identischen Spannun­ gen-Strom Charakteristiken auf, solange sie so ausgebildet sind, daß sie gegenseitig dieselbe Größe und denselben Kanalwiderstand aufweisen.

Vergleichbar arbeitet jeder der Transistoren 313 und 333 in dem Sättigungsbereich auf das Anwenden eines kleinen Stromes hin, was einen Spannungsabfall der Schwellspannung derselben verursacht. Das Potential des Knotens 331 wird Vtnc′. Die Schwellspannungen Vtnc und Vtnc′ sind miteinander gleich, so lange die Transistoren 313 und 333 so ausgebildet sein, daß sie dieselbe Größe und die­ selben Eigenschaften aufweisen. Als ein Ergebnis werden die Drainströme Ids, die durch die Transistoren 312a und 332a flie­ ßen, miteinander gleich, so daß das Zwischenpotential am Knoten 320 beibehalten wird. Wenn das Potential am Knoten 320 über das Zwischenpotential (1/2)Vcc ansteigt, wird der Widerstandswert des Transistors 332a ein wenig kleiner als der des Transistors 312a, so daß ein größerer Strom durch den Transistor 333 als durch den Transistor 313 fließt, was in einer Verminderung des Potentials des Knotens 320 resultiert. Im Gegensatz dazu ist, wenn das Po­ tential des Knotens 320 niedriger als das Zwischenpotential (1/2)Vcc ist, der Widerstand des Transistors 312a kleiner als der des Transistors 332a, so daß ein größerer Strom vom Stromversor­ gungspotentialknoten 100 zum Knoten 320 fließt, wodurch das Po­ tential des Knotens 320 ansteigt. Darum sollte das Potential des Knotens 320 akkurat auf das Zwischenpotential (1/2)Vcc eingestellt sein.

Die dritte und die vierte Schaltung 360 und 330 weisen auch die identischen Spannung-Strom Charakteristiken auf. Das Potential des Knotens 350 ist derart das Zwischenpotential (1/2)Vcc. Das Verhältnis W/L der Gatebreite W und der Gatelänge L des Transi­ stors 343 ist ausreichend groß definiert, so daß der Transistor 343 die Gate-zu-Source-Spannung gleich der Schwellspannung Vtpc desselben aufweist. Dementsprechend ist das Potential Vr2 des Knotens 341 (1/2)Vcc-|Vtpc|.

In der Treiberstufe 400 ist die Schwellspannung Vtnd des Transi­ stors 420 um ungefähr 1% größer als die Schwellspannung Vtnc des Transistors 313 eingestellt bzw. gewählt. Der Betrag |Vtpd| der Schwellspannung des Transistors 430 ist um ungefähr 1% größer als der Betrag |Vtpc| der Schwellspannung des Transistors 343 einge­ stellt bzw. gewählt. Der Transistor 420 empfängt das erste Refe­ renzpotential Vr1 (=(1/2)Vcc+Vtnc) an seinem Gate. Der Transistor 430 empfängt das zweite Referenzpotential Vr2 (=(1/2)Vcc-|Vtpc|) an seinem Gate.

Wenn das Potential des Ausgabeknotens 410 niedriger als das Zwi­ schenpotential (1/2)Vcc um nicht weniger als |Vtnd-Vtnc| wird, in anderen Worten, wenn das Potential des Ausgabeknotens 410 auf nicht mehr als (1/2)Vcc+Vtnc-Vtnd abfällt, wird der Transistor 420 in den AN-Zustand gebracht, während der Transistor 430 in dem AUS-Zustand gehalten wird. Darum wird der Ausgabeknoten 410 vom Stromversorgungspotentialknoten 100 durch den Transistor 420 ge­ laden, wodurch das Potential desselben erhöht wird.

Wenn das Potential des Ausgabeknotens 410 um nicht weniger als |Vtpd|-|Vtpc| höher als das Zwischenpotential (1/2)Vcc ist, in anderen Worten, das Potential des Ausgabeknotens 410 ist nicht weniger als (1/2)Vcc-|Vtpc|+|Vtpd|, wird der p-Kanal MOS Transi­ stor 430 in den AN-Zustand gebracht, während der Transistor 420 in dem AUS-Zustand gehalten wird. Darum wird der Ausgabeknoten 410 durch den Transistor 430 zum Massepotentialknoten 200 entla­ den, wodurch das Potential desselben reduziert wird.

|Vtnd-Vtnc| ist ungefähr 10 bis 20mV für Vcc=3V, und |Vtpd-Vtpc| ist ungefähr 10 bis 20mV für Vcc=3V.

Wenn das Potential V des Ausgabeknotens 410 am Knoten 410 zum Liefern des Zwischenpotentials das Zwischenpotential ist:

(1/2)Vcc-|Vtnd-Vtnc| < V < (1/2)Vcc+|Vtpd-Vtpc|,

sind die Transistoren 420 und 430 beide in dem Aus-Zustand.

In der Treiberstufe 400 kann das Potential des Ausgabeknotens 410 ungefähr auf das Zwischenpotential (1/2)Vcc durch Einstellen bzw. Wählen der Schwellspannung Vtnd des n-Kanal MOS Transistor 420 ein wenig höher als die Schwellspannung Vtnc des n-Kanal MOS Transistors 313 und der Schwellspannung Vtpd des p-Kanal MOS Transistors 430 ein wenig niedriger als die Schwellspannung Vtpc des p-Kanal MOS Transistors 343 eingestellt werden. Zu diesem Zeitpunkt können beide Transistoren 420 und 430 in den nichtlei­ tenden Zustand gebracht werden, so daß ein Stromfluß vom Strom­ versorgungspotentialknoten 100 zum Massepotentialknoten 200 in der Treiberstufe 400 kleiner gemacht werden kann, wodurch der Stromverbrauch vermindert werden kann.

Als Beispiel wird der Fall betrachtet, in dem der Widerstandswert des Kanalwiderstands an jedem der Transistoren 312a, 332a, 342a und 362a von 1MΩ auf 2MΩ erhöht ist, mit dem Stromversorgungspo­ tential Vcc=3V und der Schwellspannung Vtnc=|Vtpc|=0,5V. Die ver­ brauchten Ströme in der Referenzpotentialerzeugungsstufe 300 wer­ den für entsprechende Widerstandswerte dargestellt durch:

2·(Vcc-((1/2)Vcc+Vtnc)) / 1MΩ = 2 µA; für den Widerstandswert von 1MΩ, und
2·(Vcc-((1/2)Vcc+Vtnc)) / 2MΩ = 1 µA; für den Widerstandswert von 2MΩ,

wodurch der Stromverbrauch um 1 µA reduziert werden kann.

Zusätzlich, da keine Stromspiegelschaltung verwendet wird, fließt, selbst falls ein Unterschwellwertstrom Is durch die Tran­ sistoren 420 und 430 fließt, ein solcher Strom nur vom Stromver­ sorgungspotentialknoten 100 zum Massepotentialknoten 200 über die Transistoren 420 und 430, wodurch kein Spiegelstrom verursacht wird, wodurch der Stromverbrauch in einem Bereitschaftszustand stark reduziert werden kann.

Fig. 2 ist eine schematische Teilschnittansicht, die die Struktur der ersten und der zweiten Schaltung 310 und 330, die in Fig. 1 gezeigt sind, zeigt. Wie Fig. 2 zeigt, sind die erste und die zweite Schaltung 310 und 330, die in dem ersten Referenzpotenti­ alerzeugungsblock 300a enthalten sind, auf der Oberfläche eines p-Typ Halbleitersubstrates 1a, das dotierte p-Typ Ionen mit nied­ riger Konzentration aufweist, ausgebildet.

Die erste Schaltung 310 ist in n-Typ Wannen (well) 1b und 1c, die in der Oberfläche des p-Typ Halbleitersubstrates 1a ausgebildet sind, ausgebildet, und die zweite Schaltung 330 ist in n-Typ Wan­ nen 1d und 1e, die in der Oberfläche des p-Typ Halbleitersubstra­ tes 1a ausgebildet sind, ausgebildet. Die n-Typ Wannen 1b bis 1e sind durch Implantation von n-Typ Ionen, wie Phosphor, ausgebil­ det. Die n-Typ Wannen 1b bis 1e sind vom p-Typ Halbleitersubstrat 1a durch einen pn-Übergang dazwischen elektrisch getrennt.

In der Oberfläche der n-Typ Wanne 1c ist eine p-Typ Wanne 1f aus­ gebildet, und in einer Oberfläche der n-Typ Wanne 1e ist eine p- Typ Wanne 1g ausgebildet. Die p-Typ Wannen 1f und 1g sind durch Implantation von p-Typ Ionen, wie Bor, mit höherer Konzentration als die des Halbleitersubstrates 1a ausgebildet. Die Substrats­ truktur, die drei Wannen aufweist, nämlich die n-Typ Wanne 1b, die p-Typ Wanne 1f und die n-Typ Wanne 1c, in welche die p-Typ Wanne 1f ausgebildet ist, wird als eine Dreifach-Wannen-Struktur bezeichnet.

In der Oberfläche der n-Typ Wanne 1b sind Dotierungsbereiche 312aa und 312ab durch Implantation von p-Typ Ionen bei hoher Kon­ zentration ausgebildet, und ein n-Typ Dotierungsbereich 312ad ist durch Implantation von n-Typ Dotierstoff bei hoher Konzentration ausgebildet. Der Dotierungsbereich 312aa bildet die Source des in Fig. 1 gezeigten Transistors 312a, die mit dem Stromversorgungs­ potentialknoten 100 verbunden ist. Der n-Typ Dotierungsbereich 312ad ist mit dem Stromversorgungspotentialknoten 100 verbunden, um die n-Typ Wanne 1b, nämlich das Backgate des Transistors 312a, mit dem Stromversorgungspotential Vcc zu versorgen. Die p-Typ Dotierungsbereiche 312aa und 312ab sind voneinander getrennt aus­ gebildet. Auf dem Kanalbereich zwischen den Dotierungsbereichen 312aa und 312ab ist eine Gateelektrodenschicht 312ac mit einer darunter dazwischen gesetzten Gateisolierschicht, nicht gezeigt, ausgebildet. Der p-Typ Dotierungsbereich 312ab bildet das Drain des Transistors 312a.

In der Oberfläche der n-Typ Wanne 1c ist ein n-Typ Dotierungsbe­ reich 101 getrennt von der p-Typ Wanne 1f durch Implantation von n-Typ Ionen bei hoher Konzentration ausgebildet. Der Dotierungs­ bereich 101 ist mit dem Stromversorgungspotentialknoten 100 ver­ bunden, um die n-Typ Wanne 1c mit dem Stromversorgungspotential Vcc zu versorgen.

In der Oberfläche der p-Typ Wanne 1f sind n-Typ Dotierungsberei­ che 313a und 313b voneinander getrennt durch Implantation von n- Typ Ionen bei hoher Konzentration ausgebildet, und ein p-Typ Do­ tierungsbereich 313d ist getrennt von n-Typ Dotierungsbereich 313a durch Implantation von p-Typ Dotierungsionen bei hoher Kon­ zentration ausgebildet. Auf dem Kanalbereich zwischen den n-Typ Dotierungsbereichen 313a und 313b ist eine Gateelektrodenschicht 313c mit einer darunter dazwischen gesetzten Gateisolierschicht, nicht gezeigt, ausgebildet. Der n-Typ Dotierungsbereich 313a bil­ det den Sourcebereich des in Fig. 1 gezeigten Transistors 313, während der n-Typ Dotierungsbereich 313b den Drainbereich des Transistors 313 bildet. Der Dotierungsbereich 313a ist mit dem Knoten 320 verbunden. Die Gateelektrodenschicht 313c und der n- Typ Dotierungsbereich 313b sind mit dem Knoten 311 verbunden. Die p-Typ Wanne 1f und die n-Typ Wanne 1c können in Sperrichtung vor­ gespannt werden durch Vorspannen der n-Typ Wanne 1c auf das Stromversorgungspotential Vcc durch den n-Typ Dotierungsbereich 101, so daß die p-Typ Wanne 1f und die n-Typ Wanne 1c voneinander elektrisch getrennt werden können.

In der Oberfläche der n-Typ Wanne 1d sind p-Typ Dotierungsberei­ che 332aa und 332ab hoher Konzentration von einander getrennt ausgebildet, und ein n-Typ Dotierungsbereich 332ad hoher Konzen­ tration ist ausgebildet. Auf dem Kanalbereich zwischen den p-Typ Dotierungsbereichen 332aa und 332ab ist eine Gateelektroden­ schicht 332ac mit einer darunter dazwischengelegten Gateisolier­ schicht, nicht gezeigt, ausgebildet. Der p-Dotierungsbereich 332aa bildet den Sourcebereich des in Fig. 1 gezeigten Transi­ stors 332a, während der p-Typ Dotierungsbereich 332ab den Drain­ bereich des Transistors 332a bildet. Der n-Typ Dotierungsbereich 332ad ist zusammen mit dem p-Typ Dotierungsbereich 332aa mit dem Knoten 320 verbunden, wodurch die n-Typ Wanne 1d auf dasselbe Potential wie das des Sourcebereiches vorgespannt wird.

In der Oberfläche der p-Typ Wanne 1g sind n-Typ Dotierungsberei­ che 333a und 333b hoher Konzentration und ein p-Typ Dotierungs­ bereich 333d hoher Konzentration getrennt voneinander ausgebil­ det. In der p-Typ Wanne 1g ist der in Fig. 1 gezeigte Transistor 333 ausgebildet. Auf dem Kanalbereich zwischen den n-Typ Dotie­ rungsbereichen 333a und 333b ist eine Gateelektrodenschicht 333c mit einer darunter dazwischengelegten Gateisolierschicht, nicht gezeigt, ausgebildet. Der n-Dotierungsbereich 333b ist elektrisch mit dem p-Typ Dotierungsbereich 332ab verbunden. Der n-Typ Dotie­ rungsbereich 333a ist zusammen mit dem p-Typ Dotierungsbereich 333d mit dem Massepotentialknoten 200 verbunden. In der n-Typ Wanne 1e ist ein n-Typ Dotierungsbereich 101 hoher Konzentration getrennt von der p-Typ Wanne 1g ausgebildet. Der n-Typ Dotie­ rungsbereich 101 ist mit dem Stromversorgungspotentialknoten 100 verbunden, um die die n-Typ Wanne 1e mit dem Stromversorgungspo­ tential Vcc zu versorgen. Die p-Typ Wanne 1g und die n-Typ Wanne 1e sind durch Vorspannen der n-Typ Wanne 1e auf das Stromversor­ gungspotential Vcc in Sperrichtung vorgespannt, wodurch die p-Typ Wanne 1g und die n-Typ Wanne 1e voneinander elektrisch getrennt sind.

In der Oberfläche des Halbleitersubstrates 1a ist ein p-Typ Do­ tierungsbereich 201 hoher Konzentration ausgebildet. Der p-Typ Dotierungsbereich 201 ist mit dem Massepotentialknoten 200 zum Vorspannen des Halbleitersubstrates 1a auf das Massepotentialni­ veau verbunden. Die n-Typ Wannen 1b bis 1e sind voneinander ge­ trennt in der Oberfläche des Halbleitersubstrates 1a ausgebildet und elektrisch voneinander getrennt und weisen keine Wechselwir­ kung bzw. gegenseitige Beeinflussung mit dem Halbleitersubstrat 1a auf. Darum arbeiten die Transistoren 312a, 313, 332a und 333 nur entsprechend eines Signals, das durch eine Signalverbindung bzw. Verdrahtung angelegt wird.

Das Vorspannungspotential der p-Typ Wanne 1g, in welcher der n- Kanal MOS Transistor 333 ausgebildet ist, ist ein Massepotential, gleich dem Vorspannungspotential des Halbleitersubstrates 1a. Die p-Typ Wanne 1g muß nicht in der n-Typ Wanne 1e ausgebildet sein, das heißt, der Transistor 333 kann auf bzw. in der Oberfläche des Halbleitersubstrates 1a ausgebildet sein.

Jeder der Transistoren 312a und 332a, die als Lastwiderstand die­ nen, wird von einem p-Kanal MOS Transistor gebildet, dessen Wi­ derstandswert durch einen Kanalwiderstand bestimmt wird. Die Transistoren 312a und 332a werden darum in den n-Typ Wannen 1b und 1d in demselben Prozeß ausgebildet, so daß sie identische elektrische Eigenschaften aufweisen. Zusätzlich kann, da jeder der Transistoren 312a und 332a seine Source und sein Backgate miteinander verbunden hat, der Backgatevorspanneffekt verhindert werden. Da die Schwellspannung derselben durch die Konzentration der Dotierstoffe, die in die Oberfläche des Kanalbereiches im­ plantiert sind, bestimmt werden kann, kann sie im Betrieb kon­ stant gehalten werden. Dieselben Effekte können bei den Transi­ storen 313 und 333 erhalten werden.

Die Layoutfläche der Lasttransistoren 312a und 332a ist vergli­ chen mit einer Layoutfläche, die für Verdrahtungs- bzw. Verbin­ dungswiderstände einer Polysiliziumschicht und ähnlichem benötigt werden, stark reduziert. Als Beispiel wird ein Vergleich zwischen einem Widerstandselement, das aus einer Polysiliziumschicht aus­ gebildet ist, die mit Phosphor mit der Konzentration von ungefähr 10²⁰cm^-3 dotiert ist und einen Schichtwiderstand von ungefähr 100Ω/ aufweist, und einem Widerstandselement, das aus einem Ka­ nalwiderstand eines Transistors ausgebildet ist und den Schicht­ widerstand von ungefähr 10kΩ/ aufweist, gezogen. Die Leitungs­ weite bzw. -breite der Polysiliziumschicht ist gleich der Kanal­ weite bzw. -weite des Transistors gemacht. Falls ein MOS Transi­ stor verwendet wird, kann derselbe Widerstandswert mit ungefähr 1/100 der Fläche der Polysiliziumschicht implementiert werden.

Zusätzlich ermöglicht es die Verwendung der Dreifach-Wannen- Struktur den n-Kanal MOS Transistor 313 in der ersten Schaltung 310 und dem n-Kanal MOS Transistor 333 in der zweiten Schaltung 330 dieselbe Backgate-zu-Source-Spannung aufzuweisen, und ermög­ licht genauso dem p-Kanal M9S Transistor 312a in der ersten Schaltung 310 und dem p-Kanal MOS Transistor 332a in der zweiten Schaltung 330 dieselbe Backgate-zu-Source-Spannung aufzuweisen. Als Folge können die erste Schaltung 310 und die zweite Schaltung 330 dieselben Spannung-Strom Charakteristiken aufweisen, so daß das Potential des Zwischenknotens 320 akkurat auf das Zwischenpo­ tential (1/2)Vcc eingestellt werden kann, wodurch das erste Refe­ renzpotential Vr1 mit einem gewünschten Wert akkurat zur Verfügung gestellt werden kann.

Fig. 3 ist eine schematische Schnitteilansicht, die die Struktur des zweiten Referenzpotentialerzeugungsblocks 300b, der in Fig. 1 gezeigt ist, zeigt. Wie in Fig. 3 gezeigt, ist der zweite Refe­ renzpotentialerzeugungsblock 300b in bzw. auf der Oberfläche des p-Typ Halbleitersubstrates 1a ausgebildet.

In der Oberfläche des p-Typ Halbleitersubstrates 1a sind n-Typ Wannen 1i, 1j, 1k und 1l getrennt voneinander ausgebildet. Die n-Typ Wannen 1i bis 1l sind durch Implantation von n-Typ Dotie­ rungsionen ausgebildet, so daß sie vom Halbleitersubstrat 1a durch einen pn-Übergang dazwischen elektrisch getrennt sind. In der Oberfläche der n-Typ Wanne 1j sind eine p-Typ Wanne 1m mit p-Typ Dotierungsionen, die mit einer höheren Konzentration als in dem Halbleitersubstrat 1a implantiert sind, und ein n-Typ Dotie­ rungsbereich 101 hoher Konzentration getrennt voneinander ausge­ bildet. Ähnlich sind eine p-Typ Wanne 1n und ein n-Typ Dotie­ rungsbereich 101 in der Oberfläche der n-Typ Wanne 1l ausgebil­ det. Der n-Typ Dotierungsbereich 101 ist mit dem Stromversor­ gungspotentialknoten 100 verbunden, um den n-Typ Wannen 1j bzw. 1l das Stromversorgungspotential Vcc zuzuführen.

P-Typ Dotierungsbereiche 363a und 363b hoher Konzentration und ein n-Typ Dotierungsbereich 363d hoher Konzentration sind ge­ trennt voneinander in der Oberfläche der n-Typ Wanne 1i ausgebil­ det. Eine Gateelektrodenschicht 363c ist auf der Oberfläche des Kanalbereiches zwischen den p-Typ Dotierungsbereichen 363a und 363b mit einer darunter dazwischengelegten Gateisolierschicht, nicht gezeigt, ausgebildet. Die Gateelektrodenschicht 363c und der p-Typ Dotierungsbereich 363b sind mit einem Knoten 361 ver­ bunden. Der Dotierungsbereich 363b bildet die Source/Drain des in Fig. 1 gezeigten Transistors 363. Der p-Typ Dotierungsbereich 363a und der n-Typ Dotierungsbereich 363d sind beide mit dem Stromversorgungspotentialknoten 100 verbunden. Der p-Typ Dotierungsbereich 363a bildet den Sourcebereich des Transistors 363.

N-Typ Dotierungsbereiche 362aa und 362ab hoher Konzentration und ein p-Typ Dotierungsbereich 362ad sind getrennt voneinander in der Oberfläche der n-Typ Wanne 1m ausgebildet. Eine Gateelektro­ denschicht 362ac ist auf dem Kanalbereich zwischen den n-Typ Do­ tierungsbereichen 362aa und 362ab mit einer Gateisolierschicht, nicht gezeigt, die darunter dazwischengelegt ist, ausgebildet. Der n-Typ Dotierungsbereich 362aa und der p-Typ Dotierungsbereich 362ad sind mit einem Knoten 350 verbunden. Der n-Typ Dotierungs­ bereich 363ab ist mit dem Knoten 361 verbunden, und die Gateelek­ trodenschicht 362ac ist mit dem Stromversorgungspotentialknoten 100 verbunden. Der n-Typ Dotierungsbereich 362aa bildet den Sour­ cebereich des Transistors 362a und der n-Typ Dotierungsbereich 362ab bildet den Drainbereich des Transistors 362a.

Der n-Typ Dotierungsbereich 363d und der p-Typ Dotierungsbereich 362ad haben eine Funktion des zur Verfügungstellens von Backgate­ spannungen der Transistoren 363 bzw. 362a.

P-Typ Dotierungsbereiche 343a und 343b hoher Konzentration und ein n-Typ Dotierungsbereich 343d hoher Konzentration sind ge­ trennt voneinander in der Oberfläche der n-Typ Wanne 1k ausgebil­ det. Eine Gateelektrodenschicht 343c ist auf dem Kanalbereich zwischen den p-Typ Dotierungsbereichen 343a und 343b mit einer darunter dazwischengelegten Gateisolierschicht, nicht gezeigt, ausgebildet. Der n-Typ Dotierungsbereich 343d und der p-Typ Do­ tierungsbereich 343a sind beide mit einem Knoten 350 verbunden. Die Gateelektrodenschicht 343c und der p-Typ Dotierungsbereich 343b sind mit einem Knoten 341 verbunden. Der p-Typ Dotierungs­ bereich 343a dient als der Sourcebereich des Transistors 343, und der p-Typ Dotierungsbereich 343b dient als der Drainbereich des Transistors 343.

N-Typ Dotierungsbereiche 342aa und 342ab hoher Konzentration und ein p-Typ Dotierungsbereich 342ad hoher Konzentration sind ge­ trennt voneinander in der Oberfläche der p-Typ Wanne 1n ausgebil­ det. Eine Gateelektrodenschicht 342ac ist auf dem Kanalbereich zwischen den n-Typ Dotierungsbereichen 342aa und 342ab mit einer darunter dazwischengelegten Gateisolierschicht, nicht gezeigt, ausgebildet. Der n-Typ Dotierungsbereich 342aa ist zusammen mit dem p-Typ Dotierungsbereich 342ad mit dem Massepotentialknoten 200 verbunden. Die Gateelektrodenschicht 342ac ist mit dem Knoten 350 verbunden. Der n-Typ Dotierungsbereich 342ab ist mit dem Kno­ ten 341 verbunden. Der n-Typ Dotierungsbereich 342aa dient als der Sourcebereich des Transistors 342a und der n-Typ Dotierungs­ bereich 342ab dienst als der Drainbereich des Transistors 342a. Der p-Typ Dotierungsbereich 342ad liefert das Backgatepotential an den Transistor 342a.

Auch in der in Fig. 3 gezeigten Struktur wird die Dreifach-Wan­ nen-Struktur verwendet, wobei die dritte und die vierte Schaltung 360 und 340 dieselben Spannung-Strom Charakteristiken aufweisen können, wodurch das Zwischenpotential (1/2)Vcc am Knoten 350 akkurat erzeugt werden kann, wie in der in Fig. 2 gezeigten Struktur.

Zusätzlich können die Lasttransistoren 362a und 342a, die in den Lastschaltungen 362 und 342 enthalten sind, ein Hochwiderstands­ element implementieren, dessen Layoutfläche und derart dessen eingenommene Fläche klein sind.

Fig. 4 ist eine schematische Teilschnittansicht, die die Struktur der in Fig. 1 gezeigten Treiberstufe zeigt. In Fig. 4 ist die Treiberstufe 400 in n-Typ Wannen 1p und 1g ausgebildet, die in der Oberfläche des p-Typ Halbleitersubstrates 1a ausgebildet sind. Eine p-Typ Wanne 1r mit p-Typ Ionen, die bei einer höheren Konzentration als im Substrat 1a implantiert sind, und ein n-Typ Dotierungsbereich 101 sind in der Oberfläche der n-Typ Wanne 1p ausgebildet. Der n-Typ Dotierungsbereich 101 ist mit dem Strom­ versorgungspotentialknoten 100 verbunden, damit der n-Typ Wanne 1p das Stromversorgungspotential Vcc zugeführt wird.

N-Typ Dotierungsbereiche 420a und 420b hoher Konzentration und ein p-Typ Dotierungsbereich 420d hoher Konzentration sind ge­ trennt voneinander in der Oberfläche der p-Typ Wanne 1r ausgebil­ det. Eine Gateelektrodenschicht 420c ist auf dem Kanalbereich zwischen den n-Typ Dotierungsbereichen 420a und 420b mit einer darunter und dazwischen angeordneten Gateisolierschicht, nicht gezeigt, ausgebildet. Der n-Typ Dotierungsbereich 420a ist zusam­ men mit dem p-Typ Dotierungsbereich 420d mit dem Ausgabeknoten 410 verbunden. Der n-Typ Dotierungsbereich 420b ist mit dem Stromvervorsorgungspotentialknoten 100 verbunden. Die Gateelek­ trodenschicht 420c ist mit dem Knoten 311 zum Empfangen des er­ sten Referenzpotentials Vr1 verbunden. Der n-Typ Dotierungsbe­ reich 420a bildet den Sourcebereich des Transistors 420 und der n-Typ Dotierungsbereich 420b bilden den Drainbereich des Transi­ stors 420. Der p-Typ Dotierungsbereich 420d spannt die p-Typ Wan­ ne 1r auf das Potential des Knotens 410 vor.

P-Typ Dotierungsbereiche 430a und 430b hoher Konzentration und ein n-Typ Dotierungsbereich 430d hoher Konzentration sind ge­ trennt voneinander in der Oberfläche der p-Typ Wanne 1g ausgebil­ det. Der p-Typ Dotierungsbereich 430a ist zusammen mit dem n-Typ Dotierungsbereich 430d mit dem Ausgabeknoten 410 verbunden. Der p-Typ Dotierungsbereich 430b ist mit dem Massepotentialknoten 200 verbunden. Eine Gateelektrodenschicht 430c ist auf dem Kanalbe­ reich zwischen den p-Typ Dotierungsbereichen 430a und 430b mit einer darunter und dazwischen angeordneten Gateisolierschicht, nicht gezeigt, ausgebildet. Die Gateelektrodenschicht 430c wird mit dem zweiten Referenzpotential Vr2 durch den Knoten 341 ver­ sorgt. Der p-Typ Dotierungsbereich 430b bildet das Drain des Transistors 430 und der p-Typ Dotierungsbereich 430a bilden den Sourcebereich des Transistors 430. Der n-Typ Dotierungsbereich 430d dient als die das Backgatepotential anlegende Elektrode des Transistors 430.

Auch in der in Fig. 4 gezeigten Struktur können die Transistoren 420 und 430 aufgrund der Dreifach-Wannen-Struktur dieselbe Back­ gate-zu-Source-Spannung aufweisen, wodurch die entsprechenden Schwellspannungen der Transistoren konstant gehalten werden. Als Folge kann das gewünschte Zwischenpotential (1/2)Vcc akkurat vom Ausgabeknoten 410 erzeugt bzw. generiert wer­ den.

Fig. 5 ist eine schematische Teilschnittansicht, die ein anderes Beispiel der Struktur des in Fig. 1 gezeigten ersten Referenzpo­ tentialerzeugungsblocks 300a zeigt. Bei der in Fig. 5 gezeigten Struktur ist der erste Referenzpotentialerzeugungsblock 300a in bzw. auf einem n-Typ Halbleitersubstrat 2a ausgebildet. P-Typ Wannen 2b, 2c, 2d und 2e sind getrennt voneinander in der Ober­ fläche des p-Typ Halbleitersubstrates 2a ausgebildet. Getrennt von diesen p-Typ Wannen ist ein n-Typ Dotierungsbereich 102 hoher Konzentration in der Oberfläche des Halbleitersubstrates 2a aus­ gebildet. Der n-Typ Dotierungsbereich 102 ist mit dem Stromver­ sorgungspotentialknoten 100 verbunden, um dem Halbleitersubstrat 2a das Stromversorgungspotential Vcc zuzuführen.

Ein Transistor 312a ist in der p-Typ Wanne 2b ausgebildet, ein Transistor 313 ist in der p-Typ Wanne 2c ausgebildet, ein Transi­ stor 332a ist in der p-Typ Wanne 2d ausgebildet und ein Transi­ stor 333 ist in der p-Typ Wanne 2e ausgebildet.

Eine n-Typ Wanne 2f höherer Konzentration als in dem Halbleiter­ substrat 2a und ein p-Typ Dotierungsbereich 202 hoher Konzentra­ tion sind getrennt voneinander in der Oberfläche der p-Typ Wanne 2b ausgebildet. Der p-Typ Dotierungsbereich 202 ist mit dem Mas­ sepotentialknoten 200 verbunden, um der p-Typ Wanne 2b das Masse­ potential zuzuführen. P-Typ Dotierungsbereiche 312aa und 312ab hoher Konzentration und ein n-Typ Dotierungsbereich 312ad hoher Konzentration sind getrennt voneinander in der Oberfläche der n- Typ Wanne 2f ausgebildet. Der p-Typ Dotierungsbereich 312aa und der n-Typ Dotierungsbereich 312ad sind beide mit dem Knoten 100 verbunden. Der p-Typ Dotierungsbereich 312ab ist mit dem Knoten 311 verbunden. Eine Gateelektrodenschicht 312ac ist auf dem Ka­ nalbereich zwischen den p-Typ Dotierungsbereichen 312ab und 312aa mit einer dazwischen und darunter angeordneten Gateisolier­ schicht, nicht gezeigt, ausgebildet. Der n-Typ Dotierungsbereich 312ad dient als die Elektrode zum Anlegen des Backgatepotentials des Transistors 312a, der p-Typ Dotierungsbereich 312aa dient als die Source des Transistors 312a und der p-Typ Dotierungsbereich 312ab dient als das Drain des Transistors 312a.

N-Typ Dotierungsbereiche 313a und 313b hoher Konzentration und ein p-Typ Dotierungsbereich 313d hoher 78567 00070 552 001000280000000200012000285917845600040 0002004402433 00004 78448Konzentration sind ge­ trennt voneinander in der Oberfläche der p-Typ Wanne 2c ausgebil­ det. Der n-Typ Dotierungsbereich 313a und der p-Typ Dotierungsbe­ reich 313d sind beide mit dem Knoten 320 verbunden. Der n-Typ Dotierungsbereich 313b ist mit dem Knoten 311 verbunden. Eine Ga­ teelektrodenschicht 313c ist auf dem Kanalbereich zwischen den n-Typ Dotierungsbereichen 313a und 313b mit einer dazwischen und darunter angeordneten Gateisolierschicht, nicht gezeigt, ausge­ bildet. Die Gateelektrodenschicht 313c ist mit dem Knoten 311 verbunden. Der p-Typ Dotierungsbereich 313d dient als die Elek­ trode des Transistors 313 zum Anlegen des Backgatepotentials, der n-Typ Dotierungsbereich 313a dient als die Source des Transistors 313 und der n-Typ Dotierungsbereich 313d dient als das Drain Transistors 313.

Ein p-Typ Dotierungsbereich 202 hoher Konzentration und eine n- Typ Wanne 2g höherer Konzentration als im Halbleitersubstrat 2a sind getrennt voneinander in der Oberfläche der p-Typ Wanne 2d ausgebildet. Der p-Typ Dotierungsbereich 202 ist mit dem Massepo­ tentialknoten 200 zur Zuführen des Massepotentials zur p-Typ Wan­ ne 2d verbunden.

P-Typ Dotierungsbereiche 332aa und 332ab hoher Konzentration und ein n-Typ Dotierungsbereich 332ad hoher Konzentration sind ge­ trennt voneinander in der Oberfläche der n-Typ Wanne 2g ausgebil­ det. Der p-Typ Dotierungsbereich 332aa und der n-Typ Dotierungs­ bereich 332ad sind beide mit dem Knoten 320 verbunden und der p- Typ Dotierungsbereich 332ab ist mit dem Knoten 331 verbunden.

Eine Gateelektrodenschicht 332ac ist auf dem Kanalbereich zwi­ schen den p-Typ Dotierungsbereichen 332aa und 332ab mit einer dazwischen und darunter angeordneten Gateisolierschicht, nicht gezeigt, ausgebildet. Die Gateelektrodenschicht 332ac ist mit dem Massepotentialknoten 200 verbunden. Der n-Typ Dotierungsbereich 332ad dient als die Elektrode des Transistors 332a zum Anlegen des Backgatepotentials, der p-Typ Dotierungsbereich 332aa dient als die Source des Transistors 332a und der p-Typ Dotierungsbe­ reich 332ab dient als das Drain Transistors 332a.

N-Typ Dotierungsbereiche 333a und 333b hoher Konzentration und ein p-Typ Dotierungsbereich 333d hoher Konzentration sind ge­ trennt voneinander in der Oberfläche der p-Typ Wanne 2e ausgebil­ det. Eine Gateelektrodenschicht 333c ist auf dem Kanalbereich zwischen den n-Typ Dotierungsbereichen 333a und 333b mit einer dazwischen und darunter angeordneten Gateisolierschicht, nicht gezeigt, ausgebildet. Der n-Typ Dotierungsbereich 333b und die Gateelektrodenschicht 333c sind beide mit dem Knoten 331 verbun­ den. Der n-Typ Dotierungsbereich 333a und der p-Typ Dotierungs­ bereich 333d sind mit dem Massepotentialknoten 200 verbunden. Der p-Typ Dotierungsbereich 333d dient als die Elektrode des Transi­ stors 333 zum Anlegen des Backgatepotentials, der n-Typ Dotie­ rungsbereich 333a dient als die Source des Transistors 333 und der n-Typ Dotierungsbereich 333b dient als das Drain des Transi­ stors 333.

Auch bei der in Fig. 5 gezeigten Struktur wird die Dreifach-Wan­ nen-Struktur verwendet, bei der die entsprechenden Transistoren dieselbe Backgate-zu-Source-Spannung aufweisen können, wodurch die erste und die zweite Schaltung 310 und 330 dieselben Span­ nung-Strom Charakteristiken aufweisen können, wie bei der in Fig. 2 gezeigten Struktur.

Bei der in Fig. 5 gezeigten Struktur kann, da das Potential der n-Typ Wanne 2f, die den Transistor 312a bildet, das Stromversor­ gungspotential Vcc ist, welches gleich dem des Halbleitersubstra­ tes 2a ist, der Transistor 312a in der Oberfläche des n-Typ Halb­ leitersubstrates 2a ausgebildet sein.

Fig. 6 ist eine Schnittansicht, die eine andere Struktur der in Fig. 1 gezeigten dritten und vierten Schaltungen zeigt. Bei der in Fig. 6 gezeigten Struktur sind die dritte und die vierte Schaltung 360 und 340 in bzw. auf einem n-Typ Halbleitersubstrat 2a mit niedriger Dotierstoffkonzentration ausgebildet. p-Typ Wan­ nen 2h, 2i, 2j und 2l ein n-Typ Dotierungsbereich 102 hoher Kon­ zentration, bei dem n-Typ Ionen bei hoher Konzentration implan­ tiert sind, sind getrennt voneinander in der Oberfläche des n-Typ Halbleitersubstrates 2a ausgebildet. Der n-Typ Dotierungsbereich 102 ist mit dem Stromversorgungspotentialknoten 100 verbunden. Ein Transistor 363 ist in bzw. auf der p-Typ Wanne 2h ausgebil­ det, ein Lasttransistor 362a ist in bzw. auf der p-Typ Wanne 2l ausgebildet, ein Transistor 343 ist in bzw. auf der p-Typ Wanne 2i ausgebildet und ein Lasttransistor 342a ist in bzw. auf der p- Typ Wanne 2j ausgebildet.

Ein p-Typ Dotierungsbereich 202 hoher Konzentration und ein n-Typ Wanne 2k höherer Konzentration als in dem Substrat 2a sind ge­ trennt voneinander in der Oberfläche der p-Typ Wanne 2h ausgebil­ det. Der p-Typ Dotierungsbereich 202 ist mit dem Massepotential­ knoten 200 zur Zuführung des Massepotentials zur p-Typ Wanne 2h verbunden. P-Typ Dotierungsbereiche 363a und 363b hoher Konzen­ tration und ein n-Typ Dotierungsbereich 363d hoher Konzentration sind getrennt voneinander in der Oberfläche der n-Typ Wanne 2k ausgebildet. Eine Gateelektrodenschicht 363c ist auf einem Kanal­ bereich zwischen den p-Typ Dotierungsbereichen 363a und 363b mit einer darunter und dazwischen angeordneten Gateisolierschicht, nicht gezeigt, ausgebildet. Die Dotierungsbereiche 363a und 363d sind beide mit dem Stromversorgungspotentialknoten 100 verbunden, und der Dotierungsbereich 363b und die Gateelektrodenschicht 363c sind beide mit dem Knoten 361 verbunden. Der n-Typ Dotierungsbe­ reich 363d dient als die Elektrode des Transistors 363 zum Anle­ gen des Backgatevorspannungpotentials, der p-Typ Dotierungsbe­ reich 363a dient als die Source des Transistors 363, und der p- Typ Dotierungsbereich 363b dient als das Drain des Transistors 363.

N-Typ Dotierungsbereiche 362ab und 362aa hoher Konzentration und ein p-Typ Dotierungsbereich 362ad hoher Konzentration sind ge­ trennt voneinander in der Oberfläche der p-Typ Wanne 2l ausgebil­ det. Der n-Typ Dotierungsbereich 362aa ist zusammen mit dem p-Typ Dotierungsbereich 363ad mit dem Knoten 350 verbunden. Der n-Typ Dotierungsbereich 362ab ist mit dem Knoten 361 verbunden. Eine Gateelektrodenschicht 362ac ist auf dem Kanalbereich zwischen den n-Typ Dotierungsbereichen 362aa und 362ab mit einer darunter und dazwischen angeordneten Gateisolierschicht, nicht gezeigt, ausge­ bildet. Die Gateelektrodenschicht 362ac ist mit dem Stromversor­ gungspotentialknoten 100 verbunden. Der p-Typ Dotierungsbereich 362ad dient als die Elektrode des Transistors 362a zum Anlegen des Backgatepotentials, der n-Typ Dotierungsbereich 362aa dient als die Source des Transistors 362a und der n-Typ Dotierungsbe­ reich 362ab dient als das Drain des Transistors 362a.

Ein p-Typ Dotierungsbereich 202 hoher Konzentration und eine n-Typ Wanne 2m höherer Konzentration als in dem Substrat 2a sind getrennt voneinander in der Oberfläche der p-Typ Wanne 2i ausge­ bildet. Der p-Typ Dotierungsbereich 202 ist mit dem Massepotenti­ alknoten 200 verbunden. P-Typ Dotierungsbereiche 343a und 343b hoher Konzentration und ein n-Typ Dotierungsbereich 343d hoher Konzentration sind getrennt voneinander in der Oberfläche der n- Typ Wanne 2m ausgebildet. Eine Gateelektrodenschicht 343c ist auf einem Kanalbereich zwischen den p-Typ Dotierungsbereichen 343a und 343b mit einer darunter und dazwischen angeordneten Gateiso­ lierschicht, nicht gezeigt, ausgebildet. Die Dotierungsbereiche 343a und 343d sind beide mit dem Knoten 350 verbunden, und die Gateelektrodenschicht 343c und der p-Typ Dotierungsbereich 343b sind mit dem Knoten 341 verbunden. Der n-Typ Dotierungsbereich 343d dient als die Elektrode des Transistors 343 zum Anlegen der Backgatespannung, der p-Typ Dotierungsbereich 343a dient als die Source des Transistors 343, und der p-Typ Dotierungsbereich 343b dient als das Drain des Transistors 343.

N-Typ Dotierungsbereiche 342aa und 342ab hoher Konzentration und ein p-Typ Dotierungsbereich 342ad hoher Konzentration sind ge­ trennt voneinander in der Oberfläche der p-Typ Wanne 2j ausgebil­ det. Die Dotierungsbereiche 342aa und 342ad sind beide mit dem Massepotentialknoten 200 verbunden. Der n-Typ Dotierungsbereich 342ab ist mit dem Knoten 341 verbunden. Eine Gateelektroden­ schicht 342ac ist auf dem Kanalbereich zwischen den n-Typ Dotie­ rungsbereichen 342aa und 342ab mit einer dazwischen und darunter angeordneten Gateisolierschicht, nicht gezeigt, ausgebildet. Die Gateelektrodenschicht 342ac ist mit dem Knoten 350 verbunden. Der p-Typ Dotierungsbereich 342ad dient als die Elektrode des Transi­ stors 342a zum Anlegen des Backgatepotentials, der n-Typ Dotie­ rungsbereich 342aa dient als die Source des Transistors 342a und der n-Typ Dotierungsbereich 342ab dient als das Drain des Transi­ stors 342a.

Auch bei der in Fig. 6 gezeigten Struktur wird die Dreifach-Wan­ nen-Struktur verwendet, bei der die entsprechenden Transistoren dieselbe Backgate-zu-Source-Spannung aufweisen, wodurch die drit­ te und die vierte Schaltung 360 und 340 dieselben Spannung-Strom Charakteristiken aufweisen können.

Auch bei der in Fig. 6 gezeigten Struktur kann der Transistor 363 in der Oberfläche des Halbleitersubstrates 2a ohne Verwendung der Dreifach-Wannen-Struktur ausgebildet sein. Zusätzlich sind die p- Typ Wannen 2h, 2l, 2i und 2j durch dazwischenliegende pn-Übergän­ ge vom Halbleitersubstrat 2a elektrisch getrennt.

Fig. 7 ist eine Schnittansicht einer anderen Struktur der in Fig. 1 gezeigten Treiberstufe. Bei der in Fig. 7 gezeigten Struktur ist die Treiberstufe 400 in bzw. auf einem n-Typ Halbleitersub­ strat 2a niedriger Dotierstoffkonzentration ausgebildet. P-Typ Wannen 2h und 2i sind voneinander getrennt in der Oberfläche des n-Typ Halbleitersubstrates 2a ausgebildet. Die p-Typ Wannen 2h und 2i sind vom Halbleitersubstrat 2a durch dazwischenliegende pn-Übergänge elektrisch getrennt.

N-Typ Dotierungsbereiche 420a und 420b hoher Konzentration und ein p-Typ Dotierungsbereich 420d hoher Konzentration sind ge­ trennt voneinander in der Oberfläche der p-Typ Wanne 2i ausgebil­ det. Die Dotierungsbereiche 420a und 420d sind beide mit dem Kno­ ten 410 verbunden. Der n-Typ Dotierungsbereich 420b ist mit dem Stromversorgungspotentialknoten 100 verbunden. Eine Gateelektro­ denschicht 420c ist auf dem Kanalbereich zwischen den n-Typ Do­ tierungsbereichen 420a und 420b mit einer dazwischen und darunter angeordneten Gateisolierschicht, nicht gezeigt, ausgebildet. Die Gateelektrodenschicht 420c wird über den Knoten 311 mit dem er­ sten Referenzpotential Vr1 versorgt. Der n-Typ Dotierungsbereich 420b dient als das Drain des Transistors 420, der n-Typ Dotie­ rungsbereich 420a dient als die Source des Transistors 420 und der p-Typ Dotierungsbereich 420d dient als die Elektrode des Transistors 420 zum Anlegen der Backgatespannung.

Eine n-Typ Wanne 2j höherer Konzentration als im Substrat 2a und p-Typ Dotierungsbereich 202 hoher Konzentration sind getrennt voneinander in der Oberfläche der p-Typ Wanne 2h ausgebildet. Der p-Typ Dotierungsbereich 202 ist mit dem Massepotentialknoten 200 verbunden. Die p-Typ Wanne 2h ist auf das Massepotential durch den p-Typ Dotierungsbereich 202 vorgespannt. P-Typ Dotierungsbe­ reiche 430a und 430b hoher Konzentration und ein n-Typ Dotie­ rungsbereich 430d hoher Konzentration sind getrennt voneinander in der Oberfläche der n-Typ Wanne 2j ausgebildet. Die Dotierungs­ bereiche 430a und 430d sind beide mit dem Knoten 410 verbunden. Der p-Typ Dotierungsbereich 430b ist mit dem Massepotentialknoten 200 verbunden. Eine Gateelektrodenschicht 430c ist auf dem Kanal­ bereich zwischen den p-Typ Dotierungsbereichen 430a und 430b mit einer dazwischen und darunter angeordneten Gateisolierschicht, nicht gezeigt, ausgebildet. Die Gateelektrodenschicht 430c emp­ fängt das zweite Referenzpotential Vr2 über den Knoten 341. Der p-Typ Dotierungsbereich 430a dient als die Source des Transistors 430, der p-Typ Dotierungsbereich 430b dient als das Drain des Transistors 430 und der n-Typ Dotierungsbereich 430d dient als die Elektrode des Transistors 430 zum Anlegen der Backgatespan­ nung.

Auch bei den in den Fig. 5 bis 7 gezeigten Strukturen wird die Dreifach-Wannen-Struktur verwendet, bei der ein Widerstandsele­ ment mit kleiner eingenommener Fläche mit einem hohen Wider­ standswert ausgebildet werden kann, wie bei den in den Fig. 2 bis 4 gezeigten Strukturen. Zusätzlich können die Spannung-Strom Cha­ rakteristiken der ersten und der zweiten Schaltung genauso wie die Spannung-Strom Charakteristiken der dritten und der vierten Schaltung identisch gemacht werden, wodurch ein Referenzpotential und ein Zwischenpotential akkurat bzw. genau generiert werden kön­ nen.

Um die Schwellspannungen der Transistoren 420 und 430, die in der Treiberstufe 400 enthalten sind, ein wenig größer als die Schwellspannung des Transistors 313, der in der ersten Schaltung 310 enthalten ist, zu machen, während die Schwellspannung des Transistors 430 ein wenig kleiner als die Schwellspannung des Transistors 343 der dritten Schaltung gemacht wird, sollte die Dotierstoffkonzentration in dem Kanalbereich jedes Transistors eingestellt sein.

Zweite Ausführungsform

Fig. 8 ist eine schematische Darstellung, die die Struktur eines Zwischenpotentialgenerators entsprechend einer zweiten Ausfüh­ rungsform zeigt. Wie in Fig. 8 gezeigt, weist ein erster Refe­ renzpotentialerzeugungsblock 300a eine erste Schaltung 310 und eine zweite Schaltung 330 auf, wie in der ersten Ausführungsform. Die erste Schaltung 310 weist ein Lastschaltung 312 auf, die zwi­ schen einen Stromversorgungspotentialknoten 100 und einen Knoten 311 verbunden ist. Die Lastschaltung 312 wird, anders als bei der ersten Ausführungsform, von einem n-Kanal MOS Transistor 312b gebildet. Der n-Kanal MOS Transistor 312b hat sein Gate und sein Drain mit dem Stromversorgungspotentialknoten 100 verbunden, und sein Backgate und seine Source sind mit dem Knoten 311 verbunden. Der Kanalwiderstand des Transistors 312b, der die Lastschaltung 312 bildet, ist so eingestellt, daß er einen ausreichend großen Widerstandswert aufweist, d. h. nicht weniger als 1MΩ. Die erste Schaltung 310 weist weiter einen n-Kanal MOS Transistor 313, der zwischen dem Knoten 311 und dem Knoten 320 angeordnet ist, auf. Der Transistor 313 weist eine Schwellspannung Vtnc und ein aus­ reichend großes Verhältnis W/L von Gatebreite W und Gatelänge L auf, wie in der ersten Ausführungsform. Bei dem Transistor 313 verursacht ein Stromfluß durch ihn hindurch einen Spannungsabfall der Schwellspannung Vtnc zwischen seinem Gate und seiner Source.

Die zweite Schaltung 330 weist eine Lastschaltung 332 auf, die zwischen die Knoten 320 und 331 verbunden ist und einen hohen Widerstandswert aufweist. Die Lastschaltung 332 wird, anders als bei der ersten Ausführungsform, von einem n-Kanal MOS Transistor 332b gebildet. Der Transistor 333b hat sein Gate und sein Drain mit dem Knoten 320 verbunden, und sein Backgate und seine Source sind mit dem Knoten 331 verbunden. Der Kanalwiderstand des Tran­ sistors 332b ist gleich dem des Transistors 312b gemacht. Die Transistoren 312b und 332b sind in derselben Größe ausgebildet, um dieselben Spannung-Strom Charakteristiken zur Verfügung zu stellen.

Die zweite Schaltung 330 weist weiter, wie in der ersten Ausfüh­ rungsform, einen n-Kanal MOS Transistor 333 auf, der zwischen den Knoten 331 und einem Massepotentialknoten 200 verbunden ist. Der Transistor 333 weist dieselben Spannung-Strom Charakteristiken wie die des Transistors 313 auf.

Ein zweiter Referenzpotentialerzeugungsblock 300b weist eine dritte Schaltung 360 und eine vierte Schaltung 340 auf, wie in der ersten Ausführungsform. Die dritte Schaltung 360 weist einen p-Kanal MOS Transistor 363 auf, der zwischen den Stromversor­ gungspotentialknoten 100 und einen Knoten 361 verbunden ist. Der Transistor 363 entspricht dem Transistor 363 der in Fig. 1 ge­ zeigten ersten Ausführungsform. Die dritte Schaltung 360 weist weiter eine Lastschaltung 362 auf, die zwischen die Knoten 361 und 350 verbunden ist und einen hohen Widerstandswert aufweist. Die Lastschaltung 362 wird, anders als bei der ersten Ausfüh­ rungsform, von einem p-Kanal MOS Transistor 362b gebildet. Der Transistor 362b hat sein Backgate und seine Source mit dem Knoten 361 verbunden, und sein Gate und Drain sind mit dem Knoten 350 verbunden.

Die vierte Schaltung 340 weist einen p-Kanal MOS Transistor 343 auf, der zwischen die Knoten 350 und 341 verbunden ist. Der Tran­ sistor 343 weist eine Schwellspannung Vtpc (<0) auf, und weist ein ausreichend großes Verhältnis von Gatebreite W zu Gatelänge L auf, einen Spannungsabfall von |Vtpc| zwischen der Source und dem Drain verursachend, wenn ein Strom dort hindurchfließt. Die vier­ te Schaltung 340 weist weiter eine Lastschaltung 342 auf, die zwischen den Knoten 341 und den Massepotentialknoten 200 verbun­ den ist und einen hohen Widerstandswert aufweist. Die Lastschal­ tung 342 weist, anders als bei der ersten Ausführungsform, einen p-Kanal MOS Transistor 342b auf. Der Transistor 342b hat sein Backgate und seine Source mit dem Knoten 341 verbunden, und sein Gate und seine Drain sind mit dem Massepotentialknoten 200 ver­ bunden.

Die Treiberstufe 400, die ein Zwischenpotential (1/2)Vcc erzeugt, weist einen n-Kanal MOS Transistor 420 und einen p-Kanal MOS Transistor 430 auf, wie in der ersten Ausführungsform. Eine Schwellspannung Vtnb des Transistors 420 ist ein wenig größer als die Schwellspannung Vtnc des Transistors 313 gemacht, und eine Schwellspannung Vtpd des Transistors 430 ist ein wenig kleiner als die Schwellspannung Vtpc des Transistors 343 gemacht.

Bei der in Fig. 8 gezeigten Struktur wird der erste Referenzpo­ tentialerzeugungsblock 300a nur von n-Kanal MOS Transistoren ge­ bildet. Diese n-Kanal MOS Transistoren können in demselben Her­ stellungsprozeß ausgebildet werden. Dementsprechend können die Spannung-Strom Charakteristiken der ersten Schaltung 310 und der zweiten Schaltung 330 noch akkurater identisch gemacht werden.

Ebenso sind in dem zweiten Referenzpotentialerzeugungsblock 300b alle Komponenten desselben p-Kanal MOS Transistoren. Darum können die Komponenten in demselben Herstellungsprozeß ausgebildet wer­ den, so daß die Spannung-Strom Charakteristiken der dritten und der vierten Schaltung 340 und 360 identisch gemacht werden kön­ nen. Speziell kann, da jeder MOS-Transistor sein Backgate und seine Source miteinander verbunden hat, jede Schwellspannung kon­ stant gemacht werden, wodurch die Referenzspannungen Vr1 und Vr2 akkurat erzeugt werden können. Es wird nun die Beschreibung des Betriebes des in Fig. 8 gezeigten Zwischenpotentialgenerators gegeben.

Im ersten Referenzpotentialerzeugungsblock 300a weisen, wenn ein Strom zwischen dem Stromversorgungspotentialknoten 100 und dem Massepotentialknoten 200 fließt, die erste Schaltung 310 und die zweite Schaltung 330 dieselben Spannung-Strom Charakteristiken auf, wodurch das Potential des Knotens 320 das Zwischenpotential (1/2)Vcc wird. Das Verhältnis W/L von Kanalbreite W und Kanallän­ ge L des n-Kanal MOS Transistors 313 ist ausreichend groß einge­ stellt, so daß die Gate-zu-Source-Spannung des Transistors 313 der Schwellspannung Vtnc angenähert ist. Als Folge ist das erste Referenzpotential Vr1, das vom Knoten 311 geliefert wird, (1/2 )Vcc+Vtnc.

Auch in dem zweiten Referenzpotentialerzeugungsblock 300b weisen die dritte Schaltung 360 und die vierte Schaltung 340 dieselben Spannung-Strom Charakteristiken auf, wodurch das Potential des Knotens 350 das Zwischenpotential (1/2)Vcc ist. Das Verhältnis von Gatebreite W zu Gatelänge L des Transistors 343 ist ausrei­ chend groß eingestellt bzw. gewählt, so daß die Gate-zu-Source- Spannung des Transistors 343 der Schwellspannung Vtpc (<0) ange­ nähert ist. Dementsprechend ist das zweite Referenzpotential Vr2, das vom Knoten 341 geliefert wird, ein Potential, das um den Be­ trag |Vtpc| der Schwellspannung des p-Kanal MOS Transistors 343 niedriger als das Zwischenpotential (1/2)Vcc ist.

Die Treiberstufe 400 liefert, wie in der ersten Ausführungsform, das Zwischenpotential (1/2)Vcc entsprechend dem ersten Referenz­ potential Vr1 (=(1/2)Vcc+Vtnc) und dem zweiten Referenzpotential Vr2 (=(1/2)Vcc+|Vtpc|).

Bei der in Fig. 8 gezeigten Struktur können, selbst falls die Transistoren 312b und 332b keinen großen Widerstand aufweisen, dieselben Effekte erhalten werden, so lange β, d. h. das Verhält­ nis W/L der Kanalbreite und der Kanallänge, ausreichend kleiner als das der Transistoren 313 und 333 ist. Dasselbe gilt für die Lasttransistoren 362b und 342b. Auch bei der in Fig. 8 gezeigten Struktur kann, da die Lastschaltung durch einen MOS-Transistor implementiert wurde, die Layoutfläche derselben merklich redu­ ziert werden. Zusätzlich kann ein Stromfluß vom Stromversorgungs­ potentialknoten 100 zum Massepotentialknoten 200 durch ausrei­ chende Verminderung von W/L des MOS-Transistors, der die Last­ schaltung bildet, oder durch ausreichende Erhöhung des Kanalwi­ derstandes bemerkenswert reduziert werden, wodurch der Stromver­ brauch reduziert werden kann.

Fig. 9 ist eine schematische Schnittansicht, die die in Fig. 8 gezeigte erste und zweite Schaltung zeigt. Wie in Fig. 9 gezeigt, ist der erste Referenzpotentialerzeugungsblock 300a in bzw. auf der Oberfläche eines p-Typ Halbleitersubstrates 1a ausgebildet. Die erste Schaltung 310 ist in n-Typ Wannen 1ca und 1cb ausgebil­ det, die getrennt voneinander in der Oberfläche des Halbleiter­ substrates 1a ausgebildet sind. Die zweite Schaltung 330 ist in n-Typ Wannen 1cc und 1ce ausgebildet, die getrennt voneinander in der Oberfläche des Halbleitersubstrates 1a ausgebildet sind.

Ein n-Typ Dotierungsbereich 101 hoher Konzentration und eine p- Typ Wanne 1s höherer Konzentration als im Substrat 1a sind ge­ trennt voneinander in der Oberfläche der n-Typ Wanne 1ca ausge­ bildet. Der n-Typ Dotierungsbereich 101 ist mit dem Stromversor­ gungspotentialknoten 100 verbunden. N-Typ Dotierungsbereiche 312ba und 312bb hoher Konzentration und p-Typ Dotierungsbereich 312bd hoher Konzentration sind getrennt voneinander in der Ober­ fläche der p-Typ Wanne 1s ausgebildet. Eine Gateelektrode 312bc ist auf dem Kanalbereich zwischen den n-Typ Dotierungsbereichen 312ba und 312bb mit einer dazwischen und darunter angeordneten Gateisolierschicht, nicht gezeigt, ausgebildet. Die Gateelektro­ denschicht 312bc und der n-Typ Dotierungsbereich 312bb sind mit dem Stromversorgungspotentialknoten 100 verbunden. Die Dotie­ rungsbereiche 312ba und 312bd sind mit dem Knoten 311 verbunden. Der p-Typ Dotierungsbereich 312bd dient als der Bereich des Tran­ sistors 312b zum Anlegen der Backgatespannung, der n-Typ Dotie­ rungsbereich 312ba dient als der Sourcebereich des Transistors 312b und der n-Typ Dotierungsbereich 312bb dient als das Drain des Transistors 312b.

Ein n-Typ Dotierungsbereich 101 hoher Konzentration und eine p- Typ Wanne 1f sind getrennt voneinander in der Oberfläche des n-Typ Dotierungsbereiches 1cb ausgebildet. Ein Transistor 313 ist in diesem Bereich ausgebildet. Die Dotierungsbereiche 313a, 313b und 313d, die in der Oberfläche der p-Typ Wanne 1f ausgebildet sind, sind dieselben wie die in Fig. 2 gezeigten.

Ein n-Typ Dotierungsbereich 101 hoher Konzentration und eine p- Typ Wanne 1t sind getrennt voneinander in der Oberfläche der n-Typ Wanne 1cc aus ausgebildet. Der Dotierungsbereich 101 ist mit dem Stromversorgungspotentialknoten 100 verbunden. N-Typ Do­ tierungsbereiche 332ba und 332bb hoher Konzentration und p-Typ Dotierungsbereich 332bd hoher Konzentration sind getrennt vonein­ ander in der Oberfläche der p-Typ Wanne 1t ausgebildet. Eine Ga­ teelektrodenschicht 332bc ist auf dem Kanalbereich zwischen den Dotierungsbereichen 332ba und 332bb mit einer dazwischen und dar­ unter angeordneten Gateisolierschicht, nicht gezeigt, ausgebil­ det. Der Dotierungsbereich 332bb und die Gateelektrodenschicht 332bc sind mit dem Knoten 320 verbunden. Die Dotierungsbereiche 332ba und 332bd sind mit dem Knoten 331 verbunden. Der p-Typ Do­ tierungsbereich 332bd dient als der Backgatespannungsanlegebe­ reich des Transistors 332b, der Dotierungsbereich 332ba dient als der Sourcebereich des Transistors 332b und der Dotierungsbereich 332bb dient als der Drainbereich des Transistors 332b.

Ein n-Typ Dotierungsbereich 101 hoher Konzentration und eine p- Typ Wanne 1g sind getrennt voneinander in der Oberfläche der n- Typ Wanne 1ce ausgebildet. Die p-Typ Wanne 1g ist dieselbe wie die in Fig. 2 gezeigte. Die Dotierungsbereiche 333a, 333b und 333d, die in der Oberfläche der p-Typwanne 1g ausgebildet sind, bilden einen Transistor 333.

Bei der in Fig. 9. gezeigten Struktur sind die Transistorelemente voneinander durch einen Wannenbereich getrennt, und das Wannenpo­ tential jedes Transistors ist identisch zu seinem Sourcepotential gemacht, wodurch dieselben Spannung-Strom Charakteristiken imple­ mentiert werden können. Zusätzlich sind alle Transistoren n-Kanal MOS Transistoren, wodurch sie in demselben Herstellungsprozeß hergestellt werden können, und die Transistoren 312b und 332b, die eine Lastschaltung bilden, denselben Widerstandswert aufwei­ sen können.

Fig. 10 ist eine schematische Schnittansicht, die die Struktur des in Fig. 8 gezeigten zweiten Referenzpotentialerzeugungsblocks zeigt. Wie in Fig. 10 gezeigt, sind n-Typ Wannen 1i, 1v, 1k und 1w getrennt voneinander in der Oberfläche eines p-Typ Halbleiter­ substrates 1a ausgebildet. Die n-Typ Wannen 1i und 1k stellen Bereiche zur Ausbildung der Transistoren 363 und 343 zur Verfü­ gung. Die Struktur derselben ist dieselbe wie die in Fig. 3 ge­ zeigte, deren entsprechende Abschnitte dieselben Bezugszeichen haben und nicht weiter im Detail beschrieben werden.

P-Typ Dotierungsbereiche 362ba und 362bb hoher Konzentration und ein n-Typ Dotierungsbereich 362bd hoher Konzentration sind ge­ trennt voneinander in der Oberfläche der n-Typ Wanne 1b ausgebil­ det. Eine Gateelektrodenschicht 362bc ist auf dem Kanalbereich zwischen den p-Typ Dotierungsbereichen 362ba und 362bb mit einer dazwischen und darunter angeordneten Gateisolierschicht, nicht gezeigt, ausgebildet. Die Dotierungsbereiche 362ba und 362bd sind mit dem Knoten 361 verbunden. Der p-Typ Dotierungsbereich 362bb und die Gateelektrodenschicht 362bc sind mit dem Knoten 350 ver­ bunden.

Ein n-Typ Dotierungsbereich 342bd und p-Typ Dotierungsbereiche 342ba und 342bb hoher Konzentration sind getrennt voneinander in der Oberfläche der n-Typ Wanne 1w ausgebildet. Eine Gateelektro­ denschicht 342bc ist auf dem Kanalbereich zwischen den p-Typ Do­ tierungsbereichen 342ba und 342bb mit einer dazwischen und dar­ unter angeordneten Gateisolierschicht, nicht gezeigt, ausgebil­ det. Die Dotierungsbereiche 342ba und 342bd sind mit dem Knoten 341 verbunden. Die Gateelektrodenschicht 342bc und der Dotie­ rungsbereich 342bb sind mit dem Massepotentialknoten 200 verbun­ den. Der p-Typ Dotierungsbereich 342bd dient als der Bereich des Transistors 342bd zum Anlegen der Backgatespannung, der p-Typ Dotierungsbereich 342ba dient als der Sourcebereich des Transi­ stors 342b und der p-Typ Dotierungsbereich 342bb dient als der Drainbereich des Transistors 342b. Bei der in Fig. 10 gezeigten Struktur sind alle Komponenten in dem zweiten Referenzpotential­ erzeugungsblock 300b p-Kanal MOS Transistoren. Dementsprechend können alle Komponenten in demselben Herstellungsprozeß implemen­ tiert bzw. hergestellt werden, wodurch das Herstellungsverfahren vereinfacht werden kann. Zusätzlich können sie, da jedes Lastele­ ment von einem p-Kanal MOS Transistor gebildet wird, mit densel­ ben Spannung-Strom Charakteristiken ausgebildet werden, und der­ art mit demselben Widerstandswert.

Da die Transistoren entsprechend in den voneinander getrennten Wannenbereichen ausgebildet sind, können sie dieselben Backgate- zu-Source Spannungen aufweisen.

Bei der in den Fig. 9 und 10 gezeigten Struktur kann auch ein n- Typ Halbleitersubstrat verwendet werden.

Dritte Ausführungsform

Fig. 11 ist eine schematische Darstellung, die die Struktur einer Zwischenpotentialerzeugungsschaltung entsprechend einer dritten Ausführungsform zeigt. Die in Fig. 11 gezeigte Zwischenpotential­ erzeugungsschaltung weist eine Referenzpotentialerzeugungsstufe 300 und eine Treiberstufe 400 auf, und weist weiter eine erste Hilfstreiberstufe 500, die in Reaktion auf ein Treiberfähigkeits­ schaltsignal /Φe zum Halten eines Ausgabeknotens 410 auf einem Zwischenpotential aktiviert wird, und eine zweite Hilfstreiber­ stufe 600, die das Potential des Ausgabeknotens 410 auf das Zwi­ schenpotential treibt, wenn die Spannung des Ausgabeknotens 410 von dem Zwischenpotential merklich abweicht, auf.

Die erste Treiberstufe 500 weist einen Inverter 510, der das Treiberfähigkeitsschaltsignal /Φe invertiert, einen p-Kanal MOS Transistor 520, der zwischen einen Stromversorgungspotentialkno­ ten 100 und einen Knoten 400a verbunden ist und eine Ausgabe des Inverters 510 an seinem Gate empfängt; einen n-Kanal MOS Transi­ stor 540, der zwischen einen Knoten 400b und einen Massepotenti­ alknoten 200 verbunden ist und das Treiberfähigkeitsumschaltsig­ nal /Φe an seinem Gate empfängt; und Stromspiegelschaltungen 530 und 550 mit dem Spiegelverhältnis k auf. Die Treiberstufe 400 ist zwischen die Knoten 400a und 400b verbunden.

Die Stromspiegelschaltung 530 weist einen p-Kanal MOS Transistor 531, der zwischen den Stromversorgungspotentialknoten 100 und den Knoten 400a verbunden ist, und dessen Gate und Drain zusammen verbunden sind; und einen p-Kanal MOS Transistor 532, der zwi­ schen den Stromversorgungspotentialknoten 100 und den Ausgabekno­ ten 410 verbunden ist und dessen Gate mit dem Knoten 400a verbun­ den ist, auf. Das Spiegelverhältnis der ersten Stromspiegelschal­ tungen 530 ist auf ungefähr 10 eingestellt.

Die Stromspiegelschaltung 550 weist einen n-Kanal MOS Transistor 551, der zwischen den Knoten 400b und den Massepotentialknoten 200 verbunden ist, und dessen Backgate mit dem Knoten 400b ver­ bunden ist; und einen n-Kanal MOS Transistor 552, der zwischen den Ausgabeknoten 410 und den Massepotentialknoten 200 verbunden ist und dessen Gate mit dem Knoten 400b verbunden ist, auf. Das Spiegelverhältnis k der Stromspiegelschaltung 550 ist auch auf ungefähr 10 eingestellt.

Die zweite Hilfstreiberstufe 600 weist einen n-Kanal MOS Transi­ stor 610, der zwischen einen Knoten 620 und den Ausgabeknoten 410 verbunden ist, der ein erstes Referenzpotential Vr1 an seinem Gate empfängt und dessen Backgate mit dem Massepotentialknoten 200 verbunden ist; einem p-Kanal MOS Transistor 630, der zwischen die Knoten 410 und 640 verbunden ist, der ein zweites Referenzpo­ tential Vr2 an seinem Gate empfängt und dessen Gate mit dem Stromversorgungspotentialknoten 100 verbunden ist, eine Strom­ spiegelschaltung 650, die den Ausgabeknoten 410 durch Reflektion bzw. Übertragung eines Stromes, der durch den Transistor 610 fließt, in einer Stromspiegelart lädt; und eine Stromspiegel­ schaltung 660, die den Ausgabeknoten 410 durch Reflexion bzw. Übertragung eines durch den Transistor 630 fließenden Stromes in einer Stromspiegelart entlädt, auf.

Die Stromspiegelschaltung 650 weist einen p-Kanal MOS Transistor 651, der zwischen den Stromversorgungspotentialknoten 100 und den Knoten 620 verbunden ist und dessen Gate mit dem Knoten 620 ver­ bunden ist; und einen p-Kanal MOS Transistor 652, der zwischen den Stromversorgungspotentialknoten 100 und den Ausgabeknoten 410 verbunden ist und dessen Gate mit dem Knoten 620 verbunden ist, auf. Die Stromspiegelschaltung 650 weist das Spiegelverhältnis m von ungefähr 10 auf.

Die Stromspiegelschaltung 660 weist einen n-Kanal MOS Transistor 661, der zwischen den Knoten 640 und Massepotentialknoten 200 verbunden ist und dessen Gate mit dem Knoten 640 verbunden ist; und einen n-Kanal MOS Transistor 662, der zwischen den Ausgabe­ knoten 410 und den Massepotentialknoten 200 verbunden ist und dessen Gate mit dem Knoten 640 verbunden ist, auf. Die Stromspie­ gelschaltung 660 weist auch das Spiegelverhältnis m von ungefähr 10 auf. Es wird nun die Beschreibung des Betriebes der in Fig. 11 gezeigten Zwischenpotentialerzeugungsschaltung gegeben.

(i) Wenn das Treiberfähigkeitsschaltsignal /Φe auf einem hohen Niveau inaktiviert ist:

Das erste Referenzpotential Vr1 (=(1/2)Vcc+Vtnc) und das zweite Referenzpotential Vr2 (=(1/2)Vcc-|Vtpc|) werden von der Referenz­ potentialerzeugungsstufe 300 geliefert. In diesem Zustand ist die Ausgabe des Inverters 510 auf einem niedrigen Niveau auf dem Mas­ sepotentialniveau, so daß der p-Kanal MOS Transistor 520 in den AN-Zustand gebracht wird, wodurch der Knoten 400a auf das Niveau des Stromversorgungspotentials Vcc geladen wird.

Der n-Kanal MOS Transistor 540 empfängt ein Potential auf hohem Niveau auf dem Niveau des Stromversorgungspotentials Vcc an sei­ nem Gate, um so den Knoten 400b auf ein Massepotentialniveau zu setzen. Da der Knoten 400a auf dem Niveau des Stromversorgungs­ potentials Vcc ist, sind die Transistoren 531 und 532, die in der Stromspiegelschaltung 530 enthalten sind, in dem AUS-Zustand. Vergleichbar sind die Transistoren 551 und 552, welche Komponen­ ten der Stromspiegelschaltung 550 sind, in dem AUS-Zustand. Dem­ entsprechend arbeitet in diesem Zustand die erste Hilfstreiber­ stufe 500 nicht, während die Ausgabetreiberstufe 400 den Ausgabe­ knoten wie in der ersten und zweiten Ausführungsform treibt.

Wenn das Potential des Ausgabeknotens 410 zwischen (1/2)Vcc-|Vtnd-Vtnc| und (1/2)Vcc+|Vtpd-Vtpc| ist, d. h. ungefähr das Zwischenpotential, sind die Transistoren 420 und 430 in der Treiberstufe 400 beide in dem AUS-Zustand.

In diesem Zustand werden Spannungen, welche Vtnc und -|Vtpc| an­ genähert sind, zwischen dem Gate und der Source von jedem der n-Kanal MOS Transistoren 420 und 430 in der Treiberstufe 400 an­ gelegt. Die Backgate-zu-Source-Spannung in jedem der Transistoren 420 und 430 ist 0V. In diesem Zustand fließt ein Unterschwell­ wertstrom Is1 von z. B. ungefähr 10nA durch die Transistoren 420 und 430.

Eine Schwellspannung Vtne des Transistors 610, den die zweite Hilfstreiberstufe 600 aufweist, ist höher als die Schwellspannung Vtnd des Transistors 420 gewählt bzw. eingestellt, und eine Schwellspannung Vtpe des Transistors 630 ist niedriger als die Schwellspannung Vtpd des Transistors 430 gewählt bzw. einge­ stellt.

Das Gate des Transistors 610 wird mit dem ersten Referenzpotenti­ al Vr1 versorgt, das Gate des Transistors 630 wird mit dem zwei­ ten Referenzpotential Vr2 versorgt. Die Spannung von ungefähr Vtnc wird auch zwischen dem Gate und der Source des Transistors 630 angelegt, genauso wie die Spannung von -|Vtpc| auch zwischen dem Gate und der Source des Transistors 630 angelegt wird. Das Backgate des Transistors 610 ist mit dem Massepotentialknoten 200 verbunden, und das Backgate des Transistors 630 ist mit dem Stromversorgungspotentialknoten 100 verbunden. Dementsprechend werden die Transistoren 610 und 630 entsprechend mit den Spannun­ gen von ungefähr -(1/2)Vcc und (1/2)Vcc zwischen dem Backgate und der Source desselben versorgt. In diesem Zustand wird die Konduk­ tanz von jeder der Schwellspannungen der Transistoren 610 und 630 aufgrund des Backgatevorspanneffektes klein, so daß ein Unter­ schwellwertstrom Is2 (»Is1) von ungefähr 10pa, zum Beispiel, fließt. Der Unterschwellwertstrom Is2, der durch die Transistoren 610 und 630 fließt, wird durch die Stromspiegelschaltungen 650 und 660 spiegelreflektiert bzw. -übertragen, so daß ein Strom m·Is durch den Transistor 652 vom Stromversorgungspotentialknoten 100 zum Ausgabeknoten 410 fließt, während ein Strom m·Is2 durch den Transistor 662 vom Ausgabeknoten 410 zum Massepotentialknoten 200 fließt. Dementsprechend wird der Stromverbrauch in einem Be­ reitschaftszustand beschrieben durch:

Is1+(1+m)·Is2 (≒ Is1).

Wenn das Potential des Ausgabeknotens 410 von dem Zwischenpoten­ tial (1/2)Vcc um ein Potential von nicht weniger als |Vtnd-Vtnc| und nicht mehr als |Vtne-Vtnc| abfällt, wird der Transistor 420 in der Treiberstufe 400 in den AN-Zustand gebracht, während der Transistor 430 in dem AUS-Zustand gehalten wird.

Ein Strom I1 fließt durch die Transistoren 520 und 420 vom Strom­ versorgungspotentialknoten 100 zum Ausgabeknoten 410, dadurch Ladungen zum Anteigenlassen des Potentials des Ausgabeknotens 410 ergänzend. Zu diesem Zeitpunkt ist der Transistor 610 in der zweiten Hilfstreiberstufe 600 immer noch in dem AUS-Zustand, und der Transistor 630 wird auch in dem AUS-Zustand gehalten. Daher werden dem Ausgabeknoten 410 durch die Stufe 600 keine Ladungen zugeführt.

Wenn das Potential des Ausgabeknotens 410 von dem Zwischenpoten­ tial (1/2)Vcc um ein Potential von nicht weniger als Vtpd-Vtpc und nicht mehr als |Vtpd-Vtpc| ansteigt, wird in der Treiberstufe 400 der Transistor 430 in den AN-Zustand und der Transistor 420 in den AUS-Zustand gebracht. Ein Strom I2 fließt durch die Tran­ sistoren 430 und 540 vom Ausgabeknoten 410 zum Massepotentialkno­ ten 200, so daß das Potential des Ausgabeknotens 410 durch den Entzug von Ladungen des Ausgabeknotens 410 abfällt. Auch in die­ sem Zustand wird, da die Schwellspannung Vtpe des Transistors 630 in der zweiten Hilfstreiberstufe 600 niedriger als die Schwell­ spannung Vtpd des Transistors 430 gemacht ist, der Transistor 630 in dem AUS-Zustand gehalten. Dementsprechend werden von dem Aus­ gabeknoten 410 keine Ladungen in der zweiten Hilfstreiberstufe 600 abgezogen.

Wenn das Potential des Ausgabeknotens 410 von dem Zwischenpoten­ tial (1/2)Vcc um ein Potential von nicht weniger als |Vtne-Vtnc| abfällt, wird nicht nur der Transistor 420 in der Treiberstufe 400, sondern auch der Transistor 610 in den AN-Zustand gebracht. Der Ausgabeknoten 410 wird nicht nur durch die Transistoren 520 und 420 mit einem Strom versorgt, sondern auch durch die Strom­ spiegelschaltung 650. Noch genauer fließt, wenn der Transistor 610 AN-geschaltet wird, ein Strom I3 vom Stromversorgungspotenti­ alknoten 100 durch die Transistoren 651 und 610 zum Ausgabeknoten 410. Die Stromspiegelschaltung 650 hat das Spiegelverhältnis in, so daß ein Strom von m·I3 vom Stromversorgungspotentialknoten 100 durch den Transistor 652 zum Ausgabeknoten 410 fließt. Als Folge steigt das Potential des Ausgabeknotens 410 schnell an.

Wenn das Potential des Ausgabeknotens 410 von dem Zwischenpoten­ tial (1/2)Vcc um |Vtpd-Vtpc| oder mehr ansteigt, wird nicht nur der Transistor 430 in der Treiberstufe 400, sondern auch der Transistor 630, den die zweite Hilfstreiberstufe 600 aufweist, in den AN-Zustand gebracht. Ein Strom I4 fließt durch den Transistor 630 und den Transistor 661, den die Stromspiegelschaltung 660 aufweist, während ein Strom m·I4 durch den Transistor 662 vom Ausgabeknoten 410 zum Massepotentialknoten 200 fließt. Als Folge fällt das Potential des Ausgabeknotens 410 schnell ab.

(ii) Wenn das Treiberfähigkeitsschaltsignal /Φe aktiviert ist (auf einem niedrigen Niveau):

In diesem Zustand ist die Ausgabe des Inverters 510 auf einem hohen Niveau, und die Transistoren 520 und 540 sind in den AUS- Zustand gebracht. Die Stromspiegelschaltungen 530 und 550 werden in den Betriebszustand gebracht.

Wenn das Potential des Ausgabeknotens 410 dem Zwischenpotential angenähert ist, fließt ein Unterschwellwertstrom Is1 durch die Transistoren 420 und 430 und in Reaktion darauf fließt der Spie­ gelstrom k·Is1 vom Stromversorgungspotentialknoten 100 zum Masse­ potentialknoten 200 über die Transistoren 532 und 552. Der Unter­ schwellwertstrom Is2 und der Spiegelstrom m·Is2 fließt in der zweiten Hilfstreiberstufe 600. Dementsprechend wird der Stromver­ brauch in einem Bereitschaftszustand dargestellt durch:

(1+k)·Is1+(1+m)·Is2 ≒ (1+k)·Is1.

Wenn das Potential des Ausgabeknotens 410 von dem Zwischenpoten­ tial (1/2)Vcc um ein Potential von nicht weniger als |Vtnd-Vtnc| und nicht mehr als |Vtne-Vtnc| abfällt, wird der Transistor 420, den die Treiberstufe 400 aufweist, in den AN-Zustand gebracht, was das Fließen des Stromes I1 verursacht. Ein Strom k·I1 fließt durch den Transistor 532 vom Stromversorgungspotentialknoten 100 zum Ausgabeknoten 410 entsprechend zu der Funktion der Stromspie­ gelschaltung 530. Die Transistoren 610 und 630 in der zweiten Hilfstreiberstufe 600 sind in dem AUS-Zustand, so daß der Ausga­ beknoten 410 durch einen Strom (1+k)·I1 geladen wird, was den Anstieg des Potentials desselben verursacht.

Wenn das Potential des Ausgabeknotens 410 von dem Zwischenpoten­ tial (1/2)Vcc um ein Potential von nicht weniger als |Vtpd-Vtpc| und nicht mehr als |Vtpe-Vtpc| ansteigt, wird bzw. ist der Tran­ sistor 420, in den AUS-Zustand gebracht, und der Transistor 430 ist bzw. wird in den AN-Zustand gebracht. In diesem Fall fließt ein Spiegelstrom k·I2 vom Ausgabeknoten 410 zum Massepotential­ knoten 200 durch den Transistor 552 aufgrund der Funktion der Stroinspiegelschaltung 550, so daß der Ausgabeknoten 410 durch einen Strom von (1+k)·I2 geladen wird, was das Potentials dessel­ ben zum Abfallen veranlaßt. In diesem Zustand sind die Transisto­ ren 610 und 630 in der zweiten Hilfstreiberstufe 600 immer noch in dem AUS-Zustand.

Wenn das Potential des Ausgabeknotens 410 von dem Zwischenpoten­ tial (1/2)Vcc um ein Potential von nicht weniger als |Vtne-Vtnc| abfällt, wird der Ausgabeknoten 410 durch die Treiberstufe 400 und die Stromspiegelschaltung 530 geladen, und der Transistor 610, den die zweite Hilfstreiberstufe 600 aufweist, wird AN-ge­ schaltet, wodurch der Ausgabeknoten 410 durch die Stromspiegel­ schaltung 650 geladen wird. Wenn der Strom I3 durch den Transi­ stor 610 fließt, fließt der Strom m·I3 durch den Transistor 652 vom Stromversorgungspotentialknoten 100 zum Ausgabeknoten 410. Dementsprechend wird der Ausgabeknoten 410 durch einen Strom von (1+k)·I1+(1+m)·I3 geladen, was einen schnellen Anstieg des Poten­ tial desselben verursacht.

Wenn das Potential des Ausgabeknotens 410 von dem Zwischenpoten­ tial (1/2)Vcc um |Vtpe-Vtpc| oder mehr ansteigt, wird der Ausga­ beknoten 410 durch den Transistor 430, der in der Treiberstufe 400 enthalten ist, und die Stromspiegelschaltung 550 entladen. In diesem Fall wird, da der Transistor 630 AN-geschaltet ist, der Ausgabeknoten 410 auch durch die Stromspiegelschaltung 660 ent­ laden. Wenn der Strom I4 durch den Transistor 630 fließt, fließt der Strom m·I4 vom Ausgabeknoten 410 durch den Transistor 662 zum Massepotentialknoten 200. Das heißt, daß ein Strom von (1+k)·I2+(1+m)·I4 von dem Ausgabeknoten 410 zum Massepotential­ knoten 200 fließt. Als Folge fällt das Potential des Ausgabekno­ tens 410 schnell ab.

Wenn das Treiberfähigkeitsschaltsignal /Φe aktiviert ist (auf niedrigem Niveau), arbeiten die Stromspiegelschaltungen 530 und 550. Darum wird die Stromtreiberfähigkeit um den Betrag von k·I1 und k·I2 zur Zeit des Ladens und zur Zeit des Entladens größer gemacht als diese mit dem inaktivierten Treiberfähigkeitsschalts­ ignal /Φe (auf einem hohen Niveau).

Zusätzlich ist die Backgate-zu-Source-Spannung des Transistors 610, den die zweite Hilfstreiberstufe 600 aufweist, niedriger als die des Transistors 420, den die Treiberstufe 400 aufweist, so daß der Backgatevorspanneffekt auf den Transistor 610 größer als der auf den Transistor 420 ist, was es ermöglicht, den Unter­ schwellwertstrom merklich zu reduzieren (der Unterschwellwert­ strom Is variiert im allgemeinen exponentiell mit einer Gatespan­ nung Vgs, welche entsprechend der Backgatespannung variiert).

Da die Backgate-zu-Source-Spannung des p-Kanal MOS Transistors 630 höher als die des p-Kanal MOS Transistors 430 ist, ist der Unterschwellwertstrom des Transistors 630 wesentlich kleiner als der des Transistors 430. Zum Beispiel in dem Fall in = 10, kann ungefähr nicht mehr als 1/10 oder weniger des Stroms Is1, der durch die Treiberstufe 400 verbraucht wird, als in der zweiten Hilfstreiberstufe 600 verbrauchter Strom eingestellt werden.

Des weiteren kann, wenn der Wechsel im Potential des Ausgabekno­ tens 410 klein ist, der Stromverbrauch in einem Bereitschaftszu­ stand durch Inaktivierung des Treiberfähigkeitsschaltsignals /Φe reduziert werden, von einem Stromverbrauch (1+k)·Is1+(1+m)·Is2(≒(1+k)·Is1) zu der Zeit, zu der das Treiber­ fähigkeitsschaltsignals /Φe aktiviert ist, auf Is1+(1+m)·Is2(=Is1). Als Folge kann der Stromverbrauch verglichen mit der Zwischenpotentialerzeugungsschaltung ohne eine Funktion des Umschaltens der Treiberfähigkeit merklich reduziert werden.

Zum Beispiel, wenn das Treiberfähigkeitsschaltsignal /Φe für 5sec während 10sec aktiviert ist, wobei k=m=10, Is1=10nA und Is2=10pA, ist die Menge des Stromverbrauchs:

5sec·(10n+(1+10)·10p)+5sec·((1+10)·10n+(1+10)·10p) ≒ 600nA·sec

Andererseits ist ohne eine Funktion des Umschaltens der Treiber­ fähigkeit die Menge des Stromverbrauchs:

10sec·((1+10)·10n+(1+10)·10p) ≒ 1,1µA·sec

Als ein Ergebnis kann der Stromverbrauch um 500µA·sec durch se­ lektives Aktivieren des Treiberfähigkeitsschaltsignal /Φe redu­ ziert werden.

Ausführungsform 4

Fig. 12 ist eine schematische Darstellung, die die Struktur der Hauptkomponenten einer Halbleiterspeichervorrichtung, die die Zwischenpotentialerzeugungsschaltung aufweist, zeigt. In Fig. 12 ist die Struktur gezeigt, in der die Zwischenpotentialerzeugungs­ schaltung auf einen dynamischen Speicher mit wahlfreiem Zugriff (DRAM) angewendet ist. In Fig. 12 gezeigt, weist der DRAM ein Speicherzellenfeld mit Speicherzellen 731, die in einer Matrix von Zeilen und Spalten angeordnet sind, auf. Eine Speicherzelle 731 weist einen Speicherzellenkondensator 731b zum Speichern von Information und einen Zugriffstransistor 731a zum Zugriff auf den Speicherzellenkondensator 731b auf. Das Speicherzellenfeld weist zwei Speicherzellenblöcke #A und #B auf. Der Speicherblock #A weist ein Bitleitungspaar BL und /BL, entsprechend zu jeder Spal­ te von Speicherzellen, und eine Wortleitung WL, entsprechend zu jeder Zeile von Speicherzellen, auf. In Fig. 12 sind ein Paar von Bitleitungen BL1 und /BL1 und eine Wortleitung WL1a gezeigt. Ver­ gleichbar weist der Speicherblock #B ein Bitleitungspaar BL und /BL, entsprechend zu jeder Spalte von Speicherzellen, und eine Wortleitung WL, entsprechend zu jeder Zeile von Speicherzellen, auf. In Fig. 12 sind ein Bitleitungspaar BL2 und /BL2 und eine Wortleitung WL1b in Speicherblock #B gezeigt.

Für das Bitleitungspaar BL1 und /BL1 ist eine IO-Steuerschaltung 732 vorgesehen, die als Reaktion auf ein Speicherzellenblockaus­ wahlsignal ΦL leitend ist. Ebenso ist in Speicherblock #B eine IO-Steuerschaltung 736 für das Bitleitungspaar BL und /BL2 vor­ gesehen, die als Reaktion auf ein Blockauswahlsignal ΦR leitend ist.

Die IO-Steuerschaltung 732 weist n-Kanal MOS Transistoren 732a und 732b entsprechend zu den Bitleitungen BL1 und /BL1 auf. Die IO-Steuerschaltung 736 weist n-Kanal MOS Transistoren 736a und 736b entsprechend zu den Bitleitungen BL2 und /BL2 auf. Ein Lese­ verstärker 735 ist zwischen den IO-Steuerschaltungen 732 und 736 vorgesehen. Der Leseverstärker 735 verstärkt differentiell die Potentiale an seinen Leseknoten, nämlich den Knoten, die mit dem Bitleitungen BL1, /BL1 oder BL2, /BL2 verbunden sind, zur Zeit der Aktivierung.

Eine Ausgleich/Vorlade-Schaltung 733, welche in Reaktion auf ein Bitleitungsausgleichssignal BLEQ aktiviert ist bzw. wird, ist gemeinsam für die Bitleitungspaare BL1 und /BL1, und BL2 und /BL2 vorgesehen, um ein Zwischenpotential VBL an jede Bitleitung zu übertragen, und außerdem zum Ausgleichen des Potentials auf der entsprechenden Bitleitung. Die Ausgleich/Vorlade-Schaltung 733 weist einen n-Kanal MOS Transistor 733a zum Übertragen des Zwi­ schenpotentials VBL auf die Bitleitungen BL1 und BL2, einen n-Kanal MOS Transistor 733b zum Übertragen des Zwischenpotentials VBL an die Bitleitungen /BL1 und /BL2 und einen n-Kanal MOS Tran­ sistor 733c zum Ausgleichen der Potentiale der Bitleitungen BL1, /BL1, BL2, /BL2 auf.

Benachbart zu dem Leseverstärker 735 ist ein IO-Gatter 734 vor­ gesehen, welches in Reaktion auf ein Signal auf einer Spaltenaus­ wahlleitung CSL vom Spaltendekoder 720 zum Verbinden der Lesekno­ ten des Leseverstärkers 735 mit internen Datenbusleitungen IO1 und /IO1 leitend gemacht wird. Das IO-Gatter 734 weist einen n-Kanal MOS Transistor 734a zum Verbinden der Bitleitung BL1 (oder BL2) mit der internen Datenbusleitung IO1 und einen n-Kanal MOS Transistor 734b zum Verbinden der komplementären Bitleitung /BL1 (oder /BL2) mit der komplementären internen Datenbusleitung /IO1 auf.

Der DRAM weist weiter einen Zeilendekoder 710, der ein angelegtes Zeilenadreßsignal dekodiert, zum Treiben der dem Zeilenadreßsi­ gnal entsprechenden Wortleitung WL in den ausgewählten Zustand; einen Spaltendekoder 720, der ein angelegtes Spaltenadreßsignal dekodiert, zum Treiben einer der Spaltenadresse entsprechenden Spaltenauswahlleitung CSL in den ausgewählten Zustand; eine IO- Leitungsvorladeschaltung 760, die die Potentiale auf den internen Datenbusleitungen IO1 und /IO1 auf das Zwischenpotential vor­ lädt/ausgleicht, während sie Potentialschwingungen auf den inter­ nen Datenbusleitungen IO1 und /IO1 beim Lesen von Daten redu­ ziert; und einen Ausgabepuffer 770, der die Potentiale auf den internen Datenbusleitungen IO und /IO1 zum Liefern von Daten dif­ ferentiell verstärkt, auf.

Die IO-Leitungsvorladeschaltung 760 weist n-Kanal MOS Transisto­ ren 760c, 760e und 760d, die auf das Ausgleichssignal BLEQ zum Vorladen und Ausgleichen der internen Datenbusleitungen IO und /IO1 auf das Zwischenpotential VBL reagieren, und p-Kanal MOS Transistoren 760a und 760b, die auf ein Vorladesignal /Φp zum Vorladen der internen Datenbusleitungen IO1 und /IO1 auf das Stromversorgungspotential Vcc reagieren, auf.

Der DRAM weist weiter eine Treiberfähigkeitsschaltsignalerzeu­ gungsschaltung 780, die in Reaktion auf ein Zeilenadreßtaktsignal /RAS zum Erzeugen von Treiberfähigkeitschaltsignalen /Φe1 und /Φe2 mit vorbestimmten Zeitabläufen aktiviert wird; eine erste Zwischenpotentialerzeugungsschaltung 740, die auf das Treiberfä­ higkeitsschaltsignal /Φe1 mit Umschalten der Treiberfähigkeit zur Erzeugung des Zwischenpotentials VBL reagiert; und eine zweite Zwischenpotentialerzeugungsschaltung 750, die auf das Treiberfä­ higkeitsschaltsignal /Φe2 mit Schalten ihre Treiberfähigkeit zur Erzeugung des Zwischenpotentials Vcp reagiert, auf. Die Zwischen­ potentialerzeugungsschaltung 740 und 750 haben dieselbe Struktur wie die in Fig. 11 gezeigte Zwischenpotentialerzeugungsschaltung. Das Zwischenpotential VBL der Zwischenpotentialerzeugungsschal­ tung 740 wird zum Vorladen einer Bitleitung und einer internen Datenbusleitung verwendet. Das Zwischenpotential Vcp der Zwi­ schenpotentialerzeugungsschaltung 750 wird an eine Zellplatten­ elektrode eines Speicherzellenkondensators 731b, der in einer Speicherzelle 731 enthalten ist, angelegt. Durch Einstellen bzw. Wählen des Zellplattenpotentials des Speicherzellenkondensators 731b auf ein Zwischenpotential (1/2)Vcc zwischen dem Stromversor­ gungspotential Vcc und dem Massepotential GND können die Beträge der Gesamtheit von gespeicherten Ladungen in dem Speicherzellen­ kondensator beim Hochniveaudatenschreiben und beim Niedrigniveau­ datenschreiben in die Speicherzelle 731 miteinander gleichgemacht werden.

Fig. 13 ist eine schematische Darstellung, die die Struktur der in Fig. 12 gezeigten Treiberfähigkeitsschaltsignalerzeu­ gungsschaltung zeigt. Wie in Fig. 13 gezeigt, weist die Treiber­ fähigkeitsschaltsignalerzeugungsschaltung 780 eine Verzögerungs­ schaltung 780a, die das Zeilenadreßtaktsignal /RAS um einen vor­ bestimmten Zeitraum verzögert; einen Inverter 780b, der eine Aus­ gabe der Verzögerungsschaltung 780a invertiert; ein Zwei-Eingaben NAND-Gatter 780, das das Zeilenadreßtaktsignal /RAS und die Aus­ gabe des Inverters 780b empfängt; einen Inverter 780d, der eine Ausgabe des NAND-Gatters 780c invertiert; eine Strom-AN-Rücksetz­ signalerzeugungsschaltung 780e, die ein Einmalpuls-Signal für einen vorbestimmten Zeitraum auf das Anlegen der Stromversorgung erzeugt; eine Zwei-Eingaben NOR-Schaltung 780f, die ein Strom-AN- Rücksetzsignal POR von der Strom-AN-Rücksetzsignalerzeugungs­ schaltung 780e und eine Ausgabe vom Inverter 780d empfängt; und einen Inverter 780g, der das Strom-AN-Rücksetzsignal POR inver­ tiert, auf.

Das erste Treiberfähigkeitsschaltsignal /Φe1 wird vom NOR-Gatter 780f erzeugt, und das zweite Treiberfähigkeitsschaltsignal /Φe2 wird vom Inverter 780g erzeugt. Der in Fig. 12 gezeigte DRAM weist eine geteilte Leseverstärkerstruktur auf, in welcher der Leseverstärker 735 sich von den Speicherzellenblöcken #A und #B geteilt wird. Im Betrieb ist ein Speicherblock mit einer ausge­ wählten Wortleitung mit dem Leseverstärker 735 verbunden, während der andere Speicherblock von dem Leseverstärker abgetrennt ist, das heißt nicht mit ihm verbunden ist. Es wird nun die Beschrei­ bung des Betriebes der in den Fig. 12 und 13 gezeigten Schaltung unter Bezugnahme auf Fig. 14 gegeben. In der folgenden Beschrei­ bung wird angenommen, daß Hochniveaudaten bzw. ein Wert auf hohem Niveau von der Speicherzelle 731, die mit einer ausgewählten Wortleitung verbunden ist, gelesen werden.

Zum Zeitpunkt t0, wenn das Stromversorgungspotential Vcc an den Stromversorgungspotentialknoten 100 angelegt wird, steigt das Potential des Stromversorgungspotentialknotens 100 vom Massepo­ tential an. In Reaktion darauf erzeugt die in Fig. 13 gezeigte Strom-AN-Rücksetzsignalerzeugungsschaltung 780e das Strom-AN- Rücksetzsignal POR, welches für einen vorbestimmten Zeitraum auf einem hohen Niveau ist. Das Strom-AN-Rücksetzsignal POR wird bis zum Zeitpunkt t1 auf hohem Niveau gehalten. Auf das Anlegen der Stromversorgung hin steigt ein Steuersignal des DRAM auf hohes Niveau. Wenn das Strom-AN-Rücksetzsignal POR auf hohem Niveau ist, ist das Treiberfähigkeitsschaltsignal /Φe1, das vom NOR-Gat­ ter 780f geliefert wird, auf niedrigem Niveau fixiert, während das Treiberfähigkeitsschaltsignal /Φe2, das vom Inverter 780g geliefert wird, auf niedrigem Niveau fixiert ist. Die Treiberfä­ higkeitsschaltsignale /Φe1 und /Φe2 werden den in Fig. 12 gezeig­ ten Zwischenpotentialerzeugungsschaltungen 740 und 750 zugeführt. Die Treiberfähigkeitsschaltsignale /Φe1 und /Φe2 sind in dem ak­ tiven Zustand, so daß die Zwischenpotentialerzeugungsschaltungen 740 und 750 mit großer Treiberfähigkeit arbeiten, und dadurch die stabilen Zwischenpotentiale VBL und Vcp nach dem Anlegen der Stromversorgung schnell erzeugen.

Zum Zeitpunkt t1 wird das Strom-AN-Rücksetzsignal POR niedrig und die Ausgabe Fe2 des Inverters 780g wird inaktiv auf hohem Ni­ veau. Das Strom-AN-Rücksetzsignal POR ist auf einem hohen Niveau für einen vorbestimmten Zeitraum nur auf das Anlegen der Strom­ versorgung hin, und danach wird es auf niedrigem Niveau gehalten. Dementsprechend wird das Treiberfähigkeitsschaltsignal /Φe2 da­ nach inaktiv gehalten, auf hohem Niveau. Die Zwischenpotential­ erzeugungsschaltung 750, die das Zellplattenpotential Vcp des Speicherzellenkondensators erzeugt, erzeugt das Zwischenpotential Vcp, wobei ihre Treiberfähigkeit klein gemacht ist.

Zum Zeitpunkt t1 ist das Zeilenadreßtaktsignal /RAS auf einem hohen Niveau. Das verzögerte Zeilenadreßtaktsignal /RAS wird von der Verzögerungsschaltung 780a auch auf hohem Niveau geliefert, und die Ausgabe des Inverters 780b ist auf niedrigem Niveau. Die Ausgabe der NAND-Schaltung 780c erreicht hohes Niveau entspre­ chend dem Signal auf niedrigem Niveau vom Inverter 780b, und die Ausgabe des Inverters 780d erreicht niedriges Niveau.

Das NOR-Gatter 780f empfängt das Strom-AN-Rücksetzsignal POR auf niedrigem Niveau und das Signal auf niedrigem Niveau vom Inverter 780d, zum Liefern des Treiberfähigkeitsschaltsignal /Φe1 auf hohem Niveau. Dieses macht die Treiberfähigkeit der ersten Zwi­ schenpotentialerzeugungsschaltung 740, die in Fig. 12 gezeigt ist, klein, wodurch der Stromverbrauch im Bereitschaftszustand reduziert wird. Die Treiberfähigkeit der zweiten Zwischenpotenti­ alerzeugungsschaltung 750 wird durch das Treiberfähigkeits­ schaltsignal /Φe2 auf hohem Niveau auch klein gemacht, wodurch der Stromverbrauch reduziert wird.

Vom Zeitpunkt t1 zum Zeitpunkt t2 ist der DRAM in dem Standby- Zustand. Während dieses Zeitraums ist das Bitleitungsausgleichs­ signal BLEQ auf einem hohen Niveau und die Bitleitungen BL und /BL und die internen Datenbusleitungen IO und /IO1 werden auf das Zwischenpotential VBL vorgeladen. Das Vorladesignal /Φp erreicht ein hohes Niveau. Das Bitleitungsausgleichssignal BLEQ und das Vorladesignal /Φp werden in Reaktion auf das Zeilenadreßtaktsi­ gnal /RAS von einer Steuerschaltung, die nicht gezeigt ist, er­ zeugt.

Zum Zeitpunkt t2, wenn das Zeilenadreßtaktsignal /RAS aktiviert ist, das heißt ein niedriges Niveau hat bzw. erhält, erreicht das Bitleitungsausgleichssignal BLEQ ein niedriges Niveau, wodurch der Vorlade/Ausgleichsbetrieb für die Bitleitungen BL und /BL und die internen Datenbusleitungen IO1 und /IO1 vollendet wird.

Wenn das Vorladesignal /Φp ein niedriges Niveau erreicht, werden die Transistoren 760a und 760b in der Vorladeschaltung 760 in den AN-Zustand gebracht, wodurch die internen Datenbusleitungen IO1 und /IO1 auf das Niveau des Stromversorgungspotentials Vcc vor­ geladen werden.

In Antwort auf die Aktivierung des Zeilenadreßtaktsignals /RAS wird ein Zeilenadreßsignal eingetaktet bzw. abgetastet und dem Zeilendekoder 710 zugeführt. Der Zeilendekoder 710 dekodiert das angelegte Zeilenadreßsignal, um das Potential der Wortleitung WL1a ansteigen zu lassen.

Eine Blockauswahlschaltung dekodiert z. B. das höchstwertige Bit des Zeilenadreßsignals, um eines der Signale ΦL und ΦR auf nied­ riges Niveau abfallen zu lassen. Da die Wortleitung WL1a im Spei­ cherblock #A enthalten ist, fällt das Signal ΦR, welches bis da­ hin auf einem hohen Niveau war, auf ein niedriges Niveau, so daß die Bitleitungen BL2 und /BL2 vom Leseverstärker 735 getrennt werden. Das Signal ΦL wird auf einem hohen Niveau gehalten. In dein Vorladezustand (Bereitschaftszustand) sind die Signale ΦL und ΦR beide auf einem hohen Niveau, so daß die Bitleitungen BL1 und /BL1, und BL2 und /BL2 auf das Zwischenpotential VBL durch die Bitleitungsausgleich/-vorladeschaltung 733 vorgeladen sind.

Auf den Anstieg des Potentials der Wortleitung WL1a wird der Speicherwert in Speicherzelle 731, die mit der Wortleitung WL1a verbunden ist, auf eine Bitleitung übertragen. Die Speicherzelle 731, die mit der Bitleitung BL1 und der Wortleitung WL1a verbun­ den ist, speichert einen Wert auf einem hohen Niveau, wodurch das Potential der Bitleitung BL1 leicht ansteigt. Das Potential der Bitleitung /BL1 hält das Zwischenpotential VBL. Zum Zeitpunkt t3 wird der Leseverstärker 735 aktiviert, so daß die Potentiale auf den Bitleitungen BL1 und /BL1 differentiell verstärkt werden.

Zum Zeitpunkt t4 fällt ein Spaltenadreßtaktsignal /CAS auf ein niedriges Niveau, so daß der Spaltenauswahlbetrieb gestartet wird. In Antwort auf den Abfall des Spaltenadreßtaktsignals /CAS wird ein Spaltenadreßsignal eingetaktet, um durch den Spaltende­ koder 720 dekodiert zu werden. Ein Spaltenauswahlsignal CSL1 vom Spaltendekoder 720 steigt auf ein hohes Niveau, so daß die n-Kanal MOS Transistoren 734a und 734b, die in dem IO-Gatter 734 enthalten sind, leitend werden, wodurch die Bitleitungen BL1 und /BL1 mit den internen Datenbusleitungen IO1 und /IO1 durch das IO-Gatter 734 verbunden werden. Da die internen Datenbusleitungen IO und /IO1 auf das Stromversorgungspotential Vcc vorgeladen sind, fällt das Potential der komplementären internen Datenbus­ leitung /IO1 leicht entsprechend den Potentialen auf den Bitlei­ tungen BL1 und /BL1 ab. Zu diesem Zeitpunkt steigt das Potential der Bitleitung /BL1 aufgrund der Potentialzuführung von der in­ ternen Datenbusleitung /IO1 leicht an. Die Potentialdifferenz zwischen der internen Datenbusleitungen IO1 und /IO1 wird durch einen Vorverstärker 770 verstärkt und von diesem zur Verfügung gestellt.

Zum Zeitpunkt t5 fällt das Spaltenauswahlsignal CSL1 auf ein nie­ driges Niveau, wodurch das IO-Gatter 734 nichtleitend gemacht wird, wodurch die Bitleitungen BL1 und /BL1 von den internen Da­ tenbusleitungen IO1 und /IO1 getrennt werden. Als Folge werden die Potentiale auf den internen Datenbusleitungen IO1 und /IO1 durch die Transistoren 760a und 760b wieder auf das Niveau des Stromversorgungspotentials Vcc zurückgebracht. Die Potentiale auf den Bitleitungen BL1 und /BL1 werden auf das Niveau des Stromver­ sorgungspotentials Vcc und das Niveau des Massepotentials durch den Leseverstärker 735 zurückgebracht. Die Daten können so in die Speicherzelle 731 zurückgeschrieben (erneut gespeichert) wer­ den.

Zum Zeitpunkt t6 ist das Zeilenadreßtaktsignal /CAS inaktiviert (erreicht ein hohes Niveau), und in der Folge wird das Zeilen­ adreßtaktsignal /RAS zum Zeitpunkt t7 inaktiviert. In Reaktion auf die Inaktivierung des Zeilenadreßtaktsignals /RAS erreicht das Vorladesignal /Φp ein hohes Niveau, so daß die Transistoren 760a und 760b, die in der Vorladeschaltung 760 enthalten sind, in den AUS-Zustand gebracht werden.

In der Folge erreicht das Bitleitungsausgleichssignal BLEQ ein hohes Niveau, so daß die Bitleitungsvorlade/-ausgleichschaltung 733 zum Vorladen und Ausgleichen der Bitleitungen BL1 und /BL1 auf das Zwischenpotential VBL arbeitet. In der Vorladeschaltung 760 werden die internen Datenbusleitungen IO1 und /IO1 auf das Zwischenpotential VBL durch die Transistoren 760c und 760d vor­ geladen/ausgeglichen.

Bei diesem Vorladebetrieb steigt, da die internen Datenbusleitun­ gen IO1 und /IO1, welche auf dein Stromversorgungspotential Vcc waren, auf das Zwischenpotential VBL vorgeladen werden, das Zwi­ schenpotential VBL, das von der Zwischenpotentialerzeugungsschal­ tung 740 erzeugt wird, leicht an. Bei der in Fig. 13 gezeigten Treiberfähigkeitsschaltsignalerzeugungsschaltung 780 jedoch ist, wenn das Zeilenadreßtaktsignal /RAS ein hohes Niveau erreicht, die Ausgabe des Inverters 780b immer noch auf einem hohen Niveau, so daß die Ausgabe des NAND-Gatters 780c auf einem niedrigen Ni­ veau ist, und derart die Ausgabe des Inverters 780d auf einem hohen Niveau ist. In Reaktion darauf erreicht das Treiberfähig­ keitsschaltsignal /Φe1 ein niedriges Niveau, so daß die Zwischen­ potentialerzeugungsschaltung 740 das leicht angestiegene Zwi­ schenpotential VBL auf das Niveau des Zwischenpotentials (1/2)Vcc mit seiner großen Treiberfähigkeit zurückbringt. Nach einer Ver­ zögerungszeitperiode der Verzögerungsschaltung 780a, erreicht das Treiberfähigkeitsschaltsignal /Φe1 erneut ein hohes Niveau.

Bei dein DRAM kann, da die Treiberfähigkeit Zwischenpotentialer­ zeugungsschaltung 740 nur für einen vorbestimmten Zeitraum wäh­ rend der Inaktivierung des Zeilenadreßtaktsignals /RAS groß ge­ macht wird, ein unangebrachter Stromverbrauch verhindert werden.

Zum Zeitpunkt t7 fällt das Potential der Wortleitung WL1a auf ein niedriges Niveau, so daß der Transistor 731a in der Speicherzelle 731 AUS-geschaltet wird, und danach wird das Bitleitungsaus­ gleichs/-vorladesignal BLEQ auf ein hohes Niveau gebracht. Der Zweck des Erhöhens des Spannungsniveaus der Wortleitung BL1a auf ein höheres Potentialniveau als das Stromversorgungspotential Vcc zum Zeitpunkt der Auswahl ist, einen Schwellspannungsverlust im Zugriffstransistor 731a zu verhindern und einen Wert auf dem Ni­ veau des Stromversorgungspotentials Vcc in den Speicherzellenkon­ densator 731b zu schreiben, und die Wortleitung WL1a mit hoher Geschwindigkeit in den ausgewählten Zustand zu treiben.

In der vierten Ausführungsform empfängt die zweite Zwischenpoten­ tialerzeugungsschaltung 750 das Treiberfähigkeitsschaltsignal /Φe2. Wenn das Zeilenadreßtaktsignal /RAS auf ein hohes Niveau ansteigt, empfängt das Zwischenpotential Vcp, das von der Zwi­ schenpotentialerzeugungsschaltung 750 geliefert wird, jedoch auf­ grund der Vorladung einer Bitleitung und einer internen Datenbus­ leitung auf das Zwischenpotential (1/2)Vcc ein Rauschen. Daher könnte die Zwischenpotentialerzeugungsschaltung 750 das erste Treiberfähigkeitsschaltsignal /Φe1 anstelle des Treiberfähig­ keitsschaltsignals /Φe2 empfangen.

Obwohl die Zuführung des Vorlade/Ausgleichspotentials und die Zuführung des Speicherzellenkondensatorzellplattenpotentials in einem DRAM als eine Anwendung einer Zwischenpotentialerzeugungs­ schaltung beschrieben wurde, könnte die Zwischenpotentialerzeu­ gungsschaltung der Ausführungsformen der vorliegenden Erfindung zum Beispiel zur Erzeugung einer Referenzspannung zur Bestimmung eines hohen Niveaus/eines niedrigen Niveaus eines Eingabesignals verwendet werden.

Die vorteilhaften Effekte der vorliegenden Erfindung können wie im folgenden zusammengefaßt werden.

• (1) Da ein für die Zwischenpotentialerzeugungsschaltung benötig­ tes Lastelement von einem MOS Transistor gebildet wird, kann eine Lastschaltung mit kleiner Layoutfläche und niedrigem Stromver­ brauch verwirklicht werden. Zusätzlich ermöglicht die Ausbildung des Lasttransistors auf bzw. in einem Substrat mit Dreifach-Wan­ nen-Struktur die akkurate bzw. genaue Erzeugung eines Zwischenpo­ tentials.
• (2) Da die Treiberfähigkeit der Zwischenpotentialerzeugungs­ schaltung durch Treiberfähigkeitsschaltsignal umgeschaltet wird, kann die Treiberfähigkeit in einem Bereitschaftszustand reduziert werden, wodurch ein niedriger Stromverbrauch verwirklicht wird.
• (3) Ein Hilfstreibermittel wird vorgesehen, welches in einem Bereitschaftszustand mit einem kleinen Stromverbrauch arbeitet und das Zwischenpotential schnell auf einen gewünschten Wert führt bzw. zurückführt, wenn das Zwischenpotential von dem ge­ wünschten Wert stark abgewichen ist.
• (4) Die Anwendung der Zwischenpotentialerzeugungsschaltung auf einem DRAM ermöglicht die stabile Erzeugung einer Vorlade-Aus­ gleichsspannung für eine Bitleitung und eine interne Datenleitung und einer Speicherzellenkondensatorzellplattenspannung mit nied­ rigem Stromverbrauch und kleiner eingenommener Fläche, wodurch ein stabil arbeitender DRAM verwirklicht wird.

Claims (31)

1. Eine Vorrichtung zur Erzeugung eines Zwischenpotentials zwi­ schen einem ersten Potential (Vcc) und einem zweiten Potential (GND) mit:
einem ersten Referenzpotentialerzeugungsmittel (300a), das zwi­ schen einen Knoten (100), der das erste Potential (Vcc) empfängt, und einen Knoten (200), der das zweite Potential (GND) empfängt, ausgebildet ist, zur Erzeugung eines ersten Referenzpotentials (Vtnc), das höher als das Zwischenpotential ist, wobei das erste Referenzpotentialerzeugungsmittel Feldeffekttransistoren (312a, 332a; 312b, 332b) vom isolierten Gate-Typ eines ersten Leitungs­ typs aufweist, die miteinander in Reihe verbunden sind, und die zum Aufweisen von im wesentlichen denselben Spannung-Strom Cha­ rakteristiken ausgebildet sind;
einem zweiten Referenzpotentialerzeugungsmittel (300b), das zwi­ schen den Knoten (100), der das erste Potential (Vcc) empfängt, und den Knoten (200), der das zweite Potential (GND) empfängt, verbunden ist, zum Erzeugung eines zweiten Referenzpotentials (Vtpc), das niedriger als das Zwischenpotential ist, wobei das zweite Referenzpotentialerzeugungsmittel Feldeffekttransistoren (362a, 342a; 362b, 342b) vom isolierten Gate-Typ eines zweiten Leitungstyps aufweist, die zum Aufweisen von im wesentlichen den­ selben Spannung-Strom Charakteristiken ausgebildet sind, und die miteinander in Reihe verbunden sind;
einem ersten Ausgabetreiber-Feldeffekttransistor (420) vom iso­ lierten Gate-Typ, der zwischen den Knoten (100), der das erste Potential (Vcc) empfängt, und einen Ausgabeknoten (410) verbunden ist, zum Übertragen des ersten Referenzpotentials an den Ausgabe­ knoten (410) in einer Sourcefolgerart; und
einem zweiten Ausgabetreiber-Feldeffekttransistor (430) vom iso­ lierten Gate-Typ, der zwischen den Ausgabeknoten (410) und den Knoten (200), der das zweite Potential (GND) empfängt, verbunden ist, zum Übertragen des zweiten Referenzpotentials an den Ausga­ beknoten (410) in der Sourcefolgerart.

2. Die Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Feldeffekttransistor (420) einen n-Kanal Feld­ effekttransistor vom isolierten Gatetyp mit einem Gate, das das erste Referenzpotential (Vr1) empfängt, einem Leitungsanschluß, der zum Empfang des ersten Potentials (Vcc) verbunden ist, einem anderen Leitungsanschluß, der mit dein Ausgabeknoten (410) verbun­ den ist, und einem Backgate, das mit dem anderen Leitungsanschluß verbunden ist, aufweist.

3. Die Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß der zweite Feldeffekttransistor (430) einen p-Kanal Feld­ effekttransistor vom isolierten Gatetyp mit einem Gate, das zum Empfang des zweiten Referenzpotentials (Vr2) verbunden ist, einem Leitungsanschluß, der zum Empfang des ersten Potentials (GND) verbunden ist, einem anderen Leitungsanschluß, der mit dem Ausga­ beknoten (410) verbunden ist, und einem Backgate, das mit dem anderen Leitungsanschluß verbunden ist, aufweist.

4. Die Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der erste und der zweite Feldeffekttransistor (420, 430) in Wannenbereichen (1p, 1g, 2i, 2h) ausgebildet sind, die von einem Halbleitersubstrat (1a, 2a) elektrisch getrennt sind, und die voneinander getrennt sind.

5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß in einer Dreifach-Wannen-Struktur mit einem ersten Wannenbe­ reich (1p, 2h) des zweiten Leitungstyps, der in eine Oberfläche des Halbleitersubstrates (1a, 2a) des ersten Leitungstyps gebil­ det ist, und einem zweiten Wannenbereich (1r, 2j) des ersten Lei­ tungstyps, der in eine Oberfläche des ersten Wannenbereichs aus­ gebildet ist, einer der ersten und zweiten Feldeffekttransistoren (420, 430) in bzw. auf dem zweiten Wannenbereich ausgebildet ist?

6. Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß das erste Referenzpotentialerzeugungsmittel (300a)
ein erstes Schaltungsmittel (310), das zwischen den Knoten, der das erste Potential (Vcc) empfängt, und einen ersten Zwischenpo­ tentialknoten (320) verbunden ist zum Liefern des ersten Refe­ renzpotentiales (Vr1), und das einen ersten Last-Feldeffekttran­ sistor (312a) vom isolierten Gate-Typ des ersten Leitungstyps aufweist, und
ein zweites Schaltungsmittel (330), das zwischen den ersten Zwi­ schenpotentialknoten und den Knoten, der das zweite Potential (GND) empfängt, verbunden ist, und das einen zweiten Last-Feld­ effekttransistor (332a) vom isolierten Gate-Typ des ersten Lei­ tungstyps aufweist, aufweist,
wobei jeder der ersten und zweiten Last-Feldeffekttransistoren von isoliertem Gate-Typ miteinander verbundene Source und Backga­ te aufweisen.

7. Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch ge­ kennzeichnet,
daß das erste Referenzpotentialerzeugungsmittel (300a) ein erstes Lastmittel (312), das zwischen den Knoten (100), der das erste Potential (Vcc) empfängt, und das Gate des ersten Aus­ gabetreiber-Feldeffekttransistors (420) verbunden ist, und das einen ersten Feldeffekttransistor (312a, 312b) vom isolierten Gate-Typ des ersten Leitungstyps mit miteinander verbundenem Source und Backgate aufweist,
einen zweiten Feldeffekttransistor (313) vom isolierten Gate-Typ des zweiten Leitungstyps, der zwischen einen ersten Zwischenpo­ tentialknoten (320) und das Gate des ersten Ausgabetreiber-Feld­ effekttransistors (420) verbunden ist, und der einen Leitungsan­ schluß und ein Gate, die mit dem Gate des ersten Ausgabetreiber- Feldeffekttransistors verbunden sind, und einen anderen Leitungs­ anschluß und ein Backgate, die mit dem ersten Zwischenpotential­ knoten verbunden sind, aufweist,
ein zweites Lastmittel (332), das zwischen den Zwischenpotential­ knoten und einen internen Knoten verbunden ist, und das einen dritten Feldeffekttransistor (332a, 332b) vom isolierten Gate-Typ des ersten Leitungstyps mit einem Leitungsanschluß und einem Backgate, die mit dem ersten Zwischenpotentialknoten verbunden sind, aufweist, und
einen vierten Feldeffekttransistor (333) vom isolierten Gate-Typ mit einem Leitungsanschluß und einem Gate, die mit dem internen Knoten verbunden sind, und einem Backgate und einem anderen Lei­ tungsanschluß, die mit dem Knoten, der das zweite Potential (GND) empfängt, verbunden sind, aufweist.

8. Vorrichtung nach einem der Ansprüche 1 bis 7, dadurch ge­ kennzeichnet, daß das erste Referenzpotentialerzeugungsmittel (300a) einen p-Kanal Feldeffekttransistor (312a) vom isolierten Gate-Typ mit einem Leitungsanschluß und einem Backgate, die mit dem Knoten (100), der das erste Potential empfängt, verbunden sind, einem anderen Leitungsanschluß, der mit einem ersten Knoten (311), der das erste Referenzpotential liefert, verbunden ist, und einem Gate, das mit einem zweiten Knoten (320) verbunden ist,
einen n-Kanal Feldeffekttransistor (313) vom isolierten Gate-Typ mit einem Leitungsanschluß und einem Gate, die mit dem ersten Knoten verbunden sind, und einem Backgate und einem anderen Lei­ tungsanschluß, die mit dem zweiten Knoten verbunden sind, der eine Schwellspannung aufweist, die größer als die Schwellspannung des ersten Ausgabetreiber-Feldeffekttransistors (420) ist,
einen p-Kanal Feldeffekttransistor (332a) vom isolierten Gate-Typ mit einem Leitungsanschluß und einem Backgate, die mit dem zwei­ ten Knoten verbunden sind, einem Gate, das zum Empfang des zwei­ ten Potentials (GND) verbunden ist, und einem anderen Leitungs­ anschluß, der mit einem dritten Knoten (331) verbunden ist, und einen n-Kanal Feldeffekttransistor (333) vom isolierten Gate-Typ mit einem Leitungsanschluß und einem Gate, die mit dem dritten Knoten verbunden sind, und einem Backgate und einem anderen Lei­ tungsanschluß, die zum Empfang des zweiten Potentials (GND) ver­ bunden sind, aufweist.

9. Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch ge­ kennzeichnet,
daß das erste Referenzpotentialerzeugungsmittel (300a) einen ersten n-Kanal Feldeffekttransistor (312b) vom isolierten Gate-Typ mit einem Gate und einem Leitungsanschluß, die zum Emp­ fang des ersten Potentials (Vcc) verbunden sind, und einem Back­ gate und einem anderen Leitungsanschluß, die mit einem ersten Knoten (311) verbunden sind, der das erste Referenzpotential (Vr1) erzeugt,
einen zweiten n-Kanal Feldeffekttransistor (313) vom isolierten Gate-Typ mit einem Leitungsanschluß und einem Gate, die mit dem ersten Knoten verbunden sind, und einem anderen Leitungsanschluß, der mit dem zweiten Knoten verbunden ist, und der eine Schwell­ spannung (Vtnc) aufweist, die größer als die Schwellspannung des ersten Ausgabetreiber-Feldeffekttransistors (420) ist,
einen dritten n-Kanal Feldeffekttransistor (332b) vom isolierten Gate-Typ mit einem Gate und einem Leitungsanschluß, die mit dem zweiten Knoten verbunden sind, und einem Backgate, und einem an­ deren Leitungsanschluß, die mit einem dritten Knoten (331) ver­ bunden sind, und
einen vierten n-Kanal Feldeffekttransistor (333) vom isolierten Gate-Typ mit einem Gate und einem Leitungsanschluß, die mit dem dritten Knoten verbunden sind, und einem Backgate und einem ande­ ren Leitungsanschluß, die zum Empfang des zweiten Potentials (GND) verbunden sind, aufweist.

10. Vorrichtung nach einem der Ansprüche 7 bis 9, dadurch ge­ kennzeichnet, daß die ersten bis vierten Feldeffekttransistoren (312a, 313, 332a, 333; 312a, 313, 332b, 333) vom isolierten Gate-Typ in Wan­ nenbereichen (1b-1g; 2b-2g) ausgebildet sind, die elektrisch von einem Halbleitersubstrat (1a; 2a) getrennt sind, und die vonein­ ander getrennt sind.

11. Vorrichtung nach einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß das erste Referenzpotentialerzeugungsmittel auf einem Sub­ strat der Dreifach-Wannen-Struktur verwirklicht ist.

12. Vorrichtung nach einem der Ansprüche 1 bis 11, dadurch ge­ kennzeichnet, daß das zweite Referenzpotentialerzeugungsmittel (300b) eine erstes Schaltungsmittel (360), das zwischen den Knoten (100), der das erste Potential (Vcc) empfängt, und einen Zwi­ schenpotentialknoten (350) verbunden ist, wobei das erste Schal­ tungsmittel (360) eine Mehrzahl von Feldeffekttransistoren (363, 362a; 363, 363b) vom isolierten Gate-Typ als Komponenten auf­ weist, und
ein zweites Schaltungsmittel (340), das zwischen den Zwischenpo­ tentialknoten und den Knoten, der das zweite Potential (GND) emp­ fängt, verbunden ist, und das das zweite Referenzpotential (Vtpc, Vr2) erzeugt, wobei das zweite Schaltungsmittel Feldeffekttransi­ storen (343, 342a; 343, 342b) vom isolierten Gate-Typ aufweist, die in derselben Weise verbunden sind wie die Feldeffekttransi­ storen vom isolierten Gate-Typ, die in dem ersten Schaltungsmit­ tel (360) enthalten sind, aufweist.

13. Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Feldeffekttransistoren vom isolierten Gate-Typ, die in dem ersten und dein zweiten Schaltungsmittel (360, 340) enthalten sind, in Wannenbereichen (1i-1n; 2h-2n) ausgebildet sind, die von einem Halbleitersubstrat (1a; 2a) elektrisch getrennt sind.

14. Vorrichtung nach einem der Ansprüche 1 bis 13, dadurch ge­ kennzeichnet,
daß das zweite Referenzerzeugungsmittel (300b) einen ersten Feldeffekttransistor (363) vom isolierten Gate-Typ der ersten Leitungstyps mit einem Bulk und einem Leitungsan­ schluß, die zum Empfang des ersten Potentials (Vcc) verbunden sind, und einem Gate und einem anderen Leitungsanschluß, die mit­ einander verbunden sind,
einen zweiten Feldeffekttransistor (362a; 362b) vom isolierten Gate-Typ des zweiten Leitungstyps, der zwischen den ersten Feld­ effekttransistor vom isolierten Gate-Typ und einem Zwischenpoten­ tialknoten (350) verbunden ist, und der ein Backgate und einen Leitungsanschluß, die miteinander verbunden sind, aufweist,
einen dritten Feldeffekttransistor (343) vom isolierten Gate-Typ des ersten Leitungstyps mit einem Backgate und einem Leitungsan­ schluß, die mit dem Zwischenpotentialknoten verbunden sind, und einem Gate und einem anderen Leitungsanschluß, die mit einem Gate des zweiten Ausgabetreiber-Feldeffekttransistors verbunden sind, und der eine Schwellspannung (Vtpc) aufweist, die kleiner als die Schwellspannung des zweiten Ausgabetreiber-Feldeffekttransistors (430) ist, und
einen vierten Feldeffekttransistor (342a; 342b) vom isolierten Gate-Typ des zweiten Leitungstyps, der zwischen das Gate des zweiten Ausgabetreiber-Feldeffekttransistors und den Knoten (200), der das zweite Potential empfängt, verbunden sind, und mit einem Backgate und einem Leitungsanschluß, die zum Empfangen des zweiten Potentials (GND) verbunden sind, aufweist.

15. Vorrichtung nach einem der Ansprüche 1 bis 14, dadurch ge­ kennzeichnet,
daß das zweite Referenzpotentialerzeugungsmittel (300b) einen ersten p-Kanal Feldeffekttransistor (363) vom isolierten Gate-Typ mit einem Backgate und einem Leitungsanschluß, die zum Empfang des ersten Potentials (Vcc) verbunden sind, und einem Gate und einem anderen Leitungsanschluß, die miteinander verbun­ den sind,
einen ersten n-Kanal Feldeffekttransistor (362a) vom isolierten Gate-Typ mit einem Leitungsanschluß, der mit dem anderen Lei­ tungsanschluß des ersten p-Kanal Feldeffekttransistors vom iso­ lierten Gate-Typ verbunden ist, einem Backgate und einem anderen Leitungsanschluß, die mit einem Zwischenpotentialknoten (350) verbunden sind, und einem Gate, das zum Empfangen des ersten Po­ tentials (Vcc) verbunden ist,
einen zweiten p-Kanal Feldeffekttransistor (343) vom isolierten Gate-Typ mit einem Backgate und einem Leitungsanschluß, die mit dem Zwischenpotentialknoten verbunden sind, und einem Gate und einem anderen Leitungsanschluß, die mit einem internen Knoten (341) verbunden sind, der das zweite Referenzpotential (Vr1) er­ zeugt, und
einen zweiten n-Kanal Feldeffekttransistor (342a) vom isolierten Gate-Typ mit einem Leitungsanschluß, der mit dem internen Knoten verbunden ist, einem Backgate und einem anderen Leitungsanschluß, die zum Empfangen des zweiten Potentials (GND) verbunden sind, und einem Gate, das mit dem Zwischenpotentialknoten verbunden ist, aufweist.

16. Vorrichtung nach einem der Ansprüche 1 bis 13, dadurch ge­ kennzeichnet,
daß das zweite Referenzpotentialerzeugungsmittel (300b) einen ersten p-Kanal Feldeffekttransistor (363) vom isolierten Gate-Typ mit einem Leitungsanschluß und einem Backgate, die Emp­ fang des ersten Potentials (Vcc) verbunden sind, und einem Gate und einem anderen Leitungsanschluß, die miteinander verbunden sind,
einen zweiten p-Kanal Feldeffekttransistor (362b) vom isolierten Gate-Typ mit einem Leitungsanschluß und einem Backgate, die mit dem anderen Leitungsanschluß des ersten p-Kanal Feldeffekttransi­ stors vom isolierten Gate-Typ verbunden sind, und einem Gate und einem anderen Leitungsanschluß, die mit einem Zwischenpotential­ knoten (350) verbunden sind,
einen dritten p-Kanal Feldeffekttransistor (343) vom isolierten Gate-Typ mit einem Backgate und einem Leitungsanschluß, die mit dem Zwischenpotentialknoten verbunden sind, und einem Gate und einem anderen Leitungsanschluß, die mit einem internen Knoten (341) verbunden sind, der das zweite Referenzpotential (Vtpc, Vr2) erzeugt, und
einen vierten p-Kanal Feldeffekttransistor (342b) vom isolierten Gate-Typ mit einem Leitungsanschluß und einem Backgate, die mit dem internen Knoten verbunden sind, und einem Gate und einem an­ deren Leitungsanschluß, die zum Empfang des zweiten Potentials (GND) verbunden sind, aufweist.

17. Vorrichtung nach einem der Ansprüche 1 bis 16, gekennzeich­ net durch ein Hilfstreibermittel (500), daß auf ein Treiberfähigkeits­ schaltsignal (/Φe) zur Aktivierung reagiert, zum Verstärken des Treibens des Ausgabeknotens (410) der Treiberstufe (400).

18. Vorrichtung nach Anspruch 17, dadurch gekennzeichnet, daß das Hilfstreibermittel (500)
einen ersten Schalttransistor (520) zum Übertragen des ersten Potentials (Vcc) auf ein Drain des ersten Ausgabetreiber-Feldef­ fekttransistors (420) auf die Inaktivierung des Treiberfähig­ keitsschaltsignals (/Φe) hin,
einen Stromquellentransistor (531) zum Zuführen eines Stromes von dem Knoten, der das erste Potential (Vcc) empfängt zu dem ersten Ausgabetreiber-Feldeffekttransistor auf die Aktivierung des Trei­ berfähigkeitsschaltsignals hin, und
ein Ladungszuführelement (532) zum Zuführen von Ladungen von ei­ ner Quelle des ersten Potentials (Vcc) zu dem Ausgabeknoten (410) entsprechend zu dem Strom, der von dem Stromquellentransistor geliefert wird, aufweist.

19. Vorrichtung nach Anspruch 17 oder 18, dadurch gekennzeich­ net, daß das Hilfstreibermittel (500)
einen ersten Feldeffekttransistor (520) vom isolierten Gate-Typ, der zwischen den ersten Ausgabetreiber-Feldeffekttransistor (420) und einen ersten Potentialzuführungsknoten (100) verbunden ist, und der auf Inaktivierung bei einem ersten logischen Niveaus des Treiberfähigkeitsschaltsignals leitend wird,
einen zweiten Feldeffekttransistor (531) vom isolierten Gate-Typ, der zwischen den Knoten (100) der das erste Potential empfängt, und den ersten Treiber-Feldeffekttransistor (420) parallel mit dem ersten Feldeffekttransistor (520) vom isolierten Gate-Typ diodenverbunden ist, und
einen dritten Feldeffekttransistor (532) vom isolierten Gate-Typ, der zwischen den Knoten (100), der das erste Potential empfängt, und den Ausgabeknoten (410) verbunden ist, und der mit dem zwei­ ten Feldeffekttransistor vom isolierten Gate-Typ in einer Strom­ spiegelart verbunden ist, aufweist.

20. Vorrichtung nach einem der Ansprüche 17 bis 19, dadurch ge­ kennzeichnet, daß das Hilfstreibermittel (500)
einen ersten Schalttransistor (540), der das zweite Potential (GND) an ein Drain des zweiten Ausgabetreiber-Feldeffekttransi­ stors auf die Inaktivierung bei einem ersten logischen Niveaus des Treiberfähigkeitsschaltsignals (/Φe) hin überträgt, einen Stromquellentransistor (551), der zwischen das Drain des zweiten Ausgabetreiber-Feldeffekttransistors und den Knoten, der das zweite Potential (GND) empfängt, verbunden ist, und der einen Stromweg von dem zweiten Treiber-Feldeffekttransistor (430) zu dein Knoten, der das zweite Potential (GND) empfängt, auf die Ak­ tivierung bei einem zweiten logischen Niveaus des Treiberfähig­ keitsschaltsignals hin ausbildet, und
einem Stromtreiberelement (552) zur Verursachung eines Stromflus­ ses von dem Ausgabeknoten (410) zu dem Knoten, der das zweite Potential (GND) empfängt, entsprechend zu dem Strom, der durch den Stromquellentransistor fließt, aufweist.

21. Vorrichtung nach einem der Ansprüche 17 bis 20, dadurch ge­ kennzeichnet, daß das Hilfstreibermittel (500)
einen ersten Feldeffekttransistor (540) vom isolierten Gate-Typ, der zwischen ein Drain des zweiten Ausgabetreiber-Feldeffekttran­ sistors (430) und den Knoten, der das zweite Potential (GND) emp­ fängt, verbunden ist, und der auf die Inaktivierung des Treiber­ fähigkeitsschaltsignal (/Φe) hin leitend wird,
einen zweiten Feldeffekttransistor (551) vom isolierten Gate-Typ, der zwischen den zweiten Ausgabetreiber-Feldeffekttransistor (430) und den Knoten, der das zweite Potential (GND) empfängt, parallel mit dem ersten Feldeffekttransistor (540) vom isolierten Gate-Typ diodenverbunden ist, und
einen dritten Feldeffekttransistor (552) vom isolierten Gate-Typ, der zwischen den Ausgabeknoten (410) und den Knoten (200), der das zweite Potential empfängt, verbunden ist, zum Bilden einer Stromspiegelschaltung mit dem zweiten Feldeffekttransistor vom isolierten Gate-Typ, aufweist.

22. Vorrichtung nach einem der Ansprüche 1 bis 21, gekennzeich­ net durch ein Hilfstreibermittel (600), das parallel mit der Treiberstufe (400) zum Treiben des Ausgabeknotens (410) auf das Zwischenpoten­ tial, wenn ein Betrag der Differenz zwischen einem Potential, das auf dein Ausgabeknoten (410) erscheint, und dem Zwischenpotential größer als ein vorgeschriebener Wert ist, ausgebildet ist.

23. Vorrichtung nach Anspruch 22, dadurch gekennzeichnet, daß das Hilfstreibermittel (600)
einen ersten ladungszuführenden Feldeffekttransistor (610) vom isolierten Gate-Typ mit einer Schwellspannung (Vtne), die höher als die Schwellspannung (Vtnd) des ersten Ausgabetreiber-Feldef­ fekttransistors (420) ist, zum Zuführen von Ladungen zu dem Aus­ gabeknoten (410) entsprechend zu der Differenz zwischen dem er­ sten Referenzpotential (Vr1) und einem Potential auf dem Ausgabe­ knoten (410),
einen stromzuführenden Feldeffekttransistor (651) vom isolierten Gate-Typ zum Zuführen eines Stromes von dein Knoten (100), der das erste Potential empfängt, zu dem ladungszuführenden Feldeffekt­ transistor vom isolierten Gate-Typ, und
einen zweiten stromzuführenden Feldeffekttransistor (652) vom isolierten Gate-Typ zum Zuführen von Ladungen zu dem Ausgabekno­ ten (410) entsprechend zu dem Strom, der durch den stromzuführen­ den Feldeffekttransistor (651) vom isolierten Gate-Typ fließt, aufweist.

24. Vorrichtung nach Anspruch 22 oder 23, dadurch gekennzeich­ net, daß das Hilfstreibermittel (600)
einen ersten n-Kanal Feldeffekttransistor (610) vom isolierten Gate-Typ mit einem Gate, das das erste Referenzpotential (Vr1) empfängt, einem Leitungsanschluß, der mit dem Ausgabeknoten (410) verbunden ist, einem anderen Leitungsanschluß, und einem Backga­ te, das zum Empfang des zweiten Potentials (GND) verbunden ist,
einen diodenverbundenen Feldeffekttransistor (651) vom isolierten Gate-Typ, der zwischen den Knoten (100), der das erste Potential (Vcc) empfängt, und den anderen Leitungsanschluß (620) des ersten n-Kanal Feldeffekttransistors (610) vom isolierten Gate-Typ ver­ bunden ist, und
einen isolierten Feldeffekttransistor (652) vom isolierten Gate- Typ, der mit dem diodenverbundenen Feldeffekttransistor vom iso­ lierten Gate-Typ in einer Stromspiegelart zum Zuführen von Ladun­ gen zu dem Ausgabeknoten (410) verbunden ist, aufweist.

25. Vorrichtung nach einem der Ansprüche 21 bis 24, dadurch ge­ kennzeichnet, daß das Hilfstreibermittel (600)
einen Potentialdetektions-Feldeffekttransistor (630) vom isolier­ ten Gate-Typ, der leitend ist, wenn die Differenz zwischen dem zweiten Referenzpotential (Vr2) und einem Potential auf dem Aus­ gabeknoten (410) nicht weniger als ein vorgeschriebener Wert ist, ein Stromquellenelement (661) zum Verursachen eines Ladungsflus­ ses von dem Ausgabeknoten (410) durch den Potentialdetektions- Transistor zu dem zweiten Potentialknoten (200) auf die Leitung des Potentialdetektions-Feldeffekttransistors vom isolierten Ga­ te-Typ hin, und
ein Stromextraktionselement (662) zur Verursachung eines Ladungs­ flusses von dem Ausgabeknoten (410) zu dem zweiten Potential (GND) entsprechend zu dem Strom, der durch das Stromquellenele­ ment (661) fließt, aufweist.

26. Vorrichtung nach einem der Ansprüche 21 bis 25, dadurch ge­ kennzeichnet, daß das Hilfstreibermittel
einen p-Kanal Feldeffekttransistor (630) vom isolierten Gate-Typ mit einer Schwellspannung (Vtpe), die kleiner als die Schwell­ spannung (Vtpd) des zweiten Ausgabetreiber-Feldeffekttransistors ist, der ein Gate, das zum Empfang des zweiten Referenzpotentials (Vtpc, Vr2) verbunden ist, einen Leitungsanschluß, der mit dem Ausgabeknoten verbunden ist, und einen anderen Leitungsanschluß aufweist,
einen diodenverbundenen Feldeffekttransistor (661) vom isolierten Gate-Typ, der zwischen den anderen Leitungsanschluß des p-Kanal Feldeffekttransistor (630) vom isolierten Gate-Typ und den Knoten (200), der das zweite Potential empfängt, verbunden ist,
und einen Feldeffekttransistor (662) vom isolierten Gate-Typ, der zwischen den Ausgabeknoten (410) und den Knoten (200), der das zweite Potential empfängt, in einer Stromspiegelart mit dem dio­ denverbundenen Feldeffekttransistor vom isolierten Gate-Type ver­ bunden ist, aufweist.

27. Vorrichtung nach Anspruch 26, dadurch gekennzeichnet, daß der p-Kanal Feldeffekttransistor (630) vom isolierten Gate-Typ ein Backgate, das zum Empfang des ersten Potentials (Vcc) verbun­ den ist, aufweist.

28. Vorrichtung nach einem der Ansprüche 1 bis 27, dadurch ge­ kennzeichnet,
daß die Zwischenpotentialerzeugungsvorrichtung in einer Halblei­ terspeichervorrichtung vom dynamischen Typ verwendet wird, die eine Mehrzahl von Speicherzellen (731) des dynamischen Typs, die in Zeilen und Spalten angeordnet sind, eine Mehrzahl von Bitlei­ tungspaaren (BL1, /BL1, BL2, /BL2) die jeweils mit einer Spalte der Speicherzellen verbunden sind, und eine interne Datenbuslei­ tung (IO1, /IO1), die mit einem ausgewählten Bitleitungspaar ver­ bunden ist, aufweist, und
daß das Zwischenpotential zum Vorladen jeder Bitleitung der Bit­ leitungspaare und der internen Datenbusleitung zum Zeitpunkt der Bereitschaft der Halbleiterspeichervorrichtung vom dynamischen Typ verwendet wird.

29. Vorrichtung nach einem der Ansprüche 1 bis 28, dadurch ge­ kennzeichnet, daß die Zwischenpotentialerzeugungsvorrichtung in einer Halblei­ terspeichervorrichtung vom dynamischen Typ verwendet wird, die Speicherzellen (731) vom dynamischen Typ aufweist, die jeweils einen Speicherzellenkondensator (731b), der Information spei­ chert, und einen Zugriffstransistor (731a) zum Zugriff auf den Speicherzellenkondensator aufweisen, wobei der Speicherzellenkon­ densator einen Speicherknoten, der mit dem Zugriffstransistor verbunden ist, und eine Zellplatte aufweist, und
daß das Zwischenpotential zu der Zellplatte des Speicherzellen­ kondensators übertragen wird.

30. Vorrichtung nach einem der Ansprüche 17 bis 29, dadurch ge­ kennzeichnet,
daß die Zwischenpotentialerzeugungsvorrichtung in einer Halblei­ terspeichervorrichtung verwendet wird, und
daß das Treiberfähigkeitsschaltsignal (/Φe) für eine vorgeschrie­ bene Periode direkt nach dem Anlegen der Stromversorgung an die Halbleiterspeichervorrichtung in den aktiven Zustand gebracht wird, zum Aktivieren der Hilfstreibervorrichtung.

31. Vorrichtung nach einem der Ansprüche 17 bis 30, dadurch ge­ kennzeichnet,
daß die Zwischenpotentialerzeugungsvorrichtung in einer Halblei­ terspeichervorrichtung verwendet wird, und
daß das Treiberfähigkeitsschaltsignal (/Φe) für eine vorgeschrie­ bene Periode in Reaktion auf die Änderung eines Speicherzugriffs­ startanweisungssignals (/RAS), das an die Halbleiterspeichervor­ richtung angelegt wird, von Aktivierung zu Inaktivierung in den aktiven Zustand gebracht wird, zum Freigeben der Hilfstreibervor­ richtung (500).