DE69905615T2

DE69905615T2 - Gegen weiche fehler widerstandsfähige schaltung

Info

Publication number: DE69905615T2
Application number: DE69905615T
Authority: DE
Inventors: W. Keith GOLKE; S. Paul FECHNER
Original assignee: Honeywell Inc
Current assignee: Honeywell Inc
Priority date: 1998-12-23
Filing date: 1999-12-07
Publication date: 2004-03-11
Anticipated expiration: 2019-12-08
Also published as: DE69905615D1; EP1141962A2; WO2000041181A3; JP4382290B2; WO2000041181A2; JP2002534879A; US6058041A; EP1141962B1

Description

Diese Patentanmeldung bezieht sich auf die gleichzeitig anhängige US-Patentanmeldung, laufende Nr. 09/219,804, eingereicht am 23. Dezember 1998 mit dem Titel „Integrierte Impedanzeinheit und Herstellungsverfahren".
ALLGEMEINER STAND DER TECHNIK
Die vorliegende Erfindung bezieht sich auf integrierte Speicherschaltkreise, und insbesondere auf einzelfallstörungsfeste Schaltungen für den Einsatz in integrierten Speicherschaltkreisen. Die Märkte für das Militärwesen sowie die orbitale und interplanetare Raumfahrt haben den Bedarf an elektronischen Systemen geweckt, die in sehr strahlungsintensiven Umgebungen arbeiten können. Die meisten Anwendungsgebiete für jene Systeme erfordern weiterhin eine hohe Leistung, eine hohe Komplexität, eine hohe Dichte und einen sehr geringen Stromverbrauch. Dadurch entsteht der Bedarf an modernen Technologien für strahlungsbeständige Erzeugnisse, d. h. die über eine Toleranz oder Immunität gegenüber Auswirkungen der Strahlung verfügen. Andere gleichwertige Bezeichnungen wären „strahlenfest" oder „strahlungsverfestigt".
Strahlung kann mit zahlreichen Halbleiterwerkstoffen zusammenwirken, einschließlich der auf Silizium basierenden Halbleiterwerkstoffe. Diese Wechselwirkungen können unerwünschte Effekte während des Einsatzes der Schaltung hervorrufen. Zum Beispiel kann die Strahlung die Leitfähigkeit eines MOS-Transistors durch Änderung der Schwellenspannung (V₁) ändern. Zahlreiche dieser unerwünschten Effekte können durch die Anwendung eines Strahlungsverfestigungsverfahrens minimiert werden. Jedoch kann die Strahlung in Schaltungen mit sehr hohem Integrationsgrad (IS) ebenso starke Übergangsspannungen und Stromstörungen an internen Knotenpunkten, einschließlich Stromversorgung und Erdung, hervorrufen. Diese internen Störungen können die Leistung der Schaltung verlangsamen oder sogar den Betrieb der Schaltung stören, z. B. durch Veränderung des Speicherstatus eines Datenspeicherschaltkreises. Das bloße Vorliegen eines Strahlungsverfestigungsverfahrens ist oftmals nicht ausreichend, diese Arten von Auswirkungen zu unterdrücken.
Herkömmlicherweise wird die Empfindlichkeit einer Schaltung unter Verwendung von vier Hauptkategorien charakterisiert, und zwar: (1) Gesamtdosis; (2) Dosisleistung; (3) Einzelfallstörung und (4) Neutron. Die vorliegende Erfindung richtet sich in erster Linie auf die Verringerung der Empfindlichkeit einer Datenspeicherschaltung gegenüber Einzelfallstörungen und kann ebenso die Dosisleistungsbeständigkeit der Schaltung erhöhen. Bei der Datenspeicherschaltung kann es sich um einen Speicherflipflop, ein Register, eine Speicherzelle oder eine andere Art einer Datenspeicherschaltung handeln.
Der orbitale/interplanetare Raum ist eine relativ raue Umgebung für Einzelfallstörungen. Die Einzelfallstörungen werden durch energetische Partikel hervorgerufen, die durch Schaltungsknoten hindurchgehen und eine ausreichende Ladung hinterlassen, um den Schaltungsbetrieb zu unterbrechen. Schwere Partikel werden als die Hauptursache für Datenstörungen angesehen. Schwere Partikel sind in der Lage, relativ große Mengen an Ladung an einem Schaltungsknoten abzulagern. Die in Frage stehende Partikelverteilung ist normalerweise ziellos, homogen im dreidimensionalen Raum und mit einem relativ kleinen Fluss. Wegen dieser Partikelverteilung wird die Tatsache, dass tatsächlich ein bestimmter Knotenpunkt einer Schaltung getroffen wird, als Wahrscheinlichkeit je Zeiteinheit definiert, was dann in Wechselbeziehung zur Häufigkeit von Einzelfallstörungen gesetzt wird. Eine Einzelfallstörung ist ein eingeführter Fehler, der korrigiert werden kann und deshalb allgemein als Soft-Fehler („weicher Fehler") bezeichnet wird. Die Häufigkeit, mit der Soft-Fehler auftreten, wird als „Soft-Fehler-Häufigkeit" (SER) bezeichnet und ist gleich der Häufigkeit der Einzelfallstörungen. Wenn die betreffende Schaltung mehr als einen empfindlichen Knoten aufweist, wird die Soft-Fehler-Häufigkeit für jeden Knoten summiert, um die Gesamt-Soft-Fehler-Häufigkeit für die Schaltung zu definieren.
Für einen gegebenen Knoten innerhalb einer Datenspeicherschaltung gibt es normalerweise eine maximal abgegebene Ladung, die ein Treibertransistor oder Treibertransistoren (und Knotenkapazität) aufnehmen können, während die Datenspeicherschaltung im gewünschten Zustand verbleibt. Wenn die durch die Strahlung verursachte Änderung die maximale Ladungsschwelle übersteigt, kann sich eine Änderung des Zustandes der gespeicherten Daten ergeben. Normalerweise hat jede Datenspeicherschaltung einen oder mehrere Knoten, die äußerst empfindlich auf durch die Strahlung induzierte Ladung reagieren. Die maximale Ladungsschwelle für den oder die empfindlichsten Knoten wird als die „kritische Ladung" der Datenspeicherschaltung bezeichnet.
Eine Datenspeicherschaltung umfasst normalerweise einen Mitkopplungspfad, z. B. ein bistabiles Kippglied, das aus zwei quer gekoppelten Wechselrichtern besteht, wie man sie in einer Speicherzelle findet. Um den gewünschten Datenstatus während eines Auftretens von Strahlung erhalten zu können, muss der n-Kanal-Transistor eines der Wechselrichter einen L-Pegel-Datenstatus am Ausgang jenes Wechselrichters aufrecht erhalten, während der p-Kanal-Transistor des anderen Wechselrichters einen H-Pegel-Datenstatus am Ausgang des anderen Wechselrichters aufrecht erhalten muss. Bei zahlreichen Datenspeicherschaltungen sind die Transistoren von minimaler Größe, um die Dichte zu maximieren und den Stromverbrauch auf ein Minimum zu reduzieren.
Zur Bewertung der Soft-Fehler-Häufigkeit einer Datenspeicherschaltung ist es erforderlich, die maximale Strombelastbarkeit der Transistoren in Betracht zu ziehen. Wenn ein schweres Ion durch einen Knoten in der Datenspeicherschaltung hindurchgeht, kann es den Knoten für einen gewissen Zeitraum aus seinem Ursprungszustand zwangsweise in den entgegengesetzten Zustand überführen. Dies ist auf die Ladung zurückzuführen, die das schwere Ion abgibt, wenn es durch das Silizium hindurchgeht. Wenn dieser Knoten für einen Zeitraum im entgegengesetzten Zustand gehalten wird, der länger ist als die Verzögerung in der Rückkopplungsschleife der Datenspeicherschaltung, kann die Zelle den Zustand ändern und die Daten können verloren gehen.
Die Länge des Zeitraumes, in dem ein Knoten in seinem entgegengesetzten Zustand gehalten wird, hängt von drei Hauptfaktoren ab. Diese Faktoren umfassen die Gesamtladung, die am Knoten abgegeben wird, die Leitfähigkeit der Datenspeichertransistoren, die am Knoten angeschlossen sind, und die Verzögerung in der Rückkopplungsschleife der Datenspeicherschaltung. Ein Weg zur Reduzierung der Störungswahrscheinlichkeit würde darin bestehen, die Leitfähigkeit der Transistoren (und damit die Größe der Transistoren) zu erhöhen. Jedoch nimmt dadurch die Größe der Datenspeicherschaltung zu, was in zahlreichen Fällen unerwünscht ist, und zwar besonders bei groflen RAM-Speichern, wo die Datenspeicherschaltung (d. h. Speicherzelle) vielmals dupliziert wird. Ein anderer Weg zur Verringerung der Störungswahrscheinlichkeit besteht darin, die Rückkopplungsverzögerung in der Datenspeicherschaltung zu vergrößern. Durch die Vergrößerung der Rückkopplungsverzögerung wird dem „EIN"-Transistor mehr Zeit dafür eingeräumt, die abgegebene Ladung zu entfernen, bevor sich die Spannungszustandsänderung soweit in der Datenspeicherschaltung fortgepflanzt hat, dass sie einen Mitkopplungspfad schafft und eine Datenstörung bewirkt.
Die Rückkopplungsverzögerung kann durch die Einfügung von Widerständen in Querkopplungs-Konfiguration in die Datenspeicherschaltung vergrößert werden. In 1 wird eine RAM-Datenspeicherschaltung mit zwei quer gekoppelten Widerständen dargestellt. Quer gekoppelte Widerstände haben sich als effektiv dafür erwiesen, die kritische Ladung einer Datenspeicherschaltung zu vergrößern. Da die Widerstände jedoch die Verzögerung in der Rückkopplungsschleife der Datenspeicherschaltung erhöhen, wird auch die Zeit länger, die dazu benötigt wird, etwas absichtlich in die Datenspeicherschaltung einzugeben. Für eine typische Einzelfallstörung müssen die Widerstände eine Größe aufweisen, bei der die Schreibzeit sogar das Fünffache gegenüber der Schreibzeit der Datenspeicherschaltung ohne quer gekoppelte Widerstände beträgt. Dies kann eine beträchtliche Leistungseinbuße darstellen.
Eine weitere Einschränkung beim Einsatz quer gekoppelter Widerstände besteht darin, dass das gewählte Material häufig Polysilizium ist, das oftmals einen Schichtwiderstand von etwa 100 kΩ² aufweist. In diesem Bereich ist der Temperaturkoeffizient des Polysilizium-Materials normalerweise hoch. Der Temperaturkoeffizient kann bewirken, dass sich Schreibzeiten radikal mit der Temperatur verändern. In der Vergangenheit waren längere Schreibzeiten in Anbetracht der erhöhten Beständigkeit gegen Einzelfallstörungen akzeptabel. Da jedoch die Systemspeicher in ihrer Größe zunehmen, sind niedrigere Soft-Fehler-Häufigkeits-Werte erforderlich, und die sich daraus ergebenden Zunahmen der Schreibzeiten werden in der Perspektive der Systeme nicht länger akzeptabel sein.
In einem anderen Lösungsansatz kann die Rückkopplungsverzögerung in der Datenspeicherschaltung durch die Einfügung von quer gekoppelten Transistoren erhöht werden, die dann während eines Schreibvorganges aktiviert werden. Eine RAM-Datenspeicherschaltung mit zwei quer gekoppelten Transistoren ist in 2 dargestellt. Der Quellenanschluss jedes quer gekoppelten Transistors ist mit dem Ausgang eines der Wechselrichter der Datenspeicherschaltung verbunden. Der Drain-Anschluss jedes quer gekoppelten Transistors ist mit dem Eingang des anderen Wechselrichters der Datenspeicherschaltung verbunden. Abschließend wird der Gate-Anschluss jedes quer gekoppelten Transistors mit einer Wortleitung verbunden.
Der Betrieb der quer gekoppelten Transistorzelle ist im Wesentlichen der gleiche wie jener einer Standard-Datenspeicherschaltung mit der folgenden Ausnahme. Wenn die Wortleitung sich im H-Zustand befindet, d. h. die Zelle ausgewählt wird, ist der Widerstand des quer gekoppelten Transistors gering, da die Transistoren sich im „EIN"-Zustand befinden. Demzufolge kann in die Zelle relativ schnell eingeschrieben werden. Wenn die Wortleitung sich im L-Zustand befindet, ist der Widerstand der quer gekoppelten Transistoren hoch, da sich die Transistoren im „AUS"-Zustand befinden. So kann die Einzelfallstörungsbeständigkeit der Zelle gegenüber schweren Ionentreffern verbessert werden.
Um einwandfrei zu funktionieren, müssen die quer gekoppelten Transistoren normalerweise im „ausgeschalteten" Zustand ausreichend „undicht" sein, um sicherzustellen, dass die Datenspeicherschaltung im gewünschten Zustand verbleibt, ohne dass eine Auffrischung erforderlich ist. Dies wird häufig durchgeführt, indem ein Widerstandselement (siehe die
3 – 4) parallel zu den quer gekoppelten Transistoren eingeführt wird. Dieses Widerstandselement muss groß genug sein, um die erforderliche Beständigkeit gegenüber Einzelfallstörungen für die Datenspeicherschaltung aufbringen zu können. Wenn in die Datenspeicherschaltung eingeschrieben wird, wird das Widerstandselement durch den quer gekoppelten Transistor überbrückt.
Bei Einsatz einer Massentechnologie kann der Lösungsansatz mit den quer gekoppelten Transistoren einer Reihe von Einschränkungen unterliegen. Die Gehäuseklemme der quer gekoppelten Transistoren kann normalerweise nicht wirksam von den Stromversorgungspotentialen getrennt werden. Dies vergrößert den für Einzelfallstörungen empfindlichen Bereich, d. h. die empfindliche Querschnittsfläche der Knoten A und A' in 2. Der empfindliche Bereich kann als ein in Sperrrichtung vorgespannter Übergang definiert werden, so dass dann, wenn ein Partikel den Verarmungsbereich des in Sperrrichtung vorgespannten Übergangs durchläuft, die hinterlegte Ladung abwandert und sich so zerstreut, dass versucht wird, die Spannung des Knotens in den entgegengesetzten Status zu überführen.
Um die Immunität gegenüber Einzelfallstörungen zu verbessern, muss der Widerstand, der parallel zu den quer gekoppelten Transistoren vorhanden ist, mindestens das 10- bis 100fache des Widerstands der Wechselrichter-Ausgangsknoten betragen. Da A und A' Knoten mit hoher Impedanz sind, werden sie auf einfache Weise entladen und gegen Masse (falls es sich bei den quer gekoppelten Transistoren um n-Kanal-Einrichtungen handelt) oder VDD geführt (falls es sich bei den quer gekoppelten Transistoren um p-Kanal-Einrichtungen handelt), wenn das Auftreten einer Einzelfallstörung deren Gehäuse oder deren Übergang trifft. Diese Statusänderung am Eingang des Wechselrichters setzt sich bis zum Ausgangsknoten derart fort, dass der Knoten A gleich A' ist, und der Status der Datenspeicherschaltung wird unbestimmt.
Ein Weg zur Verringerung des sensitiven Bereiches innerhalb der quer gekoppelten Transistoren besteht darin, die Gehäuseklemme wirksam von den Stromversorgungspotentialen zu trennen, was auf einfachste Weise durch Anwendung der SOI-Technologie erfolgen kann. Im US-Patent Nr. 5,631,863 an Fechner et al. wird ein solcher Lösungsansatz beschrieben und allgemein in den 3 – 4 der vorliegenden Schrift dargestellt. Bei Fechner et al. und unter Bezugnahme auf die 3 – 4 umfasst die Datenspeicherschaltung 10 einen zum N-Kanal quer gekoppelten Transistor 40, dessen Quelle 46 am Knoten 16, dessen Drain-Anschluss 48 am Knoten 19 und dessen Gate-Anschluss 44 an der Wortleitung 30 angeschlossen sind. Die Datenspeicherschaltung 10 umfasst weiterhin den zum N-Kanal quer gekoppelten Transistor 42, bei dem die Quelle 41 am Knoten 18, der Drain-Anschluss 43 am Knoten 17 und der Gate-Anschluss 45 an der Wortleitung 30 angeschlossen sind.
Die Gehäuse der zum n-Kanal quer gekoppelten Transistoren 40 und 42 müssen das gleiche Potential wie die Quellen- und Drain-Anschlüsse aufweisen, wenn die Wortleitung abgeschaltet ist, d. h. im Einzelfallstörungs-Immunitätsmodus. Dazu ist es erforderlich, das Gehäuse in Bezug auf die normalen Senkenpotentiale zu isolieren, die bei den anderen Transistoren in der Schaltung festgestellt wurden. Jedoch lässt die völlige Isolierung des Gehäuses dieses potentialfrei, was nicht wünschenswert ist, da dies zu einer Instabilität der Schaltung führen kann.
Um die Instabilität verringern zu können, die durch ein potentialfreies Gehäuse hervorgerufen wird, schlagen Fechner et al. vor, einen Widerstandskontakt R_S zwischen dem Gehäuse und der Quelle sowie einen Widerstandskontakt R_D zwischen dem Gehäuse und dem Drain-Anschluss vorzusehen. Unter Verwendung des N-Kanal-Transistors 40 als Beispiel zeigt die 4 einen Widerstandskontakt R_S zwischen dem Gehäuse 50 und der Quelle 46 sowie den Widerstandskontakt R_D zwischen dem Gehäuse 50 und dem Drain-Anschluss 48. Die 4 zeigt weiterhin das obere Gatter 44 des N-Kanal-Transistors 40 und das geerdete parasitäre rückseitige Gatter 47, das sich aus der vergrabenen Oxidschicht des beispielhaften SOI-Prozesses ergibt. Wenn der Transistor 40 AUS ist, schaffen die Widerstandskontakte R_S und R_D einen relativ großen Widerstandspfad, der S = B = D vorgibt, wobei keine umgekehrt vorgespannten Übergänge und demzufolge auch keine sensitiven Bereiche verbleiben. Wenn der Transistor 40 EIN ist, werden die Widerstandskontakte R_S und R_D überbrückt, wodurch eine relativ schnelle Schreibzeit möglich wird.
Bei Fechner et al. besteht eine Einschränkung darin, dass die Widerstandswerte der Widerstandskontakte R_S und R_D ziemlich eingeschränkt sein können. Zum Beispiel geben Fechner et al. an, dass die Widerstandswerte ausreichend niedrig sein müssen, um die parasitären bipolaren Drain-zu-Quelle-Zunahmeauswirkungen zu verhindern, und ausreichend hoch, um den erwünschten Grad des Schutzes gegen Einzelfallstörungen erreichen zu können. Diese Einschränkungen können letztlich den Schutz gegen Einzelfallstörungen einschränken, der erreicht werden kann. Eine weitere Einschränkung bei Fechner et al. liegt darin, dass die Schreibzeiten länger als optimal sein können, weil die quer gekoppelten Transistoren 40 und 42 nicht die volle Schienensteuerung während einer Schreiboperation erbringen. Während eine Zunahme bei der Schreibzeit bei den meisten Datenspeicherschaltungen mit dieser Art von Verfestigung gegen Einzelfallstörungen festgestellt werden kann, wird die ausgeprägteste Zunahme oft bei Datenspeicherschaltungen festgestellt, bei denen nur eine Seite des quer gekoppelten Wechselrichterpaares während einer Schreiboperation angesteuert wird, z. B. ein Speicherflipflop. In Speicherzellen zum Beispiel werden beide Seiten der quer gekoppelten Wechselrichter angesteuert, und die Zunahme der Schreibzeit ist weniger ausgeprägt.
In der US-A-5301146 wird eine einzelfallstörungsfeste Schaltung entsprechend dem Oberbegriff von Anspruch 1 vorgestellt. Die US-A-4656608 offenbart ein Transmissionsgatter, das eine parallele Verbindung eines n-Kanal-Transistors und eines ß-Kanal-Transistors als Ersatz für einen Eintransistorschalter in einer Ausgleichsschaltung vor.
Die vorliegende Erfindung überwindet zahlreiche der Nachteile des Standes der Technik, indem eine einzelfallstörungsfeste Schaltung für den Einsatz bei einer Speicherzelle bereitgestellt wird, bei der die Speicherzelle ein Paar quer gekoppelte Wechselrichter umfasst, die einzelfallstörungsfeste Schaltung einen ersten und einen zweiten Anschluss aufweist, wobei der erste Anschluss an den Ausgang des einen der quer gekoppelten Wechselrichter und der zweite Anschluss an den Eingang des anderen der quer gekoppelten Wechselrichter angeschlossen ist, und die einzelfallstörungsfeste Schaltung folgendes umfasst:
ein Widerstandsmittel mit einem ersten und einem zweiten Anschluss, wobei der erste Anschluss des Widerstandsmittels mit dem ersten Anschluss der einzelfallstörungsfesten Schaltung verbunden ist,
einen p-Kanal-Transistor mit einem Quellenanschluss, einem Drain-Anschluss und einem Gate-Anschluss,
einen n-Kanal-Transistor mit einem Quellenanschluss, einem Drain-Anschluss und einem Gate-Anschluss,
wobei die Quellenanschlüsse des p-Kanal-Transistors und des n-Kanal-Transistors elektrisch mit dem ersten Anschluss des Widerstandsmittels verbunden sind,
die Drain-Anschlüsse des p-Kanal-Transistors und des n-Kanal-Transistors elektrisch mit dem zweiten Anschluss des Widerstandsmittels verbunden sind und
die Gate-Anschlüsse des p-Kanal-Transistors und des n-Kanal-Transistors mit ergänzenden Freigabesignalen verbunden sind.
Die vorliegende Erfindung stellt auch eine einzelfallstörungsfeste Schaltung vor, die nicht empfindlich gegen parasitäre bipolare Verstärkungseffekte ist, wodurch der erreichbare Schutz gegen Einzelfallstörungen potentiell erhöht werden kann.
Um eine vollständige Schienensteuerung während einer Schreiboperation zu gewährleisten, erwägt die vorliegende Erfindung die Bereitstellung einer einzelfallstörungsfesten Schaltung, bei der ein Transmissionsgatter anstelle einfach nur eines p-Kanal-Transistors und eines n-Kanal-Transistors vorhanden ist. Das Transmissionsgatter umfasst sowohl einen p-Kanal-Transistor als auch einen n-Kanal-Transistor, wobei der Quellenanschluss und der Drain-Anschluss des p-Kanal-Transistors und des n-Kanal-Transistors miteinander verbunden sind. Der p-Kanal-Transistor sichert die volle Schienensteuerung in Richtung einer positiven Spannung, während der n-Kanal-Transistor die volle Schienensteuerung in Richtung einer negativen Spannung sichert. Wie zuvor angegeben, verringert sich die volle Schienensteuerung mit der Schreibzeit der meisten Datenspeicherschaltungen, insbesondere bei jenen Schaltungen, die nur über einen Dateneingang verfügen.
In einem Ausführungsbeispiel wird ein Widerstandselement zwischen Quellenanschluss und Drain-Anschluss der p-Kanal- und n-Kanal-Transistoren geschaltet. Das Widerstandselement stellt einen leitenden Pfad parallel zu den p-Kanal- und n-Kanal-Transistoren bereit, wenn die p-Kanal- und n-Kanal-Transistoren „ausgeschaltet" sind. Dieser leitende Pfad ermöglicht es, dass die Datenspeicherschaltung einen Datenstatus ohne die Notwendigkeit einer Auffrischung aufrecht erhalten kann. Das Widerstandselement hat vorzugsweise einen ausreichend hohen Wert, um das gewünschte Niveau des Schutzes gegen Einzelfallstörungen zu gewährleisten. Während einer Schreiboperation sind sowohl der p-Kanal- als auch der n-Kanal-Transistor „eingeschaltet", und das Widerstandselement ist wirkungsvoll überbrückt. Dadurch wird die Schreibzeit der Datenspeicherschaltung minimiert. Zusätzlich dazu und deshalb, weil sowohl ein p-Kanal-Transistor als auch ein n-Kanal-Transistor eingeschlossen sind, wird die volle Schienensteuerung in beiden Spannungsrichtungen gewährleistet. Dies führt zu einer weiteren Verkürzung der Schreibzeit.
Das Substrat des p-Kanal-Transistors und des n-Kanal-Transistors kann potentialfrei belassen oder an eine geeignete Stromquelle angeschlossen werden. Wenn es potentialfrei belassen wird, kann eine parasitäre bipolare Aktion stattfinden. Das heißt, das Substrat kann über die Schwelle V_be driften, und zwar entweder über den Quell- oder den Drain-Anschluss. Dadurch kann ein parasitärer bipolarer Transistor aktiviert werden. Wenn das Substrat an eine Stromversorgung angeschlossen wird, kann das Substrat zur den Quellen- oder Drain-Übergängen umgekehrt vorgespannt werden, wodurch ein Verarmungsbereich geschaffen wird. Dieser Verarmungsbereich vergrößert den empfindlichen Bereich der Datenspeicherschaltung, wodurch die Datenspeicherschaltung anfälliger gegenüber Einzelfallstörungen wird. Obwohl keiner dieser Fälle ideal ist, werden die Knoten, die nicht mit der Verfestigungsschaltung verbunden sind, dadurch verfestigt und deshalb wird eine etwas bessere Immunität gegenüber Einzelfallstörungen erreicht.
Es ist erkennbar, dass das Substrat an eine Sofortspannung angeschlossen werden kann. Um die Sofortspannung bereitzustellen, kann im Widerstandselement ein Spannungsteiler mit einer Abgriffklemme vorgesehen werden. Diese Abgriffklemme kann die Sofortspannung an den Substratanschluss sowohl für den n-Kanal-Transistor als auch für den p-Kanal-Transistor bereitstellen. Alternativ dazu kann im Widerstandselement sowohl ein erster als auch ein zweiter Spannungsteiler vorgesehen werden. Der erste Spannungsteiler kann eine Sofortspannung für den Substratanschluss des p-Kanal-Transistors bereitstellen, während der zweite Spannungsteiler eine Sofortspannung für den Substratanschluss des n-Kanal-Transistors liefern kann. Die Widerstandselemente können einen oder mehrere Widerstände umfassen, die aus Polysilizium, dotiertem Silizium oder einem beliebigen anderen Widerstandmaterial, einem oder mehreren Widerstandelementen bestehen können.
Entsprechend einem anderen Ausführungsbeispiel der vorliegenden Erfindung sind zwei oder mehr Widerstände in Reihe geschaltet, wobei ein n-Kanal-Transistor parallel zu einem der Widerstände und ein p-Kanal-Transistor parallel zu einem anderen der Widerstände geschaltet ist. Diese Konfiguration kann eine einzelfallstörungsfeste Schaltung ergeben, die nicht anfällig ist gegenüber den Auswirkungen der bipolaren Verstärkung. Wie zuvor angegeben, können die Auswirkungen der bipolaren Verstärkung die Effektivität einer einzelfallstörungsfesten Schaltung verringern.
In einem Ausführungsbeispiel wird der Quellenanschluss des n-Kanal-Transistors mit dem Ausgang eines der quer gekoppelten Wechselrichter der Datenspeicherschaltung verbunden, und der Quellenanschluss des p-Kanal-Transistors wird mit dem Eingang des anderen quer gekoppelten Wechselrichter der Datenspeicherschaltung verbunden. Weiterhin wird der Drain-Anschluss des n-Kanal-Transistors mit dem Drain-Anschluss des p-Kanal-Transistors verbunden. Dann wird ein erster Widerstand zwischen dem Quellenanschluss und dem Drain-Anschluss des n-Kanal-Transistors und ein zweiter Widerstand zwischen dem Quellenanschluss und dem Drain-Anschluss des p-Kanal-Transistors vorgesehen.
Um eine bipolare Aktion im n-Kanal-Transistor zu verhindern, werden das Gehäuse und der Quellenanschluss des n-Kanal-Transistors miteinander verbunden. Auf gleiche Weise werden das Gehäuse und der Drain-Anschluss eines p-Kanal-Transistors miteinander verbunden. In dieser Konfiguration hat der n-Kanal-Transistor eine parasitäre Diode zwischen seinem Gehäuse und dem Drain-Anschluss. Auf gleiche Weise hat der p-Kanal-Transistor eine parasitäre Diode zwischen seinem Quellenanschluss und dem Gehäuse. Da jedoch die parasitären Dioden nicht aufeinander abgestimmt sind, kann der Strom nicht direkt durch den die n-Kanal- und p-Kanal-Transistoren über die parasitären Dioden fließen. Vielmehr muss jeder Strom durch mindestens eines der Widerstandselemente fließen. Eine Anzahl anderer Variationen dieses Grundausführungsbeispiels wird ebenfalls in Erwägung gezogen, wie nachfolgend ausführlicher beschrieben.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die Aufgaben der vorliegenden Erfindung und zahlreiche der damit zusammenhängenden Vorteile können unter Bezugnahme auf die nachfolgend gegebene ausführliche Beschreibung im Zusammenhang mit den beigefügten Zeichnungen besser eingeschätzt werden, in denen gleiche Bezugszahlen überall gleiche Teile bezeichnen in den Abbildungen. Es zeigen:
1 eine schematische Darstellung einer Datenspeicherschaltung unter Verwendung von bekannten quer gekoppelten Widerständen;
2 eine schematische Darstellung einer Datenspeicherschaltung unter Verwendung von bekannten quer gekoppelten Transistoren;
3 eine schematische Darstellung einer Datenspeicherschaltung unter Verwendung von bekannten quer gekoppelten Transistor-Koppelelementen;
4 eine schematische Darstellung mit Einzelheiten zu den Transistor-Koppelelementen von 3;
5 eine schematische Darstellung einer Datenspeicherschaltung mit einer als Beispiel dargestellten einzelfallstörungsfesten Schaltung der vorliegenden Erfindung;
6 eine schematische Darstellung einer Datenspeicherschaltung mit einer weiteren als Beispiel dargestellten einzelfallstörungsfesten Schaltung der vorliegenden Erfindung;
7 eine schematische Darstellung einer Datenspeicherschaltung mit noch einer weiteren als Beispiel dargestellten einzelfallstörungsfesten Schaltung der vorliegenden Erfindung;
8 eine schematische Darstellung eines Ausführungsbeispiels der vorliegenden Erfindung zur Reduzierung oder Beseitigung möglicher parasitärer bipolarer Aktionen in den Transistoren der einzelfallstörungsfesten Schaltung; und
9 – 11 schematische Darstellungen von drei weiteren Variationen des Ausführungsbeispieles in B.
AUSFÜHRLICHE BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
Wie zuvor angegeben, stellt die vorliegende Erfindung eine einzelfallstörungsfeste Schaltung bereit, die eine volle Schienensteuerung während einer Schreiboperation ermöglicht und/oder nicht empfindlich gegenüber parasitären bipolaren Verstärkungseffekten ist. Um eine volle Schienensteuerung während einer Schreiboperation bereitzustellen, enthält die einzelfallstörungsfeste Schaltung ein Transmissionsgatter anstelle nur eines n- oder p-Kanal-Transistors. Eine solche einzelfallstörungsfeste Schaltung ist in 5 dargestellt. Das Transmissionsgatter besteht aus einem p-Kanal-Transistor P1 62 und einem n-Kanal-Transistor N1 64, wobei der Quellenanschluss und der Drain-Anschluss des p-Kanal-Transistors P1 62 und des n-Kanal-Transistors N1 64 miteinander verbunden sind. Der p-Kanal-Transistor P1 62 sorgt für die volle Schienensteuerung in Richtung einer positiven Spannung, während der n-Kanal-Transistor N1 64 die volle Schienensteuerung in Richtung einer negativen Spannung bewirkt. Wie zuvor angegeben, kann die volle Schienensteuerung eine Verkürzung der Schreibzeit bei einigen Datenspeicherschaltungen bewirken, und zwar besonders bei jenen, die nur einen Dateneingang haben.
Die in Figur 5 dargestellte Schaltung ist die Hauptstufe für ein Flipflop. Allerdings wird anerkannt, dass die vorliegende Erfindung mit jeder Art eines Datenspeicherelementes eingesetzt werden kann, einschließlich einer Speicherzelle, eines Speicherflipflops, eines Registers usw., und dass mehr als eine einzelfallstörungsfeste Schaltung in der Rückkopplungsschleife untergebracht werden kann. Wie zuvor angegeben, umfasst die einzelfallstörungsfeste Schaltung 60 den p-Kanal-Transistor P1 62, den n-Kanal-Transistor N1 64 und den Störfesttransistor R 66. Die Substratverbindung und die parasitären PN-Übergänge zwischen Drain/Substrat und Quelle/Substrat für die Transistoren P1 62 und N1 64 werden ebenfalls dargestellt, um die nachfolgende Diskussion zu erleichtern.
Das Datenspeicherelement enthält quer gekoppelte Wechselrichter G2 70 und G3 73. Der Wechselrichter G3 72 wird dargestellt mit den ergänzenden Freigabesignalen cl und cln, die dann aktiviert werden, wenn ein besonderer Datenzustand abzuspeichern ist. Um eine Schreiboperation durchzuführen, wird der Wechselrichter G3 72 desaktiviert und der Wechselrichter G1 74 aktiviert. Obwohl sich die einzelfallstörungsfeste Schaltung 60 zwischen dem Knoten B 76 und dem Knoten C 78 befindet, ist erkennbar, dass sie ebenfalls zwischen dem Knoten A und dem Eingang zum Wechselrichter G2 70 oder an beiden Orten angeordnet sein könnte.
Der Zweck des Störfestwiderstandes 66 der einzelfallstörungsfesten Schaltung 60 besteht darin, einen vergrößerten RC-Verzug zwischen den empfindlichen Bereichen (Drains) der einen Wechselrichterstufe des Datenspeicherelementes und dem Eingang zur nächsten Stufe zu erzeugen. Wenn ein Partikel auf die empfindlichen Bereiche am Knoten A 80 oder am Knoten B 76 auftrifft, kann der Störfestwiderstand 66 die Änderung des Spannungszustandes am Knoten C 78 beträchtlich verzögern, so dass dem Wechselrichter G3 72 oder dem Wechselrichter G2 70 mehr Zeit dafür zur Verfügung steht, die abgelegte Ladung am Knoten A 80 bzw. am Knoten B 76 zu beseitigen, und auf diese Weise den ursprünglichen Datenspeicherzustand wieder herzustellen. Je größer der Widerstand (oder je größer der Gesamtverzug für RC in der Rückkopplungsschleife wegen der mehrfachen Anordnung von einzelfallstörungsfesten Schaltungen) ist, um so mehr abgelegte Ladung kann die Schaltung tolerieren, ohne dass eine Störung auftritt.
Der Zweck der n-Kanal- und p-Kanal-Transistoren 62 und 64 besteht darin, den Störfestwiderstand 66 während einer Schreiboperation zu überbrücken. Indem sowohl der p-Kanal-Transistor P1 62 als auch der n-Kanal-Transistor N1 64 vorhanden sind, kann sich die volle Schienensteuerung in beiden Spannungsrichtungen vollziehen, wodurch die Schreibzeit des Datenspeicherelementes potentiell verringert wird.
Es ist erkennbar, dass die Substrate des p-Kanal-Transistors P1 62 und des n-Kanal-Transistors N1 64 an VDD bzw. VSS angeschlossen werden können. Da diese Vorspann-Konfiguration zu einer verringerten Soft-Fehler-Häufigkeit für das Datenspeicherelement führen kann, kann es zu einer Nettozunahme im Empfindlichkeitsbereich kommen. Das heißt, dass dann, wenn sich der Knoten C 78 auf einem H-Pegel befindet, der PN-Übergang zwischen dem Knoten C 78 und dem Substrat (N1B) des n-Kanal-Transistors N1 64 umgekehrt vorgespannt wird. Der sich daraus ergebende Verarmungsbereich erzeugt einen empfindlichen Bereich am Knoten C 78. Wenn dieser empfindliche Bereich von einem Partikel getroffen wird, kann der Knoten C 78 auf einen L-Pegel entladen.
Auf gleiche Weise wird, wenn sich der Knoten C auf einem L-Pegel befindet, der PN-Übergang zwischen Knoten C 78 und dem Substrat (P1B) des p-Kanal-Transistors P1 62 umgekehrt vorgespannt. Der sich daraus ergebende Verarmungsbereich kann ebenfalls einen empfindlichen Bereich am Knoten C 78 erzeugen. Wenn dieser empfindliche Bereich von einem Partikel getroffen wird, kann der Knoten C 78 auf einen H-Pegel geladen werden. In beiden Fällen kann die Wirksamkeit des Störfestwiderstandes 66 verringert werden, da eine Datenzustandsänderung am Knoten C 78 schnell auf Knoten A 80 überwechseln kann, und dann wiederum schnell zum Knoten B 76, wodurch erneut der Datenzustandswechsel am Knoten C7 8 erzwungen wird.
Obwohl die Verbindung der P1/N1 Substrate mit VDD/VSS keine ideale Wahl für eine Verfestigung gegen Einzelfallstörungen sein kann, bietet sie doch einen gewissen Grad an Schutz gegen Einzelfallstörungen bei Partikeleinschlägen in den empfindlichen Bereichen des Knotens B 76 und des Knotens A 78 im Zusammenhang mit dem Wechselrichter G3 72 bzw. dem Wechselrichter G2 70. Auf diese Weise kann dieses Ausführungsbeispiel die Nettohäufigkeit von Einzelfallstörungen der Datenspeicherzelle verringern.
Es ist erkennbar, dass die Substrate des p-Kanal-Transistors 62 und des n-Kanal-Transistors 64 ebenfalls potentialfrei belassen werden können. Dies lässt sich relativ einfach im SOI-Modus machen, aber es ist schwieriger, dieses bei einer Bulk-Technologie durchzuführen. Während die Vorspann-Konfiguration die Gesamthäufigkeit von Einzelfallstörungen des Datenspeicherelementes verringern kann, kann dieses zu einem empfindlichen Bereich am Knoten C führen. Zusätzlich dazu kann es dann zur Aktivierung des parasitären bipolaren Abzweig-Transistors des p-Kanal-Transistors P1 62 oder des n-Kanal-Transistors N1 64 führen, wenn die Spannung am Knoten B 76 wegen eines Partikeleinschlags entweder am Knoten B 76 oder am Knoten A 80 umschlägt.
Betrachten wir den Fall, wo die Knoten C 78 und B 76 einen H-Pegel zu verzeichnen haben. Wenn die Dioden des p-Kanal-Transistors P1 62 und des n-Kanal-Transistor N1 64 ideal sind (d. h. Isat = 0), liegt das n-Kanal-Substrat N1B bei VSS + Vdfwr (Vdfwr ist die Dioden-Vorwärts-Stabilisierungsspannung von etwa 0,7 V), und das p-Kanal-Substrat P1B liegt bei VDD – Vdfwr. Das n-Kanal-Substrat N1B liegt bei VSS + Vdfwr, weil dann, wenn der Knoten B 76 und der Knoten C 78 zuvor von einem H-Pegel (VDD) zu einem L-Pegel (VSS) umgeschlagen sind, das n-Kanal-Substrat N1B zur Knoten-76-Diode des n-Kanal-Transistors N1 vorwärts vorgespannt wird, und das n-Kanal-Substrat N1B auf eine Maximalspannung von VSS + Vdfwr gebracht wird. Man beachte, dass dann, wenn der n-Kanal-Transistor N1 64 abschaltet (cln geht auf niedriges Niveau über), ein Gate (cln) zur Substrat (N1B)-Koppelkapazität vorhanden ist, die das n-Kanal-Substrat N1B auf weniger als VSS + Vdfr steuert, wobei der Betrag vom Kapazitätsverhältnis zwischen cln und dem n-Kanal-Substrat N1B und der Gesamtkapazität am n-Kanal-Substrat N1B abhängig ist. Jedoch wird diese negative Spannungsverschiebung umgekehrt, wenn cln einen H-Pegel für den nächsten Datenzustandswechsel annimmt, wo der Knoten B 76 und der Knoten C 78 von einem L-Pegel zu einem H-Pegel umschlagen. Die PN-Übergänge zwischen dem Knoten B 76 und dem n-Kanal-Substrat N1B und dem Knoten C 78 zum n-Kanal-Substrat N1B verbleiben umgekehrt vorgespannt, aber hier ist eine Koppelkapazität vorhanden, die dazu neigt, die Spannung des n-Kanal-Substrats von N1B > VSS + Vdfwr anzusteuern. Wenn jedoch cln wieder einen L-Pegel annimmt, geht die Tendenz dahin, die Spannung des n-Kanal-Substrats N1B wegen der Gate-Koppelkapazität wieder negativ anzusteuern. Die Koppelkapazität von Gate zu Substrat ist allgemein größer als die Koppelkapazität von Quelle/Drain zum Substrat. Deshalb gilt allgemein, dass die Spannung des n-Kanal-Substrats N1B ungefähr bei VSS + Vdfwr verbleibt. Ebenso, aber mit Komplementspannungen, verhält sich das p-Kanal-Substrat P1B auf ähnliche Weise.
Wenn der Knoten B 76 und der Knoten C 78 sich auf H-Pegel befinden, und das n-Kanal-Substrat N1B bei VSS + Vdfwr liegt, wird der PN-Übergang zwischen dem Knoten C und dem n-Kanal-Substrat N1B umgekehrt vorgespannt. Der sich daraus ergebende Verarmungsbereich im n-Kanal-Transistor 64 kann einen empfindlichen Bereich am Knoten C 78 erzeugen. Ein Partikeleinschlag in dieser Region kann eine Entladung am Knoten C und eine Aufladung des n-Kanal-Substrats N1B bewirken, und zwar besonders deshalb, weil das Substrat N1B des n-Kanal-Transistors nicht aktiv auf L-Pegel gesteuert wird. Die endgültigen Spannungswerte hängen von der relativen Kapazität zwischen dem Knoten C 78 und dem n-Kanal-Substrat N1B ab. Wenn die Kapazität des n-Kanal-Substrats in der gleichen Größenordnung wie die Kapazität des Knotens C 78 liegt, könnte die Spannung am Knoten C auf etwa VDD/2 oder darunter entladen werden. Wenn der Spannungs-Schaltpunkt des Wechselrichters G3 72 über VDD/2 liegt, kann ein H-Pegel an den Knoten A 80 geführt werden, und dann ein L-Pegel an den Knoten B 76, wodurch und eine weitere Reduzierung des Spannungszustandes am Knoten C 78 bewirkt wird, wodurch ein Pegelumschlag von H zu L verstärkt wird. Das gleiche passiert mit dem p-Kanal-Transistor P1 62 mit Komplementärspannungen.
Wenn die Substrat-Kapazitäten des p-Kanal-Transistors 62 und des n-Kanal-Transistors 64 wesentlich geringer sind als die Kapazität des Knotens C 78, kann ein Partikeleinschlag im empfindlichen Bereich am Knoten C 78 keinen Übergang der Spannung am Schaltpunkt des Wechselrichters G3 72 vorbei bewirken, und es kann keine Einzelfallstörung auftreten.
Da die Dioden des p-Kanal-Transistors P1 62 und des n-Kanal-Transistors N1 64 nicht ideal sind (d. h. Isat ist größer als 0), befinden sich das n-Kanal-Substrat N1B und das p-Kanal-Substrat P1B ebenfalls auf H-Pegel, wenn der Knoten B 76 und der Knoten C 78 sich lange genug auf H-Pegel befinden. Wenn demzufolge ein Partikeleinschlag entweder am Knoten B 76 oder am Knoten A 80 dazu führt, dass der Knoten B 76 auf einen L-Pegel umschlägt, wird der PN-Übergang zwischen dem n- Kanal-Substrat N1B und dem Knoten B 76 vorwärts vorgespannt und führt potentiell dazu, dass der parasitäre BJT (bipolarer Flächentransistor), der mit dem n-Kanal-Transistor N1 64 verbunden ist, aktiviert wird und den Störfestwiderstand 66 überbrückt. Dies würde dann dazu führen, dass der Knoten C 78 auf einen L-Pegel überführt wird und eine Datenstörung verursacht.
Die Quelle des Basisstromes kann von der Kapazität des n-Kanal-Substrats N1B herrühren. Die Größe des bipolaren Stromes vom Knoten C 78 zum Knoten B 76 ist abhängig von der Größe des Basisstromes und der Verstärkung des parasitären BJT. Das Gleiche kann mit dem p-Kanal-Transistor P1 62 mit komplementären Spannungen passieren.
Wenn eine ausreichend hohe Defektelektronen-Rekombination in den Substratbereichen des p-Kanal-Transistors P1 62 und des n-Kanal-Transistors N1 64 vorhanden ist und/oder ein unzureichender Basisstrom aufgrund geringer Substratkapazität anliegt, kann der Fall eintreten, dass die Aktion des bipolaren Flächentransistors nicht ausreicht, um den Störfestwiderstand 66 zu überbrücken, wenn ein Spannungsumsprung am Knoten B 76 stattfindet.
Es ist erkennbar, dass das Substrat des p-Kanal-Transistors P1 62 und des n-Kanal-Transistors N1 64 an eine oder mehrere Zwischenspannungen angeschlossen werden kann. 6 ist eine schematische Darstellung einer solchen einielfallstörungsfesten Schaltung. Um eine Zwischenspannung bereitstellen zu können, umfassen die Widerstandselemente sowohl einen ersten Spannungsteiler 90 als auch einen zweiten Spannungsteiler 92. Der erste Spannungsteiler 90 hat eine Abgriffklemme 94 für die Bereitstellung einer Zwischenspannung für das Substrat P1B des p-Kanal-Transistors P1 96. Ebenso hat der zweite Spannungsteiler 92 eine Abgriffklemme 98 für die Bereitstellung einer Zwischenspannung für das Substrat N1B des n-Kanal-Transistors N1 100. Jeder Spannungsteiler schließt zwei oder mehr Widerstandselemente ein. Jedes der Widerstandselements kann aus Polysilizium, dotiertem Silizium oder einem beliebigen anderen Widerstandsmaterial, einem oder mehreren Widerstandselementen bestehen. Die Widerstände können auch entsprechend der gleichzeitig anhängigen US-Patentanmeldung, laufende Serien-Nr. 09/219,804, eingereicht am 23. Dezember 1998 mit dem Titel „Integrierte Impedanzeinheit und Herstellungsverfahren" hergestellt werden, auf die hierin Bezug genommen wird.
Vorzugsweise wird die einzelfallstörungsfeste Schaltung in 6 unter Anwendung eines SOI-Verfahrens anstelle einer Bulk-Technologie zur Beseitigung des nwell (pwell) Überganges gefertigt, der mit den Substraten des p-Kanal-Transistors P1 96 und des n-Kanal-Transistors (N1) 100 zusammenhängt. Wenn der p-Kanal-Transistor P1 96 und der n-Kanal-Transistor N1 100 desaktiviert sind, entsteht ein Widerstandspfad zwischen dem Knoten B 102 und dem Knoten C 104, ohne dass irgendwelche empfindliche Bereiche erzeugt werden. Weiterhin gilt, dass dann, wenn P1 und N1 aktiviert sind, die volle Schienensteuerung stattfindet (d. h. Knoten B steuert Knoten C auf VDD oder VSS).
Wenn der p-Kanal-Transistor P1 96 und der n-Kanal-Transistor N1 100 desaktiviert sind, befinden sich der Knoten B 102 und der Knoten C 104 auf hohem Niveau, und die Spannungsteiler 90 und 92 gewährleisten, dass das p-Kanal-Substrat P1B und das n-Kanal-Substrat N1B ebenfalls auf hohem Niveau sind. Es gibt keine umgekehrt vorgespannten Übergänge und keine Spannungsgradienten im Silizium, die mit dem p-Kanal-Transistor P1 96 und dem n-Kanal-Transistor N1 100 verbunden sind. Das Gleiche trifft zu, wenn der Knoten B 102 und der Knoten C 104 sich auf niedrigem Niveau befinden. Deshalb gibt es keine empfindlichen Bereiche im Zusammenhang mit dem p-Kanal-Transistor P1 96 und dem n-Kanal-Transistor N1 100.
Wenn ein Partikel den empfindlichen Bereich am Knoten B 102 oder am Knoten A 106 trifft, wird der Knoten B 102 von hohem auf tiefes Niveau überführt, und der Strom fließt durch den Spannungsteiler 92, zum Beispiel, bis das Substrat N1B des n-Kanal-Transistors ungefähr ein Vdfwr über der Spannung des Knotens B 102 liegt. Zu diesem Zeitpunkt wird die Diode zwischen dem Substrat N1B des n-Kanal-Transistors 100 und dem Knoten B nach vorwärts vorgespannt, wodurch der parasitäre BJT des n-Kanal-Transistors 100 aktiviert werden kann. Der parasitäre BJT des p-Kanal-Transistors P1 96 funktioniert auf ähnliche Weise.
Die Größe des Stromes, der durch die parasitären BJT des p-Kanal-Transistors P1 96 und/oder des n-Kanal-Transistors N1 100 fließt, ist abhängig von der Größe des Basisstromes, der an die Substrate geliefert werden kann. Wenn die Substratkapazität des p-Kanal-Transistors 96 und des n-Kanal-Transistors 100 im Vergleich zur Gesamtkapazität am Knoten C klein sind, wird der Basisstrom primär durch die Spannungsteilerschaltungen 90 und 92 geliefert. Auf diese Weise wird der parasitäre BJT-Basisstrom auf I_b = (Spannung des Knotens C – Spannung des Knotens B)/ (Effektiver Widerstand der Spannungsteilerschaltungen 90 und 92) beschränkt. Deshalb wird davon ausgegangen, dass die parasitäre BJT-Aktion durch Auswahl entsprechender Widerstandswerte für die Spannungsteilerschaltungen 90 und 92 beherrscht werden kann.
In einem anderen Ausführungsbeispiel können der erste und der zweite Spannungsteiler 90 und 92 durch Anschluss des p-Kanal-Substrates P1B an das n-Kanal-Substrat N1B kombiniert werden, wie in 7 dargestellt. Die in 7 dargestellte Schaltung zeigt ein ähnliches Verhalten wie die Schaltung der 6, bis die p- und n-Kanal-Substrate PN1B jeweils eine Spannung erreichen, die etwa einem Vdfwr entspricht. Dies tritt dann ein, wenn die Spannung zwischen dem Knoten C 104 und dem Knoten B 102 gleich etwa 2 × Vdfwr ist.
Nachdem dies eingetreten ist, wird der parasitäre BJT-Basisstrom für den n-Kanal-Transistor N1 120 sowohl von R1 122 als auch von der PN-Diode zwischen dem Knoten C 124 und dem Substrat des p-Kanal-Transistors P1 126 geliefert. Deshalb wird der Basisstrom nicht länger allein durch das Widerstands-Netzwerk gesteuert. Das kann zu großen Basisströmen führen, die einen höheren parasitischen BJT-Strom zwischen dem Knoten C 124 und dem Knoten B 128 erzeugen können im Verhältnis zur in 6 dargestellten Schaltung. Es wird jedoch erkannt, dass bei einer Verringerung von VDD die Beständigkeit der in 7 dargestellten Schaltung zunimmt. Dies liegt daran, weil die Spannung 2 × Vdfwr einen höheren Prozentsatz der Spannungsspanne von VDD zu VSS einnimmt, wodurch es für die Dioden des n-Kanal-Transistors N1 120 und des p-Kanal-Transistors P1 126 schwieriger wird, den Knoten C 104 am Schaltpunkt des Wechselrichters G3 130 vorbeizuziehen.
8 ist eine schematische Darstellung eines Ausführungsbeispiels der vorliegenden Erfindung zur Verringerung oder zum Ausschluss der parasitären bipolaren Aktion in den Transistoren der einzelfallstörungsfesten Schaltung. Die 9 bis 11 sind schematische Darstellungen von drei weiteren Varianten des Ausführungsbeispiels von B. Unter besonderer Bezugnahme auf 8 werden zwei oder mehr Widerstände 130 und 132 in Reihe geschaltet, wobei ein n-Kanal-Transistor N1 134 parallel mit dem Widerstand 132 geschaltet und ein p-Kanal-Transistor P1 136 parallel mit dem Widerstand 130 geschaltet ist.
Weiterhin ist die Quelle des n-Kanal-Transistors N1 134 mit einem Ausgang des Wechselrichters G2 142 und die Quelle des p-Kanal-Transistors P1 136 mit dem Eingang des Wechselrichters G2 144 verbunden. Abschließend ist der Drain-Anschluss des n-Kanal-Transistors N1 134 mit dem Drain-Anschluss des p-Kanal-Transistors P1 136 verbunden.
Um eine bipolare Aktion im n-Kanal-Transistor N1 134 zu verhindern, werden das Gehäuse und die Quelle des n-Kanal-Transistors N1 134 miteinander verbunden, wie dargestellt. Ebenso werden zur Verhinderung der bipolaren Aktion im p-Kanal-Transistor P1 136 das Gehäuse und der Drain-Anschluss eines p-Kanal-Transistors P1 136 miteinander verbunden, wie dargestellt. In dieser Konfiguration besitzt der n-Kanal-Transistor N1 134 eine parasitäre Diode 150 zwischen seinem Gehäuse und dem Drain-Anschluss. Ebenso besitzt der p-Kanal-Transistor P1 136 eine parasitäre Diode 152 zwischen seinem Quellenanschluss und seinem Gehäuse. Weil jedoch die parasitären Dioden 150 und 152 nicht aufeinander abgestimmt sind, kann der Strom nicht direkt durch den n-Kanal-Transistor N1 134 und den p-Kanal-Transistor P1 136 über die parasitären Dioden 150 und 152 fließen. Statt dessen muss der Strom durch mindestens eines der Widerstandselemente 130 und 132 fließen. Eine Anzahl anderer Variationen dieses Grundausführungsbeispiels wird auch in Erwägung gezogen, die nachfolgend ausführlicher erläutert werden.
Wenn der p-Kanal-Transistor P1 136 und der n-Kanal-Transistor N1 134 desaktiviert sind und sich die Knoten B 156 und C 158 sich auf H-Pegel befinden, befinden sich die Substrate des p-Kanal-Transistors P1 136 und des n-Kanal-Transistors N1 134 ebenfalls auf H-Pegel. Es gibt keine umgekehrt vorgespannten Übergange und keine Spannungsgradienten im Silizium, was mit dem p-Kanal-Transistor P1 136 und dem n-Kanal-Transistor N1 134 verbunden ist. Das Gleiche trifft zu, wenn sich die Knoten B und C auf L-Pegel befinden. Deshalb gibt es keine empfindlichen Bereiche im Zusammenhang mit dem p-Kanal-Transistor P1 136 und dem n-Kanal-Transistor N1 134.
Da das Substrat des n-Kanal-Transistors N1 134 direkt mit dem Knoten B 156 verbunden ist, wird, wenn ein Partikel auf die empfindlichen Bereiche am Knoten B 156 oder am Knoten A 160 trifft, wodurch der Knoten B 156 den Übergang vom H-Pegel zum L-Pegel vollzieht, das Substrat des n-Kanal-Transistors N1 134 sofort entladen und sichergestellt, dass keine BJR-Einschaltung erfolgen kann. Der Strom wird auf diese Weise durch R1N 132 hindurchgezwängt. Da der Knoten PN1B 162 durch R1N 132 entladen wird, wird die Diode 152 des p-Kanal-Transistors P1 136 vorwärts vorgespannt und R1P 130 überbrückt. Das Nettoergebnis besteht in einer RC-Verzögerung, die zwischen den Knoten B 156 und C 158 über den Widerstand R1N 132 intakt bleibt. Ein ähnliches Szenario vollzieht sich beim Übergang vom L-Pegel zum H-Pegel am Knoten B 156 mit dem Unterschied, dass die Widerstands- und Diodenpaare ihre Rollen tauschen. Deshalb besteht der effektive Widerstand in den Einzelwerten von R1N 132 oder R1P 130.
Die 9 bis 11 sind dem in 8 dargestellten Ausführungsbeispiel ähnlich. Zum Beispiel hat die einzelfallstörungsfeste Schaltung in 9 das Gehäuse und den Drain-Anschluss des n-Kanal-Transistors N1 134 miteinander verbunden, während das Gehäuse und der Quellenanschluss des p-Kanal-Transistors P1 136 miteinander verbunden sind. In dieser Konfiguration hat der n-Kanal-Transistor N1 134 eine parasitäre Diode 170 zwischen seinem Gehäuse und dem Quellenanschluss. Ebenso hat der p-Kanal-Transistor P1 136 eine parasitäre Diode 172 zwischen seinem Drain-Anschluss und seinem Gehäuse. Es ist zu beachten, dass die parasitären Dioden 170 und 172 nicht aufeinander abgestimmt sind, wodurch der Strom durch einen der Widerstände 130 oder 132 hindurchgezwungen wird. Die einzelfallstörungsfesten Schaltungen in den 10 und 11 sind ähnlich jenen in den 8 und 9, wobei allerdings die Positionen der n-Kanal- und der p-Kanal-Transistoren umgekehrt sind.
Es ist erkennbar, dass deshalb, weil der p-Kanal-Transistor P1 136 und der n-Kanal-Transistor N1 134 in Reihe und nicht parallel geschaltet sind, die volle Schienensteuerung von Knoten B 156 zu Knoten C 158 nicht erbracht werden kann. Demzufolge können die Schreibzeiten, die mit den einzelfallstörungsfesten Schaltungen der 8 bis 11 zusammenhängen, bei den dargestellten Schaltungen länger sein, was unter Bezugnahme auf die 5 bis 7 beschrieben wird.
Nachdem hier die bevorzugten Ausführungsbeispiele der vorliegenden Erfindung beschrieben wurden, werden Fachleute feststellen, dass die vorliegenden Lehren auf weitere Ausführungsbeispiele im Rahmen der beigefügten Patentansprüche angewendet werden können.

Claims

Einzelfallstörungsfeste Schaltung (60) für den Einsatz in einer Speicherzelle, wobei die Speicherzelle ein Paar quer gekoppelte Wechselrichter (70, 72) umfasst, die einzelfallstörungsfeste Schaltung einen ersten und einen zweiten Anschluss aufweist, wobei der erste Anschluss an den Ausgang des einen der quer gekoppelten Wechselrichter und der zweite Anschluss an den Eingang des anderen der quer gekoppelten Wechselrichter angeschlossen ist, und die einzelfallstörungsfeste Schaltung folgendes umfasst: ein Widerstandsmittel (66) mit einem ersten und einem zweiten Anschluss, wobei der erste Anschluss des Widerstandsmittels mit dem ersten Anschluss der einzelfallstörungsfesten Schaltung verbunden ist; einen p-Kanal-Transistor (62) mit einem Quellenanschluss, einem Drain-Anschluss und einem Gate-Anschluss; dadurch gekennzeichnet, dass sie weiterhin einen n-Kanal-Transistor (64) mit einem Quellenanschluss, einem Drain-Anschluss und einem Gate-Anschluss umfasst; die Quellenanschlüsse des p-Kanal-Transistors und des n-Kanal-Transistors elektrisch mit dem ersten Anschluss des Widerstandsmittels verbunden sind; die Drain-Anschlüsse des p-Kanal-Transistors und des n-Kanal-Transistors elektrisch mit dem zweiten Anschluss des Widerstandsmittels verbunden sind; und die Gate-Anschlüsse des p-Kanal-Transistors und des n-Kanal-Transistors mit ergänzenden Freigabesignalen verbunden sind.
Einzelfallstörungsfeste Schaltung (60) nach Anspruch 1, bei der der p-Kanal-Transistor (62) und der n-Kanal-Transistor (64) jeweils einen Substratanschluss aufweisen.
Einzelfallstörungsfeste Schaltung (60) nach Anspruch 2, bei der die Substratanschlüsse des p-Kanal-Transistors (62) und des n-Kanal-Transistors (64) potentialfrei belassen sind.
Einzelfallstörungsfeste Schaltung (60) nach Anspruch 2, bei der der Substratanschluss des p-Kanal-Transistors (62) mit einer ersten Spannung und der Substratanschluss des n-Kanal-Transistors (64) mit einer zweiten Spannung verbunden ist.
Einzelfallstörungsfeste Schaltung (60) nach Anspruch 2, bei der das Widerstandsmittel (66) folgendes umfasst: einen ersten Spannungsteiler, bei dem ein erster und ein zweiter Anschluss mit dem ersten und dem zweiten Anschluss der einzelfallstörungsfesten Schaltung (60) verbunden sind, bzw. bei dem der erste Spannungsteiler auch eine Abgriffklemme zur Bereitstellung einer Zwischenspannung für den Substratanschluss des p-Kanal-Transistors (62) aufweist; einen zweiten Spannungsteiler, bei dem ein erster und ein zweiter Anschluss mit dem ersten und dem zweiten Anschluss der einzelfallstörungsfesten Schaltung (60) verbunden sind, bzw. bei dem der zweite Spannungsteiler auch eine Abgriffklemme zur Bereitstellung einer Zwischenspannung für den Substratanschluss des n-Kanal-Transistors (64) aufweist.
Einzelfallstörungsfeste Schaltung (60) nach Anspruch 2, bei der das Widerstandsmittel (66) folgendes umfasst: einen ersten Spannungsteiler, bei dem ein erster und ein zweiter Anschluss mit dem ersten und dem zweiten Anschluss der einzelfallstörungsfesten Schaltung (60) verbunden sind, bzw. bei dem der erste Spannungsteiler auch eine Abgriffklemme zur die Bereitstellung einer Zwischenspannung für die Substratanschlüsse des p-Kanal-Transistors (62) und des n-Kanal-Transistors (64) aufweist.
Einzelfallstörungsfeste Schaltung (60) nach Anspruch 1, bei der die Gate-Anschlüsse des n-Kanal-Transistors und des p-Kanal-Transistors über die ergänzenden Freigabesignale hoch bzw. niedrig angesteuert werden, wenn das Paar der quer gekoppelten Wechselrichter geschrieben werden sollen.
Einzelfallstörungsfeste Schaltung (60) nach Anspruch 1, bei der der p-Kanal-Transistor und der n-Kanal-Transistor (62, 64) nach einem SOI-Verfahren hergestellt werden.
Einzelfallstörungsfeste Schaltung (60) nach Anspruch 1, bei der das Widerstandsmittel (66) einen Polysilizium-Widerstand umfasst.
Einzelfallstörungsfeste Schaltung (60) nach Anspruch 1, bei der das Widerstandsmittel (66) dotiertes Silizium umfasst.